特許 7083608 固体撮像装置、固体撮像装置の駆動方法、および電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-06-03

(45)【発行日】2022-06-13

(54)【発明の名称】固体撮像装置、固体撮像装置の駆動方法、および電子機器

(51)【国際特許分類】

   H04N 5/3745 20110101AFI20220606BHJP

   H04N 5/343 20110101ALI20220606BHJP

【ＦＩ】

H04N5/3745 200

H04N5/343

【請求項の数】 18

(21)【出願番号】P 2017175028

(22)【出願日】2017-09-12

(65)【公開番号】P2018061242

(43)【公開日】2018-04-12

【審査請求日】2020-07-07

(31)【優先権主張番号】P 2016192237

(32)【優先日】2016-09-29

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】521182560

【氏名又は名称】ブリルニクス シンガポール プライベート リミテッド

(74)【代理人】

【識別番号】110001863

【氏名又は名称】特許業務法人アテンダ国際特許事務所

(72)【発明者】

【氏名】大倉 俊介

(72)【発明者】

【氏名】大高 俊徳

(72)【発明者】

【氏名】中村 淳一

【審査官】橘 高志

(56)【参考文献】

【文献】特表２０００－５０４４８９（ＪＰ，Ａ）

【文献】特開２００９－２６８０８３（ＪＰ，Ａ）

【文献】特開２０１６－０６６８４３（ＪＰ，Ａ）

【文献】特開２０１５－０９５６７６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｎ ５／３７４５

Ｈ０４Ｎ ５／３４３

(57)【特許請求の範囲】

【請求項1】

光電変換読み出し部および信号保持部を含む第１の画素と前記光電変換読み出し部を含む第２の画素が配置された画素部と、
前記画素部から画素信号の読み出しを行う読み出し部と、
前記光電変換読み出し部の読み出し信号が出力される第１の信号線と、
前記信号保持部の保持信号が出力される第２の信号線と、を有し、
少なくとも前記第１の画素の前記光電変換読み出し部は、
出力ノードと、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を前記出力ノードに出力するソースフォロワ素子と、
リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、
第１の動作が行われる第１の期間に前記出力ノードを前記第１の信号線と電気的に接続する選択素子と、を含み、
前記信号保持部は、
前記第１の画素の前記光電変換読み出し部の出力ノードから出力される信号を保持可能な信号保持キャパシタと、
前記第１の動作とは異なる第２の動作が行われる第２の期間に前記信号保持キャパシタを前記光電変換読み出し部の出力ノードと選択的に接続するスイッチ素子と、
前記第２の期間に前記信号保持キャパシタに保持された信号を保持電圧に応じて出力するソースフォロワ素子を含み、変換した信号を選択的に前記第２の信号線に出力する出力部と、を含み、
前記画素部は、少なくとも、
複数の前記第１の画素の前記光電変換読み出し部が行列状に配置された第１の画素アレイと、
複数の前記第２の画素の前記光電変換読み出し部が行列状に配置された第２の画素アレイと、
複数の前記第１の画素の前記信号保持部が行列状に配置された保持部アレイと、を含み、
前記第２の画素の前記光電変換読み出し部は、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換するソースフォロワ素子と、
リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、
前記第１の期間に前記ソースフォロワ素子による電圧信号の出力ラインを前記第１の信号線と電気的に接続する選択素子と、を含む
固体撮像装置。

【請求項2】

前記第２の画素アレイは、
少なくとも前記第１の画素アレイの前記第１の信号線の配線方向の両側のうち少なくとも一方側に配置されている
請求項１記載の固体撮像装置。

【請求項3】

前記第２の画素アレイは、
前記第１の画素アレイの前記第１の信号線の配線方向に直交する方向の両側のうち少なくとも一方側に配置されている
請求項１または２記載の固体撮像装置。

【請求項4】

前記読み出し部は、
前記第１の動作時には、前記第１の画素の前記第１の画素アレイおよび前記第２の画素の前記第２の画素アレイをアクティブにして画素信号の読み出しを行う
請求項１から３のいずれか一に記載の固体撮像装置。

【請求項5】

前記読み出し部は、
前記第２の動作時には、前記第１の画素および前記第２の画素の前記光電変換読み出し部における前記選択素子を非選択状態とした状態で、前記第１の画素の前記第１の画素アレイおよび前記保持部アレイをアクティブにして画素信号の読み出しを行う
請求項１から３のいずれか一に記載の固体撮像装置。

【請求項6】

前記読み出し部は、
前記第１の動作時には、前記第１の画素の前記第１の画素アレイおよび前記第２の画素の前記第２の画素アレイをアクティブにして画素信号の読み出しを行い、
前記第２の動作時には、前記第１の画素および前記第２の画素の前記光電変換読み出し部における前記選択素子を非選択状態とした状態で、前記第１の画素の前記第１の画素アレイおよび前記保持部アレイをアクティブにして画素信号の読み出しを行う
請求項１から３のいずれか一に記載の固体撮像装置。

【請求項7】

前記読み出し部は、
前記第２の動作時には、前記第１の画素アレイにおいて形成可能な任意のアスペクト比の画像を出力可能であり、
前記第１の動作時には、前記第１の画素アレイと前記第２の画素アレイにより形成される合成画素アレイにおいて形成可能な任意のアスペクト比の画像を出力可能である
請求項６記載の固体撮像装置。

【請求項8】

第１の基板と、
第２の基板と、を含み、
前記第１の基板と前記第２の基板は接続部を通して接続された積層構造を有し、
前記第１の基板には、
少なくとも、前記第１の画素の前記光電変換読み出し部、および前記第１の信号線が形成され、
前記第２の基板には、
少なくとも、前記第１の画素の前記信号保持部、前記第２の信号線、および前記読み出し部の少なくとも一部が形成されている
請求項１から７のいずれか一に記載の固体撮像装置。

【請求項9】

第１の基板と、
第２の基板と、を含み、
前記第１の基板と前記第２の基板は接続部を通して接続された積層構造を有し、
前記第１の基板には、
少なくとも、前記第１の画素アレイ、前記第２の画素アレイ、前記第１の信号線、および前記読み出し部の一部が形成され、
前記第２の基板には、
少なくとも、前記第１の画素の前記信号保持部、前記第２の信号線、および前記読み出し部の少なくとも一部が形成されている
請求項１から７のいずれか一に記載の固体撮像装置。

【請求項10】

前記第１の画素の前記光電変換読み出し部から読み出される前記画素信号は、少なくとも、読み出しリセット信号および読み出し信号を含み、
前記信号保持部は、
第１の保持ノードと、
第２の保持ノードと、
前記第１の保持ノードに接続され、前記第１の画素の前記光電変換読み出し部の出力ノードから出力される信号を保持可能な第１の前記信号保持キャパシタと、
前記第２の保持ノードに接続され、前記第１の画素の前記光電変換読み出し部の出力ノードから出力される信号を保持可能な第２の前記信号保持キャパシタと、
前記第２の期間に前記第１の信号保持キャパシタが接続された前記第１の保持ノードを前記光電変換読み出し部の出力ノードと選択的に接続する第１の前記スイッチ素子と、
前記第２の期間に前記第１の保持ノードと前記第２の保持ノードを選択的に接続する第２のスイッチ素子と、
前記第２の期間に、前記第１の保持ノードおよび前記第２の保持ノードのうち少なくとも前記第２の保持ノードに接続された前記第２の信号保持キャパシタに保持された信号を保持電圧に応じて出力するソースフォロワ素子を含み、変換した信号を選択的に前記第２の信号線に出力する出力部と、を含む
請求項１から９のいずれか一に記載の固体撮像装置。

【請求項11】

前記読み出し部は、
前記第１の画素の前記光電変換読み出し部から前記画素信号として、前記読み出しリセット信号を読み出し、続いて前記読み出し信号を読み出し、
前記画素信号として前記読み出しリセット信号を読み出すときは、前記信号保持部の前記第１のスイッチ素子および前記第２のスイッチ素子を所定期間導通させて当該読み出しリセット信号を前記第２の信号保持キャパシタに保持させ、前記第２のスイッチ素子を非導通状態とし、
前記画素信号として前記読み出し信号を読み出すときは、前記信号保持部の前記第２のスイッチ素子を非導通状態に保持して、前記第１のスイッチ素子を導通させて当該読み出し信号を前記第１の信号保持キャパシタに保持させ、前記第１のスイッチ素子を非導通状態とし、
前記第１のスイッチ素子および前記第２のスイッチ素子が非導通状態に保持された状態で、前記第２の信号保持キャパシタに保持された読み出しリセット信号に対応する変換信号を前記第２の信号線に出力し、
前記第１のスイッチ素子が非導通状態に保持され前記第２のスイッチ素子が導通状態に保持された状態で、前記第２の信号保持キャパシタに保持された読み出しリセット信号および前記第１の信号保持キャパシタに保持された読み出し信号の合成信号に対応する変換信号を前記第２の信号線に出力する
請求項１０記載の固体撮像装置。

【請求項12】

複数の前記第１の画素の前記信号保持部の前記信号保持キャパシタに保持された電荷を外部キャパシタに転送し、自チップのデジタル回路の電源として再利用する電荷再利用部を含む
請求項１から９のいずれか一に記載の固体撮像装置。

【請求項13】

前記電荷再利用部は、
複数の前記第１の画素の前記信号保持部の前記信号保持キャパシタに保持された電荷を蓄積可能な前記外部キャパシタと、
前記外部キャパシタに保持された電荷を用いて生成した処理用電力を処理系回路に供給可能な電源回路部と、を含む
請求項１２記載の固体撮像装置。

【請求項14】

前記第１の画素の前記光電変換読み出し部から読み出される前記画素信号は、少なくとも、読み出しリセット信号および読み出し信号を含み、
前記信号保持部は、
第１の保持ノードと、
第２の保持ノードと、
前記第１の保持ノードに接続され、前記第１の画素の前記光電変換読み出し部の出力ノードから出力される信号を保持可能な第１の前記信号保持キャパシタと、
前記第２の保持ノードに接続され、前記第１の画素の前記光電変換読み出し部の出力ノードから出力される信号を保持可能な第２の前記信号保持キャパシタと、
前記第２の期間に前記第１の信号保持キャパシタが接続された前記第１の保持ノードを前記光電変換読み出し部の出力ノードと選択的に接続する第１の前記スイッチ素子と、
前記第２の期間に前記第１の保持ノードと前記第２の保持ノードを選択的に接続する第２のスイッチ素子と、
電荷リサイクル期間に、前記第１の保持ノードを前記外部キャパシタと接続する外部接続スイッチ素子と、
前記第２の期間に、前記第１の保持ノードおよび前記第２の保持ノードのうち少なくとも前記第２の保持ノードに接続された前記第２の信号保持キャパシタに保持された信号を保持電圧に応じて出力するソースフォロワ素子を含み、変換した信号を選択的に前記第２の信号線に出力する出力部と、を含む
請求項１３記載の固体撮像装置。

【請求項15】

前記読み出し部は、
前記第１の画素の前記光電変換読み出し部から前記画素信号として、前記読み出しリセット信号を読み出し、続いて前記読み出し信号を読み出し、
前記画素信号として前記読み出しリセット信号を読み出すときは、前記信号保持部の前記第１のスイッチ素子および前記第２のスイッチ素子を所定期間導通させて当該読み出しリセット信号を前記第２の信号保持キャパシタに保持させ、前記第２のスイッチ素子および前記第１のスイッチ素子を非導通状態とし、
前記外部接続スイッチ素子を所定期間導通状態として、前記第１の信号保持キャパシタの電荷を前記外部キャパシタに転送して１回目の電荷リサイクルを行い、
前記画素信号として前記読み出し信号を読み出すときは、前記信号保持部の前記第２のスイッチ素子を非導通状態に保持して、前記第１のスイッチ素子を導通させて当該読み出し信号を前記第１の信号保持キャパシタに保持させ、前記第１のスイッチ素子を非導通状態とし、
前記第１のスイッチ素子および前記第２のスイッチ素子が非導通状態に保持された状態で、前記第２の信号保持キャパシタに保持された読み出しリセット信号に対応する変換信号を前記第２の信号線に出力し、
前記第１のスイッチ素子が非導通状態に保持され前記第２のスイッチ素子が導通状態に保持された状態で、前記第２の信号保持キャパシタに保持された読み出しリセット信号および前記第１の信号保持キャパシタに保持された読み出し信号の合成信号に対応する変換信号を前記第２の信号線に出力し、
前記第１のスイッチ素子が非導通状態に保持され前記第２のスイッチ素子が導通状態に保持された状態で、前記外部接続スイッチ素子を所定期間導通状態として、前記第１の信号保持キャパシタおよび前記第２の信号保持キャパシタの電荷を前記外部キャパシタに転送して２回目の電荷リサイクルを行う
請求項１４記載の固体撮像装置。

【請求項16】

前記信号保持部は、
前記第２の期間に前記第１の保持ノードと所定の基準電位を選択的に接続する第３のスイッチ素子を含み、
前記読み出し部は、
前記読み出しリセット信号を読み出す前に、前記第２のスイッチ素子および前記第３のスイッチ素子を導通状態に保持して、前記第１の信号保持キャパシタおよび前記第２の信号保持キャパシタの残差電荷を除去し、
前記１回目の電荷リサイクル処理後で前記読み出し信号を読み出す前に、前記第３のスイッチ素子を導通状態に保持して、前記第１の信号保持キャパシタの残差電荷を除去する
請求項１５記載の固体撮像装置。

【請求項17】

光電変換読み出し部および信号保持部を含む第１の画素と前記光電変換読み出し部を含む第２の画素が配置された画素部と、
前記画素部から画素信号の読み出しを行う読み出し部と、
前記光電変換読み出し部の読み出し信号が出力される第１の信号線と、
前記信号保持部の保持信号が出力される第２の信号線と、を有し、
少なくとも前記第１の画素の前記光電変換読み出し部は、
出力ノードと、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を前記出力ノードに出力するソースフォロワ素子と、
リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、
第１の動作が行われる第１の期間に前記出力ノードを前記第１の信号線と電気的に接続する選択素子と、を含み、
前記信号保持部は、
前記第１の画素の前記光電変換読み出し部の出力ノードから出力される信号を保持可能な信号保持キャパシタと、
前記第１の動作とは異なる第２の動作が行われる第２の期間に前記信号保持キャパシタを前記光電変換読み出し部の出力ノードと選択的に接続するスイッチ素子と、
前記第２の期間に前記信号保持キャパシタに保持された信号を保持電圧に応じて出力するソースフォロワ素子を含み、変換した信号を選択的に前記第２の信号線に出力する出力部と、を含み、
前記画素部は、
複数の前記第１の画素の前記光電変換読み出し部が行列状に配置された第１の画素アレイと、
複数の前記第１の画素の前記信号保持部が行列状に配置された保持部アレイと、
複数の前記第２の画素の前記光電変換読み出し部が行列状に配置された第２の画素アレイと、を含む、
固体撮像装置の駆動方法であって、
前記第１の動作時には、前記第１の画素の前記第１の画素アレイおよび前記第２の画素の前記第２の画素アレイをアクティブにして画素信号の読み出しを行い、
前記第２の動作時には、前記第１の画素および前記第２の画素の前記光電変換読み出し部における前記選択素子を非選択状態とした状態で、前記第１の画素の前記第１の画素アレイおよび前記保持部アレイをアクティブにして画素信号の読み出しを行う
固体撮像装置の駆動方法。

【請求項18】

固体撮像装置と、
前記固体撮像装置に被写体像を結像する光学系と、を有し、
前記固体撮像装置は、
光電変換読み出し部および信号保持部を含む第１の画素と前記光電変換読み出し部を含む第２の画素が配置された画素部と、
前記画素部から画素信号の読み出しを行う読み出し部と、
前記光電変換読み出し部の読み出し信号が出力される第１の信号線と、
前記信号保持部の保持信号が出力される第２の信号線と、を有し、
少なくとも前記第１の画素の前記光電変換読み出し部は、
出力ノードと、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を前記出力ノードに出力するソースフォロワ素子と、
リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、
第１の動作が行われる第１の期間に前記出力ノードを前記第１の信号線と電気的に接続する選択素子と、を含み、
前記信号保持部は、
前記第１の画素の前記光電変換読み出し部の出力ノードから出力される信号を保持可能な信号保持キャパシタと、
前記第１の動作とは異なる第２の動作が行われる第２の期間に前記信号保持キャパシタを前記光電変換読み出し部の出力ノードと選択的に接続するスイッチ素子と、
前記第２の期間に前記信号保持キャパシタに保持された信号を保持電圧に応じて出力するソースフォロワ素子を含み、変換した信号を選択的に前記第２の信号線に出力する出力部と、を含み、
前記画素部は、少なくとも、
複数の前記第１の画素の前記光電変換読み出し部が行列状に配置された第１の画素アレイと、
複数の前記第２の画素の前記光電変換読み出し部が行列状に配置された第２の画素アレイと、
複数の前記第１の画素の前記信号保持部が行列状に配置された保持部アレイと、を含み、
前記第２の画素の前記光電変換読み出し部は、
蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、
前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、
前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、
前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換するソースフォロワ素子と、
リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、
前記第１の期間に前記ソースフォロワ素子による電圧信号の出力ラインを前記第１の信号線と電気的に接続する選択素子と、を含む
電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、固体撮像装置、固体撮像装置の駆動方法、および電子機器に関するものである。

【背景技術】

【0002】

光を検出して電荷を発生させる光電変換素子を用いた固体撮像装置（イメージセンサ）として、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサが実用に供されている。
ＣＭＯＳイメージセンサは、デジタルカメラ、ビデオカメラ、監視カメラ、医療用内視鏡、パーソナルコンピュータ（ＰＣ）、携帯電話等の携帯端末装置(モバイル機器)等の各種電子機器の一部として広く適用されている。

【0003】

ＣＭＯＳイメージセンサは、画素毎にフォトダイオード（光電変換素子）および浮遊拡散層（ＦＤ：Floating Diffusion、フローティングディフュージョン)を有するＦＤアンプを持ち合わせており、その読み出しは、画素アレイの中のある一行を選択し、それらを同時に列（カラム）出力方向へと読み出すような列並列出力型が主流である。

【0004】

ところで、ＣＭＯＳイメージセンサでは、フォトダイオードで生成しかつ蓄積した光電荷を、画素毎あるいは行毎に順次走査して読み出す動作が行われる。
この順次走査、すなわち、電子シャッタとしてローリングシャッタを採用した場合は、光電荷を蓄積する露光の開始時間、および終了時間を全ての画素で一致させることができない。そのため、順次走査の場合、動被写体の撮像時に撮像画像に歪みが生じるという問題がある。

【0005】

そこで、画像歪みが許容できない、高速に動く被写体の撮像や、撮像画像の同時性を必要とするセンシング用途では、電子シャッタとして、画素アレイ部中の全画素に対して同一のタイミングで露光開始と露光終了とを実行するグローバルシャッタが採用される。

【0006】

電子シャッタとしてグローバルシャッタを採用したＣＭＯＳイメージセンサは、画素内に、たとえば、光電変換読み出し部から読み出された信号を信号保持キャパシタに保持する信号保持部が設けられている。
グローバルシャッタを採用したＣＭＯＳイメージセンサでは、フォトダイオードによる電荷を電圧信号として一斉に信号保持部の信号保持キャパシタに蓄積し、そののち順次読み出すことにより、画像全体の同時性を確保している（たとえば、非特許文献１参照）。
また、このＣＭＯＳイメージセンサは、光電変換読み出し部の出力を、信号保持部をバイパスして信号線に転送するバイパススイッチを有しており、グローバルシャッタ機能に加えてローリングシャッタ機能を併せ持つように構成されている。

【0007】

非特許文献１に記載された積層型ＣＭＯＳイメージセンサにおいては、第１の基板（Pixel die）と第２の基板（ASIC die）とがマイクロバンプ（接続部）を通して接続された積層構造を有する。そして、第１の基板には各画素の光電変換読み出し部が形成され、第２の基板には各画素の信号保持部、信号線、垂直走査回路、水平走査回路、カラム読み出し回路等が形成されている。

【先行技術文献】

【非特許文献】

【0008】

【文献】J. Aoki, et al., ”A Rolling-Shutter Distortion-Free 3D Stacked Image Sensor with -160dB Parasitic Light Sensitivity In-Pixel Storage Node” ISSCC 2013 / SESSION 27 / IMAGE SENSORS / 27.3.

【発明の概要】

【発明が解決しようとする課題】

【0009】

上述した従来のグローバルシャッタ機能を備えるＣＭＯＳイメージセンサは、グローバルシャッタ機能およびローリングシャッタ機能の両機能で信号線を共用することから、信号保持部をバイパスして信号線に転送するバイパススイッチを信号保持部に並列に設ける必要があることから、以下の不利益がある。
上述した従来のグローバルシャッタ機能を備える積層型ＣＭＯＳイメージセンサは、第１の基板（Pixel die）と第２の基板（ASIC die）において、画素とグローバルシャッタ用信号保持キャパシタを対に備えるため、第２の基板（ASIC die）側の周辺回路に要する面積がオーバーヘッドとなり、面積効率が低いという問題がある。
また、上述したＣＭＯＳイメージセンサでは、信号保持部側の構成が複雑化する。

【0010】

本発明は、構成の複雑化を防止しつつ、レイアウト上の面積効率の低下を防止することが可能な固体撮像装置、固体撮像装置の駆動方法、および電子機器を提供することにある。

【課題を解決するための手段】

【0011】

本発明の第１の観点の固体撮像装置は、光電変換読み出し部および信号保持部を含む第１の画素と前記光電変換読み出し部を含む第２の画素のうち、少なくとも前記第１画素が配置された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、前記光電変換読み出し部の読み出し信号が出力される第１の信号線と、前記信号保持部の保持信号が出力される第２の信号線と、を有し、少なくとも前記第１の画素の前記光電変換読み出し部は、出力ノードと、蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を前記出力ノードに出力するソースフォロワ素子と、リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、第１の期間に前記出力ノードを前記第１の信号線と電気的に接続する選択素子と、を含み、前記信号保持部は、前記第１の画素の前記光電変換読み出し部の出力ノードから出力される信号を保持可能な信号保持キャパシタと、第２の期間に前記信号保持キャパシタを前記光電変換読み出し部の出力ノードと選択的に接続するスイッチ素子と、前記第２の期間に前記信号保持キャパシタに保持された信号を保持電圧に応じて出力するソースフォロワ素子を含み、変換した信号を選択的に前記第２の信号線に出力する出力部と、を含む。

【0012】

本発明の第２の観点は、光電変換読み出し部および信号保持部を含む第１の画素と前記光電変換読み出し部を含む第２の画素が配置された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、前記光電変換読み出し部の読み出し信号が出力される第１の信号線と、前記信号保持部の保持信号が出力される第２の信号線と、を有し、少なくとも前記第１の画素の前記光電変換読み出し部は、出力ノードと、蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を前記出力ノードに出力するソースフォロワ素子と、リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、第１の期間に前記出力ノードを前記第１の信号線と電気的に接続する選択素子と、を含み、前記信号保持部は、前記第１の画素の前記光電変換読み出し部の出力ノードから出力される信号を保持可能な信号保持キャパシタと、第２の期間に前記信号保持キャパシタを前記光電変換読み出し部の出力ノードと選択的に接続するスイッチ素子と、前記第２の期間に前記信号保持キャパシタに保持された信号を保持電圧に応じて出力するソースフォロワ素子を含み、変換した信号を選択的に前記第２の信号線に出力する出力部と、を含み、前記画素部は、複数の前記第１の画素の前記光電変換読み出し部が行列状に配置された第１の画素アレイと、前記複数の前記第１の画素の前記信号保持部が行列状に配置された保持部アレイと、複数の前記第２の画素の前記光電変換読み出し部が行列状に配置された第２の画素アレイと、を含む、固体撮像装置の駆動方法であって、第１の動作時には、前記第１の画素の前記第１の画素アレイおよび前記第２の画素の前記第２の画素アレイをアクティブにして画素信号の読み出しを行い、第２の動作時には、前記第１の画素および前記第２の画素の前記光電変換読み出し部における前記選択素子を非選択状態とした状態で、前記第１の画素の前記第１の画素アレイおよび前記保持部アレイをアクティブにして画素信号の読み出しを行う。

【0013】

本発明の第３の観点の電子機器は、固体撮像装置と、前記固体撮像装置に被写体像を結像する光学系と、を有し、前記固体撮像装置は、光電変換読み出し部および信号保持部を含む第１の画素と前記光電変換読み出し部を含む第２の画素のうち、少なくとも前記第１画素が配置された画素部と、前記画素部から画素信号の読み出しを行う読み出し部と、前記光電変換読み出し部の読み出し信号が出力される第１の信号線と、前記信号保持部の保持信号が出力される第２の信号線と、を有し、少なくとも前記第１の画素の前記光電変換読み出し部は、出力ノードと、蓄積期間に光電変換により生成した電荷を蓄積する光電変換素子と、前記光電変換素子に蓄積された電荷を転送期間に転送可能な転送素子と、前記転送素子を通じて前記光電変換素子で蓄積された電荷が転送されるフローティングディフュージョンと、前記フローティングディフュージョンの電荷を電荷量に応じた電圧信号に変換し、変換した信号を前記出力ノードに出力するソースフォロワ素子と、リセット期間に前記フローティングディフュージョンを所定の電位にリセットするリセット素子と、第１の期間に前記出力ノードを前記第１の信号線と電気的に接続する選択素子と、を含み、前記信号保持部は、前記第１の画素の前記光電変換読み出し部の出力ノードから出力される信号を保持可能な信号保持キャパシタと、第２の期間に前記信号保持キャパシタを前記光電変換読み出し部の出力ノードと選択的に接続するスイッチ素子と、前記第２の期間に前記信号保持キャパシタに保持された信号を保持電圧に応じて出力するソースフォロワ素子を含み、変換した信号を選択的に前記第２の信号線に出力する出力部と、を含む。

【発明の効果】

【0014】

本発明によれば、構成の複雑化を防止しつつ、レイアウト上の面積効率の低下を防止することができる。

【図面の簡単な説明】

【0015】

【図1】本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。

【図2】本発明の第１の実施形態に係る固体撮像装置の第１の画素および第２の画素の一例を示す回路図である。

【図3】本発明の第１の実施形態に係る固体撮像装置の画素部における画素アレイについて説明するための図である。

【図4】本発明の実施形態に係る固体撮像装置の画素部の列出力の読み出し系の構成例を説明するための図である。

【図5】本第１の実施形態に係る固体撮像装置の積層構造について説明するための図である。

【図6】本第１の実施形態に係る固体撮像装置のグローバルシャッタモード時の読み出し動作を説明するためのタイミングチャートである。

【図7】本第１の実施形態に係る固体撮像装置のローリングシャッタモード時の読み出し動作を説明するためのタイミングチャートである。

【図8】本発明の第２の実施形態に係る固体撮像装置の積層構造について説明するための図である。

【図9】本発明の第３の実施形態に係る固体撮像装置の積層構造について説明するための図である。

【図10】本発明の第３の実施形態に係る固体撮像装置の積層構造において垂直走査回路の構成部品の配置例を示す図である。

【図11】本発明の第４の実施形態に係る電荷再生システムの構成例を示す図である。

【図12】本発明の第４の実施形態に係る電荷再生システムの動作を説明するための図である。

【図13】本発明の実施形態に係る固体撮像装置が適用される電子機器の構成の一例を示す図である。

【発明を実施するための形態】

【0016】

以下、本発明の実施形態を図面に関連付けて説明する。

【0017】

（第１の実施形態）
図１は、本発明の第１の実施形態に係る固体撮像装置の構成例を示すブロック図である。
本実施形態において、固体撮像装置１０は、たとえばＣＭＯＳイメージセンサにより構成される。

【0018】

この固体撮像装置１０は、図１に示すように、撮像部としての画素部２０、垂直走査回路（行走査回路）３０、読み出し回路（カラム読み出し回路）４０、水平走査回路（列走査回路）５０、およびタイミング制御回路６０を主構成要素として有している。
これらの構成要素のうち、たとえば垂直走査回路３０、読み出し回路４０、水平走査回路５０、およびタイミング制御回路６０により画素信号の読み出し部７０が構成される。

【0019】

本第１の実施形態において、固体撮像装置１０は、後で詳述するように、画素部２０において、画素として光電変換読み出し部および信号保持部を含む第１の画素と、光電変換読み出し部を含む第２の画素が混在されて、第１の動作であるローリングシャッタと第２の動作であるグローバルシャッタの両動作機能を併せ持つ、たとえば積層型のＣＭＯＳイメージセンサとして構成されている。
本第１の実施形態に係る固体撮像装置１０において、画素部２０は、複数の第１の画素の光電変換読み出し部が行列状に配置された第１の画素アレイと、複数の第１の画素の信号保持部が行列状に配置された保持部アレイと、複数の第２の画素の光電変換読み出し部が行列状に配置された第２の画素アレイと、を含んで構成されている。
そして、第１の動作であるローリングシャッタモード時に、第１の画素および第２の画素の光電変換読み出し部の読み出し信号が第１の垂直信号線にバイパス経路をたどることなく直ちに出力される。
また、第２の動作であるグローバルシャッタモード時に、第１の画素の信号保持部の保持信号が第２の垂直信号線に出力される。

【0020】

以下、固体撮像装置１０の各部の構成および機能の概要、特に、画素部２０の構成および機能、それらに関連した読み出し処理、並びに、画素部２０と読み出し部７０の積層構造等について詳述する。

【0021】

（第１の画素および第２の画素並びに画素部２０の構成）
図２は、本発明の第１の実施形態に係る固体撮像装置１０の第１の画素および第２の画素の一例を示す回路図である。

【0022】

画素部２０に配置される第１の画素２１は、光電変換読み出し部２１１および信号保持部２１２を含んで構成されている。
画素部２０に配置される第２の画素２２は、光電変換読み出し部２２１を含んで構成されている。

【0023】

第１の画素２１の光電変換読み出し部２１１は、フォトダイオード（光電変換素子）と画素内アンプとを含んで構成される。
具体的には、この光電変換読み出し部２１１は、たとえば光電変換素子であるフォトダイオードＰＤ２１を有する。
このフォトダイオードＰＤ２１に対して、転送素子としての転送トランジスタＴＧ１－Ｔｒ、リセット素子としてのリセットトランジスタＲＳＴ１－Ｔｒ、ソースフォロワ素子としてのソースフォロワトランジスタＳＦ１－Ｔｒ、出力ノードＮＤ２１、および選択素子(選択スイッチ)としての選択トランジスタＳＥＬ１－Ｔｒをそれぞれ一つずつ有する。
このように、第１の実施形態に係る第１の画素２１の光電変換読み出し部２１１は、転送トランジスタＴＧ１－Ｔｒ、リセットトランジスタＲＳＴ１－Ｔｒ、ソースフォロワトランジスタＳＦ１－Ｔｒ、および選択トランジスタＳＥＬ１－Ｔｒの４トランジスタ（４Ｔｒ）を含んで構成されている。

【0024】

本第１の実施形態に係る光電変換読み出し部２１１は、出力ノードＮＤ２１が第１の画素２１の信号保持部２１２の入力部に接続され、選択トランジスタＳＥＬ１－Ｔｒを介して第１の垂直信号線ＬＳＧＮ１１に接続されている。
光電変換読み出し部２１１は、ローリングシャッタモード時に読み出し電圧(信号電圧)（ＶＲＳＴ１，ＶＳＩＧ１）を第１の垂直信号線ＬＳＧＮ１１に出力する。
光電変換読み出し部２１１は、グローバルシャッタモード時に読み出し電圧(信号電圧)（ＶＲＳＴ１，ＶＳＩＧ１）を信号保持部２１２に出力する。

【0025】

本第１の実施形態において、第１の垂直信号線ＬＳＧＮ１１はローリングシャッタモード時に定電流源Ｉｂｉａｓ１により駆動され、第２の垂直信号線ＬＳＧＮ１２はグローバルシャッタモード時に定電流源Ｉｂｉａｓ１により駆動される。
定電流源Ｉｂｉａｓ１は、ローリングシャッタモード時とグローバルシャッタモード時とで共用される。
定電流源Ｉｂｉａｓ１は、図２に示すように、スイッチ部４１０により動作モードに応じて接続先が切り替えられる。ローリングシャッタモード時には、第１の垂直信号線ＬＳＧＮ１１が定電流源Ｉｂｉａｓ１に接続され、第２の垂直信号線ＬＳＧＮ１２が基準電位ＶＳＳ（たとえばグランド）に接続される。一方、グローバルシャッタモード時には、第２の垂直信号線ＬＳＧＮ１２が定電流源Ｉｂｉａｓ１に接続され、第１の垂直信号線ＬＳＧＮ１１が基準電位ＶＳＳ（たとえばグランド）に接続される。

【0026】

フォトダイオードＰＤ２１は、入射光量に応じた量の信号電荷（ここでは電子）を発生し、蓄積する。
以下、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷が正孔（ホール）であったり、各トランジスタがｐ型トランジスタであっても構わない。
また、本実施形態は、複数のフォトダイオードおよび転送トランジスタ間で、各トランジスタを共有している場合にも有効である。

【0027】

光電変換読み出し部２１１の転送トランジスタＴＧ１－Ｔｒは、フォトダイオードＰＤ２１とフローティングディフュージョンＦＤ２１の間に接続され、制御線を通じてゲートに印加される制御信号ＴＧにより制御される。
転送トランジスタＴＧ１－Ｔｒは、制御信号ＴＧがハイ（Ｈ）レベルの転送期間に選択されて導通状態となり、フォトダイオードＰＤ２１で光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤ２１に転送する。

【0028】

リセットトランジスタＲＳＴ１－Ｔｒは、電源電圧ＶＤＤの電源線ＶｄｄとフローティングディフュージョンＦＤ２１の間に接続され、制御線を通じてゲートに印加される制御信号ＲＳＴにより制御される。
リセットトランジスタＲＳＴ１－Ｔｒは、制御信号ＲＳＴがＨレベルのリセット期間に選択されて導通状態となり、フローティングディフュージョンＦＤ２１を電源電圧ＶＤＤの電源線Ｖｄｄの電位にリセットする。

【0029】

ソースフォロワトランジスタＳＦ１－Ｔｒと選択トランジスタＳＥＬ１－Ｔｒは、電源線Ｖｄｄと定電流源Ｉｂｉａｓ１により駆動される第１の垂直信号線ＬＳＧＮ１１の間に直列に接続されている。
ソースフォロワトランジスタＳＦ１－Ｔｒのソースと選択トランジスタＳＥＬ１－Ｔｒのドレインとの接続点により出力ノードＮＤ２１が形成されている。
この出力ノードＮＤ２１と信号保持部２１２の入力部間の信号線ＬＳＧＮ１３は、たとえば信号保持部２１２の入力部に配置された定電流源Ｉｂｉａｓ３により駆動される。
ソースフォロワトランジスタＳＦ１－ＴｒはフローティングディフュージョンＦＤ２１の電荷を電荷量（電位）に応じた電圧信号に変換した列出力の読み出し電圧（ＶＲＳＴ１，ＶＳＩＧ１）を出力ノードＮＤ２１に出力する。

【0030】

ソースフォロワトランジスタＳＦ１－ＴｒのゲートにはフローティングディフュージョンＦＤ２１が接続され、選択トランジスタＳＥＬ１－Ｔｒは制御線を通じてゲートに印加される制御信号ＳＥＬにより制御される。
選択トランジスタＳＥＬ１－Ｔｒは、制御信号ＳＥＬがＨレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ１－ＴｒはフローティングディフュージョンＦＤ２１の電荷を電荷量（電位）に応じた電圧信号に変換した列出力の読み出し電圧（ＶＲＳＴ１，ＶＳＩＧ１）を第１の垂直信号線ＬＳＧＮ１１に出力する。

【0031】

第１の画素２１の信号保持部２１２は、基本的に、定電流源Ｉｂｉａｓ３が接続されている入力部２１２１、サンプルホールド部２１２２、出力部２１２３、ノードＮＤ２２～ＮＤ２４を含んで構成されている。
なお、ノードＮＤ２２は入力ノードに相当し、ノードＮＤ２３は第１の保持ノードに相当し、ノードＮＤ２４は第２の保持ノードに相当する。

【0032】

定電流源Ｉｂｉａｓ３は、ノードＮＤ２２と基準電位ＶＳＳとの間に接続され、たとえばグローバルシャッタ期間中の所定の期間にオン状態に制御される。

【0033】

なお、定電流源Ｉｂｉａｓ３の代わりに、ノードＮＤ２２と基準電位ＶＳＳとの間に接続され、たとえばグローバルシャッタ期間中の所定の期間にオン状態に制御されるスイッチ素子を設けてもよい。

【0034】

サンプルホールド部２１２２は、第２の期間であるグローバルシャッタ期間に、サンプルホールド部２１２２の信号保持キャパシタを光電変換読み出し部２１１の出力ノードＮＤ２１と選択的に接続する第１のスイッチ素子ＳＷ２１、第１の画素２１の光電変換読み出し部２１１の出力ノードＮＤ２１から出力される信号を保持可能な第１の信号保持キャパシタＣ２１および第２の信号保持キャパシタＣ２２、および第２のスイッチ素子ＳＷ２２を有する。
第１のスイッチ素子ＳＷ２１の端子ａが第３の信号線ＬＳＧＮ１３に接続された入力ノードＮＤ２２と接続され、端子ｂがサンプルホールド部２１２２側と接続されたノードＮＤ２３に接続されている。
第１のスイッチ素子ＳＷ２１は、たとえば信号ｓｗ１がハイレベルの期間に端子ａとｂが接続されて導通状態となる。
第１の信号保持キャパシタＣ２１は、第１の保持ノードであるノードＮＤ２３と基準電位ＶＳＳとの間に接続されている。
第２の信号保持キャパシタＣ２２は、第２の保持ノードであるノードＮＤ２４と基準電位ＶＳＳとの間に接続されている。
第２のスイッチ素子ＳＷ２２の端子ａがノードＮＤ２３と接続され、端子ｂがノードＮＤ２４と接続されている。
第２のスイッチ素子ＳＷ２２は、たとえば信号ＳＨＲＴがハイレベルの期間に端子ａとｂが接続されて導通状態となる。

【0035】

出力部２１２３は、第２の期間であるグローバルシャッタ期間に信号保持キャパシタＣ２１、Ｃ２２に保持された信号を保持電圧に応じて出力するソースフォロワトランジスタＳＦ３－Ｔｒを含み、保持した信号を選択的に選択トランジスタＳＥＬ３－Ｔｒを介して定電流源Ｉｂｉａｓ１により駆動される第２の垂直信号線ＬＳＧＮ１２に出力する。

【0036】

ソースフォロワトランジスタＳＦ３－Ｔｒと選択トランジスタＳＥＬ３－Ｔｒは、電源線Ｖｄｄと定電流源Ｉｂｉａｓ１により駆動される第２の垂直信号線ＬＳＧＮ１２の間に直列に接続されている。

【0037】

ソースフォロワトランジスタＳＦ３－ＴｒのゲートにはノードＮＤ２４が接続され、選択トランジスタＳＥＬ３－Ｔｒは制御線を通じてゲートに印加される制御信号ＳＥＬ３により制御される。
選択トランジスタＳＥＬ３－Ｔｒは、制御信号ＳＥＬ３がＨレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ３－Ｔｒは信号保持キャパシタＣ２１、Ｃ２２の保持電圧に応じた列出力の読み出し電圧（ＶＲＳＴ，ＶＳＩＧ）を第２の垂直信号線ＬＳＧＮ１２に出力する。

【0038】

なお、上記した信号保持部２１２の構成は、一例であり、第２の期間であるグローバルシャッタ期間に、光電変換読み出し部２１１の出力する読み出し電圧(信号電圧)（ＶＲＳＴ１，ＶＳＩＧ１）を保持する機能を備える回路であればその構成を問わない。

【0039】

画素部２０に配置される第２の画素２２は、光電変換読み出し部２２１を含んで構成されている。
第２の画素２２の光電変換読み出し部２２１は、上述した第１の画素２１の光電変換読み出し部２１１と同様の構成を有する。

【0040】

すなわち、第２の画素２２の光電変換読み出し部２２１は、フォトダイオード（光電変換素子）と画素内アンプとを含んで構成される。
具体的には、この光電変換読み出し部２２１は、たとえば光電変換素子であるフォトダイオードＰＤ２２を有する。
このフォトダイオードＰＤ２２に対して、転送素子としての転送トランジスタＴＧ２－Ｔｒ、リセット素子としてのリセットトランジスタＲＳＴ２－Ｔｒ、ソースフォロワ素子としてのソースフォロワトランジスタＳＦ２－Ｔｒ、および選択素子(選択スイッチ)としての選択トランジスタＳＥＬ２－Ｔｒをそれぞれ一つずつ有する。
このように、第１の実施形態に係る第２の画素２２の光電変換読み出し部２２１は、転送トランジスタＴＧ２－Ｔｒ、リセットトランジスタＲＳＴ２－Ｔｒ、ソースフォロワトランジスタＳＦ２－Ｔｒ、および選択トランジスタＳＥＬ２－Ｔｒの４トランジスタ（４Ｔｒ）を含んで構成されている。

【0041】

本第１の実施形態に係る光電変換読み出し部２２１は、ローリングシャッタモード時に読み出し電圧(信号電圧)（ＶＲＳＴ２，ＶＳＩＧ２）を第１の垂直信号線ＬＳＧＮ１１に出力する。

【0042】

フォトダイオードＰＤ２２は、入射光量に応じた量の信号電荷（ここでは電子）を発生し、蓄積する。
以下においても、信号電荷は電子であり、各トランジスタがｎ型トランジスタである場合について説明するが、信号電荷が正孔（ホール）であったり、各トランジスタがｐ型トランジスタであっても構わない。
また、本実施形態は、複数のフォトダイオードと転送トランジスタ間で、各トランジスタを共有している場合にも有効である。

【0043】

光電変換読み出し部２２１の転送トランジスタＴＧ２－Ｔｒは、フォトダイオードＰＤ２２とフローティングディフュージョンＦＤ２２の間に接続され、制御線を通じてゲートに印加される制御信号ＴＧにより制御される。
転送トランジスタＴＧ２－Ｔｒは、制御信号ＴＧがＨレベルの転送期間に選択されて導通状態となり、フォトダイオードＰＤ２２で光電変換され蓄積された電荷（電子）をフローティングディフュージョンＦＤ２２に転送する。

【0044】

リセットトランジスタＲＳＴ２－Ｔｒは、電源電圧ＶＤＤの電源線ＶｄｄとフローティングディフュージョンＦＤ２２の間に接続され、制御線を通じてゲートに印加される制御信号ＲＳＴにより制御される。
リセットトランジスタＲＳＴ２－Ｔｒは、制御信号ＲＳＴがＨレベルのリセット期間に選択されて導通状態となり、フローティングディフュージョンＦＤ２２を電源電圧ＶＤＤの電源線Ｖｄｄの電位にリセットする。

【0045】

ソースフォロワトランジスタＳＦ２－Ｔｒと選択トランジスタＳＥＬ２－Ｔｒは、電源線Ｖｄｄと定電流源Ｉｂｉａｓ１により駆動される第１の垂直信号線ＬＳＧＮ１１の間に直列に接続されている。

【0046】

ソースフォロワトランジスタＳＦ２－ＴｒのゲートにはフローティングディフュージョンＦＤ２２が接続され、選択トランジスタＳＥＬ２－Ｔｒは制御線を通じてゲートに印加される制御信号ＳＥＬにより制御される。
選択トランジスタＳＥＬ２－Ｔｒは、制御信号ＳＥＬがＨレベルの選択期間に選択されて導通状態となる。これにより、ソースフォロワトランジスタＳＦ２－ＴｒはフローティングディフュージョンＦＤ２２の電荷を電荷量（電位）に応じた電圧信号に変換した列出力の読み出し電圧（ＶＲＳＴ２，ＶＳＩＧ２）を第１の垂直信号線ＬＳＧＮ１１に出力する。

【0047】

本第１の実施形態に係る画素部２０は、以上のような構成を有する第１の画素２１および第２の画素２２が、たとえば図３に示すように、画素アレイとして配列され、複数の画素アレイが組み合わされて構成されている。

【0048】

図３は、本発明の第１の実施形態に係る固体撮像装置１０の画素部２０における画素アレイについて説明するための図である。

【0049】

第１の実施形態に係る固体撮像装置１０の画素部２０は、第１の画素アレイ２３０、保持部アレイ２４０、上側（たとえば一方側）の第２の画素アレイ２５０－１、および下側（他方側）の第２の画素アレイ２５０－２を含んで構成されている。

【0050】

第１の画素アレイ２３０は、複数の第１の画素２１の光電変換読み出し部２１１がＮ行×Ｍ列の２次元の行列状（マトリクス状）に配列されている。
第１の画素アレイ２３０は、たとえば１６：９のアスペクト比の画像が出力可能なように、複数の第１の画素２１の光電変換読み出し部２１１がＮ行×Ｍ列の２次元の行列状（マトリクス状）に配列されている。

【0051】

保持部アレイ２４０は、複数の第１の画素２１の信号保持部２１２が、第１の画素アレイ２３０に対応してＮ行×Ｍ列の２次元の行列状（マトリクス状）に配列されている。
保持部アレイ２４０は、第１の画素アレイ２３０と同様に、たとえば１６：９のアスペクト比の画像が出力可能なように、複数の第１の画素２１の信号保持部２１２がＮ行×Ｍ列の２次元の行列状（マトリクス状）に配列されている。

【0052】

上側の第２の画素アレイ２５０－１は、複数の第２の画素２２の光電変換読み出し部２２１がＰ（Ｐ＜Ｎ）行×Ｍ列の２次元の行列状（マトリクス状）に配列されている。

【0053】

同様に、下側の第２の画素アレイ２５０－２は、複数の第２の画素２２の光電変換読み出し部２２１がＰ（Ｐ＜Ｎ）行×Ｍ列の２次元の行列状（マトリクス状）に配列されている。

【0054】

図３の例において、第２の画素アレイ２５０－１，２５０－２は、第１の画素アレイ２３０の第１の垂直信号線ＬＳＧＮ１１の配線方向の両側（上側および下側）に配置されている。なお、第２の画素アレイ２５０は、第１の画素アレイ２３０の第１の垂直信号線ＬＳＧＮ１１の配線方向の両側のうち少なくとも一方側に配置されていてもよい。

【0055】

第２の画素アレイ２５０－１，２５０－２は、ローリングシャッタモード時に、第１の画素アレイ２３０とともに、アクティブとされ、全体としてたとえば１：１のアスペクト比の画像を出力可能なように、複数の第２の画素２２の光電変換読み出し部２２１がＰ（Ｐ＜Ｎ）行×Ｍ列の２次元の行列状（マトリクス状）に配列されている。上記アスペクト比は４：３など任意の比率でも良い。

【0056】

上記したように、本実施形態において、読み出し部７０は、第２の動作であるグローバルシャッタモード時には、第１の画素アレイ２３０のアスペクト比に対応するアスペクト比の画像を出力可能である。より具体的には、読み出し部７０は、第２の動作であるグローバルシャッタモード時には、第１の画素アレイ２３０において形成可能な任意のアスペクト比の画像を出力可能である。
また、読み出し部７０は、第１の動作であるローリングシャッタモード時には、第１の画素アレイ２３０と第２の画素アレイ２５０（－１,－２）により形成される合成画素アレイにおいて形成可能な任意のアスペクト比の画像を出力可能である。

【0057】

なお、ローリングシャッタモード時には、第１の画素アレイ２３０を電子式手ぶれ補正用の領域として利用し、１６：９のアスペクト比の画像を出力するようにしてもよい。

【0058】

また、第１の画素アレイ２３０と第２の画素アレイ２５０－１，２５０－２の同一列の光電変換読み出し部２１１は、共通の第１の垂直信号線ＬＳＧＮ１１に接続されている。

【0059】

固体撮像装置１０が、後述するように、第１の基板（上基板）と第２の基板（下基板）の積層構造を有する場合、第１の基板に第１の画素アレイ２３０と第２の画素アレイ２５０－１，２５０－２が形成され、第２の基板に保持部アレイ２４０が第１の画素アレイ２３０と対向するように形成される。

【0060】

画素部２０は、読み出し部７０の制御の下、第１の動作であるローリングシャッタモード時には、第１の画素アレイ２３０および第２の画素アレイ２５０－１，２５０－２をアクティブにして順次画素がアクセスされて画素信号の読み出しが行単位で行われる。

【0061】

また、画素部２０は、読み出し部７０の制御の下、第２の動作であるグローバルシャッタモード時には、第１の画素アレイ２３０および第２の画素アレイ２５０－１，２５０－２の光電変換読み出し部２１１，２２１における選択トランジスタＳＥＬ１－Ｔｒ．ＳＥＬ２－Ｔｒを非選択状態とした状態（信号ＳＥＬがローレベル）で、第１の画素アレイ２３０および保持部アレイ２４０をアクティブにして画素信号の読み出しが行われる。

【0062】

画素部２０において、たとえば転送トランジスタＴＧ－Ｔｒ、リセットトランジスタＲＳＴ－Ｔｒ、および選択トランジスタＳＥＬ－Ｔｒの各ゲートが行単位で接続されていることから、１行分の各画素について同時並列的に行われる。

【0063】

画素部２０には、画素が（Ｎ＋２Ｐ）行×Ｍ列配置されているので、各制御線ＬＳＥＬ、ＬＲＳＴ、ＬＴＧはそれぞれ（Ｎ＋２Ｐ）本、第１の垂直信号線ＬＳＧＮ１１および第２の垂直信号線ＬＳＧＮ１２はそれぞれＭ本ある。
図１においては、各行制御線を１本の行走査制御線として表している。同様に、各垂直信号線ＬＳＧＮ１１，ＬＳＧＮ１２を１本の垂直信号線として表している。

【0064】

垂直走査回路３０は、タイミング制御回路６０の制御に応じてシャッタ行および読み出し行において行走査制御線を通して第１の画素２１の光電変換読み出し部２１１および信号保持部２１２、並びに第２の画素２２の光電変換読み出し部２２１の駆動を行う。
また、垂直走査回路３０は、アドレス信号に従い、信号の読み出しを行うリード行と、フォトダイオードＰＤに蓄積された電荷をリセットするシャッタ行の行アドレスの行選択信号を出力する。

【0065】

カラム読み出し回路４０は、画素部２０の各列出力に対応して配置された複数の列信号処理回路（図示せず）を含み、複数の列信号処理回路で列並列処理が可能に構成されてもよい。

【0066】

本第１の実施形態に係るカラム読み出し回路４０は、相関二重サンプリング（ＣＤＳ：Correlated Double Sampling）回路やＡＤＣ（アナログデジタルコンバータ；ＡＤ変換器）、アンプ（ＡＭＰ，増幅器）、サンプルホールド（Ｓ／Ｈ）回路等を含んで構成可能である。

【0067】

このように、カラム読み出し回路４０は、たとえば図４（Ａ）に示すように、画素部２０の各列出力の読み出し信号ＶＳＬをデジタル信号に変換するＡＤＣ４１を含んで構成されてもよい。
あるいは、カラム読み出し回路４０は、たとえば図４（Ｂ）に示すように、画素部２０の各列出力の読み出し信号を増幅するアンプ（ＡＭＰ）４２が配置されてもよい。
また、カラム読み出し回路４０は、たとえば図４（Ｃ）に示すように、画素部２０の各列出力の読み出し信号ＶＳＬをサンプル、ホールドするサンプルホールド（Ｓ／Ｈ）回路４３が配置されてもよい。

【0068】

本第１の実施形態において、カラム読み出し回路４０は、たとえば各列の列信号処理回路に、第１の垂直信号線ＬＳＧＮ１１を伝送された信号と第２の垂直信号線ＬＳＧＮ１２を伝送された信号を動作モードに応じて選択的に入力させる回路が配置されている。

【0069】

水平走査回路５０は、読み出し回路４０のＡＤＣ等の複数の列信号処理回路で処理された信号を走査して水平方向に転送し、図示しない信号処理回路に出力する。

【0070】

タイミング制御回路６０は、画素部２０、垂直走査回路３０、読み出し回路４０、水平走査回路５０等の信号処理に必要なタイミング信号を生成する。

【0071】

読み出し部７０は、第１の動作であるローリングシャッタモード時に、第１の画素アレイ２３０および第２の画素アレイ２５０－１，２５０－２をアクティブにして順次画素をアクセスさせて画素信号の読み出しを行単位で行う。

【0072】

読み出し部７０は、第２の動作であるグローバルシャッタモード時に、第１の画素アレイ２３０および第２の画素アレイ２５０－１，２５０－２の光電変換読み出し部２２１における選択トランジスタＳＥＬ１－Ｔｒ．ＳＥＬ２－Ｔｒを非選択状態とした状態（信号ＳＥＬがローレベル）で、第１の画素アレイ２３０および保持部アレイ２４０をアクティブにして画素信号の読み出しを行う。

【0073】

（固体撮像装置１０の積層構造）
次に、本第１の実施形態に係る固体撮像装置１０の積層構造について説明する。

【0074】

図５は、本第１の実施形態に係る固体撮像装置１０の積層構造について説明するための図である。

【0075】

本第１の実施形態に係る固体撮像装置１０は、第１の基板（上基板）１１０と第２の基板（下基板）１２０の積層構造を有する。
固体撮像装置１０は、たとえばウェハレベルで貼り合わせた後、ダイシングで切り出した積層構造の撮像装置として形成される。
本例では、第２の基板１２０上に第１の基板１１０が積層された構造を有する。

【0076】

第１の基板１１０には、その中央部を中心として画素部２０の各第１の画素２１の光電変換読み出し部２１１が配列された第１の画素アレイ２３０が形成され、第１の画素アレイ２３０の第１の垂直信号線ＬＳＧＮ１１の配線方向の両側（上側および下側）に第２の画素アレイ２５０－１，２５０－２が形成されている。
また、第１の基板１１０には、第１の垂直信号線ＬＳＧＮ１１が形成されている。

【0077】

このように、本第１の実施形態においては、第１の基板１１０には、第１の画素２１の光電変換読み出し部２１１および第２の画素２２の光電変換読み出し部２２１が行列状に形成されている。

【0078】

第２の基板１２０には、その中央部を中心として第１の画素アレイ２３０の各光電変換読み出し部２１１の出力ノードＮＤ２１と接続される各第１の画素２１の信号保持部２１２がマトリクス状に配列された保持部アレイ２４０（領域１２１）および第２の垂直信号線ＬＳＧＮ１２が形成されている。
そして、保持部アレイ２４０の周囲、図５の例では、図中の上側および下側にカラム読み出し回路４０用の領域１２２，１２３が形成されている。なお、カラム読み出し回路４０は、保持部アレイ２４０の領域１２１の上側および下側のいずれかに配置されるように構成してもよい。
また、保持部アレイ２４０の側部側に垂直走査回路３０用の領域１２４や、デジタル系や出力系の領域１２５が形成されている。
また、第２の基板１２０には、垂直走査回路３０、水平走査回路５０、およびタイミング制御回路６０も形成されてもよい。

【0079】

このような積層構造において、第１の基板１１０の第１の画素アレイ２３０の各光電変換読み出し部２１１の出力ノードＮＤ２１と第２の基板１２０の各第１の画素２１の信号保持部２１２の入力ノードＮＤ２２とが、たとえば図２に示すように、それぞれビア（Ｄｉｅ－ｔｏ－Ｄｉｅ Ｖｉａ）やマイクロバンプ等を用いて電気的な接続が行われている。
また、第１の基板１１０の第１の垂直信号線ＬＳＧＮ１１と第２の基板１２０のカラム読み出し回路４０の入力部とが、たとえば図２に示すように、それぞれビア（Ｄｉｅ－ｔｏ－Ｄｉｅ Ｖｉａ）やマイクロバンプ等を用いて電気的な接続が行われている。

【0080】

（固体撮像装置１０の読み出し動作）
以上、固体撮像装置１０の各部の特徴的な構成および機能について説明した。
次に、本第１の実施形態に係る固体撮像装置１０のグローバルシャッタモード時およびローリングシャッタモード時の読み出し動作等について詳述する。

【0081】

（グローバルシャッタモード時の読み出し動作）
まず、グローバルシャッタモード時の読み出し動作について説明する。
図６（Ａ）～図６（Ｈ）は、本第１の実施形態に係る固体撮像装置のグローバルシャッタモード時の読み出し動作を説明するためのタイミングチャートである。

【0082】

図６（Ａ）はグローバルシャッタモード時の読み出し動作過程を示している。図６（Ｂ）は第１の画素２１の光電変換読み出し部２１１および第２の画素２２の光電変換読み出し部２２１の選択トランジスタＳＥＬ１－Ｔｒ、ＳＥＬ２－Ｔｒの制御信号ＳＥＬを示している。図６（Ｃ）は第１の画素２１の光電変換読み出し部２１１および第２の画素２２の光電変換読み出し部２２１のリセットトランジスタＲＳＴ１－Ｔｒ、ＲＳＴ２－Ｔｒの制御信号ＲＳＴを示している。図６（Ｄ）は第１の画素２１の光電変換読み出し部２１１および第２の画素２２の光電変換読み出し部２２１の転送トランジスタＴＧ１－Ｔｒ、ＴＧ２－Ｔｒの制御信号ＴＧを示している。
図６（Ｅ）は第１の画素２１の信号保持部２１２のスイッチ素子ＳＷ２１の制御信号ｓｗ１を示している。図６（Ｆ）は第１の画素２１の信号保持部２１２のスイッチ素子ＳＷ２２の制御信号ＳＨＲＴを示している。図６（Ｇ）は第１の画素２１の信号保持部２１２の選択トランジスタＳＥＬ３－Ｔｒの制御信号ＳＥＬ３を示している。図６（Ｈ）は第１の画素２１の信号保持部２１２に配置された定電流源Ｉｂｉａｓ３の駆動状態（オン、オフ状態）を示している。

【0083】

グローバルシャッタモード時には、図６（Ｂ）に示すように、第１の画素２１の光電変換読み出し部２１１および第２の画素２２の光電変換読み出し部２２１の選択トランジスタＳＥＬ１－Ｔｒ、ＳＥＬ２－Ｔｒの制御信号ＳＥＬがグローバルシャッタモードの全期間中ローレベル（Ｌ）に設定される。
これにより、グローバルシャッタモードの全期間中第１の画素アレイ２３０と第２の画素アレイ２５０－１，２５０－２から第１の垂直信号線ＬＳＧＮ１１への電圧信号の出力が抑止（停止）される。
したがって、第２の画素アレイ２５０－１，２５０－２は非アクティブ状態に制御される。
また、第１の画素アレイ２３０は、アクティブ状態であり、出力ノードＮＤ２１からの電圧信号の信号保持部２１２への出力可能状態となっている。
すなわち、グローバルシャッタモード時には、第１の画素アレイ２３０および第２の画素アレイ２５０－１，２５０－２のうち、第１の画素アレイ２３０のみがアクティブ状態にあることから、たとえば１６：９のアスペクト比の画像が出力可能状態となっている。

【0084】

図６（Ｂ）～図６（Ｈ）において、時刻ｔ１～ｔ２は、第１の画素アレイ２３０のすべての光電変換読み出し部２１１におけるフォトダイオードＰＤ２１およびフローティングディフュージョンＦＤ２１のリセット期間である。

【0085】

なお、このリセット期間においては、保持部アレイ２４０のすべての信号保持部２１２の駆動を制御する、スイッチ素子ＳＷ２１の制御信号ｓｗ１、スイッチ素子ＳＷ２２を制御する制御信号ＳＨＲＴ、選択トランジスタＳＥＬ３－Ｔｒを制御する制御信号ＳＥＬ３はＬレベルに設定され、スイッチ素子ＳＷ２１、スイッチ素子ＳＷ２２、選択トランジスタＳＥＬ３－Ｔｒが非導通状態に制御され、定電流源Ｉｂｉａｓ３はオフ状態に制御されている。

【0086】

このような状態で、リセット期間において、リセットトランジスタＲＳＴ１－Ｔｒが、制御信号ＲＳＴがＨレベルの期間に選択されて導通状態となる。
そして、制御信号ＲＳＴがＨレベル期間中に、転送トランジスタＴＧ１－Ｔｒが、制御信号ＴＧがＨレベルの期間に選択されて導通状態となり、フォトダイオードＰＤ２１で光電変換され蓄積された電荷（電子）の蓄積ノードがフローティングディフュージョンＦＤ２１と導通状態となり、フォトダイオードＰＤ２１およびフローティングディフュージョンＦＤ２１が電源線Ｖｄｄの電位にリセットされる。

【0087】

フォトダイオードＰＤ２１のリセット後、転送トランジスタＴＧ１－Ｔｒの制御信号ＴＧがＬレベルに切り替えられ、転送トランジスタＴＧ１－Ｔｒが非導通状態となり、フォトダイオードＰＤ２１では光電変換された電荷の蓄積が開始される。
このとき、リセットトランジスタＲＳＴ１－Ｔｒの制御信号ＲＳＴはＨレベルに保持されており、フローティングディフュージョンＦＤ２１が電源線Ｖｄｄの電位にリセットされたままの状態に保持される。
そして、リセット期間の終了のため、リセットトランジスタＲＳＴ１－Ｔｒの制御信号ＲＳＴはＬレベルに切り替えられ、リセットトランジスタＲＳＴ１－Ｔｒは非導通状態となる。

【0088】

次に、時刻ｔ２～ｔ３においては、リセット状態時の画素信号を読み出し、および信号保持部２１２の信号保持キャパシタＣ２２への読み出しリセット信号ＶＲＳＴの保持期間である。

【0089】

各光電変換読み出し部２１１では、ソースフォロワトランジスタＳＦ１－Ｔｒにより、フローティングディフュージョンＦＤ２１の電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出しリセット信号ＶＲＳＴとして出力ノードＮＤ２１から出力される。

【0090】

光電変換読み出し部２１１において、リセットトランジスタＲＳＴ１－Ｔｒの制御信号ＲＳＴがＬレベルに切り替えられるタイミングに並行して、保持部アレイ２４０のすべての信号保持部２１２では、次の制御が行われる。
信号保持部２１２において、制御信号ｓｗ１がＨレベルに切り替えられてスイッチ素子ＳＷ２１が導通状態となり、制御信号ＳＨＲＴがＨレベルに切り替えられてスイッチ素子ＳＷ２２が導通状態となり、定電流源Ｉｂｉａｓ３がオン状態となるように制御される。

【0091】

これにより、時刻ｔ２において、各光電変換読み出し部２１１の出力ノードＮＤ２１から出力される読み出しリセット信号ＶＲＳＴは、第３の信号線ＬＳＧＮ１３を通して対応する信号保持部２１２に伝送され、スイッチ素子ＳＷ２１およびスイッチＳＷ２２を通して信号保持キャパシタＣ２２に保持される。

【0092】

次いで、制御信号ｓｗ１がＨレベルでスイッチ素子ＳＷ２１が導通状態に保持され、定電流源Ｉｂｉａｓ３がオン状態に保持された状態で、制御信号ＳＨＲＴがＬレベルに切り替えられ、スイッチ素子ＳＷ２２が非導通状態となる。

【0093】

ここで、時刻ｔ３を含む所定期間が転送期間となる。
転送期間には、各光電変換読み出し部２１１において、転送トランジスタＴＧ１－Ｔｒが、制御信号ＴＧがＨレベルの期間に選択されて導通状態となり、フォトダイオードＰＤ２１で光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤ２１に転送される。
転送期間が終了すると、転送トランジスタＴＧ１－Ｔｒの制御信号ＴＧがＬレベルに切り替えられ、転送トランジスタＴＧ１－Ｔｒが非導通状態となる。

【0094】

この状態で時刻ｔ４に、各光電変換読み出し部２１１では、ソースフォロワトランジスタＳＦ１－Ｔｒにより、フローティングディフュージョンＦＤ１１の電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＩＧとして出力ノードＮＤ２１から出力される。

【0095】

そして、時刻ｔ４において、各光電変換読み出し部２１１の出力ノードＮＤ２１から出力される読み出し信号ＶＳＩＧは、第３の信号線ＬＳＧＮ１３を通して対応する信号保持部２１２に伝送され、スイッチ素子ＳＷ２１を通して信号保持キャパシタＣ２１に保持される。

【0096】

信号保持キャパシタＣ２１に読み出し信号ＶＳＩＧを保持した後、制御信号ｓｗ１がＬレベルに切り替えられて、スイッチ素子ＳＷ２１が非導通状態となり、その後、定電流源Ｉｂｉａｓ３がオフ状態に切り替えられる。

【0097】

この状態で保持した信号を読み出すため、保持部アレイ２４０の中のある一行を選択するために、その選択された行の各選択トランジスタＳＥＬ３－Ｔｒの制御信号ＳＥＬ３がＨレベルに設定されて、その選択トランジスタＳＥＬ３－Ｔｒが導通状態となる。
そして、時刻ｔ５において、信号保持キャパシタＣ２２に保持された読み出しリセット信号ＶＲＳＴの読み出しが行われる。
このとき、各信号保持部２１２においては、ゲートがノードＮＤ２４に接続されたソースフォロワトランジスタＳＦ３－Ｔｒにより、ノードＮＤ２４に接続された信号保持キャパシタＣ２２の保持電圧に応じて、列出力の読み出しリセット信号ＶＲＳＴとして第２の垂直信号線ＬＳＧＮ１２に出力され、カラム読み出し回路４０に供給されて、たとえば保持される。

【0098】

次に、制御信号ＳＨＲＴが時刻ｔ６を含む所定期間、Ｈレベルに保持され、スイッチ素子ＳＷ２２が導通状態に保持される。
そして、時刻ｔ６において、信号保持キャパシタＣ２１に保持された読み出し信号ＶＳＩＧおよび信号保持キャパシタＣ２２に保持された読み出しリセット信号ＶＲＳＴの合成信号の読み出しが行われる。
合成信号ＣＭＳは、次式で表すことができる。

【0099】

［数１］
ＣMＳ
＝｛（Ｃ１／（Ｃ１＋Ｃ２））・ＶＳＩＧ＋（Ｃ２／（Ｃ１＋Ｃ２））・ＶＲＳＴ｝
ここで、Ｃ１は信号保持キャパシタＣ２１の容量を、Ｃ２は信号保持キャパシタＣ２２の容量を表している。

【0100】

このとき、各信号保持部２１２においては、ゲートがノードＮＤ２３およびノードＮＤ２４に接続されたソースフォロワトランジスタＳＦ３－Ｔｒにより、ノードＮＤ２３に接続された信号保持キャパシタＣ２１およびノードＮＤ２４に接続された信号保持キャパシタＣ２２の保持電圧に応じて、列出力の読み出し合成信号ＣＭＳとして第２の垂直信号線ＬＳＧＮ１２に出力され、カラム読み出し回路４０に供給されて、たとえば保持される。

【0101】

そして、たとえば読み出し部７０の一部を構成する読み出し回路４０において、時刻ｔ５に読み出された読み出しリセット信号ＶＲＳＴと時刻ｔ６に読み出された合成信号ＣＭＳとの差分（ＶＲＳＴ－ＣＭＳ）がとられてＣＤＳ処理が行われる。

【0102】

［数２］
ＶＲＳＴ－ＣＭＳ＝ＶＲＳＴ－
｛（Ｃ１／（Ｃ１＋Ｃ２））・ＶＳＩＧ＋（Ｃ２／（Ｃ１＋Ｃ２））・ＶＲＳＴ｝
＝（Ｃ１／（Ｃ１＋Ｃ２））・（ＶＲＳＴ－ＶＳＩＧ）

【0103】

（ローリングシャッタモード時の読み出し動作）
次に、ローリングシャッタモード時の読み出し動作について説明する。
図７（Ａ）～図７（Ｄ）は、本第１の実施形態に係る固体撮像装置のローリングシャッタモード時の読み出し動作を説明するためのタイミングチャートである。

【0104】

図７（Ａ）は第１の画素２１の光電変換読み出し部２１１および第２の画素２２の光電変換読み出し部２２１の選択トランジスタＳＥＬ１－Ｔｒ、ＳＥＬ２－Ｔｒの制御信号ＳＥＬを示している。図７（Ｂ）は第１の画素２１の光電変換読み出し部２１１および第２の画素２２の光電変換読み出し部２２１のリセットトランジスタＲＳＴ１－Ｔｒ、ＲＳＴ２－Ｔｒの制御信号ＲＳＴを示している。図７（Ｃ）は第１の画素２１の光電変換読み出し部２１１および第２の画素２２の光電変換読み出し部２２１の転送トランジスタＴＧ１－Ｔｒ、ＴＧ２－Ｔｒの制御信号ＴＧを示している。
図７（Ｄ）は第１の画素２１の信号保持部２１２のスイッチ素子ＳＷ２１の制御信号ｓｗ１、スイッチ素子ＳＷ２２の制御信号ＳＨＲＴ、選択トランジスタＳＥＬ３－Ｔｒの制御信号ＳＥＬ３を示している。

【0105】

なお、このローリングシャッタモード期間においては、保持部アレイ２４０のすべての信号保持部２１２の駆動を制御する、スイッチ素子ＳＷ２１の制御信号ｓｗ１、スイッチ素子ＳＷ２２を制御する制御信号ＳＨＲＴ、選択トランジスタＳＥＬ３－Ｔｒを制御する制御信号ＳＥＬ３はＬレベルに設定され、スイッチ素子ＳＷ２１、スイッチ素子ＳＷ２２、選択トランジスタＳＥＬ３－Ｔｒが非導通状態に制御されている。

【0106】

すなわち、ローリングシャッタモード期間においては、第２の基板１２０に形成された保持部アレイ２４０の全ての信号保持部２１２はアクセスされない。
ローリングシャッタモード期間においては、第１の基板１１０に形成されただ第１の画素アレイ２３０および第２の画素アレイ２５０－１，２５０－２が行単位で順次にアクセスされる。
すなわち、ローリングシャッタモード時には、第１の画素アレイ２３０および第２の画素アレイ２５０－１，２５０－２がアクティブ状態にあることから、たとえば１６：９あるいは１６：９とは異なる１：１や４：３等のアスペクト比の画像が出力可能状態となっている。

【0107】

ローリングシャッタモード期間においては、図７（Ａ）に示すように、第１の画素アレイ２３０または第２の画素アレイ２５０－１，２５０－２の中のある一行を選択するために、その選択された行の第１の画素アレイ２３０の各光電変換読み出し部２１１または第２の画素アレイ２５０－１，２５０－２の光電変換読み出し部２２１を制御(駆動)する制御信号ＳＥＬがＨレベルに設定されて画素の選択トランジスタＳＥＬ２－Ｔｒ（またはＳＥＬ１－Ｔｒ）が導通状態となる。

【0108】

この選択状態において、リセット期間ＰＲにリセットトランジスタＲＳＴ２－Ｔｒ(またはＲＳＴ１－Ｔｒ)が、制御線ＲＳＴがＨレベルの期間に選択されて導通状態となり、フローティングディフュージョンＦＤ２２（またはＦＤ２１）が電源線Ｖｄｄの電位にリセットされる。
このリセット期間ＰＲが経過した後（リセットトランジスタＲＳＴ２－ＴｒまたはＲＳＴ１－Ｔｒが非導通状態）、転送期間ＰＴが開始されるまでの時刻ｔ１１を含む期間が、リセット状態時の画素信号を読み出す第１読み出し期間となる。

【0109】

時刻ｔ１１において、選択された行のソースフォロワトランジスタＳＦ２－Ｔｒ（またはＳＦ１－Ｔｒ）により、フローティングディフュージョンＦＤ２２（またはＦＤ２１）の電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出しリセット信号ＶＲＳＴとして第１の垂直信号線ＬＳＧＮ１１に直ちに出力され、カラム読み出し回路４０に供給されて、たとえば保持される。

【0110】

ここで、第１読み出し期間が終了し、転送期間ＰＴとなる。
転送期間ＰＴに転送トランジスタＴＧ２－Ｔｒ（またはＴＧ１－Ｔｒ）が、制御信号ＴＧがハイレベル（Ｈ）の期間に選択されて導通状態となり、フォトダイオードＰＤ２２(またはＰＤ２１)で光電変換され蓄積された電荷（電子）がフローティングディフュージョンＦＤ２２（またはＦＤ２１）に転送される。
この転送期間ＰＴが経過した後（転送トランジスタＴＧ２－ＴｒまたはＴＧ１－Ｔｒが非導通状態）、フォトダイオードＰＤ２２（またはＰＤ２１）が光電変換して蓄積した電荷に応じた画素信号を読み出す時刻ｔ１２を含む第２読み出し期間となる。

【0111】

第２読み出し期間が開始された時刻ｔ１２において、選択された行のソースフォロワトランジスタＳＦ２－Ｔｒ（またはＳＦ１－Ｔｒ）により、フローティングディフュージョンＦＤ２２（またはＦＤ２１）の電荷が電荷量（電位）に応じた利得をもって電圧信号に変換され、列出力の読み出し信号ＶＳＩＧとして第１の垂直信号線ＬＳＧＮ１１に直ちに出力され、カラム読み出し回路４０に供給されて、たとえば保持される。

【0112】

そして、たとえば読み出し部７０の一部を構成する読み出し回路４０において、読み出しリセット信号ＶＲＳＴと読み出し信号ＶＳＩＧとの差分｛ＶＲＳＴ－ＶＳＩＧ｝がとられてＣＤＳ処理が行われる。

【0113】

上述したように、ローリングシャッタモード期間においては、第１の基板１１０に形成された第１の画素アレイ２３０および第２の画素アレイ２５０－１，２５０－２が行単位で順次にアクセスされ、上記した読み出し動作が順次に行われる。

【0114】

以上説明したように、本第１の実施形態によれば、固体撮像装置１０は、画素部２０において、画素として光電変換読み出し部および信号保持部を含む第１の画素２１と、光電変換読み出し部を含む第２の画素２２が混在されて、第１の動作であるローリングシャッタと第２の動作であるグローバルシャッタの両動作機能を併せ持つ、たとえば積層型のＣＭＯＳイメージセンサとして構成されている。
本第１の実施形態に係る固体撮像装置１０において、画素部２０は、複数の第１の画素２１の光電変換読み出し部２１１が行列状に配置された第１の画素アレイ２３０と、複数の第１の画素２１の信号保持部２１２が行列状に配置された保持部アレイ２４０と、複数の第２の画素の光電変換読み出し部２２１が行列状に配置された第２の画素アレイ２５０－１，２５０－２と、を含んで構成されている。
そして、第１の動作であるローリングシャッタモード時に、第１の画素２１および第２の画素２２の光電変換読み出し部２１１，２２１の読み出し信号が第１の垂直信号線ＬＳＧＮ１１にバイパス経路をたどることなく直ちに出力される。また、第２の動作であるグローバルシャッタモード時に、第１の画素の信号保持部２１２の保持信号が第２の垂直信号線ＬＳＧＮ１２に出力される。

【0115】

したがって、本第１の実施形態の固体撮像装置１０によれば、構成の複雑化を防止しつつ、レイアウト上の面積効率の低下を防止することができる。

【0116】

また、本第１の実施形態の固体撮像装置１０によれば、動作モードに応じて所望のアスペクト比の画像信号を得ることができる。

【0117】

また、本第１の実施形態に係る固体撮像装置１０は、第１の基板（上基板）１１０と第２の基板（下基板）１２０の積層構造を有する。
第１の基板１１０には、その中央部を中心として画素部２０の各第１の画素２１の光電変換読み出し部２１１が配列された第１の画素アレイ２３０が形成され、第１の画素アレイ２３０の第１の垂直信号線ＬＳＧＮ１１の配線方向の両側（上側および下側）に第２の画素アレイ２５０－１，２５０－２が形成されている。
また、第１の基板１１０には、第１の垂直信号線ＬＳＧＮ１１が形成されている。
第２の基板１２０には、その中央部を中心として第１の画素アレイ２３０の各光電変換読み出し部２１１の出力ノードＮＤ２１と接続される各第１の画素２１の信号保持部２１２がマトリクス状に配列された保持部アレイ２４０（領域１２１）および第２の垂直信号線ＬＳＧＮ１２が形成されている。
そして、保持部アレイ２４０の周囲にカラム読み出し回路４０用の領域１２２，１２３等が形成されている。

【0118】

したがって、本第１の実施形態において、第１の基板１１０側を、基本的に、ＮＭＯＳ系の素子だけで形成すること、および、第１の画素アレイと第２の画素アレイの画素により有効画素領域を最大限に拡大することにより、コストあたりの価値を最大限に高めることができる。

【0119】

（第２の実施形態）
図８は、本発明の第２の実施形態に係る固体撮像装置の積層構造について説明するための図である。

【0120】

本第２の実施形態の積層構造が、第１の実施形態の積層構造と異なる点は、次の通りである。
本第２の実施形態の積層構造では、第２の基板１２０Ａに備える垂直走査回路（Row Decoder）３０の領域１２４およびカラム読み出し回路系(Column Signal Chain)用の領域１２２，１２３が画素ピッチより小さいピッチで配置されている。
また、第２の基板１２０Ａの周縁部にルーティング領域１２６～１２８を確保することで第１の基板１１０Ａの画素ピッチに配線ピッチを合わせている。

【0121】

さらに、本第２の実施形態の積層構造では、第１の基板１１０Ａに、ローリングシャッタ用の第２の画素アレイ２５０－３，２５０－４が、第１の画素アレイ２３０および第２の画素アレイ２５０－１，２５０－２の両側部に形成されている。
これにより、ローリングシャッタモード動作時とグローバルシャッタモード動作時に、同じまたは任意のアスペクト比の画像信号を出力することが可能となる。

【0122】

（第３の実施形態）
図９は、本発明の第３の実施形態に係る固体撮像装置の積層構造について説明するための図である。
図１０（Ａ）および図１０（Ｂ）は、本発明の第３の実施形態に係る固体撮像装置の積層構造において垂直走査回路の構成部品の配置例を示す図である。

【0123】

本第３の実施形態の積層構造が、第１の実施形態の積層構造と異なる点は、次の通りである。
本第３の実施形態の積層構造では、第２の基板１２０Ｂに備える垂直走査回路（Row Decoder）の領域１２４の一部が第１の基板１１０Ｂに領域１１１として形成され、構成部品の一部が第１の基板１１０Ｂの領域１１１に配置されている。

【0124】

図１０（Ａ）の例では、第１の基板１１０Ｂの領域１１１に、垂直走査回路（Row Decoder）３０の電源安定化キャパシタＣ３０が配置されている。
これにより、基本的に画素系のみが形成される第１の基板１１０Ｂの空き領域の有効利用を図ることができ、安定化キャパシタＣ３０を内蔵することにより、外付け部品点数を削減することができる。

【0125】

図１０（Ｂ）の例では、垂直走査回路（Row Decoder）３０のドライバを構成するＣＭＯＳのｐチャネルＭＯＳ（ＰＭＯＳ）トランジスタＰＴとｎチャネルＭＯＳ（ＮＭＯＳ）トランジスタＮＴのうち、ＰＭＯＳトランジスタＰＴが第２の基板１２０Ｂに配置され、ＮＭＯＳトランジスタＮＴが第１の基板１１０Ｂに配置されている。
これにより、基本的に、ＮＭＯＳ系の素子で形成される第１の基板１１０ＢにＮＭＯＳトランジスタＮＴを形成することから、設計や製造が容易となり、第１の基板１１０Ｂの空き領域の有効利用を図ることができる。

【0126】

（第４の実施形態）
図１１は、本発明の第４の実施形態に係る電荷再生システムの構成例を示す図である。

【0127】

本第４の実施形態の固体撮像装置１０は、第１～第３の実施形態の構成に加えて、電荷再生（電荷リサイクル）システム８０が設けられている。

【0128】

電荷再利用部としての本電荷再生システム８０は、外部キャパシタＣｅｘｔ、信号保持部２１２Ｃ、オーバチャージレギュレート回路８１０、およびレギュレータ８２０，８３０を含んで構成されている。
なお、オーバチャージレギュレート回路８１０、およびレギュレータ８２０，８３０により電源回路部が構成される。

【0129】

なお、図１１の信号保持部２１２Ｃは、定電流源Ｉｂｉａｓ３の代わりに第３のスイッチ素子ＳＷ２３が配置され、選択トランジスタがスイッチ素子ＳＷ２５として設けられているが、外部接続スイッチ素子としてのスイッチ素子ＳＷ２４を除いて、機能的には、図２の信号保持部２１２と同様である。

【0130】

本電荷再生システム８０は、外部の大きな容量の外部キャパシタＣｅｘｔに全第１の画素２１の信号保持部２１２Ｃの第１の信号保持キャパシタ（サンプリング容量）ＣＳ２１および第２の信号保持キャパシタ（サンプリング容量）ＣＳ２２に溜まった電荷を転送し、自チップのデジタル回路の電源として再利用する。
これにより、チップの消費電力を低減することができる。

【0131】

外部接続スイッチ素子としてのスイッチ素子ＳＷ２４は、信号保持部２１２Ｃの第１の保持ノードであるノードＮＤ２３と入出力端子ＴＩ／Ｏと接続されたノードＮＤ８０との間に接続され、制御信号ｓｗ４により導通状態が制御される。

【0132】

外部キャパシタＣｅｘｔは、容量が１０μＦ程度に設定される。
この外部キャパシタＣｅｘｔは、オンチップ化しても良い。たとえば第１の基板１１０Ｃに形成してもよい。これにより、第１の基板１１０Ｃの空き領域の有効利用を図ることができる。

【0133】

＜外部キャパシタＣｅｘｔの容量の算出例＞
ＣＳ＝１０ｆＦ、
Ｎ＝２Ｍ pixel、
Ｃｔｏｔ ＝ ２*ＣＳ*Ｎ ＝ ４０ｎＦ、
とすると、
次式を満たすようにＣｅｘｔを決定する（リプルを１/１００に抑えるため）。
Ｃｅｘｔ > １００*Ｃｔｏｔ

【0134】

オーバチャージレギュレート回路８１０は、電流クランプ回路８１１、ヒステリシス比較器８１２、ローパスフィルタ（ＬＰＦ）８１３を用いて、リプルを抑えて且つ低消費電力で電圧をレギュレートする。
別グランド（ＧＮＤＣＲ）に電荷を流して回路に影響を与えないディスチャージ経路を作り、電荷転送時の電源ノイズを抑える。

【0135】

＜ヒステリシス比較器８１２の参照電圧ＶＲＥＦの設定値＞
ヒステリシス比較器８１２の参照電圧ＶＲＥＦは信号保持キャパシタＣＳの電荷をほぼ全て転送できるように低い電圧に設定する（たとえば～０．５Ｖ）。
低すぎると大きな容量が必要となる。
高すぎるとリサイクル可能な電荷量が減少する。
よって、再利用するときの電圧を考慮し、０．５Ｖ程度が良い。

【0136】

レギュレータ８２０は、低電圧から高電圧にブーストするブースト回路８２１とＬＤＯレギュレータ８２２をオンチップ化して構成されている。
レギュレータ８３０は、低電圧から高電圧にブーストするブースト回路８３１とＬＤＯレギュレータ８３２をオンチップ化して構成されている。

【0137】

レギュレータ８２０，８３０は、ブースト回路８２１，８３１で０．５Ｖ -> １．２Ｖ (DVDD), もしくは１．８Ｖ（DVDDIO）に昇圧し、主にデジタル回路（垂直走査回路（Row Decoder）３０を含む）の電源電圧を生成する。
なお、レギュレータは何個でもよい。

【0138】

電荷再生システム８０においては、外部の大きな容量の外部キャパシタＣｅｘｔに全第１の画素２１の信号保持部２１２Ｃの信号保持キャパシタ（サンプリング容量）ＣＳ２１、ＣＳ２２に溜まった電荷を転送し、自チップのデジタル回路の電源として再利用する。
第１の画素２１の信号保持部２１２Ｃは、サンプリング回路は最終的にはきれいなグランド（GNDPIX）で残差電荷をリセットしてからいわゆるグローバルサンプリング動作を行う。

【0139】

図１２（Ａ）～図１２（Ｊ）は、本発明の第４の実施形態に係る電荷再生システムの動作を説明するための図である。

【0140】

図１２（Ａ）は第１の画素２１の光電変換読み出し部２１１のリセットトランジスタＲＳＴ１－Ｔｒの制御信号ＲＳＴを示している。図１２（Ｂ）は第１の画素２１の光電変換読み出し部２１１の転送トランジスタＴＧ１－Ｔｒの制御信号ＴＧを示している。
図１２（Ｃ）は第１の画素２１の信号保持部２１２Ｃの第１のスイッチ素子ＳＷ２１の制御信号ｓｗ１を示している。図１２（Ｄ）は第１の画素２１の信号保持部２１２Ｃの第２のスイッチ素子ＳＷ２２の制御信号ｓｗ２（ＳＨＲＴ）を示している。図１２（Ｅ）は第１の画素２１の信号保持部２１２Ｃの第３のスイッチ素子ＳＷ２３の制御信号ｓｗ３を示している。図１２（Ｆ）は第１の画素２１の信号保持部２１２Ｃの外部接続スイッチ素子としてのスイッチ素子ＳＷ２４の制御信号ｓｗ４を示している。図１２（Ｇ）は第１の画素２１の信号保持部２１２Ｃのスイッチ素子ＳＷ２５の制御信号ｓｗ５（ＳＥＬ３）を示している。
図１２（Ｈ）は第１の画素２１の光電変換読み出し部２１１のフローティングディフュージョンＦＤ２１の電位Ｖｆｄを示している。図１２（Ｉ）は第１の画素２１の信号保持部２１２ＣのノードＮＤ２３の電位Ｖｘを示している。図１２（Ｊ）は電荷再生システム８０のノードＮＤ８０の電位Ｖｙを示している。

【0141】

図１２（Ａ）～図１２（Ｊ）において、ｔ２１はグローバルサンプリング期間の開始時刻を示している。
時刻ｔ２１において、制御信号ＲＳＴがＨレベルに設定されてリセットトランジスタＲＳＴ１－Ｔｒが導通状態となる。これにより、フローティングディフュージョンＦＤ２１が電源線Ｖｄｄの電位にリセットされる。
また、制御信号ｓｗ２がＨレベルに設定されてスイッチ素子ＳＷ２２が導通状態（オン状態）になり、第１の信号保持キャパシタＣＳ２１と第２の信号保持キャパシタＣＳ２２が短絡（接続）される。これと並行して、制御信号ｓｗ３がＨレベルに設定されてスイッチ素子ＳＷ２３が導通状態（オン状態）になる。これにより、第１の信号保持キャパシタＣＳ２１と第２の信号保持キャパシタＣＳ２２がグランドＧＮＤＰＩＸに接続されて、残差電荷が除去される。

【0142】

図１２（Ａ）～図１２（Ｊ）において、ｔ２２はリセット電圧ＶＲＳＴのサンプリング開始時刻を示している。
時刻ｔ２２において、制御信号ｓｗ１がＨレベルに設定されてスイッチ素子ＳＷ２１が導通状態（オン状態）になり、第１の画素２１の第１の基板１１０Ｃ側の光電変換読み出し部２１１の出力ノードＮＤ２１と、第２の基板１２０Ｃ側の信号保持部２１２Ｃのサンプルホールド部のノードＮＤ２３が接続される。
そして、第１の信号保持キャパシタＣＳ２１と第２の信号保持キャパシタＣＳ２２が、負荷容量と動的な第１の画素アンプ駆動電流源となり、ノードＮＤ２３の電位ＶｘがＶＲＳＴまで上昇する。
その後、制御信号ｓｗ２がＬレベルに設定されてスイッチ素子ＳＷ２２が非導通状態（オフ状態）となり、信号保持キャパシタＣＳ２２にリセット電圧ＶＲＳＴがサンプリングされる。

【0143】

図１２（Ａ）～図１２（Ｊ）において、ｔ２３は１回目の電荷リサイクル開始時刻を示している。
時刻ｔ２３において、制御信号ｓｗ４がＨレベルに設定されてスイッチ素子ＳＷ２４が導通状態（オン状態）になり、信号保持キャパシタＣＳ２１が外部キャパシタＣｅｘｔに接続され、電荷転送が行われる。
その結果、信号保持部２１２ＣのノードＮＤ２３の電位ＶｘがＶＲＥＦとなる。

【0144】

図１２（Ａ）～図１２（Ｊ）において、ｔ２４は信号電圧ＶＳＩＧのサンプリング準備期間を示している。
時刻ｔ２４において、制御信号ｓｗ３がＨレベルに設定されてスイッチ素子ＳＷ２３が導通状態（オン状態）になる。これにより、信号保持キャパシタＣＳ２１がグランドＧＮＤＰＩＸに接続されて、残差電荷が除去される。

【0145】

図１２（Ａ）～図１２（Ｊ）において、ｔ２５は光信号電荷転送期間を示している。
時刻ｔ２５において、制御信号ＴＧがＨレベルに設定されて転送トランジスタＴＧ１－Ｔｒが導通状態となり、フォトダイオードＰＤ２１で光電変換され蓄積された光電荷（電子）がフローティングディフュージョンＦＤ２１に転送される。
その結果、フローティングディフュージョンＦＤ２１の電圧Ｖｆｄが電荷量に比例して低下する。

【0146】

図１２（Ａ）～図１２（Ｊ）において、ｔ２６は光信号電圧ＶＳＩＧサンプリング期間の開始時刻を示している。
時刻ｔ２６において、制御信号ｓｗ１がＨレベルに設定されてスイッチ素子ＳＷ２１が導通状態（オン状態）になり、第１の画素２１の第１の基板１１０Ｃ側の光電変換読み出し部２１１の出力ノードＮＤ２１と、第２の基板１２０Ｃ側の信号保持部２１２Ｃのサンプルホールド部のノードＮＤ２３が再度接続される。
その結果、ノードＮＤ２３の電位ＶｘがＶＳＩＧまで上昇する。

【0147】

図１２（Ａ）～図１２（Ｊ）において、ｔ２７は読み出し期間開始時刻を示している。
時刻ｔ２７において、制御信号ｓｗ５はＨレベルに設定されてスイッチ素子ＳＷ２５が導通状態（オン状態）になり、信号保持部２１２Ｃの出力部と第２の垂直信号線ＬＳＧＮ１２が接続される。
その結果、信号保持キャパシタＣＳ２２にサンプリングされた電圧に比例した電圧が第２の垂直信号線ＬＳＧＮ１２に現れる。

【0148】

図１２（Ａ）～図１２（Ｊ）において、ｔ２８はサンプリングされた光信号読み出し開始時刻を示している。
時刻ｔ２８において、制御信号ｓｗ２がＨレベルに設定されてスイッチ素子ＳＷ２２が導通状態（オン状態）になり、第１の信号保持キャパシタＣＳ２１と第２の信号保持キャパシタＣＳ２２が短絡（接続）される。
その結果、前記したように信号保持キャパシタＣＳ２１とＣＳ２２における各々のサンプリング電圧と容量値（通常は両者は同じ値に設計する）に応じて、ノードＮＤ２３の電位Ｖｘが変化する。制御信号ｓｗ５はＨレベルであるため、ノードＮＤ２３の電位Ｖｘに比例した電圧が第２の垂直信号線ＬＳＧＮ１２に現れる。

【0149】

図１２（Ａ）～図１２（Ｊ）において、ｔ２９は２回目の電荷リサイクル開始時刻を示している。
時刻ｔ２９において、制御信号ｓｗ２がＨレベルの状態で、制御信号ｓｗ４がＨレベルに設定されてスイッチ素子ＳＷ２４が導通状態（オン状態）になり、信号保持キャパシタＣＳ２１とＣＳ２２が外部容量Ｃｅｘｔと接続される。
その結果、読み出し動作のために使用され、信号保持キャパシタＣＳ２１とＣＳ２２に蓄積されていた電荷が外部容量Ｃｅｘｔに転送され、再利用するための電荷となる。
また、ノードＮＤ２３の電位ＶｘはＶＲＥＦとなる。

【0150】

以上のように、本電荷再生システム８０は、外部の大きな容量の外部キャパシタＣｅｘｔに全第１の画素２１の信号保持部２１２Ｃの信号保持キャパシタ（サンプリング容量）ＣＳ２１、ＣＳ２２に溜まった電荷を転送し、自チップのデジタル回路の電源として再利用する。
これにより、チップの消費電力を低減することができる。

【0151】

以上説明した固体撮像装置１０は、デジタルカメラやビデオカメラ、携帯端末、あるいは監視用カメラ、医療用内視鏡用カメラなどの電子機器に、撮像デバイスとして適用することができる。

【0152】

図１３は、本発明の実施形態に係る固体撮像装置が適用されるカメラシステムを搭載した電子機器の構成の一例を示す図である。

【0153】

本電子機器３００は、図１３に示すように、本実施形態に係る固体撮像装置１０が適用可能なＣＭＯＳイメージセンサ３１０を有する。
さらに、電子機器３００は、このＣＭＯＳイメージセンサ３１０の画素領域に入射光を導く（被写体像を結像する）光学系（レンズ等）３２０を有する。
電子機器３００は、ＣＭＯＳイメージセンサ３１０の出力信号を処理する信号処理回路(ＰＲＣ)３３０を有する。

【0154】

信号処理回路３３０は、ＣＭＯＳイメージセンサ３１０の出力信号に対して所定の信号処理を施す。
信号処理回路３３０で処理された画像信号は、液晶ディスプレイ等からなるモニタに動画として映し出し、あるいはプリンタに出力することも可能であり、またメモリカード等の記録媒体に直接記録する等、種々の態様が可能である。

【0155】

上述したように、ＣＭＯＳイメージセンサ３１０として、前述した固体撮像装置１０を搭載することで、高性能、小型、低コストのカメラシステムを提供することが可能となる。
そして、カメラの設置の要件に実装サイズ、接続可能ケーブル本数、ケーブル長さ、設置高さなどの制約がある用途に使われる、たとえば、監視用カメラ、医療用内視鏡用カメラなどの電子機器を実現することができる。

【符号の説明】

【0156】

１０・・・固体撮像装置、２０・・・画素部、ＰＤ２１，ＰＤ２２・・・フォトダイオード、ＴＧ１－Ｔｒ、ＴＧ２－Ｔｒ・・・転送トランジスタ、ＲＳＴ１－Ｔｒ，ＲＳＴ２－Ｔｒ・・・リセットトランジスタ、ＳＦ１－Ｔｒ，ＳＦ２－Ｔｒ，ＳＦ３－Ｔｒ・・・ソースフォロワトランジスタ、ＳＥＬ１－Ｔｒ，ＳＥＬ２－Ｔｒ，ＳＥＬ３－Ｔｒ・・・選択トランジスタ、ＦＤ２１，ＦＤ２２・・・フローティングディフュージョン、２１・・・第１の画素、２１１・・・光電変換読み出し部、２１２・・・信号保持部、２２・・・第２の画素、２２１・・・光電変換読み出し部、３０・・・垂直走査回路、４０・・・読み出し回路（カラム読み出し回路）、５０・・・水平走査回路、６０・・・タイミング制御回路、７０・・・読み出し部、８０・・・電荷再生システム、Ｃｅｘｔ・・・外部キャパシタ、ＳＷ２４・・・スイッチ素子、８１０・・・オーバチャージレギュレート回路、８２０，８３０・・・レギュレータ、３００・・・電子機器、２１０・・・ＣＭＯＳイメージセンサ、３２０・・・光学系、３３０・・・信号処理回路（ＰＲＣ）。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】