特許 7084558 導通損失の少ない逆導通絶縁ゲートパワー半導体デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-06-06

(45)【発行日】2022-06-14

(54)【発明の名称】導通損失の少ない逆導通絶縁ゲートパワー半導体デバイス

(51)【国際特許分類】

   H01L 29/78 20060101AFI20220607BHJP

   H01L 29/739 20060101ALI20220607BHJP

【ＦＩ】

H01L29/78 657D

H01L29/78 655D

H01L29/78 655B

H01L29/78 655G

H01L29/78 653A

H01L29/78 655F

【請求項の数】 14

(21)【出願番号】P 2021556777

(86)(22)【出願日】2020-03-13

(65)【公表番号】

(43)【公表日】2022-03-17

(86)【国際出願番号】 EP2020056779

(87)【国際公開番号】W WO2020193180

(87)【国際公開日】2020-10-01

【審査請求日】2021-11-18

(31)【優先権主張番号】19164634.8

(32)【優先日】2019-03-22

(33)【優先権主張国・地域又は機関】EP

【早期審査対象出願】

(73)【特許権者】

【識別番号】519431812

【氏名又は名称】ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト

【氏名又は名称原語表記】ＨＩＴＡＣＨＩ ＥＮＥＲＧＹ ＳＷＩＴＺＥＲＬＡＮＤ ＡＧ

(74)【代理人】

【識別番号】110001195

【氏名又は名称】特許業務法人深見特許事務所

(72)【発明者】

【氏名】パパドプーロス，ハラランポス

(72)【発明者】

【氏名】ラヒモ，ムナフ

(72)【発明者】

【氏名】コルバシェ，キアラ

【審査官】石塚 健太郎

(56)【参考文献】

【文献】特開２０１６－０９６２２２（ＪＰ，Ａ）

【文献】特開２０１８－１５２４２６（ＪＰ，Ａ）

【文献】国際公開第２０１５／１１８７１４（ＷＯ，Ａ１）

【文献】特開２０１６－０５８６３６（ＪＰ，Ａ）

【文献】特開２０１３－１６１９１８（ＪＰ，Ａ）

【文献】特開２０１５－２１３１６３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７８

Ｈ０１Ｌ ２９／７３９

(57)【特許請求の範囲】

【請求項1】

第１の主面（１１）および前記第１の主面（１１）と反対側の第２の主面（１２）を有するウエハ（１０；１０’）と、前記第１の主面（１１）上の第１の主電極（２１）と、前記第２の主面（１２）上の第２の主電極（２２）とを備える逆導通絶縁ゲートパワー半導体デバイスであって、前記ウエハ（１０；１０’）は、
第１の導電型のベース層（３１）と、
前記第１の導電型のベース層（３１）と直接接触して第１のｐｎ接合を形成し、かつ、前記第２の主電極（２２）と直接接触する第２の導電型のコレクタ層（３２）とを含み、前記第２の導電型は前記第１の導電型とは異なり、前記ウエハ（１０；１０’）はさらに、
前記第１の導電型のベース層（３１）を前記第２の主電極（２２）に電気的に接続する少なくとも１つのコレクタ短絡部（３３）と、
前記第１の主面（１１）に隣接する複数のアクティブユニットセル（４０；４０’）と、
前記第１の主面（１１）から第１の深さ（ｄ１）まで延在する第２の導電型のアノード領域（５１；５１’）を含むパイロットダイオードユニットセル（５０；５０’）とを含み、前記アノード領域（５１；５１’）は、前記第１の主電極（２１）と直接接触し、かつ、前記第１の導電型のベース層（３１）と直接接触して第２のｐｎ接合を形成し、
前記アノード領域（５１；５１’）の第１の横側面に第１の絶縁層（５２ａ；５２ａ’）が配置され、前記アノード領域（５１；５１’）の前記第１の横側面に対向する前記アノード領域（５１；５１’）の第２の横側面に、前記第１の主面（１１）に平行かつ垂直面に平行な方向に、第２の絶縁層（５２ｂ、５２ｂ’）が配置され、前記アノード領域（５１；５１’）は、前記垂直面を有する前記パイロットダイオードユニットセル（５０；５０’）の縦断面図において、前記第１の絶縁層（５２ａ；５２ａ’）から前記第２の絶縁層（５２ｂ、５２ｂ’）まで横方向に延在し、
前記第１の絶縁層（５２ａ；５２ａ’）は、前記第１の主面（１１）から第２の深さ（ｄ２）まで縦方向に延在し、前記第２の絶縁層（５２ｂ、５２ｂ’）は、前記第１の主面（１１）から第３の深さ（ｄ３）まで縦方向に延在し、前記第１の深さ（ｄ１）は、前記第２の深さ（ｄ２）よりも小さく、かつ、前記第３の深さ（ｄ３）よりも小さく、
各アクティブユニットセル（４０；４０’）は、
前記第１の主面（１１）上の前記第１の主電極（２１）と直接接触する第１の導電型の第１のソース層（４１ａ；４１ａ’）と、
前記コレクタ層（３２）と反対側の前記第１の導電型のベース層（３１）の側の第２の導電型のベース層（４２；４２’）とを含み、前記第１の導電型のベース層（３１）は、前記第２の導電型のベース層（４２；４２’）と直接接触して第３のｐｎ接合を形成し、前記第２の導電型のベース層（４２；４２’）は前記第１のソース層（４１ａ；４１ａ’）と直接接触して第４のｐｎ接合を形成し、各アクティブユニットセル（４０；４０’）はさらに、
前記第１のソース層（４１ａ；４１ａ’）、前記第２の導電型のベース層（４２；４２’）および前記第１の導電型のベース層（３１）から第１のゲート絶縁層（４６ａ；４６ａ’）によって分離されて第１の電界効果トランジスタ構造を形成する第１のゲート電極（４７ａ；４７ａ’）を含み、
前記第１の主面（１１）に垂直な前記垂直面に対する正射影における前記アノード領域（５１；５１’）の横方向サイズ（Ｗ）は１μｍ以下であり、前記横方向サイズは前記垂直面に平行な方向で測定され、横方向は前記第１の主面（１１）に平行な方向と定義され、
前記縦断面図において、前記第１の絶縁層（５２ａ；５２ａ’）と前記第２の絶縁層（５２ｂ、５２ｂ’）との間の距離は１μｍ以下であることを特徴とする、逆導通絶縁ゲートパワー半導体デバイス。

【請求項2】

隣接するアクティブユニットセル（４０；４０’）の前記第２の導電型のベース層（４２；４２’）内の任意の第１の点を前記アノード領域（５１；５１’）内の任意の第２の点と結ぶ任意の直線が、前記第１のまたは第２の絶縁層（５２ａ、５２ｂ；５２ａ’、５２ｂ’）に交差し、前記隣接するアクティブユニットセル（４０；４０’）は、前記複数のアクティブユニットセル（４０；４０’）のうちの、前記第２の導電型のベース層（４２；４２’）が前記アノード領域（５１）までの最小の横方向距離を有するアクティブユニットセル（４０；４０’）である、請求項１に記載の逆導通絶縁ゲートパワー半導体デバイス。

【請求項3】

各アクティブユニットセル（４０；４０）の前記第２の導電型のベース層（４２；４２’）までの前記アノード領域（５１；５１’）の横方向距離（Ｄ；Ｄ’）は、少なくとも１５μｍである、請求項１または２に記載の逆導通絶縁ゲートパワー半導体デバイス。

【請求項4】

前記第１の主面（１１）上で、前記アノード領域（５１；５１’）から前記隣接するアクティブユニットセル（４０；４０’）の前記第２の導電型のベース層（４２；４２’）まで延在する前記ウエハ（１０；１０’）の表面部分は、前記第１の主電極（２１）から電気的に絶縁されている、請求項２または３に記載の逆導通絶縁ゲートパワー半導体デバイス。

【請求項5】

前記第１の深さ（ｄ１）は、前記第２の深さ（ｄ２）の５０％より小さく前記第３の深さ（ｄ３）の５０％より小さい、または、前記第２の深さ（ｄ２）の３分の１より小さく前記第３の深さ（ｄ３）の３分の１より小さい、請求項１～４のいずれか１項に記載の逆導通絶縁ゲートパワー半導体デバイス。

【請求項6】

各アクティブユニットセル（４０；４０’）の前記第２の導電型のベース層（４２；４２’）および前記第１のゲート電極（４７ａ；４７ａ’）は、前記第１の主面（１１）に平行な平面に対する正射影においてストライプ形状を有し、前記ストライプ形状の長手方向主軸はそれぞれ、前記第１の主面（１１）に平行な第１の方向（Ｙ）に平行である、請求項１～５のいずれか１項に記載の逆導通絶縁ゲートパワー半導体デバイス。

【請求項7】

前記パイロットダイオードユニットセル（５０；５０’）はストライプ形状であり、前記アノード領域（５１；５１’）、前記第１の絶縁層（５２ａ；５２ａ’）および前記第２の絶縁層（５２ｂ；５２ｂ’）は、前記第１の主面（１１）に平行な平面に対する正射影においてストライプ形状を有し、前記ストライプ形状の長手方向主軸はそれぞれ、前記第１の方向（Ｙ）に平行である、請求項６に記載の逆導通絶縁ゲートパワー半導体デバイス。

【請求項8】

複数のストライプ形状のパイロットダイオードユニットセル（５０）を備え、前記第１の主面（１１）に平行かつ前記第１の方向（Ｙ）に垂直な第２の方向において、前記パイロットダイオードユニットセル（５０）はアクティブユニットセル（４０；４０’）のグループと交互になり、前記アクティブユニットセル（４０；４０’）の各グループは複数のアクティブユニットセル（４０；４０’）を含む、請求項７に記載の逆導通絶縁ゲートパワー半導体デバイス。

【請求項9】

各アクティブユニットセル（４０’）の前記電界効果トランジスタ構造は、前記第１のゲート電極（４７ａ’）が第１のトレンチゲート電極として構成されているトレンチ電界効果トランジスタ構造である、請求項６～８のいずれか１項に記載の逆導通絶縁ゲートパワー半導体デバイス。

【請求項10】

各パイロットダイオードユニットセル（５０）と、隣接するアクティブユニットセル（４０’）の前記第２の導電型のベース層（４２’）との間に横方向に、前記隣接するアクティブユニットセル（４０’）の前記第１のゲート電極（４７ａ’）が配置され、前記隣接するアクティブユニットセル（４０’）は、前記複数のアクティブユニットセル（４０’）のうちの、前記第２の導電型のベース層（４２’）がそれぞれの前記パイロットダイオードユニットセル（５０）の前記アノード領域（５１）までの最小の横方向距離を有するアクティブユニットセル（４０）である、請求項９に記載の逆導通絶縁ゲートパワー半導体デバイス。

【請求項11】

各アクティブユニットセル（４０’）は、
前記第１の主面（１１）上の前記第１の主電極（２１）と直接接触し、かつ、前記第２の導電型のベース層（４２’）と直接接触して第５のｐｎ接合を形成する第１の導電型の第２のソース層（４１ｂ’）と、
前記第２のソース層（４１ｂ’）、前記第２の導電型のベース層（４２’）および前記第１の導電型のベース層（３１）から第２のゲート絶縁層（４６ｂ’）によって分離されて、前記アクティブユニットセル（４０’）において第２の電界効果トランジスタ構造を形成する第２のゲート電極（４７ｂ’）とを含み、
各アクティブユニットセル（４０’）の前記第１のゲート電極（４７ａ’）および前記第２のゲート電極（４７ｂ’）はトレンチゲート電極であり、前記トレンチゲート電極の間に、前記第２の導電型のベース層（４２’）および記第１のソース層（４１ａ’）および前記第２のソース層（４１ｂ’）が横方向に挿入されている、請求項９または１０に記載の逆導通絶縁ゲートパワー半導体デバイス。

【請求項12】

各アクティブユニットセル（４０’）の前記第２のゲート電極（４７ｂ’）は、前記第１の主面（１１）に平行な平面に対する正射影においてストライプ形状を有し、前記ストライプ形状の長手方向主軸は前記第１の方向（Ｙ）に平行である、請求項１１に記載の逆導通絶縁ゲートパワー半導体デバイス。

【請求項13】

前記第１のソース層（４１ａ’）は複数の別々の第１のソース層領域（４１０ａ）を含み、前記第２のソース層（４１ｂ’）は複数の別々の第２のソース層領域（４１０ｂ）を含み、前記第１の方向（Ｙ）に平行な方向に沿って、前記第１のソース層領域（４１０ａ）は前記第２のソース層領域（４１０ｂ）と交互になっている、請求項１２に記載の逆導通絶縁ゲートパワー半導体デバイス。

【請求項14】

前記パイロットダイオードユニットセル（５０）と隣接するアクティブユニットセル（４０）との間にダミーセル（６０）が横方向に配置され、前記ダミーセル（６０）は少なくとも第２の導電型のベース層とソース層とを有し、前記第２の導電型のベース層およびソース層は、前記ダミーセルの前記第２の導電型のベース層と前記ソース層とが前記第１の主電極（２１）に電気的に接続されていないことを除いて、前記アクティブユニットセル（４０）内の対応する層と同じ構造を有し、前記隣接するアクティブユニットセル（４０）は、前記複数のアクティブユニットセル（４０）のうちの、前記第２の導電型のベース層（４２）が前記アノード領域（５１）までの最小の横方向距離を有するアクティブユニットセル（４０）である、請求項１～１３のいずれか１項に記載の逆導通絶縁ゲートパワー半導体デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

説明
発明の分野
本発明は、パワーエレクトロニクス分野に関し、特に、請求項１のプリアンブルに記載の逆導通絶縁ゲートパワー半導体デバイスに関する。

【背景技術】

【0002】

発明の背景
従来技術でよく知られている逆導通（ＲＣ）絶縁ゲートパワー半導体デバイスは、逆導通絶縁ゲートバイポーラトランジスタ（ＲＣ－ＩＧＢＴ）である。ＲＣ－ＩＧＢＴでは、ダイオードおよびＩＧＢＴは、ｎ^＋ドープコレクタ短絡部をＩＧＢＴ構造のｐ^＋ドープコレクタ層の一部に導入することによって、同じウエハまたはチップにモノリシックに集積されている。ＲＣ－ＩＧＢＴは、そのエミッタ側に平面ＭＯＳＦＥＴ構造を有する平面ＲＣ－ＩＧＢＴ、またはデバイスのエミッタ側にトレンチＭＯＳＦＥＴ構造を有するトレンチＲＣ－ＩＧＢＴでもよい。

【0003】

M.Rahimoらによる論文「The Bi-mode Insulated Gate Transistor (BiGT) A potential technology for higher power applications（二重モード絶縁ゲートトランジスタ（ＢｉＧＴ）高出力用途のための有望な技術）」（２００９年パワー半導体デバイスおよびＩＣ国際シンポジウムの会報、バルセロナ、スペイン、２００９、２８３～２８６頁）では、二重モード絶縁ゲートトランジスタ（ＢＩＧＴ）に言及された高性能のＲＣ－ＩＧＢＴコンセプトが開示されている。ＢＩＧＴは、高電圧およびハードスイッチング用途のための共通のＲＣ－ＩＧＢＴの特定の制約を克服することを目指している。具体的に、ＲＣ－ＩＧＢＴにおけるアノード短絡部の影響の１つは、デバイスＩＧＢＴモードＩ－Ｖ特性における負抵抗領域として観察される電圧スナップバックの影響である。そのような電圧スナップバックの影響は、デバイスが特に低温で平行に並んでいる場合、とりわけ悪影響を及ぼす。ＢＩＧＴは基本的には、１つのチップにおいてＲＣ－ＩＧＢＴおよび標準的なＩＧＢＴ（パイロットＩＧＢＴとも呼ばれる）からなるハイブリッド構造である。

【0004】

図１は、公知の実現例に係る平面ゲート電極１４７を有する従来技術のＲＣ－ＩＧＢＴ１５０を示す。図１に示すように、ＲＣ－ＩＧＢＴ１５０は、ウエハ１００内に、内蔵還流ダイオードを有する絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を備える。より詳細に、ウエハ１００は、集積ＩＧＢＴのエミッタ側および内蔵還流ダイオードのアノード側である第１の主面１１１と、ＩＧＢＴのコレクタ側および内蔵還流ダイオードのカソード側である第２の主面１１２とを有する。第２の主面１１２は、第１の主面１１１と反対側に位置する。ｎ型ドリフト層１３１ａは、第１の主面１１１と第２の主面１１２との間に配置され、ｐ型ベース層１４２は、ウエハ１００の第１の主面１１１におけるドリフト層１３１ａ内のウェル領域として配置される。また、ドリフト層１３１と比較してより高いドーピングを有するｎ型ソース領域１４１は、ウエハ１００の第１の主面１１１におけるｐ型ベース層１４２内の領域として形成される。

【0005】

電気絶縁ゲート絶縁層１４６が第１の主面１１１に配置され、ｐ型ベース層１４２、ドリフト層１３１およびソース領域１４１の一部を覆う。平面ゲート電極１４７は、ゲート絶縁層１４６に形成されて、ゲート絶縁層１４６およびベース層１４２を有するＭＯＳ構造を形成する。第１の主電極１２１が第１の主面１１１に配置されて、ソース領域１４１およびｐ型ベース層１４２に直接電気接触する一方で、平面ゲート電極１４７を覆う他の絶縁層１４９によって平面ゲート電極１４７から電気的に絶縁されている。

【0006】

ｎ型バッファ層１３１ｂが第２の主面１１２におけるドリフト層１３１ａに配置され、ｐ型コレクタ層１３２が、ドリフト層１３１ａと反対側のバッファ層１３１ｂの側に配置される。複数のｎ型コレクタ短絡部１３３がコレクタ層１３２を貫通するように配置されて、バッファ層１３１ｂを第２の主電極１２２に電気的に接続し、第２の主電極１２２は、第２の主面１１２に配置されて、コレクタ層１３２およびコレクタ短絡部１３３に直接電気接触している。コレクタ短絡部１３３およびバッファ層１３１ｂは、ドリフト層１３１ａと比較して高いドーピング濃度を有する。

【0007】

コレクタ短絡部１３３、バッファ層１３１ｂ、ドリフト層１３１ａおよびｐ型ベース層１４２は、内蔵還流ダイオードのカソード電極を形成する第２の主電極１２２と、内蔵還流ダイオードのアノード電極を形成する第１の主電極１２１との間にピン構造を有する内蔵還流ダイオードを形成する。

【0008】

そのような従来技術のＲＣ－ＩＧＢＴ１５０では、デバイスがダイオードモードのときに、ＩＧＢＴセルのｐ型ベース層１４２は、内蔵還流ダイオードのアノードとして用いられる。しかしながら、ｐ型ベース層１４２はｎ型ソース領域１４１と接触しており、ｎ型ソース領域１４１は、ゲート電圧が閾値を超えると、ゲート電極１４７下方のベース層１４２に形成されるｎ型導通チャネルを介して、ドリフト層１３１ａと接続され得る。導通チャネルは、ｐ型ベース層１４２とドリフト層１３１ａとの間のｐｎ接合を短絡させる。その結果、ｐ型ベース層１４２とドリフト層１３１ａとの間のｐｎ接合は順方向にバイアスされないことがあり、ベース層１４２からドリフト層１３１ａへの正孔注入が防止されない場合がある。電流は、導通チャネルを流れる単極性電子流によって維持される。ベース層１４２とドリフト層１３１ａとの間のｐｎ接合は、電位差がｐｎ接合の内蔵電圧に到達すると、最終的に正孔の注入を開始する。しかしながら、接点における電圧ははるかに高くなることがある。正孔注入が開始すると、ドリフト層１３１ａの導電率は調整され、電圧降下が減少する。したがって、ゲート電極に応じて、ダイオードは、Ｉ－Ｖ特性における特徴的なＭＯＳ制御負抵抗領域（電圧スナップバック）を示す。ゲート電圧が閾値よりも高い状態ではスナップバックは最大である一方で、電圧が閾値よりも低いまたは負である状態では、導通チャネルは形成されず、スナップバックは完全に存在しない。これに加えて、導通チャネルは、内部ダイオードが導通している間はｐ型ベース層１４２下方のプラズマ濃度を制御している。閾値よりも高いゲート電圧を印加することによって、プラズマは誘起されたチャネルを通過して抽出され、これによってｐ型ベース層１４２下方のプラズマが減少して、ゲートエミッタ電圧Ｖ_ＧＥが閾値よりも低い状況と比較して、オン状態の損失が多くなる。さまざまな用途ではダイオードモード中のゲート制御を自由に選択することはできないため、デバイスは、ゲート電極に印加される正のゲート電圧においても良好な性能を提供可能でなければならない。

【0009】

ＵＳ ２０１３／０９９２７９ Ａ１では、さらに別のｐ型ウェルがベース層と同じ平面だがアクティブセルの外側に配置されている平面ＲＣ－ＩＧＢＴについて説明されている。ｐ型ウェルは、エミッタ電極に直接またはベース層を介して電気的に接続されている。アクティブセルの外側のｐ型ウェルによって形成されるダイオードは、パイロットダイオードと呼ばれることもあり、ｐ型ウェルが配置される領域は、パイロットダイオード領域と呼ばれることもある。パイロットダイオード領域は、注入レベルを改善し、ゲート電極に印加される任意のゲート電圧でのＲＣ－ＩＧＢＴのダイオードモード（逆導通状態）で導通損失が少ない。しかしながら、ＲＣ－ＩＧＢＴのＩＧＢＴモード（順方向導通状態）では、パイロットダイオード領域において、ドリフト層からｐ型ウェル内へ正孔が流出することによってＩＧＢＴオン状態損失が非常に多くなり、そのため、ドリフト層においてプラズマ濃度が低くなって、ドリフト層の抵抗が高くなる。

【0010】

トレンチＲＣ－ＩＧＢＴでは、ｐ型ベース層からドリフト層への正孔の注入レベルはより強い短絡効果のためにトレンチゲート電極に沿って導通チャネルによってさらにより効果的に低減され得るため、トレンチゲート電極に正のゲート電極が印加されると、ダイオードモード（すなわち、逆導通モード）の導通損失は、平面ＲＣ－ＩＧＢＴと比較してさらに高くなる場合がある。

【0011】

ＵＳ ２０１４／０７０２７０ Ａ１、ＵＳ ２０１６／００９３７２５ Ａ１またはＵＳ ２０１５／０２３６１４３ Ａ１ではそれぞれ、パイロットダイオード領域がアクティブセルの外側に配置されてダイオードモードにおける導通損失を低減するトレンチＲＣ－ＩＧＢＴが知られている。パイロットダイオード領域はｐ型層を含み、ｐ型層は、エミッタ電極に接続され、アクティブセルにおけるｐ型ベース層に類似した２つの近隣のトレンチゲート電極間で横方向に挟まれている。しかしながら、パイロットダイオード領域を採用するＵＳ ２０１３／０９９２７９ Ａ１で知られる平面ＲＣ－ＩＧＢＴと同様に、ＲＣ－ＩＧＢＴのＩＧＢＴモード（すなわち、順方向オン状態）の導通損失は比較的多い。

【発明の概要】

【発明が解決しようとする課題】

【0012】

発明の概要
本発明の目的は、ダイオードおよびＩＧＢＴモード、すなわち、逆方向導通モードおよび順方向導通モードにおける導通損失のトレードオフが改善された逆導通絶縁ゲートパワー半導体デバイスを提供することである。本発明のこの目的は、請求項１に記載の逆導通絶縁ゲートパワー半導体デバイスによって達成される。本発明のさらに他の展開が、従属項において特定される。

【課題を解決するための手段】

【0013】

請求項１に記載の逆導通絶縁ゲートパワー半導体デバイスは、第１の主面および第１の主面と反対側の第２の主面を有するウエハと、第１の主面上の第１の主電極と、第２の主面上の第２の主電極とを備える。ウエハは、第１の導電型のベース層と、第１の導電型のベース層と直接接触して第１のｐｎ接合を形成し、かつ、第２の主電極と直接接触する第２の導電型のコレクタ層と、第１の導電型のベース層を第２の主電極に電気的に接続する少なくとも１つのコレクタ短絡部と、第１の主面に隣接する複数のアクティブユニットセルと、パイロットダイオードユニットセルとを含む。パイロットダイオードユニットセルは、第１の主面から第１の深さまで延在する第２の導電型のアノード領域を含み、アノード領域は第１の主電極と直接接触し、かつ、第１の導電型のベース層と直接接触して第２のｐｎ接合を形成する。各アクティブユニットセルは、第１の主面上の第１の主電極と直接接触する第１の導電型の第１のソース層と、コレクタ層と反対側の第１の導電型のベース層の側の第２の導電型のベース層とを含み、第１の導電型のベース層は、第２の導電型のベース層と直接接触して第３のｐｎ接合を形成し、第２の導電型のベース層は第１のソース層と直接接触して第４のｐｎ接合を形成し、各アクティブユニットセルはさらに、第１のソース層、第２の導電型のベース層および第１の導電型のベース層から第１のゲート絶縁層によって分離されて第１の電界効果トランジスタ構造を形成する第１のゲート電極を含む。第１の主面に垂直な垂直面に対する正射影におけるアノード領域の横方向サイズは１μｍ以下であり、横方向は第１の主面に平行な方向と定義される。アノード領域の第１の横側面に第１の絶縁層が配置され、アノード領域の第１の横側面に対向するアノード領域の第２の横側面に、第１の主面に平行かつ垂直面に平行な方向に、第２の絶縁層が配置される。垂直面を有するパイロットダイオードユニットセルの縦断面図において、第１の絶縁層と第２の絶縁層との間の距離は１μｍ以下であり、第１の絶縁層は第１の主面から第２の深さまで縦方向に延在し、第２の絶縁層は第１の主面から第３の深さまで縦方向に延在し、第１の深さは、第２の深さよりも小さく、かつ、第３の深さよりも小さい。

【0014】

新しいパイロットダイオードのコンセプトは、ダイオードモードとＩＧＢＴモードとの導通損失のトレードオフを改善することである。新しいパイロットダイオード領域は、１μｍ以下の距離を有する２つの隣接する絶縁層間で採用される。これによって、公知の逆導通絶縁ゲートパワー半導体デバイスと比較して、ダイオードモードにおける正孔注入レベルが高くなり、ＩＧＢＴモードにおける正孔放出レベルがはるかに低くなる。

【0015】

例示的な実施形態では、隣接するアクティブユニットセルの第２の導電型のベース層内の任意の第１の点をアノード領域内の任意の第２の点と結ぶ任意の直線が、第１のまたは第２の絶縁層に交差し、隣接するアクティブユニットセルは、複数のアクティブユニットセルのうちの、第２の導電型のベース層がアノード領域までの最小の横方向距離を有するアクティブユニットセルである。アクティブセルとパイロットダイオード領域のアノード領域との間の第２の絶縁層のそのような配置によって、アクティブセルからアノード領域への正孔の放出をより効率的に防止できる。

【0016】

例示的な実施形態では、各アクティブユニットセルの第２の導電型のベース層までのアノード領域の横方向距離は、少なくとも１５μｍである。そのような例示的な実施形態では、アクティブユニットセルとパイロットダイオード領域との間の交差効果をより効率的に回避できる。

【0017】

例示的な実施形態では、第１の主面上で、アノード領域から隣接するアクティブユニットセルの第２の導電型のベース層まで延在するウエハの表面部分は、第１の主電極から電気的に絶縁されている。このような例示的な実施形態では、パイロットダイオード領域間の領域は、第１の主電極と直接接触していない領域によって、アクティブユニットセルからより効果的に分離されている。

【0018】

例示的な実施形態では、アノード領域は、垂直断面において第１の絶縁層から第２の絶縁層まで横方向に延在する。

【0019】

例示的な実施形態では、第１の深さは、第２の深さの５０％より小さく第３の深さの５０％より小さい、例示的に、第２の深さの３分の１より小さく第３の深さの３分の１より小さい。

【0020】

例示的な実施形態では、各アクティブユニットセルの第２の導電型のベース層および第１のゲート電極は、第１の主面に平行な平面に対する正射影においてストライプ形状を有し、ストライプ形状の長手方向主軸はそれぞれ、第１の主面に平行な第１の方向に平行である。本明細書を通じて、ストライプ形状とは、第１の方向の幅が第１の方向に垂直な第２の方向の幅の少なくとも２倍である任意の平面形状でもよい。ストライプ形状の長手方向主軸とは、本明細書を通じて、ストライプ形状が最も長く延在する方向に沿って延在する平面ストライプ形状の軸と定義される。

【0021】

後半の例示的な実施形態では、パイロットダイオードユニットセルはストライプ形状でもよく、アノード領域、第１の絶縁層および第２の絶縁層は、第１の主面に平行な平面に対する正射影においてストライプ形状を有し、ストライプ形状の長手方向主軸はそれぞれ、第１の方向に平行である。ここで、複数のストライプ形状のパイロットダイオードユニットセルが設けられてもよく、第１の主面に平行かつ第１の方向に垂直な方向において、パイロットダイオードユニットセルは、アクティブユニットセルのグループと交互になっており、アクティブユニットセルの各グループは複数のアクティブユニットセルを含む。

【0022】

例示的な実施形態では、各アクティブユニットセルの電界効果トランジスタ構造は、第１のゲート電極が第１のトレンチゲート電極として構成されているトレンチ電界効果トランジスタ構造である。したがって、本例示的な実施形態では、逆導通絶縁ゲートパワー半導体デバイスはトレンチ型デバイスである。トレンチゲート電極は、本明細書を通じて、第１の主面からウエハ内に第２の主面に向かう方向において延在するゲート電極として理解され、第２の導電型のベース層はトレンチゲート電極の側面に配置される一方で、平面ゲート電極は、明細書を通じて、第１の主面上に延在するゲート電極として理解され、第２の導電型のベース層は、第１の主面に垂直な方向に第２の主面に向かって対向する平面ゲート電極の面に配置される。

【0023】

例示的な実施形態では、各パイロットダイオードユニットセルと、隣接するアクティブユニットセルの第２の導電型のベース層との間に横方向に、隣接するアクティブユニットセルの第１のゲート電極が配置され、隣接するアクティブユニットセルは、複数のアクティブユニットセルのうちの、第２の導電型のベース層がそれぞれのパイロットダイオードユニットセルのアノード領域までの最小の横方向距離を有するアクティブユニットセルである。

【0024】

例示的な実施形態では、各アクティブユニットセルは、第１の主面上の第１の主電極と直接接触し、かつ、第２の導電型のベース層と直接接触して第５のｐｎ接合を形成する第１の導電型の第２のソース層と、第２のゲート電極とを含み、第２のゲート電極は、第２のゲート絶縁層および第２の導電ゲート層を有し、第２のソース層、第２の導電型のベース層および第１の導電型のベース層から第２のゲート絶縁層によって分離されて、アクティブユニットセルにおいて第２の電界効果トランジスタ構造を形成し、各アクティブユニットセルの第１のおよび第２のゲート電極はトレンチゲート電極であり、トレンチゲート電極の間に、第２の導電型のベース層、第１のソース層および第２のソース層が横方向に挿入されている。

【0025】

後半の例示的な実施形態では、各アクティブユニットセルの第２のゲート電極は、第１の主面に平行な平面に対する正射影においてストライプ形状を有し、ストライプ形状の長手方向主軸は第１の方向に平行である。

【0026】

ここで、第１のソース層は複数の別々の第１のソース層領域を含み、第２のソース層は複数の別々の第２のソース層領域を含み、第１の方向に平行な方向に沿って、第１のソース層領域は第２のソース層領域と交互になっている。そのような例示的な実施形態では、ＩＧＢＴモードにおいて、第２の導電型のベース層内のプラズマの導電率変調が改善される。

【0027】

例示的な実施形態では、パイロットダイオードユニットセルと隣接するアクティブユニットセルとの間にダミーセルが横方向に配置され、ダミーセルは少なくとも第２の導電型のベース層とソース層とを有し、これらの層は、第２の導電型のベース層とソース層とが第１の主電極に電気的に接続されていないことを除いて、アクティブユニットセル内の対応する層と同じ構造を有し、隣接するアクティブユニットセルは、複数のアクティブユニットセルのうちの、第２の導電型のベース層がアノード領域までの最小の横方向距離を有するアクティブユニットセルである。そのような例示的な実施形態では、ダミーセルは、パイロットダイオードユニットセルを隣接するアクティブユニットセルから分離するための効率的な手段を提供する。例示的に、ダミーセルは、第１の主電極と電気的に接続されていないことを除いて、アクティブユニットセルと同じ構造を有する。

【0028】

本発明の主題は、以下の実施形態の詳細な説明から添付の図面を参照して、当業者にとって明らかとなろう。

【図面の簡単な説明】

【0029】

【図1】従来技術の平面ＲＣ－ＩＧＢＴの縦断面図である。

【図2】第１の実施形態に係る逆導通絶縁ゲートパワー半導体デバイスの、図３のＩ－Ｉ’線に沿った縦断面図である。

【図3】図２の逆導通絶縁ゲートパワー半導体デバイスの上面図である。

【図4】第２の実施形態に係る逆導通絶縁ゲートパワー半導体デバイスの、図５のＩＩ－ＩＩ’線に沿った縦断面図である。

【図5】図４の逆導通絶縁ゲートパワー半導体デバイスの上面図である。

【図6】第３の実施形態に係る逆導通絶縁ゲートパワー半導体デバイスの上面図である。

【図7】第４の実施形態に係る逆導通絶縁ゲートパワー半導体デバイスの上面図である。

【発明を実施するための形態】

【0030】

図面で用いられる参照符号およびそれらの意味は、参照符号のリストに簡潔に一覧表示されている。原則として、同じ部分または同じように機能する部分には同じ参照符号が付されている。説明される実施形態は例であることを意味し、以下の請求項で定義されるように発明の範囲を制限するものではない。

【0031】

例示的な実施形態の詳細な説明
以下では、本発明に係る逆導通絶縁ゲートパワー半導体デバイスの第１の実施形態について、図２および図３を参照して説明する。図２は、図３のＩ－Ｉ’線に沿った第１の実施形態に係る逆導通絶縁ゲートパワー半導体デバイスの縦断面図であり、図３は、図２の逆導通絶縁ゲートパワー半導体デバイスの上面図である。

【0032】

第１の実施形態に係る逆導通絶縁ゲートパワー半導体デバイスは、平面ＲＣ－ＩＧＢＴ１である。ＲＣ－ＩＧＢＴ１は、第１の主面１１と、第１の主面１１と反対側の第２の主面１２とを有するウエハ１０を備える。第１の主電極２１が第１の主面１１に形成され、第２の主電極２２が第２の主面１２に形成される。第１の主電極２１はＲＣ－ＩＧＢＴ１のエミッタ電極を形成し、第２の主電極２２はＲＣ－ＩＧＢＴ１のコレクタ電極を形成する。ウエハ１０は、第１の主電極２１と第２の主電極２２との間に、（ｎ^－）型ドリフト層３１ａ、（ｎ^＋）型バッファ層３１ｂ、ｐ型コレクタ層３２、少なくとも１つの（ｎ^＋）型コレクタ短絡部３３、第１の主面１１に隣接する複数のアクティブユニットセル４０、およびパイロットダイオードユニットセル５０を含む。ドリフト層３１ａおよびバッファ層３１ｂは、ｎ型の第１のベース層３１を形成する。コレクタ層３２は、ｎ型の第１のベース層３１に直接接触して第１のｐｎ接合を形成し、第２の主電極２２に直接接触している。コレクタ短絡部３３は、ｎ型の第１のベース層３１を第２の主電極２２に電気的に接続する。

【0033】

バッファ層３１ｂは、第２の主面１２に向けてドリフト層３１ａ上に配置されて、コレクタ層３２をドリフト層３１ａから分離する。そのため、図２および図３に示すようなＲＣ－ＩＧＢＴ１は、パンチスルー（ＰＴ）構成を有する。バッファ層３１ｂは、均一のドーピング濃度プロファイルを有してもよい、または、第２の主面１２に向かう方向にドーピング濃度プロファイルが次第に上昇してもよい。より高い阻止電圧におけるＲＣ－ＩＧＢＴ１の動作では、ドリフト層３１ａとバッファ層３１ｂとの間の界面における電界はゼロに到達していることはない。電界はその後、バッファ層３１ｂにおいて短距離に沿って、ドーピング濃度が比較的高いために急激にゼロに低下する。

【0034】

パイロットダイオードユニットセル５０は、第１の主面１１から第１の深さｄ１まで延在するｐ型のアノード領域５１を含む。アノード領域５１は、第１の主電極２１と直接接触し、かつ、ｎ型の第１のベース層３１に直接接触して第２のｐｎ接合を形成する。

【0035】

各アクティブユニットセル４０は、ｎ型の第１のソース層４１ａ、ｎ型の第２のソース層４１ｂ、およびコレクタ層３２と反対側のｎ型の第１のベース層３１側に配置されたｐ型の第２のベース層４２を含む。ｎ型の第１のベース層３１は、ｐ型の第２のベース層４２に直接接触して第３のｐｎ接合を形成し、ｐ型の第２のベース層４２は、第１のソース層４１ａに直接接触して第４のｐｎ接合を形成し、かつ、第２のソース層４１ｂに直接接触して第５のｐｎ接合を形成する。ｐ型の第２のベース層４２は、第１の主面１１に隣接するｎ型の第１のベース層３１においてウェル領域として形成され、第１のソース層４１ａおよび第２のソース層４１ｂは、第１の主面１１に隣接するｐ型の第２のベース層４２においてウェル領域として形成される。各アクティブユニットセル４０はさらに第１のゲート電極４７ａを含み、第１のゲート電極４７ａは、第１のソース層４１ａ、ｐ型の第２のベース層４２およびｎ型の第１のベース層３１から第１のゲート絶縁層４６ａによって分離されて、第１の主面１１に隣接した第１の金属絶縁体半導体（ＭＩＳ）電界効果トランジスタ（ＦＥＴ）構造を形成する。さらに、各アクティブユニットセルは第２のゲート電極４７ｂを含み、第２のゲート電極４７ｂは、第２のソース層４１ｂ、ｐ型の第２のベース層４２およびｎ型の第１のベース層３１から第２のゲート絶縁層４６ｂによって分離されて、第１の主面１１に隣接した第２の平面ＭＩＳＦＥＴ構造を形成する。第１のＭＩＳＦＥＴ構造および第２のＭＩＳＦＥＴ構造は、第１の主面１１において二重拡散ＭＯＳ（ＤＭＯＳ）構造を形成してもよい。

【0036】

第１の主面１１に垂直な垂直面に対する正射影におけるアノード領域５１の横方向サイズｗは１μｍ以下であり、横方向は、第１の主面１１に平行な方向として定義される。第１の主面１１に垂直な前述の垂直面は、図２の図面の平面である。アノード領域５１の第１の横側面には（図２のアノード領域５１の左側には）第１の絶縁層５２ａ が配置され、第１の主面１１に平行かつ垂直面に平行な方向のアノード領域５１の第１の横側面と対向するアノード領域５１の第２の横側面には（図２のアノード領域５１の右側には）、第２の絶縁層５２ｂが配置される。第１の絶縁層５２ａと第２の絶縁層５２ｂとの間の距離は、アノード領域５１の横方向サイズｗに等しい。すなわち、上述の垂直面を有するパイロットダイオードユニットセル５０の縦断面図では、第１の絶縁層５２ａと第２の絶縁層５２ｂとの間の距離は１μｍ以下である。したがって、アノード領域５１は、第１の絶縁層５２ａと第２の絶縁層５２ｂとの間で横方向に挟まれている。アノード領域５１は、第１の絶縁層５２ａから第２の絶縁層５２ｂまで横方向に延在する。

【0037】

第１の絶縁層５２ａは第１の主面１１から第２の深さｄ２まで縦方向に延在し、第２の絶縁層５２ｂは第１の主面１１から第３の深さｄ３まで縦方向に延在する。第１の深さｄ１は第２の深さｄ２より小さく、かつ、第３の深さｄ３より小さい。図２に示すような第１の実施形態では、第２の深さｄ２と第３の深さｄ３とは同じである。しかしながら、第２の深さｄ２と第３の深さｄ３とは互いに異なってもよい。例示的に、第１の深さｄ１は第２の深さｄ２の５０％より小さく、第３の深さｄ３の５０％より小さい、より例示的に、第１の深さｄ１は第２の深さｄ２の３分の１より小さく、第３の深さｄ３の３分の１より小さい。

【0038】

図２および図３から分かるように、各パイロットダイオードユニットセル５０のアノード領域５１は、第１の絶縁層５２ａまたは第２の絶縁層５２ｂによって、各々の直接近接する（すなわち、隣接する）アクティブユニットセル４０のｐ型の第２のベース層４２から横方向に分離される。これは、隣接するアクティブユニットセル４０のｐ型の第２のベース層４２における任意の第１の点をアノード領域５１における任意の第２の点と結ぶ任意の直線が、第１の絶縁層５２ａまたは第２の絶縁層５２ｂに交差することを意味し、隣接するアクティブユニットセル４０は、複数のアクティブユニットセル４０のうちの、ｐ型の第２のベース層４２がアノード領域５１まで最も短い横方向距離Ｄを有するアクティブユニットセル４０である。

【0039】

アノード領域５１と、隣接するアクティブユニットセル４０のｐ型の第２のベース層４２との間の横方向距離Ｄは、少なくとも１５μｍである。したがって、ＲＣ－ＩＧＢＴ１において各アクティブユニットセル４０のｐ型の第２のベース層４２までのアノード領域５１の横方向距離は、少なくとも１５μｍである。

【0040】

ウエハ１０の第１の主面１１に、アノード領域５１の上方から隣接するアクティブユニットセル４０のｐ型の第２のベース層４２まで延在する領域において絶縁層７２が連続して形成されて、ウエハ１０はこの領域で第１の主電極２１から電気的に絶縁されている。

【0041】

図３から最もよく分かるように、各アクティブユニットセル４０のｐ型の第２のベース層４２、第１のゲート電極４５ａおよび第２のゲート電極４５ｂは、第１の主面１１に平行な平面に対する正射影においてそれぞれストライプ形状を有し、ストライプ形状の長手方向主軸はそれぞれ、第１の主面１１に平行な第１の方向Ｙに平行である。図３では、第１の方向Ｙは図面の平面において上下方向である。

【0042】

図３からさらに分かるように、ＲＣ－ＩＧＢＴ１は、複数のストライプ形状のパイロットダイオードユニットセル５０を備え、第１の主面１１に平行かつ第１の方向Ｙに垂直な第２の方向Ｘでは、パイロットダイオードユニットセル５０はアクティブユニットセル４０のグループと交互になり、アクティブユニットセル４０の各グループは、複数のアクティブユニットセル４０を含む。例示的に、アクティブユニットセルの各グループは、図３に示すような２つのアクティブユニットセル４０を含む。

【0043】

次に、本発明に係る逆導通絶縁ゲートパワー半導体デバイスの第２の実施形態について、図４および図５を参照して説明する。第１の実施形態と第２の実施形態との多くの類似点を考慮して、第１のおよび第２の実施形態の相違点について主に説明するが、両方の実施形態に関して同じ特徴は必ずしも説明されない。具体的に、同じ参照符号を有する要素の詳細な説明は繰り返さないが、第１の実施形態の上述の説明が参照される。以下の説明で明示的に説明されない場合、第２の実施形態は第１の実施形態と同じであり得る。

【0044】

図４は、図５のＩＩ－ＩＩ’線に沿った、第２の実施形態に係る逆導通絶縁ゲートパワー半導体デバイスの縦断面図であり、図５は、図４の逆導通絶縁ゲートパワー半導体デバイスの上面図である。第２の実施形態に係る逆導通絶縁パワー半導体デバイスは、トレンチＲＣ－ＩＧＢＴ２である。第２の実施形態のトレンチＲＣ－ＩＧＢＴ２内のパイロットダイオードユニットセル５０は、第１の実施形態におけるパイロットダイオードユニットセル５０と同じ構造および特徴を有する。また、ウエハ１０’は、ドリフト層３１ａ、バッファ層３１ｂ、コレクタ層３２およびコレクタ短絡部３３に関して同じ特徴を有する。しかしながら、アクティブユニットセル４０’はトレンチ型のアクティブユニットセルである一方で、第１の実施形態におけるアクティブユニットセル４０は平面アクティブユニットセルである。

【0045】

各トレンチ型のアクティブユニットセル４０’は、ｎ型の第１のソース層４１ａ’、ｎ型の第２のソース層４１ｂ’、およびコレクタ層３２と反対側のｎ型の第１のベース層３１の側に配置されたｐ型の第２のベース層４２’を含む。ｎ型の第１のベース層３１はｐ型の第２のベース層４２に直接接触して第３のｐｎ接合を形成し、ｐ型の第２のベース層４２は第１のソース層４１ａ’に直接接触して第４のｐｎ接合を形成し、かつ、第２のソース層４１ｂ’に直接接触して第５のｐｎ接合を形成する。ｐ型の第２のベース層４２’は、第１の主面１１に隣接するｎ型の第１のベース層３１においてウェル領域として形成され、第１のソース層４１ａおよび第２のソース層４１ｂは、第１の主面１１に隣接するｐ型の第２のベース層４２’においてウェル領域として形成される。各アクティブユニットセル４０’はさらに、第１のソース層４１ａ’、ｐ型の第２のベース層４２’およびｎ型の第１のベース層３１から第１のゲート絶縁層４６ａ’によって分離されて、第１の主面に隣接する第１の垂直金属絶縁体半導体（ＭＩＳ）電界効果トランジスタ（ＦＥＴ）構造を形成する第１のゲート電極４７ａ’を含む。さらに、各アクティブユニットセル４０’は、第２のソース層４１ｂ’、ｐ型の第２のベース層４２’およびｎ型の第１のベース層３１’から第２のゲート絶縁層４６ｂ’によって分離されて、第１の主面１１に隣接する第２の垂直ＭＩＳＦＥＴ構造を形成する第２のゲート電極４７ｂ’を含む。第１のゲート電極４７ａ’は、第１のトレンチにおいて第１の主面１１からウエハ１０’内に延在するトレンチゲート電極であり、その側壁は第１のゲート絶縁層４６ａ’によって覆われている。同様に、第２のゲート電極４７ｂ’は、第２のトレンチにおいて第１の主面１１からウエハ１０’内に延在するトレンチゲート電極であり、その側壁は第２のゲート絶縁層４６ｂ’によって覆われている。図４に示すように、第１のゲート絶縁層４６ａ’および第１のゲート電極４７ａ’で充填された第１のトレンチは、第１の主面１１からウエハ１０’内に第４の深さｄ４まで延在する。同様に、図４に示すように、第２のゲート絶縁層４６ｂ’および第２のゲート電極４７ｂ’で充填された第２のトレンチは、第１の主面１１からウエハ１０’内に第４の深さｄ４まで延在する。アクティブユニットセル４０’において、第２のベース層４２’、第１のソース層４１ａ’および第２のソース層４１ｂ’は、第１のゲート電極４７ａ’と第２のゲート電極４７ｂ’との間で横方向に挟まれている。

【0046】

図４に示す例示的な実施形態では、第２の深さｄ２、第３の深さｄ３および第４の深さｄ４はすべて同じである。しかしながら、第４の深さは第２の深さｄ２および／または第３の深さｄ３より小さくてもよい。ｄ２およびｄ３をｄ４より大きくすることによって、ＲＣ－ＩＧＢＴの順方向導通オン状態（ＩＧＢＴモード）におけるアノード領域５１への正孔の流出をさらに低減し得るという、付加的なデカップリング効果がもたらされる。２つの近隣のアクティブセル４０’は、図５に示すように共通トレンチゲート電極４７’を共有してもよい。代替的に、第１のトレンチおよび第２のトレンチは、ウエハ１０’において異なる深さまで延在してもよい。

【0047】

ＲＣ－ＩＧＢＴ２において、各パイロットダイオードユニットセル５０と、隣接するアクティブユニットセル４０’の第２の導電型のベース層４２’との間で横方向に、隣接するアクティブユニットセル４０’の第１のゲート電極４７ａが配置されており、この隣接するアクティブユニットセル４０’は、複数のアクティブユニットセル４０’のうちの、第２の導電型のベース層４２’がそれぞれのパイロットダイオードユニットセル５０のアノード領域５１までの最小の横方向距離を有するアクティブユニットセル４０’である。

【0048】

図５に示すように、各アクティブユニットセル４０’の第１のゲート電極４７ａ’、第２のゲート電極４７ｂ’は、第１の主面１１ａに平行な平面に対する正射影においてストライプ形状を有し、ストライプ形状の長手方向主軸は第１の方向Ｙに平行である。

【0049】

第１の実施形態と同様に、ＲＣ－ＩＧＢＴ２は複数のストライプ形状のパイロットダイオードユニットセル５０を備え、第１の主面１１に平行かつ第１の方向Ｙに垂直な第２の方向Ｘでは、パイロットダイオードユニットセル５０はアクティブユニットセル４０’のグループと交互になり、アクティブユニットセル４０’の各グループは２つのアクティブユニットセル４０’を含む。図５に示す例示的な実施形態では、各グループは、共通ゲート電極４７ｂを共有する２つのアクティブユニットセル４０’を含む。代替的に、アクティブユニットセルの各グループは、１つのアクティブユニットセル４０’または３つ以上のアクティブユニットセル４０’を含んでもよい。

【0050】

第２の実施形態では、パイロットダイオードユニットセル５０は、隣接するアクティブユニットセル４０’からダミーセル６０によって分離され、ダミーセル６０は、アクティブユニットセル４０’と同様にｐ型ベース層、第１のソース領域および第２のソース領域を含むが、これらの層は第１の主電極２１に接続されていない。第１の実施形態と同様に、アノード領域５１の上方から隣接するアクティブユニットセル４０’のｐ型の第２のベース層４２’まで延材する領域に絶縁層７２が連続して形成されて、ウエハ１０’はこの領域において、第１の主電極２１から電気的に絶縁される。

【0051】

図６では、第３の実施形態に係る逆導通絶縁ゲートパワー半導体デバイスが示されている。第３の実施形態に係る逆導通絶縁ゲートパワー半導体デバイスは、第２の実施形態に係るＲＣ－ＩＧＢＴ２に類似したトレンチＲＣ－ＩＧＢＴ３である。図６の上面図に示すＲＣ－ＩＧＢＴ３は、第１のゲートソース層４１ａ’が複数の別々の第１のソース層領域４７０ａに分離され、第２のゲートソース層４１ｂ’が複数の別々の第２のソース層領域４１０ｂに分離されるという点においてのみ、ＲＣ－ＩＧＢＴ２と異なる。第１の方向Ｙに平行な方向に沿って、第１のソース層領域４１０ａは第２のソース層領域４１０ｂと交互になっている。

【0052】

図７は、第４の実施形態に係る逆導通絶縁ゲートパワー半導体デバイスの上面図である。第４の実施形態に係る逆導通絶縁ゲートパワー半導体デバイスはトレンチＲＣ－ＩＧＢＴ４であり、トレンチＲＣ－ＩＧＢＴ４は、ストライプ形状のパイロットダイオードユニットセル５０’がストライプ形状のアクティブユニットセル４０’に対して異なる向きを有するという点においてのみ、ＲＣ－ＩＧＢＴ２と異なる。主軸がストライプ形状のアクティブユニットセル４０’に平行な状態で配置されているのではなく、ストライプ形状のパイロットダイオード領域５０’は、ストライプ形状のアクティブユニットセル４０’に垂直に向けられている。他の態様では、ＲＣ－ＩＧＢＴ４の構造は上述のＲＣ－ＩＧＢＴ２と同様である。特に、ストライプ形状のパイロットダイオードユニットセル５０’の構造は、第１～第３の実施形態におけるパイロットダイオードユニットセル５０の構造と同じである。上述の実施形態と同様に、アノード領域５１’から各アクティブユニットセル４０’のｐ型の第２のベース層４２’までの最小距離Ｄ’は、少なくとも１５μｍである。

【0053】

本発明は、以下の請求項によって定義されるような本発明の範囲から逸脱することなく、他の特定の形態で具現化され得るということが、当業者に理解されるであろう。

【0054】

たとえば、上述の実施形態では、隣接するトレンチ型アクティブユニットセル４０、４０’は必ずしも共通のゲート電極４７ｂを共有しなくてもよいが、互いに物理的に分離され間隔をあけられていてもよい。

【0055】

上述の逆導通絶縁ゲートパワー半導体デバイスは、バッファ層３１ｂを有するパンチスルー（ＰＴ）ＲＣ－ＩＧＢＴ１～４であったが、本発明の逆導通絶縁ゲートパワー半導体デバイスは、バッファ層３１ｂを有さないノンパンチスルー（ＮＰＴ）デバイスでもよい。

【0056】

上述の実施形態では、アクティブユニットセル４０、４０’のセル構造はストライプ形状のセル構造であると説明された。しかしながら、本発明の逆導通絶縁ゲートパワー半導体デバイスでは、アクティブユニットセル４０、４０’は、第１の主面１１に平行な平面に対する正射影において、六角形または多角形などの他の形状を有してもよい。たとえば、トレンチゲート電極の他のデザインも同様に、正方形のデザイン、円形のデザイン、リングのデザイン、六角形のデザインなども可能である。同様に、上述の実施形態ではパイロットダイオードユニットセル５０、５０’はストライプ形状を有すると説明された。しかしながら、パイロットダイオードユニットセルは、第１の主面１１に平行な平面に対する正射影において、六角形または多角形などの他の形状を有してもよい。

【0057】

絶縁層５２ａ、５２ｂ、５２ａ’および５２ｂ’は絶縁材料で連続して充填されたトレンチに配置されていると説明されたが、これらの絶縁層は、トレンチの底部および側壁を覆う層としてゲート絶縁層４６ａ、４６ｂと同じ態様で設けられてもよく、他の態様では、トレンチは導電性材料で充填されてもよい。例示的に、導電性材料は第１の主電極２１に電気的に接続されてもよい。

【0058】

上述の実施形態では、本発明の逆導通絶縁ゲートパワー半導体デバイスはＲＣ－ＩＧＢＴ１、２、３、４であると説明された。しかしながら、本発明の逆導通絶縁ゲートパワー半導体デバイスは、二重モード絶縁ゲートトランジスタ（ＢＩＧＴ）などの他の半導体デバイスでもよく、ＩＧＢＴでは、ＩＧＢＴおよびＲＣ－ＩＧＢＴが１つのウエハにおいて集積されている、すなわち、コレクタ層は、コレクタ短絡部を有する領域とコレクタ短絡部を有さない領域とを含む（例示的に、コレクタ短絡部を有さない広い領域は、横方向において、直接隣接するコレクタ短絡部の各ペア間の平均距離の少なくとも３倍の幅を有し、第１のコレクタ短絡部よりも第２のコレクタ短絡部に近接している他のコレクタ短絡部がない場合、第１のコレクタ短絡部は、第２のコレクタ短絡部に直接隣接する）。二重モードという用語は、トランジスタ（ＩＧＢＴ）モードおよび還流ダイオードモードにおいて同じ使用可能シリコン量を用いることによって、両方の動作モードにおいて同じ電力濃度でデバイスが動作可能であることを示す。

【0059】

これに加えて、上述のＲＣ－ＩＧＢＴ１、２、３、４は、ドリフト層３１ａと同じ導電型を有する層であるがより高いドーピング濃度を有する、強化層などのさらに他の特徴を含んでもよい。強化層は、ドリフト層３１ａと第２のベース層４２、４２’との間に配置されてもよい。高電界からトレンチゲート電極を保護するために、たとえばトレンチゲート電極の底面側のドリフト層におけるトレンチＲＣ－ＩＧＢＴ内に、付加的なｐ型領域が配置されてもよい。

【0060】

すべての実施形態において、導電型を切り替えてもよい、すなわち、代替的な実施形態では、ｎ型として説明されたある特定の実施形態内のすべての層はｐ型であり、ｐ型と説明されたすべての層はｎ型である。

【0061】

なお、「備える／含む（comprising）」という単語は、その他の要素またはステップを除外せず、不定冠詞「ａ」または「ａｎ」は、複数を除外しない。異なる実施形態と関連して説明された要素も、組合わされてもよい。なお、請求項における参照符号は、請求項の範囲を制限すると解釈されるべきではない。

【0062】

参照符号のリスト

【符号の説明】

【0063】

１、１５０：平面ＲＣ－ＩＧＢＴ、２、３、４：トレンチＲＣ－ＩＧＢＴ、１０、１０’、１００：ウエハ、１１、１１１：第１の主面、１２、１１２：第２の主面、２１、１２１：第１の主電極、２２、１２２：第２の主電極、３１：ｎ型の（第１の）ベース層、３１ａ、１３１ａ：ドリフト層、３１ｂ、１３１ｂ：バッファ層、３２、１３２：コレクタ層、３３、１３３：コレクタ短絡部、４０、４０’：アクティブユニットセル、４１ａ、４１ａ’：第１のソース層、４１ｂ、４１ｂ’：第２のソース層、４２、４２’、１４２：ｐ型の（第２の）ベース層、４６ａ、４６ａ’：第１のゲート絶縁層、４６ｂ、４６ｂ’：第２のゲート絶縁層、４７ａ、４７ａ’：第１のゲート電極、４７ｂ、４７ｂ’：第２のゲート電極、５０、５０’：パイロットダイオードユニットセル、５１、５１’：アノード領域、５２ａ、５２ａ’：第１の絶縁層、５２ｂ、５２ｂ’：第２の絶縁層、６０：ダミーセル、７２：絶縁層、１３５：バッファ層、１４１：ｎ型ソース領域、１４５：ゲート電極、１４６：ゲート絶縁層、１４７：ゲート電極、１４９：絶縁層、ｄ１：第１の深さ、ｄ２：第２の深さ、ｄ３：第３の深さ、Ｄ、Ｄ’：横方向距離、Ｘ：第２の方向、Ｙ：第１の方向、ｗ：横方向サイズ。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】