特許 7086448出願番号特願 2021-103683
インテリジェントなメモリ摩耗の平準化

出願人ウェスタン　デジタル　テクノロジーズ　インコーポレーテッド（識別番号 504056130）

2026年特許公開件数ランキング 1249位 13件（※）

2026年特許取得件数ランキング 2751位 6件（※）

公報発行日　2022年6月20

公報URL　https://ipforce.jp/patent-jp-P_B1-7086448　ログイン済みの方はこのURLへ

［この特許公報を共有したい場合］あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。

※ 共同出願を含む

知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。ログインはこちら ログイン・ユーザー登録

（関連出願の相互参照）本出願は、２０２０年１２月１日に出願された米国仮特許出願第６３／１１９，９３３号の優先権及び利益を主張するものであり、これらの内容全体は、参照により本明細書に組み込まれる。

【図1】いくつかの実施形態による、データ記憶デバイスを含むシステムの一実施例のブロック図である。

【図2】いくつかの実施形態による、読み出し動作中の例示的なワード線バイアス電圧を示す図である。

【図3】第１及び第２の読み出し状態にあるときのサイクル動作に基づき、メモリブロックへの影響を示す、複数のデータプロットを含む。

【図4】いくつかの実施形態による、第２の読み出し状態にあるときのサイクリング動作を考慮するためのプロセスを示すフローチャートである。

【図5】いくつかの実施形態による、メモリブロックを、第２の読み出し状態から第１の読み出し状態に強制するためのプロセスを示すフローチャートである。

【図6】いくつかの実施形態による、メモリブロックを、第２の読み出し状態から第１の読み出し状態に強制するための代替的プロセスを示すフローチャートである。

全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録

［広告欄］

ログインすれば広告は減ります