IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 富士電機株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-06-20
(45)【発行日】2022-06-28
(54)【発明の名称】半導体装置
(51)【国際特許分類】
   H01L 29/78 20060101AFI20220621BHJP
   H01L 21/322 20060101ALI20220621BHJP
   H01L 21/8234 20060101ALI20220621BHJP
   H01L 27/06 20060101ALI20220621BHJP
   H01L 27/088 20060101ALI20220621BHJP
   H01L 29/06 20060101ALI20220621BHJP
   H01L 29/739 20060101ALI20220621BHJP
   H01L 21/336 20060101ALI20220621BHJP
   H01L 29/861 20060101ALI20220621BHJP
   H01L 29/868 20060101ALI20220621BHJP
【FI】
H01L29/78 657D
H01L21/322 K
H01L27/06 102A
H01L27/088 E
H01L29/06 301F
H01L29/06 301G
H01L29/06 301V
H01L29/78 652J
H01L29/78 652P
H01L29/78 652Q
H01L29/78 653A
H01L29/78 655A
H01L29/78 655D
H01L29/78 655F
H01L29/78 655G
H01L29/78 657F
H01L29/78 658H
H01L29/91 D
【請求項の数】 6
(21)【出願番号】P 2018027161
(22)【出願日】2018-02-19
(65)【公開番号】P2019145613
(43)【公開日】2019-08-29
【審査請求日】2021-01-14
(73)【特許権者】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】110000877
【氏名又は名称】龍華国際特許業務法人
(72)【発明者】
【氏名】内藤 達也
【審査官】上田 智志
(56)【参考文献】
【文献】国際公開第2016/051953(WO,A1)
【文献】特開2008-205252(JP,A)
【文献】特開2016-197678(JP,A)
【文献】特開平11-233765(JP,A)
【文献】特開2013-235972(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 21/322、21/8234、
27/06、27/088、
29/06、29/739、
29/78、29/861、
29/868
(57)【特許請求の範囲】
【請求項1】
第1導電型のドリフト領域を有する半導体基板と、
前記半導体基板に設けられた1つ以上のトランジスタ部と、
前記半導体基板に設けられた1つ以上のダイオード部と
を備え、
前記トランジスタ部および前記ダイオード部の双方が、前記半導体基板の上面から前記ドリフト領域まで設けられ、内部に導電部が設けられたトレンチ部を有し、
前記半導体基板の上面視において、前記トランジスタ部における前記トレンチ部の主方向と、前記ダイオード部における前記トレンチ部の主方向とが異な
前記半導体基板の上面視において、前記半導体基板に、前記トランジスタ部における複数の前記トレンチ部の端部と重なって設けられ、前記トランジスタ部における前記トレンチ部の主方向と異なる第1方向が長手方向である、第2導電型の第1ウェル領域と、
前記半導体基板の上面視において、前記半導体基板に、前記ダイオード部における複数の前記トレンチ部の端部と重なって設けられ、前記ダイオード部における前記トレンチ部の主方向と異なる第2方向が長手方向である、第2導電型の第2ウェル領域と、
をさらに備え、
前記第1ウェル領域と前記第2ウェル領域とがつながっており、
前記半導体基板の上面視において、
前記第1ウェル領域は、前記ダイオード部と対向する位置まで延伸し、
前記ダイオード部は、前記第1ウェル領域および前記第2ウェル領域に囲まれている、
半導体装置。
【請求項2】
前記半導体基板の上面視において、前記トランジスタ部における前記トレンチ部の主方向と、前記ダイオード部における前記トレンチ部の主方向とが直交する、請求項1に記載の半導体装置。
【請求項3】
前記半導体基板の上面側に設けられた、ライフタイムキラーを含むライフタイム制御領域をさらに有し、
前記トランジスタ部に設けられた前記トレンチ部は、前記半導体基板の上面から前記ドリフト領域まで設けられ、内部に導電部が設けられたゲートトレンチ部を有し、
前記ライフタイム制御領域は、前記ダイオード部に設けられ、前記トランジスタ部における前記ゲートトレンチ部の下方には設けられない、
請求項1または2に記載の半導体装置。
【請求項4】
前記半導体基板の上方に、前記トランジスタ部に重なって設けられたコンタクトホールと、
前記半導体基板の上方に、前記ダイオード部に重なって設けられたコンタクトホールと、
をさらに備え、
前記半導体基板の上面視において、前記トランジスタ部に重なって設けられた前記コンタクトホールの主方向と、前記ダイオード部に重なって設けられた前記コンタクトホールの主方向とが直交する、請求項に記載の半導体装置。
【請求項5】
前記半導体基板の上面視において、前記ダイオード部と対向する位置まで延伸した前記第1ウェル領域の上方に設けられたコンタクトホールをさらに備える、請求項またはに記載の半導体装置。
【請求項6】
前記半導体基板の上面視において、前記ライフタイム制御領域は、前記第1ウェル領域の上方に設けられた前記コンタクトホールと重なる、請求項に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置に関する。
【背景技術】
【0002】
従来、絶縁ゲート型バイポーラトランジスタ(IGBT)等の半導体装置が知られている(例えば、特許文献1および2参照)。
特許文献1 特開2016-082097号公報
特許文献2 特開2016-096222号公報
【発明の概要】
【発明が解決しようとする課題】
【0003】
半導体装置においては、リーク電流を抑制することが好ましい。
【課題を解決するための手段】
【0004】
本発明の第1の態様においては、第1導電型のドリフト領域を有する半導体基板と、半導体基板に設けられた1つ以上のトランジスタ部と、半導体基板に設けられた1つ以上のダイオード部と、を備える半導体装置が提供される。トランジスタ部および前記ダイオード部の双方は、半導体基板の上面からドリフト領域まで設けられ、内部に導電部が設けられたトレンチ部を有する。半導体基板の上面視において、トランジスタ部におけるトレンチ部の主方向と、ダイオード部におけるトレンチ部の主方向とが異なる。
【0005】
半導体基板の上面視において、トランジスタ部におけるトレンチ部の主方向と、ダイオード部におけるトレンチ部の主方向とは直交してよい。
【0006】
半導体基板の上面視において、半導体基板に、トランジスタ部における複数のトレンチ部の端部と重なって設けられ、トランジスタ部におけるトレンチ部の主方向と異なる第1方向が長手方向である、第2導電型の第1ウェル領域をさらに備えてよい。半導体基板の上面視において、半導体基板に、ダイオード部における複数のトレンチ部の端部と重なって設けられ、ダイオード部におけるトレンチ部の主方向と異なる第2方向が長手方向である、第2導電型の第2ウェル領域をさらに備えてよい。第1ウェル領域と第2ウェル領域とはつながっていてよい。
【0007】
半導体基板の上面視において、第1ウェル領域は、ダイオード部と対向する位置まで延伸していてよい。ダイオード部は、第1ウェル領域および第2ウェル領域に囲まれていてよい。
【0008】
半導体基板の上面側に設けられた、ライフタイムキラーを含むライフタイム制御領域をさらに有してよい。トランジスタ部は、半導体基板の上面からドリフト領域まで設けられ、内部に導電部が設けられたゲートトレンチ部を有してよい。ライフタイム制御領域は、ダイオード部に設けられ、トランジスタ部におけるゲートトレンチ部の下方には設けられなくてよい。
【0009】
半導体基板の上方に、トランジスタ部に重なって設けられたコンタクトホールと、半導体基板の上方に、ダイオード部に重なって設けられたコンタクトホールと、をさらに備えてよい。半導体基板の上面視において、トランジスタ部に重なって設けられたコンタクトホールの主方向と、ダイオード部に重なって設けられたコンタクトホールの主方向とは、直交してよい。
【0010】
半導体基板の上面視において、ダイオード部と対向する位置まで延伸した第1ウェル領域の上方に設けられたコンタクトホールをさらに備えてよい。半導体基板の上面視において、ライフタイム制御領域は、第1ウェル領域の上方に設けられたコンタクトホールと重なっていてよい。
【0011】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【0012】
図1】本実施形態に係る半導体装置100の上面の一例を示す図である。
図2a図1における領域Aの拡大図である。
図2b図2aにおけるa-a'断面の一例を示す図である。
図2c図2aにおけるb-b'断面の一例を示す図である。
図3a】比較例の半導体装置150の上面の一例を示す図である。
図3b図3aにおける領域Bの拡大図である。
図3c図3bにおけるz-z'断面を示す図である。
図4a図2aにおけるa-a'断面の他の一例を示す図である。
図4b図2aにおけるa-a'断面の他の一例を示す図である。
図5a図2aにおけるb-b'断面の他の一例を示す図である。
図5b図2aにおけるb-b'断面の他の一例を示す図である。
図5c図2aにおけるb-b'断面の他の一例を示す図である。
図6a図1における領域Aの他の拡大図である。
図6b図6aにおけるc-c'断面の一例を示す図である。
図7a図1における領域Aの他の拡大図である。
図7b図7aにおけるd-d'断面の一例を示す図である。
図8a図1における領域Aの他の拡大図である。
図8b図8aにおけるe-e'断面の一例を示す図である。
図9】本実施形態に係る半導体装置100の上面の他の一例を示す図である。
図10a図9における領域Cの拡大図である。
図10b図9におけるf-f'断面の一例を示す図である。
図10c図10aにおけるg-g'断面の一例を示す図である。
図11】本実施形態に係る半導体装置100の上面の他の一例を示す図である。
図12a図11における領域D1の拡大図である。
図12b図11における領域D2の拡大図である。
図12c図12aにおけるh-h'断面の一例を示す図である。
図12d図12bにおけるj-j'断面の一例を示す図である。
図13】本実施形態に係る半導体装置100の上面の他の一例を示す図である。
図14a図13における領域Eの拡大図である。
図14b図14aにおけるk-k'断面の一例を示す図である。
図14c図14aにおけるm-m'断面の一例を示す図である。
図15】本実施形態に係る半導体装置100の上面の他の一例を示す図である。
図16a図15における領域Fの拡大図である。
図16b図16aにおけるn-n'断面の一例を示す図である。
図16c図16aにおけるq-q'断面の一例を示す図である。
【発明を実施するための形態】
【0013】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0014】
本明細書においては、半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の2つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は重力方向、または、半導体装置の実装時における基板等への取り付け方向に限定されない。
【0015】
本明細書では、X軸、Y軸およびZ軸の直交座標軸を用いて技術的事項を説明する場合がある。本明細書では、半導体基板の上面と平行な面をXY面とし、半導体基板の深さ方向をZ軸とする。
【0016】
各実施例においては、第1導電型をN型、第2導電型をP型とした例を示しているが、第1導電型をP型、第2導電型をN型としてもよい。この場合、各実施例における基板、層、領域等の導電型は、それぞれ逆の極性となる。
【0017】
本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化した不純物の濃度を指す。本明細書において、ドナーおよびアクセプタの濃度差をドーピング濃度とする場合がある。また、ドーピングされた領域におけるドーピング濃度分布がピークを有する場合、当該ピーク値を当該ドーピング領域におけるドーピング濃度としてよい。ドーピングされた領域におけるドーピング濃度がほぼ均一な場合等においては、当該ドーピング領域におけるドーピング濃度の平均値をドーピング濃度としてよい。
【0018】
図1は、本実施形態に係る半導体装置100の上面の一例を示す図である。本例の半導体装置100は、トランジスタ部70およびダイオード部80を備える半導体チップである。トランジスタ部70は、IGBT等のトランジスタを含む。ダイオード部80は、半導体基板10の上面においてトランジスタ部70と隣接して設けられたFWD(Free Wheel Diode)等のダイオードを含む。
【0019】
半導体基板10には、活性部60が設けられる。活性部60は、半導体装置100をオン状態に制御した場合に、半導体基板10の上面と下面との間で主電流が流れる領域である。即ち、半導体基板10の上面から下面、または下面から上面に、半導体基板10の内部を深さ方向に電流が流れる領域である。本明細書では、トランジスタ部70およびダイオード部80をそれぞれ素子部または素子領域と称する。素子部が設けられた領域を活性部60としてよい。
【0020】
なお、半導体基板10の上面視において、2つの素子部に挟まれた領域も活性部60とする。図1の例では、素子部に挟まれてゲート金属層50が設けられている領域も活性部60に含めている。活性部60は、半導体基板10の上面視においてエミッタ電極が設けられた領域、および、エミッタ電極に挟まれた領域とすることもできる。図1の例では、トランジスタ部70およびダイオード部80の上方にエミッタ電極が設けられる。
【0021】
半導体基板10の上面視において、活性部60と半導体基板10の外周端62との間の領域を、外周領域61とする。外周領域61は、半導体基板10の上面視において、活性部60を囲んで設けられる。外周領域61には、半導体装置100と外部の装置とをワイヤ等で接続するための1つ以上の金属のパッドが配置されてよい。半導体装置100は、活性部60を囲んでエッジ終端構造部を外周領域61に有してよい。エッジ終端構造部は、半導体基板10の上面側の電界集中を緩和する。エッジ終端構造部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有してよい。
【0022】
活性部60には、トランジスタ部70およびダイオード部80が複数設けられてよい。それぞれのダイオード部80には、半導体基板10の下面に第1導電型のカソード領域82が設けられている。本例のカソード領域82は、一例としてN+型である。カソード領域82は、図1の一点鎖線の枠で示されるように、外周領域61と接しない範囲に設けられてよい。
【0023】
トランジスタ部70およびダイオード部80は、半導体基板10の上面視で、Y軸方向に並んで設けられてよい。本明細書では、トランジスタ部70およびダイオード部80が配列される方向を配列方向(Y軸方向)と称する。ダイオード部80は、Y軸方向においてトランジスタ部70に挟まれて設けられてよい。
【0024】
トランジスタ部70は、X軸方向およびY軸方向に複数設けられてよい。ダイオード部80は、X軸方向およびY軸方向に1つ設けられてよいが、複数設けられてもよい。図1は、トランジスタ部70がX軸方向に2つおよびY軸方向に2つ、並びにダイオード部80が1つ設けられる一例を示している。X軸方向において、2つのトランジスタ部70の間には、ゲート金属層50が設けられてよい。
【0025】
ゲート金属層50はアルミニウムまたはアルミニウム‐シリコン合金で形成されてよい。ゲート金属層50は、トランジスタ部70に電気的に接続され、トランジスタ部70にゲート電圧を供給する。
【0026】
ゲート金属層50は、半導体基板10の上面視で、活性部60を囲うように設けられてよい。ゲート金属層50は、外周領域61に設けられるゲートパッド55と電気的に接続される。ゲート金属層50は、半導体基板10の外周端62に沿って設けられてよい。ゲートパッド55は、X軸方向の最も負側でY軸方向に延伸するゲート金属層50と、活性部60との間に配置されてよい。
【0027】
温度センス配線92のY軸方向両側に設けられるゲート金属層50は、ゲートランナー51で接続されてよい。ゲートランナー51は、ポリシリコン等の導電材料で形成される。ゲートランナー51の抵抗率は、ゲート金属層50の抵抗率よりも高い。
【0028】
半導体基板10の上面視において、X軸方向におけるトランジスタ部70とゲート金属層50との間には、第1ウェル領域11が設けられる。X軸方向において、トランジスタ部70と対向する第1ウェル領域11は、ダイオード部80に対向する領域まで、Y軸方向に延伸していてよい。半導体基板10の上面視において、Y軸方向におけるトランジスタ部70とゲート金属層50との間には、第1ウェル領域11が設けられる。X軸方向正側の2つのトランジスタ部70および1つのダイオード部80は、半導体基板10の上面視で、第1ウェル領域11により囲まれていてよい。なお、第1ウェル領域11は、トランジスタ部70に隣接する領域からゲート金属層50の下方まで、延伸して設けられてよい。
【0029】
半導体基板10の上面視において、X軸方向正側に設けられるトランジスタ部70とX軸方向側に設けられるトランジスタ部70とに挟まれるゲート金属層50の下方には、第1ウェル領域11が設けられてよい。第1ウェル領域11は、当該ゲート金属層50のX軸方向正側から負側にわたって、連続的に設けられてよい。
【0030】
半導体基板10の上面視において、トランジスタ部70とダイオード部80とのY軸方向における間には、第2ウェル領域13が設けられる。第2ウェル領域13は、X軸方向正側および負側の端において、第1ウェル領域11とつながっていてよい。ダイオード部80は、半導体基板10の上面視で、第1ウェル領域11および第2ウェル領域13により囲まれていてよい。なお、第1ウェル領域11および第2ウェル領域13は、後の図2aの説明において詳細に説明する。
【0031】
温度センス部90は、活性部60の上方に設けられる。温度センス部90は、半導体基板10の上面視で、活性部60の中央に設けられてよい。温度センス部90は、活性部60の温度を検知する。温度センス部90は、単結晶または多結晶のシリコンで形成されるpn型温度センスダイオードであってよい。
【0032】
温度センス配線92は、半導体基板10の上面視で、活性部60の上方に設けられる。温度センス配線92は、温度センス部90と接続される。温度センス配線92は、外周領域61まで、予め定められた方向(本例においてはX軸方向)に延伸し、外周領域61に設けられた温度測定用パッド94と接続される。温度測定用パッド94から流れる電流は、温度センス配線92を流れ、温度センス部90に流れる。検知部96は、温度センス部90の予備として設けられる。
【0033】
外周領域61には、電流センス部59および電流センスパッド58、並びにケルビンパッド53が設けられる。電流センス部59は、ゲートパッド55に流れる電流を検知する。電流センスパッド58は、電流センス部59に流れる電流を測定するためのパッドである。ケルビンパッド53は、半導体基板10の上面視で、活性部60の上方に設けられるエミッタ電極と接続される。
【0034】
図2aは、図1における領域Aの拡大図である。図2aは、トランジスタ部70とダイオード部80とが隣り合う領域、並びにトランジスタ部70とゲート金属層50とが隣り合う領域およびダイオード部80とゲート金属層50とが隣り合う領域を、拡大して示している。
【0035】
本例の半導体装置100は、図2aに示す通り、トランジスタ部70およびダイオード部80の双方が、半導体基板10の上面に露出するトレンチ部を備える。トランジスタ部70においては、トレンチ部はゲートトレンチ部40およびダミートレンチ部30を含む。ダイオード部80においては、トレンチ部はダミートレンチ部30である。
【0036】
トランジスタ部70においては、1つ以上のゲートトレンチ部40および1つ以上のダミートレンチ部30が設けられる。ゲートトレンチ部40は、半導体基板10の上面視において、主方向(本例ではX軸方向)に沿って延伸している。ゲートトレンチ部40は、主方向に延伸する2つの延伸部分39と、2つの延伸部分39を接続する接続部分41を有してよい。1つ以上のゲートトレンチ部40および1つ以上のダミートレンチ部30は、所定の配列方向(本例ではY軸方向)に沿って所定の間隔で配列される。
【0037】
接続部分41の少なくとも一部は、曲線状に設けられることが好ましい。ゲートトレンチ部40の2つの延伸部分39の端部を接続することで、延伸部分39の端部における電界集中を緩和することができる。本明細書では、ゲートトレンチ部40のそれぞれの延伸部分39を、一つのゲートトレンチ部40として扱う場合がある。
【0038】
トランジスタ部70において、少なくとも一つのダミートレンチ部30が、ゲートトレンチ部40のそれぞれの延伸部分39の間に設けられる。ダミートレンチ部30は、X軸方向に延伸する直線形状であってよい。
【0039】
端部Sは、図2aにおいて、トランジスタ部70におけるゲートトレンチ部40のX軸方向負側の端である。また、トランジスタ部70におけるダミートレンチ部30のX軸方向負側の端である。領域Aの外側であるが、トランジスタ部70におけるゲートトレンチ部40およびダミートレンチ部30は、それぞれX軸方向正側の端においても、端部Sを有してよい。
【0040】
ダイオード部80においては、1つ以上のダミートレンチ部30が設けられる。半導体基板10の上面視で、ダイオード部80におけるダミートレンチ部30の主方向は、トランジスタ部70におけるゲートトレンチ部40の主方向と異なる。ここで、主方向とは、半導体基板10の上面視で、トレンチ部が延伸する方向を指す。
【0041】
トランジスタ部70におけるゲートトレンチ部40の主方向と、ダイオード部80におけるダミートレンチ部30の主方向は、半導体基板10の上面視において直交してよい。図2aは、トランジスタ部70におけるゲートトレンチ部40の主方向と、ダイオード部80におけるダミートレンチ部30の主方向が、半導体基板10の上面視において直交する一例を示している。即ち、本例の半導体装置100は、ダイオード部80におけるダミートレンチ部30が、Y軸方向に延伸する一例を示している。
【0042】
ダイオード部80において、ダミートレンチ部30は、所定の配列方向(本例ではX軸方向)に沿って所定の間隔で配列される。ダミートレンチ部30は、半導体基板10の上面視で第1ウェル領域11と重なって設けられない。
【0043】
ダイオード部80において、ダミートレンチ部30は、主方向(本例ではY軸方向)に沿って延伸する2つの延伸部分29と、2つの延伸部分29を接続する接続部分31を有してよい。接続部分31の少なくとも一部は、接続部分41と同様に、曲線上に設けられることが好ましい。
【0044】
端部S'は、図2aにおいて、ダイオード部80におけるダミートレンチ部30のY軸方向正側の端である。領域Aの外側であるが、ダイオード部80におけるダミートレンチ部30は、それぞれY軸方向負側の端においても、端部S'を有してよい。
【0045】
本例の半導体装置100は、トランジスタ部70において、半導体基板10の上面に露出したエミッタ領域12、ベース領域14およびコンタクト領域15を備える。また、ダイオード部80において、半導体基板10の上面に露出したベース領域14を備える。トランジスタ部70およびダイオード部80のX軸方向負側には、半導体基板10の上面に露出した第1ウェル領域11が設けられる。第1ウェル領域11は、トランジスタ部70にX軸方向負側に対向する領域からダイオード部80にX軸方向負側に対向する領域まで、延伸していてよい。トランジスタ部70とダイオード部80のY軸方向における間には、第2ウェル領域13が設けられる。
【0046】
第1ウェル領域11および第2ウェル領域13は、共に第2導電型である。本例の第1ウェル領域11および第2ウェル領域13は、一例として、共にP+型である。第1ウェル領域11および第2ウェル領域13の拡散深さは、ゲートトレンチ部40およびダミートレンチ部30の深さよりも深くてよい。
【0047】
第1ウェル領域11は、半導体基板10の上面視において、半導体基板10に、複数の端部Sと重なって設けられてよい。第1ウェル領域11は、X軸方向において、ゲート金属層50が設けられる側の活性部60から端部Sと重なる領域まで設けられてよい。第1ウェル領域11は、トランジスタ部70におけるトレンチ部の延伸方向(X軸方向)である主方向と異なる第1方向が長手方向であってよい。第1方向は、半導体基板10の上面視で、トランジスタ部70におけるトレンチ部の主方向と直交してよい。即ち、第1方向はY軸方向であってよい。
【0048】
第2ウェル領域13は、半導体基板10の上面視において、半導体基板10に、複数端部S'と重なって設けられてよい。第2ウェル領域13は、Y軸方向において、トランジスタ部70におけるY軸方向の最も負側のダミートレンチ部30と重なる領域から端部S'まで設けられてよい。第2ウェル領域13のY軸方向正側の境界は、当該ダミートレンチ部30のY軸方向における中心であってよい。第2ウェル領域13は、ダイオード部80におけるトレンチ部の延伸方向(Y軸方向)である主方向と異なる第2方向が長手方向であってよい。第2方向は、半導体基板10の上面視でダイオード部80におけるトレンチ部の主方向と直交してよい。即ち、第2方向はX軸方向であってよい。
【0049】
第1ウェル領域11のドーピング濃度は、第2ウェル領域13のドーピング濃度と等しくてよい。第1ウェル領域11は、トランジスタ部70からダイオード部80に対向する位置まで、第1方向に延伸していてよい。第1ウェル領域11および第2ウェル領域13は、図2aに示す通り、半導体基板10の上面視でつながっていてよい。第1ウェル領域11および第2ウェル領域13は、導電型およびドーピング濃度が共に等しい、一体のウェル領域であってもよい。
【0050】
本例の半導体装置100は、半導体基板10の上面の上方に設けられたエミッタ電極52およびゲート金属層50を備える。エミッタ電極52およびゲート金属層50は互いに分離して設けられる。エミッタ電極52およびゲート金属層50は、トランジスタ部70およびダイオード部80の双方に設けられる。エミッタ電極52は、ゲートトレンチ部40、ダミートレンチ部30、第1ウェル領域11、第2ウェル領域13、エミッタ領域12、ベース領域14およびコンタクト領域15の上方に設けられる。
【0051】
エミッタ電極52およびゲート金属層50と、半導体基板10の上面との間には層間絶縁膜が設けられるが、図2aでは省略している。本例の層間絶縁膜には、コンタクトホール56、コンタクトホール49およびコンタクトホール54が、当該層間絶縁膜を貫通して設けられる。
【0052】
エミッタ電極52は、コンタクトホール56を通って、ダミートレンチ部30内のダミー導電部と接続される。エミッタ電極52とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部25が設けられてよい。接続部25と半導体基板10の上面との間には、酸化膜等の絶縁膜が設けられる。
【0053】
ゲート金属層50は、コンタクトホール49を通って、ゲートランナー48と接触する。ゲートランナー48は、不純物がドープされたポリシリコン等で形成される。ゲートランナー48は、半導体基板10の上面において、ゲートトレンチ部40内のゲート導電部と接続される。ゲートランナー48は、ダミートレンチ部30内のダミー導電部とは接続されない。本例のゲートランナー48は、コンタクトホール49の下方から、ゲートトレンチ部40の先端部まで設けられる。ゲートランナー48と半導体基板10の上面との間には、酸化膜等の絶縁膜が設けられる。ゲートトレンチ部40の先端部においてゲート導電部は半導体基板10の上面に露出しており、ゲートランナー48と接触する。
【0054】
エミッタ電極52およびゲート金属層50は、金属を含む材料で形成される。例えば、各電極の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金で形成される。各電極は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよく、コンタクトホール内においてタングステン等で形成されたプラグを有してもよい。
【0055】
トランジスタ部70において、コンタクトホール54は、半導体基板10の上方にトランジスタ部70に重なって設けられる。コンタクトホール54は、コンタクト領域15およびエミッタ領域12の各領域の上方に設けられる。トランジスタ部70においては、いずれのコンタクトホール54も、X軸方向負側に配置されたベース領域14および第1ウェル領域11の上方には配置されない。また、領域Aの外側であるが、X軸方向正側に配置されるベース領域14および第1ウェル領域11の上方にも配置されない。
【0056】
ダイオード部80において、コンタクトホール54は、半導体基板10の上方にダイオード部80に重なって設けられる。コンタクトホール54は、ベース領域14の上方に設けられる。ダイオード部80においては、いずれのコンタクトホール54も、第2ウェル領域13の上方には配置されない。また、本例の半導体装置100は、ダイオード部80において、いずれのコンタクトホール54も第1ウェル領域11の上方には配置されなくてよい。
【0057】
半導体基板10の上面視で、トランジスタ部70に重なって設けられたコンタクトホール54は、トランジスタ部70におけるトレンチ部の主方向と同じ方向に延伸してよい。ダイオード部80に重なって設けられたコンタクトホール54は、ダイオード部80におけるトレンチ部の主方向と同じ方向に延伸してよい。トランジスタ部70に重なって設けられたコンタクトホール54の主方向と、ダイオード部80に重なって設けられたコンタクトホール54の主方向とは、図2aに示す通り、直交してよい。
【0058】
ダイオード部80において、コンタクトホール56は、ベース領域14の上方に設けられる。本例の半導体装置100は、ダイオード部80において、いずれのコンタクトホール56も第2ウェル領域13の上方には配置されてよい。
【0059】
半導体基板10の上面と平行な方向において、各トレンチ部に隣接してメサ部が設けられる。メサ部とは、隣り合う2つのトレンチ部に挟まれた半導体基板10の部分であって、半導体基板10の上面から、各トレンチ部の最も深い底部の深さまでの部分であってよい。本例の半導体装置100において、トランジスタ部70においては、ゲートトレンチ部40とダミートレンチ部30とに挟まれる領域をメサ部としてよい。ダイオード部80においては、ダミートレンチ部30に挟まれる領域をメサ部としてよい。
【0060】
トランジスタ部70においては、Y軸方向の最も負側に第2メサ部65が設けられる。領域Aの外側であるが、トランジスタ部70におけるY軸方向の最も正側にも、第2メサ部65が設けられる。トランジスタ部70において、第2メサ部65を除く、各トレンチ部に挟まれる領域には、第1メサ部64が設けられる。ダイオード部80においては、各トレンチ部に挟まれる領域には第3メサ部66が設けられる。
【0061】
第1メサ部64の上面には、ゲートトレンチ部40と接して第1導電型のエミッタ領域12が設けられる。本例のエミッタ領域12は、一例としてN+型である。また、第1メサ部64の上面には、ベース領域14よりもドーピング濃度の高い第2導電型のコンタクト領域15が設けられる。本例のコンタクト領域15は、一例としてP+型である。第1メサ部64において、エミッタ領域12およびコンタクト領域15は、ゲートトレンチ部40の延伸方向(X軸方向)に交互に隣接して設けられてよい。
【0062】
第1メサ部64の上面において、エミッタ領域12は、ダミートレンチ部30と接して設けられてよく、離れて設けられてもよい。図2aの例におけるエミッタ領域12は、ダミートレンチ部30と接して設けられている。
【0063】
第1メサ部64の上面において、エミッタ領域12およびコンタクト領域15は、コンタクトホール54の下方にも設けられている。即ち、本例においては、エミッタ領域12およびコンタクト領域15は、第1メサ部64の上面において、第1メサ部64を挟むゲートトレンチ部40およびダミートレンチ部30の双方に接し、当該ゲートトレンチ部40から当該ダミートレンチ部30にわたり、Y軸方向に連続して設けられている。半導体基板10の上面において、第1メサ部64のY軸方向の幅と、第1メサ部64に設けられたエミッタ領域12およびコンタクト領域15のY軸方向の幅は等しい。
【0064】
第2メサ部65の上面には、コンタクト領域15が設けられる。当該コンタクト領域15は、第2メサ部65のX軸方向における両端部に設けられるベース領域14に挟まれる領域全体に設けられてよい。
【0065】
第2メサ部65の上面において、コンタクト領域15は、コンタクトホール54の下方にも設けられている。即ち、本例においては、コンタクト領域15は、第2メサ部65の上面において、第2メサ部65を挟むゲートトレンチ部40およびダミートレンチ部30の双方に接し、ゲートトレンチ部40からダミートレンチ部30にわたり、Y軸方向に連続して設けられている。半導体基板10の上面において、第2メサ部65のY軸方向の幅と、第2メサ部65に設けられたコンタクト領域15のY軸方向の幅は等しい。
【0066】
第3メサ部66の上面には、ベース領域14が設けられる。本例のベース領域14は、一例としてP-型である。第3メサ部66の上面において、ベース領域14は、コンタクトホール54の下方にも設けられている。即ち、本例においては、ベース領域14は、第3メサ部66の上面において、第3メサ部66を挟む2本のダミートレンチ部30の双方に接し、一方のダミートレンチ部30から他方のダミートレンチ部30にわたり、X軸方向に連続して設けられている。半導体基板10の上面において、第3メサ部66のX軸方向の幅と、第3メサ部66に設けられたベース領域14のX軸方向の幅は等しい。なお、第3メサ部66には、エミッタ領域12が設けられなくてよく、設けられてもよい。本例では、エミッタ領域12が設けられない。
【0067】
ダイオード部80は、半導体基板10の下面側において、第1導電型のカソード領域82を有する。本例のカソード領域82は、一例としてN+型である。図2aに、半導体基板10の上面視でカソード領域82が設けられる領域を一点鎖線で示している。カソード領域82を半導体基板10の上面に投影した領域は、第2ウェル領域13からY軸方向負側に離れていてよい。半導体基板10の下面に隣接する領域においてカソード領域82が設けられていない領域には、第2導電型のコレクタ領域が設けられてよい。
【0068】
トランジスタ部70は、半導体基板10の下面側において、第2導電型のコレクタ領域を有する。本例のコレクタ領域は、一例としてP+型である。トランジスタ部70におけるコレクタ領域は、ダイオード部80におけるコレクタ領域とつながっていてよい。
【0069】
トランジスタ部70においては、ベース領域14の下方に、ゲートトレンチ部40に接して、第1導電型の蓄積領域16を有してよい。本例の蓄積領域16は、一例としてP+型である。蓄積領域16は、それぞれのトレンチ部の下端よりも上方に配置されてよい。蓄積領域16を設けることで、キャリアの注入促進効果(IE効果)を高めて、オン電圧を低減することができる。図2aにおいて、蓄積領域16が設けられる範囲を一点鎖線で示している。
【0070】
トランジスタ部70における蓄積領域16は、トランジスタ部70におけるY軸方向最も負側のダミートレンチ部30のY軸方向負側、即ち、半導体基板10の上面視において、第2ウェル領域13と重なる領域まで設けられてよい。なお、図2aにおいては、各トレンチ部の領域も当該鎖線が横切っているが、蓄積領域16は、各トレンチ部と重なる領域には形成されなくてよい。
【0071】
ダイオード部80においては、ベース領域14の下方に、ダミートレンチ部30に接して蓄積領域16を有してよい。蓄積領域16は、それぞれのトレンチ部の下端よりも上方に配置されてよい。図2aにおいて、蓄積領域16が設けられる範囲を一点鎖線で示している。
【0072】
ダイオード部80における蓄積領域16は、半導体基板10の上面視において、第2ウェル領域13と重なる領域まで設けられてよい。即ち、蓄積領域16は、半導体基板10の上面視において、第2ウェル領域13のY軸方向負側の端よりもY軸方向正側に設けられてよい。なお、図2aにおいては、各トレンチ部の領域も当該鎖線が横切っているが、蓄積領域16は、各トレンチ部と重なる領域には形成されなくてよい。
【0073】
位置A1は、半導体基板10の上面視で、カソード領域82のY軸方向正側の端におけるX軸方向の位置である。位置A2は、半導体基板10の上面視で、ダイオード部80におけるコンタクトホール54の、Y軸方向正側の端におけるX軸方向の位置である。位置A3は、トランジスタ部70におけるY軸方向の最も負側のダミートレンチ部30の、Y軸方向の中心におけるX軸方向の位置である。位置A4は、半導体基板10の上面視で、トランジスタ部70におけるY軸方向の最も負側のゲートトレンチ部40の、Y軸方向の中心におけるX軸方向の位置である。
【0074】
位置B1は、半導体基板10の上面視で、カソード領域82のX軸方向負側の端におけるY軸方向の位置である。位置B2は、半導体基板10の上面視で、第1ウェル領域11のX軸方向正側の端におけるY軸方向の位置である。位置B3は、半導体基板10の上面視で、ゲートランナー48のX軸方向正側の端におけるY軸方向の位置である。位置B4は、半導体基板10の上面視で、ゲートランナー48のX軸方向負側の端におけるY軸方向の位置である。
【0075】
図2bは、図2aにおけるa-a'断面の一例を示す図である。a-a'断面は、第2ウェル領域13、並びにトランジスタ部70におけるエミッタ領域12およびコンタクト領域15、およびダイオード部80におけるベース領域14を通過するYZ面である。本例の半導体装置100は、a-a'断面において、半導体基板10、層間絶縁膜38、ゲートランナー48、エミッタ電極52およびコレクタ電極24を有する。エミッタ電極52は、半導体基板10の上面21および層間絶縁膜38の上面に設けられる。
【0076】
コレクタ電極24は、半導体基板10の下面23に設けられる。エミッタ電極52およびコレクタ電極24は、金属等の導電材料で形成される。本明細書において、エミッタ電極52とコレクタ電極24とを結ぶ方向を深さ方向(Z軸方向)と称する。
【0077】
半導体基板10は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板または酸化ガリウム基板等であってもよい。本例の半導体基板10はシリコン基板である。
【0078】
半導体基板10は、第1導電型のドリフト領域18を備える。本例のドリフト領域18は、一例としてN-型である。ドリフト領域18は、半導体基板10において、他のドーピング領域が設けられずに残存した領域であってよい。
【0079】
半導体基板10の上面21には、1つ以上のゲートトレンチ部40および1つ以上のダミートレンチ部30が設けられる。各トレンチ部は、上面21から、ベース領域14を貫通して、ドリフト領域18に到達して設けられている。
【0080】
ゲートトレンチ部40は、上面21に設けられたゲートトレンチ、ゲート絶縁膜42およびゲート導電部44を有する。ゲート絶縁膜42は、ゲートトレンチの内壁を覆って設けられる。ゲート絶縁膜42は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部44は、ゲートトレンチの内部においてゲート絶縁膜42よりも内側に設けられる。即ち、ゲート絶縁膜42は、ゲート導電部44と半導体基板10とを絶縁する。ゲート導電部44は、ポリシリコン等の導電材料で形成される。
【0081】
ゲート導電部44は、深さ方向において、ゲート絶縁膜42を挟んで、少なくとも隣接するベース領域14と対向する領域を含む。当該断面におけるゲートトレンチ部40は、上面21において層間絶縁膜38により覆われる。ゲート導電部44に所定の電圧が印加されると、ベース領域14のうちゲートトレンチ部40に接する界面の表層に電子の反転層によるチャネルが形成される。
【0082】
ダミートレンチ部30は、当該断面において、ゲートトレンチ部40と同一の構造を有してよい。ダミートレンチ部30は、上面21側に設けられたダミートレンチ、ダミー絶縁膜32およびダミー導電部34を有する。ダミー絶縁膜32は、ダミートレンチの内壁を覆って設けられる。ダミー導電部34は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜32よりも内側に設けられる。ダミー絶縁膜32は、ダミー導電部34と半導体基板10とを絶縁する。
【0083】
ダミー導電部34は、ゲート導電部44と同一の材料で形成されてよい。例えば、ダミー導電部34は、ポリシリコン等の導電材料で形成される。ダミー導電部34は、深さ方向においてゲート導電部44と同一の長さを有してよい。当該断面におけるダミートレンチ部30は、上面21において層間絶縁膜38により覆われる。なお、ダミートレンチ部30およびゲートトレンチ部40の底部は下方側に凸の曲面状(断面においては曲線状)であってよい。
【0084】
第1メサ部64および第2メサ部65において、ドリフト領域18の上方には、ゲートトレンチ部40に接して、一つ以上の蓄積領域16が設けられてよい。図2bに示す半導体装置100は、蓄積領域16が、Z軸方向に一つ設けられる一例を示している。蓄積領域16が複数設けられる場合は、それぞれの蓄積領域16はZ軸方向に並んで配置されてよい。蓄積領域16のドーピング濃度は、ドリフト領域18のドーピング濃度よりも高い。蓄積領域16を設けることで、キャリアの注入促進効果(IE効果)を高めて、オン電圧を低減することができる。
【0085】
一つ以上の蓄積領域16は、第1メサ部64および第2メサ部65において、ダミートレンチ部30に接していてよいが、離れていてもよい。図2bは、蓄積領域16がダミートレンチ部30と接して設けられる一例を示している。
【0086】
第1メサ部64および第2メサ部65において、蓄積領域16の上方には、ゲートトレンチ部40に接してベース領域14が設けられる。第1メサ部64において、ベース領域14は、ダミートレンチ部30に接して設けられてよい。
【0087】
第1メサ部64には、a-a'断面において、上面21に接して、且つ、ゲートトレンチ部40と接して、エミッタ領域12が設けられる。エミッタ領域12のドーピング濃度は、ドリフト領域18のドーピング濃度よりも高い。第1メサ部64には、当該a-a'断面のX軸方向正側および負側に、上面21に接して、且つ、ゲートトレンチ部40と接して、コンタクト領域15が設けられる。
【0088】
第2メサ部65において、上面21には、ダミートレンチ部30と隣接してコンタクト領域15が設けられる。コンタクト領域15は、ダミートレンチ部30と接していてよいが、離れていてもよい。図2bは、コンタクト領域15がダミートレンチ部30と接して設けられる一例を示している。
【0089】
ダイオード部80とトランジスタ部70のY軸方向における間には、第2ウェル領域13が設けられる。第2ウェル領域13は、Y軸方向において、ダイオード部80とトランジスタ部70に挟まれて設けられてよい。第2ウェル領域13は、上面21に露出するように設けられる。第2ウェル領域13の拡散深さは、トランジスタ部70におけるダミートレンチ部30およびゲートトレンチ部40の深さよりも深くてよい。第2ウェル領域13のY軸方向正側の端は、トランジスタ部70におけるY軸方向最も負側のダミートレンチ部30のY軸方向における中心、即ち位置A3であってよい。
【0090】
第2ウェル領域13には、ダミートレンチ部30が設けられてよい。当該ダミートレンチ部30の上面には、ゲートランナー48が設けられる。ゲートランナー48の上面には、層間絶縁膜38が設けられる。当該ダミートレンチ部30の上方には、コンタクトホール56が設けられる。
【0091】
ダイオード部80において、ドリフト領域18の上方には一つ以上の蓄積領域16が設けられてよい。蓄積領域16は、第2ウェル領域13に接して設けられてよい。ダイオード部80における蓄積領域16は、トランジスタ部70における蓄積領域16と略同じ深さに設けられてよい。なお、ダイオード部80において、蓄積領域16は設けられなくてもよい。蓄積領域16の上方には、第2ウェル領域13に接して、且つ、上面21に接して、ベース領域14が設けられる。
【0092】
ドリフト領域18の下方には、第1導電型のバッファ領域20が設けられてよい。バッファ領域20は、一例としてN+型である。バッファ領域20のドーピング濃度は、ドリフト領域18のドーピング濃度よりも高い。バッファ領域20は、ベース領域14の下面側から広がる空乏層が、P+型のコレクタ領域22およびN+型のカソード領域82に到達することを防ぐフィールドストップ層として機能してよい。
【0093】
ダイオード部80において、バッファ領域20の下方には、下面23に露出してカソード領域82が設けられる。カソード領域82は、Y軸方向において、第2ウェル領域13から所定の距離、離間して配置されてよい。
【0094】
トランジスタ部70において、バッファ領域20の下方には、下面23に露出してコレクタ領域22が設けられる。コレクタ領域22は、カソード領域82と同じ深さに設けられてよい。コレクタ領域22は、トランジスタ部70からダイオード部80におけるカソード領域82まで、Y軸方向に延伸して設けられてよい。
【0095】
半導体装置100は、上面21側に設けられた、ライフタイムキラーを含むライフタイム制御領域72をさらに有してよい。ライフタイム制御領域72は、半導体基板10の厚さTの1/2よりも、半導体基板10の深さ方向に浅い位置に設けられてよい。ライフタイム制御領域72は、第2ウェル領域13よりも深い位置に設けられてよい。
【0096】
ライフタイム制御領域72は、ダイオード部80に設けられてよい。ライフタイム制御領域72のY軸方向の端部Kは、図2bに示す通り、Y軸方向において位置A1と位置A2との間に配置されてよい。ライフタイム制御領域72は、トランジスタ部70におけるゲートトレンチ部40の下方には設けられなくてよい。
【0097】
ライフタイム制御領域72は、半導体基板10の深さ方向において局所的に形成されている。即ち、ライフタイム制御領域72は、半導体基板10の他の領域に比べ、欠陥密度が高くなっている。ライフタイムキラーの一例は、所定の深さ位置に注入されたヘリウムである。ヘリウムを注入することで、半導体基板10の内部に結晶欠陥を形成することができる。
【0098】
ライフタイム制御領域72は、一例としてヘリウムイオンを上面21側から注入することにより形成してよい。ライフタイム制御領域72を、ヘリウムイオンを上面21側から注入することにより形成する場合、図2bに示すライフタイム制御領域72のZ軸方向の位置をピーク濃度として、当該位置よりも上面21側に、ピーク濃度よりも低い濃度のライフタイムキラーが分布してよい。上面21側に、ピーク濃度よりも低い濃度のライフタイムキラーが分布することで、ダイオード部80の上面21側の蓄積キャリアを効果的に低減することができる。このため、ダイオード部80のソフトリカバリーを達成することができる。
【0099】
本例の半導体装置100は、半導体基板10の上面視で、トランジスタ部70におけるトレンチ部の主方向と、ダイオード部80におけるトレンチ部の主方向とが異なる。図2aおよび図2bに示す通り、トランジスタ部70におけるトレンチ部の主方向と、ダイオード部80におけるトレンチ部の主方向とが直交する場合、ダイオード部80のダミートレンチ部30の側壁はYZ面であるのに対し、トランジスタ部70のゲートトレンチ部40およびダミートレンチ部30の側壁はXZ面となる。即ち、ダイオード部80のダミートレンチ部30には、トランジスタ部70のゲートトレンチ部40およびダミートレンチ部30の側壁に相当するXZ面が存在しない。このため、トランジスタ部70において、ダイオード部80に隣接する領域に配置されるダミートレンチ部30およびゲートトレンチ部40の下部に集中するキャリアは、ダイオード部80のダミートレンチ部30のX軸方向における間を、Y軸方向負側に抜け易い。このため、トランジスタ部70のゲートトレンチ部40およびダミートレンチ部30における電界集中を緩和することができる。
【0100】
また、本例の半導体装置100は、半導体基板10の上面視で、トランジスタ部70におけるトレンチ部の主方向と、ダイオード部80におけるトレンチ部の主方向とが異なるので、トランジスタ部70のトレンチ部とダイオード部80のトレンチ部とが、平行に隣り合わせに配列されない。さらに、ダイオード部80のうち、トランジスタ部70に隣接する領域には第2ウェル領域13が設けられるので、トランジスタ部70のトレンチ部とダイオード部80のトレンチ部とが、平行に隣り合わせに配列される場合よりも、カソード領域82をトランジスタ部70から離して配置することができる。このため、トランジスタ部70のトレンチ部とダイオード部80のトレンチ部とが、平行に隣り合わせに配列される場合よりも、トランジスタ部70のエミッタ領域12から、ダイオード部80のカソード領域82への正孔の注入を抑制することができる。このため、ダイオード部80の逆回復特性を改善することができる。
【0101】
また、本例の半導体装置100は、ライフタイム制御領域72の端部KがY軸方向において位置A1と位置A2との間に設けられるので、トランジスタ部70のトレンチ部とダイオード部80のトレンチ部とが平行に隣り合わせに配列される場合よりも、ライフタイム制御領域72をトランジスタ部70から離して配置することができる。このため、トランジスタ部70のリーク電流を抑制することができる。また、トランジスタ部70のオン電圧とターンオフ損失のトレードオフを改善することができる。
【0102】
図2cは、図2aにおけるb-b'断面の一例を示す図である。b-b'断面は、第1ウェル領域11およびダイオード部80におけるベース領域14を通過するXZ面である。本例の半導体装置100は、b-b'断面において、半導体基板10、層間絶縁膜38、エミッタ電極52、ゲートランナー48、ゲート金属層50およびコレクタ電極24を有する。エミッタ電極52は、上面21および層間絶縁膜38の上面に設けられる。ゲート金属層50は、上面21および層間絶縁膜38の上面に設けられる。
【0103】
半導体基板10は、第1導電型のドリフト領域18を備える。ダミートレンチ部30は、図2bのa-a'断面におけるトランジスタ部70のダミートレンチ部30と同一の構造を有してよい。
【0104】
第3メサ部66において、ドリフト領域18の上方には、ダミートレンチ部30に接して一つ以上の蓄積領域16が設けられてよい。図2cに示す半導体装置100は、蓄積領域16が、Z軸方向に一つ設けられる一例を示している。蓄積領域16が複数設けられる場合は、それぞれの蓄積領域16はZ軸方向に並んで配置されてよい。蓄積領域16のドーピング濃度は、トランジスタ部70における蓄積領域16のドーピング濃度と等しくてよい。第3メサ部66には、蓄積領域16が設けられなくてもよい。
【0105】
第3メサ部66には、蓄積領域16の上方には、上面21に接して、且つ、ダミートレンチ部30に接して、ベース領域14が設けられる。なお、図2cにおけるX軸方向最も負側のダミートレンチ部30と、第1ウェル領域11とのX軸方向における間にも、蓄積領域16およびベース領域が設けられてよい。
【0106】
b-b'断面において、ゲートランナー48およびゲート金属層50の下方には、第1ウェル領域11が設けられる。第1ウェル領域11は、X軸方向において、X軸方向の最も負側に設けられるダミートレンチ部30にX軸方向負側で接するベース領域14および蓄積領域16に接する位置から、図1におけるX軸方向負側のトランジスタ部70まで、ゲート金属層50の下方を通って連続的に設けられてよい。
【0107】
第1ウェル領域11の上面の一部の上方には、ゲートランナー48およびゲート金属層50が設けられる。ゲートランナー48は、層間絶縁膜38の内部に設けられてよい。層間絶縁膜の上面には、エミッタ電極およびゲート金属層50が設けられる。
【0108】
半導体装置100は、b-b'断面において、ライフタイム制御領域72を有してよい。ライフタイム制御領域72のX軸方向の端部K'は、図2cに示す通り、X軸方向において位置B1と位置B2との間、即ちカソード領域82とコレクタ領域22との境界と、第1ウェル領域11のX軸方向正側の端との間に配置されてよい。ライフタイム制御領域72のX軸方向正側の端部は、図1におけるカソード領域82のX軸方向正側の端と、カソード領域82よりもX軸方向正側に設けられる第1ウェル領域11のX軸方向負側の端との間に設けられてよい。即ち、ライフタイム制御領域72は、X軸方向において、半導体基板10の上面視で、カソード領域82を含むように設けられてよい。
【0109】
本例の半導体装置100は、半導体基板10の上面視で、ダイオード部80にライフタイム制御領域72が、カソード領域82を含むように設けられるので、ダイオード部80の上面21側の蓄積キャリアを効果的に低減することができる。このため、ダイオード部80のソフトリカバリーを達成することができる。
【0110】
図3aは、比較例の半導体装置150の上面の一例を示す図である。比較例の半導体装置150は、トランジスタ部270およびダイオード部280を備える半導体チップである。トランジスタ部270は、IGBT等のトランジスタを含む。ダイオード部280は、半導体基板10の上面においてトランジスタ部270と隣接して設けられたFWD等のダイオードを含む。
【0111】
比較例の半導体装置150において、トランジスタ部270のY軸方向の幅は、600μm以上である。また、ダイオード部280のY軸方向の幅は、200μm以上である。比較例の半導体装置150は、トランジスタ部270のY軸方向の幅を600μm以上とし、且つ、ダイオード部280のY軸方向の幅を200μm以上とすることで、トランジスタ部270のスナップバック現象を防ぐことができる。
【0112】
活性部60には、トランジスタ部270およびダイオード部280が、X軸方向およびY軸方向に複数設けられてよい。図3aにおいては、トランジスタ部270がX軸方向に2つおよびY軸方向に5つ、並びにダイオード部280がX軸方向に2つおよびY軸方向に4つ、設けられる一例を示している。それぞれのダイオード部280には、半導体基板10の下面に第1導電型のカソード領域282が設けられている。
【0113】
図3bは、図3aにおける領域Bの拡大図である。図3bに示す通り、比較例の半導体装置150は、半導体基板10の上面視で、ダイオード部280におけるダミートレンチ部230の主方向が、トランジスタ部270におけるゲートトレンチ部240が主方向と等しい。即ち、ダイオード部280におけるトレンチ部と、トランジスタ部270におけるトレンチ部は、同じ主方向(本例ではX軸方向)に延伸する。
【0114】
比較例の半導体装置150において、トランジスタ部270に重なって設けられたコンタクトホール254の主方向と、ダイオード部280に重なって設けられたコンタクトホール254の主方向とは、図3bに示す通り、等しい。即ち、半導体基板10の上面視で、トランジスタ部270に重なって設けられたコンタクトホール254と、ダイオード部280に重なって設けられたコンタクトホール254とは、同じ主方向(本例ではX軸方向)に延伸する。
【0115】
図3cは、図3bにおけるz-z'断面を示す図である。z-z'断面は、エミッタ領域12、コンタクト領域15およびベース領域14を通過するYZ面である。比較例の半導体装置150は、z-z'断面において、半導体基板10、層間絶縁膜38、エミッタ電極52およびコレクタ電極24を有する。エミッタ電極52は、上面21および層間絶縁膜38の上面に設けられる。また、ダイオード部280には、上面21側にライフタイム制御領域72が設けられる。ライフタイム制御領域72の端部Kは、コレクタ領域22とカソード領域82との境界よりもY軸方向正側に設けられる。端部Kと当該境界とのY軸方向における距離は、約150μmである。
【0116】
比較例の半導体装置150において、トランジスタ部270におけるトレンチ部の主方向と、ダイオード部280におけるトレンチ部の主方向は、図3bに示す通り、共にX軸方向である。このため、z-z'断面において、ダイオード部280のダミートレンチ部230の側壁と、トランジスタ部270におけるゲートトレンチ部240およびダミートレンチ部230の側壁は、共にXZ面となる。このため、トランジスタ部270において、ダイオード部280に隣接する領域に配置されるダミートレンチ部230およびゲートトレンチ部240の下部に集中するキャリアは、ダイオード部280のダミートレンチ部230が障壁となるので、Y軸方向負側に抜けにくい。このため、比較例の半導体装置150は、トランジスタ部270のゲートトレンチ部240およびダミートレンチ部230における電界集中を緩和することができない。
【0117】
また、比較例の半導体装置150は、ライフタイム制御領域72の端部Kがトランジスタ部270に設けられる。このため、トランジスタ部270のリーク電流特性が悪化する。
【0118】
図4aは、図2aにおけるa-a'断面の他の一例を示す図である。本例の半導体装置100は、図4aに示す通り、図2bに示す半導体装置100において、ライフタイム制御領域72の端部Kが、Y軸方向において位置A2と位置A3との間に配置される点で、図2bに示す半導体装置100と異なる。
【0119】
本例の半導体装置100は、ライフタイム制御領域72の端部Kが、Y軸方向において位置A2と位置A3との間に設けられるので、トランジスタ部70のトレンチ部とダイオード部80のトレンチ部とが平行に隣り合わせに配列される場合よりも、ライフタイム制御領域72をトランジスタ部70から離して配置することができる。このため、トランジスタ部70のリーク電流を抑制することができる。また、トランジスタ部70のオン電圧とターンオフ損失のトレードオフを改善することができる。
【0120】
図4bは、図2aにおけるa-a'断面の他の一例を示す図である。本例の半導体装置100は、図4bに示す通り、図2bに示す半導体装置100において、ライフタイム制御領域72の端部Kが、Y軸方向において位置A3と位置A4との間に配置される点で、図2bに示す半導体装置100と異なる。即ち、端部Kは、トランジスタ部70に設けられるが、ゲートトレンチ部40の下方には設けられない。
【0121】
本例の半導体装置100は、ライフタイム制御領域72の端部Kが、Y軸方向において位置A3と位置A4との間に設けられるので、図2bおよび図4aに示す半導体装置100よりも、トランジスタ部70のエミッタ領域12から、ダイオード部80のカソード領域82への正孔の注入を、より抑制することができる。このため、ダイオード部80の逆回復特性を、より改善することができる。また、端部Kがトランジスタ部70のゲートトレンチ部40の下方には配置されないため、トランジスタ部70のオン電圧とターンオフ損失のトレードオフを改善することができる。
【0122】
図5aは、図2aにおけるb-b'断面の他の一例を示す図である。本例の半導体装置100は、図5aに示す通り、図2cに示す半導体装置100において、ライフタイム制御領域72の端部K'が、X軸方向において位置B2と位置B3との間に配置される点で、図2bに示す半導体装置100と異なる。即ち、本例において、端部K'は第1ウェル領域11の下方に設けられる。ライフタイム制御領域72のX軸方向正側の端部は、図1におけるカソード領域82のX軸方向正側の端よりも、X軸方向正側に設けられる第1ウェル領域11の下方に設けられてよい。即ち、ライフタイム制御領域72は、X軸方向において、半導体基板10の上面視で、カソード領域82を含むように設けられてよい。
【0123】
図5bは、図2aにおけるb-b'断面の他の一例を示す図である。本例の半導体装置100は、図5bに示す通り、図2cに示す半導体装置100において、ライフタイム制御領域72の端部K'が、X軸方向において位置B3と位置B4との間に配置される点で、図2bに示す半導体装置100と異なる。即ち、本例において、端部K'は第1ウェル領域11の下方且つゲートランナー48の下方に設けられる。ライフタイム制御領域72のX軸方向正側の端部は、図1におけるカソード領域82のX軸方向正側の端よりも、X軸方向正側に設けられる第1ウェル領域11およびゲートランナー48の下方に設けられてよい。即ち、ライフタイム制御領域72は、X軸方向において、半導体基板10の上面視で、カソード領域82を含むように設けられてよい。
【0124】
図5cは、図2aにおけるb-b'断面の他の一例を示す図である。本例の半導体装置100は、図5cに示す通り、図2cに示す半導体装置100において、ライフタイム制御領域72が、X軸方向においてb-b'断面の全体に設けられる点で、図2bに示す半導体装置100と異なる。ライフタイム制御領域72は、位置B4よりもX軸方向負側において、図1においてゲート金属層50のX軸方向負側に設けられるトランジスタ部70まで、連続して設けられてよい。ライフタイム制御領域72のX軸方向正側の端部は、図1におけるX軸方向正側の外周領域61まで設けられてよい。即ち、ライフタイム制御領域72は、X軸方向において、半導体基板10の上面視で、カソード領域82を含むように設けられてよい。
【0125】
図5a、図5bおよび図5cに示す半導体装置100は、半導体基板10の上面視で、ダイオード部80にライフタイム制御領域72が、カソード領域82を含むように設けられるので、ダイオード部80の上面21側の蓄積キャリアを効果的に低減することができる。このため、ダイオード部80のソフトリカバリーを達成することができる。
【0126】
図6aは、図1における領域Aの他の拡大図である。図6aに示す半導体装置100は、図2aに示す半導体装置100において、ダイオード部80と対向する位置まで延伸した第1ウェル領域11の上方に設けられたコンタクトホール54をさらに備える点で、図2aに示す半導体装置100と異なる。
【0127】
ダイオード部80とX軸方向に対向する位置において、半導体基板10の上面視で第1ウェル領域11のY軸方向の境界と重なって設けられるダミートレンチ部30は、トレンチ部におけるX軸方向の中心が第1ウェル領域11のY軸方向の境界と一致するように設けられてよい。半導体基板10の上面視で、第1ウェル領域11と重なって設けられるコンタクトホール54は、第1ウェル領域11と重なって設けられる2本のダミートレンチ部30のX軸方向における中心に設けられてよい。
【0128】
図6bは、図6aにおけるc-c'断面の一例を示す図である。本例の半導体装置100は、図6bに示すように、第1ウェル領域11のZ軸方向の境界上に、ダミートレンチ部30が設けられる。また、X軸方向の最も負側のダミートレンチ部30は、第1ウェル領域11に、トレンチ部の側壁を囲まれるように設けられる。
【0129】
位置B5は、ゲートランナー48の上面に設けられる層間絶縁膜38の、X軸方向正側の端におけるX軸方向の位置である。ライフタイム制御領域72は、図6bに示すように、Z軸方向において第1ウェル領域11の上方に設けられたコンタクトホール54と重なるように設けられてよい。ライフタイム制御領域72のX軸方向の端部K'は、図6bに示す通り、X軸方向において位置B2と位置B5との間、即ち、第1ウェル領域11のX軸方向負側の端と、ゲートランナー48の上面に設けられる層間絶縁膜38のX軸方向正側の端との間に設けられてよい。ライフタイム制御領域72のX軸方向正側の端部は、図1におけるカソード領域82のX軸方向正側の端よりもX軸方向正側まで設けられてよい。即ち、ライフタイム制御領域72は、X軸方向において、半導体基板10の上面視で、カソード領域82を含むように設けられてよい。
【0130】
本例の半導体装置100は、半導体基板10の上面視で、ダイオード部80にライフタイム制御領域72が、カソード領域82を含むように設けられるので、ダイオード部80の上面21側の蓄積キャリアを効果的に低減することができる。このため、ダイオード部80のソフトリカバリーを達成することができる。
【0131】
図7aは、図1における領域Aの他の拡大図である。図7aに示す半導体装置100は、図6aに示す半導体装置100において、ダイオード部80と対向する位置まで延伸した第1ウェル領域11の上方に、コンタクトホール54が複数設けられる点で、図6aに示す半導体装置100と異なる。本例の半導体装置100においては、半導体基板10の上面視で、ダイオード部80と対向する位置まで延伸した第1ウェル領域11の上方に設けられたダミートレンチ部30と、ゲートランナー48とのX軸方向における間にも、コンタクトホール54が設けられる。
【0132】
図7bは、図7aにおけるd-d'断面の一例を示す図である。ライフタイム制御領域72は、図7bに示すように、Z軸方向において第1ウェル領域11の上方に設けられた何れのコンタクトホール54とも重なるように設けられてよい。ライフタイム制御領域72のX軸方向の端部K'は、図7bに示す通り、X軸方向において位置B2と位置B5との間に設けられてよい。ライフタイム制御領域72のX軸方向正側の端部は、図1におけるカソード領域82のX軸方向正側の端よりもX軸方向正側まで設けられてよい。即ち、ライフタイム制御領域72は、X軸方向において、半導体基板10の上面視で、カソード領域82を含むように設けられてよい。
【0133】
本例の半導体装置100は、半導体基板10の上面視で、ダイオード部80にライフタイム制御領域72が、カソード領域82を含むように設けられるので、ダイオード部80の上面21側の蓄積キャリアを効果的に低減することができる。このため、ダイオード部80のソフトリカバリーを達成することができる。
【0134】
図8aは、図1における領域Aの他の拡大図である。図8aに示す半導体装置100は、図7aに示す半導体装置100において、ダイオード部80およびダイオード部80に対向する第1ウェル領域11に設けられ、Y軸方向に延伸するU字形状のダミートレンチ部30が、直線形状に設けられる点で、図aに示す半導体装置100と異なる。
【0135】
ダミートレンチ部30は、第1ウェル領域11に設けられてよいが、設けられなくてもよい。図8aは、ダミートレンチ部30が第1ウェル領域11に設けられる一例を示している。
【0136】
コンタクトホール54は、第1ウェル領域11の上方に設けられてよいが、設けられなくてもよい。図8aは、コンタクトホール54が第1ウェル領域11の上方に設けられる一例を示している。
【0137】
図8bは、図8aにおけるe-e'断面の一例を示す図である。本例の半導体装置100におけるe-e'断面は、図7bに示す半導体装置100のd-d'断面と同じである。
【0138】
本例の半導体装置100は、半導体基板10の上面視で、ダイオード部80にライフタイム制御領域72が、カソード領域82を含むように設けられるので、ダイオード部80の上面21側の蓄積キャリアを効果的に低減することができる。このため、ダイオード部80のソフトリカバリーを達成することができる。
【0139】
図9は、本実施形態に係る半導体装置100の上面の他の一例を示す図である。本例の半導体装置100は、図1に示す半導体装置100において、X軸方向正側にトランジスタ部70が一つおよびダイオード部80が2つ設けられ、当該トランジスタ部70がY軸方向において当該ダイオード部80に挟まれる点で、図1に示す半導体装置100と異なる。図9に示す通り、本例の半導体装置100において、ダイオード部80は、半導体基板10の上面視で第1ウェル領域11および第2ウェル領域13に囲まれていてよい。
【0140】
図10aは、図9における領域Cの拡大図である。図10aは、トランジスタ部70とダイオード部80とが隣り合う領域、並びにトランジスタ部70とゲート金属層50とが隣り合う領域およびダイオード部80とゲート金属層50とが隣り合う領域を、拡大して示している。図10aに示す通り、本例の半導体装置100は、図2aに示す半導体装置100を、Y軸方向に反転させた構成に等しい。
【0141】
本例の半導体装置100においても、第1ウェル領域11および第2ウェル領域13は、図10aに示す通り、半導体基板10の上面視でつながっていてよい。第1ウェル領域11および第2ウェル領域13は、導電型およびドーピング濃度が共に等しい、一体のウェル領域であってもよい。
【0142】
図10bは、図10aにおけるf-f'断面の一例を示す図である。本例の半導体装置100におけるf-f'断面の構成は、図2bに示す半導体装置100におけるa-a'断面の構成を、Y軸方向に反転させた構成に等しい。
【0143】
本例の半導体装置100は、トランジスタ部70におけるトレンチ部の主方向と、ダイオード部80におけるトレンチ部の主方向とが直交する。このため、ダイオード部80のダミートレンチ部30の側壁はYZ面であるのに対し、トランジスタ部70のゲートトレンチ部40およびダミートレンチ部30の側壁はXZ面となる。即ち、ダイオード部80のダミートレンチ部30には、トランジスタ部70のゲートトレンチ部40およびダミートレンチ部30の側壁に相当するXZ面が存在しない。このため、トランジスタ部70において、ダイオード部80に隣接する領域に配置されるダミートレンチ部30およびゲートトレンチ部40の下部に集中するキャリアは、ダイオード部80のダミートレンチ部30のX軸方向における間を、Y軸方向負側に抜け易い。このため、トランジスタ部70のゲートトレンチ部40およびダミートレンチ部30における電界集中を緩和することができる。
【0144】
また、本例の半導体装置100は、半導体基板10の上面視で、トランジスタ部70におけるトレンチ部の主方向と、ダイオード部80におけるトレンチ部の主方向とが直交するので、トランジスタ部70のトレンチ部とダイオード部80のトレンチ部とが、平行に隣り合わせに配列されない。さらに、ダイオード部80のうち、トランジスタ部70に隣接する領域には第2ウェル領域13が設けられるので、トランジスタ部70のトレンチ部とダイオード部80のトレンチ部とが、平行に隣り合わせに配列される場合よりも、カソード領域82をトランジスタ部70から離して配置することができる。このため、トランジスタ部70のトレンチ部とダイオード部80のトレンチ部とが、平行に隣り合わせに配列される場合よりも、トランジスタ部70のエミッタ領域12から、ダイオード部80のカソード領域82への正孔の注入を抑制することができる。このため、ダイオード部80の逆回復特性を改善することができる。
【0145】
また、本例の半導体装置100は、ライフタイム制御領域72の端部KがY軸方向において位置A1と位置A2との間に設けられるので、トランジスタ部70のトレンチ部とダイオード部80のトレンチ部とが平行に隣り合わせに配列される場合よりも、ライフタイム制御領域72をトランジスタ部70から離して配置することができる。このため、トランジスタ部70のリーク電流を抑制することができる。また、トランジスタ部70のオン電圧とターンオフ損失のトレードオフを改善することができる。
【0146】
図10cは、図10aにおけるg-g'断面の一例を示す図である。g-g'断面は、第1ウェル領域11およびダイオード部80におけるベース領域14を通過するXZ面である。本例の半導体装置100におけるg-g'断面は、図2cに示す半導体装置100におけるb-b'断面の構成に等しい。
【0147】
本例の半導体装置100は、g-g'断面において、ライフタイム制御領域72を有してよい。ライフタイム制御領域72のX軸方向の端部K'は、図10cに示す通り、X軸方向において位置B1と位置B2との間、即ちカソード領域82とコレクタ領域22との境界と、第1ウェル領域11のX軸方向正側の端との間に配置されてよい。ライフタイム制御領域72のX軸方向正側の端部は、図9におけるカソード領域82のX軸方向正側の端と、カソード領域82よりもX軸方向正側に設けられる第1ウェル領域11のX軸方向負側の端との間に設けられてよい。即ち、ライフタイム制御領域72は、X軸方向において、半導体基板10の上面視で、カソード領域82を含むように設けられてよい。
【0148】
本例の半導体装置100は、半導体基板10の上面視で、ダイオード部80にライフタイム制御領域72が、カソード領域82を含むように設けられるので、ダイオード部80の上面21側の蓄積キャリアを効果的に低減することができる。このため、ダイオード部80のソフトリカバリーを達成することができる。
【0149】
図11は、本実施形態に係る半導体装置100の上面の他の一例を示す図である。本例の半導体装置100は、X軸方向正側にトランジスタ部70のみが一つ設けられ、X軸方向負側に、温度センス配線92を挟んでダイオード部80が2つ設けられる点で、図1に示す半導体装置100と異なる。図11に示す通り、本例の半導体装置100において、ダイオード部80は、半導体基板10の上面視で第1ウェル領域11に囲まれていてよい。
【0150】
図12aは、図11における領域D1の拡大図である。図12aは、トランジスタ部70とゲート金属層50とが隣り合う領域を拡大して示している。図12aに示す通り、本例の半導体装置100は、トランジスタ部70において、1つ以上のゲートトレンチ部40および1つ以上のダミートレンチ部30が設けられる。ゲートトレンチ部40は、半導体基板10の上面視において、主方向(本例ではX軸方向)に沿って延伸している。ゲートトレンチ部40は、主方向に延伸する2つの延伸部分39と、2つの延伸部分39を接続する接続部分41を有してよい。1つ以上のゲートトレンチ部40および1つ以上のダミートレンチ部30は、所定の配列方向(本例ではY軸方向)に沿って所定の間隔で配列される。
【0151】
トランジスタ部70において、少なくとも一つのダミートレンチ部30が、ゲートトレンチ部40のそれぞれの延伸部分39の間に設けられる。ダミートレンチ部30は、主方向(本例においてはX軸方向)に延伸する直線形状であってよい。
【0152】
端部Sは、図12aにおいて、トランジスタ部70におけるゲートトレンチ部40のX軸方向負側の端である。また、トランジスタ部70におけるダミートレンチ部30のX軸方向負側の端である。領域Aの外側であるが、トランジスタ部70におけるゲートトレンチ部40およびダミートレンチ部30は、それぞれX軸方向正側の端においても、端部Sを有してよい。
【0153】
本例の半導体装置100は、トランジスタ部70において、上面21に露出したエミッタ領域12、ベース領域14およびコンタクト領域15を備える。トランジスタ部70のX軸方向負側には、上面21に露出した第1ウェル領域11が設けられる。第1ウェル領域11は、半導体基板10の上面視において、半導体基板10に、端部Sと重なって設けられてよい。
【0154】
図12bは、図11における領域D2の拡大図である。図12bは、ダイオード部80とゲート金属層50とが隣り合う領域を拡大して示している。図12bに示す通り、本例の半導体装置100は、ダイオード部80において、1つ以上のダミートレンチ部30が設けられる。
【0155】
ダミートレンチ部30は、半導体基板10の上面視において、主方向(本例ではY軸方向)に沿って延伸している。ダイオード部80におけるトレンチ部が延伸する主方向と、図12aに示すトランジスタ部70におけるトレンチ部が延伸する主方向は、異なっていてよい。ダイオード部80におけるトレンチ部の延伸方向と、トランジスタ部70におけるトレンチ部の延伸方向は、半導体基板10の上面視で直交してよい。
【0156】
ダミートレンチ部30は、主方向に延伸する2つの延伸部分29と、2つの延伸部分29を接続する接続部分31を有してよい。1つ以上のダミートレンチ部30は、所定の配列方向(本例ではX軸方向)に沿って所定の間隔で配列される。
【0157】
本例の半導体装置100は、ダイオード部80において、上面21に露出したベース領域14を備える。ダイオード部80のX軸方向正側には、上面21に露出した第1ウェル領域11が設けられる。ダイオード部80のY軸方向負側に隣接する領域にも、上面21に露出した第1ウェル領域11が設けられる。なお、ダイオード部80のX軸方向正側に設けられる第1ウェル領域11は、図12aに示すトランジスタ部70のX軸方向負側に設けられる第1ウェル領域11と、半導体基板10の内部でX軸方向につながっていてよい。
【0158】
図12cは、図12aにおけるh-h'断面の一例を示す図である。h-h'断面は、トランジスタ部70において、エミッタ領域12を通過するYZ面である。本例の半導体装置100は、h-h'断面において、ゲートトレンチ部40およびダミートレンチ部30に接して、上面21からエミッタ領域12、ベース領域14および蓄積領域16が順に設けられる。蓄積領域の下方にはドリフト領域18が設けられる。
【0159】
図12dは、図12bにおけるj-j'断面の一例を示す図である。本例の半導体装置100におけるj-j'断面の構成は、図2cに示す半導体装置100におけるb-b'断面の構成を、X軸方向に反転させた構成に等しい。
【0160】
本例の半導体装置100は、半導体基板10の上面視で、トランジスタ部70におけるトレンチ部の主方向と、ダイオード部80におけるトレンチ部の主方向とが直交するので、トランジスタ部70のトレンチ部とダイオード部80のトレンチ部とが、平行に隣り合わせに配列されない。このため、トランジスタ部70のトレンチ部とダイオード部80のトレンチ部とが、平行に隣り合わせに配列される場合よりも、トランジスタ部70のエミッタ領域12から、ダイオード部80のカソード領域82への正孔の注入を抑制することができる。このため、ダイオード部80の逆回復特性を改善することができる。
【0161】
図13は、本実施形態に係る半導体装置100の上面の他の一例を示す図である。本例の半導体装置100は、図1に示す半導体装置100において、X軸方向にトランジスタ部70およびダイオード部80が2つ設けられ、Y軸方向にトランジスタ部70が3つおよびダイオード部80が2つ設けられる点で、図1に示す半導体装置100と異なる。また、トランジスタ部70およびダイオード部80のX軸方向における間に、ゲート金属層50が設けられない点で、図1に示す半導体装置100と異なる。
【0162】
図14aは、図13における領域Eの拡大図である。図14aは、2つのトランジスタ部70および当該2つのトランジスタ部70にY軸方向に挟まれるダイオード部80と、ゲート金属層50とが隣り合う領域を拡大して示している。図14aに示す通り、本例の半導体装置100は、トランジスタ部70において、1つ以上のゲートトレンチ部40および1つ以上のダミートレンチ部30が設けられる。また、ダイオード部80において、1つ以上のダミートレンチ部30が設けられる。
【0163】
ゲートトレンチ部40は、半導体基板10の上面視において、主方向(本例ではX軸方向)に沿って延伸している。ゲートトレンチ部40は、主方向に延伸する2つの延伸部分39と、2つの延伸部分39を接続する接続部分41を有してよい。1つ以上のゲートトレンチ部40および1つ以上のダミートレンチ部30は、所定の配列方向(本例ではY軸方向)に沿って所定の間隔で配列される。
【0164】
トランジスタ部70において、少なくとも一つのダミートレンチ部30が、ゲートトレンチ部40のそれぞれの延伸部分39の間に設けられる。ダミートレンチ部30は、主方向(本例においてはX軸方向)に延伸する直線形状であってよい。
【0165】
ダイオード部80において、ダミートレンチ部30は、半導体基板10の上面視において、主方向(本例ではY軸方向)に沿って延伸している。ダイオード部80におけるトレンチ部が延伸する主方向と、トランジスタ部70におけるトレンチ部が延伸する主方向は、異なっていてよい。ダイオード部80におけるトレンチ部の延伸方向と、トランジスタ部70におけるトレンチ部の延伸方向は、半導体基板10の上面視で直交してよい。
【0166】
本例の半導体装置100は、トランジスタ部70において、上面21に露出したエミッタ領域12、ベース領域14およびコンタクト領域15を備える。また、ダイオード部80において、上面21に露出したベース領域14を備える。
【0167】
トランジスタ部70およびダイオード部80のX軸方向負側には、上面21に露出した第1ウェル領域11が設けられる。第1ウェル領域11は、半導体基板10の上面視において、半導体基板10に、端部Sと重なって設けられてよい。また、ダイオード部80にY軸方向正側および負側で隣り合うトランジスタ部70とのY軸方向における間には、それぞれ第2ウェル領域13が設けられる。
【0168】
図14bは、図14aにおけるk-k'断面の一例を示す図である。k-k'断面は、第2ウェル領域13、並びにトランジスタ部70におけるコンタクト領域15およびダイオード部80におけるベース領域14を通過するYZ面である。
【0169】
ダイオード部80には、ライフタイム制御領域72が設けられる。ライフタイム制御領域72は、半導体基板10の厚さTの1/2よりも、半導体基板10の深さ方向に浅い位置に設けられてよい。ライフタイム制御領域72は、第2ウェル領域13よりも深い位置に設けられてよい。
【0170】
ライフタイム制御領域72は、ダイオード部80に設けられてよい。ライフタイム制御領域72のY軸方向正側の端部K1は、図14bに示す通り、Y軸方向において位置A1と位置A2との間に配置されてよい。ライフタイム制御領域72のY軸方向負側の端部K1は、Y軸方向において位置A1'と位置A2'との間に配置されてよい。即ち、ライフタイム制御領域72は、半導体基板10の上面視で、カソード領域82をY軸方向に覆うように設けられてよい。
【0171】
ライフタイム制御領域72は、図14bに示すライフタイム制御領域72のZ軸方向の位置をピーク濃度として、当該位置よりも上面21側に、ピーク濃度よりも低い濃度のライフタイムキラーが分布してよい。なお、ライフタイム制御領域72は、トランジスタ部70におけるゲートトレンチ部40の下方には設けられなくてよい。
【0172】
本例の半導体装置100は、上面21側に、ピーク濃度よりも低い濃度のライフタイムキラーが分布することで、ダイオード部80の上面21側の蓄積キャリアを効果的に低減することができる。このため、ダイオード部80のソフトリカバリーを達成することができる。
【0173】
本例の半導体装置100は、半導体基板10の上面視で、トランジスタ部70におけるトレンチ部の主方向と、ダイオード部80におけるトレンチ部の主方向とが異なる。図14aおよび図14bに示す通り、トランジスタ部70におけるトレンチ部の主方向と、ダイオード部80におけるトレンチ部の主方向とが直交する場合、ダイオード部80のダミートレンチ部30の側壁はYZ面であるのに対し、トランジスタ部70のゲートトレンチ部40およびダミートレンチ部30の側壁はXZ面となる。即ち、ダイオード部80のダミートレンチ部30には、トランジスタ部70のゲートトレンチ部40およびダミートレンチ部30の側壁に相当するXZ面が存在しない。このため、トランジスタ部70において、ダイオード部80に隣接する領域に配置されるダミートレンチ部30およびゲートトレンチ部40の下部に集中するキャリアは、ダイオード部80のダミートレンチ部30のX軸方向における間を、Y軸方向負側に抜け易い。このため、トランジスタ部70のゲートトレンチ部40およびダミートレンチ部30における電界集中を緩和することができる。
【0174】
また、本例の半導体装置100は、半導体基板10の上面視で、トランジスタ部70におけるトレンチ部の主方向と、ダイオード部80におけるトレンチ部の主方向とが異なるので、トランジスタ部70のトレンチ部とダイオード部80のトレンチ部とが、平行に隣り合わせに配列されない。さらに、ダイオード部80のうち、トランジスタ部70に隣接する領域には第2ウェル領域13が設けられるので、トランジスタ部70のトレンチ部とダイオード部80のトレンチ部とが、平行に隣り合わせに配列される場合よりも、カソード領域82をトランジスタ部70から離して配置することができる。このため、トランジスタ部70のトレンチ部とダイオード部80のトレンチ部とが、平行に隣り合わせに配列される場合よりも、トランジスタ部70のエミッタ領域12から、ダイオード部80のカソード領域82への正孔の注入を抑制することができる。このため、ダイオード部80の逆回復特性を改善することができる。
【0175】
また、本例の半導体装置100は、ライフタイム制御領域72の端部KがY軸方向において位置A1と位置A2との間に設けられるので、トランジスタ部70のトレンチ部とダイオード部80のトレンチ部とが平行に隣り合わせに配列される場合よりも、ライフタイム制御領域72をトランジスタ部70から離して配置することができる。このため、トランジスタ部70のリーク電流を抑制することができる。また、トランジスタ部70のオン電圧とターンオフ損失のトレードオフを改善することができる。
【0176】
図14cは、図14aにおけるm-m'断面の一例を示す図である。m-m'断面は、ダイオード部80におけるベース領域14および第1ウェル領域11を通過するXZ面である。本例の半導体装置100におけるm-m'断面の構成は、図2cの半導体装置100におけるb-b'断面の構成と等しい。
【0177】
図15は、本実施形態に係る半導体装置100の上面の他の一例を示す図である。本例の半導体装置100は、図13に示す半導体装置100において、トランジスタ部70がX軸方向に2つおよびY軸方向に1つ設けられ、2つのダイオード部80が、それぞれのトランジスタ部70に含まれるように設けられる点で、図13に示す半導体装置100と異なる。
【0178】
ダイオード部80とトランジスタ部70との境界には、第2ウェル領域13が設けられる。ダイオード部80は、第2ウェル領域13に囲まれるように設けられてよい。
【0179】
図16aは、図15における領域Fの拡大図である。図16aは、ダイオード部80のX軸方向負側の端と、当該ダイオード部80の周囲に設けられるトランジスタ部70とを、拡大して示している。本例においては、ダイオード部80にX軸方向に隣り合う領域に、トランジスタ部70が設けられる。
【0180】
本例の半導体装置100は、図16aに示す通り、トランジスタ部70において1つ以上のゲートトレンチ部40および1つ以上のダミートレンチ部30が設けられる。また、ダイオード部80において、1つ以上のダミートレンチ部30が設けられる。
【0181】
ダイオード部80とトランジスタ部70との境界には、第2ウェル領域13が設けられる。第2ウェル領域13は、半導体基板10の上面視で、ダイオード部80を囲うように設けられる。
【0182】
図16bは、図16aにおけるn-n'断面の一例を示す図である。n-n'断面は、第2ウェル領域13、並びにトランジスタ部70におけるコンタクト領域15およびダイオード部80におけるベース領域14を通過するYZ面である。本例の半導体装置100におけるn-n'断面の構成は、図14bに示す半導体装置100におけるk-k'断面の構成に等しい。
【0183】
図16cは、図16aにおけるq-q'断面の一例を示す図である。q-q'断面は、トランジスタ部70およびダイオード部80において、エミッタ領域12、コンタクト領域15およびベース領域14を通過するXZ面である。
【0184】
本例の半導体装置100は、q-q'断面において、ライフタイム制御領域72を有してよい。ライフタイム制御領域72のX軸方向の端部K'は、図16cに示す通り、X軸方向において位置B1と位置B2との間、即ちカソード領域82とコレクタ領域22との境界と、第2ウェル領域13のX軸方向正側の端との間に配置されてよい。ライフタイム制御領域72のX軸方向正側の端部は、図1におけるカソード領域82のX軸方向正側の端と、カソード領域82よりもX軸方向正側に設けられる第2ウェル領域13のX軸方向負側の端との間に設けられてよい。即ち、ライフタイム制御領域72は、X軸方向において、半導体基板10の上面視で、カソード領域82を含むように設けられてよい。
【0185】
本例の半導体装置100は、半導体基板10の上面視で、ダイオード部80にライフタイム制御領域72が、カソード領域82を含むように設けられるので、ダイオード部80の上面21側の蓄積キャリアを効果的に低減することができる。このため、ダイオード部80のソフトリカバリーを達成することができる。
【0186】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【0187】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【0188】
10・・・半導体基板、11・・・第1ウェル領域、12・・・エミッタ領域、13・・・第2ウェル領域、14・・・ベース領域、15・・・コンタクト領域、16・・・蓄積領域、18・・・ドリフト領域、20・・・バッファ領域、21・・・上面、22・・・コレクタ領域、23・・・下面、24・・・コレクタ電極、25・・・接続部、29・・・延伸部分、30・・・ダミートレンチ部、31・・・接続部分、32・・・ダミー絶縁膜、34・・・ダミー導電部、38・・・層間絶縁膜、39・・・延伸部分、40・・・ゲートトレンチ部、41・・接続部分、42・・・ゲート絶縁膜、44・・・ゲート導電部、48・・・ゲートランナー、49・・・コンタクトホール、50・・・ゲート金属層、51・・・ゲートランナー、52・・・エミッタ電極、54・・・コンタクトホール、56・・・コンタクトホール、58・・・電流センスパッド、59・・・電流センス部、60・・・活性部、61・・・外周領域、62・・・外周端、64・・・第1メサ部、65・・・第2メサ部、66・・・第3メサ部、70・・・トランジスタ部、72・・・ライフタイム制御領域、80・・・ダイオード部、82・・・カソード領域、90・・・温度センス部、92・・・温度センス配線、94・・・温度測定用パッド、96・・・検知部、100・・・半導体装置、150・・・半導体装置、230・・・ダミートレンチ部、240・・・ゲートトレンチ部、254・・・コンタクトホール、270・・・トランジスタ部、280・・・ダイオード部、282・・・カソード領域
図1
図2a
図2b
図2c
図3a
図3b
図3c
図4a
図4b
図5a
図5b
図5c
図6a
図6b
図7a
図7b
図8a
図8b
図9
図10a
図10b
図10c
図11
図12a
図12b
図12c
図12d
図13
図14a
図14b
図14c
図15
図16a
図16b
図16c