IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 富士電機株式会社の特許一覧
<>
  • 特許-ゲート駆動装置およびスイッチ装置 図1
  • 特許-ゲート駆動装置およびスイッチ装置 図2
  • 特許-ゲート駆動装置およびスイッチ装置 図3
  • 特許-ゲート駆動装置およびスイッチ装置 図4
  • 特許-ゲート駆動装置およびスイッチ装置 図5
  • 特許-ゲート駆動装置およびスイッチ装置 図6
  • 特許-ゲート駆動装置およびスイッチ装置 図7
  • 特許-ゲート駆動装置およびスイッチ装置 図8
  • 特許-ゲート駆動装置およびスイッチ装置 図9
  • 特許-ゲート駆動装置およびスイッチ装置 図10
  • 特許-ゲート駆動装置およびスイッチ装置 図11
  • 特許-ゲート駆動装置およびスイッチ装置 図12
  • 特許-ゲート駆動装置およびスイッチ装置 図13
  • 特許-ゲート駆動装置およびスイッチ装置 図14
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-06-20
(45)【発行日】2022-06-28
(54)【発明の名称】ゲート駆動装置およびスイッチ装置
(51)【国際特許分類】
   H02M 1/08 20060101AFI20220621BHJP
   H03K 17/08 20060101ALI20220621BHJP
   H03K 17/567 20060101ALI20220621BHJP
【FI】
H02M1/08 A
H03K17/08 Z
H03K17/567
【請求項の数】 27
(21)【出願番号】P 2018091618
(22)【出願日】2018-05-10
(65)【公開番号】P2019198187
(43)【公開日】2019-11-14
【審査請求日】2021-04-14
(73)【特許権者】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】110000877
【氏名又は名称】龍華国際特許業務法人
(72)【発明者】
【氏名】草刈 伸治
【審査官】遠藤 尊志
(56)【参考文献】
【文献】特開2013-110924(JP,A)
【文献】国際公開第2018/047561(WO,A1)
【文献】国際公開第2010/004715(WO,A1)
(58)【調査した分野】(Int.Cl.,DB名)
H02M 1/00- 1/44
H03K 17/00-17/70
(57)【特許請求の範囲】
【請求項1】
第1主端子および第2主端子の間を電気的に接続または切断する主スイッチング素子の制御端子を駆動する駆動装置であって、
電源の正側端子および前記制御端子の間を電気的に接続または切断する第1スイッチング素子と、
前記電源の正側端子および前記第2主端子の間を電気的に接続または切断する第2スイッチング素子と、
前記制御端子および前記電源の負側端子の間を電気的に接続または切断する第3スイッチング素子と、
前記第2主端子および前記電源の負側端子の間を電気的に接続または切断する第4スイッチング素子と
を備え、
前記第1スイッチング素子および前記第2スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第1経路における第1経路抵抗、前記第1スイッチング素子および前記第4スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第2経路における第2経路抵抗、前記第2スイッチング素子および前記第3スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第3経路における第3経路抵抗、前記第3スイッチング素子および前記第4スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第4経路における第4経路抵抗のうち少なくとも1つの抵抗値が他の少なくとも1つの抵抗値と異なり、
前記第1スイッチング素子を介した前記電源の正側端子および前記制御端子の間の第1接続抵抗、前記第2スイッチング素子を介した前記電源の正側端子および前記第2主端子の間の第2接続抵抗、前記第3スイッチング素子を介した前記制御端子および前記電源の負側端子の間の第3接続抵抗、ならびに前記第4スイッチング素子を介した前記第2主端子および前記電源の負側端子の間の第4接続抵抗のうち前記第2接続抵抗および前記第4接続抵抗の少なくとも1つが、前記第1接続抵抗および前記第3接続抵抗よりも大きい
駆動装置。
【請求項2】
第1主端子および第2主端子の間を電気的に接続または切断する主スイッチング素子の制御端子を駆動する駆動装置であって、
電源の正側端子および前記制御端子の間を電気的に接続または切断する第1スイッチング素子と、
前記電源の正側端子および前記第2主端子の間を電気的に接続または切断する第2スイッチング素子と、
前記制御端子および前記電源の負側端子の間を電気的に接続または切断する第3スイッチング素子と、
前記第2主端子および前記電源の負側端子の間を電気的に接続または切断する第4スイッチング素子と、
前記第2主端子および前記電源の負側端子の間に前記第4スイッチング素子と直列に接続された第2抵抗素子と
を備え、
前記第1スイッチング素子および前記第2スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第1経路における第1経路抵抗、前記第1スイッチング素子および前記第4スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第2経路における第2経路抵抗、前記第2スイッチング素子および前記第3スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第3経路における第3経路抵抗、前記第3スイッチング素子および前記第4スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第4経路における第4経路抵抗のうち少なくとも1つの抵抗値が他の少なくとも1つの抵抗値と異なる
駆動装置。
【請求項3】
第1主端子および第2主端子の間を電気的に接続または切断する主スイッチング素子の制御端子を駆動する駆動装置であって、
電源の正側端子および前記制御端子の間を電気的に接続または切断する第1スイッチング素子と、
前記電源の正側端子および前記第2主端子の間を電気的に接続または切断する第2スイッチング素子と、
前記制御端子および前記電源の負側端子の間を電気的に接続または切断する第3スイッチング素子と、
前記第2主端子および前記電源の負側端子の間を電気的に接続または切断する第4スイッチング素子と、
前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子、および前記第4スイッチング素子を制御する駆動制御部と
を備え、
前記第1スイッチング素子および前記第2スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第1経路における第1経路抵抗、前記第1スイッチング素子および前記第4スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第2経路における第2経路抵抗、前記第2スイッチング素子および前記第3スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第3経路における第3経路抵抗、前記第3スイッチング素子および前記第4スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第4経路における第4経路抵抗のうち少なくとも1つの抵抗値が他の少なくとも1つの抵抗値と異なり、
前記駆動制御部は、前記第2経路による接続から前記第3経路による接続への切替の間に、前記第1経路による接続を行う期間を設ける
駆動装置。
【請求項4】
第1主端子および第2主端子の間を電気的に接続または切断する主スイッチング素子の制御端子を駆動する駆動装置であって、
電源の正側端子および前記制御端子の間を電気的に接続または切断する第1スイッチング素子と、
前記電源の正側端子および前記第2主端子の間を電気的に接続または切断する第2スイッチング素子と、
前記制御端子および前記電源の負側端子の間を電気的に接続または切断する第3スイッチング素子と、
前記第2主端子および前記電源の負側端子の間を電気的に接続または切断する第4スイッチング素子と、
前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子、および前記第4スイッチング素子を制御する駆動制御部と
を備え、
前記第1スイッチング素子および前記第2スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第1経路における第1経路抵抗、前記第1スイッチング素子および前記第4スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第2経路における第2経路抵抗、前記第2スイッチング素子および前記第3スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第3経路における第3経路抵抗、前記第3スイッチング素子および前記第4スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第4経路における第4経路抵抗のうち少なくとも1つの抵抗値が他の少なくとも1つの抵抗値と異なり、
前記駆動制御部は、前記第2経路による接続から前記第3経路による接続への切替および前記第3経路による接続から前記第2経路による接続への切替のうちの少なくとも1つの切替の間に、前記第1経路および前記第4経路のうち抵抗が大きい経路による接続に切替えた後に前記第1経路および前記第4経路のうち抵抗が小さい経路による接続に切替える
駆動装置。
【請求項5】
第1主端子および第2主端子の間を電気的に接続または切断する主スイッチング素子の制御端子を駆動する駆動装置であって、
電源の正側端子および前記制御端子の間を電気的に接続または切断する第1スイッチング素子と、
前記電源の正側端子および前記第2主端子の間を電気的に接続または切断する第2スイッチング素子と、
前記制御端子および前記電源の負側端子の間を電気的に接続または切断する第3スイッチング素子と、
前記第2主端子および前記電源の負側端子の間を電気的に接続または切断する第4スイッチング素子と、
前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子、および前記第4スイッチング素子を制御する駆動制御部と
を備え、
前記第1スイッチング素子および前記第2スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第1経路における第1経路抵抗、前記第1スイッチング素子および前記第4スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第2経路における第2経路抵抗、前記第2スイッチング素子および前記第3スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第3経路における第3経路抵抗、前記第3スイッチング素子および前記第4スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第4経路における第4経路抵抗のうち少なくとも1つの抵抗値が他の少なくとも1つの抵抗値と異なり、
前記駆動制御部は、前記主スイッチング素子のスイッチングにおいて、前記第2経路による接続から前記第3経路による接続へと切替えた後に前記第1経路による接続または前記第4経路による接続へと切替えてスイッチングを終了させる
駆動装置。
【請求項6】
第1主端子および第2主端子の間を電気的に接続または切断する主スイッチング素子の制御端子を駆動する駆動装置であって、
電源の正側端子および前記制御端子の間を電気的に接続または切断する第1スイッチング素子と、
前記電源の正側端子および前記第2主端子の間を電気的に接続または切断する第2スイッチング素子と、
前記制御端子および前記電源の負側端子の間を電気的に接続または切断する第3スイッチング素子と、
前記第2主端子および前記電源の負側端子の間を電気的に接続または切断する第4スイッチング素子と、
前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子、および前記第4スイッチング素子を制御する駆動制御部と
を備え、
前記第1スイッチング素子および前記第2スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第1経路における第1経路抵抗、前記第1スイッチング素子および前記第4スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第2経路における第2経路抵抗、前記第2スイッチング素子および前記第3スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第3経路における第3経路抵抗、前記第3スイッチング素子および前記第4スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第4経路における第4経路抵抗のうち少なくとも1つの抵抗値が他の少なくとも1つの抵抗値と異なり、
前記駆動制御部は、前記電源を介さずに前記主スイッチング素子の前記制御端子および前記第2主端子間を接続する接続状態において、前記第1経路による接続および前記第4経路による接続のいずれを使用するかを設定可能である
駆動装置。
【請求項7】
第1主端子および第2主端子の間を電気的に接続または切断する主スイッチング素子の制御端子を駆動する駆動装置であって、
電源の正側端子および前記制御端子の間を電気的に接続または切断する第1スイッチング素子と、
前記電源の正側端子および前記第2主端子の間を電気的に接続または切断する第2スイッチング素子と、
前記制御端子および前記電源の負側端子の間を電気的に接続または切断する第3スイッチング素子と、
前記第2主端子および前記電源の負側端子の間を電気的に接続または切断する第4スイッチング素子と、
前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子、および前記第4スイッチング素子を制御する駆動制御部と
を備え、
前記第1スイッチング素子および前記第2スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第1経路における第1経路抵抗、前記第1スイッチング素子および前記第4スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第2経路における第2経路抵抗、前記第2スイッチング素子および前記第3スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第3経路における第3経路抵抗、前記第3スイッチング素子および前記第4スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第4経路における第4経路抵抗のうち少なくとも1つの抵抗値が他の少なくとも1つの抵抗値と異なり、
前記駆動制御部は、前記主スイッチング素子のオン期間またはオフ期間において、前記主スイッチング素子と直列に接続された対向スイッチング素子のスイッチング前に、前記第1経路または前記第4経路による接続から前記第3経路による接続へと切替える
駆動装置。
【請求項8】
前記第1スイッチング素子を介した前記電源の正側端子および前記制御端子の間の第1接続抵抗、前記第2スイッチング素子を介した前記電源の正側端子および前記第2主端子の間の第2接続抵抗、前記第3スイッチング素子を介した前記制御端子および前記電源の負側端子の間の第3接続抵抗、ならびに前記第4スイッチング素子を介した前記第2主端子および前記電源の負側端子の間の第4接続抵抗のうち少なくとも1つの抵抗値が他の少なくとも1つの抵抗値と異なる請求項2から7のいずれか一項に記載の駆動装置。
【請求項9】
前記第2接続抵抗および前記第4接続抵抗の少なくとも1つが、前記第1接続抵抗および前記第3接続抵抗よりも大きい請求項に記載の駆動装置。
【請求項10】
前記電源の正側端子および前記第2主端子の間に前記第2スイッチング素子と直列に接続された第1抵抗素子、および前記第2主端子および前記電源の負側端子の間に前記第4スイッチング素子と直列に接続された第2抵抗素子のうち少なくとも1つを更に備える請求項2を引用しない請求項に記載の駆動装置。
【請求項11】
前記第1スイッチング素子は、第1の前記電源の正側端子および前記制御端子の間に電気的に接続され、
前記第2スイッチング素子は、前記第1の電源とは出力電圧が異なる第2の前記電源の正側端子および前記第2主端子の間に電気的に接続され、
前記第3スイッチング素子は、前記制御端子と前記第1の電源および前記第2の電源の負側端子との間に電気的に接続され、
前記第4スイッチング素子は、前記第2主端子と前記第1の電源および前記第2の電源の負側端子の間に電気的に接続される
請求項10に記載の駆動装置。
【請求項12】
前記第2経路抵抗および前記第3経路抵抗は、抵抗値が異なる請求項1から11のいずれか一項に記載の駆動装置。
【請求項13】
前記第1経路抵抗および前記第4経路抵抗は、抵抗値が異なる請求項1から12のいずれか一項に記載の駆動装置。
【請求項14】
前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子、および前記第4スイッチング素子を制御する駆動制御部を更に備える請求項3から7を引用しない請求項1から13のいずれか一項に記載の駆動装置。
【請求項15】
前記駆動制御部は、前記第2経路による接続から前記第3経路による接続への切替および前記第3経路による接続から前記第2経路による接続への切替のうちの少なくとも1つの切替の間に、前記第1経路による接続を行う期間および前記第4経路による接続を行う期間の少なくとも1つを設ける
請求項14に記載の駆動装置。
【請求項16】
前記駆動制御部は、前記第2経路による接続から前記第3経路による接続への切替および前記第3経路による接続から前記第2経路による接続への切替のうちの少なくとも1つの切替の間に、前記第1経路および前記第4経路のうち抵抗が大きい経路による接続に切替えた後に前記第1経路および前記第4経路のうち抵抗が小さい経路による接続に切替える請求項15に記載の駆動装置。
【請求項17】
前記駆動制御部は、前記主スイッチング素子のスイッチングにおいて、前記第2経路による接続から前記第3経路による接続へと切替えた後に前記第1経路による接続または前記第4経路による接続へと切替えてスイッチングを終了させる請求項14から16のいずれか一項に記載の駆動装置。
【請求項18】
前記駆動制御部は、前記主スイッチング素子のスイッチングにおいて、前記第2経路による接続から前記第3経路による接続へと切替えた後に前記第1経路および前記第4経路のうち抵抗がより小さい経路による接続へと切替えてスイッチングを終了させる請求項17に記載の駆動装置。
【請求項19】
前記駆動制御部は、前記電源を介さずに前記主スイッチング素子の前記制御端子および前記第2主端子間を接続する接続状態において、前記第1経路による接続および前記第4経路による接続のいずれを使用するかを設定可能である請求項14に記載の駆動装置。
【請求項20】
前記駆動制御部は、前記主スイッチング素子のオン期間またはオフ期間において、前記主スイッチング素子と直列に接続された対向スイッチング素子のスイッチング前に、前記第1経路または前記第4経路による接続から前記第3経路による接続へと切替える請求項14から19のいずれか一項に記載の駆動装置。
【請求項21】
第1主端子および第2主端子の間を電気的に接続または切断する主スイッチング素子の制御端子を駆動する駆動装置であって、
電源の正側端子および前記制御端子の間を電気的に接続または切断する第1スイッチング素子と、
前記電源の正側端子および前記第2主端子の間を電気的に接続または切断する第2スイッチング素子と、
前記制御端子および前記電源の負側端子の間を電気的に接続または切断する第3スイッチング素子と、
前記第2主端子および前記電源の負側端子の間を電気的に接続または切断する第4スイッチング素子と、
前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子、および前記第4スイッチング素子を制御する駆動制御部と
を備え、
前記駆動制御部は、前記第1スイッチング素子および前記第4スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第2経路による接続から前記第2スイッチング素子および前記第3スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第3経路による接続への切替、ならびに、前記第3経路による接続から前記第2経路による接続への切替のうちの少なくとも1つの切替の間に、前記第1スイッチング素子および前記第2スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第1経路による接続を行う期間、ならびに、前記第3スイッチング素子および前記第4スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第4経路による接続を行う期間の少なくとも1つを設け
前記第1スイッチング素子を介した前記電源の正側端子および前記制御端子の間の第1接続抵抗、前記第2スイッチング素子を介した前記電源の正側端子および前記第2主端子の間の第2接続抵抗、前記第3スイッチング素子を介した前記制御端子および前記電源の負側端子の間の第3接続抵抗、ならびに前記第4スイッチング素子を介した前記第2主端子および前記電源の負側端子の間の第4接続抵抗のうち前記第2接続抵抗および前記第4接続抵抗の少なくとも1つが、前記第1接続抵抗および前記第3接続抵抗よりも大きい
駆動装置。
【請求項22】
第1主端子および第2主端子の間を電気的に接続または切断する主スイッチング素子の制御端子を駆動する駆動装置であって、
電源の正側端子および前記制御端子の間を電気的に接続または切断する第1スイッチング素子と、
前記電源の正側端子および前記第2主端子の間を電気的に接続または切断する第2スイッチング素子と、
前記制御端子および前記電源の負側端子の間を電気的に接続または切断する第3スイッチング素子と、
前記第2主端子および前記電源の負側端子の間を電気的に接続または切断する第4スイッチング素子と、
前記第2主端子および前記電源の負側端子の間に前記第4スイッチング素子と直列に接続された第2抵抗素子と、
前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子、および前記第4スイッチング素子を制御する駆動制御部と
を備え、
前記駆動制御部は、前記第1スイッチング素子および前記第4スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第2経路による接続から前記第2スイッチング素子および前記第3スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第3経路による接続への切替、ならびに、前記第3経路による接続から前記第2経路による接続への切替のうちの少なくとも1つの切替の間に、前記第1スイッチング素子および前記第2スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第1経路による接続を行う期間、ならびに、前記第3スイッチング素子および前記第4スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第4経路による接続を行う期間の少なくとも1つを設ける
駆動装置。
【請求項23】
第1主端子および第2主端子の間を電気的に接続または切断する主スイッチング素子の制御端子を駆動する駆動装置であって、
電源の正側端子および前記制御端子の間を電気的に接続または切断する第1スイッチング素子と、
前記電源の正側端子および前記第2主端子の間を電気的に接続または切断する第2スイッチング素子と、
前記制御端子および前記電源の負側端子の間を電気的に接続または切断する第3スイッチング素子と、
前記第2主端子および前記電源の負側端子の間を電気的に接続または切断する第4スイッチング素子と、
前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子、および前記第4スイッチング素子を制御する駆動制御部と
を備え、
前記駆動制御部は、前記第1スイッチング素子および前記第4スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第2経路による接続から前記第2スイッチング素子および前記第3スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第3経路による接続への切替、ならびに、前記第3経路による接続から前記第2経路による接続への切替のうちの少なくとも1つの切替の間に、前記第1スイッチング素子および前記第2スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第1経路による接続を行う期間、ならびに、前記第3スイッチング素子および前記第4スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第4経路による接続を行う期間の少なくとも1つを設け、
前記駆動制御部は、前記第2経路による接続から前記第3経路による接続への切替の間に、前記第1経路による接続を行う期間を設ける
駆動装置。
【請求項24】
第1主端子および第2主端子の間を電気的に接続または切断する主スイッチング素子の制御端子を駆動する駆動装置であって、
電源の正側端子および前記制御端子の間を電気的に接続または切断する第1スイッチング素子と、
前記電源の正側端子および前記第2主端子の間を電気的に接続または切断する第2スイッチング素子と、
前記制御端子および前記電源の負側端子の間を電気的に接続または切断する第3スイッチング素子と、
前記第2主端子および前記電源の負側端子の間を電気的に接続または切断する第4スイッチング素子と、
前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子、および前記第4スイッチング素子を制御する駆動制御部と
を備え、
前記駆動制御部は、前記第1スイッチング素子および前記第4スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第2経路による接続から前記第2スイッチング素子および前記第3スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第3経路による接続への切替、ならびに、前記第3経路による接続から前記第2経路による接続への切替のうちの少なくとも1つの切替の間に、前記第1スイッチング素子および前記第2スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第1経路による接続を行う期間、ならびに、前記第3スイッチング素子および前記第4スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第4経路による接続を行う期間の少なくとも1つを設け、
前記駆動制御部は、前記第2経路による接続から前記第3経路による接続への切替および前記第3経路による接続から前記第2経路による接続への切替のうちの少なくとも1つの切替の間に、前記第1経路および前記第4経路のうち抵抗が大きい経路による接続に切替えた後に前記第1経路および前記第4経路のうち抵抗が小さい経路による接続に切替える
駆動装置。
【請求項25】
第1主端子および第2主端子の間を電気的に接続または切断する主スイッチング素子の制御端子を駆動する駆動装置であって、
電源の正側端子および前記制御端子の間を電気的に接続または切断する第1スイッチング素子と、
前記電源の正側端子および前記第2主端子の間を電気的に接続または切断する第2スイッチング素子と、
前記制御端子および前記電源の負側端子の間を電気的に接続または切断する第3スイッチング素子と、
前記第2主端子および前記電源の負側端子の間を電気的に接続または切断する第4スイッチング素子と、
前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子、および前記第4スイッチング素子を制御する駆動制御部と
を備え、
前記駆動制御部は、前記第1スイッチング素子および前記第4スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第2経路による接続から前記第2スイッチング素子および前記第3スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第3経路による接続への切替、ならびに、前記第3経路による接続から前記第2経路による接続への切替のうちの少なくとも1つの切替の間に、前記第1スイッチング素子および前記第2スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第1経路による接続を行う期間、ならびに、前記第3スイッチング素子および前記第4スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第4経路による接続を行う期間の少なくとも1つを設け、
前記駆動制御部は、前記主スイッチング素子のスイッチングにおいて、前記第2経路による接続から前記第3経路による接続へと切替えた後に前記第1経路による接続または前記第4経路による接続へと切替えてスイッチングを終了させる
駆動装置。
【請求項26】
第1主端子および第2主端子の間を電気的に接続または切断する主スイッチング素子の制御端子を駆動する駆動装置であって、
電源の正側端子および前記制御端子の間を電気的に接続または切断する第1スイッチング素子と、
前記電源の正側端子および前記第2主端子の間を電気的に接続または切断する第2スイッチング素子と、
前記制御端子および前記電源の負側端子の間を電気的に接続または切断する第3スイッチング素子と、
前記第2主端子および前記電源の負側端子の間を電気的に接続または切断する第4スイッチング素子と、
前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子、および前記第4スイッチング素子を制御する駆動制御部と
を備え、
前記駆動制御部は、前記第1スイッチング素子および前記第4スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第2経路による接続から前記第2スイッチング素子および前記第3スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第3経路による接続への切替、ならびに、前記第3経路による接続から前記第2経路による接続への切替のうちの少なくとも1つの切替の間に、前記第1スイッチング素子および前記第2スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第1経路による接続を行う期間、ならびに、前記第3スイッチング素子および前記第4スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第4経路による接続を行う期間の少なくとも1つを設け、
前記駆動制御部は、前記電源を介さずに前記主スイッチング素子の前記制御端子および前記第2主端子間を接続する接続状態において、前記第1経路による接続および前記第4経路による接続のいずれを使用するかを設定可能である
駆動装置。
【請求項27】
第1主端子および第2主端子の間を電気的に接続または切断する主スイッチング素子の制御端子を駆動する駆動装置であって、
電源の正側端子および前記制御端子の間を電気的に接続または切断する第1スイッチング素子と、
前記電源の正側端子および前記第2主端子の間を電気的に接続または切断する第2スイッチング素子と、
前記制御端子および前記電源の負側端子の間を電気的に接続または切断する第3スイッチング素子と、
前記第2主端子および前記電源の負側端子の間を電気的に接続または切断する第4スイッチング素子と、
前記第1スイッチング素子、前記第2スイッチング素子、前記第3スイッチング素子、および前記第4スイッチング素子を制御する駆動制御部と
を備え、
前記駆動制御部は、前記第1スイッチング素子および前記第4スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第2経路による接続から前記第2スイッチング素子および前記第3スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第3経路による接続への切替、ならびに、前記第3経路による接続から前記第2経路による接続への切替のうちの少なくとも1つの切替の間に、前記第1スイッチング素子および前記第2スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第1経路による接続を行う期間、ならびに、前記第3スイッチング素子および前記第4スイッチング素子を介して前記制御端子および前記第2主端子間を接続する第4経路による接続を行う期間の少なくとも1つを設け、
前記駆動制御部は、前記主スイッチング素子のオン期間またはオフ期間において、前記主スイッチング素子と直列に接続された対向スイッチング素子のスイッチング前に、前記第1経路または前記第4経路による接続から前記第3経路による接続へと切替える
駆動装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ゲート駆動装置およびスイッチ装置に関する。
【背景技術】
【0002】
従来、パワー半導体素子を主スイッチング素子として用いるスイッチ回路について、1つの電源を用いて主スイッチング素子のゲート(またはベース)に対して正のバイアスおよび負のバイアスを印加することができる駆動回路が提案されている(特許文献1および2参照)。
特許文献1 特開2009-201110号公報
特許文献2 国際公開第2009/004715号
【発明の概要】
【発明が解決しようとする課題】
【0003】
主スイッチング素子のターンオン/ターンオフが早いと、主スイッチング素子を流れる電流が急激に変化し、主スイッチング素子にかかる電圧がオーバーシュートする等して主スイッチング素子の寿命が短くなる可能性がある。主スイッチング素子のターンオン/ターンオフが遅いと、遷移期間が長くなり、スイッチング損失が大きくなる。このため、スイッチ回路に流れる電流、スイッチ回路に加わる電圧、及び/又はゲートのバイアス状態等に応じて、主スイッチング素子のターンオン/ターンオフの遷移速度を柔軟に設定できることが望まれる。
【課題を解決するための手段】
【0004】
上記課題を解決するために、本発明の第1の態様においては、第1主端子および第2主端子の間を電気的に接続または切断する主スイッチング素子の制御端子を駆動する駆動装置を提供する。駆動装置は、電源の正側端子および制御端子の間を電気的に接続または切断する第1スイッチング素子を備えてよい。駆動装置は、電源の正側端子および第2主端子の間を電気的に接続または切断する第2スイッチング素子を備えてよい。駆動装置は、制御端子および電源の負側端子の間を電気的に接続または切断する第3スイッチング素子を備えてよい。駆動装置は、第2主端子および電源の負側端子の間を電気的に接続または切断する第4スイッチング素子を備えてよい。第1スイッチング素子および第2スイッチング素子を介して制御端子および第2主端子間を接続する第1経路における第1経路抵抗、第1スイッチング素子および第4スイッチング素子を介して制御端子および第2主端子間を接続する第2経路における第2経路抵抗、第2スイッチング素子および第3スイッチング素子を介して制御端子および第2主端子間を接続する第3経路における第3経路抵抗、第3スイッチング素子および第4スイッチング素子を介して制御端子および第2主端子間を接続する第4経路における第4経路抵抗のうち少なくとも1つの抵抗値が他の少なくとも1つの抵抗値と異なってよい。
【0005】
第1スイッチング素子を介した電源の正側端子および制御端子の間の第1接続抵抗、第2スイッチング素子を介した電源の正側端子および第2主端子の間の第2接続抵抗、第3スイッチング素子を介した制御端子および電源の負側端子の間の第3接続抵抗、ならびに第4スイッチング素子を介した第2主端子および電源の負側端子の間の第4接続抵抗のうち少なくとも1つの抵抗値が他の少なくとも1つの抵抗値と異なってよい。
【0006】
第2接続抵抗および第4接続抵抗の少なくとも1つが、第1接続抵抗および第3接続抵抗よりも大きくてよい。
【0007】
駆動装置は、電源の正側端子および第2主端子の間に第2スイッチング素子と直列に接続された第1抵抗素子、および第2主端子および電源の負側端子の間に第4スイッチング素子と直列に接続された第2抵抗素子のうち少なくとも1つを備えてよい。
【0008】
第1スイッチング素子は、第1の電源の正側端子および制御端子の間に電気的に接続されてよい。第2スイッチング素子は、第1の電源とは出力電圧が異なる第2の電源の正側端子および第2主端子の間に電気的に接続されてよい。第3スイッチング素子は、制御端子と第1の電源および第2の電源の負側端子との間に電気的に接続されてよい。第4スイッチング素子は、第2主端子と第1の電源および第2の電源の負側端子の間に電気的に接続されてよい。
【0009】
第2経路抵抗および第3経路抵抗は、抵抗値が異なってよい。
【0010】
第1経路抵抗および第4経路抵抗は、抵抗値が異なってよい。
【0011】
駆動装置は、第1スイッチング素子、第2スイッチング素子、第3スイッチング素子、および第4スイッチング素子を制御する駆動制御部を更に備えてよい。
【0012】
駆動制御部は、第2経路による接続から第3経路による接続への切替および第3経路による接続から第2経路による接続への切替のうちの少なくとも1つの切替の間に、第1経路による接続を行う期間および第4経路による接続を行う期間の少なくとも1つを設けてよい。
【0013】
駆動制御部は、第2経路による接続から第3経路による接続への切替および第3経路による接続から第2経路による接続への切替のうちの少なくとも1つの切替の間に、第1経路および第4経路のうち抵抗が大きい経路による接続に切替えた後に第1経路および第4経路のうち抵抗が小さい経路による接続に切替えてよい。
【0014】
駆動制御部は、主スイッチング素子のスイッチングにおいて、第2経路による接続から第3経路による接続へと切替えた後に第1経路による接続または第4経路による接続へと切替えてスイッチングを終了させてよい。
【0015】
駆動制御部は、主スイッチング素子のスイッチングにおいて、第2経路による接続から第3経路による接続へと切替えた後に第1経路および第4経路のうち抵抗がより小さい経路による接続へと切替えてスイッチングを終了させてよい。
【0016】
駆動制御部は、電源を介さずに主スイッチング素子の制御端子および第2主端子間を接続する接続状態において、第1経路による接続および第4経路による接続のいずれを使用するかを設定可能であってよい。
【0017】
駆動制御部は、主スイッチング素子のオン期間またはオフ期間において、主スイッチング素子と直列に接続された対向スイッチング素子のスイッチング前に、第1経路または第4経路による接続から第3経路による接続へと切替えてよい。
【0018】
本発明の第2の態様においては、第1主端子および第2主端子の間を電気的に接続または切断する主スイッチング素子の制御端子を駆動する駆動装置を提供する。駆動装置は、電源の正側端子および制御端子の間を電気的に接続または切断する第1スイッチング素子を備えてよい。駆動装置は、電源の正側端子および第2主端子の間を電気的に接続または切断する第2スイッチング素子を備えてよい。駆動装置は、制御端子および電源の負側端子の間を電気的に接続または切断する第3スイッチング素子を備えてよい。駆動装置は、第2主端子および電源の負側端子の間を電気的に接続または切断する第4スイッチング素子を備えてよい。駆動装置は、第1スイッチング素子、第2スイッチング素子、第3スイッチング素子、および第4スイッチング素子を制御する駆動制御部を備えてよい。駆動制御部は、第1スイッチング素子および第4スイッチング素子を介して制御端子および第2主端子間を接続する第2経路による接続から第2スイッチング素子および第3スイッチング素子を介して制御端子および第2主端子間を接続する第3経路による接続への切替、ならびに、第3経路による接続から第2経路による接続への切替のうちの少なくとも1つの切替の間に、第1スイッチング素子および第2スイッチング素子を介して制御端子および第2主端子間を接続する第1経路による接続を行う期間、ならびに、第3スイッチング素子および第4スイッチング素子を介して制御端子および第2主端子間を接続する第4経路による接続を行う期間の少なくとも1つを設けてよい。
【0019】
本発明の第3の態様においては、駆動装置と、主スイッチング素子とを備えるスイッチ装置を提供する。
【0020】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【0021】
図1】本実施形態に係るスイッチ装置10の構成を示す。
図2】本実施形態に係る駆動装置110の接続モードを示す。
図3】本実施形態に係る主スイッチング素子100の制御端子のバイアス電圧の遷移を示す第1の例である。
図4】本実施形態に係る主スイッチング素子100の制御端子のバイアス電圧の遷移を示す第2の例である。
図5】本実施形態に係る主スイッチング素子100の制御端子のバイアス電圧の遷移を示す第3の例である。
図6】本実施形態に係る主スイッチング素子100の制御端子のバイアス電圧の遷移を示す第4の例である。
図7】本実施形態に係る駆動装置110の接続モードの変形例を示す。
図8】第1変形例に係るスイッチ装置10の構成を示す。
図9】第1変形例に係る駆動装置110の接続モードを示す。
図10】第2変形例に係るスイッチ装置10の構成を示す。
図11】第2変形例に係る駆動装置110の接続モードを示す。
図12】第3変形例に係るスイッチ装置10の構成を示す。
図13】第3変形例に係る主スイッチング素子1100a~bの制御端子のバイアス電圧の遷移を示す。
図14】第4変形例に係るスイッチ装置10の構成を示す。
【発明を実施するための形態】
【0022】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0023】
図1は、本実施形態に係るスイッチ装置10の構成を示す。スイッチ装置10は、主スイッチング素子100と、駆動装置110と、電源130とを備える。主スイッチング素子100は、一例としてパワー半導体素子であり、制御端子、第1主端子、および第2主端子を有し、制御端子に入力される電圧または電流に応じて、第1主端子および第2主端子の間を電気的に接続(オン)または切断(オフ)する。本実施形態において主スイッチング素子100は、一例として制御端子としてゲート、第1主端子としてドレイン、第2主端子としてソースを有するnMOSトランジスタであり、第2主端子を基準とした制御端子の電圧(「バイアス電圧」とも示す。)、すなわち例えばゲート-ソース電圧Vgsが閾値電圧Vth以下の場合にオフとなり、ゲート-ソース電圧VgsがVthを超えるとオンとなる。
【0024】
本実施形態においては主スイッチング素子100がnMOSトランジスタである場合を例に説明するが、本願に記載の各実施形態は、制御端子をゲート、2つの主端子をドレインおよびソースと呼称するMOSトランジスタ、制御端子をゲート、2つの主端子をコレクタおよびエミッタと呼称するIGBT(絶縁ゲートバイポーラトランジスタ)、ならびに、制御電極をベース、2つの主電極をコレクタおよびエミッタと呼称するバイポーラトランジスタといった様々なタイプの主スイッチング素子100に適用可能である。
【0025】
駆動装置110は、電源130から電源電圧Vinの供給を受け、外部から入力される制御信号CTLに応じて主スイッチング素子100の制御端子(図中ゲート)を駆動する。これにより、駆動装置110は、主スイッチング素子100の第1主端子および第2主端子間(図中ドレイン-ソース間)のオン/オフを切替える。駆動装置110は、主スイッチング素子100の制御端子および第2主端子、電源130の正側端子および負側端子、ならび制御信号CTLを入力または出力するための複数の端子を有する1または複数の集積回路によって実現されてもよく、複数のディスクリート部品の組み合わせによって実現されてもよい。駆動装置110は、第1スイッチング素子SW1と、第2スイッチング素子SW2と、第3スイッチング素子SW3と、第4スイッチング素子SW4と、駆動制御部120とを有する。
【0026】
第1スイッチング素子SW1は、電源130の正側端子および主スイッチング素子100の制御端子の間に設けられ、電源130の正側端子および主スイッチング素子100の制御端子の間を電気的に接続または切断する。第2スイッチング素子SW2は、電源130の正側端子および主スイッチング素子100の第2主端子の間に設けられ、電源130の正側端子および主スイッチング素子100の第2主端子の間を電気的に接続または切断する。第3スイッチング素子SW3は、主スイッチング素子100の制御端子および電源130の負側端子の間に設けられ、主スイッチング素子100の制御端子および電源130の負側端子の間を電気的に接続または切断する。第4スイッチング素子SW4は、主スイッチング素子100の第2主端子および電源130の負側端子の間に設けられ、主スイッチング素子100の第2主端子および電源130の負側端子の間を電気的に接続または切断する。ここで、第1~4スイッチング素子SW1~4のそれぞれは、MOSトランジスタまたはバイポーラトランジスタ等の半導体スイッチング素子であってよく、制御端子(ゲートまたはベース)に入力される駆動信号に応じて主端子間(ドレイン-ソース間またはコレクタ-エミッタ間)の接続状態をオンまたはオフとする。本実施形態において第1~4スイッチング素子SW1~4のそれぞれは、一例としてnMOSトランジスタであり、ゲート-ソース電圧が閾値電圧以下の場合にオフとなり、ゲート-ソース電圧が閾値電圧を超えるとオンとなる。
【0027】
なお、本願明細書において、「素子が2端子間に設けられる」等の表現は、特記しない限り「素子が2端子に直接電気的に接続されている」ものに限らず、その素子が他の素子等を介して端子に電気的に接続されていてもよいことを意味する。同様に、「素子Aが素子Bに電気的に接続される」等の表現は、素子AおよびBが直接電気的に接続されているものに限らず、他の素子等が間に接続された電気的な間接接続であってもよいことを意味する。
【0028】
本実施形態において、第1スイッチング素子SW1を介した電源の正側端子および制御端子の間の第1接続抵抗をR1とし、第2スイッチング素子SW2を介した電源の正側端子および第2主端子の間の第2接続抵抗をR2とし、第3スイッチング素子SW3を介した制御端子および電源の負側端子の間の第3接続抵抗をR3とし、第4スイッチング素子SW4を介した第2主端子および電源の負側端子の間の第4接続抵抗をR4とする。これらの接続抵抗は、2点間に接続されるスイッチング素子およびその他の素子による合成抵抗であってよく、配線による抵抗を無視できない場合には配線抵抗を含めてもよい。2点間にスイッチング素子以外には配線しか設けられておらず、配線による抵抗を無視することができる場合には、スイッチング素子が接続状態である場合の抵抗に相当する。
【0029】
駆動制御部120は、外部から入力される制御信号CTLに応じて、第1スイッチング素子SW1の制御端子を駆動する駆動信号D1、第2スイッチング素子SW2の制御端子を駆動する駆動信号D2、第3スイッチング素子SW3の制御端子を駆動する駆動信号D3、および第4スイッチング素子SW4の制御端子を駆動する駆動信号D4を出力して、第1~4スイッチング素子SW1~4を制御する。駆動制御部120は、ステートマシン等を含みうる専用ハードウェア回路により実現されてもよく、フィールドプログラマブルゲートアレイ(FPGA)等のプログラマブル回路により実現されてもよく、マイクロコントローラでのプログラム実行等により実現されてもよい。
【0030】
電源130は、駆動装置110が主スイッチング素子100の制御端子および第2主端子間に正のバイアス電圧または負のバイアス電圧を印加するために用いる電源電圧Vinを正側端子および負側端子の間に発生する。
【0031】
図2は、本実施形態に係る駆動装置110の接続モードを示す。駆動制御部120は、駆動信号D1~D4の信号値を制御して、第1~4スイッチング素子SW1~4のオン/オフを切替えることにより、主スイッチング素子100の制御端子および第2主端子の間の接続経路を切替える。これにより、駆動制御部120は、主スイッチング素子100の制御端子に印加するバイアス電圧(またはバイアス電流)を切替えることができる。
【0032】
接続モード1において、駆動制御部120は、第1スイッチング素子SW1および第2スイッチング素子SW2を介して主スイッチング素子100の制御端子および第2主端子間を接続するべく、第1スイッチング素子SW1および第2スイッチング素子SW2をオンとし、第3スイッチング素子SW3および第4スイッチング素子SW4をオフとする。本実施形態において、駆動制御部120は、第1~2スイッチング素子SW1~2の制御端子に論理Hの駆動信号D1~2を供給してこれらをオンとし、第3~4スイッチング素子SW3~4の制御端子に論理Lの駆動信号D3~4を供給してこれらをオフとする。ここで、図1に示したように第1~4スイッチング素子SW1~4が寄生ダイオード(または逆並列に接続されたダイオード、以下同様。)を有する場合は、駆動制御部120は、論理Hの駆動信号を供給せずに寄生ダイオードを介してスイッチング素子を導通状態とするようにしてもよい。例えば、主スイッチング素子100の制御端子の電圧が第2主端子の電圧よりも高い場合には、駆動制御部120は、駆動信号D1を論理Lとして第1スイッチング素子SW1を寄生ダイオードによる導通状態としてもよい。また、制御端子の電圧が第2主端子の電圧よりも低い場合には、駆動制御部120は、駆動信号D2を論理Lとして第2スイッチング素子SW2を寄生ダイオードによる導通状態としてもよい。なお、第1~4スイッチング素子SW1~4の少なくとも1つを寄生ダイオードを介した導通状態とする変形例については、図7に説明する。
【0033】
接続モード1においては、駆動装置110は、第1スイッチング素子SW1および第2スイッチング素子SW2を介して主スイッチング素子100の制御端子および第2主端子間を接続する第1経路を形成する。第1経路においては、電源130は含まれておらず、制御端子および第2主端子間の電圧(図中「Vgs(V)」)は安定状態でほぼ0となる。ただし、第1~2スイッチング素子SW1~2のいずれかを寄生ダイオードによる導通状態としている場合には、制御端子および第2主端子間に、寄生ダイオードの順方向電圧による電位差が生じる。第1経路における制御端子および第2主端子間の抵抗である第1経路抵抗(図中「ゲート駆動抵抗」)は、R1+R2となる。
【0034】
接続モード2において、駆動制御部120は、第1スイッチング素子SW1および第4スイッチング素子SW4を介して主スイッチング素子100の制御端子および第2主端子間を接続するべく、第1スイッチング素子SW1および第4スイッチング素子SW4をオンとし、第2スイッチング素子SW2および第3スイッチング素子SW3をオフとする。本実施形態において、駆動制御部120は、第1スイッチング素子SW1および第4スイッチング素子SW4の制御端子に論理Hの駆動信号D1およびD4を供給してこれらをオンとし、第2~3スイッチング素子SW2~3の制御端子に論理Lの駆動信号D2~3を供給してこれらをオフとする。
【0035】
接続モード2においては、駆動装置110は、第1スイッチング素子SW1および第4スイッチング素子SW4を介して主スイッチング素子100の制御端子および第2主端子間を接続する第2経路を形成する。第2経路においては、電源130が順方向(制御端子側を正側とする方向)に含まれており、制御端子および第2主端子間の電圧は安定状態で電源電圧Vinとみなすことができる。第2経路における制御端子および第2主端子間の抵抗である第2経路抵抗は、R1+R4となる。
【0036】
接続モード3において、駆動制御部120は、第2スイッチング素子SW2および第3スイッチング素子SW3を介して主スイッチング素子100の制御端子および第2主端子間を接続するべく、第2スイッチング素子SW2および第3スイッチング素子SW3をオンとし、第1スイッチング素子SW1および第4スイッチング素子SW4をオフとする。本実施形態において、駆動制御部120は、第2~3スイッチング素子SW2~3の制御端子に論理Hの駆動信号D2~3を供給してこれらをオンとし、第1スイッチング素子SW1および第4スイッチング素子SW4の制御端子に論理Lの駆動信号D1およびD4を供給してこれらをオフとする。
【0037】
接続モード3においては、駆動装置110は、第2スイッチング素子SW2および第3スイッチング素子SW3を介して主スイッチング素子100の制御端子および第2主端子間を接続する第3経路を形成する。第3経路においては、電源130が逆方向(制御端子側を負側とする方向)に含まれており、制御端子および第2主端子間の電圧は安定状態で電源電圧Vinの逆バイアス値、すなわち-Vinとみなすことができる。第3経路における制御端子および第2主端子間の抵抗である第3経路抵抗は、R2+R3となる。
【0038】
接続モード4において、駆動制御部120は、第3スイッチング素子SW3および第4スイッチング素子SW4を介して主スイッチング素子100の制御端子および第2主端子間を接続するべく、第3スイッチング素子SW3および第4スイッチング素子SW4をオンとし、第1スイッチング素子SW1および第2スイッチング素子SW2をオフとする。本実施形態において、駆動制御部120は、第3~4スイッチング素子SW3~4の制御端子に論理Hの駆動信号D3~4を供給してこれらをオンとし、第1~2スイッチング素子SW1~2の制御端子に論理Lの駆動信号D1~2を供給してこれらをオフとする。駆動制御部120は、接続モード1と同様に、第3~4スイッチング素子SW3~4のいずれかを寄生ダイオードによる導通状態とするようにしてもよい。なお、第1~4スイッチング素子SW1~4の少なくとも1つを寄生ダイオードを介した導通状態とする変形例については、図7に説明する。
【0039】
接続モード4においては、駆動装置110は、第3スイッチング素子SW3および第4スイッチング素子SW4を介して主スイッチング素子100の制御端子および第2主端子間を接続する第4経路を形成する。第4経路においては、電源130は含まれておらず、制御端子および第2主端子間の電圧は安定状態でほぼ0となる。ただし、第3~4スイッチング素子SW3~4のいずれかを寄生ダイオードによる導通状態としている場合には、制御端子および第2主端子間に、寄生ダイオードの順方向電圧による電位差が生じる。第4経路における制御端子および第2主端子間の抵抗である第4経路抵抗は、R3+R4となる。
【0040】
本実施形態においては、主スイッチング素子100の制御端子に対し、正のバイアス電圧を供給する場合、負のバイアス電圧を供給する場合、および0Vのバイアス電圧を供給する場合のそれぞれにおいて主スイッチング素子100のスイッチング状態の遷移速度を良好に設定するべく、各経路抵抗の抵抗値を適切に設定しておく。このように設定された駆動装置110においては、第1経路抵抗、第2経路抵抗、第3経路抵抗、第4経路抵抗のうち少なくとも1つの抵抗値が他の少なくとも1つの抵抗値と異なる。
【0041】
例えば、第2経路抵抗および第3経路抵抗は、抵抗値が異なってよい。一例として、主スイッチング素子100のターンオンをターンオフと比較して緩やかにする場合、第2経路抵抗は、第3経路抵抗よりも大きく設定されてよい。
【0042】
また例えば、第1経路抵抗および第4経路抵抗は、抵抗値が異なってよい。主スイッチング素子100の制御端子を同じ0バイアスとする第1経路および第4経路の抵抗値を変えることにより、駆動装置110は、高い経路抵抗の0バイアスおよび低い経路抵抗の0バイアスを使い分けることが可能となる。
【0043】
このような好適な経路抵抗を実現するために、駆動装置110は、第1接続抵抗R1、第2接続抵抗R2、第3接続抵抗R3、および第4接続抵抗R4のうち少なくとも1つの抵抗値が他の少なくとも1つの抵抗値と異なるように設定されてよい。例えば、第1接続抵抗R1および第2接続抵抗R2を等しく設定し、第3接続抵抗R3を第4接続抵抗R4よりも小さく設定すれば、第2経路抵抗R1+R4は第3経路抵抗R2+R3よりも大きくなり、主スイッチング素子100のターンオンをターンオフと比較して緩やかに設定することができる。
【0044】
ここで、「抵抗値が異なる」とは、抵抗値が実質的に異なることを意味し、異なる抵抗値に設計されていることを意味する。したがって、同一抵抗値に設計された各経路及び/又は各接続の抵抗値が製造誤差によってばらつきが生じたものとは異なる。このような抵抗値の実質的な相違は、例えば1%以上、3%以上、5%以上、10%以上、または20%以上等といった有意な抵抗値の差として観測されてよく、使用する抵抗の精度の範囲を超える抵抗値の差として観測されてもよい。
【0045】
図3は、本実施形態に係る主スイッチング素子100の制御端子のバイアス電圧の遷移を示す第1の例である。本例においては、駆動装置110は、主スイッチング素子100の制御端子のバイアス電圧Vgsを+Vinから-Vinに変化させることによって主スイッチング素子100をターンオフする。
【0046】
時刻t1より前において、駆動制御部120は、主スイッチング素子100をオン状態とさせることを指示する制御信号CTL(例えば論理H)を入力している。これを受けて、駆動制御部120は、駆動装置110を接続モード2とし、主スイッチング素子100の制御端子に+Vinのバイアス電圧Vgsを供給している。例えば、主スイッチング素子100の閾値電圧が3~8Vの場合、+Vinは10~20Vであってよい。これにより、主スイッチング素子100は、オン状態となっている。
【0047】
時刻t1において、駆動制御部120は、主スイッチング素子100をオフ状態に切替えることを指示する制御信号CTL(例えば論理L)を入力する。これを受けて、駆動制御部120は、駆動装置110を接続モード1(または接続モード4)とし、バイアス電圧Vgsを+Vinから0Vまで低下させる。ここで、主スイッチング素子100の閾値電圧VthがVinと0Vとの間の値(例えば3~8V)の場合、主スイッチング素子100はターンオフされる。
【0048】
ここで、スイッチ装置10が設けられる系の特性によっては、主スイッチング素子100がオン状態からオフ状態に変化し主スイッチング素子100を流れる電流が急激に減少すると、第1主端子および第2主端子の間の電圧がほぼ0Vから高電圧に急激に上昇する可能性がある。このような場合、バイアス電圧Vgsが持ち上げられてしまい、主スイッチング素子100は、接続モード1(または4)においても誤オンとなってしまう可能性がある。そこで、駆動制御部120は、時刻t2において、主スイッチング素子100を確実にオフ状態とするべく第1~4スイッチング素子SW1~4を接続モード3とし、制御端子に負のバイアス電圧-Vinを印加する。
【0049】
この場合において、駆動制御部120は、時刻t1およびt2の間にバイアス電圧Vgsが実質的に0Vに維持される期間が予め定められた最低維持期間以上となるように、時刻t1からt2の間における接続モード1または接続モード4の期間を予め定められた期間以上としてもよい。この最低維持期間は、主スイッチング素子100のターンオンまたはターンオフに伴う第1~2主端子間の電圧または電流の遷移時間より長くてもよく、例えば数百ns以上であってよい。これにより、駆動装置110は、主スイッチング素子100の制御端子のバイアス電圧を+Vinから-Vinまで一気に変化させず、一旦確実に0Vとしてから-Vinまでの遷移を開始させることができ、スイッチングによるスパイク等のノイズ発生を抑えることができる。
【0050】
駆動制御部120は、主スイッチング素子100のターンオフを終了すると、主スイッチング素子100の制御端子を負のバイアス電圧-Vinのまま維持してもよい。これに代えて、駆動制御部120は、図中破線で示したように、主スイッチング素子100のスイッチングにおいて、第2経路による接続(接続モード2)から第3経路による接続(接続モード3)へと切替えた後、時刻t3において第1経路による接続(接続モード1)または第4経路による接続(接続モード4)へと切替えてスイッチングを終了させてもよい。主スイッチング素子100が電圧制御型のスイッチング素子の場合、負バイアスを維持しても制御端子および第2主端子の間の経路に電流はほとんど流れないが、主スイッチング素子100のオフ期間が長い場合には制御端子を負のバイアスから0バイアスに切替えることによって主スイッチング素子100のゲートリーク電流による電源130の電力消費を抑えることができる。また、主スイッチング素子100にバイアス電圧を印加する期間を短くすることができるので、主スイッチング素子100の耐用期間を延ばすこともできる。また、制御端子および第2主端子の間に例えばプルダウン用等の有限の抵抗がある場合、または主スイッチング素子100が電流制御型のスイッチング素子の場合等においても、駆動制御部120は、上記の動作によって電源130の電力消費を抑えることができる。
【0051】
更に、第3経路抵抗の大きさは、主スイッチング素子100をターンオフする目標遷移速度に応じて設定され、急激な電流変化が生じるのを避けるべくある程度大きな値に設定される場合がある。これに対し、主スイッチング素子100がオフとなった後の定常状態においては、ノイズ耐性を高めるべく主スイッチング素子100の制御端子および第2主端子の間の抵抗を小さくすることが望ましい場合がある。そこで、駆動制御部120は、主スイッチング素子100のスイッチングにおいて、第2経路による接続から第3経路による接続へと切替えた後に第1経路による接続および第4経路による接続のうち経路抵抗がより小さい経路による接続へと切替えてスイッチングを終了させるようにしてもよい。ここで時刻t3以降に用いる第1経路または第4経路の経路抵抗を第3経路抵抗よりも低く設定しておけば、駆動制御部120は、主スイッチング素子100がオフとなった後の定常状態において制御端子のバイアス電圧をより安定的に0Vに維持することができる。
【0052】
以上において、時刻t1からt2の間に用いられる第1経路または第4経路の経路抵抗、時刻t2からt3の間に用いられる第3経路の経路抵抗、および時刻t3以降に用いられる第1経路または第4経路の経路抵抗は、それぞれの期間において好適な抵抗値となるよう少なくとも1つが異なる抵抗値に設定されてもよい。
【0053】
駆動制御部120は、以上に示したような制御端子の電圧波形を規定する各種のパラメータを、予め固定値として有してよく、これに代えて、外部の装置からの指示を受けて駆動制御部120内部のレジスタ等に設定可能とする機能、または駆動装置110の端子を介して設定可能とする機能等を有してもよい。このようなパラメータは、例えば、接続モード2および接続モード3の間に設ける接続モード1(接続モード4)の期間(時刻t1からt2までの期間)、および接続モード3とする期間(時刻t2からt3までの期間)である。
【0054】
また、駆動制御部120は、電源130を介さずに主スイッチング素子100の制御端子および第2主端子間を接続する接続状態において、第1経路による接続および第4経路による接続のいずれを使用するかを設定可能であってもよい。駆動制御部120は、この設定を、ターンオフ期間、ターンオン期間、およびターンオフ後のオフ期間等の複数種類の期間のそれぞれについて個別に設定可能としてもよい。
【0055】
また、駆動制御部120は、主スイッチング素子100のターンオフ遷移中の時刻t1からt2の間に制御端子を0バイアスとするために用いる経路と、主スイッチング素子100のターンオフ後の時刻t3以降に制御端子を0バイアスとするために用いる経路とを、同じ経路としてもよく、異なる経路としてもよい。例えば、駆動制御部120は、第1経路および第4経路の一方をターンオフ用の経路として時刻t1からt2の間および時刻t3以降の両方で用いてもよい。この場合、駆動制御部120は、第1経路および第4経路の他方を別の目的で用いることができる。また、駆動制御部120は、上記のようにターンオフ遷移期間に第1経路および第4経路の一方を用い、ターンオフ後に他方の経路を用いることで、経路抵抗を異ならせてよい。
【0056】
なお、主スイッチング素子100のターンオンまたはターンオフ時に主スイッチング素子100の制御端子を一旦負のバイアスに切替えた後に0バイアス(または絶対値が小さいバイアス)にして遷移を終了させるスイッチングシーケンスは、正のバイアス電圧、負のバイアス電圧、および中間のバイアス電圧を出力可能な各種の駆動装置110においても採用可能である。すなわち例えば、2以上の電源を入力する駆動装置110、または第1~4接続抵抗R1~4の抵抗値が実質的に同一である駆動装置110においてもこのようなスイッチングシーケンスを採用することができる。
【0057】
図4は、本実施形態に係る主スイッチング素子100の制御端子のバイアス電圧の遷移を示す第2の例である。本例においては、駆動装置110は、第1の例においてターンオフされた主スイッチング素子100の制御端子のバイアス電圧Vgsを+Vinに変化させることによって主スイッチング素子100をターンオンする。
【0058】
第1の例に示した主スイッチング素子100のターンオフの終了時に主スイッチング素子100の制御端子を負のバイアスとしたままである場合、駆動装置110は接続モード3となっている。この場合、駆動制御部120は、時刻t4において、主スイッチング素子100をオン状態とさせることを指示する制御信号CTL(例えば論理H)を入力する。これを受けて、駆動制御部120は、駆動装置110を接続モード1(または接続モード4)とし、主スイッチング素子100の制御端子のバイアス電圧Vgsを-Vinから0Vまで上昇させる。主スイッチング素子100の閾値電圧VthがVinと0Vとの間の値である場合、主スイッチング素子100はオフ状態を継続する。
【0059】
時刻t5において、駆動制御部120は、駆動装置110を接続モード2とし、バイアス電圧Vgsを+Vinまで上昇させて、主スイッチング素子100をターンオンさせる。ここで、第1の例における時刻t1からt2の間の期間と同様に、駆動制御部120は、時刻t4およびt5の間に主スイッチング素子100の制御端子のバイアス電圧が実質的に0Vに維持される期間が予め定められた最低維持期間以上となるように、接続モード1または接続モード4とする期間を予め定められた期間以上としてもよい。この最低維持期間は、主スイッチング素子100のターンオンまたはターンオフに伴う第1~2主端子間の電圧または電流の遷移時間より長くてもよく、例えば数百ns以上の値であってよい。
【0060】
なお、第1の例に示した主スイッチング素子100のターンオフの終了時に主スイッチング素子100の制御端子を0バイアスとしている場合、駆動制御部120は、時刻t5において、主スイッチング素子100をオン状態とさせることを指示する制御信号CTL(例えば論理H)を入力して上記の動作を行ってよい。
【0061】
以上において、時刻t4からt5の間に用いられる第1経路または第4経路の経路抵抗、および時刻t5以降に用いられる第1経路または第4経路の経路抵抗は、それぞれの期間において好適な抵抗値となるよう少なくとも1つが異なる抵抗値に設定されてもよい。
【0062】
駆動制御部120は、接続モード3および接続モード2の間に設ける接続モード1(接続モード4)の期間(時刻t1からt2までの期間)等のパラメータを、予め固定値として有してよく、これに代えて駆動制御部120に対して設定可能であってもよい。
【0063】
図5は、本実施形態に係る主スイッチング素子100の制御端子のバイアス電圧の遷移を示す第3の例である。駆動制御部120は、第2経路による接続から第3経路による接続への切替(例えばバイアス電圧を+Vinから-Vinとする切替)および第3経路による接続から第2経路による接続への切替(例えばバイアス電圧を-Vinから+Vinとする切替)のうちの少なくとも1つの切替の間に、第1経路による接続を行う期間および第4経路による接続を行う期間の両方を設けるようにしてもよい。これにより、駆動制御部120は、主スイッチング素子100のターンオン及び/又はターンオフの遷移期間中に、異なる抵抗値の第1経路抵抗および第4経路抵抗を用いて制御端子の電圧波形をより好適に設定することができる。
【0064】
本例は、第1の例において、駆動制御部120が、第2経路による接続から第3経路による接続への切替の間(すなわち時刻t1からt2の間)に、第4経路による接続を行う期間および第1経路による接続を行う期間の両方を設けるようにした変形例である。時刻t1において、駆動制御部120は、主スイッチング素子100をオフ状態に切替えることを指示する制御信号CTL(例えば論理L)を入力する。これを受けて、駆動制御部120は、第1~4スイッチング素子SW1~4を接続モード4とし、主スイッチング素子100の制御端子のバイアス電圧Vgsを+Vinから低下させ始める。駆動制御部120は、バイアス電圧Vgsが閾値電圧Vthより大きい値までバイアス電圧を低下させる。これに代えて、駆動制御部120は、バイアス電圧Vgsが閾値電圧Vth以下となるまでバイアス電圧を低下させてもよい。
【0065】
時刻t1'において、駆動制御部120は、駆動装置110を接続モード1とし、バイアス電圧Vgsを時刻t1'における電圧値から更に低下させて0バイアスへと変化させる。主スイッチング素子100の閾値電圧VthがVinと0Vとの間の値(例えば3~8V)の場合、主スイッチング素子100はターンオフされる。
【0066】
ここで駆動制御部120は、第2経路による接続から第3経路による接続への切替の間に、第1経路による接続および第4経路による接続のうち抵抗が大きい経路による接続に切替えた後に第1経路による接続および第4経路による接続のうち抵抗が小さい経路による接続に切替えるようにしてよい。本例において、接続モード4における第4経路抵抗を、接続モード1における第1経路抵抗よりも大きな値としておけば、時刻t1からt1'の間におけるバイアス電圧の変化は、時刻t1'からt2の間におけるバイアス電圧の変化と比べて緩やかとなる。これにより、駆動装置110は、ターンオフ開始直後における主スイッチング素子100の第1主端子の電圧変化速度を抑えることができ、誤作動が発生する可能性を低減することができる。
【0067】
駆動制御部120は、接続モード2および接続モード3の間に設ける接続モード4の期間(時刻t1からt1'までの期間)、および接続モード1の期間(時刻t1'からt2までの期間)等のパラメータを、予め固定値として有してよく、これに代えて設定可能としてもよい。また、駆動装置110は、主スイッチング素子100の制御端子の電圧が予め定められた電圧以下となったか否かを判定する比較器を有してもよく、駆動制御部120は、この比較器の比較結果を用いて時刻t1'のタイミングを検出してよい。
【0068】
本例においては、時刻t1からt2までの期間において、駆動制御部120が第1~4スイッチング素子SW1~4を接続モード4、1の順に切替える例を示したが、駆動制御部120は、接続モードを1、4の順に切替えてもよい。また、時刻t1からt2までの期間において、駆動制御部120は、接続モード1および4のうちまず経路抵抗が小さい接続モードとした後に経路抵抗が大きい接続モードに切替えるようにしてもよい。更に、駆動制御部120は、時刻t1からt2までの期間において、接続モード4、1、4の順に切替える等、3以上の接続モードを順に切替えてもよい。
【0069】
図6は、本実施形態に係る主スイッチング素子100の制御端子のバイアス電圧の遷移を示す第4の例である。本例は、第2の例において、駆動制御部120が、第3経路による接続から第2経路による接続への切替の間(すなわち時刻t4からt5の間)に、第4経路による接続を行う期間および第1経路による接続を行う期間の両方を設けるようにした変形例である。時刻t4において、駆動制御部120は、主スイッチング素子100をオン状態とさせることを指示する制御信号CTL(例えば論理H)を入力する。これを受けて、駆動制御部120は、駆動装置110を接続モード4とし、主スイッチング素子100の制御端子のバイアス電圧Vgsを-Vinから上昇させ始める。
【0070】
時刻t4'において、駆動制御部120は、駆動装置110を接続モード1とし、バイアス電圧Vgsを時刻t4'における電圧値から更に上昇させて0バイアスへと変化させる。
【0071】
ここで駆動制御部120は、第3経路による接続から第2経路による接続への切替の間に、第1経路による接続および第4経路による接続のうち抵抗が大きい経路による接続に切替えた後に第1経路による接続および第4経路による接続のうち抵抗が小さい経路による接続に切替えるようにしてよい。本例において、接続モード4における第4経路抵抗を、接続モード1における第1経路抵抗よりも大きな値としておけば、時刻t4からt4'の間におけるバイアス電圧の変化は、時刻t4'からt5の間におけるバイアス電圧の変化と比べて緩やかとなる。これにより、駆動装置110は、ターンオン開始直後における主スイッチング素子100の第1主端子の電圧変化速度を抑えることができ、誤作動が発生する可能性を低減することができる。
【0072】
駆動制御部120は、接続モード3および接続モード2の間に設ける接続モード4の期間(時刻t4からt4'までの期間)、および接続モード1の期間(時刻t4'からt5までの期間)等のパラメータを、予め固定値として有してよく、これに代えて駆動制御部120に対して設定可能であってもよい。また、駆動装置110は、主スイッチング素子100の制御端子の電圧が予め定められた電圧以上となったか否かを判定する比較器を有してもよく、駆動制御部120は、この比較器の比較結果を用いて時刻t4'のタイミングを検出してよい。
【0073】
本例においては、時刻t4からt5までの期間において、駆動制御部120が第1~4スイッチング素子SW1~4を接続モード4、1の順に切替える例を示したが、駆動制御部120は、接続モードを1、4の順に切替えてもよい。また、時刻t4からt5までの期間において、駆動制御部120は、接続モード1および4のうちまず経路抵抗が小さい接続モードとした後に経路抵抗が大きい接続モードに切替えるようにしてもよい。更に、駆動制御部120は、時刻t4からt5までの期間において、接続モード4、1、4の順に切替える等、3以上の接続モードを順に切替えてもよい。
【0074】
なお、主スイッチング素子100が正の閾値電圧を有する場合において、第1経路および第2経路の誘導成分が十分に抑えられていれば、駆動装置110は、時刻t4からt5までの期間の間に第1経路および第4経路のうち経路抵抗が小さい経路を用いたとしてもバイアス電圧Vgsのオーバーシュートを抑えることができ、時刻t4からt5までの期間において主スイッチング素子100の誤オンを防ぐことができる。このような場合には、駆動制御部120は、主スイッチング素子100のターンオフ時には図5に示したバイアス電圧波形を用い、ターンオン時には図4に示したバイアス電圧波形を用いてもよい。
【0075】
図7は、本実施形態に係る駆動装置110の接続モードの変形例を示す。本変形例において、駆動制御部120は、第1~4スイッチング素子SW1~4のオン/オフのパターンを示す接続コードを用いて主スイッチング素子100の制御端子および第2主端子の間の接続経路を制御する。一例として、接続コードは、第1~4スイッチング素子SW1~4のそれぞれに対応して1ビットのフィールドを有し、各ビットが対応するスイッチング素子のオンまたはオフを示す値を有してよい。本変形例においては、接続コードは、ビット0(最上位ビット)が第1スイッチング素子SW1のオン/オフ状態、ビット1が第2スイッチング素子SW2のオン/オフ状態、ビット2が第3スイッチング素子SW3のオン/オフ状態、ビット3(最下位ビット)が第4スイッチング素子SW4のオン/オフ状態を示し、各ビットは対応するスイッチング素子がオンの場合に「0」、オフの場合に「1」とされる。
【0076】
接続コード3(2進数の0011)、6(0110)、9(1001)、および12(1100)の接続モードは、図2における接続モード1~4と同様である。
【0077】
接続コード7(0111)、11(1011)、13(1101)、および14(1110)の接続モードにおいては、第1~4スイッチング素子SW1~4のうちの1つがオンとなり、残りがオフとなる。これらの接続モードにおいては、主スイッチング素子100の制御端子および第2主端子の電位差に応じて、オフであるスイッチング素子の1つが寄生ダイオードを介した導通状態となる。
【0078】
接続コード7の接続モードにおいては、第1スイッチング素子SW1はオンとなり、第2スイッチング素子SW2は、制御端子の電位が第2主端子の電位よりも寄生ダイオードの順方向電圧降下Vd2以上低い場合に寄生ダイオードによる導通状態となる。この場合、主スイッチング素子100の制御端子のバイアス電圧は安定状態において-Vd2となり、制御端子および第2主端子の間の経路抵抗は抵抗R1+寄生ダイオードの抵抗Rd2となる。ここで寄生ダイオードが許容電流の範囲で電流を流す場合は、経路抵抗は、実質的に抵抗R1とみなせる。
【0079】
接続コード11の接続モードにおいては、第2スイッチング素子SW2はオンとなり、第1スイッチング素子SW1は、制御端子の電位が第2主端子の電位よりも寄生ダイオードの順方向電圧降下Vd1以上高い場合に寄生ダイオードによる導通状態となる。この場合、制御端子のバイアス電圧は安定状態においてVd1となり、制御端子および第2主端子の間の経路抵抗は寄生ダイオードの抵抗Rd1+抵抗R2となる。ここで寄生ダイオードが許容電流の範囲で電流を流す場合は、経路抵抗は、実質的に抵抗R2とみなせる。
【0080】
接続コード13の接続モードにおいては、第3スイッチング素子SW3はオンとなり、第4スイッチング素子SW4は、制御端子の電位が第2主端子の電位よりも寄生ダイオードの順方向電圧降下Vd4以上高い場合に寄生ダイオードによる導通状態となる。この場合、制御端子のバイアス電圧は安定状態においてVd4となり、制御端子および第2主端子の間の経路抵抗は抵抗R3+寄生ダイオードの抵抗Rd4となる。ここで寄生ダイオードが許容電流の範囲で電流を流す場合は、経路抵抗は、実質的に抵抗R3とみなせる。
【0081】
接続コード14の接続モードにおいては、第4スイッチング素子SW4はオンとなり、第3スイッチング素子SW3は、制御端子の電位が第2主端子の電位よりも寄生ダイオードの順方向電圧降下Vd3以上低い場合に寄生ダイオードによる導通状態となる。この場合、制御端子のバイアス電圧は、安定状態において-Vd3となり、制御端子および第2主端子の間の経路抵抗は、寄生ダイオードの抵抗Rd3+抵抗R4となる。ここで寄生ダイオードが許容電流の範囲で電流を流す場合は、経路抵抗は、実質的に抵抗R4とみなせる。
【0082】
接続コード0(0000)、1(0001)、2(0010)、4(0100)、5(0101)、8(1000)、および10(1010)の接続モードにおいては、第1スイッチング素子SW1および第3スイッチング素子SW3の両方、または、第2スイッチング素子SW2および第4スイッチング素子SW4の両方がオンとなり、電源130が短絡される。したがって、駆動制御部120は、本接続モードを使用しないように構成されてもよく、本図においてゲート-ソース電圧Vgsおよびゲート駆動抵抗の欄は「-」としている。ただし、抵抗R1+R3および抵抗R2+R4の少なくとも一方が十分に大きく短絡によるスイッチング素子の故障および消費電力増加が問題とならない場合には、駆動制御部120は、抵抗が十分大きい経路の2つのスイッチング素子をオンとする接続モードを活用してもよく、その場合における主スイッチング素子100の制御端子および第2主端子間の電圧は以下のとおりとなる。
【0083】
接続コード0の接続モードにおいては、安定状態における主スイッチング素子100の制御端子の電圧は、電源130の負側端子の電位を基準としてVinを抵抗R1およびR3により抵抗分圧した電圧となり、主スイッチング素子100の第2主端子の電圧は、電源130の負側端子の電位を基準としてVinを抵抗R2およびR4により抵抗分圧した電圧となり、これらの差が制御端子および第2主端子間の電圧となる。
【0084】
接続コード1の接続モードにおいては、主スイッチング素子100の制御端子のバイアス電圧は、安定状態において-Vin×R1/(R1+R3)となる。接続コード2の接続モードにおいては、バイアス電圧は、安定状態においてVin×R2/(R2+R4)となる。接続コード4の接続モードにおいては、バイアス電圧は、安定状態においてVin×R3/(R1+R3)となる。接続コード8の接続モードにおいては、バイアス電圧は、安定状態において、-Vin×R2/(R2+R4)となる。
【0085】
接続コード5の接続モードにおいては、主スイッチング素子100の制御端子の電圧は、電源130の正側端子および負側端子を抵抗R1およびR3により分圧した電圧となる。例えば、駆動制御部120は、第2スイッチング素子SW2の寄生ダイオードが導通状態となる状況で本接続モードを選択することにより、主スイッチング素子100の制御端子のバイアス電圧を-Vin×R1/(R1+R3)-Vd2とすることができる。また、駆動制御部120は、第4スイッチング素子SW4の寄生ダイオードが導通状態となる状況で本接続モードを選択することにより、バイアス電圧をVin×R3/(R1+R3)+Vd4とすることができる。
【0086】
接続コード10の接続モードにおいては、主スイッチング素子100の第2主端子の電圧は、電源130の正側端子および負側端子を抵抗R2およびR4により分圧した電圧となる。例えば、駆動制御部120は、第1スイッチング素子SW1の寄生ダイオードが導通状態となる状況で本接続モードを選択することにより、バイアス電圧をVin×R2/(R2+R4)+Vd1とすることができる。また、駆動制御部120は、第3スイッチング素子SW3の寄生ダイオードが導通状態となる状況で本接続モードを選択することにより、バイアス電圧を-Vin×R4/(R2+R4)-Vd3とすることができる。
【0087】
接続コード15(2進数の「1111」)の接続モードにおいては、第1~4スイッチング素子SW1~4の全てがオフとなる。駆動装置110の外部において主スイッチング素子100の制御端子および第2主端子間に比較的高い保護抵抗等が接続されている場合、駆動制御部120は、故障が検出されたことに応じて本接続モードを選択するようにしてもよい。
【0088】
駆動装置110は、接続コード3、6、9、および12の各接続モードに加え、またはこれに代えて、必要に応じて他の接続コードに対応する接続モードを使用することで、バイアス電圧およびゲート-ソース抵抗をより細かく制御することが可能となる。
【0089】
図8は、第1変形例に係るスイッチ装置10の構成を示す。本変形例において図1と同じ符号を付した構成要素は、図1と同様の構成および機能を有するので、以下必要な場合を除き説明を省略する。
【0090】
駆動装置110は、第2接続抵抗R2および第4接続抵抗R4の少なくとも1つが、第1接続抵抗R1および第3接続抵抗R3よりも大きい構成を採ってよい。本変形例において、駆動装置110は、第2接続経路に設けられた抵抗780と、第4接続経路に設けられた抵抗790とを更に備える。
【0091】
抵抗780は、第1抵抗素子の一例であり、電源130の正側端子および主スイッチング素子100の第2主端子の間に第2スイッチング素子SW2と直列に接続される。抵抗780は、ポリシリコン抵抗等の集積回路上に形成可能な抵抗素子であってよい。これにより、第2接続経路における第2接続抵抗R2は、第2スイッチング素子SW2の抵抗R2aと抵抗780の抵抗R2bとの和となる。抵抗790は、第2抵抗素子の一例であり、主スイッチング素子100の第2主端子および電源130の負側端子の間に第4スイッチング素子と直列に接続される。抵抗790もまた、集積回路上に形成可能なポリシリコン抵抗等の抵抗素子であってよい。これにより、第4接続経路における第4接続抵抗R4は、第4スイッチング素子SW4の抵抗R4aと抵抗790の抵抗R4bとの和となる。
【0092】
図9は、第1変形例に係るスイッチ装置10の接続モードを示す。本図は、図2における第2接続抵抗R2をR2a+R2bに置き換え、第4接続抵抗R4をR4a+R4bに置き換えたものであり、他の点については図2と同様である。
【0093】
第1~4接続経路のうちの少なくとも1つにおいて、第1~4スイッチング素子SW1~4と直列に抵抗素子を接続することにより、同一のスイッチング素子を用いた場合においても各接続経路の接続抵抗を調整することができる。これにより、接続モード1~4のそれぞれの経路抵抗を好適な値に設定することができる。
【0094】
なお、第1~4スイッチング素子SW1~4に対して抵抗を直列に接続するのに代えて、またはこれに加えて、第1~4スイッチング素子SW1~4のチャネル幅及び/又はチャネル長を変えること等により第1~4スイッチング素子SW1~4自体のオン抵抗を調整してもよい。
【0095】
また、駆動装置110は、各接続モードにおいて経路抵抗が好ましい大きさとなるように、抵抗780を備えるが抵抗790を備えない構成、または抵抗780は備えないが抵抗790を備える構成のような、抵抗780および抵抗790のうちの1つを備える構成をとってもよい。また、駆動装置110は、第1接続経路および第2接続経路の少なくとも1つに第1~2スイッチング素子SW1~2と直列に接続された抵抗素子を有してもよい。
【0096】
以上の第1変形例に係るスイッチ装置10においても、図1~6に示したスイッチ装置10と同様に、図7に示したような各種の接続モードの少なくとも1つを採用してもよい。
【0097】
図10は、第2変形例に係るスイッチ装置10の構成を示す。本変形例において図1と同じ符号を付した構成要素は、図1と同様の構成および機能を有するので、以下必要な場合を除き説明を省略する。
【0098】
本変形例において、スイッチ装置10は、電源130および電源930の2つの電源を備える。電源130は、第1の電源の一例であり、駆動装置110が主スイッチング素子100の制御端子および第2主端子間に正のバイアス電圧を印加させるために用いる電源電圧Vin1を正側端子および負側端子の間に発生する。電源930は、第2の電源の一例であり、駆動装置110が主スイッチング素子100の制御端子および第2主端子間に負のバイアス電圧を印加させるために用いる電源電圧Vin2を正側端子および負側端子の間に発生する。ここで、電源930は、電源130とは出力電圧が異なる。
【0099】
本変形例において、駆動装置110内の第1スイッチング素子SW1は、電源130の正側端子および主スイッチング素子100の制御端子の間に電気的に接続される。第2スイッチング素子SW2は、電源930の正側端子および第2主端子の間に電気的に接続される。第3スイッチング素子SW3は、主スイッチング素子100の制御端子と電源130および電源930の負側端子との間に電気的に接続される。第4スイッチング素子は、主スイッチング素子100の第2主端子と電源130および電源930の負側端子の間に電気的に接続される。
【0100】
また、本変形例において、駆動装置110は、第4接続経路に設けられた抵抗990を更に備える。抵抗990は、第2抵抗素子の一例であり、主スイッチング素子100の第2主端子および電源130の負側端子の間に第4スイッチング素子と直列に接続される。抵抗990は、集積回路上に形成可能なポリシリコン抵抗等の抵抗素子であってよい。これにより、第4接続経路における第4接続抵抗R4は、第4スイッチング素子SW4の抵抗R4aと抵抗990の抵抗R4bとの和となる。
【0101】
図11は、第2変形例に係るスイッチ装置10の接続モードを示す。本図は、図2における第4接続抵抗R4をR4a+R4bに置き換え、接続モード1のバイアス電圧VgsをVin1-Vin2に置き換え、接続モード3のバイアス電圧Vgsを-Vin2に置き換えたものであり、他の点については図2と同様である。
【0102】
接続モード1においては、駆動装置110は、第1スイッチング素子SW1、電源130、電源930、および第4スイッチング素子SW4を介して主スイッチング素子100の制御端子および第2主端子間を接続する第1経路を形成する。この第1経路においては、電源130が順方向に、電源930が逆方向に含まれており、制御端子および第2主端子間の電圧は安定状態で電源電圧Vin1-Vin2とみなすことができる。
【0103】
本変形例において、駆動装置110は、電源130および電源930の2つの電源を用いて、4種類のバイアス電圧Vgsを主スイッチング素子100の制御端子に提供することができる。駆動制御部120は、接続モード2による正バイアス、接続モード3による負バイアスに加えて、接続モード1および接続モード4の2種類の中間のバイアスを使い分けることで、バイアス電圧の波形を好適な波形とすることが可能となる。例えば、Vin1>Vin2の場合、駆動制御部120は、図5における時刻t1からt1'までの期間において接続モード1を用いてバイアス電圧VgsをVin1-Vin2まで低下させ、時刻t1'からt2までの期間において接続モード4を用いてバイアス電圧Vgsを0Vまで低下させることも可能となる。また例えば、Vin1<Vin2の場合、駆動制御部120は、図5における時刻t3からt3'までの期間において接続モード1を用いてバイアス電圧VgsをVin1-Vin2まで上昇させ、時刻t3以降の期間において接続モード4を用いてバイアス電圧Vgsを0Vまで上昇させることも可能となる。
【0104】
なお、以上の第2変形例に係るスイッチ装置10においても、図1~6に示したスイッチ装置10と同様に、図7に示したような各種の接続モードの少なくとも1つを採用してもよい。
【0105】
図12は、第3変形例に係るスイッチ装置10の構成を示す。本変形例に係るスイッチ装置10は、主スイッチング素子1100a~bと、駆動装置1110a~bと、電源1130a~bとを備える。本変形例において、主スイッチング素子1100a~bは図1の主スイッチング素子100と同様であり、駆動装置1110a~bは図1の駆動装置110とほぼ同様であり、電源1130a~bは図1の電源130と同様であるので、以下相違点を除き説明を省略する。
【0106】
主スイッチング素子1100a~bは、ロー側の主スイッチング素子1100aの第1主端子とハイ側の主スイッチング素子1100bの第2主端子とが接続されるように直列に接続され、主スイッチング素子1100aおよび主スイッチング素子1100bの間の出力端子から出力電圧Voutを出力する。主スイッチング素子1100aがオンかつ主スイッチング素子1100bがオフに制御されると、出力端子は主スイッチング素子1100aの第2主端子側に電気的に接続され、主スイッチング素子1100aがオフかつ主スイッチング素子1100bがオンに制御されると、出力端子は主スイッチング素子1100bの第1主端子側に電気的に接続される。
【0107】
駆動装置1110aは、電源1130aから電源電圧Vinの供給を受け、外部から入力される制御信号CTL1に応じて主スイッチング素子1100aの制御端子を駆動する。本変形例に係る駆動装置1110aは、制御対象である主スイッチング素子1100aに直列に接続された対向スイッチング素子である主スイッチング素子1100bを制御するための制御信号CTL2も入力する。駆動装置1110a内の駆動制御部120は、制御信号CTL2に応じて主スイッチング素子1100aの制御端子を駆動する機能を有する。この機能については図13の説明で後述する。
【0108】
駆動装置1110bは、電源1130bから電源電圧Vinの供給を受け、外部から入力される制御信号CTL2に応じて主スイッチング素子1100bの制御端子を駆動する。本変形例に係る駆動装置1110bは、制御対象である主スイッチング素子1100bに直列に接続された対向スイッチング素子である主スイッチング素子1100aを制御するための制御信号CTL1も入力する。駆動装置1110b内の駆動制御部120は、制御信号CTL1に応じて主スイッチング素子1100bの制御端子を駆動する機能を有するが、この機能については図13の説明で後述する。
【0109】
電源1130a~bは、電源電圧Vinを正側端子および負側端子の間に発生し、駆動装置1110a~bに供給する。
【0110】
図13は、第3変形例に係る主スイッチング素子1100a~bの制御端子のバイアス電圧の遷移を示す。本変形例において、駆動装置1110a~b内の駆動制御部120は、制御対象の主スイッチング素子1100a~bのオフ期間(Vgs>Vthでオフとなる主スイッチング素子1100においてはオン期間)において、制御対象の主スイッチング素子1100a~bと直列に接続された対向スイッチング素子(主スイッチング素子1100b~a)のスイッチング前に、第1経路による接続または第4経路による接続から、第3経路による接続へと切替える機能を有する。
【0111】
本図の下側は、主スイッチング素子1100aの制御端子に印加するバイアス電圧Vgs、駆動装置1110aの接続モード、および主スイッチング素子1100aのオン/オフの状態の時間変化を示す。本図の上側は、主スイッチング素子1100bの制御端子に印加するバイアス電圧Vgs、駆動装置1110bの接続モード、および主スイッチング素子1100bのオン/オフの状態の時間変化を示す。
【0112】
時刻t1以前において、駆動装置1110a内の駆動制御部120は、駆動装置1110aを接続モード4とし、主スイッチング素子1100aをオフ状態としている。駆動装置1110b内の駆動制御部120は、駆動装置1110bを接続モード2とし、主スイッチング素子1100bをオン状態としている。時刻t1において、主スイッチング素子1100bをオフ状態とさせることを指示する制御信号CTL2(例えば論理L)が入力されると、駆動装置1110b内の駆動制御部120は、これに応じて時刻t1の微小時間後の時刻t2からt5にかけて主スイッチング素子1100bをターンオフさせる。このターンオフに関する処理およびバイアス電圧の波形は、図3と同様であるから説明を省略する。
【0113】
駆動装置1110a内の駆動制御部120は、時刻t1において対向スイッチング素子である主スイッチング素子1100bをオフ状態とさせることを指示する制御信号CTL2(例えば論理L)を入力すると、主スイッチング素子1100bのスイッチング前に駆動装置1110aを接続モード3とし、第4経路による接続(または第1経路による接続)から第3経路による接続へと切替える。駆動装置1110a内の駆動制御部120は、主スイッチング素子1100bのターンオフの遷移期間が終了するまで、すなわち例えば時刻t5までの間第3経路による接続を維持した後、駆動装置1110aを接続モード1または4に戻して主スイッチング素子1100aのオフ状態を継続してよい。
【0114】
また、時刻t6において、主スイッチング素子1100aをオン状態とさせることを指示する制御信号CTL1(例えば論理H)が入力されると、駆動装置1110a内の駆動制御部120は、これに応じて時刻t6の微小時間後の時刻t7からt8にかけて主スイッチング素子1100aをターンオンさせる。このターンオンに関する処理およびバイアス電圧の波形は、図4と同様であるから説明を省略する。
【0115】
駆動装置1110b内の駆動制御部120は、時刻t6において主スイッチング素子1100aをオン状態とさせることを指示する制御信号CTL1(例えば論理H)を入力すると、主スイッチング素子1100aのスイッチング前に駆動装置1110bを接続モード3とし、第4経路による接続(または第1経路による接続)から第3経路による接続へと切替える。駆動装置1110b内の駆動制御部120は、主スイッチング素子1100aのターンオンの遷移期間が終了するまで、すなわち例えば時刻t8までの間第3経路による接続を維持した後、駆動装置1110bを接続モード1または4に戻して主スイッチング素子1100bのオフ状態を継続してよい。
【0116】
本変形例に係る駆動装置1110a~bによれば、対向スイッチング素子のスイッチング前に主スイッチング素子1100a~bの制御端子に負のバイアス電圧を印加することにより、対向スイッチング素子のスイッチングによって発生する急激な電流変化に伴うノイズ等によって主スイッチング素子1100が誤オンとなるのを防ぐことができる。
【0117】
図14は、第4変形例に係るスイッチ装置10の構成を示す。本変形例に係るスイッチ装置10は、主スイッチング素子1100a~bと、駆動装置1110a~bと、電源1330と、ダイオード1370とを備える。本変形例において、図12と同一の符号を付した構成要素は、図12と同様の構成をとるので、以下相違点を除き説明を省略する。
【0118】
電源1330は、電源電圧Vinを正側端子および負側端子の間に発生する。キャパシタC1は、図12における電源1130aと同様に、正側端子が駆動装置1110a内の第1~2スイッチング素子SW1~2の第1主端子に接続され、負側端子が駆動装置1110a内の第3~4スイッチング素子SW3~4の第2主端子に接続される。キャパシタC1は、電源1330の電源電圧Vinにより充電され、駆動装置1110aに対する電源として機能する。
【0119】
キャパシタC2は、図12における電源1130bと同様に、正側端子が駆動装置1110b内の第1~2スイッチング素子SW1~2の第1主端子に接続され、負側端子が駆動装置1110b内の第3~4スイッチング素子SW3~4の第2主端子に接続される。キャパシタC2は、電源1330の電源電圧Vinにより充電され、駆動装置1110bに対する電源として機能する。
【0120】
ダイオード1370は、アノードが電源1130の正側端子側に、カソードがキャパシタC2の正側端子側に接続され、電源1130からキャパシタC2への充電電流を流すとともに、駆動装置1110bから電源1130側への電流の逆流を防ぐ。
【0121】
以上の構成により、主スイッチング素子1000は、1つの電源1330を用いてキャパシタC1~C2を充電して、駆動装置1110a~bに電源電圧を供給することができる。ここで、キャパシタC1は、電源1130から直接充電できる。しかし、主スイッチング素子1100a~bのスイッチングに応じて主スイッチング素子1100bの第2主端子側の電位が変動し、これに応じてキャパシタC2の負側端子の電位も変動することから、キャパシタC2については、充電可能な期間は限られる。本変形例において、駆動装置1110b内の駆動制御部120は、駆動装置1110aが接続モード2となって主スイッチング素子1100aがオン状態となっている間に、駆動装置1110bを接続モード4とする。このとき、主スイッチング素子1100aの第2正端子とキャパシタC1および電源1330の負側端子の間はオン状態の第4スイッチング素子SW4を介して導通状態となり、主スイッチング素子1100aの第2正端子と主スイッチング素子1100bの第2正端子の間はオン状態の主スイッチング素子1100aを介して導通状態となり、主スイッチング素子1100bの第2正端子とキャパシタC2の負側端子の間は、オン状態の第4スイッチング素子SW4を介して導通状態となる。したがって、キャパシタC2の負側端子は、電源1330の負側端子とほぼ同電位となり、電源1330の正側端子からダイオード1370を介して電源電圧VinがキャパシタC2に供給され、キャパシタC2が電圧Vinまで充電される。
【0122】
このように、駆動装置1110a~bにキャパシタC1~C2を設け、駆動装置1110a~b内の接続モードを適切に選択することによって、スイッチ装置10は、単一の電源1330を用いて直列に接続された主スイッチング素子1100a~bの制御端子を駆動することができる。
【0123】
なお、本変形例においては、駆動装置1110aを接続モード2としている間に駆動装置1110bを接続モード4としてキャパシタC2を充電する。このため、本変形例においては、駆動装置1110b内の駆動制御部120は、図13の時刻t7からt8の期間に駆動装置1110bを接続モード3とする機能は有しなくてよい。
【0124】
本発明の様々な実施形態は、ブロック図を参照して記載されてよく、ここにおいてブロックは、操作を実行する役割を持つ装置のセクションを表わしてよい。特定のセクションが、専用回路、コンピュータ可読媒体上に格納されるコンピュータ可読命令と共に供給されるプログラマブル回路、および/またはコンピュータ可読媒体上に格納されるコンピュータ可読命令と共に供給されるプロセッサによって実装されてよい。専用回路は、デジタルおよび/またはアナログハードウェア回路を含んでよく、集積回路(IC)および/またはディスクリート回路を含んでよい。プログラマブル回路は、論理AND、論理OR、論理XOR、論理NAND、論理NOR、および他の論理操作、フリップフロップ、レジスタ、フィールドプログラマブルゲートアレイ(FPGA)、プログラマブルロジックアレイ(PLA)等のようなメモリ要素等を含む、再構成可能なハードウェア回路を含んでよい。
【0125】
コンピュータ可読媒体は、適切なデバイスによって実行される命令を格納可能な任意の有形なデバイスを含んでよく、その結果、そこに格納される命令を有するコンピュータ可読媒体は、ブロック図で指定された操作を実行するための手段を作成すべく実行され得る命令を含む、製品を備えることになる。コンピュータ可読媒体の例としては、電子記憶媒体、磁気記憶媒体、光記憶媒体、電磁記憶媒体、半導体記憶媒体等が含まれてよい。コンピュータ可読媒体のより具体的な例としては、フロッピー(登録商標)ディスク、ディスケット、ハードディスク、ランダムアクセスメモリ(RAM)、リードオンリメモリ(ROM)、消去可能プログラマブルリードオンリメモリ(EPROMまたはフラッシュメモリ)、電気的消去可能プログラマブルリードオンリメモリ(EEPROM)、静的ランダムアクセスメモリ(SRAM)、コンパクトディスクリードオンリメモリ(CD-ROM)、デジタル多用途ディスク(DVD)、ブルーレイ(RTM)ディスク、メモリスティック、集積回路カード等が含まれてよい。
【0126】
コンピュータ可読命令は、アセンブラ命令、命令セットアーキテクチャ(ISA)命令、マシン命令、マシン依存命令、マイクロコード、ファームウェア命令、状態設定データ、またはSmalltalk、JAVA(登録商標)、C++等のようなオブジェクト指向プログラミング言語、および「C」プログラミング言語または同様のプログラミング言語のような従来の手続型プログラミング言語を含む、1または複数のプログラミング言語の任意の組み合わせで記述されたソースコードまたはオブジェクトコードのいずれかを含んでよい。
【0127】
コンピュータ可読命令は、汎用コンピュータ、特殊目的のコンピュータ、若しくは他のプログラム可能なデータ処理装置のプロセッサまたはプログラマブル回路に対し、ローカルにまたはローカルエリアネットワーク(LAN)、インターネット等のようなワイドエリアネットワーク(WAN)を介して提供され、ブロック図で指定された操作を実行するための手段を作成すべく、コンピュータ可読命令を実行してよい。プロセッサの例としては、コンピュータプロセッサ、処理ユニット、マイクロプロセッサ、デジタル信号プロセッサ、コントローラ、マイクロコントローラ等を含む。
【0128】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【0129】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【0130】
10 スイッチ装置
100 主スイッチング素子
110 駆動装置
120 駆動制御部
130 電源
780 抵抗
790 抵抗
930 電源
990 抵抗
1100a~b 主スイッチング素子
1110a~b 駆動装置
1130a~b 電源
1330 電源
1370 ダイオード
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14