特許 7094952 受信装置、制御方法、プログラム、および送受信システム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-06-24

(45)【発行日】2022-07-04

(54)【発明の名称】受信装置、制御方法、プログラム、および送受信システム

(51)【国際特許分類】

   H04L 69/14 20220101AFI20220627BHJP

   G06F 13/36 20060101ALI20220627BHJP

   G06F 13/42 20060101ALI20220627BHJP

【ＦＩ】

H04L69/14

G06F13/36 530B

G06F13/42 350Z

【請求項の数】 7

(21)【出願番号】P 2019523451

(86)(22)【出願日】2018-05-25

(86)【国際出願番号】 JP2018020116

(87)【国際公開番号】W WO2018225534

(87)【国際公開日】2018-12-13

【審査請求日】2021-04-13

(31)【優先権主張番号】P 2017114382

(32)【優先日】2017-06-09

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】316005926

【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社

(74)【代理人】

【識別番号】100121131

【弁理士】

【氏名又は名称】西川 孝

(74)【代理人】

【識別番号】100082131

【弁理士】

【氏名又は名称】稲本 義雄

(74)【代理人】

【識別番号】100168686

【弁理士】

【氏名又は名称】三浦 勇介

(72)【発明者】

【氏名】水野 雅俊

【審査官】鈴木 肇

(56)【参考文献】

【文献】国際公開第２０１２／０６３９４９（ＷＯ，Ａ１）

【文献】特開２００４－２８９５６７（ＪＰ，Ａ）

【文献】特開平０８－２０２６５３（ＪＰ，Ａ）

【文献】国際公開第２００９／００５１５４（ＷＯ，Ａ１）

【文献】国際公開第２０１４／０１３６０１（ＷＯ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｌ １２／００－１３／１８

Ｈ０４Ｌ ４１／００－４９／９０５７

Ｈ０４Ｌ ６１／００－６５／８０

Ｈ０４Ｌ ６９／００－６９／４０

Ｇ０６Ｆ １３／２０－１３／４２

(57)【特許請求の範囲】

【請求項1】

送信装置が有する複数の送信部のそれぞれから複数のレーンを用いて並列に送信された同一のデータ構造を有するデータストリームを受信する処理を第１のレイヤの処理として行い、受信した前記データストリームを一系統のデータに統合し、前記データストリームを構成するパケットを取得する処理を第２のレイヤの処理として行う複数の受信部と、
１つの前記送信部と１つの前記受信部との組のそれぞれにより実現される通信リンク間の、対応するデータのタイミングのずれを、それぞれの前記通信リンクの全ての前記レーンのデータに対して挿入された既知情報のタイミングを、最も遅い前記既知情報のタイミングに合わせるようにそれぞれの前記受信部において補正する制御部と
を備える受信装置。

【請求項2】

複数の前記受信部は、それぞれ、受信した前記データストリームから前記既知情報を検出し、
前記制御部は、それぞれの前記受信部における前記既知情報の検出タイミングに基づいて、前記タイミングのずれを補正する
請求項１に記載の受信装置。

【請求項3】

複数の前記受信部のそれぞれは、
前記第１のレイヤの処理を並行して行う信号処理部を、前記レーンの数と同じ数だけ有し、
前記第２のレイヤの処理を行う処理部を有する
請求項２に記載の受信装置。

【請求項4】

複数の前記受信部は、それぞれ、前記既知情報としての制御コードをそれぞれの前記信号処理部において検出し、
前記制御部は、それぞれの前記信号処理部における前記制御コードのタイミングを合わせることによって、前記タイミングのずれを補正する
請求項３に記載の受信装置。

【請求項5】

送信装置が有する複数の送信部のそれぞれから複数のレーンを用いて並列に送信された同一のデータ構造を有するデータストリームを受信する処理である第１のレイヤの処理と、受信した前記データストリームを一系統のデータに統合し、前記データストリームを構成するパケットを取得する処理である第２のレイヤの処理とを複数の受信部において行い、
１つの前記送信部と１つの前記受信部との組のそれぞれにより実現される通信リンク間の、対応するデータのタイミングのずれを、それぞれの前記通信リンクの全ての前記レーンのデータに対して挿入された既知情報のタイミングを、最も遅い前記既知情報のタイミングに合わせるようにそれぞれの前記受信部において補正する
ステップを含む制御方法。

【請求項6】

コンピュータに、
送信装置が有する複数の送信部のそれぞれから複数のレーンを用いて並列に送信された同一のデータ構造を有するデータストリームを受信する処理である第１のレイヤの処理と、受信した前記データストリームを一系統のデータに統合し、前記データストリームを構成するパケットを取得する処理である第２のレイヤの処理とを複数の受信部において行い、
１つの前記送信部と１つの前記受信部との組のそれぞれにより実現される通信リンク間の、対応するデータのタイミングのずれを、それぞれの前記通信リンクの全ての前記レーンのデータに対して挿入された既知情報のタイミングを、最も遅い前記既知情報のタイミングに合わせるようにそれぞれの前記受信部において補正する
ステップを含む処理を実行させるプログラム。

【請求項7】

伝送対象のデータを格納するパケットの生成と、生成した前記パケットを複数のレーンに分配する処理とを含む処理を第１のレイヤの処理として行い、分配した前記パケットを含む同一のデータ構造を有するデータストリームを、複数の前記レーンを用いて並列に送信する処理を第２のレイヤの処理として行う複数の送信部を備える
送信装置と、
複数の前記送信部のそれぞれから複数の前記レーンを用いて並列に送信された前記データストリームを受信する処理を前記第２のレイヤの処理として行い、受信した前記データストリームを一系統のデータに統合し、前記データストリームを構成するパケットを取得する処理を前記第１のレイヤの処理として行う複数の受信部と、
１つの前記送信部と１つの前記受信部との組のそれぞれにより実現される通信リンク間の、対応するデータのタイミングのずれを、それぞれの前記通信リンクの全ての前記レーンのデータに対して挿入された既知情報のタイミングを、最も遅い前記既知情報のタイミングに合わせるようにそれぞれの前記受信部において補正する制御部と
を備える受信装置と
を含む送受信システム。

【発明の詳細な説明】

【技術分野】

【0001】

本技術は、受信装置、制御方法、プログラム、および送受信システムに関し、特に、複数の通信リンクを用いてデータの伝送が行われる場合において、通信リンク間のデータのタイミングのずれを補正することができるようにした受信装置、制御方法、プログラム、および送受信システムに関する。

【背景技術】

【0002】

イメージセンサの高画質化、高フレームレート化に伴い、イメージセンサと、イメージセンサにより撮像された画像を処理するDSP(Digital Signal Processor)との間のインタフェースに求められるデータの伝送容量が高まってきている。

【0003】

特許文献１には、画像データを格納するパケットを複数レーンに分配し、複数レーンを介して、イメージセンサからDSPにデータを伝送する伝送方式が記載されている。この伝送方式においては、１フレームの各ラインを構成する画像データがイメージセンサにおいて各パケットに格納され、DSPに伝送される。

【0004】

また、特許文献１には、イメージセンサ側の送信部とDSP側の受信部の対を複数設け、それぞれの送受信部間でデータ伝送を行うことについても記載されている。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２０１２－１２０１５９号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

イメージセンサ側の１つの送信部とDSP側の１つの受信部から１つの通信リンクが構成されるものとすると、送信部と受信部の対を複数設けた場合には複数の通信リンクを用いてデータの伝送が行われることになる。

【0007】

各通信リンクにおけるデータの伝送が独立して行われる場合、通信リンク間で、データのタイミングにずれが生じる。

【0008】

本技術はこのような状況に鑑みてなされたものであり、複数の通信リンクを用いてデータの伝送が行われる場合において、通信リンク間のデータのタイミングのずれを補正することができるようにするものである。

【課題を解決するための手段】

【0009】

本技術の第１の側面の受信装置は、送信装置が有する複数の送信部のそれぞれから複数のレーンを用いて並列に送信された同一のデータ構造を有するデータストリームを受信する処理を第１のレイヤの処理として行い、受信した前記データストリームを一系統のデータに統合し、前記データストリームを構成するパケットを取得する処理を第２のレイヤの処理として行う複数の受信部と、１つの前記送信部と１つの前記受信部との組のそれぞれにより実現される通信リンク間の、対応するデータのタイミングのずれを、それぞれの前記通信リンクの全ての前記レーンのデータに対して挿入された既知情報のタイミングを、最も遅い前記既知情報のタイミングに合わせるようにそれぞれの前記受信部において補正する制御部とを備える。

【0011】

本技術の第１の側面においては、送信装置が有する複数の送信部のそれぞれから複数のレーンを用いて並列に送信された同一のデータ構造を有するデータストリームを受信する処理である第１のレイヤの処理と、受信した前記データストリームを一系統のデータに統合し、前記データストリームを構成するパケットを取得する処理である第２のレイヤの処理とが複数の受信部において行われ、１つの前記送信部と１つの前記受信部との組のそれぞれにより実現される通信リンク間の、対応するデータのタイミングのずれが、それぞれの前記通信リンクの全ての前記レーンのデータに対して挿入された既知情報のタイミングを、最も遅い前記既知情報のタイミングに合わせるようにそれぞれの前記受信部において補正される。

【発明の効果】

【0013】

本技術によれば、複数の通信リンクを用いてデータの伝送が行われる場合において、通信リンク間のデータのタイミングのずれを補正することができる。

【0014】

なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。

【図面の簡単な説明】

【0015】

【図1】伝送システムの第１の構成例を示す図である。

【図2】伝送システムの第２の構成例を示す図である。

【図3】伝送システムの第３の構成例を示す図である。

【図4】フレームフォーマットの例を示す図である。

【図5】送信部と受信部の構成例を示す図である。

【図6】ヘッダ構造を示す図である。

【図7】ヘッダ情報の内容と情報量を示す図である。

【図8】ビット配列の例を示す図である。

【図9】各画素の画素値が８ビットで表される場合のPixel to Byte変換の例を示す図である。

【図10】各画素の画素値が１０ビットで表される場合のPixel to Byte変換の例を示す図である。

【図11】各画素の画素値が１２ビットで表される場合のPixel to Byte変換の例を示す図である。

【図12】各画素の画素値が１４ビットで表される場合のPixel to Byte変換の例を示す図である。

【図13】各画素の画素値が１６ビットで表される場合のPixel to Byte変換の例を示す図である。

【図14】ペイロードデータの例を示す図である。

【図15】ペイロードデータの他の例を示す図である。

【図16】パリティが挿入されたペイロードデータの例を示す図である。

【図17】ペイロードデータにヘッダを付加した状態を示す図である。

【図18】ペイロードデータにヘッダとフッタを付加した状態を示す図である。

【図19】パリティが挿入されたペイロードデータにヘッダを付加した状態を示す図である。

【図20】パケットデータの割り当ての例を示す図である。

【図21】制御コードの例を示す図である。

【図22】K Characterの値を示す図である。

【図23】Pad Codeの挿入の例を示す図である。

【図24】制御コード挿入後のパケットデータの例を示す図である。

【図25】Data Skewの補正の例を示す図である。

【図26】撮像装置の処理について説明するフローチャートである。

【図27】図２６のステップＳ２において行われるデータ送信処理について説明するフローチャートである。

【図28】図２６のステップＳ３において行われるデータ受信処理について説明するフローチャートである。

【図29】レーン数を切り替える場合の制御シーケンスを示す図である。

【図30】フレームフォーマットの他の例を示す図である。

【図31】図３０のフレームフォーマットの１パケットを拡大して示す図である。

【図32】ヘッダ情報の内容を示す図である。

【図33】汎用I/Fを用いた伝送システムの第１の構成例を示す図である。

【図34】汎用I/Fを用いた伝送システムの第２の構成例を示す図である。

【図35】汎用I/Fを用いた伝送システムの第３の構成例を示す図である。

【図36】パケットのデータ構造の例を示す図である。

【図37】送信側LSIと受信側LSIの構成例を示す図である。

【図38】Byte Packingの例を示す図である。

【図39】Byte Packingの他の例を示す図である。

【図40】Byte Packing処理のシーケンスを示す図である。

【図41】パリティの挿入の例を示す図である。

【図42】伝送システムの動作について説明するフローチャートである。

【図43】図４２のステップＳ１０２において行われるデータ送信処理について説明するフローチャートである。

【図44】図４２のステップＳ１０３において行われるデータ受信処理について説明するフローチャートである。

【図45】シングル通信リンクの処理の流れの例を示す図である。

【図46】マルチ通信リンクの処理の流れの例を示す図である。

【図47】伝送システムの他の構成例を示す図である。

【図48】送信側LSIと受信側LSIの構成例を示す図である。

【図49】補正タイミングの設定の例を示す図である。

【図50】通信リンク間Data Skewを物理レイヤにおいて補正する場合の一連の動作について説明するシーケンス図である。

【図51】送信側LSIと受信側LSIの他の構成例を示す図である。

【図52】通信リンク間Data Skewをリンクレイヤにおいて補正する場合の一連の動作について説明するシーケンス図である。

【図53】送信側LSIと受信側LSIの他の構成例を示す図である。

【図54】通信リンク間Data Skewをアダプテーションレイヤにおいて補正する場合の一連の動作について説明するシーケンス図である。

【図55】通信リンク間Data Skewをアプリケーションレイヤにおいて補正する場合の一連の動作について説明するシーケンス図である。

【図56】伝送システムの他の構成例を示す図である。

【図57】図５６の送信側LSIと受信側LSIの構成例を示す図である。

【図58】通信リンク間Data Skewを送信側において補正する場合の一連の動作について説明するシーケンス図である。

【図59】コンピュータの構成例を示すブロック図である。

【図60】内視鏡手術システムの概略的な構成の一例を示す図である。

【図61】図６０に示すカメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。

【発明を実施するための形態】

【0016】

以下、本技術を実施するための形態について説明する。説明は以下の順序で行う。
１．第１の実施の形態（画素データを伝送する例）
２．第２の実施の形態（画素データに限らず、所定のデータを伝送する例）
３．通信リンク間のData Skewの補正について
（１）通信リンク間Data Skew
（２）通信リンク間Data Skewの除去
４．変形例
５．応用例

【0017】

＜１．第１の実施の形態（画素データを伝送する例）＞
［伝送システムの構成例］
図１は、本技術の一実施形態に係る伝送システムの第１の構成例を示す図である。

【0018】

図１の伝送システム１は、イメージセンサ１１とDSP１２から構成される。イメージセンサ１１とDSP１２はそれぞれ異なるLSI(Large Scale Integrated Circuit)により構成され、デジタルカメラや携帯電話機などの、撮像機能を有する同じ撮像装置内に設けられる。イメージセンサ１１には撮像部２１と１つの送信部２２が設けられ、DSP１２には１つの受信部３１と画像処理部３２が設けられている。

【0019】

イメージセンサ１１の撮像部２１は、CMOS(Complementary Metal Oxide Semiconductor)などの撮像素子よりなり、レンズを介して受光した光の光電変換を行う。また、撮像部２１は、光電変換によって得られた信号のA/D変換などを行い、１フレームの画像を構成する画素データを、１画素のデータずつ順に送信部２２に出力する。

【0020】

送信部２２は、撮像部２１から供給された各画素のデータを、例えば撮像部２１から供給された順に複数の伝送路に割り当て、複数の伝送路を介して並列にDSP１２に送信する。図１の例においては、８本の伝送路を用いて画素データの伝送が行われている。イメージセンサ１１とDSP１２の間の伝送路は有線の伝送路であってもよいし、無線の伝送路であってもよい。以下、適宜、イメージセンサ１１とDSP１２の間の伝送路をレーン（Lane）という。

【0021】

DSP１２の受信部３１は、８本のレーンを介して送信部２２から伝送されてきた画素データを受信し、各画素のデータを順に画像処理部３２に出力する。

【0022】

画像処理部３２は、受信部３１から供給された画素データに基づいて１フレームの画像を生成し、生成した画像を用いて各種の画像処理を行う。イメージセンサ１１からDSP１２に伝送される画像データはRAWデータであり、画像処理部３２においては、画像データの圧縮、画像の表示、記録媒体に対する画像データの記録などの各種の処理が行われる。

【0023】

図２は、伝送システム１の第２の構成例を示す図である。図２に示す構成のうち、図１に示す構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。

【0024】

図２の伝送システム１のイメージセンサ１１には、撮像部２１と、２つの送信部である送信部２２－１，２２－２が設けられ、DSP１２には、２つの受信部である受信部３１－１，３１－２と、画像処理部３２が設けられている。

【0025】

撮像部２１は、撮像を行うことによって得られた１フレームの画像を構成する画素データを、１画素のデータずつ、送信部２２－１と送信部２２－２に並列に出力する。例えば、撮像部２１は、奇数ラインの画素のデータを送信部２２－１に出力し、偶数ラインの画素のデータを送信部２２－２に出力する。

【0026】

送信部２２－１は、撮像部２１から供給された各画素のデータを、例えば撮像部２１から供給された順に複数のレーンに割り当て、複数のレーンを介して並列にDSP１２に送信する。送信部２２－２も同様に、撮像部２１から供給された各画素のデータを、例えば撮像部２１から供給された順に複数のレーンに割り当て、複数のレーンを介して並列にDSP１２に送信する。

【0027】

図２の例においてもイメージセンサ１１とDSP１２の間は８本のレーンを介して接続されている。送信部２２－１と送信部２２－２は、それぞれ、４本のレーンを用いて画素データを伝送する。

【0028】

DSP１２の受信部３１－１は、４本のレーンを介して送信部２２－１から伝送されてきた画素データを受信し、各画素のデータを順に画像処理部３２に出力する。受信部３１－２も同様に、４本のレーンを介して送信部２２－２から伝送されてきた画素データを受信し、各画素のデータを順に画像処理部３２に出力する。

【0029】

画像処理部３２は、受信部３１－１から供給された画素データと受信部３１－２から供給された画素データに基づいて１フレームの画像を生成し、生成した画像を用いて各種の画像処理を行う。

【0030】

図２に示すようにイメージセンサ１１に２つの送信部を設け、それに対応させて２つの受信部をDSP１２に設けることにより、撮像部２１が出力する画素データのレートが高い場合であっても画素データをDSP１２に伝送することが可能になる。

【0031】

図３は、伝送システム１の第３の構成例を示す図である。図３に示す構成のうち、図１に示す構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。

【0032】

図３の伝送システム１においては、イメージセンサ１１－１とイメージセンサ１１－２の２つのイメージセンサが設けられている。イメージセンサ１１－１には撮像部２１－１と１つの送信部である送信部２２－１が設けられ、イメージセンサ１１－２には撮像部２１－２と１つの送信部である送信部２２－２が設けられる。DSP１２には、図２の場合と同様に、２つの受信部である受信部３１－１，３１－２と、画像処理部３２が設けられている。

【0033】

イメージセンサ１１－１の撮像部２１－１は、撮像を行うことによって得られた１フレームの画像を構成する画素データを、１画素のデータずつ順に送信部２２－１に出力する。

【0034】

送信部２２－１は、撮像部２１－１から供給された各画素のデータを、例えば撮像部２１－１から供給された順に複数のレーンに割り当て、複数のレーンを介して並列にDSP１２に送信する。

【0035】

イメージセンサ１１－２の撮像部２１－２は、撮像を行うことによって得られた１フレームの画像を構成する画素データを、１画素のデータずつ順に送信部２２－２に出力する。

【0036】

送信部２２－２は、撮像部２１－２から供給された各画素のデータを、例えば撮像部２１－２から供給された順に複数のレーンに割り当て、複数のレーンを介して並列にDSP１２に送信する。

【0037】

図３の例においてもイメージセンサ側とDSP１２の間は８本のレーンを介して接続されている。イメージセンサ１１－１とイメージセンサ１１－２にはそれぞれ４本のレーンが割り当てられ、送信部２２－１と送信部２２－２は、それぞれ、４本のレーンを用いて画素データを伝送する。

【0038】

DSP１２の受信部３１－１は、４本のレーンを介してイメージセンサ１１－１の送信部２２－１から伝送されてきた画素データを受信し、各画素のデータを順に画像処理部３２に出力する。受信部３１－２も同様に、４本のレーンを介してイメージセンサ１１－２の送信部２２－２から伝送されてきた画素データを受信し、各画素のデータを順に画像処理部３２に出力する。

【0039】

画像処理部３２は、受信部３１－１から供給された画素データに基づいて１フレームの画像を生成するとともに、受信部３１－２から供給された画素データに基づいて１フレームの画像を生成する。画像処理部３２は、生成した画像を用いて各種の画像処理を行う。

【0040】

図３に示すように２つのイメージセンサを設けることにより、例えば、イメージセンサ１１－１により撮像された左目用の画像と、イメージセンサ１１－２により撮像された右目用の画像からなる3D画像を１つのDSP１２で処理することが可能になる。左目用の画像と右目用の画像には視差がある。

【0041】

以上のように、伝送システム１のイメージセンサには、撮像された１フレームの画像データを伝送する送信部が１つまたは複数設けられる。一方、DSPには、イメージセンサの送信部に対応して、イメージセンサから伝送されてきたデータを受信する受信部が１つまたは複数設けられる。

【0042】

以下、イメージセンサ１１に１つの送信部が設けられ、DSP１２に１つの受信部が設けられる図１の伝送システム１におけるデータ伝送について説明する。図２と図３の送信部２２－１－受信部３１－１間、送信部２２－２－受信部３１－２間においても同様にしてデータ伝送が行われる。

【0043】

［フレームフォーマット］
図４は、イメージセンサ１１－DSP１２間で１フレームの画像データを伝送するのに用いられるフォーマットの例を示す図である。

【0044】

有効画素領域Ａ１は、撮像部２１により撮像された１フレームの画像の有効画素の領域である。有効画素領域Ａ１の左側には、垂直方向の画素数が有効画素領域Ａ１の垂直方向の画素数と同じであるマージン領域Ａ２が設定される。

【0045】

有効画素領域Ａ１の上側には、水平方向の画素数が、有効画素領域Ａ１とマージン領域Ａ２全体の水平方向の画素数と同じである前ダミー領域Ａ３が設定される。図４の例においては、前ダミー領域Ａ３にはEmbedded Dataが挿入されている。Embedded Dataは、シャッタスピード、絞り値、ゲインなどの、撮像部２１による撮像に関する設定値の情報が含まれる。後ダミー領域Ａ４にEmbedded Dataが挿入されることもある。

【0046】

有効画素領域Ａ１の下側には、水平方向の画素数が、有効画素領域Ａ１とマージン領域Ａ２全体の水平方向の画素数と同じである後ダミー領域Ａ４が設定される。

【0047】

有効画素領域Ａ１、マージン領域Ａ２、前ダミー領域Ａ３、および後ダミー領域Ａ４から画像データ領域Ａ１１が構成される。

【0048】

画像データ領域Ａ１１を構成する各ラインの前にはヘッダが付加され、ヘッダの前にはStart Codeが付加される。また、画像データ領域Ａ１１を構成する各ラインの後ろにはフッタがオプションで付加され、フッタの後ろにはEnd Codeなどの後述する制御コードが付加される。フッタが付加されない場合、画像データ領域Ａ１１を構成する各ラインの後ろにEnd Codeなどの制御コードが付加される。

【0049】

撮像部２１により撮像された１フレームの画像をイメージセンサ１１からDSP１２に伝送する毎に、図４に示すフォーマットのデータ全体が伝送データとして伝送される。

【0050】

図４の上側の帯は下側に示す伝送データの伝送に用いられるパケットの構造を示している。水平方向の画素の並びをラインとすると、パケットのペイロードには、画像データ領域Ａ１１の１ラインを構成する画素のデータが格納される。１フレームの画像データ全体の伝送は、画像データ領域Ａ１１の垂直方向の画素数以上の数のパケットを用いて行われることになる。

【0051】

１ライン分の画素データが格納されたペイロードに、ヘッダとフッタが付加されることによって１パケットが構成される。後に詳述するように、ヘッダには、Frame Start, Frame End, Line Valid, Line Number, ECCなどの、ペイロードに格納されている画素データの付加的な情報が含まれる。各パケットには、制御コードであるStart CodeとEnd Codeが少なくとも付加される。

【0052】

このように、１フレームの画像を構成する画素データをライン毎に伝送するフォーマットを採用することによって、ヘッダ等の付加的な情報やStart Code, End Codeなどの制御コードをライン毎のブランキング期間中に伝送することが可能になる。

【0053】

［送信部２２と受信部３１の構成］
図５は、送信部２２と受信部３１の構成例を示す図である。

【0054】

図５の左側に破線で囲んで示す構成が送信部２２の構成であり、右側に破線で囲んで示す構成が受信部３１の構成である。送信部２２と受信部３１は、それぞれ、リンクレイヤの構成と物理レイヤの構成からなる。実線Ｌ２より上側に示す構成がリンクレイヤの構成であり、実線Ｌ２より下側に示す構成が物理レイヤの構成である。

【0055】

なお、実線Ｌ１の上に示す構成はアプリケーションレイヤの構成である。システム制御部５１、フレームデータ入力部５２、およびレジスタ５３は撮像部２１において実現される。システム制御部５１は、送信部２２のLINK-TXプロトコル管理部６１と通信を行い、フレームフォーマットに関する情報を提供するなどして画像データの伝送を制御する。フレームデータ入力部５２は、ユーザによる指示などに応じて撮像を行い、撮像を行うことによって得られた画像を構成する各画素のデータを送信部２２のPixel to Byte変換部６２に供給する。レジスタ５３は、Pixel to Byte変換のビット数やLane数等の情報を記憶する。レジスタ５３に記憶されている情報に従って画像データの送信処理が行われる。

【0056】

また、アプリケーションレイヤの構成のうちのフレームデータ出力部１４１、レジスタ１４２、およびシステム制御部１４３は画像処理部３２において実現される。フレームデータ出力部１４１は、受信部３１から供給された各ラインの画素データに基づいて１フレームの画像を生成し、出力する。フレームデータ出力部１４１から出力された画像を用いて各種の処理が行われる。レジスタ１４２は、Byte to Pixel変換のビット数やLane数などの、画像データの受信に関する各種の設定値を記憶する。レジスタ１４２に記憶されている情報に従って画像データの受信処理が行われる。システム制御部１４３は、LINK-RXプロトコル管理部１２１と通信を行い、モードチェンジ等のシーケンスを制御する。

【0057】

［送信部２２のリンクレイヤの構成］
はじめに、送信部２２のリンクレイヤの構成について説明する。

【0058】

送信部２２には、リンクレイヤの構成として、LINK-TXプロトコル管理部６１、Pixel to Byte変換部６２、ペイロードECC挿入部６３、パケット生成部６４、およびレーン分配部６５が設けられる。LINK-TXプロトコル管理部６１は、状態制御部７１、ヘッダ生成部７２、データ挿入部７３、およびフッタ生成部７４から構成される。

【0059】

LINK-TXプロトコル管理部６１の状態制御部７１は、送信部２２のリンクレイヤの状態を管理する。

【0060】

ヘッダ生成部７２は、１ライン分の画素データが格納されたペイロードに付加されるヘッダを生成し、パケット生成部６４に出力する。

【0061】

図６は、ヘッダ生成部７２により生成されるヘッダの構造を示す図である。

【0062】

上述したように、１パケット全体は、ヘッダと、１ライン分の画素データであるペイロードデータから構成される。パケットにはフッタが付加されることもある。ヘッダは、ヘッダ情報とHeader ECCから構成される。

【0063】

ヘッダ情報には、Frame Start, Frame End, Line Valid, Line Number, Reservedが含まれる。各情報の内容と情報量を図７に示す。

【0064】

Frame Startは、フレームの先頭を示す１ビットの情報である。図４の画像データ領域Ａ１１の１ライン目の画素データの伝送に用いられるパケットのヘッダのFrame Startには１の値が設定され、他のラインの画素データの伝送に用いられるパケットのヘッダのFrame Startには０の値が設定される。

【0065】

Frame Endは、フレームの終端を示す１ビットの情報である。有効画素領域Ａ１の終端ラインの画素データをペイロードに含むパケットのヘッダのFrame Endには１の値が設定され、他のラインの画素データの伝送に用いられるパケットのヘッダのFrame Endには０の値が設定される。

【0066】

Frame StartとFrame Endが、フレームに関する情報であるフレーム情報となる。

【0067】

Line Validは、ペイロードに格納されている画素データのラインが有効画素のラインであるのか否かを表す１ビットの情報である。有効画素領域Ａ１内のラインの画素データの伝送に用いられるパケットのヘッダのLine Validには１の値が設定され、他のラインの画素データの伝送に用いられるパケットのヘッダのLine Validには０の値が設定される。

【0068】

Line Numberは、ペイロードに格納されている画素データにより構成されるラインのライン番号を表す１３ビットの情報である。

【0069】

Line ValidとLine Numberが、ラインに関する情報であるライン情報となる。

【0070】

Reservedは拡張用の32ビットの領域である。ヘッダ情報全体のデータ量は６バイトになる。

【0071】

図６に示すように、ヘッダ情報に続けて配置されるHeader ECCには、６バイトのヘッダ情報に基づいて計算された２バイトの誤り検出符号であるCRC(Cyclic Redundancy Check)符号が含まれる。また、Header ECCには、CRC符号に続けて、ヘッダ情報とCRC符号の組である８バイトの情報と同じ情報が２つ含まれる。

【0072】

すなわち、１つのパケットのヘッダには、同じヘッダ情報とCRC符号の組が３つ含まれる。ヘッダ全体のデータ量は、１組目のヘッダ情報とCRC符号の組の８バイトと、２組目のヘッダ情報とCRC符号の組の８バイトと、３組目のヘッダ情報とCRC符号の組の８バイトとの、あわせて２４バイトになる。

【0073】

図８は、ヘッダ情報とCRC符号の１つの組を構成する８バイトのビット配列の例を示す図である。

【0074】

ヘッダを構成する８バイトのうちの１番目の１バイトであるバイトＨ７には、１ビット目から順に、Frame Start, Frame End, Line Validの各１ビットと、Line Numberの１３ビットのうちの１～５ビット目が含まれる。また、２番目の１バイトであるバイトＨ６には、Line Numberの１３ビットのうちの６～１３ビット目が含まれる。

【0075】

３番目の１バイトであるバイトＨ５から６番目の１バイトであるバイトＨ２がReservedとなる。７番目の１バイトであるバイトＨ１と８番目の１バイトであるバイトＨ０にはCRC符号の各ビットが含まれる。

【0076】

図５の説明に戻り、ヘッダ生成部７２は、システム制御部５１による制御に従ってヘッダ情報を生成する。例えば、システム制御部５１からは、フレームデータ入力部５２が出力する画素データのライン番号を表す情報や、フレームの先頭、終端を表す情報が供給される。

【0077】

また、ヘッダ生成部７２は、ヘッダ情報を生成多項式に適用してCRC符号を計算する。ヘッダ情報に付加されるCRC符号の生成多項式は例えば下式（１）により表される。

【数1】

【0078】

ヘッダ生成部７２は、ヘッダ情報にCRC符号を付加することによってヘッダ情報とCRC符号の組を生成し、同じヘッダ情報とCRC符号の組を３組繰り返して配置することによってヘッダを生成する。ヘッダ生成部７２は、生成したヘッダをパケット生成部６４に出力する。

【0079】

データ挿入部７３は、スタッフィング（stuffing）に用いられるデータを生成し、Pixel to Byte変換部６２とレーン分配部６５に出力する。Pixel to Byte変換部６２に供給されたスタッフィングデータであるペイロードスタッフィングデータは、Pixel to Byte変換後の画素データに付加され、ペイロードに格納される画素データのデータ量の調整に用いられる。また、レーン分配部６５に供給されたスタッフィングデータであるレーンスタッフィングデータは、レーン割り当て後のデータに付加され、レーン間のデータ量の調整に用いられる。

【0080】

フッタ生成部７４は、システム制御部５１による制御に応じて、適宜、ペイロードデータを生成多項式に適用して３２ビットのCRC符号を計算し、計算により求めたCRC符号をフッタとしてパケット生成部６４に出力する。フッタとして付加されるCRC符号の生成多項式は例えば下式（２）により表される。

【数2】

【0081】

Pixel to Byte変換部６２は、フレームデータ入力部５２から供給された画素データを取得し、各画素のデータを１バイト単位のデータに変換するPixel to Byte変換を行う。例えば、撮像部２１により撮像された画像の各画素の画素値（RGB）は、８ビット、１０ビット、１２ビット、１４ビット、１６ビットのうちのいずれかのビット数で表される。

【0082】

図９は、各画素の画素値が８ビットで表される場合のPixel to Byte変換の例を示す図である。

【0083】

Data[0]がLSBを表し、数字の最も大きいData[7]がMSBを表す。白抜き矢印で示すように、この場合、画素Nの画素値を表すData[7]～[0]の８ビットは、Data[7]～[0]からなるByte Nに変換される。各画素の画素値が８ビットで表される場合、Pixel to Byte変換後のバイト単位のデータの数は、画素の数と同じ数になる。

【0084】

図１０は、各画素の画素値が１０ビットで表される場合のPixel to Byte変換の例を示す図である。

【0085】

この場合、画素Nの画素値を表すData[9]～[0]の１０ビットは、Data[9]～[2]からなるByte 1.25*Nに変換される。

【0086】

画素N+1～N+3についても同様に、それぞれの画素値を表すData[9]～[0]の１０ビットが、Data[9]～[2]からなるByte 1.25*N+1～Byte 1.25*N+3に変換される。また、画素N～N+3のそれぞれの下位のビットであるData[1]とData[0]が集められてByte 1.25*N+4に変換される。各画素の画素値が１０ビットで表される場合、Pixel to Byte変換後のバイト単位のデータの数は、画素の数の1.25倍の数になる。

【0087】

図１１は、各画素の画素値が１２ビットで表される場合のPixel to Byte変換の例を示す図である。

【0088】

この場合、画素Nの画素値を表すData[11]～[0]の１２ビットは、Data[11]～[4]からなるByte 1.5*Nに変換される。

【0089】

画素N+1についても同様に、画素N+1の画素値を表すData[11]～[0]の１２ビットが、Data[11]～[4]からなるByte 1.5*N+1に変換される。また、画素Nと画素N+1のそれぞれの下位のビットであるData[3]～[0]が集められてByte 1.5*N+2に変換される。各画素の画素値が１２ビットで表される場合、Pixel to Byte変換後のバイト単位のデータの数は、画素の数の1.5倍の数になる。

【0090】

図１２は、各画素の画素値が１４ビットで表される場合のPixel to Byte変換の例を示す図である。

【0091】

この場合、画素Nの画素値を表すData[13]～[0]の１４ビットは、Data[13]～[6]からなるByte 1.75*Nに変換される。

【0092】

画素N+1～N+3についても同様に、それぞれの画素値を表すData[13]～[0]の１４ビットが、Data[13]～[6]からなるByte 1.75*N+1～Byte 1.75*N+3に変換される。また、画素N～N+3のビットのうちの残ったビットが下位のビットから順に集められ、例えば、画素NのビットであるData[5]～[0]と、画素N+1のビットであるData[5],[4]がByte 1.75*N+4に変換される。

【0093】

同様に、画素N+1のビットであるData[3]～[0]と、画素N+2のビットであるData[5]～[2]がByte 1.75*N+5に変換され、画素N+2のビットであるData[1],[0]と、画素N+3のビットであるData[5]～[0]がByte 1.75*N+6に変換される。各画素の画素値が１４ビットで表される場合、Pixel to Byte変換後のバイト単位のデータの数は、画素の数の1.75倍の数になる。

【0094】

図１３は、各画素の画素値が１６ビットで表される場合のPixel to Byte変換の例を示す図である。

【0095】

この場合、画素Nの画素値を表すData[15]～[0]の１６ビットは、Data[15]～[8]からなるByte 2*NとData[7]～[0]からなるByte 2*N+1に変換される。各画素の画素値が１６ビットで表される場合、Pixel to Byte変換後のバイト単位のデータの数は、画素の数の2倍の数になる。

【0096】

図５のPixel to Byte変換部６２は、このようなPixel to Byte変換を例えばラインの左端の画素から順に各画素を対象として行う。また、Pixel to Byte変換部６２は、Pixel to Byte変換によって得られたバイト単位の画素データに、データ挿入部７３から供給されたペイロードスタッフィングデータを付加することによってペイロードデータを生成し、ペイロードECC挿入部６３に出力する。

【0097】

図１４は、ペイロードデータの例を示す図である。

【0098】

図１４は、各画素の画素値が１０ビットで表される場合のPixel to Byte変換によって得られた画素データを含むペイロードデータを示している。色を付していない１つのブロックが、Pixel to Byte変換後のバイト単位の画素データを表す。また、色を付している１つのブロックが、データ挿入部７３により生成されたペイロードスタッフィングデータを表す。

【0099】

Pixel to Byte変換後の画素データは、変換によって得られた順に、所定の数のグループにグループ化される。図１４の例においては、各画素データがグループ０～１５の１６グループにグループ化されており、画素Ｐ０のMSBを含む画素データがグループ０に割り当てられ、画素Ｐ１のMSBを含む画素データがグループ１に割り当てられている。また、画素Ｐ２のMSBを含む画素データがグループ２に割り当てられ、画素Ｐ３のMSBを含む画素データがグループ３に割り当てられ、画素Ｐ０～Ｐ３のLSBを含む画素データがグループ４に割り当てられている。

【0100】

画素Ｐ４のMSBを含む画素データ以降の画素データについても、グループ５以降の各グループに順に割り当てられる。ある画素データがグループ１５に割り当てられたとき、それ以降の画素データは、グループ０以降の各グループに順に割り当てられる。なお、画素データを表すブロックのうち、３本の破線が内側に付されているブロックは、Pixel to Byte変換時に、画素N～N+3のLSBを含むようにして生成されたバイト単位の画素データを表す。

【0101】

送信部２２のリンクレイヤにおいては、このようにしてグループ化が行われた後、クロック信号によって規定される期間毎に、各グループにおいて同じ位置にある画素データを対象として処理が並行して行われる。すなわち、図１４に示すように１６のグループに画素データが割り当てられた場合、各列に並ぶ１６の画素データを同じ期間内に処理するようにして画素データの処理が進められる。

【0102】

上述したように、１つのパケットのペイロードには１ラインの画素データが含まれる。図１４に示す画素データ全体が、１ラインを構成する画素データである。ここでは、図４の有効画素領域Ａ１の画素データの処理について説明しているが、マージン領域Ａ２等の他の領域の画素データについても有効画素領域Ａ１の画素データとともに処理される。

【0103】

１ライン分の画素データがグループ化された後、各グループのデータ長が同じ長さになるように、ペイロードスタッフィングデータが付加される。ペイロードスタッフィングデータは１バイトのデータである。

【0104】

図１４の例においては、グループ０の画素データにはペイロードスタッフィングデータが付加されず、破線で囲んで示すように、グループ１～１５の各画素データには、終端にペイロードスタッフィングデータが１つずつ付加されている。画素データとスタッフィングデータからなるペイロードデータのデータ長（Byte）は下式（３）により表される。

【数3】

【0105】

式（３）のLineLengthはラインの画素数を表し、BitPixは１画素の画素値を表すビット数を表す。PayloadStuffingはペイロードスタッフィングデータの数を表す。

【0106】

図１４に示すように画素データを１６グループに割り当てるとした場合、ペイロードスタッフィングデータの数は下式（４）により表される。式（４）の％は剰余を表す。

【数4】

【0107】

図１５は、ペイロードデータの他の例を示す図である。

【0108】

図１５は、各画素の画素値が１２ビットで表される場合のPixel to Byte変換によって得られた画素データを含むペイロードデータを示している。

【0109】

図１５の例においては、画素Ｐ０のMSBを含む画素データがグループ０に割り当てられ、画素Ｐ１のMSBを含む画素データがグループ１に割り当てられ、画素Ｐ０と画素Ｐ１のLSBを含む画素データがグループ２に割り当てられている。画素Ｐ２のMSBを含む画素データ以降の画素データについても、グループ３以降の各グループに順に割り当てられる。画素データを表すブロックのうち、１本の破線が内側に付されているブロックは、Pixel to Byte変換時に、画素Nと画素N+1のLSBを含むようにして生成されたバイト単位の画素データを表す。

【0110】

図１５の例においては、グループ０とグループ１の画素データにはペイロードスタッフィングデータが付加されず、グループ２～１５の各画素データには、終端にペイロードスタッフィングデータが１つずつ付加されている。

【0111】

このような構成を有するペイロードデータがPixel to Byte変換部６２からペイロードECC挿入部６３に供給される。

【0112】

ペイロードECC挿入部６３は、Pixel to Byte変換部６２から供給されたペイロードデータに基づいて、ペイロードデータの誤り訂正に用いられる誤り訂正符号を計算し、計算により求めた誤り訂正符号であるパリティをペイロードデータに挿入する。誤り訂正符号として、例えばリードソロモン符号が用いられる。なお、誤り訂正符号の挿入はオプションであり、例えば、ペイロードECC挿入部６３によるパリティの挿入と、フッタ生成部７４によるフッタの付加はいずれか一方のみを行うことが可能とされる。

【0113】

図１６は、パリティが挿入されたペイロードデータの例を示す図である。

【0114】

図１６に示すペイロードデータは、図１５を参照して説明した、各画素の画素値が１２ビットで表される場合のPixel to Byte変換によって得られた画素データを含むペイロードデータである。斜線を付して示すブロックがパリティを表す。

【0115】

図１６の例においては、グループ０～１５の各グループの先頭の画素データから順に１４個選択され、選択された２２４個（２２４バイト）の画素データに基づいて２バイトのパリティが求められている。２バイトのパリティが、その計算に用いられた２２４個の画素データに続けてグループ０，１の１５番目のデータとして挿入され、２２４個の画素データと２バイトのパリティから１つ目のBasic Blockが形成される。

【0116】

このように、ペイロードECC挿入部６３においては、基本的に、２２４個の画素データに基づいて２バイトのパリティが生成され、２２４個の画素データに続けて挿入される。

【0117】

また、図１６の例においては、１つ目のBasic Blockに続く２２４個の画素データが各グループから順に選択され、選択された２２４個の画素データに基づいて２バイトのパリティが求められている。２バイトのパリティが、その計算に用いられた２２４個の画素データに続けてグループ２，３の２９番目のデータとして挿入され、２２４個の画素データと２バイトのパリティから２つ目のBasic Blockが形成される。

【0118】

あるBasic Blockに続く画素データとペイロードスタッフィングデータの数である16×Mが２２４に満たない場合、残っている16×M個のブロック（画素データとペイロードスタッフィングデータ）に基づいて２バイトのパリティが求められる。また、求められた２バイトのパリティがペイロードスタッフィングデータに続けて挿入され、16×M個のブロックと２バイトのパリティからExtra Blockが形成される。

【0119】

ペイロードECC挿入部６３は、パリティを挿入したペイロードデータをパケット生成部６４に出力する。パリティの挿入が行われない場合、Pixel to Byte変換部６２からペイロードECC挿入部６３に供給されたペイロードデータは、そのままパケット生成部６４に出力される。

【0120】

パケット生成部６４は、ペイロードECC挿入部６３から供給されたペイロードデータに、ヘッダ生成部７２により生成されたヘッダを付加することによってパケットを生成する。フッタ生成部７４によりフッタの生成が行われている場合、パケット生成部６４は、ペイロードデータにフッタを付加することも行う。

【0121】

図１７は、ペイロードデータにヘッダを付加した状態を示す図である。

【0122】

Ｈ７～Ｈ０の文字を付して示す２４個のブロックは、ヘッダ情報、またはヘッダ情報のCRC符号である、バイト単位のヘッダデータを表す。図６を参照して説明したように１つのパケットのヘッダには、ヘッダ情報とCRC符号の組が３組含まれる。

【0123】

例えばヘッダデータＨ７～Ｈ２はヘッダ情報（６バイト）であり、ヘッダデータＨ１，Ｈ０はCRC符号（２バイト）である。

【0124】

図１７の例においては、グループ０のペイロードデータには１つのヘッダデータＨ７が付加され、グループ１のペイロードデータには１つのヘッダデータＨ６が付加されている。グループ２のペイロードデータには１つのヘッダデータＨ５が付加され、グループ３のペイロードデータには１つのヘッダデータＨ４が付加されている。グループ４のペイロードデータには１つのヘッダデータＨ３が付加され、グループ５のペイロードデータには１つのヘッダデータＨ２が付加されている。グループ６のペイロードデータには１つのヘッダデータＨ１が付加され、グループ７のペイロードデータには１つのヘッダデータＨ０が付加されている。

【0125】

また、図１７の例においては、グループ８のペイロードデータには２つのヘッダデータＨ７が付加され、グループ９のペイロードデータには２つのヘッダデータＨ６が付加されている。グループ１０のペイロードデータには２つのヘッダデータＨ５が付加され、グループ１１のペイロードデータには２つのヘッダデータＨ４が付加されている。グループ１２のペイロードデータには２つのヘッダデータＨ３が付加され、グループ１３のペイロードデータには２つのヘッダデータＨ２が付加されている。グループ１４のペイロードデータには２つのヘッダデータＨ１が付加され、グループ１５のペイロードデータには２つのヘッダデータＨ０が付加されている。

【0126】

図１８は、ペイロードデータにヘッダとフッタを付加した状態を示す図である。

【0127】

Ｆ３～Ｆ０の文字を付して示す４個のブロックは、フッタとして生成された４バイトのCRC符号であるフッタデータを表す。図１８の例においては、フッタデータＦ３～Ｆ０が、グループ０からグループ３のそれぞれのペイロードデータに付加されている。

【0128】

図１９は、パリティが挿入されたペイロードデータにヘッダを付加した状態を示す図である。

【0129】

図１９の例においては、パリティが挿入された図１６のペイロードデータに対して、図１７、図１８の場合と同様にヘッダデータＨ７～Ｈ０が付加されている。

【0130】

パケット生成部６４は、このようにして生成した１パケットを構成するデータであるパケットデータをレーン分配部６５に出力する。レーン分配部６５に対しては、ヘッダデータとペイロードデータからなるパケットデータ、ヘッダデータとペイロードデータとフッタデータからなるパケットデータ、または、ヘッダデータと、パリティが挿入されたペイロードデータからなるパケットデータが供給されることになる。図６のパケット構造は論理的なものであり、リンクレイヤ、物理レイヤにおいては、図６の構造を有するパケットのデータがバイト単位で処理される。

【0131】

レーン分配部６５は、パケット生成部６４から供給されたパケットデータを、先頭のデータから順に、Lane0～7のうちのデータ伝送に用いる各レーンに割り当てる。

【0132】

図２０は、パケットデータの割り当ての例を示す図である。

【0133】

ここでは、ヘッダデータとペイロードデータとフッタデータからなるパケットデータ（図１８）の割り当てについて説明する。Lane0～7の８レーンを用いてデータ伝送を行う場合のパケットデータの割り当ての例を白抜き矢印＃１の先に示す。

【0134】

この場合、ヘッダデータＨ７～Ｈ０の３回繰り返しを構成するそれぞれのヘッダデータは、先頭のヘッダデータから順にLane0～7に割り当てられる。あるヘッダデータがLane7に割り当てられたとき、それ以降のヘッダデータは、Lane0以降の各レーンに順に割り当てられる。Lane0～7の各レーンには同じヘッダデータが３個ずつ割り当てられることになる。

【0135】

また、ペイロードデータは、先頭のペイロードデータから順にLane0～7に割り当てられる。あるペイロードデータがLane7に割り当てられたとき、それ以降のペイロードデータは、Lane0以降の各レーンに順に割り当てられる。

【0136】

フッタデータＦ３～Ｆ０は、先頭のフッタデータから順に各レーンに割り当てられる。図２０の例においては、ペイロードデータを構成する最後のペイロードスタッフィングデータがLane7に割り当てられており、フッタデータＦ３～Ｆ０がLane0～3に１つずつ割り当てられている。

【0137】

黒色を付して示すブロックはデータ挿入部７３により生成されたレーンスタッフィングデータを表す。レーンスタッフィングデータは、１パケット分のパケットデータが各レーンに割り当てられた後、各レーンに割り当てられるデータ長が同じ長さになるように、データの数が少ないレーンに割り当てられる。レーンスタッフィングデータは１バイトのデータである。図２０の例においては、データの割り当て数の少ないレーンであるLane4～7に対して、レーンスタッフィングデータが１つずつ割り当てられている。

【0138】

パケットデータがヘッダデータとペイロードデータとフッタデータからなる場合のレーンスタッフィングデータの数は下式（５）により表される。

【数5】

【0139】

式（５）のLaneNumはレーンの数を表し、PayloadLengthはペイロードデータ長（バイト）を表す。また、FooterLengthはフッタ長（バイト）を表す。

【0140】

また、パケットデータが、ヘッダデータと、パリティが挿入されたペイロードデータからなる場合のレーンスタッフィングデータの数は下式（６）により表される。式（６）のParityLengthは、ペイロードに含まれるパリティの総バイト数を表す。

【数6】

【0141】

Lane0～5の６レーンを用いてデータ伝送を行う場合のパケットデータの割り当ての例を白抜き矢印＃２の先に示す。

【0142】

この場合、ヘッダデータＨ７～Ｈ０の３回繰り返しを構成するそれぞれのヘッダデータは、先頭のヘッダデータから順にLane0～5に割り当てられる。あるヘッダデータがLane5に割り当てられたとき、それ以降のヘッダデータは、Lane0以降の各レーンに順に割り当てられる。Lane0～5の各レーンには４個ずつヘッダデータが割り当てられることになる。

【0143】

また、ペイロードデータは、先頭のペイロードデータから順にLane0～5に割り当てられる。あるペイロードデータがLane5に割り当てられたとき、それ以降のペイロードデータは、Lane0以降の各レーンに順に割り当てられる。

【0144】

フッタデータＦ３～Ｆ０は、先頭のフッタデータから順に各レーンに割り当てられる。図２０の例においては、ペイロードデータを構成する最後のペイロードスタッフィングデータがLane1に割り当てられており、フッタデータＦ３～Ｆ０がLane2～5に１つずつ割り当てられている。Lane0～5のパケットデータの数が同じ数であるから、この場合、レーンスタッフィングデータは用いられない。

【0145】

Lane0～3の４レーンを用いてデータ伝送を行う場合のパケットデータの割り当ての例を白抜き矢印＃３の先に示す。

【0146】

この場合、ヘッダデータＨ７～Ｈ０の３回繰り返しを構成するそれぞれのヘッダデータは、先頭のヘッダデータから順にLane0～3に割り当てられる。あるヘッダデータがLane3に割り当てられたとき、それ以降のヘッダデータは、Lane0以降の各レーンに順に割り当てられる。Lane0～3の各レーンには６個ずつヘッダデータが割り当てられることになる。

【0147】

また、ペイロードデータは、先頭のペイロードデータから順にLane0～3に割り当てられる。あるペイロードデータがLane3に割り当てられたとき、それ以降のペイロードデータは、Lane0以降の各レーンに順に割り当てられる。

【0148】

フッタデータＦ３～Ｆ０は、先頭のフッタデータから順に各レーンに割り当てられる。図２０の例においては、ペイロードデータを構成する最後のペイロードスタッフィングデータがLane3に割り当てられており、フッタデータＦ３～Ｆ０がLane0～3に１つずつ割り当てられている。Lane0～3のパケットデータの数が同じ数であるから、この場合、レーンスタッフィングデータは用いられない。

【0149】

レーン分配部６５は、このようにして各レーンに割り当てたパケットデータを物理レイヤに出力する。以下、Lane0～7の８レーンを用いてデータを伝送する場合について主に説明するが、データ伝送に用いるレーンの数が他の数の場合であっても同様の処理が行われる。

【0150】

［送信部２２の物理レイヤの構成］
次に、送信部２２の物理レイヤの構成について説明する。

【0151】

送信部２２には、物理レイヤの構成として、PHY-TX状態制御部８１、クロック生成部８２、信号処理部８３－０乃至８３－Ｎが設けられる。信号処理部８３－０は、制御コード挿入部９１、8B10Bシンボルエンコーダ９２、同期部９３、および送信部９４から構成される。レーン分配部６５から出力された、Lane0に割り当てられたパケットデータは信号処理部８３－０に入力され、Lane1に割り当てられたパケットデータは信号処理部８３－１に入力される。また、LaneNに割り当てられたパケットデータは信号処理部８３－Ｎに入力される。

【0152】

このように、送信部２２の物理レイヤには、信号処理部８３－０乃至８３－Ｎがレーンの数と同じ数だけ設けられ、各レーンを用いて伝送するパケットデータの処理が、信号処理部８３－０乃至８３－Ｎのそれぞれにおいて並行して行われる。信号処理部８３－０の構成について説明するが、信号処理部８３－１乃至８３－Ｎも同様の構成を有する。

【0153】

PHY-TX状態制御部８１は、信号処理部８３－０乃至８３－Ｎの各部を制御する。例えば、信号処理部８３－０乃至８３－Ｎにより行われる各処理のタイミングがPHY-TX状態制御部８１により制御される。

【0154】

クロック生成部８２は、クロック信号を生成し、信号処理部８３－０乃至８３－Ｎのそれぞれの同期部９３に出力する。

【0155】

信号処理部８３－０の制御コード挿入部９１は、レーン分配部６５から供給されたパケットデータに対して制御コードを付加する。制御コードは、予め用意された複数種類のシンボルの中から選択された１つのシンボルにより、または複数種類のシンボルの組み合わせにより表されるコードである。制御コード挿入部９１により挿入される各シンボルは８ビットのデータである。後段の回路で8B10B変換が施されることによって、制御コード挿入部９１により挿入された１シンボルは１０ビットのデータになる。一方、受信部３１においては後述するように受信データに対して10B8B変換が施されるが、受信データに含まれる10B8B変換前の各シンボルは１０ビットのデータであり、10B8B変換後の各シンボルは８ビットのデータになる。

【0156】

図２１は、制御コード挿入部９１により付加される制御コードの例を示す図である。

【0157】

制御コードには、Idle Code, Start Code, End Code, Pad Code, Sync Code, Deskew Code, Standby Codeがある。

【0158】

Idle Codeは、パケットデータの伝送時以外の期間に繰り返し送信されるシンボル群である。Idle Codeは、8B10B CodeであるD CharacterのD00.0（00000000）で表される。

【0159】

Start Codeは、パケットの開始を示すシンボル群である。上述したように、Start Codeはパケットの前に付加される。Start Codeは、３種類のK Characterの組み合わせであるK28.5, K27.7, K28.2, K27.7の４シンボルで表される。それぞれのK Characterの値を図２２に示す。

【0160】

End Codeは、パケットの終了を示すシンボル群である。上述したように、End Codeはパケットの後ろに付加される。End Codeは、３種類のK Characterの組み合わせであるK28.5, K29.7, K30.7, K29.7の４シンボルで表される。

【0161】

Pad Codeは、画素データ帯域とPHY伝送帯域の差を埋めるためにペイロードデータ中に挿入されるシンボル群である。画素データ帯域は、撮像部２１から出力され、送信部２２に入力される画素データの伝送レートであり、PHY伝送帯域は、送信部２２から送信され、受信部３１に入力される画素データの伝送レートである。Pad Codeは、４種類のK Characterの組み合わせであるK23.7, K28.4, K28.6, K28.3の４シンボルで表される。

【0162】

図２３は、Pad Codeの挿入の例を示す図である。

【0163】

図２３の上段は、Pad Code挿入前の、各レーンに割り当てられたペイロードデータを示し、下段は、Pad Code挿入後のペイロードデータを示す。図２３の例においては、先頭から３番目の画素データと４番目の画素データの間、６番目の画素データと７番目の画素データの間、１２番目の画素データと１３番目の画素データの間にPad Codeが挿入されている。このように、Pad Codeは、Lane0～7の各レーンのペイロードデータの同じ位置に挿入される。

【0164】

Lane0に割り当てられたペイロードデータに対するPad Codeの挿入は信号処理部８３－０の制御コード挿入部９１により行われる。他のレーンに割り当てられたペイロードデータに対するPad Codeの挿入も同様に、信号処理部８３－１乃至８３－Ｎにおいてそれぞれ同じタイミングで行われる。Pad Codeの数は、画素データ帯域とPHY伝送帯域の差と、クロック生成部８２が生成するクロック信号の周波数などに基づいて決定される。

【0165】

このように、Pad Codeは、画素データ帯域が狭く、PHY伝送帯域が広い場合に、双方の帯域の差を調整するために挿入される。例えば、Pad Codeが挿入されることによって、画素データ帯域とPHY伝送帯域の差が一定の範囲内に収まるように調整される。

【0166】

図２１の説明に戻り、Sync Codeは、送信部２２－受信部３１間のビット同期、シンボル同期を確保するために用いられるシンボル群である。Sync Codeは、K28.5, Any**の２シンボルで表される。Any**は、どの種類のシンボルが用いられてもよいことを表す。Sync Codeは、例えば送信部２２－受信部３１間でパケットデータの伝送が開始される前のトレーニングモード時に繰り返し送信される。

【0167】

Deskew Codeは、レーン間のData Skew、すなわち、受信部３１の各レーンで受信されるデータの受信タイミングのずれの補正に用いられるシンボル群である。Deskew Codeは、K28.5, Any**の２シンボルで表される。Deskew Codeを用いたレーン間のData Skewの補正については後述する。

【0168】

Standby Codeは、送信部２２の出力がHigh-Z（ハイインピーダンス）などの状態になり、データ伝送が行われなくなることを受信部３１に通知するために用いられるシンボル群である。すなわち、Standby Codeは、パケットデータの伝送を終了し、Standby状態になるときに受信部３１に対して伝送される。Standby Codeは、K28.5, Any**の２シンボルで表される。

【0169】

制御コード挿入部９１は、このような制御コードを付加したパケットデータを8B10Bシンボルエンコーダ９２に出力する。

【0170】

図２４は、制御コード挿入後のパケットデータの例を示す図である。

【0171】

図２４に示すように、信号処理部８３－０乃至８３－Ｎにおいては、それぞれ、パケットデータの前にStart Codeが付加され、ペイロードデータにPad Codeが挿入される。パケットデータの後ろにはEnd Codeが付加され、End Codeの後ろにDeskew Codeが付加される。図２４の例においては、Deskew Codeの後ろにIdle Codeが付加されている。

【0172】

8B10Bシンボルエンコーダ９２は、制御コード挿入部９１から供給されたパケットデータ（制御コードが付加されたパケットデータ）に対して8B10B変換を施し、１０ビット単位のデータに変換したパケットデータを同期部９３に出力する。

【0173】

同期部９３は、8B10Bシンボルエンコーダ９２から供給されたパケットデータの各ビットを、クロック生成部８２により生成されたクロック信号に従って送信部９４に出力する。なお、送信部２２に同期部９３が設けられないようにしてもよい。この場合、8B10Bシンボルエンコーダ９２から出力されたパケットデータは、送信部９４にそのまま供給される。

【0174】

送信部９４は、Lane0を構成する伝送路を介して、同期部９３から供給されたパケットデータを受信部３１に送信する。８レーンを用いてデータ伝送が行われる場合、Lane1～7を構成する伝送路をも用いてパケットデータが受信部３１に送信される。

【0175】

［受信部３１の物理レイヤの構成］
次に、受信部３１の物理レイヤの構成について説明する。

【0176】

受信部３１には、物理レイヤの構成として、PHY-RX状態制御部１０１、信号処理部１０２－０乃至１０２－Ｎが設けられる。信号処理部１０２－０は、受信部１１１、クロック生成部１１２、同期部１１３、シンボル同期部１１４、10B8Bシンボルデコーダ１１５、スキュー補正部１１６、および制御コード除去部１１７から構成される。Lane0を構成する伝送路を介して送信されてきたパケットデータは信号処理部１０２－０に入力され、Lane1を構成する伝送路を介して送信されてきたパケットデータは信号処理部１０２－１に入力される。また、LaneNを構成する伝送路を介して送信されてきたパケットデータは信号処理部１０２－Ｎに入力される。

【0177】

このように、受信部３１の物理レイヤには、信号処理部１０２－０乃至１０２－Ｎがレーンの数と同じ数だけ設けられ、各レーンを用いて伝送されてきたパケットデータの処理が、信号処理部１０２－０乃至１０２－Ｎのそれぞれにおいて並行して行われる。信号処理部１０２－０の構成について説明するが、信号処理部１０２－１乃至１０２－Ｎも同様の構成を有する。

【0178】

受信部１１１は、Lane0を構成する伝送路を介して送信部２２から伝送されてきたパケットデータを表す信号を受信し、クロック生成部１１２に出力する。

【0179】

クロック生成部１１２は、受信部１１１から供給された信号のエッジを検出することによってビット同期をとり、エッジの検出周期に基づいてクロック信号を生成する。クロック生成部１１２は、受信部１１１から供給された信号を、クロック信号とともに同期部１１３に出力する。

【0180】

同期部１１３は、クロック生成部１１２により生成されたクロック信号に従って、受信部１１１において受信された信号のサンプリングを行い、サンプリングによって得られたパケットデータをシンボル同期部１１４に出力する。クロック生成部１１２と同期部１１３によりCDR(Clock Data Recovery)の機能が実現される。

【0181】

シンボル同期部１１４は、パケットデータに含まれる制御コードを検出することによって、または制御コードに含まれる一部のシンボルを検出することによってシンボル同期をとる。例えば、シンボル同期部１１４は、Start Code, End Code, Deskew Codeに含まれるK28.5のシンボルを検出し、シンボル同期をとる。シンボル同期部１１４は、各シンボルを表す１０ビット単位のパケットデータを10B8Bシンボルデコーダ１１５に出力する。

【0182】

また、シンボル同期部１１４は、パケットデータの伝送が開始される前のトレーニングモード時に送信部２２から繰り返し送信されてくるSync Codeに含まれるシンボルの境界を検出することによってシンボル同期をとる。

【0183】

10B8Bシンボルデコーダ１１５は、シンボル同期部１１４から供給された１０ビット単位のパケットデータに対して10B8B変換を施し、８ビット単位のデータに変換したパケットデータをスキュー補正部１１６に出力する。

【0184】

スキュー補正部１１６は、10B8Bシンボルデコーダ１１５から供給されたパケットデータからDeskew Codeを検出する。スキュー補正部１１６によるDeskew Codeの検出タイミングの情報はPHY-RX状態制御部１０１に供給される。

【0185】

また、スキュー補正部１１６は、Deskew Codeのタイミングを、PHY-RX状態制御部１０１から供給された情報により表されるタイミングに合わせるようにしてレーン間のData Skewを補正する。PHY-RX状態制御部１０１からは、信号処理部１０２－０乃至１０２－Ｎのそれぞれにおいて検出されたDeskew Codeのタイミングのうち、最も遅いタイミングを表す情報が供給されてくる。

【0186】

図２５は、Deskew Codeを用いたレーン間のData Skewの補正の例を示す図である。

【0187】

図２５の例においては、Lane0～7の各レーンにおいて、Sync Code, Sync Code,…,Idle Code, Deskew Code, Idle Code, …, Idle Code, Deskew Codeの伝送が行われ、それぞれの制御コードが受信部３１において受信されている。同じ制御コードの受信タイミングがレーン毎に異なり、レーン間のData Skewが生じている状態になっている。

【0188】

この場合、スキュー補正部１１６は、１つ目のDeskew CodeであるDeskew Code Ｃ１を検出し、Deskew Code Ｃ１の先頭のタイミングを、PHY-RX状態制御部１０１から供給された情報により表される時刻ｔ１に合わせるように補正する。PHY-RX状態制御部１０１からは、Lane0～7の各レーンにおいてDeskew Code Ｃ１が検出されたタイミングのうち、最も遅いタイミングであるLane7においてDeskew Code Ｃ１が検出された時刻ｔ１の情報が供給されてくる。

【0189】

また、スキュー補正部１１６は、２つ目のDeskew CodeであるDeskew Code Ｃ２を検出し、Deskew Code Ｃ２の先頭のタイミングを、PHY-RX状態制御部１０１から供給された情報により表される時刻ｔ２に合わせるように補正する。PHY-RX状態制御部１０１からは、Lane0～7の各レーンにおいてDeskew Code Ｃ２が検出されたタイミングのうち、最も遅いタイミングであるLane7においてDeskew Code Ｃ２が検出された時刻ｔ２の情報が供給されてくる。

【0190】

信号処理部１０２－１乃至１０２－Ｎのそれぞれにおいて同様の処理が行われることによって、図２５の矢印＃１の先に示すようにレーン間のData Skewが補正される。

【0191】

スキュー補正部１１６は、Data Skewを補正したパケットデータを制御コード除去部１１７に出力する。

【0192】

制御コード除去部１１７は、パケットデータに付加された制御コードを除去し、Start CodeからEnd Codeまでの間のデータをパケットデータとしてリンクレイヤに出力する。

【0193】

PHY-RX状態制御部１０１は、信号処理部１０２－０乃至１０２－Ｎの各部を制御し、レーン間のData Skewの補正などを行わせる。また、PHY-RX状態制御部１０１は、所定のレーンで伝送エラーが起きて制御コードが失われた場合、失われた制御コードに代えて、他のレーンで伝送されてきた制御コードを付加することによって制御コードの誤り訂正を行う。

【0194】

［受信部３１のリンクレイヤの構成］
次に、受信部３１のリンクレイヤの構成について説明する。

【0195】

受信部３１には、リンクレイヤの構成として、LINK-RXプロトコル管理部１２１、レーン統合部１２２、パケット分離部１２３、ペイロードエラー訂正部１２４、およびByte to Pixel変換部１２５が設けられる。LINK-RXプロトコル管理部１２１は、状態制御部１３１、ヘッダエラー訂正部１３２、データ除去部１３３、およびフッタエラー検出部１３４から構成される。

【0196】

レーン統合部１２２は、物理レイヤの信号処理部１０２－０乃至１０２－Ｎから供給されたパケットデータを、送信部２２のレーン分配部６５による各レーンへの分配順と逆順で並び替えることによって統合する。

【0197】

例えば、レーン分配部６５によるパケットデータの分配が図２０の矢印＃１の先に示すようにして行われている場合、各レーンのパケットデータの統合が行われることによって図２０の左側のパケットデータが取得される。各レーンのパケットデータの統合時、データ除去部１３３による制御に従って、レーンスタッフィングデータがレーン統合部１２２により除去される。レーン統合部１２２は、統合したパケットデータをパケット分離部１２３に出力する。

【0198】

パケット分離部１２３は、レーン統合部１２２により統合された１パケット分のパケットデータを、ヘッダデータを構成するパケットデータとペイロードデータを構成するパケットデータに分離する。パケット分離部１２３は、ヘッダデータをヘッダエラー訂正部１３２に出力し、ペイロードデータをペイロードエラー訂正部１２４に出力する。

【0199】

また、パケット分離部１２３は、パケットにフッタが含まれている場合、１パケット分のデータを、ヘッダデータを構成するパケットデータとペイロードデータを構成するパケットデータとフッタデータを構成するパケットデータに分離する。パケット分離部１２３は、ヘッダデータをヘッダエラー訂正部１３２に出力し、ペイロードデータをペイロードエラー訂正部１２４に出力する。また、パケット分離部１２３は、フッタデータをフッタエラー検出部１３４に出力する。

【0200】

ペイロードエラー訂正部１２４は、パケット分離部１２３から供給されたペイロードデータにパリティが挿入されている場合、パリティに基づいて誤り訂正演算を行うことによってペイロードデータのエラーを検出し、検出したエラーの訂正を行う。例えば、図１６に示すようにしてパリティが挿入されている場合、ペイロードエラー訂正部１２４は、１つ目のBasic Blockの最後に挿入されている２つのパリティを用いて、パリティの前にある２２４個の画素データの誤り訂正を行う。

【0201】

ペイロードエラー訂正部１２４は、各Basic Block, Extra Blockを対象として誤り訂正を行うことによって得られた誤り訂正後の画素データをByte to Pixel変換部１２５に出力する。パケット分離部１２３から供給されたペイロードデータにパリティが挿入されていない場合、パケット分離部１２３から供給されたペイロードデータはそのままByte to Pixel変換部１２５に出力される。

【0202】

Byte to Pixel変換部１２５は、ペイロードエラー訂正部１２４から供給されたペイロードデータに含まれるペイロードスタッフィングデータをデータ除去部１３３による制御に従って除去する。

【0203】

また、Byte to Pixel変換部１２５は、ペイロードスタッフィングデータを除去して得られたバイト単位の各画素のデータを、８ビット、１０ビット、１２ビット、１４ビット、または１６ビット単位の画素データに変換するByte to Pixel変換を行う。Byte to Pixel変換部１２５においては、図９乃至図１３を参照して説明した、送信部２２のPixel to Byte変換部６２によるPixel to Byte変換と逆の変換が行われる。

【0204】

Byte to Pixel変換部１２５は、Byte to Pixel変換によって得られた８ビット、１０ビット、１２ビット、１４ビット、または１６ビット単位の画素データをフレームデータ出力部１４１に出力する。フレームデータ出力部１４１においては、例えば、ヘッダ情報のLine Validにより特定される有効画素の各ラインがByte to Pixel変換部１２５により得られた画素データに基づいて生成され、ヘッダ情報のLine Numberに従って各ラインが並べられることによって１フレームの画像が生成される。

【0205】

LINK-RXプロトコル管理部１２１の状態制御部１３１は、受信部３１のリンクレイヤの状態を管理する。

【0206】

ヘッダエラー訂正部１３２は、パケット分離部１２３から供給されたヘッダデータに基づいてヘッダ情報とCRC符号の組を３組取得する。ヘッダエラー訂正部１３２は、ヘッダ情報とCRC符号の組の各組を対象として、ヘッダ情報のエラーを検出するための演算である誤り検出演算を、そのヘッダ情報と同じ組のCRC符号を用いて行う。

【0207】

また、ヘッダエラー訂正部１３２は、それぞれの組のヘッダ情報の誤り検出結果と、誤り検出演算により求められたデータの比較結果とのうちの少なくともいずれかに基づいて正しいヘッダ情報を推測し、正しいと推測したヘッダ情報と復号結果を出力する。誤り検出演算により求められたデータは、ヘッダ情報にCRCの生成多項式を適用することによって求められた値である。また、復号結果は、復号成功または復号失敗を表す情報である。

【0208】

ヘッダ情報とCRC符号の３つの組をそれぞれ組１、組２、組３とする。この場合、ヘッダエラー訂正部１３２は、組１を対象とした誤り検出演算によって、組１のヘッダ情報にエラーがあるか否か（誤り検出結果）と、誤り検出演算により求められたデータであるデータ１を取得する。また、ヘッダエラー訂正部１３２は、組２を対象とした誤り検出演算によって、組２のヘッダ情報にエラーがあるか否かと、誤り検出演算により求められたデータであるデータ２を取得する。ヘッダエラー訂正部１３２は、組３を対象とした誤り検出演算によって、組３のヘッダ情報にエラーがあるか否かと、誤り検出演算により求められたデータであるデータ３を取得する。

【0209】

また、ヘッダエラー訂正部１３２は、データ１とデータ２が一致するか否か、データ２とデータ３が一致するか否か、データ３とデータ１が一致するか否かをそれぞれ判定する。

【0210】

例えば、ヘッダエラー訂正部１３２は、組１、組２、組３を対象としたいずれの誤り検出演算によっても誤りが検出されず、誤り検出演算によって求められたデータのいずれの比較結果もが一致した場合、復号結果として、復号成功を表す情報を選択する。また、ヘッダエラー訂正部１３２は、いずれのヘッダ情報も正しいと推測し、組１のヘッダ情報、組２のヘッダ情報、組３のヘッダ情報のうちのいずれかを出力情報として選択する。

【0211】

一方、ヘッダエラー訂正部１３２は、組１を対象とした誤り検出演算でだけ誤りが検出されなかった場合、復号結果として、復号成功を表す情報を選択するとともに、組１のヘッダ情報が正しいと推測し、組１のヘッダ情報を出力情報として選択する。

【0212】

また、ヘッダエラー訂正部１３２は、組２を対象とした誤り検出演算でだけ誤りが検出されなかった場合、復号結果として、復号成功を表す情報を選択するとともに、組２のヘッダ情報が正しいと推測し、組２のヘッダ情報を出力情報として選択する。

【0213】

ヘッダエラー訂正部１３２は、組３を対象とした誤り検出演算でだけ誤りが検出されなかった場合、復号結果として、復号成功を表す情報を選択するとともに、組３のヘッダ情報が正しいと推測し、組３のヘッダ情報を出力情報として選択する。

【0214】

ヘッダエラー訂正部１３２は、以上のようにして選択した復号結果と出力情報をレジスタ１４２に出力し、記憶させる。このように、ヘッダエラー訂正部１３２によるヘッダ情報の誤り訂正は、複数のヘッダ情報の中から、エラーのないヘッダ情報をCRC符号を用いて検出し、検出したヘッダ情報を出力するようにして行われる。

【0215】

データ除去部１３３は、レーン統合部１２２を制御してレーンスタッフィングデータを除去し、Byte to Pixel変換部１２５を制御してペイロードスタッフィングデータを除去する。

【0216】

フッタエラー検出部１３４は、パケット分離部１２３から供給されたフッタデータに基づいて、フッタに格納されたCRC符号を取得する。フッタエラー検出部１３４は、取得したCRC符号を用いて誤り検出演算を行い、ペイロードデータのエラーを検出する。フッタエラー検出部１３４は、誤り検出結果を出力し、レジスタ１４２に記憶させる。

【0217】

［イメージセンサ１１とDSP１２の動作］
次に、以上のような構成を有する送信部２２と受信部３１の一連の処理について説明する。

【0218】

はじめに、図２６のフローチャートを参照して、伝送システム１を有する撮像装置の動作について説明する。図２６の処理は、例えば、撮像装置に設けられたシャッタボタンが押されるなどして撮像の開始が指示されたときに開始される。

【0219】

ステップＳ１において、イメージセンサ１１の撮像部２１は撮像を行う。撮像部２１のフレームデータ入力部５２（図５）は、撮像によって得られた１フレームの画像を構成する画素データを、１画素のデータずつ順に出力する。

【0220】

ステップＳ２において、送信部２２によりデータ送信処理が行われる。データ送信処理により、１ライン分の画素データをペイロードに格納したパケットが生成され、パケットを構成するパケットデータが受信部３１に対して送信される。データ送信処理については図２７のフローチャートを参照して後述する。

【0221】

ステップＳ３において、受信部３１によりデータ受信処理が行われる。データ受信処理により、送信部２２から送信されてきたパケットデータが受信され、ペイロードに格納されている画素データが画像処理部３２に出力される。データ受信処理については図２８のフローチャートを参照して後述する。

【0222】

ステップＳ２において送信部２２により行われるデータ送信処理と、ステップＳ３において受信部３１により行われるデータ受信処理は、１ライン分の画素データを対象として交互に行われる。すなわち、ある１ラインの画素データがデータ送信処理によって送信されたとき、データ受信処理が行われ、データ受信処理によって１ラインの画素データが受信されたとき、次の１ラインの画素データを対象としてデータ送信処理が行われる。送信部２２によるデータ送信処理と、受信部３１によるデータ受信処理は、適宜、時間的に並行して行われることもある。ステップＳ４において、画像処理部３２のフレームデータ出力部１４１は、１フレームの画像を構成する全てのラインの画素データの送受信が終了したか否かを判定し、終了していないと判定した場合、ステップＳ２以降の処理を繰り返し行わせる。

【0223】

１フレームの画像を構成する全てのラインの画素データの送受信が終了したとステップＳ４において判定した場合、ステップＳ５において、画像処理部３２のフレームデータ出力部１４１は、受信部３１から供給された画素データに基づいて１フレームの画像を生成する。

【0224】

ステップＳ６において、画像処理部３２は、１フレームの画像を用いて画像処理を行い、処理を終了させる。

【0225】

次に、図２７のフローチャートを参照して、図２６のステップＳ２において行われるデータ送信処理について説明する。

【0226】

ステップＳ１１において、ヘッダ生成部７２は、Frame Start, Frame End, Line Valid, Line Number, Reservedからなるヘッダ情報を生成する。

【0227】

ステップＳ１２において、ヘッダ生成部７２は、ヘッダ情報を生成多項式に適用してCRC符号を計算する。

【0228】

ステップＳ１３において、ヘッダ生成部７２は、ヘッダ情報にCRC符号を付加することによってヘッダ情報とCRC符号の組を生成し、同じヘッダ情報とCRC符号の組を３組繰り返して配置することによってヘッダを生成する。

【0229】

ステップＳ１４において、Pixel to Byte変換部６２は、フレームデータ入力部５２から供給された画素データを取得し、Pixel to Byte変換を行う。Pixel to Byte変換部６２は、Pixel to Byte変換によって得られたバイト単位の画素データのグループ化、ペイロードスタッフィングデータの付加などを行うことによって生成したペイロードデータを出力する。ペイロードデータに対しては、適宜、ペイロードECC挿入部６３によりパリティが挿入される。

【0230】

ステップＳ１５において、パケット生成部６４は、１ライン分の画素データを含むペイロードデータと、ヘッダ生成部７２により生成されたヘッダに基づいてパケットを生成し、１パケットを構成するパケットデータを出力する。

【0231】

ステップＳ１６において、レーン分配部６５は、パケット生成部６４から供給されたパケットデータを、データ伝送に用いられる複数のレーンに割り当てる。

【0232】

ステップＳ１７において、制御コード挿入部９１は、レーン分配部６５から供給されたパケットデータに制御コードを付加する。

【0233】

ステップＳ１８において、8B10Bシンボルエンコーダ９２は、制御コードが付加されたパケットデータの8B10B変換を行い、１０ビット単位のデータに変換したパケットデータを出力する。

【0234】

ステップＳ１９において、同期部９３は、8B10Bシンボルエンコーダ９２から供給されたパケットデータを、クロック生成部８２により生成されたクロック信号に従って出力し、送信部９４から送信させる。ステップＳ１７乃至Ｓ１９の処理は信号処理部８３－０乃至８３－Ｎにより並行して行われる。１ライン分の画素データの送信が終了したとき、図２６のステップＳ２に戻りそれ以降の処理が行われる。

【0235】

次に、図２８のフローチャートを参照して、図２６のステップＳ３において行われるデータ受信処理について説明する。

【0236】

ステップＳ３１において、受信部１１１は、送信部２２から伝送されてきたパケットデータを表す信号を受信する。ステップＳ３１乃至Ｓ３６の処理は信号処理部１０２－０乃至１０２－Ｎにより並行して行われる。

【0237】

ステップＳ３２において、クロック生成部１１２は、受信部１１１から供給された信号のエッジを検出することによってビット同期をとる。同期部１１３は、受信部１１１において受信された信号のサンプリングを行い、パケットデータをシンボル同期部１１４に出力する。

【0238】

ステップＳ３３において、シンボル同期部１１４は、パケットデータに含まれる制御コードを検出するなどしてシンボル同期をとる。

【0239】

ステップＳ３４において、10B8Bシンボルデコーダ１１５は、シンボル同期後のパケットデータに対して10B8B変換を施し、８ビット単位のデータに変換したパケットデータを出力する。

【0240】

ステップＳ３５において、スキュー補正部１１６は、Deskew Codeを検出し、上述したように、Deskew CodeのタイミングをPHY-RX状態制御部１０１から供給された情報により表されるタイミングに合わせるようにしてレーン間のData Skewを補正する。

【0241】

ステップＳ３６において、制御コード除去部１１７は、パケットデータに付加された制御コードを除去する。

【0242】

ステップＳ３７において、レーン統合部１２２は、信号処理部１０２－０乃至１０２－Ｎから供給されたパケットデータを統合する。

【0243】

ステップＳ３８において、パケット分離部１２３は、レーン統合部１２２により統合されたパケットデータを、ヘッダデータを構成するパケットデータとペイロードデータを構成するパケットデータに分離する。

【0244】

ステップＳ３９において、ヘッダエラー訂正部１３２は、パケット分離部１２３により分離されたヘッダデータに含まれるヘッダ情報とCRC符号の各組を対象としてCRC符号を用いた誤り検出演算を行う。また、ヘッダエラー訂正部１３２は、各組の誤り検出結果と、誤り検出演算により求められたデータの比較結果とに基づいてエラーのないヘッダ情報を選択し、出力する。

【0245】

ステップＳ４０において、Byte to Pixel変換部１２５は、ペイロードデータのByte to Pixel変換を行い、８ビット、１０ビット、１２ビット、１４ビット、または１６ビット単位の画素データを出力する。Byte to Pixel変換の対象となるペイロードデータに対しては、適宜、パリティを用いた誤り訂正がペイロードエラー訂正部１２４により行われる。

【0246】

１ライン分の画素データの処理が終了したとき、図２６のステップＳ３に戻りそれ以降の処理が行われる。

【0247】

イメージセンサ１１とDSP１２の間でのデータ伝送は、以上のように、１フレームの１ラインが１パケットに相当するパケットフォーマットを用いて行われる。

【0248】

イメージセンサ１１とDSP１２間のデータ伝送に用いられるパケットフォーマットは、ヘッダ情報や、Start Code, End Code等のパケット境界を示す制御コードの伝送を最小限に抑えるフォーマットといえ、伝送効率の低下を防ぐことが可能になる。仮に、１パケットのペイロードに格納される画素データが１ラインより少ないパケットフォーマットを採用した場合、１フレーム全体の画素データを伝送するためにはより多くのパケットを伝送する必要があり、伝送するヘッダ情報や制御コードの数が多くなる分、伝送効率が低下してしまう。

【0249】

また、伝送効率の低下を防ぐことによって伝送レイテンシを抑えることが可能となり、大量の画像データを高速に伝送する必要がある高画素・高フレームレートのインタフェースを実現することができる。

【0250】

伝送の信頼度／冗長度を上げて受信部３１側で誤り訂正を行うことを前提にしたパケットフォーマットを採用することによって、ヘッダ情報の伝送エラー対策を確保することが可能になる。Frame/Line（V/H）の同期情報等の伝送がヘッダ情報を用いて行われるため、ヘッダ情報が伝送エラーで失われると、システム上、大きな不具合となる可能性があるが、そのようなことを防ぐことができる。

【0251】

また、ヘッダ情報の伝送エラー対策を確保するための実装コストや消費電力の増大を抑えることもできる。すなわち、イメージセンサ１１とDSP１２間のデータ伝送に用いられるパケットフォーマットは、CRC符号が付加されていることで、ヘッダ情報の伝送エラーの有無をDSP１２において検出することができるようになっている。また、ヘッダ情報とCRC符号の組を３組伝送することで、ヘッダ情報の伝送エラーが生じた場合にDSP１２において正しいヘッダ情報に訂正することができるようになっている。

【0252】

仮に、ヘッダ情報の伝送エラー対策として誤り訂正符号を用いるとした場合、誤り訂正符号の計算を行う回路を送信部２２に用意するとともに、誤り訂正演算を行う回路を受信部３１に用意する必要があることになる。ヘッダ情報に付加されるのは誤り検出符号であるCRC符号であるため、誤り訂正に関する演算を行う回路を用意する場合に較べて、回路規模、消費電力を小さくすることができる。また、ヘッダ情報の誤りを検出した場合にヘッダ情報の再送を受信部３１が送信部２２に対して要求することも行われないため、再送要求のための逆方向の伝送路を用意する必要がない。

【0253】

冗長度を上げ、8B10Bコードの複数のK Characterを組み合わせて制御コードを構成することによって、制御コードのエラー確率を低減させることができ、これにより、比較的簡単な回路で制御コードの伝送エラー対策を確保することが可能になる。

【0254】

具体的には、Start Codeには３種類のK Characterを４シンボル組み合わせて用いているが、少なくともK28.5以外のシンボルを検出できれば受信部３１においてStart Codeを特定することができ、伝送エラーに対する耐性が高いといえる。End Codeについても同様である。

【0255】

また、Pad Codeに４種類のK Characterを組み合わせて用いているが、他の制御コードより多くの種類のK Characterを割り当てることによって、他の制御コードよりエラー耐性を上げることが可能になる。すなわち、４種類のうちの１種類のシンボルを検出できれば受信部３１においてPad Codeを特定することができる。Pad Codeは、伝送頻度がStart CodeやEnd Codeなどよりも高いため、よりエラー耐性を上げることができる構造を持たせている。

【0256】

さらに、レーン毎に、同じ制御コードを同じタイミングで伝送することによって、１つのレーンで伝送エラーが起きて制御コードが失われた場合でも、他のレーンの制御コードを使って、エラーとなった制御コードを再現することができる。

【0257】

また、K Characterの数が限られているため、必要最小限のK Characterを組合せてそれぞれの制御コードを構成するようになされている。例えば、繰り返し送信することによって伝送エラーを比較的許容できるSync Code, Deskew Code, Standby Codeについては、K Characterを追加で割り当てる必要がないようなデータ構造を用いている。

【0258】

再同期させるために必要な制御コードが１パケット（１ライン）毎に割り当てられているため、静電気等の外乱やノイズなどによりビット同期が外れてしまった場合に再同期を迅速にとることができる。また、同期外れによる伝送エラーの影響を最小限に抑えることができる。

【0259】

具体的には、クロック生成部１１２と同期部１１３により実現されるCDRにおいて8B10B変換後のビットデータの遷移／エッジを検出することでビット同期をとることができる。送信部２２がデータを送り続けていれば、CDRロック時間として想定された期間内でビット同期をとることができることになる。

【0260】

また、シンボル同期が外れてしまった場合でも、特定のK Character（K28.5）をシンボル同期部１１４において検出することによって再同期を迅速にとることができる。K28.5はStart Code, End Code, Deskew Codeにそれぞれ用いられているから、１パケット分のパケットデータの伝送期間中に、３箇所でシンボル同期をとることが可能になる。

【0261】

また、Deskew Codeを用いてレーン間のData Skewを補正することができるようにすることによって、レーン間の同期をとることもできる。

【0262】

リンクレイヤにおいて、１６個ずつなどのグループ単位（図１４の例の場合、１６バイト単位）で各パケットデータが並列処理されるようにすることによって、１クロック周期に１つずつパケットデータを処理する場合に較べて、回路規模やメモリ量を抑えることができる。実装上、パケットデータを１つずつ処理する場合と所定の単位毎にまとめて処理する場合とで、後者の方が回路規模等を抑えることができる。回路規模を抑えることができることによって、消費電力を抑えることも可能になる。

【0263】

また、レーン割り当ての際、連続するパケットデータを異なるレーンに割り当てることによってエラー耐性を高めることができる。あるレーンにおいてパリティの誤り訂正能力を超えた数の連続するパケットデータに跨ってエラーが生じた場合であっても、受信部３１においてレーン結合が行われることによって、エラーが生じたパケットデータの位置が分散することになり、パリティを用いたエラー訂正が可能になることがある。パリティによる誤り訂正能力はパリティ長により定まる。

【0264】

さらに、物理レイヤに近い方を下位として、レーン分配・レーン統合より上位でECC処理を行うようにすることによって、送信部２２と受信部３１の回路規模を削減することが可能になる。例えば、送信部２２において、パケットデータの各レーンへの割り当てが行われた後にペイロードにECCのパリティが挿入されるとした場合、ペイロードECC挿入部をレーン毎に用意する必要があり、回路規模が大きくなってしまうがそのようなことを防ぐことができる。

【0265】

物理レイヤにおいてはパケットデータの並列処理が複数の回路で行われるが、PHY-TX状態制御部８１やクロック生成部８２については共通化することによって、それらの回路をレーン毎に用意する場合に較べて回路の簡素化を図ることができる。また、レーン毎に異なる制御コードを伝送しないプロトコルを用いることによって、各レーンのパケットデータを処理する回路の簡素化を図ることができる。

【0266】

［レーン数の切り替え］
各レーンにおいて同じ制御コードを同じタイミングで伝送することは、通常のデータ伝送時だけでなく、例えばレーン数を切り替える場合にも行われる。レーン数を切り替える場合においても、アクティブなレーン（データ伝送に用いられるレーン）の状態は全て同じ状態になる。

【0267】

図２９は、レーン数を切り替える場合の制御シーケンスを示す図である。

【0268】

図２９の右側に垂直同期信号（XVS）、水平同期信号（XHS）のタイミングを示す。垂直同期信号が検出される時刻ｔ１までの間に１フレームの画像を構成する各ラインの画素データが水平同期信号に従って伝送され、時刻ｔ１のタイミングで、アクティブなレーンを４レーンから２レーンに変更する場合について説明する。時刻ｔ１までは、４つのレーンを用いてデータ伝送が行われている。

【0269】

図２９のほぼ中央には縦方向に各レーンの状態を示している。「PIX DATA」は、その文字が付されているレーンにおいて画素データの伝送が行われていることを表す。「PIX DATA」に続く「E」、「BLK」、「S」は、それぞれ、Frame End、ブランキング期間、Frame Startを表す。

【0270】

時刻ｔ１までの１フレーム期間に伝送するフレームの画素データの伝送が終了した場合、ステップＳ８１において、画像処理部３２は、受信部３１に対してレーン数を４から２に切り替えることを指示する。画像処理部３２による指示はステップＳ７１において受信部３１により受信される。

【0271】

時刻ｔ１になったとき、ステップＳ８２において、画像処理部３２は、イメージセンサ１１の撮像部２１に対して、モードチェンジを要求する。撮像部２１に対して送信されるモードチェンジの要求には、レーン数を４から２に切り替えることを表す情報も含まれている。図１等には示していないが、撮像部２１と画像処理部３２の間には、シャッタスピード、ゲインなどの撮像に関する設定値の情報を画像処理部３２が撮像部２１に対して送信するための伝送路が設けられている。モードチェンジの要求もこの伝送路を介して撮像部２１に送信される。

【0272】

ステップＳ５１において、撮像部２１は、画像処理部３２からのモードチェンジの要求を受信し、ステップＳ５２において、送信部２２に対してレーン数を４から２に切り替えることを指示する。撮像部２１による指示はステップＳ６１において送信部２２により受信される。

【0273】

送信部２２と受信部３１の間ではStandby Sequenceが行われ、Lane0～3を使ってStandby Codeが送信部２２から受信部３１に繰り返し伝送される。Standby Sequenceが終了したとき、ステップＳ７２において、受信部３１から状態の検出結果が出力され、ステップＳ８３において画像処理部３２により受信される。また、アクティブな状態を維持するLane0とLane1についてはLowの状態となり、データ伝送を終了するLane2とLane3についてはHigh-Zの状態となる。

【0274】

送信部２２と受信部３１の間ではTraining Sequenceが行われ、Lane0とLane1を使ってSync Codeが送信部２２から受信部３１に繰り返し伝送される。受信部３１においてはビット同期が確保され、Sync Codeが検出されることによってシンボル同期が確保される。

【0275】

Training Sequenceが終了したとき、ステップＳ７３において、受信部３１は、画像処理部３２に対して準備が完了したことを通知する。受信部３１による通知はステップＳ８４において画像処理部３２により受信され、レーン数を切り替える場合の一連の制御シーケンスが終了する。

【0276】

このように、レーン数を切り替える制御シーケンスにおいては、続けてデータ伝送に用いられるLane0,1と同じ状態になるように、データ伝送を終了するLane2,3においてもStandby Sequence時にStandby Codeが伝送される。例えば、Lane2,3については、Standby Codeの伝送を行わないでそのままHigh-Zの状態にすることも考えられるが、続けてデータ伝送に用いられるレーンと異なる状態になってしまい、制御が複雑になる。

【0277】

［フレームフォーマットの変形例］
図３０は、イメージセンサ１１－DSP１２間のデータ伝送に用いられるフレームフォーマットの他の例を示す図である。上述した説明と重複する説明については適宜省略する。

【0278】

図３０に示すフレームフォーマットは、各ラインの画像データに付加されるヘッダに太線Ｌ１１で囲むEmbedded Line, Data ID, Region Numberの３つのデータが追加されている点で図４のフォーマットと異なる。図５のヘッダ生成部７２によりこれらの情報が生成され、ヘッダに付加されることになる。

【0279】

図３１は、図３０のフレームフォーマットの１パケットを拡大して示す図である。１つのパケットは、ヘッダと、１ライン分の画素データであるペイロードデータから構成される。パケットにはフッタが付加されることもある。各パケットの先頭にはStart Codeが付加され、後ろにはEnd Codeが付加される。

【0280】

ヘッダ情報には、上述したFrame Start, Frame End, Line Valid, Line Numberに加えて、ライン情報としてのEmbedded Line、データ識別としてのData ID、および領域情報としてのRegion Numberが含まれる。各情報の内容を図３２に示す。

【0281】

Embedded Lineは、Embedded Dataが挿入されているラインの伝送に用いられるパケットであるのか否かを表す１ビットの情報である。例えば、Embedded Dataを含むラインの伝送に用いられるパケットのヘッダのEmbedded Lineには１の値が設定され、他のラインの伝送に用いられるパケットのヘッダのEmbedded Lineには０の値が設定される。上述したように、撮像に関する設定値の情報が、Embedded Dataとして前ダミー領域Ａ３や後ダミー領域Ａ４の所定のラインに挿入される。

【0282】

Data IDは、マルチストリーム伝送におけるデータのIDやデータ種別を示すＰビットの情報である。Ｐビットは１ビット以上の所定の数のビットを表す。マルチストリーム伝送は、１つの送信部と１つの受信部の組を複数用いて行われるデータ伝送である。

【0283】

Region Numberは、ペイロードに格納されている画素データが、撮像部２１のどの領域のデータであるのかを示す１ビットの情報である。これらの３つのデータが追加されることによって、Reservedは３０－Ｐビットになる。

【0284】

＜２．第２の実施の形態（画素データに限らず、所定のデータを伝送する例）＞
上述した複数のレーンを使ったチップ間のデータ伝送は、画像データだけでなく各種のデータの伝送にも用いることができる。

【0285】

以下、適宜、CMOSなどのイメージセンサから出力された画素データの伝送に用いられる上述したI/FをCIS(CMOS Image Sensor) I/Fといい、各種のデータの伝送に用いられるIFを汎用I/Fという。汎用I/Fを用いて、画像データだけでなく、オーディオデータ、テキストデータなどの各種のデータが送信側のチップから受信側のチップに対して伝送される。

【0286】

［伝送システムの構成例］
図３３は、汎用I/Fを用いた伝送システムの第１の構成例を示す図である。

【0287】

図３３の伝送システム３０１は送信側LSI３１１と受信側LSI３１２から構成される。送信側LSI３１１と受信側LSI３１２は例えば同じ装置内に設けられる。送信側LSI３１１には情報処理部３２１と１つの送信部３２２が設けられ、受信側LSI３１２には１つの受信部３３１と情報処理部３３２が設けられている。

【0288】

送信側LSI３１１の情報処理部３２１は、各種のデータの処理を行い、送信対象のデータを送信部３２２に出力する。情報処理部３２１からは、8, 10, 12, 14, 16, 20, 24, 28, 32, 40, 48, 56, 64, 80, 96, 112, 128, 144ビットなどの各種のビット幅のデータが出力される。

【0289】

送信部３２２は、情報処理部３２１から供給されたデータを、例えば情報処理部３２１から供給された順に複数のレーンに割り当て、並列に受信側LSI３１２に送信する。図３３の例においても、８本のレーンを用いてデータの伝送が行われている。送信側LSI３１１と受信側LSI３１２の間の伝送路は有線の伝送路であってもよいし、無線の伝送路であってもよい。

【0290】

受信側LSI３１２の受信部３３１は、８本のレーンを介して送信部３２２から送信されてきたデータを受信し、情報処理部３３２に出力する。

【0291】

情報処理部３３２は、受信部３３１から供給されたデータに基づいて、送信側LSI３１１側において送信対象として選択されたデータを生成し、生成したデータを用いて各種の処理を行う。送信対象のデータが例えばオーディオデータである場合、オーディオデータの再生、圧縮などの処理が行われる。

【0292】

図３４は、伝送システム３０１の第２の構成例を示す図である。図３４に示す構成のうち、図３３に示す構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。

【0293】

図３４の伝送システム３０１の送信側LSI３１１には、情報処理部３２１と、２つの送信部である送信部３２２－１，３２２－２が設けられ、受信側LSI３１２には、２つの受信部である受信部３３１－１，３３１－２と、情報処理部３３２が設けられている。

【0294】

情報処理部３２１は、送信対象のデータを分割し、送信部３２２－１と送信部３２２－２に出力する。

【0295】

送信部３２２－１は、情報処理部３２１から供給されたデータを、例えば情報処理部３２１から供給された順に複数のレーンに割り当て、受信側LSI３１２に送信する。送信部３２２－２も同様に、情報処理部３２１から供給されたデータを、例えば情報処理部３２１から供給された順に複数のレーンに割り当て、受信側LSI３１２に送信する。

【0296】

図３４の例においても送信側LSI３１１と受信側LSI３１２の間は８本のレーンを介して接続されている。送信部３２２－１と送信部３２２－２は、それぞれ、４本のレーンを用いてデータを伝送する。

【0297】

受信側LSI３１２の受信部３３１－１は、４本のレーンを介して送信部３２２－１から送信されてきたデータを受信し、情報処理部３３２に出力する。受信部３３１－２も同様に、４本のレーンを介して送信部３２２－２から伝送されてきたデータを受信し、情報処理部３３２に出力する。

【0298】

情報処理部３３２は、受信部３３１－１から供給されたデータと受信部３３１－２から供給されたデータに基づいて送信対象のデータを生成し、生成したデータを対象として各種の処理を行う。

【0299】

図３４に示すように送信側LSI３１１に２つの送信部を設け、それに対応させて２つの受信部を受信側LSI３１２に設けることにより、情報処理部３２１が出力するデータの伝送レートが高い場合であってもデータを受信側LSI３１２に伝送することが可能になる。

【0300】

図３５は、伝送システム３０１の第３の構成例を示す図である。図３５に示す構成のうち、図３３に示す構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。

【0301】

図３５の伝送システム３０１においては、送信側のLSIとして、送信側LSI３１１－１と送信側LSI３１１－２の２つのLSIが設けられている。送信側LSI３１１－１には情報処理部３２１－１と１つの送信部である送信部３２２－１が設けられ、送信側LSI３１１－２には情報処理部３２１－２と１つの送信部である送信部３２２－２が設けられる。受信側LSI３１２には、図３４の場合と同様に、２つの受信部である受信部３３１－１，３３１－２と、情報処理部３３２が設けられている。

【0302】

送信側LSI３１１－１の情報処理部３２１－１は、送信対象のデータを送信部３２２－１に出力する。

【0303】

送信部３２２－１は、情報処理部３２１－１から供給されたデータを複数のレーンに割り当て、受信側LSI３１２に送信する。

【0304】

送信側LSI３１１－２の情報処理部３２１－２は、送信対象のデータを送信部３２２－２に出力する。

【0305】

送信部３２２－２は、情報処理部３２１－２から供給されたデータを複数のレーンに割り当て、受信側LSI３１２に送信する。

【0306】

図３５の例においても送信側のLSIである送信側LSI３１１と受信側のLSIである受信側LSI３１２の間は８本のレーンを介して接続されている。送信側LSI３１１－１と送信側LSI３１１－２にはそれぞれ４本のレーンが割り当てられ、送信部３２２－１と送信部３２２－２は、それぞれ、４本のレーンを用いてデータを伝送する。

【0307】

受信側LSI３１２の受信部３３１－１は、４本のレーンを介して送信側LSI３１１－１の送信部３２２－１から伝送されてきたデータを受信し、情報処理部３３２に出力する。受信部３３１－２も同様に、４本のレーンを介して送信側LSI３１１－２の送信部３２２－２から伝送されてきたデータを受信し、情報処理部３３２に出力する。

【0308】

情報処理部３３２は、受信部３３１－１から供給されたデータに基づいて、送信側LSI３１１－１において送信対象として選択されたデータを生成する。また、送信部３２２は、受信部３３１－２から供給されたデータに基づいて、送信側LSI３１１－２において送信対象として選択されたデータを生成する。画像処理部３３２は、生成したデータを用いて各種の処理を行う。

【0309】

以上のように、伝送システム３０１の送信側のLSIには、データを伝送する送信部が１つまたは複数設けられる。一方、受信側のLSIには、送信側のLSIの送信部に対応して、データを受信する受信部が１つまたは複数設けられる。

【0310】

以下、送信側LSI３１１に１つの送信部が設けられ、受信側LSI３１２に１つの受信部が設けられる図３３の伝送システム３０１におけるデータ伝送について説明する。図３４と図３５の送信部３２２－１－受信部３３１－１間、送信部３２２－２－受信部３３１－２間においても同様にしてデータ伝送が行われる。

【0311】

［パケットのデータ構造の例］
図３６のＡ乃至Ｄは、データ伝送に用いられるパケットのデータ構造の例を示す図である。

【0312】

図３６のＡは、CIS IFにおいて画素データの伝送に用いられるパケットの例を示す図である。CIS IFの１パケットは、ヘッダ、１ライン分の画素データを含むペイロード、および、適宜付加されるフッタから構成される。CIS IFの１パケットの先頭にはStart Codeが付加され、フッタの後ろにはEnd Codeが付加される。

【0313】

図３６のＢ乃至Ｄは、汎用I/Fにおいて各種のデータの伝送に用いられるパケットの例を示す図である。汎用I/Fの１パケットはペイロードのみから構成される。後述するように、送信部３２２においては、情報処理部３２１から供給された8～144ビット単位の送信対象のデータを所定のサイズ毎に区切ることによってペイロードデータが生成される。パケットサイズは、入力データのビット幅である8～144ビットと、128ビットとの公倍数となるビット数であり、Configuration Registerに設定された値によって指定される。

【0314】

Configuration Registerに設定された値により指定されたパケットサイズと同じサイズのパケットを生成し、データを伝送する場合、図３６のＢに示す通常パケットが用いられる。

【0315】

また、Configuration Registerに設定された値により指定されたパケットサイズより短いパケットを生成し、データを伝送する場合、図３６のＣまたは図３６のＤに示すショートパケットが用いられる。例えば、ペイロード長が128ビットの倍数である場合には図３６のＣのショートパケット（１）が用いられ、ペイロード長が128ビットの倍数でない場合には図３６のＤのショートパケット（２）が用いられる。図３６のＣのショートパケットと図３６のＤのショートパケットは、後ろに付加されるEnd Codeによって識別される。

【0316】

［送信側LSI３１１と受信側LSI３１２の構成］
図３７は、送信側LSI３１１と受信側LSI３１２の構成例を示す図である。

【0317】

図３７の左側に示す構成が送信側LSI３１１の構成であり、右側に示す構成が受信側LSI３１２の構成である。汎用I/Fのデータ伝送は、アプリケーションレイヤ、アダプテーションレイヤ、リンクレイヤ、および物理レイヤの各レイヤの構成により実現される。

【0318】

実線Ｌ１の上に示す構成がアプリケーションレイヤの構成である。情報処理部３２１においては、システム制御部３４１、データ入力部３４２、およびレジスタ３４３が実現される。

【0319】

システム制御部３４１は、汎用I/Fによるデータの伝送を制御する。例えばシステム制御部３４１は、データ入力部３４２が送信対象のデータを出力している間、入力されたデータが有効なデータであることを表す制御信号を送信部３２２のペイロードデータ生成部３５１に出力する。データ入力部３４２は、送信対象のデータを8～144ビットの所定のビット単位でペイロードデータ生成部３５１に出力する。レジスタ３４３は上述したConfiguration Registerであり、パケットサイズ、Lane数等の各種の情報を記憶する。

【0320】

一方、情報処理部３３２においては、システム制御部４４１、データ出力部４４２、およびレジスタ４４３が実現される。

【0321】

システム制御部４４１は、汎用I/Fによるデータの受信を制御する。例えばシステム制御部４４１は、レジスタ４４３に設定されている値により指定されるパケットサイズの情報をペイロードデータ取得部４３１に出力する。データ出力部４４２は、ペイロードデータ取得部４３１から供給されたデータを取得し、図示せぬデータ処理部に出力する。レジスタ４４３はパケットサイズ、Lane数等の各種の情報を記憶する。

【0322】

［送信部３２２のアダプテーションレイヤの構成］
送信側LSI３１１のアダプテーションレイヤの構成について説明する。送信部３２２は、ペイロードデータ生成部３５１をアダプテーションレイヤの構成として有する。

【0323】

ペイロードデータ生成部３５１は、データ入力部３４２から所定のビット単位で供給された送信対象のデータをパケットサイズと同じサイズ毎に区切り、Byte Packing部３６２に出力する。ペイロードデータ生成部３５１からByte Packing部３６２に対しては、送信対象のデータを構成する所定のビット単位のデータが、パケットサイズと同じサイズ毎にまとめて出力されることになる。ペイロードデータ生成部３５１は、パケットサイズに満たない例えば送信対象のデータの最後のデータについては、そのままByte Packing部３６２に出力する。

【0324】

また、ペイロードデータ生成部３５１は、制御信号がオフとなり、データの入力が所定の時間以上ないことを検出した場合、パケットを構成する最後のデータの入力タイミングを表すタイミング信号であるPacket End信号をByte Packing部３６２に出力する。なお、ペイロードデータ生成部３５１は、図７、図３２等を参照して説明したヘッダ情報を受信側LSI３１２に送信する場合、ヘッダ情報をパケット生成部３６４に出力する。汎用I/Fにおいては、ヘッダ情報についても、ペイロードデータとして送信される。

【0325】

［送信部３２２のリンクレイヤの構成］
送信部３２２は、Byte Packing部３６２、ペイロードECC挿入部３６３、パケット生成部３６４、およびレーン分配部３６５をリンクレイヤの構成として有する。

【0326】

Byte Packing部３６２は、ペイロードデータ生成部３５１から供給されたデータを、Byte Packing部３６２以降の各処理部が処理単位とする１６バイトなどの所定の単位のパッキングデータに変換する。Byte Packing部３６２は、変換して得られたパッキングデータをペイロードECC挿入部３６３に出力する。

【0327】

図３８は、Byte Packing部３６２によるデータ変換であるByte Packingの例を示す図である。

【0328】

図３８の例においては、１パケットを構成するデータとしてペイロードデータ生成部３５１により制御信号に従って区切られたData1乃至Data8がByte Packing部３６２に入力されている。データ入力部３４２からペイロードデータ生成部３５１に対しては、８０ビット単位でデータの入力が行われたものとされている。

【0329】

この場合、Byte Packing部３６２は、Data1乃至Data8の各ビットを入力順に１６バイト（１２８ビット）単位のパッキングデータの各ビットに割り当てることによって、５つのパッキングデータを生成する。例えば１つ目のパッキングデータは、Data1の１～８０ビットとData2の１～４８ビットを含むデータになる。

【0330】

図３９は、Byte Packing部３６２によるByte Packingの他の例を示す図である。

【0331】

図３９の例においては、１パケットを構成するデータとしてペイロードデータ生成部３５１により制御信号に従って区切られたData1乃至Data5がByte Packing部３６２に入力されている。Data5の入力タイミングに合わせて、ペイロードデータ生成部３５１からByte Packing部３６２にPacket End信号が入力されている。Packet End信号が供給されたことに応じて、Byte Packing部３６２は、Data5が、１パケットを構成する最後のデータであることを認識することができる。

【0332】

この場合、Byte Packing部３６２は、Data1乃至Data5の各ビットを入力順にパッキングデータの各ビットに割り当てることによって、Data1全体とData2の先頭から途中までのデータを含む１つ目のパッキングデータを生成する。また、Byte Packing部３６２は、Data2の途中から最後までのデータと、Data3全体と、Data4の先頭から途中までのデータとを含む２つ目のパッキングデータを生成する。Byte Packing部３６２は、Data4の途中から最後までのデータと、Data5の先頭から途中までのデータとを含む３つ目のパッキングデータを生成する。

【0333】

Byte Packing部３６２は、Data5の最後のビットである８０ビット目を４つ目のパッキングデータに割り当てたとき、それ以降、ダミーデータを挿入することによって１６バイトの４つ目のパッキングデータを生成する。すなわち、１６バイトに満たない分はダミーデータ（ダミービット）を付加するようにしてパッキングデータが生成される。ダミーデータは例えば全て値が０のビットである。

【0334】

また、Byte Packing部３６２は、ダミーデータが付加された４つ目のパッキングデータに続く５つ目のパッキングデータとして、４つ目のパッキングデータに含まれるダミーデータのビット数を表す８ビットをLSB側に含むパッキングデータを生成する。５つ目のパッキングデータの１ビット目から１２０ビット目までにはダミーデータが含まれる。

【0335】

このようなデータを受信した受信部３３１は、５つ目のパッキングデータに１２０ビットのダミーデータが含まれていることに基づいて、１つ前のパッキングデータである４つ目のパッキングデータにダミーデータが付加されていることを特定することができる。また、受信部３３１は、１２０ビットのダミーデータに続く８ビットにより表されるビット数に基づいて、４つ目のパッキングデータに付加されているダミーデータのビット数を特定し、有効データのみを抽出することが可能になる。

【0336】

図４０は、Byte Packing処理のシーケンスを示す図である。

【0337】

図４０の例においては、時刻ｔ１１からｔ１４の期間と時刻ｔ１５以降、情報処理部３２１のシステム制御部３４１から供給される制御信号がオンになっている。また、制御信号がオンになることに合わせて、所定のビット単位の送信対象のデータであるData1乃至Data4がデータ入力部３４２から供給される。Data1乃至Data3に注目すると、時刻ｔ１１からｔ１２の期間にData1が供給され、時刻ｔ１２からｔ１３の期間にData2が供給され、時刻ｔ１３からｔ１４の期間にData3が供給されている。パケットを構成する最後のデータであることを表すPacket End信号が、Data3の入力が終わったタイミングで入力されている。Data1乃至Data4は、それぞれ１６バイト以上のサイズを有するデータである。

【0338】

この場合、Byte Packing部３６２は、Data1の先頭から途中までの範囲ａのデータを含むパッキングデータPD1を生成する。また、Byte Packing部３６２は、Data1の途中からData1の最後までの範囲ｂのデータと、Data2の先頭から途中までの範囲ｃのデータを含むパッキングデータPD2を生成する。

【0339】

Byte Packing部３６２は、Data2の途中からData2の最後までの範囲ｄのデータと、Data3の先頭から途中までの範囲eのデータを含むパッキングデータPD3を生成する。Byte Packing部３６２は、Data3の途中からData3の最後までの範囲ｆのデータについては、ダミーデータを加え、１６バイトのパッキングデータPD4を生成する。図４０において斜線を付して示す範囲のデータはダミーデータである。

【0340】

また、Byte Packing部３６２は、パッキングデータPD4に続けて、パッキングデータPD4に付加したダミーデータのビット数を表すビットを最後に含む１６バイトのパッキングデータを生成する。

【0341】

例えば、ダミーデータが付加されたパッキングデータPD4を含む、パッキングデータPD1～PD4からなるパケットは、図３６のＣまたは図３６のＤのショートパケットとして送信される。ショートパケットには、ダミーデータのビット数を表すビットが最後に付加されたパッキングデータも含まれる。

【0342】

ダミーデータを含めずに、制御信号がオンの期間に入力された有効なデータのみをパッキングデータに含め、通常パケットとして送信する場合について考える。この場合、Packet End信号が供給されたタイミングで、パッキングデータを有効なデータで満たすことができないときには、Data4が入力されるまで、パッキングデータに含めることができなかったData3の範囲ｆのデータを出力することができない。Packet End信号が供給されたタイミングでパッキングデータを有効なデータで満たすことができない場合にはダミーデータを付加して出力することにより、データの出力に遅延が生じてしまうのを防ぐことが可能になる。

【0343】

このようにして生成されたパッキングデータから構成されるデータが、Byte Packing部３６２から図３７のペイロードECC挿入部３６３にペイロードデータとして供給される。

【0344】

ペイロードECC挿入部３６３は、Byte Packing部３６２から供給されたペイロードデータに基づいて、ペイロードデータの誤り訂正に用いられる誤り訂正符号を計算し、計算により求めたパリティをペイロードデータに挿入する。誤り訂正符号として、例えばリードソロモン符号が用いられる。なお、誤り訂正符号の挿入はオプションである。

【0345】

図４１は、ペイロードデータに対するパリティの挿入の例を示す図である。

【0346】

ペイロードECC挿入部３６３は、Byte Packing部３６２から供給された順に１４のパッキングデータを集めることによって２２４バイトのBasic Blockを生成する。また、ペイロードECC挿入部３６３は、２２４バイトのペイロードデータに基づいて２バイト乃至４バイトのパリティを生成し、ペイロードデータに挿入することによって、パリティが挿入された２２６バイト乃至２２８バイトのBasic Blockを生成する。

【0347】

図４１の例においては、１番目から１４番目までのパッキングデータからなるペイロードデータに対してParity1が生成され、付加されている。図４１において斜線を付して示すデータがパリティである。

【0348】

ペイロードECC挿入部３６３は、あるBasic Blockに続くペイロードデータのサイズが２２４バイトに満たない場合、残っているペイロードデータに基づいてExtra Blockを生成する。上述したダミーデータの挿入により、Extra Blockの情報長は常に16バイトの倍数となる。また、ペイロードECC挿入部３６３は、Extra Blockを構成するペイロードデータに基づいて２バイト乃至４バイトのパリティを生成し、ペイロードデータに挿入することによって、パリティが挿入されたExtra Blockを生成する。

【0349】

図４１の例においては、Ｎ番目からN+M番目までのペイロードデータに対してParityMが生成され、付加されている。

【0350】

ペイロードECC挿入部３６３は、パリティを挿入したペイロードデータをパケット生成部３６４に出力する。パリティの挿入が行われない場合、Byte Packing部３６２からペイロードECC挿入部３６３に供給されたペイロードデータは、そのままパケット生成部３６４に出力される。

【0351】

パケット生成部３６４は、ペイロードECC挿入部３６３から供給されたデータをペイロードデータとするパケットを生成する。パケット生成部３６４は、生成したパケットのデータをレーン分配部３６５に出力する。

【0352】

レーン分配部３６５は、パケット生成部３６４から供給されたパケットデータを、先頭の１バイトから順にバイト単位で、Lane0、Lane1、…、Lane(LaneNum-1)、Lane1、…といったようにデータ伝送に用いる各レーンに割り当てる。パケット長とLane数によっては各レーンに均等にデータを分配できないことがある。この場合、レーン分配部３６５は、各レーンに均等にデータが分配されるように、Lane Stuffingとして00hを挿入する。

【0353】

レーン分配部３６５は、このようにして各レーンに割り当てたパケットデータを物理レイヤに出力する。以下、Lane0～7の８レーンを用いてデータを伝送する場合について主に説明するが、データ伝送に用いるレーンの数が他の数の場合であっても同様の処理が行われる。

【0354】

［送信部３２２の物理レイヤの構成］
送信部３２２は、PHY-TX状態制御部３８１、クロック生成部３８２、信号処理部３８３－０乃至３８３－Ｎを物理レイヤの構成として有する。送信部３２２の物理レイヤの構成は、図５を参照して説明したCIS-IFにおける送信部２２の物理レイヤの構成と同じ構成である。重複する説明については適宜省略する。

【0355】

信号処理部３８３－０は、制御コード挿入部３９１、8B10Bシンボルエンコーダ３９２、同期部３９３、および送信部３９４から構成される。レーン分配部３６５から出力され、Lane0に割り当てられたパケットデータは信号処理部３８３－０に入力され、Lane1に割り当てられたパケットデータは信号処理部３８３－１に入力される。また、LaneNに割り当てられたパケットデータは信号処理部３８３－Ｎに入力される。

【0356】

PHY-TX状態制御部３８１は、信号処理部３８３－０乃至３８３－Ｎの各部を制御する。

【0357】

クロック生成部３８２は、クロック信号を生成し、信号処理部３８３－０乃至３８３－Ｎのそれぞれの同期部３９３に出力する。

【0358】

信号処理部３８３－０の制御コード挿入部３９１は、レーン分配部３６５から供給されたパケットデータにStart Code、End Codeなどの制御コードを付加する。制御コード挿入部３９１は、制御コードを付加したパケットデータを8B10Bシンボルエンコーダ３９２に出力する。

【0359】

8B10Bシンボルエンコーダ３９２は、制御コード挿入部３９１から供給されたパケットデータ（制御コードが付加されたパケットデータ）に対して8B10B変換を施し、１０ビット単位のデータに変換したパケットデータを同期部３９３に出力する。

【0360】

同期部３９３は、8B10Bシンボルエンコーダ３９２から供給されたパケットデータの各ビットを、クロック生成部３８２により生成されたクロック信号に従って送信部３９４に出力する。なお、送信部３２２に同期部３９３が設けられないようにしてもよい。この場合、8B10Bシンボルエンコーダ３９２から出力されたパケットデータは、送信部３９４にそのまま供給される。

【0361】

送信部３９４は、Lane0を構成する伝送路を介して、同期部３９３から供給されたパケットデータを受信部３３１に送信する。８レーンを用いてデータ伝送が行われる場合、Lane1～7を構成する伝送路をも用いてパケットデータが受信部３３１に送信される。

【0362】

［受信部３３１の物理レイヤの構成］
次に、受信側LSI３１２の受信部３３１の物理レイヤの構成について説明する。受信部３３１は、PHY-RX状態制御部４０１、信号処理部４０２－０乃至４０２－Ｎを物理レイヤの構成として有する。受信部３３１の物理レイヤの構成は、図５を参照して説明したCIS-IFにおける受信部３１の物理レイヤの構成と同じ構成である。重複する説明については適宜省略する。

【0363】

信号処理部４０２－０は、受信部４１１、クロック生成部４１２、同期部４１３、シンボル同期部４１４、10B8Bシンボルデコーダ４１５、スキュー補正部４１６、および制御コード除去部４１７から構成される。Lane0を構成する伝送路を介して送信されてきたパケットデータは信号処理部４０２－０に入力され、Lane1を構成する伝送路を介して送信されてきたパケットデータは信号処理部４０２－１に入力される。また、LaneNを構成する伝送路を介して送信されてきたパケットデータは信号処理部４０２－Ｎに入力される。

【0364】

受信部４１１は、Lane0を構成する伝送路を介して送信部３２２から伝送されてきたパケットデータを表す信号を受信し、クロック生成部４１２に出力する。

【0365】

クロック生成部４１２は、受信部４１１から供給された信号のエッジを検出することによってビット同期をとり、エッジの検出周期に基づいてクロック信号を生成する。クロック生成部４１２は、受信部４１１から供給された信号を、クロック信号とともに同期部４１３に出力する。

【0366】

同期部４１３は、クロック生成部４１２により生成されたクロック信号に従って、受信部４１１において受信された信号のサンプリングを行い、サンプリングによって得られたパケットデータをシンボル同期部４１４に出力する。

【0367】

シンボル同期部４１４は、例えばStart Code, End Code, Deskew Codeに含まれるK28.5のシンボルを検出し、シンボル同期をとる。シンボル同期部４１４は、各シンボルを表す１０ビット単位のパケットデータを10B8Bシンボルデコーダ４１５に出力する。

【0368】

10B8Bシンボルデコーダ４１５は、シンボル同期部４１４から供給された１０ビット単位のパケットデータに対して10B8B変換を施し、８ビット単位のデータに変換したパケットデータをスキュー補正部４１６に出力する。

【0369】

スキュー補正部４１６は、10B8Bシンボルデコーダ４１５から供給されたパケットデータからDeskew Codeを検出する。スキュー補正部４１６によるDeskew Codeの検出タイミングの情報はPHY-RX状態制御部４０１に供給される。また、スキュー補正部４１６は、Deskew Codeのタイミングを、PHY-RX状態制御部４０１から供給された情報により表されるタイミングに合わせるようにしてレーン間のData Skewを補正する。

【0370】

信号処理部４０２－１乃至４０２－Ｎのそれぞれにおいて同様の処理が行われることによって、図２５を参照して説明したようにしてレーン間のData Skewが補正される。

【0371】

スキュー補正部４１６は、Data Skewを補正したパケットデータを制御コード除去部４１７に出力する。

【0372】

制御コード除去部４１７は、パケットデータに付加された制御コードを除去し、Start CodeからEnd Codeまでの間のデータをパケットデータとしてリンクレイヤに出力する。

【0373】

PHY-RX状態制御部４０１は、信号処理部４０２－０乃至４０２－Ｎの各部を制御し、レーン間のData Skewの補正などを行わせる。

【0374】

［受信部３３１のリンクレイヤの構成］
受信部３３１は、レーン統合部４２２、パケット分離部４２３、ペイロードエラー訂正部４２４、およびByte Unpacking部４２５をリンクレイヤの構成として有する。

【0375】

レーン統合部４２２は、物理レイヤの信号処理部４０２－０乃至４０２－Ｎから供給されたデータを、送信部３２２のレーン分配部３６５による各レーンへの分配順と逆順で並び替えることによって統合する。レーン統合部４２２は、統合して得られたパケットデータをパケット分離部４２３に出力する。

【0376】

パケット分離部４２３は、レーン統合部４２２により統合されたパケットデータをペイロードデータとしてペイロードエラー訂正部４２４に出力する。ペイロードデータとしてヘッダ情報が含まれている場合、パケット分離部４２３は、ペイロードから抽出したヘッダ情報をペイロードデータ取得部４３１に出力する。

【0377】

ペイロードエラー訂正部４２４は、パケット分離部４２３から供給されたペイロードデータにパリティが挿入されている場合、パリティに基づいて誤り訂正演算を行うことによってペイロードデータのエラーを検出し、エラーの訂正を行う。例えば、図４１に示すようにしてパリティが挿入されている場合、ペイロードエラー訂正部４２４は、１つ目のBasic Blockの最後に挿入されているパリティを用いて、パリティの前にある２２４バイトのデータの誤り訂正を行う。

【0378】

ペイロードエラー訂正部４２４は、各Basic Block, Extra Blockを対象として誤り訂正を行うことによって得られた誤り訂正後のデータをByte Unpacking部４２５に出力する。パケット分離部４２３から供給されたペイロードデータにパリティが挿入されていない場合、パケット分離部４２３から供給されたペイロードデータはそのままByte Unpacking部４２５に出力される。

【0379】

Byte Unpacking部４２５は、ペイロードエラー訂正部４２４から供給された１６バイト単位のパッキングデータに対して、送信部３２２のByte Packing部３６２による処理と逆の変換処理であるByte Unpackingを行う。Byte Unpacking部４２５は、Byte Unpackingを行うことによって得られたデータをペイロードデータ取得部４３１に出力する。Byte Unpacking部４２５からペイロードデータ取得部４３１に対しては、送信部３２２のペイロードデータ生成部３５１の出力と同様に、所定のビット単位のデータが１パケット分まとめて出力されることになる。

【0380】

また、Byte Unpacking部４２５は、ペイロードデータを構成するパッキングデータにダミーデータが含まれているときには、ダミーデータを除去し、ダミーデータ以外のデータを対象としてByte Unpackingを行う。パッキングデータにダミーデータが含まれていることは、上述したように例えば１２０ビットの連続するダミーデータを検出することに基づいて特定される。また、パッキングデータに含まれるダミーデータのビット数は、１２０ビットのダミーデータに続く８ビットにより特定される。

【0381】

［受信部３３１のアダプテーションレイヤの構成］
受信部３３１は、ペイロードデータ取得部４３１をアダプテーションレイヤの構成として有する。ペイロードデータ取得部４３１は、Byte Unpacking部４２５から供給されたデータを取得し、送信側LSI３１１においてデータ入力部３４２からペイロードデータ生成部３５１に入力されたデータのビット幅と同じビット幅の単位で情報処理部３３２に出力する。

【0382】

［送信側LSI３１１と受信側LSI３１２の動作］
次に、以上のような構成を有する送信側LSI３１１と受信側LSI３１２の一連の処理について説明する。

【0383】

はじめに、図４２のフローチャートを参照して、伝送システム３０１の動作について説明する。図４２の各ステップの処理は、適宜、他の処理と並行して、または前後して行われる。

【0384】

ステップＳ１０１において、送信側LSI３１１の情報処理部３２１は、各種のデータの処理を行い、送信対象のデータを8～144ビットの所定のビット幅の単位で送信部３２２に出力する。

【0385】

ステップＳ１０２において、送信部３２２はデータ送信処理を行う。データ送信処理により、送信対象のデータをペイロードに格納したパケットが生成され、パケットデータが受信部３３１に対して送信される。データ送信処理については図４３のフローチャートを参照して後述する。

【0386】

ステップＳ１０３において、受信側LSI３１２の受信部３３１はデータ受信処理を行う。データ受信処理により、送信部３２２から送信されてきたデータが受信され、送信側LSI３１１において送信対象のデータとして選択されたデータが情報処理部３３２に出力される。データ受信処理については図４４のフローチャートを参照して後述する。

【0387】

ステップＳ１０４において、情報処理部３３２は、受信部３３１から供給されたデータを取得する。

【0388】

ステップＳ１０５において、情報処理部３３２は、取得したデータに基づいて各種の処理を行い、処理を終了させる。

【0389】

次に、図４３のフローチャートを参照して、図４２のステップＳ１０２において行われるデータ送信処理について説明する。

【0390】

ステップＳ１１１において、ペイロードデータ生成部３５１は、データ入力部３４２から供給された送信対象のデータを所定のサイズ毎に区切ることによってペイロードデータを生成する。

【0391】

ステップＳ１１２において、Byte Packing部３６２は、ペイロードデータ生成部３５１から供給されたペイロードデータを、１６バイトなどの所定の単位のパッキングデータに変換する。

【0392】

ステップＳ１１３において、ペイロードECC挿入部３６３は、ペイロードデータから構成されるBasic BlockまたはExtra Blockに基づいて誤り訂正符号を計算し、計算により求めたパリティをペイロードデータに挿入する。

【0393】

ステップＳ１１４において、パケット生成部３６４は、ペイロードECC挿入部３６３から供給されたデータをパケットデータとしてレーン分配部３６５に出力する。

【0394】

ステップＳ１１５において、レーン分配部３６５は、パケット生成部３６４から供給されたパケットデータを、データ伝送に用いられる複数のレーンに割り当てる。

【0395】

ステップＳ１１６において、制御コード挿入部３９１は、レーン分配部３６５から供給されたパケットデータに制御コードを付加する。

【0396】

ステップＳ１１７において、8B10Bシンボルエンコーダ３９２は、制御コードが付加されたパケットデータの8B10B変換を行い、１０ビット単位のデータに変換したパケットデータを出力する。

【0397】

ステップＳ１１８において、同期部３９３は、8B10Bシンボルエンコーダ３９２から供給されたパケットデータを、クロック生成部３８２により生成されたクロック信号に従って出力し、送信部３９４から送信させる。ステップＳ１１６乃至Ｓ１１８の処理は信号処理部３８３－０乃至３８３－Ｎにより並行して行われる。パケットデータが送信された後、図４２のステップＳ１０２に戻り、それ以降の処理が行われる。

【0398】

次に、図４４のフローチャートを参照して、図４２のステップＳ１０３において行われるデータ受信処理について説明する。

【0399】

ステップＳ１３１において、受信部４１１は、送信部３２２から伝送されてきたパケットデータを表す信号を受信する。ステップＳ１３１乃至Ｓ１３６の処理は信号処理部４０２－０乃至４０２－Ｎにより並行して行われる。

【0400】

ステップＳ１３２において、クロック生成部４１２は、受信部４１１から供給された信号のエッジを検出することによってビット同期をとる。同期部４１３は、受信部４１１において受信された信号のサンプリングを行い、パケットデータをシンボル同期部４１４に出力する。

【0401】

ステップＳ１３３において、シンボル同期部４１４は、パケットデータに含まれる制御コードを検出するなどしてシンボル同期をとる。

【0402】

ステップＳ１３４において、10B8Bシンボルデコーダ４１５は、シンボル同期後のパケットデータに対して10B8B変換を施し、８ビット単位のデータに変換したパケットデータを出力する。

【0403】

ステップＳ１３５において、スキュー補正部４１６は、Deskew Codeを検出し、Deskew CodeのタイミングをPHY-RX状態制御部４０１から供給された情報により表されるタイミングに合わせるようにしてレーン間のData Skewを補正する。

【0404】

ステップＳ１３６において、制御コード除去部４１７は、パケットデータに付加された制御コードを除去する。

【0405】

ステップＳ１３７において、レーン統合部４２２は、信号処理部４０２－０乃至４０２－Ｎから供給されたパケットデータを統合する。

【0406】

ステップＳ１３８において、パケット分離部４２３は、レーン統合部４２２により統合されたパケットデータを、ペイロードデータとしてペイロードエラー訂正部４２４に出力する。

【0407】

ステップＳ１３９において、ペイロードエラー訂正部４２４は、パケット分離部４２３から供給されたペイロードデータに挿入されているパリティに基づいてペイロードデータの誤り訂正を行う。

【0408】

ステップＳ１４０において、Byte Unpacking部４２５は、ペイロードエラー訂正部４２４から供給されたペイロードデータに対して、Byte Packingと逆の変換処理を行う。Byte Unpacking部４２５は、得られたデータをペイロードデータ取得部４３１に出力する。

【0409】

ステップＳ１４１において、ペイロードデータ取得部４３１は、Byte Unpacking部４２５から供給されたデータを所定のビット幅の単位で情報処理部３３２に出力する。その後、図４２のステップＳ１０３に戻りそれ以降の処理が行われる。

【0410】

送信側LSI３１１と受信側LSI３１２の間の汎用I/Fを用いたデータ伝送は、以上のようにして行われる。汎用I/Fにより、各種のデータを伝送することが可能になる。

【0411】

＜３．通信リンク間のData Skewの補正について＞
［（１）通信リンク間Data Skew］
以上のように、CIS I/Fおよび汎用I/Fにおいては、１つの送信部と１つの受信部の組により１つの通信リンクが確立され、データ伝送が行われる。

【0412】

通信リンクは、CIS I/Fでいうと撮像部と画像処理部間のデータ伝送の経路であり、汎用I/Fでいうと２つの情報処理部間のデータ伝送の経路である。上述したようなデータ構造を有するデータの並びが、データストリームとして通信リンクにより伝送される。

【0413】

図１および図３３に示す伝送システムは、送信部と受信部の組が１つだけ設けられ、データ伝送が１経路を用いて行われるから、１つの通信リンクを用いたシステムとなる。

【0414】

一方、図２および図３４に示す伝送システムは、送信部と受信部の組が２つ設けられ、データ伝送が２経路を用いて行われるから、２つの通信リンクを用いたシステムとなる。図３および図３５に示す伝送システムも同様である。

【0415】

以下、適宜、伝送システムにおいて用いられる通信リンクが１つである場合、その通信リンクをシングル通信リンクという。また、伝送システムにおいて用いられる通信リンクが複数である場合、その通信リンクをマルチ通信リンクという。

【0416】

［（１－１）シングル通信リンク］
図４５は、シングル通信リンクの処理の流れの例を示す図である。CIS I/Fにおけるシングル通信リンクについて説明するが、汎用I/Fでも同様である。

【0417】

図４５に示すように、シングル通信リンクである通信リンク＃０は、送信部２２のリンクレイヤおよび物理レイヤと、送信部２２と受信部３１の間の伝送路と、受信部３１の物理レイヤおよびリンクレイヤとから構成される経路となる。

【0418】

アプリケーションレイヤ（撮像部２１）から送信部２２のリンクレイヤに対するデータの入力は、矢印Ａ１に示すように基準タイミングに従って行われる。基準タイミングは、処理の基準となるタイミングを示す信号である。

【0419】

送信部２２のリンクレイヤにおいては、Pixel to Byte変換、パケット生成、およびレーン分配が、主な処理として順に行われる。

【0420】

物理レイヤの各レーンにおいては、制御コードの挿入、8B10B変換、同期（シンボル同期とビット同期）、およびデータの送信が、主な処理として順に行われる。送信部２２の物理レイヤの処理は、各レーン（信号処理部８３－０乃至８３－Ｎのそれぞれ）において並行して行われる。なお、送信側において同期処理が行われない場合、8B10B変換をして得られたデータがそのまま送信される。

【0421】

物理レイヤの各レーンには矢印Ａ２に示すように同じ基準タイミングが入力される。各レーンにおいては基準タイミングに従って処理が行われる。

【0422】

物理レイヤの各レーンにおいては、処理対象となるデータの違いや信号処理部の特性の違いなどに応じて、各レーンのデータのタイミングにずれが生じる。データのタイミングのずれは、矢印Ａ３に示すようにレーン間Data Skewとして現れる。

【0423】

物理レイヤの各レーンから出力されたデータは、矢印Ａ１１に示すようにレーン間Data Skewを有したまま受信部３１に入力される。

【0424】

受信部３１の物理レイヤの処理も、各レーン（信号処理部１０２－０乃至１０２－Ｎのそれぞれ）において並行して行われる。物理レイヤの各レーンにおいては、データの受信、同期、10B8B変換、およびDeskew（レーン間Data Skewの補正）が、主な処理として順に行われる。

【0425】

図２５を参照して説明したようなDeskewが行われることにより、矢印Ａ１２に示すようにレーン間Data Skewが除去されたデータが得られる。レーン間Data Skewが除去されたデータが、物理レイヤの各レーンからリンクレイヤに出力される。

【0426】

受信部３１のリンクレイヤにおいては、レーン統合、パケット分離、およびByte to Pixel変換が、主な処理として順に行われる。リンクレイヤの処理は、各レーンから出力されたデータを一系統のデータに統合した後に行われる。

【0427】

リンクレイヤからアプリケーションレイヤ（画像処理部３２）に対しては、伝送対象のデータが矢印Ａ１３に示すように所定の基準タイミングに従って出力される。

【0428】

このように、CIS I/Fおよび汎用I/Fによるデータ伝送は、送信側の物理レイヤにおいて発生するレーン間Data Skewを、受信側の物理レイヤにおいて除去するようにして行われる。

【0429】

［（１－２）マルチ通信リンク］
図４６は、マルチ通信リンクの処理の流れの例を示す図である。図４５を参照して説明したものと重複する説明については適宜省略する。

【0430】

図４６に示すマルチ通信リンクは、通信リンク＃０と通信リンク＃１から構成される。例えば、通信リンク＃０は図２の送信部２２－１と受信部３１－１の組により実現され、通信リンク＃１は送信部２２－２と受信部３１－２の組により実現される。

【0431】

この場合、通信リンク＃０は、送信部２２－１のリンクレイヤおよび物理レイヤと、送信部２２－１と受信部３１－１の間の伝送路と、受信部３１－１の物理レイヤおよびリンクレイヤとから構成される経路となる。また、通信リンク＃１は、送信部２２－２のリンクレイヤおよび物理レイヤと、送信部２２－２と受信部３１－２の間の伝送路と、受信部３１－２の物理レイヤおよびリンクレイヤとから構成される経路となる。

【0432】

通信リンク＃０を構成する送信部２２－１のリンクレイヤに対するデータの入力と、通信リンク＃１を構成する送信部２２－２のリンクレイヤに対するデータの入力は、矢印Ａ２１－０と矢印Ａ２１－１に示すように同じ基準タイミングに従って行われる。

【0433】

通信リンク＃０を構成する送信部２２－１のリンクレイヤと、通信リンク＃１を構成する送信部２２－２のリンクレイヤにおいては、上述したリンクレイヤの処理がそれぞれ独立して行われる。

【0434】

送信部２２－１のリンクレイヤから物理レイヤに対して、各レーンに分配されたデータが出力される。同様に、送信部２２－２のリンクレイヤから物理レイヤに対して、各レーンに分配されたデータが出力される。

【0435】

同じタイミングでリンクレイヤに入力されたデータは、物理レイヤに入力されるときには、矢印Ａ２２－０，Ａ２２－１の基準タイミングに示すようにタイミングがずれたものとなる。

【0436】

このタイミングのずれは、送信部２２－１のリンクレイヤの処理を行う構成と送信部２２－２のリンクレイヤの処理を行う構成の特性の違いなど（動作クロックのずれなど）により生じる。

【0437】

以下、適宜、異なる通信リンクのリンクレイヤにおいて生じるデータのタイミングのずれを、通信リンク間Data Skewという。通信リンク間Data Skewは、上述したようにDeskew Codeを用いて除去されるレーン間Data Skewとは異なる。

【0438】

物理レイヤの各レーンにおいては、制御コードの挿入、8B10B変換、同期、およびデータの送信が順に行われる。送信部２２－１，２２－２の物理レイヤの処理は、各レーンにおいて並行して行われる。

【0439】

通信リンク＃０を構成する送信部２２－１の物理レイヤの各レーンから出力されるデータには、矢印Ａ２３－０に示すように、リンクレイヤにおいて生じた通信リンク間Data Skewと物理レイヤにおいて生じたレーン間Data Skewが混在して含まれることになる。

【0440】

また、通信リンク＃１を構成する送信部２２－２の物理レイヤの各レーンから出力されるデータには、矢印Ａ２３－１に示すように、リンクレイヤにおいて生じた通信リンク間Data Skewと物理レイヤにおいて生じたレーン間Data Skewが混在して含まれることになる。

【0441】

受信部３１－１と受信部３１－２の物理レイヤには、矢印Ａ３１－０，Ａ３１－１に示すように通信リンク間Data Skewとレーン間Data Skewを含むデータが入力される。

【0442】

通信リンク＃０を構成する受信部３１－１の物理レイヤの各レーンにおいては、データの受信、同期、10B8B変換、およびDeskewが順に行われ、矢印Ａ３２－０に示すように、レーン間Data Skewが除去されたデータが得られる。

【0443】

通信リンク＃１を構成する受信部３１－２の物理レイヤの各レーンにおいては、データの受信、同期、10B8B変換、およびDeskewが順に行われ、矢印Ａ３２－１に示すように、レーン間Data Skewが除去されたデータが得られる。

【0444】

レーン間Data Skewが除去されたデータが、物理レイヤの各レーンからリンクレイヤに出力される。なお、物理レイヤの各レーンでのDeskewにより除去されるのはレーン間Data Skewだけであり、通信リンク間Data Skewについては除去されない。

【0445】

通信リンク＃０を構成する受信部３１－１のリンクレイヤにおいては、レーン統合、パケット分離、およびByte to Pixel変換が順に行われる。リンクレイヤからアプリケーションレイヤに対しては、矢印Ａ３３－０に示すように通信リンク間Data Skewが残ったままのデータが出力される。

【0446】

通信リンク＃１を構成する受信部３１－２のリンクレイヤにおいても、レーン統合、パケット分離、およびByte to Pixel変換が順に行われる。リンクレイヤからアプリケーションレイヤに対しては、矢印Ａ３３－１に示すように通信リンク間Data Skewが残ったままのデータが出力される。

【0447】

なお、受信部３１－１と受信部３１－２のリンクレイヤにおいても、それぞれ通信リンク間Data Skewが生じ、処理対象のデータに対して付加される。

【0448】

このように、マルチ通信リンクを用いたデータ伝送においては、レーン間Data Skewだけでなく、通信リンク間Data Skewについても考慮する必要がある。以下、通信リンク間Data Skewの除去の仕方について説明する。

【0449】

［（２）通信リンク間Data Skewの除去］
図４７は、伝送システム３０１の他の構成例を示す図である。図４７に示す構成のうち、図３４に示す構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。

【0450】

図４７に示す伝送システム３０１は、受信側LSI３１２に受信状態制御部６０１が設けられている点で、図３４に示す構成と異なる。汎用I/Fにおけるマルチ通信リンクについて説明するが、CIS I/Fでも同様である。

【0451】

送信側LSI３１１に設けられた送信部３２２－１と受信側LSI３１２に設けられた受信部３３１－１の組により通信リンク＃０が実現される。また、送信側LSI３１１に設けられた送信部３２２－２と受信側LSI３１２に設けられた受信部３３１－２の組により通信リンク＃１が実現される。

【0452】

受信状態制御部６０１は、受信部３３１－１におけるデータの受信状態と、受信部３３１－２におけるデータの受信状態に基づいて、通信リンク間Data Skewを検出する。

【0453】

また、受信状態制御部６０１は、受信部３３１－１が処理するデータのタイミングと受信部３３１－２が処理するデータのタイミングを制御することによって、通信リンク間Data Skewを補正する。受信状態制御部６０１は、通信リンク間Data Skewを補正する制御部として機能する。

【0454】

［（２－１）第１の例 通信リンク間Data Skewの除去を受信側の物理レイヤで行う場合の例］
・伝送システムの構成例
図４８は、送信側LSI３１１と受信側LSI３１２の構成例を示す図である。

【0455】

図４８に示す構成のうち、図３７に示す構成と同じ構成には同じ符号を付してある。重複する説明については適宜省略する。後述する図５１、図５３等においても同様である。

【0456】

図４８に示すように、受信状態制御部６０１は、受信部３３１－１のPHY-RX状態制御部４０１に接続されるとともに、受信部３３１－２のPHY-RX状態制御部４０１に接続される。

【0457】

なお、図４８においては、受信部３３１－２の構成としてPHY-RX状態制御部４０１のみが示され、他の構成の図示については省略されている。受信部３３１－２にも、PHY-RX状態制御部４０１を含む、受信部３３１－１の構成と同じ構成が設けられる。

【0458】

また、図４８においては、送信部の構成として、受信部３３１－１とともに通信リンク＃０を実現する送信部３２２－１のみが示されている。受信部３３１－２とともに通信リンク＃１を実現する送信部３２２－２も設けられる。受信部３３１－２は、送信部３２２－２から送信されたデータを受信し、情報処理部３３２に出力する。

【0459】

情報処理部３２１と情報処理部３３２の間では、通信リンク＃０と通信リンク＃１からなるマルチ通信リンクを用いたデータ伝送が行われる。それぞれの通信リンクにおいては図３７等を参照して説明した処理が行われる。

【0460】

受信部３３１－１の信号処理部４０２－０乃至４０２－Ｎのそれぞれのスキュー補正部４１６は、Deskew Codeを検出し、検出タイミングの情報をPHY-RX状態制御部４０１に出力する。また、それぞれのスキュー補正部４１６は、PHY-RX状態制御部４０１による制御に従って、検出したDeskew Codeのタイミングを補正する。

【0461】

後述するように、補正タイミングは、通信リンク間Data Skewを補正するようにして受信状態制御部６０１により設定される。

【0462】

受信部３３１－１のPHY-RX状態制御部４０１は、信号処理部４０２－０乃至４０２－Ｎのそれぞれのスキュー補正部４１６から供給された、Deskew Codeの検出タイミングの情報を受信状態制御部６０１に出力する。PHY-RX状態制御部４０１は、補正タイミングの情報が受信状態制御部６０１から供給された場合、信号処理部４０２－０乃至４０２－Ｎのそれぞれのスキュー補正部４１６の動作を制御する。

【0463】

受信部３３１－２の各部も、受信部３３１－１の各部と同様の処理を行う。

【0464】

すなわち、受信部３３１－２の信号処理部４０２－０乃至４０２－Ｎのそれぞれのスキュー補正部４１６（いずれも図示せず）は、Deskew Codeを検出し、Deskew Codeの検出タイミングの情報をPHY-RX状態制御部４０１に出力する。また、それぞれのスキュー補正部４１６は、PHY-RX状態制御部４０１による制御に従って、検出したDeskew Codeのタイミングを補正する。

【0465】

受信部３３１－２のPHY-RX状態制御部４０１は、信号処理部４０２－０乃至４０２－Ｎのそれぞれのスキュー補正部４１６から供給された、Deskew Codeの検出タイミングの情報を受信状態制御部６０１に出力する。PHY-RX状態制御部４０１は、補正タイミングの情報が受信状態制御部６０１から供給された場合、信号処理部４０２－０乃至４０２－Ｎのそれぞれのスキュー補正部４１６の動作を制御する。

【0466】

受信状態制御部６０１は、受信部３３１－１のPHY-RX状態制御部４０１から供給された検出タイミングの情報と、受信部３３１－２のPHY-RX状態制御部４０１から供給された検出タイミングの情報を受信する。

【0467】

受信状態制御部６０１は、受信部３３１－１の各レーンと受信部３３１－２の各レーンにおいて検出されたDeskew Codeのタイミングに基づいて補正タイミングを設定する。

【0468】

図４９は、補正タイミングの設定の例を示す図である。

【0469】

図４９の例においては、通信リンク＃０にはLane0～3の４レーンが用いられ、通信リンク＃１にはLane4～7の４レーンが用いられている。各レーンにおいては、図２５を参照して説明したものと同様に、Sync Code, Sync Code,…,Idle Code, Deskew Code, Idle Code, …, Idle Code, Deskew Codeの伝送が行われている。

【0470】

通信リンク＃０において、Lane0のDeskew Code Ｃ１は、時刻ｔ１１のタイミングで検出されている。Lane1のDeskew Code Ｃ１とLane2のDeskew Code Ｃ１は、同じ時刻ｔ１２のタイミングで検出されている。Lane3のDeskew Code Ｃ１は、時刻ｔ１３のタイミングで検出されている。

【0471】

また、通信リンク＃０において、Lane0のDeskew Code Ｃ２は、時刻ｔ２１のタイミングで検出されている。Lane1のDeskew Code Ｃ２とLane2のDeskew Code Ｃ２は、同じ時刻ｔ２２のタイミングで検出されている。Lane3のDeskew Code Ｃ２は、時刻ｔ２３のタイミングで検出されている。

【0472】

このような検出タイミングの情報が、受信部３３１－１のPHY-RX状態制御部４０１から受信状態制御部６０１に供給される。

【0473】

一方、通信リンク＃１において、Lane4～7のDeskew Code Ｃ１は、それぞれ、時刻ｔ１４，ｔ１５，ｔ１６，ｔ１７のタイミングで検出されている。

【0474】

また、通信リンク＃１において、Lane4～7のDeskew Code Ｃ２は、それぞれ、時刻ｔ２４，ｔ２５，ｔ２６，ｔ２７のタイミングで検出されている。

【0475】

このような検出タイミングの情報が、受信部３３１－２のPHY-RX状態制御部４０１から受信状態制御部６０１に供給される。

【0476】

各レーンにおいて検出されたDeskew Code Ｃ１は、通信リンク＃０と通信リンク＃１（送信部３２２－１と送信部３２２－２の物理レイヤ）において同じタイミングで挿入された、対応するデータである。各レーンにおいて検出されたDeskew Code Ｃ２も同様に、通信リンク＃０と通信リンク＃１において同じタイミングで挿入された、対応するデータである。

【0477】

この場合、受信状態制御部６０１は、Deskew Code Ｃ１の補正タイミングとして、例えば、通信リンク＃０のLane0～3と通信リンク＃１のLane4～7における検出タイミングのうちの、最も遅い時刻ｔ１７のタイミングを設定する。

【0478】

また、受信状態制御部６０１は、Deskew Code Ｃ２の補正タイミングとして、例えば、通信リンク＃０のLane0～3と通信リンク＃１のLane4～7における検出タイミングのうちの、最も遅い時刻ｔ２７のタイミングを設定する。

【0479】

受信状態制御部６０１は、このようにして設定した補正タイミングの情報を、受信部３３１－１のPHY-RX状態制御部４０１と受信部３３１－２のPHY-RX状態制御部４０１に出力する。

【0480】

受信部３３１－１の信号処理部４０２－０乃至４０２－Ｎのそれぞれのスキュー補正部４１６においては、PHY-RX状態制御部４０１による制御に従って、Deskew Code Ｃ１のタイミングを、時刻ｔ１７のタイミングに合わせるようにしてDeskewが行われる。また、Deskew Code Ｃ２のタイミングを、時刻ｔ２７のタイミングに合わせるようにしてDeskewが行われる。Deskew Codeのタイミングの補正は、それぞれのスキュー補正部４１６に設けられたFIFOを用いて行われる。

【0481】

一方、受信部３３１－２の信号処理部４０２－０乃至４０２－Ｎのそれぞれのスキュー補正部４１６においては、PHY-RX状態制御部４０１による制御に従って、Deskew Code Ｃ１のタイミングを、時刻ｔ１７のタイミングに合わせるようにしてDeskewが行われる。また、Deskew Code Ｃ２のタイミングを、時刻ｔ２７のタイミングに合わせるようにしてDeskewが行われる。Deskew Codeのタイミングの補正は、それぞれのスキュー補正部４１６に設けられたFIFOを用いて行われる。

【0482】

これにより、図４９の白抜き矢印の先に示すように、通信リンク＃０のLane0～3におけるDeskew Code Ｃ１のタイミングと、通信リンク＃１のLane4～7におけるDeskew Code Ｃ１のタイミングが同じタイミングになるように補正される。

【0483】

また、通信リンク＃１のLane0～3におけるDeskew Code Ｃ２のタイミングと、通信リンク＃１のLane4～7におけるDeskew Code Ｃ２のタイミングが同じタイミングになるように補正される。

【0484】

このようにしてタイミングが補正されたDeskew Codeがスキュー補正部４１６から出力される。

【0485】

これにより、既知情報であるDeskew Codeを用いて、通信リンク間Data Skewが補正されることになる。また、レーン間Data Skewについても補正されることになる。

【0486】

・伝送システムの動作
次に、図５０のシーケンス図を参照して、通信リンク間Data Skewを物理レイヤにおいて補正する場合の一連の動作について説明する。

【0487】

図５０の左端に示す処理は、通信リンク＃０を実現する受信部３３１－１の処理である。中央に示す処理は、通信リンク＃１を実現する受信部３３１－２の処理である。右端に示す処理は、受信状態制御部６０１の処理である。

【0488】

受信部３３１－１においては、送信部３２２－１から送信されたデータが各レーンの信号処理部により受信され、物理レイヤの各処理が行われる。受信部３３１－２においても同様に、送信部３２２－２から送信されたデータが各レーンの信号処理部により受信され、物理レイヤの各処理が行われる。

【0489】

ステップＳ３０１において、受信部３３１－１の信号処理部４０２－０乃至４０２－Ｎのそれぞれのスキュー補正部４１６は、Deskew Codeを検出する。検出タイミングの情報は受信部３３１－１のPHY-RX状態制御部４０１に供給される。

【0490】

ステップＳ３０２において、受信部３３１－１のPHY-RX状態制御部４０１は、信号処理部４０２－０乃至４０２－Ｎのそれぞれのスキュー補正部４１６から供給された、Deskew Codeの検出タイミングの情報を受信状態制御部６０１に出力する。

【0491】

一方、受信部３３１－２においても同様の処理が行われる。ステップＳ３１１において、受信部３３１－２の信号処理部４０２－０乃至４０２－Ｎのそれぞれのスキュー補正部４１６は、Deskew Codeを検出する。検出タイミングの情報は受信部３３１－２のPHY-RX状態制御部４０１に供給される。

【0492】

ステップＳ３１２において、受信部３３１－２のPHY-RX状態制御部４０１は、信号処理部４０２－０乃至４０２－Ｎのそれぞれのスキュー補正部４１６から供給された、Deskew Codeの検出タイミングの情報を受信状態制御部６０１に出力する。

【0493】

ステップＳ３２１において、受信状態制御部６０１は、受信部３３１－１のPHY-RX状態制御部４０１から供給された情報を受信する。

【0494】

また、ステップＳ３２２において、受信状態制御部６０１は、受信部３３１－２のPHY-RX状態制御部４０１から供給された情報を受信する。

【0495】

ステップＳ３２３において、受信状態制御部６０１は、受信部３３１－１の各レーンと受信部３３１－２の各レーンにおいて検出されたDeskew Codeのタイミングに基づいて、補正タイミングを上述したようにして設定する。

【0496】

ステップＳ３２４において、受信状態制御部６０１は、補正タイミングの情報を、受信部３３１－１のPHY-RX状態制御部４０１と受信部３３１－２のPHY-RX状態制御部４０１に出力する。

【0497】

ステップＳ３０３において、受信部３３１－１のPHY-RX状態制御部４０１は、受信状態制御部６０１から供給された補正タイミングの情報を受信する。

【0498】

ステップＳ３０４において、受信部３３１－１のPHY-RX状態制御部４０１は、補正タイミングを表す制御信号を信号処理部４０２－０乃至４０２－Ｎのそれぞれのスキュー補正部４１６に出力する。

【0499】

ステップＳ３０５において、受信部３３１－１の信号処理部４０２－０乃至４０２－Ｎのそれぞれのスキュー補正部４１６は、Deskew Codeのタイミングを補正タイミングに合わせることによって通信リンク間Data Skewとレーン間Data Skewを補正し、出力する。

【0500】

一方、受信部３３１－２においても同様の処理が行われる。ステップＳ３１３において、受信部３３１－２のPHY-RX状態制御部４０１は、受信状態制御部６０１から供給された補正タイミングの情報を受信する。

【0501】

ステップＳ３１４において、受信部３３１－２のPHY-RX状態制御部４０１は、補正タイミングを表す制御信号を信号処理部４０２－０乃至４０２－Ｎのそれぞれのスキュー補正部４１６に出力する。

【0502】

ステップＳ３１５において、受信部３３１－２の信号処理部４０２－０乃至４０２－Ｎのそれぞれのスキュー補正部４１６は、Deskew Codeのタイミングを補正タイミングに合わせることによって通信リンク間Data Skewとレーン間Data Skewを補正し、出力する。

【0503】

通信リンク間Data Skewとレーン間Data Skewが補正された各レーンのデータは、リンクレイヤにおいて一系統のデータとして統合された後、各処理が施される。リンクレイヤの処理によって得られたデータは、リンクレイヤからアプリケーションレイヤに供給される。

【0504】

以上の処理が、例えば、複数の通信リンクのそれぞれのレーンにおいてDeskew Codeが検出される毎に行われる。

【0505】

以上の処理により、通信リンク間Data Skewの除去を、受信側の物理レイヤで行うことが可能になる。

【0506】

Deskew Codeの検出タイミングに基づいて補正タイミングが設定されるものとしたが、物理レイヤにおいて検出される他のデータのタイミングに基づいて設定されるようにしてもよい。例えば、各レーンで検出された所定のシンボルの検出タイミング、Start CodeやEnd Codeなどの他の制御コードの検出タイミングに基づいて、補正タイミングが設定されるようにしてもよい。

【0507】

各パケットやそれに付加される既知情報である制御コードなど、送信側において生成されるデータの構造は、伝送に用いられる通信リンクの違いに関わらず同じである。上述したような構造を有するデータのまとまり（データストリーム）を構成するデータとして、それぞれの通信リンクにおいて同じ位置（タイミング）に配置されるものであれば、どのようなデータであっても、補正タイミングを設定することに用いることが可能である。

【0508】

なお、CIS I/Fのマルチ通信リンクを用いた伝送システムにおいても、同様の処理により、通信リンク間Data Skewの補正が受信側の物理レイヤで行われる。

【0509】

［（２－２）第２の例 通信リンク間Data Skewの除去を受信側のリンクレイヤで行う場合の例］
・伝送システムの構成例
図５１は、送信側LSI３１１と受信側LSI３１２の他の構成例を示す図である。

【0510】

図５１の例においては、受信状態制御部６０１は、受信部３３１－１のパケット分離部４２３に接続されるとともに、受信部３３１－２のパケット分離部４２３に接続される。

【0511】

図５１においては、受信部３３１－２の構成としてパケット分離部４２３のみが示され、他の構成の図示については省略されている。受信部３３１－２にも、パケット分離部４２３を含む、受信部３３１－１の構成と同じ構成が設けられる。

【0512】

情報処理部３２１と情報処理部３３２の間では、通信リンク＃０と通信リンク＃１からなるマルチ通信リンクを用いたデータ伝送が行われる。

【0513】

受信部３３１－１のパケット分離部４２３は、レーン統合部４２２により統合されたデータから、各パケットのペイロードデータを検出し、検出タイミングの情報を受信状態制御部６０１に出力する。また、パケット分離部４２３は、検出したペイロードデータのタイミングを、受信状態制御部６０１により設定された補正タイミングに合わせるように補正し、出力する。ペイロードデータの出力タイミングが補正されることになる。ペイロードデータの出力タイミングの補正は、パケット分離部４２３に設けられたFIFOを用いて行われる。

【0514】

受信部３３１－２のパケット分離部４２３も、受信部３３１－１のパケット分離部４２３と同様の処理を行う。

【0515】

すなわち、受信部３３１－２のパケット分離部４２３は、レーン統合部４２２により統合されたデータから、各パケットのペイロードデータを検出し、検出タイミングの情報を受信状態制御部６０１に出力する。また、パケット分離部４２３は、検出したペイロードデータのタイミングを、受信状態制御部６０１により設定された補正タイミングに合わせるように補正し、出力する。ペイロードデータの出力タイミングの補正は、パケット分離部４２３に設けられたFIFOを用いて行われる。

【0516】

受信状態制御部６０１は、受信部３３１－１のパケット分離部４２３から供給された検出タイミングの情報と、受信部３３１－２のパケット分離部４２３から供給された検出タイミングの情報を受信する。

【0517】

受信状態制御部６０１は、受信部３３１－１のパケット分離部４２３におけるペイロードデータの検出タイミングと、受信部３３１－２のパケット分離部４２３におけるペイロードデータの検出タイミングに基づいて補正タイミングを設定する。

【0518】

例えば、受信部３３１－１のパケット分離部４２３と受信部３３１－２のパケット分離部４２３において検出された対応するペイロードデータの検出タイミングのうち、最も遅いタイミングが補正タイミングとして設定される。受信状態制御部６０１は、このようにして設定した補正タイミングの情報を、受信部３３１－１のパケット分離部４２３と受信部３３１－２のパケット分離部４２３に出力する。

【0519】

・伝送システムの動作
次に、図５２のシーケンス図を参照して、通信リンク間Data Skewをリンクレイヤにおいて補正する場合の一連の動作について説明する。

【0520】

受信部３３１－１においては、送信部３２２－１から送信されたデータが各レーンの信号処理部により受信され、物理レイヤの各処理が行われる。物理レイヤから出力された各レーンのデータは、レーン統合部４２２により一系統のデータとして統合され、パケット分離部４２３に出力される。なお、物理レイヤの処理は行われているから、パケット分離部４２３に供給されるデータは、レーン間Data Skewについては補正済みのデータとなる。

【0521】

受信部３３１－２においても同様に、送信部３２２－２から送信されたデータが各レーンの信号処理部により受信され、物理レイヤの各処理が行われる。物理レイヤから出力された各レーンのデータは、レーン統合部４２２により一系統のデータとして統合され、パケット分離部４２３に出力される。

【0522】

ステップＳ３５１において、受信部３３１－１のパケット分離部４２３は、レーン統合部４２２により統合されたデータから、各パケットのペイロードデータを検出する。

【0523】

ステップＳ３５２において、受信部３３１－１のパケット分離部４２３は、ペイロードデータの検出タイミングの情報を受信状態制御部６０１に出力する。

【0524】

一方、受信部３３１－２においても同様の処理が行われる。ステップＳ３６１において、受信部３３１－２のパケット分離部４２３は、レーン統合部４２２により統合されたデータから、各パケットのペイロードデータを検出する。

【0525】

ステップＳ３６２において、受信部３３１－２のパケット分離部４２３は、ペイロードデータの検出タイミングの情報を受信状態制御部６０１に出力する。

【0526】

ステップＳ３７１において、受信状態制御部６０１は、受信部３３１－１のパケット分離部４２３から供給された情報を受信する。

【0527】

また、ステップＳ３７２において、受信状態制御部６０１は、受信部３３１－２のパケット分離部４２３から供給された情報を受信する。

【0528】

ステップＳ３７３において、受信状態制御部６０１は、通信リンク＃０と通信リンク＃１において検出された対応するペイロードデータのタイミングに基づいて、補正タイミングを設定する。

【0529】

ステップＳ３７４において、受信状態制御部６０１は、補正タイミングの情報を、受信部３３１－１のパケット分離部４２３と受信部３３１－２のパケット分離部４２３に出力する。

【0530】

ステップＳ３５３において、受信部３３１－１のパケット分離部４２３は、受信状態制御部６０１から供給された補正タイミングの情報を受信する。

【0531】

ステップＳ３５４において、受信部３３１－１のパケット分離部４２３は、検出したペイロードデータのタイミングを補正タイミングに合わせることによって通信リンク間Data Skewを補正し、出力する。

【0532】

一方、受信部３３１－２においても同様の処理が行われる。ステップＳ３６３において、受信部３３１－２のパケット分離部４２３は、受信状態制御部６０１から供給された補正タイミングの情報を受信する。

【0533】

ステップＳ３６４において、受信部３３１－２のパケット分離部４２３は、検出したペイロードデータのタイミングを補正タイミングに合わせることによって通信リンク間Data Skewを補正し、出力する。

【0534】

通信リンク間Data Skewが補正されたペイロードデータに対しては、リンクレイヤにおいて他の処理が施され、アプリケーションレイヤに供給される。

【0535】

以上の処理が、例えば、それぞれの通信リンクにおいてペイロードデータが検出される毎に行われる。

【0536】

以上の処理により、通信リンク間Data Skewの除去を、受信側のリンクレイヤで行うことが可能になる。

【0537】

ペイロードデータの検出タイミングに基づいて補正タイミングが設定されるものとしたが、リンクレイヤにおいて検出される他のデータのタイミングに基づいて設定されるようにしてもよい。例えば、ペイロードデータにヘッダ情報が含まれている場合、対応するヘッダ情報の検出タイミングに基づいて、補正タイミングが設定されるようにすることも可能である。

【0538】

ペイロードデータに含まれるパリティの検出タイミングに基づいて補正タイミングが設定されるようにしてもよいし、ペイロードデータを構成する所定のパッキングデータの検出タイミングに基づいて補正タイミングが設定されるようにしてもよい。前者の場合、通信リンク間Data Skewの補正はペイロードエラー訂正部４２４により行われる。また、後者の場合、通信リンク間Data Skewの補正はByte Unpacking部４２５により行われる。

【0539】

なお、CIS I/Fのマルチ通信リンクを用いた伝送システムにおいても、同様の処理により、通信リンク間Data Skewの補正が受信側のリンクレイヤで行われる。

【0540】

［（２－３）第３の例 通信リンク間Data Skewの除去を受信側のアダプテーションレイヤで行う場合の例］
・伝送システムの構成例
図５３は、送信側LSI３１１と受信側LSI３１２の他の構成例を示す図である。

【0541】

図５３の例においては、受信状態制御部６０１は、受信部３３１－１のペイロードデータ取得部４３１に接続されるとともに、受信部３３１－２のペイロードデータ取得部４３１に接続される。

【0542】

図５３においては、受信部３３１－２の構成としてペイロードデータ取得部４３１のみが示され、他の構成の図示については省略されている。受信部３３１－２にも、ペイロードデータ取得部４３１を含む、受信部３３１－１の構成と同じ構成が設けられる。

【0543】

情報処理部３２１と情報処理部３３２の間では、通信リンク＃０と通信リンク＃１からなるマルチ通信リンクを用いたデータ伝送が行われる。

【0544】

受信部３３１－１のペイロードデータ取得部４３１は、リンクレイヤのByte Unpacking部４２５から供給された、各パケットのペイロードデータを取得し、取得タイミングの情報を受信状態制御部６０１に出力する。また、ペイロードデータ取得部４３１は、検出したペイロードデータのタイミングを、受信状態制御部６０１により設定された補正タイミングに合わせるように補正し、出力する。ペイロードデータの出力タイミングが補正されることになる。ペイロードデータの出力タイミングの補正は、ペイロードデータ取得部４３１に設けられたFIFOを用いて行われる。

【0545】

受信部３３１－２のペイロードデータ取得部４３１も、受信部３３１－１のペイロードデータ取得部４３１と同様の処理を行う。

【0546】

すなわち、受信部３３１－２のペイロードデータ取得部４３１は、リンクレイヤのByte Unpacking部４２５から供給された、各パケットのペイロードデータを取得し、取得タイミングの情報を受信状態制御部６０１に出力する。また、ペイロードデータ取得部４３１は、取得したペイロードデータのタイミングを、受信状態制御部６０１により設定された補正タイミングに合わせるように補正し、出力する。ペイロードデータの出力タイミングの補正は、ペイロードデータ取得部４３１に設けられたFIFOを用いて行われる。

【0547】

受信状態制御部６０１は、受信部３３１－１のペイロードデータ取得部４３１から供給された取得タイミングの情報と、受信部３３１－２のペイロードデータ取得部４３１から供給された取得タイミングの情報を受信する。

【0548】

受信状態制御部６０１は、受信部３３１－１のペイロードデータ取得部４３１におけるペイロードデータの取得タイミングと、受信部３３１－２のペイロードデータ取得部４３１におけるペイロードデータの取得タイミングに基づいて補正タイミングを設定する。

【0549】

例えば、受信部３３１－１のペイロードデータ取得部４３１と受信部３３１－２のペイロードデータ取得部４３１において取得された対応するペイロードデータのタイミングのうち、最も遅いタイミングが補正タイミングとして設定される。受信状態制御部６０１は、このようにして設定した補正タイミングの情報を、受信部３３１－１のペイロードデータ取得部４３１と受信部３３１－２のペイロードデータ取得部４３１に出力する。

【0550】

・伝送システムの動作
次に、図５４のシーケンス図を参照して、通信リンク間Data Skewをアダプテーションレイヤにおいて補正する場合の一連の動作について説明する。

【0551】

受信部３３１－１においては、送信部３２２－１から送信されたデータが各レーンの信号処理部により受信され、物理レイヤの各処理が行われる。物理レイヤから出力された各レーンのデータは、レーン統合部４２２により一系統のデータとして統合され、リンクレイヤの各処理が行われる。リンクレイヤからアダプテーションレイヤのペイロードデータ取得部４３１に対しては、各パケットのペイロードデータが出力される。なお、物理レイヤの処理は行われているから、ペイロードデータ取得部４３１に供給されるデータは、レーン間Data Skewについては補正済みのデータとなる。

【0552】

受信部３３１－２においても同様に、送信部３２２－２から送信されたデータが各レーンの信号処理部により受信され、物理レイヤの各処理が行われる。物理レイヤから出力された各レーンのデータは、レーン統合部４２２により一系統のデータとして統合され、リンクレイヤの各処理が行われる。リンクレイヤからアダプテーションレイヤのペイロードデータ取得部４３１に対しては、各パケットのペイロードデータが出力される。

【0553】

ステップＳ４０１において、受信部３３１－１のペイロードデータ取得部４３１は、Byte Unpacking部４２５から供給された、各パケットのペイロードデータを取得する。

【0554】

ステップＳ４０２において、受信部３３１－１のペイロードデータ取得部４３１は、ペイロードデータの取得タイミングの情報を受信状態制御部６０１に出力する。

【0555】

一方、受信部３３１－２においても同様の処理が行われる。ステップＳ４１１において、受信部３３１－２のペイロードデータ取得部４３１は、Byte Unpacking部４２５から供給された、各パケットのペイロードデータを取得する。

【0556】

ステップＳ４１２において、受信部３３１－２のペイロードデータ取得部４３１は、ペイロードデータの取得タイミングの情報を受信状態制御部６０１に出力する。

【0557】

ステップＳ４２１において、受信状態制御部６０１は、受信部３３１－１のペイロードデータ取得部４３１から供給された情報を受信する。

【0558】

また、ステップＳ４２２において、受信状態制御部６０１は、受信部３３１－２のペイロードデータ取得部４３１から供給された情報を受信する。

【0559】

ステップＳ４２３において、受信状態制御部６０１は、受信部３３１－１のペイロードデータ取得部４３１と受信部３３１－２のペイロードデータ取得部４３１において取得された対応するペイロードデータのタイミングに基づいて、補正タイミングを設定する。

【0560】

ステップＳ４２４において、受信状態制御部６０１は、補正タイミングの情報を、受信部３３１－１のペイロードデータ取得部４３１と受信部３３１－２のペイロードデータ取得部４３１に出力する。

【0561】

ステップＳ４０３において、受信部３３１－１のペイロードデータ取得部４３１は、受信状態制御部６０１から供給された補正タイミングの情報を受信する。

【0562】

ステップＳ４０４において、受信部３３１－１のペイロードデータ取得部４３１は、取得したペイロードデータのタイミングを補正タイミングに合わせることによって通信リンク間Data Skewを補正し、出力する。

【0563】

一方、受信部３３１－２においても同様の処理が行われる。ステップＳ４１３において、受信部３３１－２のペイロードデータ取得部４３１は、受信状態制御部６０１から供給された補正タイミングの情報を受信する。

【0564】

ステップＳ４１４において、受信部３３１－２のペイロードデータ取得部４３１は、取得したペイロードデータのタイミングを補正タイミングに合わせることによって通信リンク間Data Skewを補正し、出力する。

【0565】

通信リンク間Data Skewが補正されたペイロードデータに対しては、アプリケーションレイヤにおいて所定の処理が行われる。

【0566】

以上の処理が、例えばそれぞれの通信リンクにおいてペイロードデータが取得される毎に行われる。

【0567】

以上の処理により、通信リンク間Data Skewの除去を、受信側のアダプテーションレイヤで行うことが可能になる。

【0568】

なお、アダプテーションレイヤの構成がないため、CIS I/Fのマルチ通信リンクを用いた伝送システムにおいては、通信リンク間Data Skewの補正をアダプテーションレイヤで行うことは不可とされる。

【0569】

［（２－４）第４の例 通信リンク間Data Skewの除去を受信側のアプリケーションレイヤで行う場合の例］
受信側LSI３１２から外部の他の処理部にペイロードデータを出力するタイミングを補正することによって、通信リンク間Data Skewの補正が受信側のアプリケーションレイヤにおいて行われるようにすることも可能である。

【0570】

この場合、情報処理部３３２のシステム制御部４４１は、受信部３３１－１から供給されたペイロードデータの取得タイミングと、受信部３３１－２から供給されたペイロードデータの取得タイミングに基づいて補正タイミングを設定する。

【0571】

データ出力部４４２は、受信部３３１－１から供給されたペイロードデータと、受信部３３１－２から供給されたペイロードデータを取得する。また、データ出力部４４２は、取得したペイロードデータのタイミングを、システム制御部４４１により設定された補正タイミングに合わせるように補正し、出力する。ペイロードデータの出力タイミングが補正されることになる。ペイロードデータの出力タイミングの補正は、データ出力部４４２に設けられたFIFOを用いて行われる。

【0572】

なお、この場合、上述した受信状態制御部６０１は不要となる。

【0573】

・伝送システムの動作
図５５のシーケンス図を参照して、通信リンク間Data Skewをアプリケーションレイヤにおいて補正する場合の一連の動作について説明する。

【0574】

受信部３３１－１においては、送信部３２２－１から送信されたデータが各レーンの信号処理部により受信され、物理レイヤの各処理が行われる。物理レイヤから出力された各レーンのデータは、レーン統合部４２２により一系統のデータとして統合され、リンクレイヤの各処理が行われる。リンクレイヤからアダプテーションレイヤのペイロードデータ取得部４３１に対しては、各パケットのペイロードデータが出力される。なお、物理レイヤの処理は行われているから、ペイロードデータ取得部４３１に供給されるデータは、レーン間Data Skewについては補正済みのデータとなる。

【0575】

受信部３３１－２においても同様に、送信部３２２－２から送信されたデータが各レーンの信号処理部により受信され、物理レイヤの各処理が行われる。物理レイヤから出力された各レーンのデータは、レーン統合部４２２により一系統のデータとして統合され、リンクレイヤの各処理が行われる。リンクレイヤからアダプテーションレイヤのペイロードデータ取得部４３１に対しては、各パケットのペイロードデータが出力される。

【0576】

ステップＳ４４１において、受信部３３１－１のペイロードデータ取得部４３１は、Byte Unpacking部４２５から供給された、各パケットのペイロードデータを取得する。

【0577】

ステップＳ４４２において、受信部３３１－１のペイロードデータ取得部４３１は、ペイロードデータをアプリケーションレイヤに出力する。

【0578】

一方、受信部３３１－２においても同様の処理が行われる。ステップＳ４５１において、受信部３３１－２のペイロードデータ取得部４３１は、Byte Unpacking部４２５から供給された、各パケットのペイロードデータを取得する。

【0579】

ステップＳ４５２において、受信部３３１－２のペイロードデータ取得部４３１は、ペイロードデータをアプリケーションレイヤに出力する。

【0580】

ステップＳ４６１において、情報処理部３３２のデータ出力部４４２は、受信部３３１－１のペイロードデータ取得部４３１から供給されたペイロードデータを受信する。

【0581】

また、ステップＳ４６２において、情報処理部３３２のデータ出力部４４２は、受信部３３１－２のペイロードデータ取得部４３１から供給されたペイロードデータを受信する。

【0582】

ステップＳ４６３において、情報処理部３３２のシステム制御部４４１は、対応するペイロードデータのタイミングに基づいて、補正タイミングを設定する。

【0583】

ステップＳ４６４において、情報処理部３３２のデータ出力部４４２は、取得したペイロードデータのタイミングを補正タイミングに合わせることによって通信リンク間Data Skewを補正し、出力する。

【0584】

以上の処理が、例えば、それぞれの通信リンクからアプリケーションレイヤにペイロードデータが供給される毎に行われる。

【0585】

以上の処理により、通信リンク間Data Skewの除去を、受信側のアプリケーションレイヤで行うことが可能になる。

【0586】

なお、CIS I/Fのマルチ通信リンクを用いた伝送システムにおいても、同様の処理により、通信リンク間Data Skewの補正が受信側のアプリケーションレイヤで行われる。

【0587】

［（２－５）第５の例 通信リンク間Data Skewの除去を送信側で行う場合の例］
・伝送システムの構成例
図５６は、伝送システム３０１の他の構成例を示す図である。

【0588】

図５６に示す伝送システム３０１は、受信状態制御部６０１に対応する送信状態制御部６１１が送信側LSI３１１に設けられている点で、図４７に示す構成と異なる。汎用I/Fにおけるマルチ通信リンクについて説明するが、CIS I/Fでも同様である。

【0589】

図５７は、図５６の送信側LSI３１１と受信側LSI３１２の構成例を示す図である。

【0590】

図５７においては、送信部３２２－２の構成としてPHY-TX状態制御部３８１のみが示され、他の構成の図示については省略されている。送信部３２２－２にも、PHY-TX状態制御部３８１を含む、送信部３２２－１の構成と同じ構成が設けられる。

【0591】

また、図５７においては、受信側の構成として、送信部３２２－１とともに通信リンク＃０を実現する受信部３３１－１のみが示されている。送信部３２２－２とともに通信リンク＃１を実現する受信部３３１－２も設けられる。受信部３３１－２は、送信部３２２－２から送信されたデータを受信し、情報処理部３３２に出力する。

【0592】

図５７に示すように、送信状態制御部６１１は、送信部３２２－１のPHY-TX状態制御部３８１に接続されるとともに、送信部３２２－２のPHY-TX状態制御部３８１に接続される。

【0593】

送信部３２２－１のPHY-TX状態制御部３８１は、信号処理部３８３－０乃至３８３－Ｎに対する制御タイミングの情報を送信状態制御部６１１に出力する。例えば、PHY-TX状態制御部３８１は、所定の制御コードの挿入タイミングの情報を出力する。

【0594】

また、送信部３２２－１のPHY-TX状態制御部３８１は、送信状態制御部６１１により設定された補正タイミングに合わせて制御コードが挿入されるように、信号処理部３８３－０乃至３８３－Ｎのそれぞれの制御コード挿入部３９１による動作を制御する。

【0595】

送信部３２２－１の信号処理部３８３－０乃至３８３－Ｎのそれぞれの制御コード挿入部３９１は、PHY-TX状態制御部３８１による制御に従って制御コードを挿入する。

【0596】

送信部３２２－２の各部も、送信部３２２－１の各部と同様の処理を行う。

【0597】

すなわち、送信部３２２－２のPHY-TX状態制御部３８１は、信号処理部３８３－０乃至３８３－Ｎに対する制御タイミングの情報を送信状態制御部６１１に出力する。

【0598】

また、送信部３２２－２のPHY-TX状態制御部３８１は、送信状態制御部６１１により設定された補正タイミングに合わせて制御コードが挿入されるように、信号処理部３８３－０乃至３８３－Ｎのそれぞれの制御コード挿入部３９１による動作を制御する。

【0599】

送信部３２２－２の信号処理部３８３－０乃至３８３－Ｎのそれぞれの制御コード挿入部３９１は、PHY-TX状態制御部３８１による制御に従って制御コードを挿入する。

【0600】

送信状態制御部６１１は、送信部３２２－１のPHY-TX状態制御部３８１から供給された情報と、送信部３２２－２のPHY-TX状態制御部３８１から供給された情報を受信する。

【0601】

送信状態制御部６１１は、送信部３２２－１のPHY-TX状態制御部３８１による所定の制御コードの挿入タイミングと送信部３２２－２のPHY-TX状態制御部３８１による所定の制御コードの挿入タイミングに基づいて補正タイミングを設定する。

【0602】

例えば、送信部３２２－１の信号処理部３８３－０乃至３８３－Ｎのそれぞれの制御コード挿入部３９１における挿入タイミングと、送信部３２２－２の信号処理部３８３－０乃至３８３－Ｎのそれぞれの制御コード挿入部３９１における挿入タイミングのうち、最も遅いタイミングが補正タイミングとして設定される。送信状態制御部６１１は、このようにして設定した補正タイミングの情報を、送信部３２２－１のPHY-TX状態制御部３８１と送信部３２２－２のPHY-TX状態制御部３８１に出力する。

【0603】

このように、送信状態制御部６１１は、送信部３２２－１が処理するデータのタイミングと送信部３２２－２が処理するデータのタイミングを制御することによって、通信リンク間Data Skewを補正する。送信状態制御部６１１は、通信リンク間Data Skewを補正する制御部として機能する。

【0604】

・伝送システムの動作
次に、図５８のシーケンス図を参照して、通信リンク間Data Skewを送信側において補正する場合の一連の動作について説明する。

【0605】

図５８の左端に示す処理は、通信リンク＃０を実現する送信部３２２－１の処理である。中央に示す処理は、通信リンク＃１を実現する送信部３２２－２の処理である。右端に示す処理は、送信状態制御部６１１の処理である。

【0606】

送信部３２２－１においては、伝送対象のデータに対してリンクレイヤの各処理が行われ、各レーンに分配されたデータが物理レイヤの信号処理部３８３－０乃至３８３－Ｎに出力される。送信部３２２－２においても同様に、伝送対象のデータに対してリンクレイヤの各処理が行われ、各レーンに分配されたデータが物理レイヤの信号処理部３８３－０乃至３８３－Ｎに出力される。

【0607】

ステップＳ５０１において、送信部３２２－１のPHY-TX状態制御部３８１は、所定の制御コードの挿入タイミングの情報を送信状態制御部６１１に出力する。

【0608】

一方、送信部３２２－２においても同様の処理が行われる。ステップＳ５１１において、送信部３２２－２のPHY-TX状態制御部３８１は、対応する所定の制御コードの挿入タイミングの情報を送信状態制御部６１１に出力する。

【0609】

ステップＳ５２１において、送信状態制御部６１１は、送信部３２２－１のPHY-TX状態制御部３８１から供給された情報を受信する。

【0610】

また、ステップＳ５２２において、送信状態制御部６１１は、送信部３２２－２のPHY-TX状態制御部３８１から供給された情報を受信する。

【0611】

ステップＳ５２３において、送信状態制御部６１１は、送信部３２２－１における制御コードの挿入タイミングと送信部３２２－２における制御コードの挿入タイミングに基づいて、補正タイミングを設定する。

【0612】

ステップＳ５２４において、送信状態制御部６１１は、補正タイミングの情報を、送信部３２２－１のPHY-TX状態制御部３８１と送信部３２２－２のPHY-TX状態制御部３８１に出力する。

【0613】

ステップＳ５０２において、送信部３２２－１のPHY-TX状態制御部３８１は、送信状態制御部６１１から供給された補正タイミングの情報を受信する。

【0614】

ステップＳ５０３において、送信部３２２－１のPHY-TX状態制御部３８１は、補正タイミングを表す制御信号を信号処理部３８３－０乃至３８３－Ｎのそれぞれの制御コード挿入部３９１に出力する。

【0615】

ステップＳ５０４において、送信部３２２－１の信号処理部３８３－０乃至３８３－Ｎのそれぞれの制御コード挿入部３９１は、制御信号により表される補正タイミングに合わせて制御コードを挿入することによって、通信リンク間Data Skewを補正する。

【0616】

一方、送信部３２２－２においても同様の処理が行われる。ステップＳ５１２において、送信部３２２－２のPHY-TX状態制御部３８１は、送信状態制御部６１１から供給された補正タイミングの情報を受信する。

【0617】

ステップＳ５１３において、送信部３２２－２のPHY-TX状態制御部３８１は、補正タイミングを表す制御信号を信号処理部３８３－０乃至３８３－Ｎのそれぞれの制御コード挿入部３９１に出力する。

【0618】

ステップＳ５１４において、送信部３２２－２の信号処理部３８３－０乃至３８３－Ｎのそれぞれの制御コード挿入部３９１は、制御信号により表される補正タイミングに合わせて制御コードを挿入することによって、通信リンク間Data Skewを補正する。

【0619】

通信リンク間Data Skewが補正された各レーンのデータは、物理レイヤの他の処理が施された後、受信部に対して送信される。

【0620】

以上の処理により、送信側のリンクレイヤにおいて生じた通信リンク間Data Skewの除去を、送信側の物理レイヤで行うことが可能になる。

【0621】

制御コードの挿入タイミングを合わせることによって通信リンク間Data Skewが補正されるものとしたが、物理レイヤにおける他の処理のタイミングを合わせることによって、通信リンク間Data Skewが補正されるようにしてもよい。例えば、各レーンで処理された所定のシンボルの出力タイミング、Start CodeやEnd Codeなどの他の制御コードの挿入タイミングを合わせることによって、通信リンク間Data Skewが補正されるようにすることも可能である。

【0622】

なお、CIS I/Fのマルチ通信リンクを用いた伝送システムにおいても、同様の処理により、通信リンク間Data Skewの補正が受信側の物理レイヤで行われる。

【0623】

＜４．変形例＞
受信側の４つのレイヤのうちのいずれかのレイヤにおいて通信リンク間Data Skewの補正が行われるものとしたが、２つ以上のレイヤにおいて通信リンク間Data Skewの補正が行われるようにしてもよい。すなわち、物理レイヤ、リンクレイヤ、アダプテーションレイヤ、およびアプリケーションレイヤのうちの、少なくともいずれかのレイヤにおいて通信リンク間Data Skewの補正が行われるようにすることが可能である。CIS I/Fの場合、物理レイヤ、リンクレイヤ、およびアプリケーションレイヤのうちの、少なくともいずれかのレイヤにおいて通信リンク間Data Skewの補正が行われるようにすることが可能である。

【0624】

また、以上においては、受信側または送信側において通信リンク間Data Skewの補正が行われるものとしたが、受信側と送信側の双方において通信リンク間Data Skewの補正が行われるようにしてもよい。

【0625】

マルチ通信リンクを構成する通信リンクの数が２つであるものとしたが、３つ以上であってもよい。

【0626】

以上においては、イメージセンサ１１とDSP１２が同一の装置内に設けられるものとしたが、それぞれ異なる装置内に設けられるようにしてもよい。送信側LSI３１１と受信側LSI３１２についても同様に、同一の装置内に設けられるようにしてもよいし、それぞれ異なる装置内に設けられるようにしてもよい。

【0627】

・コンピュータの構成例
上述した一連の処理は、ハードウェアにより実行することもできるし、ソフトウェアにより実行することもできる。一連の処理をソフトウェアにより実行する場合には、そのソフトウェアを構成するプログラムが、専用のハードウェアに組み込まれているコンピュータ、または汎用のパーソナルコンピュータなどに、プログラム記録媒体からインストールされる。

【0628】

図５９は、上述した一連の処理をプログラムにより実行するコンピュータのハードウェアの構成例を示すブロック図である。

【0629】

CPU(Central Processing Unit)１００１、ROM(Read Only Memory)１００２、RAM(Random Access Memory)１００３は、バス１００４により相互に接続されている。

【0630】

バス１００４には、さらに、入出力インタフェース１００５が接続されている。入出力インタフェース１００５には、キーボード、マウスなどよりなる入力部１００６、ディスプレイ、スピーカなどよりなる出力部１００７が接続される。また、入出力インタフェース１００５には、ハードディスクや不揮発性のメモリなどよりなる記憶部１００８、ネットワークインタフェースなどよりなる通信部１００９、リムーバブルメディア１０１１を駆動するドライブ１０１０が接続される。

【0631】

以上のように構成されるコンピュータでは、CPU１００１が、例えば、記憶部１００８に記憶されているプログラムを入出力インタフェース１００５及びバス１００４を介してRAM１００３にロードして実行することにより、上述した一連の処理が行われる。

【0632】

CPU１００１が実行するプログラムは、例えばリムーバブルメディア１０１１に記録して、あるいは、ローカルエリアネットワーク、インターネット、デジタル放送といった、有線または無線の伝送媒体を介して提供され、記憶部１００８にインストールされる。

【0633】

なお、コンピュータが実行するプログラムは、本明細書で説明する順序に沿って時系列に処理が行われるプログラムであっても良いし、並列に、あるいは呼び出しが行われたとき等の必要なタイミングで処理が行われるプログラムであっても良い。

【0634】

本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。

【0635】

なお、本明細書に記載された効果はあくまで例示であって限定されるものでは無く、また他の効果があってもよい。

【0636】

＜５．応用例＞
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。この場合、上述したイメージセンサ１１は、内視鏡側の筐体内に設けられ、DSP１２は、内視鏡から送信されてきた画像データの処理を行う画像処理装置側の筐体内に設けられる。

【0637】

図６０は、本開示に係る技術が適用され得る内視鏡手術システム５０００の概略的な構成の一例を示す図である。図６０では、術者（医師）５０６７が、内視鏡手術システム５０００を用いて、患者ベッド５０６９上の患者５０７１に手術を行っている様子が図示されている。図示するように、内視鏡手術システム５０００は、内視鏡５００１と、その他の術具５０１７と、内視鏡５００１を支持する支持アーム装置５０２７と、内視鏡下手術のための各種の装置が搭載されたカート５０３７と、から構成される。

【0638】

内視鏡手術では、腹壁を切って開腹する代わりに、トロッカ５０２５ａ～５０２５ｄと呼ばれる筒状の開孔器具が腹壁に複数穿刺される。そして、トロッカ５０２５ａ～５０２５ｄから、内視鏡５００１の鏡筒５００３や、その他の術具５０１７が患者５０７１の体腔内に挿入される。図示する例では、その他の術具５０１７として、気腹チューブ５０１９、エネルギー処置具５０２１及び鉗子５０２３が、患者５０７１の体腔内に挿入されている。また、エネルギー処置具５０２１は、高周波電流や超音波振動により、組織の切開及び剥離、又は血管の封止等を行う処置具である。ただし、図示する術具５０１７はあくまで一例であり、術具５０１７としては、例えば攝子、レトラクタ等、一般的に内視鏡下手術において用いられる各種の術具が用いられてよい。

【0639】

内視鏡５００１によって撮影された患者５０７１の体腔内の術部の画像が、表示装置５０４１に表示される。術者５０６７は、表示装置５０４１に表示された術部の画像をリアルタイムで見ながら、エネルギー処置具５０２１や鉗子５０２３を用いて、例えば患部を切除する等の処置を行う。なお、図示は省略しているが、気腹チューブ５０１９、エネルギー処置具５０２１及び鉗子５０２３は、手術中に、術者５０６７又は助手等によって支持される。

【0640】

（支持アーム装置）
支持アーム装置５０２７は、ベース部５０２９から延伸するアーム部５０３１を備える。図示する例では、アーム部５０３１は、関節部５０３３ａ、５０３３ｂ、５０３３ｃ、及びリンク５０３５ａ、５０３５ｂから構成されており、アーム制御装置５０４５からの制御により駆動される。アーム部５０３１によって内視鏡５００１が支持され、その位置及び姿勢が制御される。これにより、内視鏡５００１の安定的な位置の固定が実現され得る。

【0641】

（内視鏡）
内視鏡５００１は、先端から所定の長さの領域が患者５０７１の体腔内に挿入される鏡筒５００３と、鏡筒５００３の基端に接続されるカメラヘッド５００５と、から構成される。図示する例では、硬性の鏡筒５００３を有するいわゆる硬性鏡として構成される内視鏡５００１を図示しているが、内視鏡５００１は、軟性の鏡筒５００３を有するいわゆる軟性鏡として構成されてもよい。

【0642】

鏡筒５００３の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡５００１には光源装置５０４３が接続されており、当該光源装置５０４３によって生成された光が、鏡筒５００３の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者５０７１の体腔内の観察対象に向かって照射される。なお、内視鏡５００１は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。

【0643】

カメラヘッド５００５の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ：Camera Control Unit）５０３９に送信される。なお、カメラヘッド５００５には、その光学系を適宜駆動させることにより、倍率及び焦点距離を調整する機能が搭載される。

【0644】

なお、例えば立体視（３Ｄ表示）等に対応するために、カメラヘッド５００５には撮像素子が複数設けられてもよい。この場合、鏡筒５００３の内部には、当該複数の撮像素子のそれぞれに観察光を導光するために、リレー光学系が複数系統設けられる。

【0645】

（カートに搭載される各種の装置）
ＣＣＵ５０３９は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡５００１及び表示装置５０４１の動作を統括的に制御する。具体的には、ＣＣＵ５０３９は、カメラヘッド５００５から受け取った画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。ＣＣＵ５０３９は、当該画像処理を施した画像信号を表示装置５０４１に提供する。また、ＣＣＵ５０３９は、カメラヘッド５００５に対して制御信号を送信し、その駆動を制御する。当該制御信号には、倍率や焦点距離等、撮像条件に関する情報が含まれ得る。

【0646】

表示装置５０４１は、ＣＣＵ５０３９からの制御により、当該ＣＣＵ５０３９によって画像処理が施された画像信号に基づく画像を表示する。内視鏡５００１が例えば４Ｋ（水平画素数３８４０×垂直画素数２１６０）又は８Ｋ（水平画素数７６８０×垂直画素数４３２０）等の高解像度の撮影に対応したものである場合、及び／又は３Ｄ表示に対応したものである場合には、表示装置５０４１としては、それぞれに対応して、高解像度の表示が可能なもの、及び／又は３Ｄ表示可能なものが用いられ得る。４Ｋ又は８Ｋ等の高解像度の撮影に対応したものである場合、表示装置５０４１として５５インチ以上のサイズのものを用いることで一層の没入感が得られる。また、用途に応じて、解像度、サイズが異なる複数の表示装置５０４１が設けられてもよい。

【0647】

光源装置５０４３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、術部を撮影する際の照射光を内視鏡５００１に供給する。

【0648】

アーム制御装置５０４５は、例えばＣＰＵ等のプロセッサによって構成され、所定のプログラムに従って動作することにより、所定の制御方式に従って支持アーム装置５０２７のアーム部５０３１の駆動を制御する。

【0649】

入力装置５０４７は、内視鏡手術システム５０００に対する入力インタフェースである。ユーザは、入力装置５０４７を介して、内視鏡手術システム５０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、入力装置５０４７を介して、患者の身体情報や、手術の術式についての情報等、手術に関する各種の情報を入力する。また、例えば、ユーザは、入力装置５０４７を介して、アーム部５０３１を駆動させる旨の指示や、内視鏡５００１による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示、エネルギー処置具５０２１を駆動させる旨の指示等を入力する。

【0650】

入力装置５０４７の種類は限定されず、入力装置５０４７は各種の公知の入力装置であってよい。入力装置５０４７としては、例えば、マウス、キーボード、タッチパネル、スイッチ、フットスイッチ５０５７及び／又はレバー等が適用され得る。入力装置５０４７としてタッチパネルが用いられる場合には、当該タッチパネルは表示装置５０４１の表示面上に設けられてもよい。

【0651】

あるいは、入力装置５０４７は、例えばメガネ型のウェアラブルデバイスやＨＭＤ（Head Mounted Display）等の、ユーザによって装着されるデバイスであり、これらのデバイスによって検出されるユーザのジェスチャや視線に応じて各種の入力が行われる。また、入力装置５０４７は、ユーザの動きを検出可能なカメラを含み、当該カメラによって撮像された映像から検出されるユーザのジェスチャや視線に応じて各種の入力が行われる。更に、入力装置５０４７は、ユーザの声を収音可能なマイクロフォンを含み、当該マイクロフォンを介して音声によって各種の入力が行われる。このように、入力装置５０４７が非接触で各種の情報を入力可能に構成されることにより、特に清潔域に属するユーザ（例えば術者５０６７）が、不潔域に属する機器を非接触で操作することが可能となる。また、ユーザは、所持している術具から手を離すことなく機器を操作することが可能となるため、ユーザの利便性が向上する。

【0652】

処置具制御装置５０４９は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具５０２１の駆動を制御する。気腹装置５０５１は、内視鏡５００１による視野の確保及び術者の作業空間の確保の目的で、患者５０７１の体腔を膨らめるために、気腹チューブ５０１９を介して当該体腔内にガスを送り込む。レコーダ５０５３は、手術に関する各種の情報を記録可能な装置である。プリンタ５０５５は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。

【0653】

以下、内視鏡手術システム５０００において特に特徴的な構成について、更に詳細に説明する。

【0654】

（支持アーム装置）
支持アーム装置５０２７は、基台であるベース部５０２９と、ベース部５０２９から延伸するアーム部５０３１と、を備える。図示する例では、アーム部５０３１は、複数の関節部５０３３ａ、５０３３ｂ、５０３３ｃと、関節部５０３３ｂによって連結される複数のリンク５０３５ａ、５０３５ｂと、から構成されているが、図６０では、簡単のため、アーム部５０３１の構成を簡略化して図示している。実際には、アーム部５０３１が所望の自由度を有するように、関節部５０３３ａ～５０３３ｃ及びリンク５０３５ａ、５０３５ｂの形状、数及び配置、並びに関節部５０３３ａ～５０３３ｃの回転軸の方向等が適宜設定され得る。例えば、アーム部５０３１は、好適に、６自由度以上の自由度を有するように構成され得る。これにより、アーム部５０３１の可動範囲内において内視鏡５００１を自由に移動させることが可能になるため、所望の方向から内視鏡５００１の鏡筒５００３を患者５０７１の体腔内に挿入することが可能になる。

【0655】

関節部５０３３ａ～５０３３ｃにはアクチュエータが設けられており、関節部５０３３ａ～５０３３ｃは当該アクチュエータの駆動により所定の回転軸まわりに回転可能に構成されている。当該アクチュエータの駆動がアーム制御装置５０４５によって制御されることにより、各関節部５０３３ａ～５０３３ｃの回転角度が制御され、アーム部５０３１の駆動が制御される。これにより、内視鏡５００１の位置及び姿勢の制御が実現され得る。この際、アーム制御装置５０４５は、力制御又は位置制御等、各種の公知の制御方式によってアーム部５０３１の駆動を制御することができる。

【0656】

例えば、術者５０６７が、入力装置５０４７（フットスイッチ５０５７を含む）を介して適宜操作入力を行うことにより、当該操作入力に応じてアーム制御装置５０４５によってアーム部５０３１の駆動が適宜制御され、内視鏡５００１の位置及び姿勢が制御されてよい。当該制御により、アーム部５０３１の先端の内視鏡５００１を任意の位置から任意の位置まで移動させた後、その移動後の位置で固定的に支持することができる。なお、アーム部５０３１は、いわゆるマスタースレイブ方式で操作されてもよい。この場合、アーム部５０３１は、手術室から離れた場所に設置される入力装置５０４７を介してユーザによって遠隔操作され得る。

【0657】

また、力制御が適用される場合には、アーム制御装置５０４５は、ユーザからの外力を受け、その外力にならってスムーズにアーム部５０３１が移動するように、各関節部５０３３ａ～５０３３ｃのアクチュエータを駆動させる、いわゆるパワーアシスト制御を行ってもよい。これにより、ユーザが直接アーム部５０３１に触れながらアーム部５０３１を移動させる際に、比較的軽い力で当該アーム部５０３１を移動させることができる。従って、より直感的に、より簡易な操作で内視鏡５００１を移動させることが可能となり、ユーザの利便性を向上させることができる。

【0658】

ここで、一般的に、内視鏡下手術では、スコピストと呼ばれる医師によって内視鏡５００１が支持されていた。これに対して、支持アーム装置５０２７を用いることにより、人手によらずに内視鏡５００１の位置をより確実に固定することが可能になるため、術部の画像を安定的に得ることができ、手術を円滑に行うことが可能になる。

【0659】

なお、アーム制御装置５０４５は必ずしもカート５０３７に設けられなくてもよい。また、アーム制御装置５０４５は必ずしも１つの装置でなくてもよい。例えば、アーム制御装置５０４５は、支持アーム装置５０２７のアーム部５０３１の各関節部５０３３ａ～５０３３ｃにそれぞれ設けられてもよく、複数のアーム制御装置５０４５が互いに協働することにより、アーム部５０３１の駆動制御が実現されてもよい。

【0660】

（光源装置）
光源装置５０４３は、内視鏡５００１に術部を撮影する際の照射光を供給する。光源装置５０４３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成される。このとき、ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置５０４３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド５００５の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。

【0661】

また、光源装置５０４３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド５００５の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。

【0662】

また、光源装置５０４３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察するもの（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得るもの等が行われ得る。光源装置５０４３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。

【0663】

（カメラヘッド及びＣＣＵ）
図６１を参照して、内視鏡５００１のカメラヘッド５００５及びＣＣＵ５０３９の機能についてより詳細に説明する。図６１は、図６０に示すカメラヘッド５００５及びＣＣＵ５０３９の機能構成の一例を示すブロック図である。

【0664】

図６１を参照すると、カメラヘッド５００５は、その機能として、レンズユニット５００７と、撮像部５００９と、駆動部５０１１と、通信部５０１３と、カメラヘッド制御部５０１５と、を有する。また、ＣＣＵ５０３９は、その機能として、通信部５０５９と、画像処理部５０６１と、制御部５０６３と、を有する。カメラヘッド５００５とＣＣＵ５０３９とは、伝送ケーブル５０６５によって双方向に通信可能に接続されている。

【0665】

まず、カメラヘッド５００５の機能構成について説明する。レンズユニット５００７は、鏡筒５００３との接続部に設けられる光学系である。鏡筒５００３の先端から取り込まれた観察光は、カメラヘッド５００５まで導光され、当該レンズユニット５００７に入射する。レンズユニット５００７は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。レンズユニット５００７は、撮像部５００９の撮像素子の受光面上に観察光を集光するように、その光学特性が調整されている。また、ズームレンズ及びフォーカスレンズは、撮像画像の倍率及び焦点の調整のため、その光軸上の位置が移動可能に構成される。

【0666】

撮像部５００９は撮像素子によって構成され、レンズユニット５００７の後段に配置される。レンズユニット５００７を通過した観察光は、当該撮像素子の受光面に集光され、光電変換によって、観察像に対応した画像信号が生成される。撮像部５００９によって生成された画像信号は、通信部５０１３に提供される。

【0667】

撮像部５００９を構成する撮像素子としては、例えばＣＭＯＳ（Complementary Metal Oxide Semiconductor）タイプのイメージセンサであり、Ｂａｙｅｒ配列を有するカラー撮影可能なものが用いられる。なお、当該撮像素子としては、例えば４Ｋ以上の高解像度の画像の撮影に対応可能なものが用いられてもよい。術部の画像が高解像度で得られることにより、術者５０６７は、当該術部の様子をより詳細に把握することができ、手術をより円滑に進行することが可能となる。

【0668】

また、撮像部５００９を構成する撮像素子は、３Ｄ表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成される。３Ｄ表示が行われることにより、術者５０６７は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部５００９が多板式で構成される場合には、各撮像素子に対応して、レンズユニット５００７も複数系統設けられる。

【0669】

また、撮像部５００９は、必ずしもカメラヘッド５００５に設けられなくてもよい。例えば、撮像部５００９は、鏡筒５００３の内部に、対物レンズの直後に設けられてもよい。

【0670】

駆動部５０１１は、アクチュエータによって構成され、カメラヘッド制御部５０１５からの制御により、レンズユニット５００７のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部５００９による撮像画像の倍率及び焦点が適宜調整され得る。

【0671】

通信部５０１３は、ＣＣＵ５０３９との間で各種の情報を送受信するための通信装置によって構成される。通信部５０１３は、撮像部５００９から得た画像信号をＲＡＷデータとして伝送ケーブル５０６５を介してＣＣＵ５０３９に送信する。この際、術部の撮像画像を低レイテンシで表示するために、当該画像信号は光通信によって送信されることが好ましい。手術の際には、術者５０６７が撮像画像によって患部の状態を観察しながら手術を行うため、より安全で確実な手術のためには、術部の動画像が可能な限りリアルタイムに表示されることが求められるからである。光通信が行われる場合には、通信部５０１３には、電気信号を光信号に変換する光電変換モジュールが設けられる。画像信号は当該光電変換モジュールによって光信号に変換された後、伝送ケーブル５０６５を介してＣＣＵ５０３９に送信される。

【0672】

また、通信部５０１３は、ＣＣＵ５０３９から、カメラヘッド５００５の駆動を制御するための制御信号を受信する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。通信部５０１３は、受信した制御信号をカメラヘッド制御部５０１５に提供する。なお、ＣＣＵ５０３９からの制御信号も、光通信によって伝送されてもよい。この場合、通信部５０１３には、光信号を電気信号に変換する光電変換モジュールが設けられ、制御信号は当該光電変換モジュールによって電気信号に変換された後、カメラヘッド制御部５０１５に提供される。

【0673】

なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、取得された画像信号に基づいてＣＣＵ５０３９の制御部５０６３によって自動的に設定される。つまり、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡５００１に搭載される。

【0674】

カメラヘッド制御部５０１５は、通信部５０１３を介して受信したＣＣＵ５０３９からの制御信号に基づいて、カメラヘッド５００５の駆動を制御する。例えば、カメラヘッド制御部５０１５は、撮像画像のフレームレートを指定する旨の情報及び／又は撮像時の露光を指定する旨の情報に基づいて、撮像部５００９の撮像素子の駆動を制御する。また、例えば、カメラヘッド制御部５０１５は、撮像画像の倍率及び焦点を指定する旨の情報に基づいて、駆動部５０１１を介してレンズユニット５００７のズームレンズ及びフォーカスレンズを適宜移動させる。カメラヘッド制御部５０１５は、更に、鏡筒５００３やカメラヘッド５００５を識別するための情報を記憶する機能を備えてもよい。

【0675】

なお、レンズユニット５００７や撮像部５００９等の構成を、気密性及び防水性が高い密閉構造内に配置することで、カメラヘッド５００５について、オートクレーブ滅菌処理に対する耐性を持たせることができる。

【0676】

次に、ＣＣＵ５０３９の機能構成について説明する。通信部５０５９は、カメラヘッド５００５との間で各種の情報を送受信するための通信装置によって構成される。通信部５０５９は、カメラヘッド５００５から、伝送ケーブル５０６５を介して送信される画像信号を受信する。この際、上記のように、当該画像信号は好適に光通信によって送信され得る。この場合、光通信に対応して、通信部５０５９には、光信号を電気信号に変換する光電変換モジュールが設けられる。通信部５０５９は、電気信号に変換した画像信号を画像処理部５０６１に提供する。

【0677】

また、通信部５０５９は、カメラヘッド５００５に対して、カメラヘッド５００５の駆動を制御するための制御信号を送信する。当該制御信号も光通信によって送信されてよい。

【0678】

画像処理部５０６１は、カメラヘッド５００５から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。当該画像処理としては、例えば現像処理、高画質化処理（帯域強調処理、超解像処理、ＮＲ（Noise reduction）処理及び／又は手ブレ補正処理等）、並びに／又は拡大処理（電子ズーム処理）等、各種の公知の信号処理が含まれる。また、画像処理部５０６１は、ＡＥ、ＡＦ及びＡＷＢを行うための、画像信号に対する検波処理を行う。

【0679】

画像処理部５０６１は、ＣＰＵやＧＰＵ等のプロセッサによって構成され、当該プロセッサが所定のプログラムに従って動作することにより、上述した画像処理や検波処理が行われ得る。なお、画像処理部５０６１が複数のＧＰＵによって構成される場合には、画像処理部５０６１は、画像信号に係る情報を適宜分割し、これら複数のＧＰＵによって並列的に画像処理を行う。

【0680】

制御部５０６３は、内視鏡５００１による術部の撮像、及びその撮像画像の表示に関する各種の制御を行う。例えば、制御部５０６３は、カメラヘッド５００５の駆動を制御するための制御信号を生成する。この際、撮像条件がユーザによって入力されている場合には、制御部５０６３は、当該ユーザによる入力に基づいて制御信号を生成する。あるいは、内視鏡５００１にＡＥ機能、ＡＦ機能及びＡＷＢ機能が搭載されている場合には、制御部５０６３は、画像処理部５０６１による検波処理の結果に応じて、最適な露出値、焦点距離及びホワイトバランスを適宜算出し、制御信号を生成する。

【0681】

また、制御部５０６３は、画像処理部５０６１によって画像処理が施された画像信号に基づいて、術部の画像を表示装置５０４１に表示させる。この際、制御部５０６３は、各種の画像認識技術を用いて術部画像内における各種の物体を認識する。例えば、制御部５０６３は、術部画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具５０２１使用時のミスト等を認識することができる。制御部５０６３は、表示装置５０４１に術部の画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させる。手術支援情報が重畳表示され、術者５０６７に提示されることにより、より安全かつ確実に手術を進めることが可能になる。

【0682】

カメラヘッド５００５及びＣＣＵ５０３９を接続する伝送ケーブル５０６５は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。

【0683】

ここで、図示する例では、伝送ケーブル５０６５を用いて有線で通信が行われていたが、カメラヘッド５００５とＣＣＵ５０３９との間の通信は無線で行われてもよい。両者の間の通信が無線で行われる場合には、伝送ケーブル５０６５を手術室内に敷設する必要がなくなるため、手術室内における医療スタッフの移動が当該伝送ケーブル５０６５によって妨げられる事態が解消され得る。

【0684】

以上、本開示に係る技術が適用され得る内視鏡手術システム５０００の一例について説明した。なお、ここでは、一例として内視鏡手術システム５０００について説明したが、本開示に係る技術が適用され得るシステムはかかる例に限定されない。例えば、本開示に係る技術は、検査用軟性内視鏡システムや顕微鏡手術システムに適用されてもよい。

【0685】

［構成の組み合わせ例］
本技術は、以下のような構成をとることもできる。

【0686】

（１）
送信装置が有する複数の送信部のそれぞれから複数のレーンを用いて並列に送信された同一のデータ構造を有するデータストリームを受信する処理を第１のレイヤの処理として行い、受信した前記データストリームを一系統のデータに統合し、前記データストリームを構成するパケットを取得する処理を第２のレイヤの処理として行う複数の受信部と、
１つの前記送信部と１つの前記受信部との組のそれぞれにより実現される通信リンク間の、対応するデータのタイミングのずれを補正する制御部と
を備える受信装置。
（２）
複数の前記受信部は、それぞれ、受信した前記データストリームから既知情報を検出し、
前記制御部は、それぞれの前記受信部における前記既知情報の検出タイミングに基づいて、前記タイミングのずれを補正する
前記（１）に記載の受信装置。
（３）
複数の前記受信部のそれぞれは、
前記第１のレイヤの処理を並行して行う信号処理部を、前記レーンの数と同じ数だけ有し、
前記第２のレイヤの処理を行う処理部を有する
前記（２）に記載の受信装置。
（４）
複数の前記受信部は、それぞれ、前記既知情報としての制御コードをそれぞれの前記信号処理部において検出し、
前記制御部は、それぞれの前記信号処理部における前記制御コードのタイミングを合わせることによって、前記タイミングのずれを補正する
前記（３）に記載の受信装置。
（５）
複数の前記受信部は、それぞれ、前記パケットを構成するペイロードデータを前記既知情報として前記処理部において検出し、
前記制御部は、それぞれの前記処理部における前記ペイロードデータの出力のタイミングを合わせることによって、前記タイミングのずれを補正する
前記（３）または（４）に記載の受信装置。
（６）
複数の前記受信部のそれぞれは、
前記処理部から出力された前記パケットを構成するペイロードデータを取得する処理を第３のレイヤの処理として行う取得部をさらに有し、
前記パケットを構成する前記ペイロードデータを前記既知情報として前記取得部において検出し、
前記制御部は、それぞれの前記取得部における前記ペイロードデータの、外部の情報処理部に対する出力のタイミングを合わせることによって、前記タイミングのずれを補正する
前記（３）乃至（５）のうちのいずれかに記載の受信装置。
（７）
前記制御部は、複数の前記受信部から出力されたデータを受信し、受信した前記データの外部への出力タイミングを合わせることによって、前記タイミングのずれを補正する
前記（３）乃至（６）のうちのいずれかに記載の受信装置。
（８）
送信装置が有する複数の送信部のそれぞれから複数のレーンを用いて並列に送信された同一のデータ構造を有するデータストリームを受信する処理である第１のレイヤの処理と、受信した前記データストリームを一系統のデータに統合し、前記データストリームを構成するパケットを取得する処理である第２のレイヤの処理とを複数の受信部において行い、
１つの前記送信部と１つの前記受信部との組のそれぞれにより実現される通信リンク間の、対応するデータのタイミングのずれを補正する
ステップを含む制御方法。
（９）
コンピュータに、
送信装置が有する複数の送信部のそれぞれから複数のレーンを用いて並列に送信された同一のデータ構造を有するデータストリームを受信する処理である第１のレイヤの処理と、受信した前記データストリームを一系統のデータに統合し、前記データストリームを構成するパケットを取得する処理である第２のレイヤの処理とを複数の受信部において行い、
１つの前記送信部と１つの前記受信部との組のそれぞれにより実現される通信リンク間の、対応するデータのタイミングのずれを補正する
ステップを含む処理を実行させるプログラム。
（１０）
伝送対象のデータを格納するパケットの生成と、生成した前記パケットを複数のレーンに分配する処理とを含む処理を第１のレイヤの処理として行い、分配した前記パケットを含む同一のデータ構造を有するデータストリームを、複数の受信部を有する受信装置に対して、複数の前記レーンを用いて並列に送信する処理を第２のレイヤの処理として行う複数の送信部と、
１つの前記送信部と１つの前記受信部との組のそれぞれにより実現される通信リンク間の、対応するデータのタイミングのずれを補正する制御部と
を備える送信装置。
（１１）
複数の前記送信部のそれぞれは、
前記第２のレイヤの処理を並行して行う信号処理部を、前記レーンの数と同じ数だけ有し、
前記制御部は、それぞれの前記信号処理部における制御コードの前記データストリームへの挿入のタイミングを合わせることによって、前記タイミングのずれを補正する
前記（１０）に記載の送信装置。
（１２）
伝送対象のデータを格納するパケットの生成と、生成した前記パケットを複数のレーンに分配する処理とを含む処理である第１のレイヤの処理と、分配した前記パケットを含む同一のデータ構造を有するデータストリームを、複数の受信部を有する受信装置に対して、複数の前記レーンを用いて並列に送信する処理である第２のレイヤの処理とを複数の送信部において行い、
１つの前記送信部と１つの前記受信部との組のそれぞれにより実現される通信リンク間の、対応するデータのタイミングのずれを補正する
ステップを含む制御方法。
（１３）
コンピュータに、
伝送対象のデータを格納するパケットの生成と、生成した前記パケットを複数のレーンに分配する処理とを含む処理である第１のレイヤの処理と、分配した前記パケットを含む同一のデータ構造を有するデータストリームを、複数の受信部を有する受信装置に対して、複数の前記レーンを用いて並列に送信する処理である第２のレイヤの処理とを複数の送信部において行い、
１つの前記送信部と１つの前記受信部との組のそれぞれにより実現される通信リンク間の、対応するデータのタイミングのずれを補正する
ステップを含む処理を実行させるプログラム。
（１４）
伝送対象のデータを格納するパケットの生成と、生成した前記パケットを複数のレーンに分配する処理とを含む処理を第１のレイヤの処理として行い、分配した前記パケットを含む同一のデータ構造を有するデータストリームを、複数の前記レーンを用いて並列に送信する処理を第２のレイヤの処理として行う複数の送信部を備える
送信装置と、
複数の前記送信部のそれぞれから複数のレーンを用いて並列に送信された前記データストリームを受信する処理を前記第２のレイヤの処理として行い、受信した前記データストリームを一系統のデータに統合し、前記データストリームを構成するパケットを取得する処理を前記第１のレイヤの処理として行う複数の受信部と、
１つの前記送信部と１つの前記受信部との組のそれぞれにより実現される通信リンク間の、対応するデータのタイミングのずれを補正する制御部と
を備える受信装置と
を含む送受信システム。

【符号の説明】

【0687】

１ 伝送システム， １１ イメージセンサ， １２ DSP， ２１ 撮像部， ２２ 送信部， ３１ 受信部， ３２ 画像処理部， ６２ Pixel to Byte変換部， ６３ ペイロードECC挿入部， ６４ パケット生成部， ６５ レーン分配部， ７２ ヘッダ生成部， ８３－０乃至８３－Ｎ 信号処理部， ９１ 制御コード挿入部， ９２ 8B10Bシンボルエンコーダ， ９３ 同期部， ９４ 送信部， １０２－０乃至１０２－Ｎ 信号処理部， １１１ 受信部， １１２ クロック生成部， １１３ 同期部， １１４ シンボル同期部， １１５ 10B8Bシンボルデコーダ， １１６ スキュー補正部， １１７ 制御コード除去部， １２２ レーン統合部， １２３ パケット分離部， １２４ ペイロードエラー訂正部， １２５ Byte to Pixel変換部， １３２ ヘッダエラー訂正部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】

【図32】

【図33】

【図34】

【図35】

【図36】

【図37】

【図38】

【図39】

【図40】

【図41】

【図42】

【図43】

【図44】

【図45】

【図46】

【図47】

【図48】

【図49】

【図50】

【図51】

【図52】

【図53】

【図54】

【図55】

【図56】

【図57】

【図58】

【図59】

【図60】

【図61】