(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-07-01
(45)【発行日】2022-07-11
(54)【発明の名称】表示装置、及び電圧供給回路の駆動時間の校正方法
(51)【国際特許分類】
H02M 3/155 20060101AFI20220704BHJP
【FI】
H02M3/155 F
(21)【出願番号】P 2021031949
(22)【出願日】2021-03-01
【審査請求日】2021-03-01
(31)【優先権主張番号】10-2020-0038874
(32)【優先日】2020-03-31
(33)【優先権主張国・地域又は機関】KR
(73)【特許権者】
【識別番号】516051404
【氏名又は名称】アナパス インコーポレーテッド
【氏名又は名称原語表記】ANAPASS INC.
【住所又は居所原語表記】61 Digitalro31-gil Guro-gu Seoul 152-848,Republic of Korea
(74)【代理人】
【識別番号】110001519
【氏名又は名称】特許業務法人太陽国際特許事務所
(72)【発明者】
【氏名】朴チュン倍
(72)【発明者】
【氏名】張準瑩
(72)【発明者】
【氏名】李東俊
(72)【発明者】
【氏名】李ヒョン昇
【審査官】遠藤 尊志
(56)【参考文献】
【文献】特開2003-043997(JP,A)
【文献】特開2016-138957(JP,A)
【文献】特開2007-047633(JP,A)
【文献】特開2006-048045(JP,A)
【文献】特開2005-292783(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H02M 3/00-3/44
(57)【特許請求の範囲】
【請求項1】
電圧供給回路を校正する方法であって、
(a)負荷を基準電圧にリセットし、
(b)前記負荷において電荷共有が行われるよう、駆動時間の間、
電圧供給回路を介して前記負荷に充電電圧を供給し、
(c)電荷共有の後の前記負荷の電圧と目標電圧とを比較し、
(d)(c)の結果に応じて前記駆動時間を調整する、
ことを含む、方法。
【請求項2】
前記
電圧供給回路は、
前記充電電圧として第1駆動電圧を前記負荷に供給するためにオンにされる第1昇圧スイッチと、
前記第1駆動電圧より低い第2駆動電圧を前記充電電圧として前記負荷に供給するためにオンされる第2昇圧スイッチと、
を含む、請求項1に記載の方法。
【請求項3】
前記目標電圧が前記電荷共有の後の前記負荷の電圧より高い場合、校正部は、前記第1昇圧スイッチの駆動時間を増加させる、及び前記第2昇圧スイッチの駆動時間を減少させる、の少なくとも1つを実行する、請求項2記載の方法。
【請求項4】
前記目標電圧が前記電荷共有の後の前記負荷の電圧より低い場合、校正部は、前記第1昇圧スイッチの駆動時間を減少させる、及び前記第2昇圧スイッチの駆動時間を増加させる、の少なくとも1つを実行する、請求項2記載の方法。
【請求項5】
前記(b)は、
電圧供給回路を通して負荷に充電電圧を供給する第1ステップ(b1)と、
負荷における電荷共有を実行する第2ステップ(b2)と、
を含む、請求項1に記載の方法。
【請求項6】
前記(c)は、ソースドライバに含まれる演算増幅器を用いて実行される、請求項1に記載の方法。
【請求項7】
前記(c)は、比較器を使用して実行される、請求項1に記載の方法。
【請求項8】
前記方法は、ソースドライバから出力される全てのデータ線に対して実行される、請求項1に記載の方法。
【請求項9】
前記方法は、ソースドライバから出力された複数のデータ線の中から選択された複数のデータ線に対して実行される、請求項1に記載の方法。
【請求項10】
前記方法は、ソースドライバを含む表示装置が工場から出荷された時点、又は前記表示装置が駆動された時点のうちの少なくともいずれか1つで実行される、請求項1に記載の方法。
【請求項11】
前記(b)は、前記
電圧供給回路に駆動時間制御コードを供給し、前記
電圧供給回路により、前記駆動時間制御コードに応じた駆動時間分、前記負荷に前記充電電圧を供給することにより行われ、前記(d)は、前記(c)の結果に応じて、前記駆動時間制御コードを補正することにより行われる、請求項1に記載の方法。
【請求項12】
前記方法は、前記駆動時間制御コードのビット数と同じ回数だけ実行される、請求項11に記載の方法。
【請求項13】
前記方法は、前記電荷共有の後の前記負荷の電圧と前記目標電圧との間の差が所定の誤差範囲内に入るまで実行される、請求項1に記載の方法。
【請求項14】
映像を表示する表示装置であって、
画素を含む負荷に基準電圧を供給するように構成されたバッファと、前記画素を含む前記負荷に充電電圧を供給するように構成された
電圧供給回路と、を含むデータ線ドライバと、
駆動時間の間、前記充電電圧を前記負荷に供給するように前記
電圧供給回路を制御し、目標電圧と前記充電電圧が供給される前記負荷において電荷共有が行われた後に形成される電圧との差に応じて駆動時間を制御する、校正部と、
を含む、表示装置。
【請求項15】
前記
電圧供給回路は、
前記充電電圧として第1駆動電圧を前記負荷に供給するためにオンにされる第1昇圧スイッチと、
前記第1駆動電圧より低い第2駆動電圧を前記充電電圧として前記負荷に供給するためにオンされる第2昇圧スイッチと、
を含む、請求項14に記載の表示装置。
【請求項16】
前記目標電圧が前記電荷共有の後の前記負荷の電圧より高い場合、前記校正部は、前記第1昇圧スイッチの前記駆動時間を増加させる、及び前記第2昇圧スイッチの前記駆動時間を減少させる、の少なくとも1つを実行する、請求項15に記載の表示装置。
【請求項17】
前記目標電圧が前記電荷共有の後の前記負荷の電圧よりも低い場合、前記校正部は、前記第1昇圧スイッチの前記駆動時間を減少させる、及び前記第2昇圧スイッチの前記駆動時間を増加させる、の少なくとも1つを実行する、請求項15に記載の表示装置。
【請求項18】
前記
電圧供給回路が前記駆動時間の間、前記充電電圧を前記負荷に供給した後、前記校正部は、前記負荷から前記データ線ドライバを切り離し、前記負荷において前記電荷共有を行うことを可能にする、請求項14に記載の表示装置。
【請求項19】
前記バッファは、演算増幅器を含み、
前記演算増幅器は、前記充電電圧が供給される前記負荷において、前記目標電圧と前記電荷共有が行われた後に形成される電圧との差を検出する、
請求項14に記載の表示装置。
【請求項20】
比較器を更に含み、
前記比較器は、前記充電電圧が供給される前記負荷において、前記目標電圧と前記電荷共有が行われた後に形成される電圧との差を検出する、
請求項14に記載の表示装置。
【請求項21】
前記校正部は、
複数のパルスを含むクロック信号を出力し、前記駆動時間に対応する駆動時間制御コードを出力する制御部と、
前記クロック信号に含まれる前記パルスの数をカウントするカウンタと、
前記駆動時間制御コードと前記カウンタのカウント結果とを比較する比較部と、
前記比較部の出力に応じて前記駆動時間に対応するパルス幅を有する
電圧供給回路制御信号を形成する制御信号形成部と、
を含み、
前記制御部は、前記駆動時間制御コードに補正値を加算又は減算することにより、前記駆動時間制御コードを複数回補正する、
請求項14に記載の表示装置。
【請求項22】
前記制御部は、前記駆動時間制御コードの初期値として、前記駆動時間制御コードの中央値ビット数を供給する、請求項21に記載の表示装置。
【請求項23】
前記制御部は、前記目標電圧と前記電荷共有が行われた後に形成される電圧との差に応じて前記駆動時間制御コードを補正する、請求項21に記載の表示装置。
【請求項24】
前記制御部は、前記補正値として前回の補正値の半分を用いて前記駆動時間制御コードを補正する、請求項21に記載の表示装置。
【請求項25】
前記制御部は、前記駆動時間制御コードのビット数だけ前記駆動時間制御コードを補正する、請求項21に記載の表示装置。
【請求項26】
前記制御部は、前記目標電圧と前記電荷共有の後に形成された電圧との差が所定の誤差範囲内に収まるまで、補正を行う、請求項21に記載の表示装置。
【請求項27】
前記校正部は、ソースドライバから出力されるすべてのデータ線に対して校正を実行する、請求項14に記載の表示装置。
【請求項28】
前記校正部は、ソースドライバから出力される複数のデータ線の中から選択された少なくとも1つに対して校正を実行する、請求項14に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
関連出願の相互参照
本出願は、2020年3月31日に出願された韓国特許出願第10-2020-0038874号の優先権及び利益を主張し、その全内容は、参照により本明細書に組み込まれる。
【0002】
本発明は、表示装置、及び昇圧回路の駆動時間を校正する方法に関する。
【背景技術】
【0003】
表示装置では、画素に接続されたスイッチがゲートドライバを介してオンされ、画素によって表現されるべきグレーレベルに対応する電圧がバッファを含むソースドライバを使用して供給される。表示装置の面積、解像度、及びフレームレートが増加することにつれて、バッファによって駆動される負荷の抵抗及び静電容量が増加し、同時に、負荷を駆動するために必要な時間が減少する。
【発明の概要】
【発明が解決しようとする課題】
【0004】
表示装置の領域とフレームレートとが増大するにつれて、画素を含む負荷を高速で駆動するためにバッファを駆動する前に駆動する昇圧回路の必要性が生じている。
【0005】
しかし、ソースドライバを形成する過程で生じる偏差とソースドライバの出力に現れる負荷の大きさが表示の位置に応じて変化するため、昇圧回路を用いて所望の階調電圧を負荷に供給するために昇圧回路を校正する必要がある。
【0006】
本発明は、昇圧回路を用いて目標階調電圧を負荷に供給するために、昇圧回路の駆動時間を校正する方法を提供することを目的とする。
【課題を解決するための手段】
【0007】
本発明の説明は、構造的及び/又は機能的な説明のための単なる実施形態である。本発明の範囲は、文脈で説明された実施形態に限定されるものと解釈されるべきではない。すなわち、実施形態は、種々の変形が可能であり、本発明の範囲は、その技術的思想を実現形成均等物を含むものと解釈されるべきである。
【0008】
本出願に記載される用語の意味は、以下のように解釈されるべきである。
【0009】
「第1」及び「第2」などの用語は1つの要素を別の要素から区別するために使用され、本発明の範囲はこれらの用語によって限定されるべきではない。たとえば、1つ目の要素に2つ目の要素という名前を付けることができる。同様に、第2要素を第1要素と呼ぶことができる。
【0010】
単数形で使用される表現は文脈において明らかに異なる意味を有さない限り、複数形の表現を包含し、「含む」、「有する」などの用語は本明細書において開示される特徴、数、ステップ、動作、構成要素、部分、又はそれらの組合せの存在を示すことを意図しており、1つ以上の他の特徴、数、ステップ、動作、構成要素、部分、又はそれらの組合せが存在し得る、又は追加され得る可能性を排除することを意図していないことを理解されたい。
【0011】
「及び/又は」という表現は、本発明の実施形態を説明するとき、識別された項目のすべて又は1つを指すために使用され、例えば、「A及び/又はB」という表現は、「A」、「B」、及び「A及びB」として理解されるべきである
【0012】
なお、本発明の実施形態の説明において、特に断らない限り、単線、差動線、バスについては無差別に説明する。ただし、単線、差動線、バスを区別する必要がある場合には、単線、単線、差動線、バスを区別して説明する。
【0013】
本発明の一態様によれば、(a)負荷を基準電圧にリセットし、(b)負荷において電荷共有が行われるよう、駆動時間の間、昇圧回路を介して負荷に充電電圧を供給し、(c)電荷共有後の負荷の電圧を目標電圧と比較し、(d)(c)の結果に応じて駆動時間の期間を調整する、ことを含む昇圧回路を校正する方法が提供される。
【0014】
本発明の他の態様によれば、画素を含む負荷に基準電圧を供給するように構成されたバッファと、画素を含む負荷に充電電圧を供給するように構成された昇圧回路と、駆動時間の間、前記充電電圧を前記負荷に供給するように前記昇圧回路を制御し、目標電圧と前記充電電圧が供給される前記負荷において電荷共有が行われた後に形成される電圧との差に応じて駆動時間を制御する、校正部と、を含む、画像を表示する表示装置が提供される。
【0015】
本発明のさらに他の態様によれば、複数の昇圧回路を含むデータ線ドライバを複数のグループに分割し、複数のグループに分割された昇圧回路のうち1つ以上の昇圧回路について駆動時間校正を行い、残りの昇圧回路に対して駆動時間校正を行う、ことを含む複数の昇圧回路の駆動時間を校正する方法が提供される。
【図面の簡単な説明】
【0016】
【
図1】本実施形態に係る表示装置を示す模式図である。
【
図2】本実施形態の昇圧回路、バッファ、及び校正部を含む負荷及びデータ線ドライバを示す概略図である。
【
図3】本実施形態の昇圧回路の駆動時間の校正方法を示す概略フローチャートである。
【
図4】本実施形態の昇圧回路の校正方法に従って昇圧回路を校正した場合のタイミング図である。
【
図6】充電段階の第1ステップにおける概略的な等価回路図である。
【
図7】充電段階の第2ステップにおける概略的な等価回路図である。
【
図8】比較段階における第1実施形態の概略回路図である。
【
図9】比較段階における第2実施形態の概略回路図である。
【
図10A】校正部の駆動時間設定部の構成を示す模式図である。
【
図10B】駆動時間設定部の動作を説明するためのグラフである。
【
図10C】駆動時間設定部により出力される第1昇圧スイッチ制御信号及び第2昇圧スイッチ制御信号の概略形状を示す図である。
【
図11】制御部が昇圧回路の駆動時間を校正するプロセスを説明するための概略的なグラフである。
【
図12】第1実施形態に係るソースドライバに含まれる複数のデータ線ドライバを示す模式図である。
【
図13A】
図12に示される実施形態における複数のマルチプレクサを含む信号選択部を示す概略図を示す。
【
図13B】
図12に示される実施形態における複数のマルチプレクサを含む信号選択部を示す概略図を示す。
【
図13C】
図12に示される実施形態における複数のマルチプレクサを含む信号選択部を示す概略図を示す。
【
図14】別の実施形態によるデータ線ドライバに含まれる昇圧回路上の駆動時間校正を説明するための概略図である。
【発明を実施するための形態】
【0017】
以下、図面を参照して、本実施形態に表示装置及び昇圧回路の校正方法について説明する。
図1は、本実施形態に係る表示装置を示す模式図である。
図1を参照すると、本実施形態に係る表示装置1は、表示パネルと、ゲートドライバ14と、ソースドライバ10と、外部から印加されるスクリーンソースの特性を変化させるか、又は表示システムの解像度及び特性に応じて駆動時間を調整するタイミングコントローラと、を備えている。
【0018】
一実施形態では、後述するデータ線ドライバD(
図2参照)がソースドライバ10に含まれてもよく、校正部100(
図2参照)がタイミングコントローラ12又はソースドライバ10に含まれてもよい。
【0019】
図2は、本実施形態に昇圧回路300、バッファ200、及び校正部100を含むデータ線ドライバD、及び負荷Lを示す概略図である。
図2を参照すると、昇圧回路300は、第1駆動電圧V
HIGHを出力するためにオンされる第1昇圧スイッチM1と、第2駆動電圧V
LOWを出力するためにオンされる第2昇圧スイッチM2とを含む。図示の実施形態では、第1昇圧スイッチM1はpチャネル金属酸化物半導体(PMOS)トランジスタであり、第2昇圧スイッチM2はnチャネル金属酸化物半導体(NMOS)トランジスタである。図示しない実施形態では、第1昇圧スイッチM1及び第2昇圧スイッチM2は、制御電極に供給される信号に基づいて第1電極及び第2電極の導通及び/又は遮断が制御される半導体スイッチであってもよい。一例として、第1昇圧スイッチM1及び第2昇圧スイッチM2は、それぞれバイポーラ接合トランジスタ(BJT)等のトランジスタであってもよい。
【0020】
一実施形態において、昇圧部300に供給される第1駆動電圧V
HIGHは、画素に供給される階調電圧のうち、最も高い階調電圧より高い電圧であり、第2駆動電圧V
LOWは、画素に供給される階調電圧のうち、最も低い階調電圧より低い電圧であってもよい。他の実施形態において、昇圧部300に供給される第1駆動電圧V
HIGH及び第2駆動電圧V
LOWは、それぞれソースドライバー10(
図1参照)及びタイミングコントローラー12(
図1参照)に供給される駆動電圧VDD及び接地電圧VSSであってもよい。
【0021】
バッファ200は、演算増幅器210を含むことができる。演算増幅器210は、第1及び第2スイッチSW1、SW2をオン又はオフされるように制御するよう、フィードバックループを有する単位利得バッファ又は開ループを有する比較器の形で接続されてもよい。
【0022】
一実施形態では、バッファ200は、演算増幅器210の出力ノードYとバッファの出力ノードXとの間に接続された第1スイッチSW1を含む。第1スイッチSW1のオン及びオフは、第1スイッチ制御信号SWaに基づいて制御される。バッファ200は、バッファ200の出力ノードXと演算増幅器210の反転入力端子との間に接続された第2スイッチSW2を含む。第2スイッチSW2のオン及びオフは、第2スイッチ制御信号SWbに基づいて制御される。校正部100から供給されたVpは、オペアンプ210の非反転入力端子に供給されてもよい。
【0023】
一実施形態では、第1スイッチSW1及び第2スイッチSW2の各々は、制御電極、第1電極、及び第2電極を含んでもよく、第1電極及び第2電極のオン及び/又はオフは、制御電極に供給される信号に基づいて制御される半導体スイッチであってもよい。第1スイッチSW1及び第2スイッチSW2は、例えば、NMOSトランジスタ、PMOSトランジスタ、NPN(negative-positive-negative)BJT、PNP(positive-negative-positive)BJTなどのトランジスタであってもよい。
【0024】
以下、第1スイッチSW1及び第2スイッチSW2が論理ハイ状態の制御信号を受けてオン状態となる半導体スイッチである例について説明する。しかしながら、これは簡潔に説明するためのものであり、当業者であれば、制御信号を論理ハイ状態で受けてオン状態となる半導体スイッチとして第1スイッチSW1及び第2スイッチSW2を容易に実現することができる。
【0025】
一実施形態では、校正部100は、演算増幅器210によって出力された比較結果信号DN(
図8参照)を受信する。別の実施形態では、校正部100は、比較器400によって出力された比較結果信号DN(
図9参照)を受信する。校正部100は、第1及び第2スイッチSW1、SW2を制御するための第1及び第2スイッチ制御信号SWa、SWbと、昇圧回路300に含まれる第1昇圧スイッチM1を制御するための第1昇圧スイッチ制御信号P
UPと、第2昇圧スイッチM2を制御するための第2昇圧スイッチ制御信号P
DNと、オペアンプ210の非反転入力端子に供給される信号V
Pとを出力する。また、校正部100は、比較器400(
図9、15A、15B、15C参照)に目標電圧V
TARGETを出力してもよく、校正部100は信号選択部500(
図13A~
図13C、
図15A~
図15C参照)に含まれるマルチプレクサを制御するための信号を出力してもよい。
【0026】
再び
図2を参照すると、負荷Lは、データ線ドライバDによって駆動されている。この負荷Lは、階調電圧を伝送するデータ線と、このデータ線に接続された複数の画素とを含み、この階調電圧を受けて画像を表示する。
図2に示すように、負荷Lは、抵抗Rp及びコンデンサCpの接続部を通じて等価的にモデル化することができる。
【0027】
図2は、1本のデータ線に接続される負荷Lと、1本のデータ線ドライバDと、データ線ドライバDに含まれる昇圧回路300及び1つのバッファー200とを示している。ソースドライバ10は、複数のデータ線ドライバD
1、D
2、…、D
n(
図12及び
図14参照)を含んでいてもよい。
【0028】
図3は、本実施形態の昇圧回路300の駆動時間の校正方法を示す概略フローチャートであり、
図4は、本実施形態の昇圧回路300の校正方法によって、昇圧回路300の校正を行った場合のタイミング図である。
図5は、リセット段階S100における等価回路図である。
図3~
図5を参照すると、リセット段階S100において、負荷Lは、基準電圧V1にリセットされる。
【0029】
一実施形態では、校正部100が論理ハイ状態の信号SWaを供給して第1スイッチSW1をオンにし、論理ハイ状態の信号SWbを供給して第2スイッチSW2をオンにする。
【0030】
校正部100は、オペアンプ210の非反転入力端子に基準電圧V1を供給する。一実施形態において、基準電圧V1は、昇圧部300の第1駆動電圧VHIGHより低く、第2駆動電圧VLOWより高い電圧であってもよい。さらに、基準電圧V1は、接地電圧GNDよりも高い電圧であってもよい。
【0031】
校正部100は、昇圧部300の第1昇圧スイッチM1及び第2昇圧スイッチM2が共にオフされるように、論理ハイ状態の信号PUP及び論理ロー状態の信号PDNを出力する。
【0032】
以下では、昇圧部300を介して負荷Lに形成される目標電圧VTARGETが基準電圧V1よりも高い場合について説明する。これは単なる一例であり、以下の説明から、当業者は、昇圧回路300を介して供給される目標電圧VTARGETが基準電圧V1よりも低い場合に駆動されるように、昇圧回路300に含まれる第2スイッチM2を容易に実現することができる。
【0033】
リセット段階S100は、負荷L全体の電圧がバッファの出力ノードXに供給される基準電圧V1にリセットされるように、十分な時間維持される。したがって、バッファ200の出力ノードXの電圧、負荷の第1ノードAの電圧、及び負荷の端ノードBの電圧を含む負荷Lの電圧が、基準電圧V1に維持される。
【0034】
充電段階S200は、負荷Lに充電電圧VCHARGEを供給する第1ステップにおいて、昇圧部300が駆動Tdriveの間、充電電圧VCHARGEを負荷Lに供給する第1ステップと、充電電圧VCHARGEによって負荷Lにおいて電荷共有を行う第2ステップと、を含んでもよい。第1ステップでは、昇圧部300が駆動Tdriveの間、充電VCHARGEを負荷Lに供給する。
【0035】
図6は、充電段階の第1ステップにおける概略的な等価回路図である。
図3、
図4及び
図6を参照すると、第1ステップにおいて、校正部100は、第1及び第2スイッチSW1及びSW2の両方がオフになるように、第1及び第2スイッチ制御信号SWa及びSWbを出力する。第1及び第2スイッチSW1及びSW2は、演算増幅器210の出力ノード及び演算増幅器210のフィードバック経路の不必要な充電による時間遅延を防止するためにオフにされる。
【0036】
校正部100は、第2昇圧スイッチM2がオフされ、第1昇圧スイッチM1を介して第1駆動電圧VHIGHが充電電圧VCHARGEとして負荷Lに供給されるように、第1及び第2スイッチ制御信号PUP、PDNを供給する。
【0037】
昇圧回路300から充電電圧V
CHARGEが供給されるため、
図4において、実線で示す負荷Lの第1ノードAの電圧V
Aと、破線で示す負荷Lの終端ノードBの電圧V
Bとが上昇する。負荷Lの終端点Bの電圧V
Bは、負荷Lの抵抗Rp及びコンデンサCpにより、電圧V
Aよりも低い電圧として形成される。
【0038】
図7は、充電段階の第2ステップにおける概略的な等価回路図である。
図3、
図4及び
図7を参照すると、第2ステップでは、校正部100は、第1スイッチ制御信号SWa、第2スイッチ制御信号SWb、第1昇圧スイッチ制御信号P
UP及び第2昇圧スイッチ制御信号P
DNを出力して、第1スイッチSW1、第2スイッチSW2、第1昇圧スイッチM1及び第2昇圧スイッチM2を全てオフさせる。したがって、負荷Lは、データ線ドライバDに接続されない。
【0039】
第2ステップでは、負荷LのキャパシタCp間で電荷共有が発生する。負荷の第1ノードAの電圧と負荷の終端ノードBの電圧は、電荷共有により電圧VSとして等しく形成される。電荷共有後、負荷に形成される電圧VSの大きさは、ノードAに形成される電圧VAの大きさよりも小さくてもよく、第1ステップでノードBに形成される電圧VBの大きさよりも大きくてもよい。
【0040】
後述するように、校正部100は、第1昇圧スイッチM1及び/又は第2昇圧スイッチM2がオンされる駆動Tdriveを制御して負荷に電圧を供給し、電荷共有後に形成される電圧VSを制御する。
【0041】
一例として、負荷の第1ノードA内の電圧を検出してもよいが、負荷の端ノードBは表示パネルの最終画素ノードであるため、表示パネルの端部の電圧を検出できない場合がある。したがって、第2ステップは、負荷全体に同じ電圧が形成されるまで十分な時間実行されてもよい。
【0042】
図8は、比較段階S300における第一実施形態の概略回路図である。
図3、
図4、
図8を参照すると、比較段階では、電荷共有後の負荷の電圧V
Sと目標電圧V
TARGETとを比較する。一実施形態では、校正部100は、オペアンプ210の非反転入力端子に目標V
TARGETを供給する。また、校正部100は、電荷共有後に第2スイッチ制御信号SWbを出力し、オペアンプ210の反転入力端子にV
Sが供給されるように第2スイッチSW2をオンさせる。
【0043】
電荷共有後、オペアンプ210の反転入力端子には、負荷Lに形成された電圧VSが供給され、非反転入力端子には、目標電圧VTARGETが供給される。オペアンプ210は、比較結果を比較結果DNとして出力するために、電荷共有後の負荷Lに形成された電圧VSと目標電圧VTARGETとを比較する。
【0044】
一実施形態では、オペアンプ210は、非反転入力端子に供給される目標電圧VTARGETが負荷に形成される電圧VSよりも高い場合、論理ハイ信号を比較結果信号DNとして出力する。オペアンプ210は、電荷共有後に反転入力端子に供給される負荷の電圧VSが目標電圧VTARGETよりも高い場合、論理ロー信号を比較結果信号DNとして出力する。
【0045】
図8に示す実施形態では、第1スイッチSW1がオンされると、オペアンプ210の出力信号がバッファの出力ノードXに供給されてもよい。これにより、校正部100は、第1スイッチSW1がオフとなるように第1スイッチ制御信号SWaを出力する。
【0046】
表示装置が駆動されると、本実施形態の演算増幅器210は、画素に階調電圧を供給するバッファの構成要素として機能する。しかし、昇圧回路300が校正されると、上述したように、演算増幅器210は、負荷Lに形成された電圧と目標電圧とを比較するための比較器として機能することができる。
【0047】
図9は、比較段階における第2実施形態の概略回路図である。
図9を参照して、比較段階の第2実施形態において、比較器400は、目標電圧V
TARGETと電荷共有後の負荷に形成された電圧V
Sとを比較してもよい。
【0048】
比較段階の第2実施形態では、校正部100が第1スイッチ及び第2スイッチの双方がオフとなるように第1スイッチ制御信号SWa及び第2スイッチ制御信号SWbを供給する。電荷共有後、負荷のVSは、比較器400の1入力に供給される。校正部100から供給される目標VTARGETは、比較器400の他の入力に供給されてもよい。比較器400は、目標電圧VTARGETと負荷の電荷共有ード電圧VSとを比較し、比較結果に対応する比較結果信号DNを校正部100に供給する。
【0049】
例えば、比較器400は、目標電圧VTARGETが電荷共有後の負荷に形成された電圧VSよりも高い場合、論理ハイ信号を比較結果信号DNとして出力する。電荷共有後の負荷に形成された電圧VSが目標電圧VTARGETよりも高い場合、比較器400は、比較結果信号DNとして論理ロー信号を出力する。
【0050】
他の一例では、比較器400は、目標電圧VTARGETが電荷共有後の負荷に形成された電圧VSよりも高い場合、論理ローを出力する。逆に、電荷共有後に負荷に形成された電圧VSが目標電圧VTARGETよりも高い場合、比較器400は、比較結果信号DNとして論理ハイ信号を出力する。
【0051】
一実施形態では、比較器400が1つ以上の入力として供給されるアナログ信号をデジタル信号に変換し、供給された信号を比較して出力する比較器とすることができる。別の実施形態では、比較器400が1つ以上の入力として供給されたデジタル信号をアナログ信号に変換し、供給された信号を比較して出力する比較器であってもよい。
【0052】
例えば、比較器400は1方の入力として供給される負荷の電荷共有電圧VSをデジタルコードに変換し、このデジタルコードと校正部100が他方の入力として供給するデジタルコードである目標電圧VTARGETとを比較して比較結果信号DNを出力する。
【0053】
他の一例では、比較器400は、校正部100の他方の入力として供給されるディジタルコードをアナログ電圧である目標電圧VTARGETに変換し、この目標電圧VTARGETと、1方の入力として供給される負荷の電荷共有された電圧VSとを比較して、比較結果信号DNを出力する。
【0054】
校正段階S400では、校正部100が昇圧回路300の駆動時間を調整する。
図10Aは、校正部100の駆動時間設定部110の構成を示す模式図である。
図10Bは、駆動時間設定部110の動作を説明するためのグラフである。
図10Cは、駆動時間設定部110が出力する第1昇圧スイッチ制御信号P
UP及び第2昇圧スイッチ制御信号P
DNの概略形状を示す図である。
図11は、制御部112が昇圧部の駆動時T
driveを校正する過程を説明するための図である。
【0055】
図10Aを参照して、校正部100に含まれる駆動時間設定部110は、クロック信号CLKを受けてクロック信号CLKに含まれるパルス数をカウントしてカウント結果を出力するカウンタ114と、カウンタ114が出力するカウント結果信号CNTと制御部112が出力する駆動時間制御コードD
BSTとを比較する比較部116と、比較部116の比較結果から所望の駆動時間を有する第1昇圧スイッチ制御信号P
UP又は第2昇圧スイッチ制御信号P
DNを形成する制御信号形成部118と、第1昇圧スイッチ制御信号P
UP又は第2昇圧スイッチ制御信号P
DNの駆動時間に対応する駆動時間制御コードD
BSTを出力し、クロック信号CLKの供給、及び昇圧回路300の校正を行う制御部112と、を含む。
【0056】
図10A及び
図10Bを参照すると、カウンタ114は、制御部112から出力されるクロック信号CLKに含まれるパルスの数をカウントして、カウント結果を出力する。一実施形態では、カウンタ114によって出力されるカウント結果は、[X-1~0]のXビットの合計であってもよく、カウンタ114は、クロック信号CLKに含まれるパルスの数がカウントされるにつれて、1つずつ増加したカウント結果信号CNTを出力してもよい。
【0057】
比較器116は、カウンター114から出力されたカウント結果信号CNTと制御部112から出力された駆動時間制御コードDBSTの大きさとを比較し、比較結果に対応する比較信号compを出力する。駆動時間制御コードDBSTは、カウンター114のカウント結果と同じビット数[X-1~0]を有していてもよい。
【0058】
図10Bの上段は、カウンター114でクロック信号CLKのパルス数をカウントしたときに増加するカウント結果信号CNTと、制御部112から供給される駆動時間制御コードD
BSTとの関係を示している。比較器116は、駆動中、比較信号compを論理ハイ状態に維持し、計数結果信号CNTの値が駆動時間制御コードD
BSTに対応する値以上である場合、比較器116は、論理ハイ状態を論理ロー状態に変換して比較信号compを形成して出力する。従って、
図10Bの下のグラフに示すように、比較信号compは、カウント結果信号CNTが0から駆動時間制御コードD
BSTと交差するまでの時間に相当するパルス幅を有する。
【0059】
図示しない実施形態では、比較器116は、最初の駆動時に比較信号compを論理ロー状態に維持し、カウント結果信号CNTの値が駆動時間制御コードDBSTに対応する値以上である場合、比較器116は、論理ロー状態を論理ハイ状態に変換して比較信号を形成して出力してもよい。
【0060】
制御信号形成部118は、比較信号compを受けて、第1昇圧スイッチ制御信号P
UP又は第2昇圧スイッチ制御信号P
DNを出力する。本実施形態では、校正部100が第1昇圧スイッチM1の駆動時T
driveを校正する。これにより、制御部112は、比較信号compを反転させ、所望の駆動時T
driveに対応するパルス幅を有する第1昇圧スイッチ制御信号P
UP(
図10Cの上側参照)を形成して出力するために、第2昇圧スイッチM2をオフさせて第1昇圧スイッチM1をオンさせる。他の実施形態では、第2昇圧スイッチM2の駆動時間T
driveを校正する場合、制御部112は、第1昇圧スイッチM1をオフさせ、第2昇圧スイッチM2をオンさせて、所望の駆動時間T
driveに対応するパルス幅を有する第2昇圧スイッチ制御信号P
DN(
図10Cの下側参照)を形成して出力する。
【0061】
以下、
図10A~
図10C及び
図11を参照して校正段階S400について説明する。
図11は、電荷共有後の負荷の電圧V
Sと、カウンタ114に入力される駆動時間制御コードD
BSTによる目標電圧V
TARGETとの差分に相当する電圧誤差Errorを示している。
図11では、電圧誤差Errorが負の値である場合が、電荷共有後の負荷の電圧V
Sが目標電圧V
TARGETよりも低い場合に相当し、電圧誤差Errorが正の値である場合が、電荷共有後の負荷の電圧V
Sが目標電圧V
TARGETよりも高い場合に相当する。
【0062】
図10A~
図10C及び
図11を参照すれば、制御部112は、昇圧部300の駆動時間T
driveに対応する駆動時間制御コードD
BSTを比較部116に供給する。制御部112は、昇圧部300の校正の開始時、比較部116に駆動時間制御コードD
BSTの初期値を供給する。駆動時間設定部110は、入力された駆動時間制御コードD
BSTの最初の値に対応する駆動時間T
driveに基づいて昇圧部300を駆動する。
【0063】
一実施形態では、駆動時間制御コードDBSTの最初の値は、駆動時間制御コードの[X-1~0]の全てのXビットの合計に対応する値の中央値(2X-1)であってもよい。一例として、駆動時間制御コードが合計10ビットを含む場合、駆動時間制御コードは、[0000 0000 00]から[1111 1111 11]までの中央値[0000 111 11]に対応するコードであってもよい。
【0064】
校正部100に供給される比較結果信号DNが、電荷共有後の負荷の電圧VSが目標電圧VTARGETよりも高い場合に対応する場合、校正部100が昇圧回路300の駆動時間が短くなるように、駆動時間制御コードDBSTを低下させて供給する。駆動時間制御コードDBSTが減少することにつれて、昇圧回路300の駆動時間Tdriveが減少する。
【0065】
校正部100に供給される比較結果信号DNが、電荷共有後の負荷の電圧VSが目標電圧VTARGETよりも低い場合に対応する場合、校正部100が昇圧回路300の駆動時間が長くなるように、駆動時間制御コードDBSTを上昇させて供給する。駆動時間制御コードDBSTが増加することにつれて、昇圧回路300の駆動時間Tdriveが増加する。
【0066】
電荷共有後の負荷Lにおいて、基準電圧V1(
図4参照)よりも低い目標電圧V
TARGETを形成するように、第2昇圧スイッチM2の駆動時間を調整する実施形態は、以下のように実行されてもよい。校正部100は、電荷共有後に負荷に形成された電圧V
Sが目標電圧V
TARGETよりも低いとき、第2昇圧スイッチM2の駆動時間が減少するように駆動時間制御コードD
BSTを減少させて供給する。校正部100は、比較結果信号DNが電荷共有後の負荷に形成された電圧V
Sが目標電圧V
TARGETよりも高いことに対応するとき、第2昇圧スイッチM2の駆動時間が増加するように駆動時間制御コードD
BSTを増加させて供給する。
【0067】
比較段階は、校正段階に続く比較段階で検出された比較結果信号DNから再び実行され、以前の変動量の半分だけ以降のデータ値を増減される。駆動時間制御コードがXビットで構成され、昇圧回路の駆動時間がX回校正される場合、目標電圧VTARGETと電圧VSとの差分は、所定の範囲内で校正される。
【0068】
図11に示す実施形態では、駆動時制御コードD
BSTの初期値として、Xビットの総和の値の中央値である2
X-1が供給された後、初期比較段階における電圧誤差Errorは、電圧V
Sが目標電圧V
TARGETよりも低いときに相当する。次の校正段階(1)において、制御部112は、駆動時間制御コードD
BSTをΔだけ増加させる。
【0069】
駆動時間設定部110は、変動量Δが反映された駆動時間制御コードDBSTに応じたパルス幅の信号を出力することにより、昇圧部300を制御する。一実施形態では、カウンタ入力の変化量Δがカウンタに供給される最初の値の半分である2X-2に対応してもよい。
【0070】
以降の比較段階では、電圧誤差Errorが電圧VSが目標電圧VTARGETよりも高いことに対応するため、校正段階(2)では、制御部112がカウンタ114の入力を前回の変化量の半分であるΔ/2だけ減少させてカウンタに出力する。駆動時間設定部110は、対応するパルス幅の信号を出力して昇圧回路300を制御する。
【0071】
以降の比較段階では、電圧誤差Errorが電圧VSが目標電圧VTARGETよりも低い場合に相当するため、校正段階(3)において、制御部112は、カウンタ114の入力を前回の変化量の半分であるΔ/4だけ増加させ、カウンタ114に出力する。駆動時間設定部110は、対応するパルス幅の信号を出力して昇圧回路300を制御する。
【0072】
その後の比較段階では、電圧誤差は、電圧VSが目標電圧VTARGETよりも低い場合に対応するため、校正段階(4)では、制御部112は、カウンタ114の入力を前回の変動量の半分であるΔ/8だけ増加させてカウンタ114に出力する。駆動時間設定部110は、対応するパルス幅の信号を出力して昇圧回路300を制御する。
【0073】
一実施形態では、校正部100は、駆動時間制御コードDBSTに含まれるビット数だけリセット段階、充電段階、比較段階、校正段階を含む校正処理を行うことにより、対応するデータ線ドライバDに含まれる昇圧回路300の校正を完了させる。例えば、駆動時間制御コードDBSTが[X-1~0]の合計Xビットを含む場合、X回校正処理を行ってもよい。
【0074】
上述したように、前回の変動量の半分を加算又は減算した駆動時間校正を行うことにより、校正部100は、負荷の充電共用電圧VSと目標電圧VTARGETとの最小誤差を、駆動時間制御コードDBSTの最下位ビット(LSB)に対応する値とすることができる。
【0075】
表示パネル(
図1参照)は、複数のデータ線に接続された複数の画素を含む。複数のデータ線及び複数の画素は、製造プロセスにおいてエラーが生じ、その電気的特性はエラーのために異なる場合がある。従って、複数のデータ線を駆動する昇圧回路は、互いに異なるように調整されてもよい。以下、複数のデータ線ドライバに含まれる昇圧回路を校正する処理について、
図12~
図15Cを用いて説明する。
【0076】
図12は、第1実施形態におけるソースドライバ10に含まれる複数のデータ線ドライバD
1、D
2、…、D
nを示す概略図であり、
図13A~
図13Cは、
図12に示されている実施形態における複数のマルチプレクサMUX1、MUX2、…、MUXjを含む信号選択部500を示す概略図である。
【0077】
図12及び
図13A~
図13Cを参照すると、n個のデータ線ドライバD
1、D
2、及びD
nがj個のグループに分割されてもよく、各グループはk個のデータ線ドライバを含んでもよい。ソースドライバ10に含まれるデータ線ドライバの数をnとすると、n=j×k(n,j,kは自然数)で表すことができる。
【0078】
図12及び
図13A~
図13Cに示される実施形態では、データ線ドライバD
1、D
2、及びD
nは、D
1、D
2、…、及びD
kの第1グループ、D
k+1、D
k+2、…、及びD
2kの第2グループ及びD
n-k+1、D
n-k+2、…、及びD
nの第jグループに分割されてもよい。
【0079】
信号選択部500は、グループの数だけマルチプレクサMUX1、MUX2、…、MUXjを含んでもよい。校正部100は、マルチプレクサ制御信号(図示せず)を出力して、マルチプレクサMUX1、MUX2、…、及びMUXjに入力された信号を選択し出力するよう制御を実行することができる。
【0080】
図13Aに示される実施形態では、データ線ドライバD
1、D
2、及び第1グループに属するD
kによって出力される比較信号DN
1、DN
2、及びDN
kは、第1マルチプレクサMUX1に入力される。第2グループに属するデータ線ドライバD
k+1、D
k+2、及びD
2kによって出力される比較信号DN
k+1、DN
k+2、及びDN
2kは、第2マルチプレクサMUX2に入力される。同様に、第jグループに属するデータ線ドライバD
n-k+1、D
n-k+2、及びD
nによって出力される比較信号DN
n-k+1、DN
n-k+2、及びDN
nは、第jマルチプレクサMUXjに入力される。データ線ドライバD
1、D
2、…、及びD
nが所属する全てのグループに対して、全部で第jグループに所属するデータ線ドライバD
1、D
2、…、D
nによって出力される比較信号DN
1、DN
2、…、及びDN
nは、マルチプレクサMUX1、MUX2、…、及びMUXjに供給される。
【0081】
第1マルチプレクサMUX1は、校正部100が出力する制御信号(図示せず)に応答して入力される比較信号DN1、DN2、…、DNkのうちの1つを選択信号sel1として出力し、複数のマルチプレクサの各々は、校正部100が出力する制御信号に応答して入力される比較信号のうちの1つを選択信号として出力する。
【0082】
図示しない一実施形態によれば、マルチプレクサは、複数の選択信号を出力することができ、校正部は、マルチプレクサが複数の選択信号を出力するように制御信号を出力することができる。
【0083】
校正部100は、各グループについて選択された数のデータ線ドライバに対して昇圧回路校正を実行することができ、グループに属する残りのデータ線ドライバに対して順次、昇圧回路校正を実行することができる。例えば、校正部100は、データ線ドライバD1、データ線ドライバDk+1、…、データ線ドライバDn-k+1を、第1グループ、第2グループ、…、第jグループから選択し、対応するデータ線ドライバに含まれる昇圧回路に対して校正を行う。選択されたデータ線ドライバの校正が完了した後、第1グループのデータ線ドライバD2、第2グループのデータ線ドライバDk+2、…、第jグループのデータ線ドライバDn-k+2に含まれる昇圧回路の校正を行う手法と同様に、グループ毎に並列に昇圧回路校正を行うようにしてもよい。
【0084】
図示しない実施形態では、昇圧回路校正が各グループに対して実行されてもよい。一例として、校正部100は、複数のグループのうちの1つのグループに属するデータ線ドライバに含まれる昇圧回路上で校正を最初に完了し、次いで、別のグループに属する昇圧回路上で校正を実行する方法を通して校正を実行してもよい。
【0085】
図13Bに示す実施形態では、第1グループ、第2グループ、・・・、第jグループに属するデータ線ドライバの中から選択された1つの代表データ線ドライバが比較結果信号DN
r1、DN
r2、・・・、DN
rjを信号選択部500に供給する。校正部100は、各グループの代表的なデータ線ドライバに含まれる昇圧回路上で校正を行う。代表的なデータ線ドライバの昇圧回路上の校正が完了した後、校正部100は、昇圧回路校正結果を使用して、対応するグループに含まれる昇圧回路300を1括して校正することができる。図示されていない別の実施形態によれば、校正は、各グループについて2つ以上の代表的なデータ線ドライバに対して実行されてもよく、校正結果を使用して、対応するグループに属する昇圧回路に対して校正が実行されてもよい。
【0086】
図13Cに示される実施形態では、データ線ドライバD
1、D
2、…、及びD
nが、比較結果信号DN
1、DN
2、…、及びDN
nを出力する。校正部100は、信号選択部500を制御して、複数のデータ線ドライバD
1、D
2、…、D
nに含まれる昇圧回路の校正を順次行うことができる。
図13Cに示す実施形態では、複数のデータ線ドライバD
1、D
2、…、D
nのうちの1つのデータ線ドライバに含まれる昇圧回路に対して校正を行う。続いて、校正は、残りのデータ線ドライバに含まれる昇圧回路に対して順次実行される。
【0087】
しかし、図示しない別の実施形態によれば、マルチプレクサMUXは、2つ以上のデータ線ドライバによって供給される比較結果信号を校正部100に供給することによって、昇圧回路校正を実行してもよい。
【0088】
図14は、
図9に示す複数のデータ線ドライバに含まれる昇圧回路上での駆動時間校正を記述するための概略図であり、
図15A~
図15Cは、
図14の信号選択部500及び比較部600を示す概略図を示す。
【0089】
図14及び
図15A~
図15Cに示される実施形態では、データ線ドライバD1、D
2、…、及びD
nは、上述の実施形態におけるように、D
1、D
2、…、及びD
kの第1グループ、D
k+1、D
k+2、…、及びD
2kの第2グループ、及びD
n-k+1、D
n-k+2、…、及びD
nの第jのグループに属することができる。
【0090】
信号選択部500は、グループの数だけマルチプレクサMUX1、MUX2、…、MUXjを含むことができる。校正部100は、マルチプレクサ制御信号(図示せず)を出力して、マルチプレクサMUX1、MUX2、..、及びMUXjに入力された信号が選択されて出力されるような制御を実行することができる。
【0091】
図15Aに示す実施形態では、データ線ドライバD
1、D
2、…、D
kが所属するグループ毎に、全部でJグループに所属するデータ線ドライバD
1、D
2、…、D
kによって出力される負荷電圧V
S,1、V
S,2、…、及び電荷共用後のV
S,kがマルチプレクサMUX1、MUX2、…、MUXjに供給される。
【0092】
マルチプレクサMUX1、MUX2、…、及びMUXjの各々は選択信号sel1、sel2、…、又はseljとしての制御信号(図示せず)に応答して電荷共有リング後に1つの負荷電圧を出力するように、校正部100によって供給される制御信号(図示せず)に基づいて制御される。
【0093】
図示しない一実施形態によれば、マルチプレクサは、複数の選択信号を出力することができ、校正部は、マルチプレクサが複数の選択信号を出力するように制御信号を出力することができる。
【0094】
比較部600は、マルチプレクサによって出力される信号の数に対応する比較器400を含んでもよい。上述したように、校正部100が出力する目標電位VTARGETは、比較器の1方の入力として入力され、マルチプレクサーが出力する選択信号sel1、sel2、…、seljは他方の入力として入力される。
【0095】
比較部600は、1方の入力として供給される目標電位VTARGETの大きさと、他方の入力として供給される選択信号sel1、sel2、…、seljの大きさとを比較し、比較結果に対応する比較結果信号DN1、DN2、…、DNjを校正部100に出力する。
【0096】
上述したように、校正部100は、各グループについて選択された数のデータ線ドライバに対して校正を実行することができ、グループに属する残りのデータ線ドライバに対して校正を順次実行することができる。図示しない実施形態では、信号選択部500に含まれるマルチプレクサMUX1、MUX2、..、及びMUXjの各々は2つ以上の選択信号を出力してもよい。校正部100は、マルチプレクサが2つ以上の選択信号を比較部600に出力するように、信号選択部500を制御してもよい。従って、校正部100は、各データ線ドライバに含まれる昇圧回路上で校正を実行するために、各グループに対して2つのデータ線ドライバを選択することができる。
【0097】
図示されていない実施形態では、校正が各グループに対して連続的に実行されてもよい。一例として、校正部100は、複数のグループのうちの1つのグループに属するデータ線ドライバに属する昇圧回路上で校正を最初に完了し、次いで、別のグループに属する昇圧回路上で校正を実行する方法を通して校正を実行してもよい。
【0098】
図15Bに示す実施形態では、グループごとに複数のデータ線ドライバの中から選択された1つの代表的なデータ線ドライバが、電荷共有後の負荷電圧V
S,r1、V
S,r2、…、又はV
S,rjを信号選択部500に供給する。校正部100は、信号選択部500に含まれるマルチプレクサMUXに電荷共有入力された負荷電圧V
S,1、V
S,2、…、V
S,kのうちいずれか1つが選択信号selとして出力されるように制御信号(図示せず)を出力する。
【0099】
比較部600は、選択信号selの大きさと目標電圧VTARGETの大きさとを比較し、比較結果に対応する比較結果信号を校正部100に提供して校正処理を行うことができる。代表的なデータ線ドライバの昇圧回路上での校正が完了した後、校正部100は、校正結果を用いて、対応するグループに含まれる昇圧回路300を1括して校正することができる。
【0100】
図15Bに示される実施形態では、校正が各グループに対して1つの代表的なデータ線ドライバを使用して対応するグループに対して実行されてもよいが、図示されていない別の実施形態によれば、校正は各グループに対して2つ以上の代表的なデータ線ドライバを使用して対応するグループに対して実行されてもよい。
【0101】
図15Cに示されている実施形態では、データ線ドライバが電荷共有後に、それぞれ、D
1、D
2、・・・、及びD
nアウトプット負荷電圧V
S,1、V
S,2、・・・、V
S,nをD
1、D
2する。校正部100は、信号選択部500を制御して、複数のデータ線ドライバD
1、D
2、…、D
nに含まれる昇圧回路の校正を順次行うことができる。しかし、図示しない別の実施形態によれば、マルチプレクサMUXは、2つ以上のデータ線ドライバによって供給される比較結果信号を校正部100に供給することによって、昇圧回路校正を実行してもよい。
【0102】
上述の昇圧回路を校正する方法は、表示装置が製造されたときに実行され、次いで出荷され、表示装置の電源が切られ、再起動されたときに実行されてもよい。
【0103】
本実施形態によれば、大面積ディスプレイの高いフレームレートに応じて表示装置を駆動するために昇圧回路の駆動時間を校正できるという利点が提供される。
【0104】
図面に示される実施形態は本発明の理解を助けるために参照として記載されているが、上記の実施形態は実施の目的のための単なる例示であり、また、様々な修正及び同等の実施形態がなされ得ることが当業者によって理解されるべきである。したがって、本発明の範囲は、添付の特許請求の範囲によって定義されるべきである。