特許 7100644 送信装置、および通信システム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-07-05

(45)【発行日】2022-07-13

(54)【発明の名称】送信装置、および通信システム

(51)【国際特許分類】

   H04L 25/02 20060101AFI20220706BHJP

【ＦＩ】

H04L25/02 S

【請求項の数】 7

(21)【出願番号】P 2019535597

(86)(22)【出願日】2018-05-10

(86)【国際出願番号】 JP2018018074

(87)【国際公開番号】W WO2019031003

(87)【国際公開日】2019-02-14

【審査請求日】2021-04-08

(31)【優先権主張番号】P 2017153426

(32)【優先日】2017-08-08

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】316005926

【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】特許業務法人酒井国際特許事務所

(72)【発明者】

【氏名】花岡 克史

【審査官】阿部 弘

(56)【参考文献】

【文献】特開２０１２－１６０９９０（ＪＰ，Ａ）

【文献】特開２００７－１６６１５９（ＪＰ，Ａ）

【文献】特開２００５－３０３５９０（ＪＰ，Ａ）

【文献】特開昭５６－１３２０３５（ＪＰ，Ａ）

【文献】特開２００８－２１９７１８（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｌ ２５／０２

Ｈ０４Ｌ ２５／０３

Ｈ０４Ｂ １／０４

(57)【特許請求の範囲】

【請求項1】

データ送信の期間に対応する第１動作モードあるいはデータ送信の休止期間に対応する第２動作モードを示すモード信号に基づいて、前記第１動作モードまたは前記第２動作モードで動作し、クロック信号が埋め込まれたデータを送信する送信回路と、
前記第１動作モードと前記第２動作モードとを切り替えるときにおける、前記送信回路に電力を供給する電源のノイズを低減する電源ノイズ低減回路と、
を備え、
前記電源ノイズ低減回路は、前記第１動作モードと前記第２動作モードとを切り替える時点よりも前あるいは前記時点よりも後に、前記電源から放出するあるいは前記電源に流し込む追加電流を、漸増させることあるいは漸減させることによって、前記ノイズを低減し、
前記電源ノイズ低減回路は、
複数の容量素子を含み、
複数の前記容量素子を直列に接続することと、複数の前記容量素子を並列に接続することとを切り替えることによって、前記ノイズを低減する、送信装置。

【請求項2】

データ送信の期間に対応する第１動作モードあるいはデータ送信の休止期間に対応する第２動作モードを示すモード信号に基づいて、前記第１動作モードまたは前記第２動作モードで動作し、クロック信号が埋め込まれたデータを送信する送信回路と、
前記第１動作モードと前記第２動作モードとを切り替えるときにおける、前記送信回路に電力を供給する電源のノイズを低減する電源ノイズ低減回路と、
を備え、
前記電源ノイズ低減回路は、前記第１動作モードと前記第２動作モードとを切り替える時点よりも前あるいは前記時点よりも後に、前記電源から放出するあるいは前記電源に流し込む追加電流を、漸増させることあるいは漸減させることによって、前記ノイズを低減し、
前記電源ノイズ低減回路は、
容量素子と、抵抗素子とを含み、
前記容量素子と前記抵抗素子とで微分回路を構成することと、前記容量素子と前記抵抗素子とで積分回路を構成することとを切り替えることによって、前記ノイズを低減する、送信装置。

【請求項3】

前記電源ノイズ低減回路は、前記モード信号に基づいて、前記時点よりも後に前記追加電流を漸増させるあるいは漸減させる、請求項１または２に記載の送信装置。

【請求項4】

前記電源ノイズ低減回路は、前記第１動作モードと前記第２動作モードとが切り替えられることを予告するモード切替予告信号に基づいて、前記時点よりも前に前記追加電流を漸増させるあるいは漸減させる、請求項１から３のいずれか一項に記載の送信装置。

【請求項5】

前記送信回路は、
前記モード信号に基づいて、前記第１動作モードに対応する第１クロック信号、または、前記第２動作モードに対応する、前記第１クロック信号よりも低い周波数の第２クロック信号を生成し、
生成された前記第１クロック信号または前記第２クロック信号に基づいて動作する、請求項１から４のいずれか一項に記載の送信装置。

【請求項6】

クロック信号が埋め込まれたデータを送信する送信装置と、
受信されたデータから前記クロック信号を抽出し、抽出された前記クロック信号に同期した同期化クロック信号を生成するＣＤＲ（Clock Data Recovery）回路を備える受信装置と、
を備え、
前記送信装置は、
データ送信の期間に対応する第１動作モードあるいはデータ送信の休止期間に対応する第２動作モードを示すモード信号に基づいて、前記第１動作モードまたは前記第２動作モードで動作し、クロック信号が埋め込まれたデータを送信する送信回路と、
前記第１動作モードと前記第２動作モードとを切り替えるときにおける、前記送信回路に電力を供給する電源のノイズを低減する電源ノイズ低減回路と、
を備え、
前記電源ノイズ低減回路は、前記第１動作モードと前記第２動作モードとを切り替える時点よりも前あるいは前記時点よりも後に、前記電源から放出するあるいは前記電源に流し込む追加電流を、漸増させることあるいは漸減させることによって、前記ノイズを低減し、
前記電源ノイズ低減回路は、
複数の容量素子を含み、
複数の前記容量素子を直列に接続することと、複数の前記容量素子を並列に接続することとを切り替えることによって、前記ノイズを低減する、通信システム。

【請求項7】

クロック信号が埋め込まれたデータを送信する送信装置と、
受信されたデータから前記クロック信号を抽出し、抽出された前記クロック信号に同期した同期化クロック信号を生成するＣＤＲ（Clock Data Recovery）回路を備える受信装置と、
を備え、
前記送信装置は、
データ送信の期間に対応する第１動作モードあるいはデータ送信の休止期間に対応する第２動作モードを示すモード信号に基づいて、前記第１動作モードまたは前記第２動作モードで動作し、クロック信号が埋め込まれたデータを送信する送信回路と、
前記第１動作モードと前記第２動作モードとを切り替えるときにおける、前記送信回路に電力を供給する電源のノイズを低減する電源ノイズ低減回路と、
を備え、
前記電源ノイズ低減回路は、前記第１動作モードと前記第２動作モードとを切り替える時点よりも前あるいは前記時点よりも後に、前記電源から放出するあるいは前記電源に流し込む追加電流を、漸増させることあるいは漸減させることによって、前記ノイズを低減し、
前記電源ノイズ低減回路は、
容量素子と、抵抗素子とを含み、
前記容量素子と前記抵抗素子とで微分回路を構成することと、前記容量素子と前記抵抗素子とで積分回路を構成することとを切り替えることによって、前記ノイズを低減する、通信システム。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、送信装置、および通信システムに関する。

【背景技術】

【0002】

デジタル増幅器の電源ノイズを低減する技術が開発されている。ローパスフィルタのインダクタの回生電流に起因するデジタル増幅器の電源ノイズを低減する技術としては、例えば下記の特許文献１に記載の技術が挙げられる。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１２－１５６６１６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

受信同期にＣＤＲ（Clock Data Recovery）を使用するエンベディッドクロック方式の通信が行われる、送信装置と受信装置とを有する通信システムにおいて、送信装置において消費される電力を低減するための一の方法としては、例えば下記に示す方法が、考えられる。
・データ送信の期間に対応する高速モードと、データ送信の休止期間に対応する、高速モードよりも消費電力が低い低電力モードとを、切り替える方法

【0005】

しかしながら、送信装置において高速モードと低電力モードとが切り替えられたときには、送信装置における消費電流が変化することから、送信装置の電源電圧が変動する。また、送信装置の電源電圧が変動すると、当該電源電圧の変動の影響で、送信装置が送信する信号に大きなジッタが生じる恐れがある。そして、送信装置が送信する信号に大きなジッタが生じた場合には、受信装置においてＣＤＲが追従することができず、エラーが発生してしまう。

【0006】

ここで、上記一の方法において生じる事態を防止するための方法としては、例えば、“送信装置が休止期間に信号の送信を停止し、休止期間が経過した後に信号の送信を開始する方法”が考えられる。しかしながら、上記のような“一の方法において生じる事態を防止するための方法”を用いる場合には、下記に示すような理由により、効率よくデータ伝送することができない。
・休止期間が経過した後に信号の送信を再開したときに、ＤＣ（Direct Current）電位が休止前のレベルに戻るために時間を要する
・送信装置において信号の送信が再開された後、受信装置では、ＣＤＲ回路における同期に時間がかかる

【0007】

本開示では、受信装置におけるＣＤＲの同期を維持させつつ、低消費電力化を図ることが可能な、新規かつ改良された送信装置、および通信システムを提案する。

【課題を解決するための手段】

【0008】

本開示によれば、データ送信の期間に対応する第１動作モードあるいはデータ送信の休止期間に対応する第２動作モードを示すモード信号に基づいて、上記第１動作モードまたは上記第２動作モードで動作し、クロック信号が埋め込まれたデータを送信する送信回路と、上記第１動作モードと上記第２動作モードとを切り替えるときにおける、上記送信回路に電力を供給する電源のノイズを低減する電源ノイズ低減回路と、を備える、送信装置が、提供される。

【0009】

また、本開示によれば、クロック信号が埋め込まれたデータを送信する送信装置と、受信されたデータから上記クロック信号を抽出し、抽出された上記クロック信号に同期した同期化クロック信号を生成するＣＤＲ（Clock Data Recovery）回路を備える受信装置と、を備え、上記送信装置は、データ送信の期間に対応する第１動作モードあるいはデータ送信の休止期間に対応する第２動作モードを示すモード信号に基づいて、上記第１動作モードまたは上記第２動作モードで動作し、クロック信号が埋め込まれたデータを送信する送信回路と、上記第１動作モードと上記第２動作モードとを切り替えるときにおける、上記送信回路に電力を供給する電源のノイズを低減する電源ノイズ低減回路と、を備える、通信システムが、提供される。

【発明の効果】

【0010】

本開示によれば、受信装置におけるＣＤＲの同期を維持させつつ、低消費電力化を図ることが、できる。

【0011】

なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握されうる他の効果が奏されてもよい。

【図面の簡単な説明】

【0012】

【図1】本実施形態に係る通信システムの構成の一例を示す説明図である。

【図2】本実施形態に係る受信装置の構成の一例を示すブロック図である。

【図3】高速モードと低電力モードとを切り替えることが可能な送信装置の構成の一例を示す説明図である。

【図4】図３に示す送信装置における動作モードが切り替わるときにおける動作の一例を示す説明図である。

【図5】本実施形態に係る送信装置の構成の一例を示す説明図である。

【図6】本実施形態に係る送信装置の構成の他の例を示す説明図である。

【図7】動作モードが切り替わるときにおける送信装置の動作の第１の例を示す説明図である。

【図8】動作モードが切り替わるときにおける送信装置の動作の第２の例を示す説明図である。

【図9】本実施形態に係る送信装置が備える電源ノイズ低減回路の構成の第１の例を示す説明図である。

【図10】図９に示す電源ノイズ低減回路の動作を説明するための説明図である。

【図11】本実施形態に係る送信装置が備える電源ノイズ低減回路の構成の第２の例を示す説明図である。

【図12】図１１に示す電源ノイズ低減回路の動作を説明するための説明図である。

【図13】本実施形態に係る送信装置が備える電源ノイズ低減回路の構成の他の例を示す説明図である。

【図14】図１３に示す電源ノイズ低減回路の動作を説明するための説明図である。

【図15】ＳＬＶＳ－ＥＣが用いられる本実施形態に係る通信システムの構成の一例を示す説明図である。

【図16】図１５に示す画像センサとＤＳＰとの間における１フレームの画像データの伝送に用いられるフォーマットの一例を示す説明図である。

【図17】ヘッダの構造の一例を示す説明図である。

【図18】図１７に示すヘッダに含まれる各種データを説明するための説明図である。

【図19】ヘッダ情報とＣＲＣ符号の１つの組を構成するビット配列の一例を示す説明図である。

【図20】図１５に示す通信システムにおけるデータの伝送の一例を示す説明図である。

【発明を実施するための形態】

【0013】

以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。

【0014】

また、以下では、下記に示す順序で説明を行う。
１．本実施形態に係る通信システム
［１］本実施形態に係る通信システム
［２］本実施形態に係る通信システムにおいて奏される効果
［３］本実施形態に係る通信システムの適用例

【0015】

（本実施形態に係る通信システム）
［１］本実施形態に係る通信システム
図１は、本実施形態に係る通信システム１０００の構成の一例を示す説明図である。通信システム１０００は、例えば、送信装置１００と、受信装置２００とを有する。

【0016】

送信装置１００と受信装置２００とは、例えば、伝送路Ｔを介してデータの送受信を行う。

【0017】

通信システム１０００は、例えば、ＰＣＩ（Peripheral Component Interconnect） Ｅｘｐｒｅｓｓ、ＵＳＢ（Universal Serial Bus）３.ｘ、Ｄｉｓｐｌａｙ Ｐｏｒｔ、ＭＩＰＩ（Mobile Industry Processor Interface） Ｍ－ＰＨＹ、ＶｂｙＯｎｅ、ＳＬＶＳ－ＥＣ（Scalable Low Voltage Signaling with Embedded Clock）などの、有線または無線で通信を行うことが可能な任意の、受信同期にＣＤＲを使用するエンベディッドクロック方式のシリアル通信に、適用される。つまり、伝送路Ｔとしては、例えば、受信同期にＣＤＲを使用するエンベディッドクロック方式のシリアル通信で利用される、任意の伝送路が、挙げられる。本実施形態に係る通信システムの適用例については、後述する。

【0018】

以下では、伝送路Ｔが差動信号線であり、送信装置１００と受信装置２００とが差動信号によりデータの送受信を行う場合を例に挙げて、送信装置１００および受信装置２００それぞれの構成の一例を説明する。

【0019】

［１－１］受信装置２００
受信装置２００は、送信装置１００から送信されたデータを受信する機能を有する装置である。受信装置２００は、少なくとも、受信されたデータからクロック信号を抽出し、抽出されたクロック信号に同期した同期化クロック信号を生成するＣＤＲ回路を備える。

【0020】

また、受信装置２００は、例えば、同期化クロック信号に基づき送信装置１００から送信されたデータを復号化してもよい。復号化されたデータは、例えば、受信装置２００の外部装置、または、受信装置２００が備えるプロセッサによって、処理される。

【0021】

図２は、本実施形態に係る受信装置２００の構成の一例を示すブロック図である。受信装置２００は、例えば、レシーバ回路２０２と、ＣＤＲ回路２０４と、シリアル－パラレル変換回路２０６と、デコーダ２０８とを備える。図２では、ＣＤＲ回路２０４を「ＣＤＲ」と示し、デコーダ２０８を「Ｄｅｃｏｄｅｒ」と示している。

【0022】

受信装置２００は、例えば、受信装置２００が備えているバッテリなどの内部電源（図示せず）から供給される電力、または、受信装置２００に接続されている外部電源から供給される電力などによって、駆動する。

【0023】

レシーバ回路２０２は、差動信号線に流れる電流を電圧信号に変換する。変換された電圧信号は、クロック信号が埋め込まれたデータに対応する信号である。

【0024】

レシーバ回路２０２としては、例えばオペアンプを用いた電流－電圧変換回路が、挙げられる。

【0025】

ＣＤＲ回路２０４は、電圧信号からデータに同期したクロック信号（以下、「同期化クロック信号」と示す。）を生成する。ＣＤＲ回路２０４は、電圧信号からクロック信号を抽出し、抽出されたクロック信号に同期した同期化クロック信号を生成する。ＣＤＲ回路２０４としては、例えばＰＬＬ（Phase Locked Loop）を用いた回路が挙げられる。

【0026】

シリアル－パラレル変換回路２０６は、受信されたシリアルデータをパラレルデータに変換して、多重分離を行う。

【0027】

デコーダ２０８は、シリアル－パラレル変換回路２０６により多重分離された信号をデコードする。

【0028】

受信装置２００は、例えば図２に示す構成を有することによって、送信装置１００から送信されたデータを受信する。

【0029】

なお、本実施形態に係る受信装置２００の構成は、図２に示す例に限られない。

【0030】

例えば、“図２に示すシリアル－パラレル変換回路２０６およびデコーダ２０８”または“図２に示すデコーダ２０８”は、受信装置２００の外部の回路であってもよい。

【0031】

また、図２では、伝送路Ｔが差動信号線である場合に対応する受信装置２００の構成の一例を示したが、受信装置２００は、伝送路Ｔに対応する構成をとることが可能である。

【0032】

［１－２］送信装置１００
本実施形態に係る送信装置１００は、データ送信の期間に対応する第１動作モードと、データ送信の休止期間に対応する第２動作モードとを切り替えることが可能な、エンベディッドクロック方式の信号を送信する装置である。第１動作モードは、上述した高速モードに該当し、第２動作モードは、上述した低電力モードに該当する。以下では、第１動作モードを高速モードと示し、第２動作モードを低電力モードと示す。

【0033】

本実施形態に係るデータ送信の休止期間としては、例えば画像データのブランキング期間などの、データ送信の期間に送信されるデータの送信が行われない任意の期間が、挙げられる。

【0034】

送信装置１００の構成の一例を説明する前に、高速モードと低電力モードとを切り替えることが可能な送信装置の構成の一例について説明する。

【0035】

［１－２－１］高速モードと低電力モードとを切り替えることが可能な送信装置の構成
図３は、高速モードと低電力モードとを切り替えることが可能な送信装置１０の構成の一例を示す説明図である。

【0036】

送信装置１０は、例えば、エンコーダ１２と、送信回路１４とを備え、入力されたデータに対してクロック信号が埋め込まれたデータを送信する。図３では、エンコーダ１２を「Ｅｎｃｏｄｅｒ」と示している。

【0037】

送信装置１０に入力されるデータとしては、例えば、撮像デバイスにおける撮像により生成された画像データや、記録媒体から読み出されたデータなどの、任意のデータが挙げられる。また、送信装置１０にアナログ信号が入力される場合、送信装置１０は、当該アナログ信号をアナログ－デジタル変換し、変換されたデータに対してクロック信号が埋め込まれたデータを送信してもよい。

【0038】

送信装置１０は、例えば、送信装置１０が備えているバッテリなどの内部電源（図示せず）から供給される電力、または、送信装置１０はに接続されている外部電源から供給される電力などによって、駆動する。

【0039】

エンコーダ１２は、例えば、撮像デバイスにおける撮像により生成された画像データや、記録媒体から読み出されたデータなど、任意のデータをエンコードする。エンコーダ１２は、例えば８ｂ１０ｂエンコード方式などの任意のエンコード方式で、データをエンコードする。

【0040】

なお、エンコーダ１２にアナログ信号が入力される場合、エンコーダ１２は、当該アナログ信号をアナログ－デジタル変換して、エンコードを行ってもよい。また、送信装置１０はエンコーダ１２を備えず、送信装置１０には、送信装置１０の外部のエンコーダによりエンコードされたデータが入力されてもよい。

【0041】

送信回路１４は、例えば、クロック信号生成回路１６と、パラレル－シリアル変換回路１８と、ドライバ２０とを備え、クロック信号が埋め込まれたデータを送信する。また、送信回路１４は、クロック信号生成回路１６から出力されるクロック信号を分周する分周回路を備えていてもよい。

【0042】

クロック信号生成回路１６は、送信装置１０におけるクロック信号生成部の役目を果たし、クロック信号を生成する。クロック信号生成回路１６は、高速モードに対応する第１クロック信号、または、低電力モードに対応する、第１クロック信号よりも低い周波数の第２クロック信号を、生成する。クロック信号生成回路１６は、データ送信の期間に第１クロック信号を生成し、データ送信の休止期間に第２クロック信号を生成する。例えば、送信装置１０におけるデータの送信速度が５［Ｇｂｐｓ］の場合、クロック信号生成回路１６が生成する第１クロック信号としては、周波数が２．５［ＧＨｚ］のクロック信号が、挙げられる。

【0043】

クロック信号生成回路１６は、例えば、第１クロック信号生成回路（図示せず）と、第２クロック信号を生成する役目を果たす第２クロック信号生成回路（図示せず）とを備える。

【0044】

第１クロック信号生成回路（図示せず）は、第１クロック信号を生成する役目を果たす。第１クロック信号生成回路（図示せず）としては、例えばＰＬＬを用いた回路が挙げられる。

【0045】

第２クロック信号生成回路（図示せず）は、第２クロック信号を選択的に生成する役目を果たす。ここで、第２クロック信号を選択的に生成するとは、例えば、第２クロック信号生成回路（図示せず）が、データ送信の休止期間に第２クロック信号を生成し、また、データ送信の期間には第２クロック信号を生成しないことを意味する。

【0046】

第２クロック信号を生成する場合、第２クロック信号生成回路（図示せず）は、生成した第２クロック信号を出力する。また、第２クロック信号を生成しない場合、第２クロック信号生成回路（図示せず）は、第１クロック信号生成回路（図示せず）において生成された第１クロック信号を出力する。

【0047】

第２クロック信号生成回路（図示せず）は、第１クロック信号生成回路（図示せず）において生成された第１クロック信号と、モード信号Ｓ１とに基づいて、第２クロック信号を選択的に生成する。

【0048】

本実施形態に係るモード信号Ｓ１とは、第１動作モード（高速モード）または第２の動作モード（低電力モード）を示す信号であり、ハイレベルの信号であるかローレベルの信号であるかによって、各動作モードを示す。以下では、ローレベルのモード信号Ｓ１が高速モードを示し、ハイレベルのモード信号Ｓ１が低電力モードを示す場合を例に挙げる。なお、ハイレベルのモード信号Ｓ１が高速モードを示し、ローレベルのモード信号Ｓ１が低電力モードを示していてもよい。モード信号Ｓ１は、例えば、送信装置（例えば送信装置１００、送信装置１０）が備えるプロセッサ（図示せず）または外部装置により生成される。

【0049】

第２クロック信号生成回路（図示せず）は、例えば、第１クロック信号の波形を整形することにより、第２クロック信号を生成する。より具体的には、第２クロック信号生成回路（図示せず）は、例えば、第１クロック信号のハイレベルのパルスを削除し、第１クロック信号のローレベルのパルスを埋めることにより、第１クロック信号の波形を整形して、第２クロック信号を生成する。

【0050】

第１クロック信号、または、第１クロック信号の波形が整形された第２クロック信号を出力する第２クロック信号生成回路（図示せず）は、例えば論理回路により実現される。

【0051】

なお、第２クロック信号生成回路（図示せず）は、上記に示す例に限られない。例えば、第２クロック信号生成回路（図示せず）は、“分周回路で第１クロック信号から第２クロック信号を発生させ、第１クロック信号または第２クロック信号を、セレクタで切り替えて出力する構成”であってもよい。

【0052】

パラレル－シリアル変換回路１８は、クロック信号生成回路１６から出力されるクロック信号（第１クロック信号、または第２クロック信号）に基づき動作し、エンコーダ１２から出力されるパラレルデータを、クロック信号が埋め込まれたシリアルデータに変換する。パラレル－シリアル変換回路１８は、例えば、マルチプレクサ、Ｄ型フリップフロップ、およびセレクタで構成される。

【0053】

ドライバ２０は、差動信号線を電流駆動することにより、クロック信号が埋め込まれたシリアルデータを送信する。

【0054】

送信装置１０は、例えば図３に示す構成を有する。

【0055】

ここで、クロック信号生成回路１６は、例えば、データ送信の期間に対応する高速モードのときに第１クロック信号を生成し、データ送信の休止期間に対応する低電力モードのときに第２クロック信号を生成する。つまり、送信回路１４は、データ送信の休止期間に対応する低電力モードのときには、データ送信のための第１クロック信号（高速クロック）よりも周波数が低い第２クロック信号（低速クロック）で動作する。よって、データ送信の休止期間に対応する低電力モードで動作するときにおける送信装置１０の消費電力は、データ送信の期間に対応する高速モードで動作するときにおける送信装置１０の消費電力よりも、低減される。

【0056】

また、送信回路１４はクロック信号が埋め込まれたデータを送信する。

【0057】

したがって、図３に示す送信装置１０は、低消費電力化を図りつつ、クロック信号が埋め込まれたデータを送信することが可能である。

【0058】

しかしながら、図３に示す送信装置１０において高速モードと低電力モードとが切り替えられたときには、送信装置１０における消費電流が変化して送信装置１０の電源電圧が変動し、その結果、送信装置１０が送信する信号に大きなジッタが生じる恐れがある。

【0059】

図４は、図３に示す送信装置１０における動作モードが切り替わるときにおける動作の一例を示す説明図である。図４では、モード信号Ｓ１、各動作モードにおける送信回路電流（例えば送信回路１４における消費電流）、各動作モードにおいて電源から供給される電源電圧、およびジッタトレンドの一例が、示されている。なお、図４に示す各種数値は一例である。

【0060】

図４のＡに示すように、高速モードから低電力モードへと切り替わったときには、送信回路電流が減り、その結果、送信信号に大きなジッタが発生してしまう。また、図４のＢに示すように、低電力モードから高速モードへと切り替わったときには、送信回路電流が増え、その結果、送信信号に大きなジッタが発生してしまう。

【0061】

したがって、通信システムを構成する送信装置として、図３に示す送信装置１０が用いられる場合には、受信装置においてＣＤＲが追従することができず、エラーが発生する恐れがある。

【0062】

［１－２－２］送信装置１００の概要
そこで、本実施形態に係る送信装置１００は、図３に示す送信装置１０の構成に加えて、電源ノイズ低減回路をさらに備えることにより、動作モードが切り替わるときの電源変動を緩やかにして、ジッタ変動を緩やかにする。

【0063】

送信装置１００は、基本的に図３に示す送信装置１０と同様の構成（変形例も含む。）を有するので、低消費電力化を図りつつ、クロック信号が埋め込まれたデータを送信することができる。また、送信装置１００は、動作モードが切り替わるときの電源変動を緩やかにして、ジッタ変動を緩やかにするので、送信装置１００が送信する信号を受信する受信装置２００は、ＣＤＲの同期を維持することが可能である。

【0064】

したがって、送信装置１００によって、受信装置２００におけるＣＤＲの同期を維持させつつ、送信装置１００の低消費電力化を図ることが可能な通信システム１０００が、実現される。

【0065】

［１－２－３］送信装置１００の構成
図５は、本実施形態に係る送信装置１００の構成の一例を示す説明図である。また、図６は、本実施形態に係る送信装置１００の構成の他の例を示す説明図である。

【0066】

送信装置１００は、例えば、エンコーダ１０２と、送信回路１０４と、電源ノイズ低減回路１０６とを備える。図５では、エンコーダ１０２を「Ｅｎｃｏｄｅｒ」と示している。

【0067】

また、送信装置１００は、例えば、送信装置１００全体を制御するプロセッサ（図示せず）を備えていてもよい。送信装置１００は、例えば、送信装置１００が備えるプロセッサ（図示せず）、または、外部装置（例えば、プロセッサ（図示せず）と同様の機能を有する装置）により、各期間（データ送信の期間、データ送信の休止期間）の動作が制御される。より具体的には、例えば、送信装置１００が備えるプロセッサ（図示せず）などから伝達される“モード信号Ｓ１”、または、“モード信号Ｓ１およびモード切替予告信号Ｓ２（後述する）”によって、各期間（データ送信の期間、データ送信の休止期間）における送信装置１００の動作が制御される。

【0068】

送信装置１００は、例えば、送信装置１００が備えているバッテリなどの内部電源（図示せず）から供給される電力、または、送信装置１００に接続されている外部電源から供給される電力などによって、駆動する。以下では、送信装置１００が備えている内部電源や送信装置１００に接続されている外部電源などの、送信装置１００の構成要素に電力を供給する電源を総称して、「電源」と示す場合がある。

【0069】

図５に示す送信装置１００と図６に示す送信装置１００との相違点は、電源ノイズ低減回路１０６に入力される信号である。より具体的には、図５に示す電源ノイズ低減回路１０６にはモード信号Ｓ１が入力されているのに対して、図５に示す電源ノイズ低減回路１０６には、モード信号Ｓ１およびモード切替予告信号Ｓ２が入力されている。なお、送信装置１００は、電源ノイズ低減回路１０６にモード切替予告信号Ｓ２のみが入力される構成をとることも可能である。

【0070】

ここで、本実施形態に係るモード切替予告信号Ｓ２とは、第１動作モード（高速モード）と第２動作モード（低電力モード）とが切り替えられることを予告する信号である。モード切替予告信号Ｓ２としては、電源ノイズ低減回路１０６がどのモードに切り替わるかを特定することが可能な、任意の形式の信号が、挙げられる。

【0071】

モード切替予告信号Ｓ２は、例えば、モード信号Ｓ１と同様に、送信装置１００が備えるプロセッサ（図示せず）または外部装置により生成される。モード信号Ｓ１およびモード切替予告信号Ｓ２を生成する、送信装置１００が備えるプロセッサ（図示せず）などは、変更するモードに対応する信号レベルのモード信号Ｓ１を出力する前に、変更後のモードに対応するモード切替予告信号Ｓ２を、出力する。

【0072】

［１－２－３－１］エンコーダ１０２、および送信回路１０４
エンコーダ１０２は、図３に示すエンコーダ１２と同様の機能、構成を有し、撮像デバイスにおける撮像により生成された画像データや、記録媒体から読み出されたデータなど、任意のデータをエンコードする。なお、エンコーダ１０２にアナログ信号が入力される場合、エンコーダ１０２は、当該アナログ信号をアナログ－デジタル変換して、エンコードを行ってもよい。また、送信装置１００はエンコーダ１０２を備えず、送信装置１００には、送信装置１００の外部のエンコーダによりエンコードされたデータが入力されてもよい。

【0073】

送信回路１０４は、例えば図３に示す送信回路１４と同様に、クロック信号生成回路１０８から伝達されるクロック信号（第１クロック信号、または第２クロック信号）に基づき動作し、クロック信号が埋め込まれたデータを送信する。送信回路１０４は、例えば、図３に示すクロック信号生成回路１６、パラレル－シリアル変換回路１８、およびドライバ２０それぞれと同様の機能、構成を有する、クロック信号生成回路１０８とパラレル－シリアル変換回路１１０とドライバ１１２とを備える。

【0074】

エンコーダ１０２、および送信回路１０４を備えることによって、送信装置１００は、図３に示す送信装置１０と同様に、クロック信号が埋め込まれたデータを送信することができる。

【0075】

なお、送信回路１０４の構成は、図５、図６に示す構成に限られない。例えば、送信回路１０４は、モード信号Ｓ１に基づいて、第１動作モード（高速モード）と第２の動作モード（低電力モード）とを切り替えると共に、クロック信号が埋め込まれたデータを送信することが可能な、任意の構成をとることが可能である。

【0076】

［１－２－３－２］電源ノイズ低減回路１０６
電源ノイズ低減回路１０６は、高速モードと低電力モードとを切り替えるときにおける送信回路１０４に電力を供給する電源のノイズを低減する。

【0077】

電源ノイズ低減回路１０６は、高速モードと低電力モードとを切り替える時点（以下、「モード切り替え時点」と示す。）の電源のノイズを低減し、または、モード切り替え時点よりも後の電源のノイズを低減する。電源ノイズ低減回路１０６は、例えば、モード切り替え時点よりも前に、電源から放出するあるいは電源に流し込む追加電流を、漸増させることあるいは漸減させることによって、モード切り替え時点の電源のノイズを低減する。また、電源ノイズ低減回路１０６は、例えば、モード切り替え時点よりも後に、追加電流を漸増させることあるいは漸減させることによって、モード切り替え時点よりも後の電源のノイズを低減する。電源ノイズ低減回路１０６において電源から追加電流を放出する期間、および電源に追加電流を流しこむ期間それぞれは、例えば、ＣＤＲが追従する周波数程度に対応する期間に設定される。

【0078】

モード切り替え時点よりも後の電源のノイズの低減は、電源ノイズ低減回路１０６がモード信号Ｓ１に基づき動作することによって、実現される。つまり、電源ノイズ低減回路１０６は、モード信号Ｓ１に基づいて、モード切り替え時点よりも後における電源のノイズを低減する。

【0079】

また、モード切り替え時点の電源のノイズの低減は、電源ノイズ低減回路１０６がモード信号Ｓ１およびモード切替予告信号Ｓ２に基づき動作することによって、実現される。電源ノイズ低減回路１０６は、モード切替予告信号Ｓ２に基づいて、モード切り替え時点よりも前に、電源のノイズの低減のための動作を開始する。また、電源ノイズ低減回路１０６は、モード信号Ｓ１に基づいて、電源のノイズの低減のための動作を終了する。つまり、電源ノイズ低減回路１０６は、モード信号Ｓ１およびモード切替予告信号Ｓ２に基づいて、モード切り替え時点の電源のノイズを低減する。

【0080】

なお、例えばモード切替予告信号Ｓ２が取得されてからモードが切り替わるまでの時間間隔が設定されている場合、電源ノイズ低減回路１０６は、設定されている当該時間間隔に基づいて、電源のノイズの低減のための動作を終了することが可能である。つまり、電源ノイズ低減回路１０６は、モード切替予告信号Ｓ２のみに基づいて、モード切り替え時点の電源のノイズを低減する構成であってもよい。

【0081】

さらに述べれば、電源ノイズ低減回路１０６がモード信号Ｓ１およびモード切替予告信号Ｓ２に基づき動作することによって、送信装置１００では、モード切り替え時点の電源のノイズの低減と、モード切り替え時点よりも後の電源のノイズの低減との双方によって、電源のノイズを低減することが可能である。

【0082】

ここで、高速モードから低電力モードへの動作モード切り替えと、低電力モードから高速モードへの動作モード切り替えとでは、電源のノイズの低減方法が異なる。

【0083】

また、モード切り替え時点よりも後の電源のノイズの低減方法と、モード切り替え時点の電源のノイズの低減方法とは、異なる。

【0084】

以下、動作モードが切り替わるときにおける送信装置１００の動作の例、および電源ノイズ低減回路１０６の構成の一例について、説明する。

【0085】

まず、動作モードが切り替わるときにおける送信装置１００の動作の例を示す。

【0086】

（Ａ）動作モードが切り替わるときにおける送信装置１００の動作の第１の例
図７は、動作モードが切り替わるときにおける送信装置１００の動作の第１の例を示す説明図であり、図５に示す送信装置１００において、モード切り替え時点よりも後に電源のノイズの低減が図られる場合における動作の一例を示している。図７では、モード信号Ｓ１、各動作モードにおける送信回路電流（例えば送信回路１０４における消費電流）、電源ノイズ低減回路１０６が供給する追加電流、各動作モードにおいて電源から供給される電源電圧、およびジッタトレンドの一例が、示されている。なお、図７に示す各種数値は一例である。

【0087】

図７のＡに示すように、高速モードから低電力モードへとモード切り替わったときには送信回路電流が減るので、電源ノイズ低減回路１０６は、漸減する追加電流を電源から放出する。また、図７のＢに示すように、低電力モードから高速モードへとモード切り替わったときには送信回路電流が増えるので、電源ノイズ低減回路１０６は、漸減する追加電流を電源に流し込む。

【0088】

例えば上記のように電源ノイズ低減回路１０６が動作することによって、図７のＡ、図７のＢに示すように、動作モードが切り替わるときの電源電圧の変動は緩やかになり、ジッタ変動も緩やかになる。また、図７のＡおよび図７のＢより、高速モードから低電力モードへの動作モード切り替えと、低電力モードから高速モードへの動作モード切り替えとでは、電源のノイズの低減方法が異なることが分かる。

【0089】

（Ｂ）動作モードが切り替わるときにおける送信装置１００の動作の第２の例
図８は、動作モードが切り替わるときにおける送信装置１００の動作の第２の例を示す説明図であり、図６に示す送信装置１００において、モード切り替え時点の電源のノイズの低減が図られる場合における動作の一例を示している。図８では、図７と同様に、モード信号Ｓ１、各動作モードにおける送信回路電流、電源ノイズ低減回路１０６が供給する追加電流、各動作モードにおいて電源から供給される電源電圧、およびジッタトレンドの一例が、示されている。なお、図８に示す各種数値は一例である。

【0090】

上述したように、電源ノイズ低減回路１０６は、モード切替予告信号Ｓ２に基づいてモード切り替え時点よりも前に電源のノイズの低減のための動作を開始し、モード切り替え時点の電源のノイズの低減を図る。また、電源ノイズ低減回路１０６は、例えば、モード信号Ｓ１に基づいて、または、設定されている時間間隔に基づいて、電源のノイズの低減のための動作を終了する。

【0091】

図７を参照して説明したように、高速モードから低電力モードへとモード切り替わったときには送信回路電流が減る。よって、図８のＡに示すように、電源ノイズ低減回路１０６は、漸増する追加電流を電源に流し込み、モード切り替え時点に追加電流を遮断する。

【0092】

また、図７を参照して説明したように、低電力モードから高速モードへとモード切り替わったときには送信回路電流が増える。よって、図８のＢに示すように、電源ノイズ低減回路１０６は、漸増する追加電流を電源から放出し、モード切り替え時点に追加電流を遮断する。

【0093】

例えば上記のように電源ノイズ低減回路１０６が動作することによって、図８のＡ、図８のＢに示すように、動作モードが切り替わるときの電源電圧の変動は緩やかになり、ジッタ変動も緩やかになる。また、図８のＡおよび図８のＢより、高速モードから低電力モードへの動作モード切り替えと、低電力モードから高速モードへの動作モード切り替えとでは、電源のノイズの低減方法が異なることが分かる。

【0094】

（Ｃ）動作モードが切り替わるときにおける送信装置１００の動作の他の例
動作モードが切り替わるときにおける送信装置１００の動作の例は、上記（Ａ）に示す第１の例および上記（Ｂ）に示す第２の例に限られない。

【0095】

例えば、送信装置１００は、図７のＡおよび図８のＢを組み合わせた動作、または、図８のＡおよび図７のＢを組み合わせた動作によって、電源のノイズを低減することが可能である。上記のような上記（Ａ）に示す第１の例および上記（Ｂ）に示す第２の例の組み合わせ動作は、例えば、電源ノイズ低減回路１０６がモード信号Ｓ１およびモード切替予告信号Ｓ２に基づき動作することによって、実現される。

【0096】

上記のような上記（Ａ）に示す第１の例および上記（Ｂ）に示す第２の例の組み合わせ動作が行われる場合でも、上記（Ａ）に示す第１の例および上記（Ｂ）に示す第２の例と同様に、動作モードが切り替わるときの電源電圧の変動は緩やかになり、ジッタ変動も緩やかになる。

【0097】

次に、電源ノイズ低減回路１０６の構成の一例を示す。

【0098】

図９は、本実施形態に係る送信装置１００が備える電源ノイズ低減回路１０６の構成の第１の例を示す説明図であり、図７のＡおよび図７のＢに示す動作を実現することが可能な電源ノイズ低減回路１０６の構成の一例を示している。

【0099】

また、図１０は、図９に示す電源ノイズ低減回路１０６の動作を説明するための説明図である。図１０に示すＡは、モード信号Ｓ１の一例を示しており、図１０に示すＢは、図９に示す電流Ｉ（追加電流に該当する。以下、同様とする。）の一例を示している。

【0100】

図９に示すように、電源ノイズ低減回路１０６は、複数の容量素子Ｃ１、Ｃ２を含む。容量素子Ｃ１、Ｃ２としては、キャパシタが挙げられる。また、容量素子Ｃ１、Ｃ２は、寄生容量であってもよい。なお、図９では、複数の容量素子として、容量素子Ｃ１、Ｃ２という２つの容量素子を示しているが、電源ノイズ低減回路１０６は、３つ以上の容量素子を含んでいてもよい。

【0101】

また、図９に示す電源ノイズ低減回路１０６は、複数のスイッチングトランジスタを含み、スイッチングトランジスタそれぞれは、モード信号Ｓ１に基づいてがオン状態（導通状態）またはオフ状態（非導通状態）となる。電源ノイズ低減回路１０６を構成するスイッチングトランジスタとしては、例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）やＴＦＴ（Thin Film Transistor）などのＦＥＴ（Field-Effect Transistor）や、バイポーラトランジスタなどが挙げられる。また、電源ノイズ低減回路１０６を構成するスイッチングトランジスタの極性は、図９など本明細書において示す例に限られず、各トランジスタの制御端子に印加される信号に応じて、変わりうる。

【0102】

図９に示す電源ノイズ低減回路１０６では、モード信号Ｓ１に基づいて、複数の容量素子Ｃ１、Ｃ２が直列に接続されることと、複数の容量素子Ｃ１、Ｃ２が並列に接続されることとが、切り替えられる。より具体的には、電源ノイズ低減回路１０６は、複数の容量素子Ｃ１、Ｃ２を直列に接続することによって、漸減する追加電流を電源に流し込む。また、電源ノイズ低減回路１０６は、複数の容量素子Ｃ１、Ｃ２を並列に接続することによって、漸減する追加電流を電源から放出する。図９に示す電源ノイズ低減回路１０６は、容量の電荷を充放電することによって、電源のノイズを低減する。

【0103】

例えば図９に示す構成を有する電源ノイズ低減回路１０６を備えることによって、送信装置１００では、図７のＡおよび図７のＢに示す動作が実現される。

【0104】

なお、図７のＡおよび図７のＢに示す動作を実現するための電源ノイズ低減回路１０６の構成は、図９に示す例に限られない。例えば、電源ノイズ低減回路１０６は、後述する第２の例に示すような、微分回路と積分回路との切り替えによって、図７のＡおよび図７のＢに示す動作を実現することも可能である。

【0105】

図１１は、本実施形態に係る送信装置１００が備える電源ノイズ低減回路１０６の構成の第２の例を示す説明図であり、図７のＡおよび図８のＢに示す動作を実現することが可能な電源ノイズ低減回路１０６の構成の一例を示している。

【0106】

また、図１２は、図１１に示す電源ノイズ低減回路１０６の動作を説明するための説明図である。

【0107】

図１１に示すように、電源ノイズ低減回路１０６は、容量素子Ｃと、抵抗素子Ｗとを含む。また、図１１に示す電源ノイズ低減回路１０６は、複数のスイッチングトランジスタを含む。容量素子Ｃとしては、キャパシタが挙げられる。また、容量素子Ｃは、寄生容量であってもよい。抵抗素子としては、例えば、抵抗器が挙げられる。

【0108】

図１１に示す電源ノイズ低減回路１０６では、モード信号Ｓ１およびモード切替予告信号Ｓ２に基づいて、図１１のＡに示す容量素子Ｃと抵抗素子Ｒとで微分回路を構成することと、図１１のＡに示す容量素子Ｃと抵抗素子Ｒとで積分回路を構成することとが、切り替えられる。より具体的には、電源ノイズ低減回路１０６は、容量素子Ｃと抵抗素子Ｒとで微分回路を構成することによって、漸減する追加電流を電源から放出する。また、電源ノイズ低減回路１０６は、容量素子Ｃと抵抗素子Ｒとで積分回路を構成することによって、電源ノイズ低減回路１０６は、漸増する追加電流を電源から放出する。図１１に示す電源ノイズ低減回路１０６は、例えば、電源と基準電位点（例えばグランド）との間に設けられるスイッチングトランジスタのオン／オフによって、追加電流を電源から放出する。

【0109】

例えば図１１に示す構成を有する電源ノイズ低減回路１０６を備えることによって、送信装置１００では、図７のＡおよび図８のＢに示す動作が実現される。

【0110】

なお、図７のＡおよび図８のＢに示す動作を実現するための電源ノイズ低減回路１０６の構成は、図１１に示す例に限られない。例えば、電源ノイズ低減回路１０６は、上述した第１の例に示すような、複数の容量素子を直列に接続することと、複数の容量素子を並列に接続することとの切り替えによって、図７のＡおよび図８のＢに示す動作を実現することも可能である。

【0111】

なお、電源ノイズ低減回路１０６の構成は、図９、図１１に示す例に限られない。

【0112】

例えば、電源ノイズ低減回路１０６は、送信回路１０４に電力を供給する電源とは異なる他の電源を利用して、動作モードを切り替えるときにおける電源のノイズを低減することも可能である。

【0113】

図１３は、本実施形態に係る送信装置が備える電源ノイズ低減回路１０６の構成の他の例を示す説明図であり、図７のＡおよび図７のＢに示す動作を実現することが可能な電源ノイズ低減回路１０６の構成の他の例を示している。

【0114】

また、図１４は、図１３に示す電源ノイズ低減回路１０６の動作を説明するための説明図である。図１３に示すＡは、モード信号Ｓ１の一例を示しており、図１４に示すＢは、電源電流の一例を示している。

【0115】

図１３に示す電源ノイズ低減回路１０６は、スイッチング素子と容量素子とを含み、モード信号Ｓ１に基づいて、他の電源から容量で電流を引き込み、または、電流を放出する。

【0116】

よって、例えば図１３に示す構成を有する電源ノイズ低減回路１０６を備える場合でも、送信装置１００では、図７のＡおよび図７のＢに示す動作を実現することが可能である。

【0117】

送信装置１００は、例えば図５または図６に示すように、電源ノイズ低減回路１０６を備える構成を有する。

【0118】

ここで、電源ノイズ低減回路１０６は、例えば図７、図８を参照して説明したように、動作モードが切り替わるときの電源変動を緩やかにして、ジッタ変動を緩やかにするので、送信装置１００が送信する信号を受信する受信装置２００は、ＣＤＲの同期を維持することが可能である。また、送信装置１００は、基本的に図３に示す送信装置１０と同様の構成（変形例も含む。）を有するので、低消費電力化を図りつつ、クロック信号が埋め込まれたデータを送信することができる。

【0119】

したがって、送信装置１００は、受信装置２００におけるＣＤＲの同期を維持させつつ、送信装置１００の低消費電力化を図ることができる。

【0120】

［２］本実施形態に係る通信システムにおいて奏される効果
本実施形態に係る通信システムでは、例えば下記に示す効果が奏される。なお、本実施形態に係る通信システムにより奏される効果が、下記に示す例に限られないことは、言うまでもない。
・受信同期にＣＤＲを使用するエンベディッドクロック方式の通信インターフェイスにおいて、高速モードから低電力モードへと切り替えるときのジッタを低減することができる。
・上記ジッタが低減されることによって、低電力モードの間も受信装置２００が備える受信回路側のクロック同期を維持することができるので、低電力モードから高速モードへ再度切り替わったときに、即座に高速データ伝送を再開することができる。
・上記のように即座に高速データ伝送を再開することが可能となることによって、高速モードから低電力モードへの頻繁な切り替えが可能となり、通信システム全体としての消費電力を低減することができる。
・通信システム全体としての消費電力が低減されることによって、通信システムにおける通信全体のデータ転送効率（換言すると、電力効率）を向上させることができる。

【0121】

［３］本実施形態に係る通信システムの適用例
以上、本実施形態に係る通信システムの構成要素として、送信装置を挙げて説明したが、本実施形態は、かかる形態に限られない。本実施形態は、例えば、“自動車や、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、人工衛星、探査機などの、任意の移動体において利用される画像センサ”や、“工場や物流システムなどで利用される産業用画像センサ”、“ＩＴＳ（Intelligent Transport Systems）において利用される画像センサ”、“防犯用画像センサ”など、様々な画像センサに適用することができる。また、本実施形態は、例えば、“画像センサを備える上記移動体など、画像センサを備える任意の装置”、“デジタルスチルカメラやデジタルビデオカメラなどの撮像装置”、“ＰＣ（Personal Computer）やサーバなどのコンピュータ”、“タブレット型の装置”、“ゲーム機”など、送信機能を有する任意の機器（またはシステム）に適用することができる。

【0122】

また、本実施形態に係る通信システムの構成要素として、受信装置を挙げて説明したが、本実施形態は、かかる形態に限られない。本実施形態は、例えば、“ＤＳＰ（Digital Signal Processor）などのプロセッサ”、“表示装置”、“ＡＤＡＳ（Advanced Driving Assistant System）などの移動体の移動支援システム”など、本実施形態に係る送信装置から送信された信号を受信する機能を有する、任意の機器（またはシステム）に適用することができる。本実施形態は、本実施形態に係る送信装置が適用される任意の機器（またはシステム）に適用することができる。

【0123】

また、上述したように、本実施形態に係る通信システムは、例えば、ＰＣＩ Ｅｘｐｒｅｓｓ、ＵＳＢ３.ｘ、Ｄｉｓｐｌａｙ Ｐｏｒｔ、ＭＩＰＩ Ｍ－ＰＨＹ、ＶｂｙＯｎｅ、ＳＬＶＳ－ＥＣなどの、有線または無線で通信を行うことが可能な任意の、受信同期にＣＤＲを使用するエンベディッドクロック方式のシリアル通信が行われるシステムに、適用される。

【0124】

以下、本実施形態に係る通信システムを構成する送信装置が画像センサであり、本実施形態に係る通信システムを構成する受信装置がＤＳＰである場合を例に挙げて、ＳＬＶＳ－ＥＣが用いられる本実施形態に係る通信システムについて、説明する。

【0125】

［３－１］ＳＬＶＳ－ＥＣが用いられる通信システムの構成
図１５は、ＳＬＶＳ－ＥＣが用いられる本実施形態に係る通信システム２０００の構成の一例を示す説明図である。

【0126】

通信システム２０００は、本実施形態に係る送信装置として機能する画像センサ３００と、本実施形態に係る受信装置として機能するＤＳＰ４００とを有する。画像センサ３００とＤＳＰ４００とは、例えば異なるＬＳＩ(Large Scale Integrated Circuit)で構成され、撮像装置などの機器に設けられる。画像センサ３００およびＤＳＰ４００は、上記機器が備えているバッテリなどの内部電源（図示せず）から供給される電力、または、上記機器に接続されている外部電源から供給される電力などによって、駆動する。

【0127】

画像センサ３００は、撮像部３０２と、送信部３０４とを備える。

【0128】

撮像部３０２は、例えば、レンズ／撮像素子と信号処理回路とを含んで構成される。レンズ／撮像素子は、例えば、光学系のレンズと、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）やＣＣＤ（Charge Coupled Device）などの撮像素子を複数用いたイメージセンサとで構成される。信号処理回路は、例えば、ＡＧＣ（Automatic Gain Control）回路やＡＤＣ（Analog to Digital Converter）を備え、撮像素子により生成されたアナログ信号をデジタル信号（画像データ）に変換する。そして、信号処理回路は、１フレームの画像を構成する画素データを、１画素のデータずつ順に送信部３０４に伝達する。

【0129】

送信部３０４は、撮像部３０２から伝達された各画素のデータを、例えば撮像部３０２から伝達された順に複数の伝送路に割り当て、複数の伝送路を介して並列にＤＳＰ４００に送信する。図１５では、画像センサ３００とＤＳＰ４００とが８本の伝送路を用いて画像データの伝送が行われる例を示している。以下では、図１５に示す伝送路を「Ｌａｎｅ」と示す場合がある。上述したように、本実施形態に係る伝送理Ｔは、有線の伝送路であってもよいし、無線の伝送路であってもよい。

【0130】

送信部３０４は、例えば図５または図６に示す送信装置１００の構成を含む。また、送信部３０４は、例えば後述するフォーマットのパケットの生成など、ＳＬＶＳ－ＥＣ（受信同期にＣＤＲを使用するエンベディッドクロック方式のシリアル通信一例）に対応する構成を含む。

【0131】

ＤＳＰ４００は、受信部４０２と、処理部４０４とを備える。

【0132】

受信部４０２は、８本の伝送路を介して画像センサ３００から送信された画素データを受信し、各画素のデータを順に処理部４０４に伝達する。

【0133】

受信部４０２は、例えば図２に示す受信装置２００の構成を含む。

【0134】

処理部４０４は、受信部４０２から伝達された画素データに基づいて１フレームの画像を生成し、生成した画像に対して様々な処理を行う。処理部４０４が行う処理としては、例えば、画像データの圧縮、画像の表示制御、記録媒体への画像データの記録などが、挙げられる。

【0135】

通信システム２０００では、例えば図１５に示す構成の画像センサ３００とＤＳＰ４００との間で、画像データの伝送が行われる。

【0136】

［３－２］フォーマット
図１６は、図１５に示す画像センサ３００とＤＳＰ４００との間における１フレームの画像データの伝送に用いられるフォーマットの一例を示す説明図である。

【0137】

図１６のＡは、データの伝送に用いられるパケットの構造を示しており、図１６のＢは、パケットに含まれる各データの一例を示している。

【0138】

図１６のＡに示すように、パケットは、例えば、ヘッダと、画素のデータが格納されるペイロードと、フッタとを含む。１ライン分の画素データが格納されたペイロードに、ヘッダとフッタが付加されることによって１パケットが構成される。また、パケットには、制御コードであるＳｔａｒｔ Ｃｏｄｅと、Ｅｎｄ Ｃｏｄｅとが付加される。

【0139】

図１７は、ヘッダの構造の一例を示す説明図である。

【0140】

ヘッダには、Ｆｒａｍｅ Ｓｔａｒｔ、Ｆｒａｍｅ Ｅｎｄ、Ｌｉｎｅ Ｖａｌｉｄ、Ｌｉｎｅ Ｎｕｍｂｅｒ、Ｈｅａｄｅｒ ＥＣＣ（Error Correction Code）などの、ペイロードに格納されている画素データの付加的なデータが含まれる。

【0141】

図１８は、図１７に示すヘッダに含まれる各種データを説明するための説明図である。

【0142】

Ｆｒａｍｅ Ｓｔａｒｔは、フレームの先頭を示す１［ｂｉｔ］のデータである。例えば、後述する図１６に示す画像データ領域Ａ１１の１ライン目の画素データの伝送に用いられるパケットのヘッダのＦｒａｍｅ Ｓｔａｒｔには、１の値が設定され、他のラインの画素データの伝送に用いられるパケットのヘッダのＦｒａｍｅ Ｓｔａｒｔには、０の値が設定される。

【0143】

Ｆｒａｍｅ Ｅｎｄは、フレームの終端を示す１［ｂｉｔ］のデータである。後述する図１６に示す有効画素領域Ａ１の終端ラインの画素データをペイロードに含むパケットのヘッダのＦｒａｍｅ Ｅｎｄには、１の値が設定され、他のラインの画素データの伝送に用いられるパケットのヘッダのＦｒａｍｅ Ｅｎdには、０の値が設定される。

【0144】

Ｌｉｎｅ Ｖａｌｉｄは、ペイロードに格納されている画素データのラインが有効画素のラインであるか否かを示す１［ｂｉｔ］のデータである。後述する図１６に示す有効画素領域Ａ１内のラインの画素データの伝送に用いられるパケットのヘッダのＬｉｎｅ Ｖａｌｉｄには、１の値が設定され、他のラインの画素データの伝送に用いられるパケットのヘッダのＬｉｎｅ Ｖａｌｉｄには、０の値が設定される。

【0145】

Ｌｉｎｅ Ｎｕｍｂｅｒは、ペイロードに格納されている画素データにより構成されるラインのライン番号を表すデータである。Ｌｉｎｅ Ｎｕｍｂｅｒは、例えば、上記ライン番号を１３［ｂｉｔ］で表す。

【0146】

Ｒｅｓｅｒｖｅｄは拡張用の領域である。Ｒｅｓｅｒｖｅｄとしては、例えば３２［ｂｉｔ］の領域が挙げられる。

【0147】

図１７に示すヘッダを構成するヘッダ情報のデータ量としては、例えば６［ｂｙｔｅ］が挙げられる。なお、図１７に示すヘッダを構成するヘッダ情報のデータ量が６［ｂｙｔｅ］に限られないことは、言うまでもない。

【0148】

Ｈｅａｄｅｒ ＥＣＣには、ＣＲＣ（Cyclic Redundancy Check）符号が含まれる。例えば、ヘッダを構成するヘッダ情報のデータ量が６［ｂｙｔｅ］である場合、Ｈｅａｄｅｒ ＥＣＣには、ヘッダ情報に基づき計算された２［ｂｙｔｅ］のＣＲＣ符号が含まれる。また、Ｈｅａｄｅｒ ＥＣＣには、ＣＲＣ符号に続けて、ヘッダ情報とＣＲＣ符号の組と同じデータ（例えば、８［ｂｙｔｅ］のデータ）が２つ含まれる。

【0149】

つまり、１つのパケットのヘッダには、同じヘッダ情報とＣＲＣ符号の組が３つ含まれ
る。例えばヘッダ情報とＣＲＣ符号の組が８［ｂｙｔｅ］のデータである場合、ヘッダ全体のデータ量は、１組目のヘッダ情報とＣＲＣ符号の組、２組目のヘッダ情報とＣＲＣ符号の組、および３組目のヘッダ情報とＣＲＣ符号の組を合計した２４［ｂｙｔｅ］となる。

【0150】

図１９は、ヘッダ情報とＣＲＣ符号の１つの組を構成するビット配列の一例を示す説明図であり、ヘッダ情報とＣＲＣ符号の１つの組が８［ｂｙｔｅ］のデータである場合におけるビット配列の一例を示している。

【0151】

ヘッダを構成する８［ｂｙｔｅ］のうちの１番目の１［ｂｙｔｅ］であるバイトＨ７には、１［ｂｉｔ］目から順に、Ｆｒａｍｅ Ｓｔａｒｔ、Ｆｒａｍｅ Ｅｎｄ、
Ｌｉｎｅ Ｖａｌｉｄの各１［ｂｉｔ］と、Ｌｉｎｅ Ｎｕｍｂｅｒの１３［ｂｉｔ］のうちの１～５［ｂｉｔ］目が含まれる。

【0152】

２番目の１［ｂｙｔｅ］であるバイトＨ６には、Ｌｉｎｅ Ｎｕｍｂｅｒの１３［ｂｉｔ］のうちの６～１３［ｂｉｔ］目が含まれる。

【0153】

３番目の１［ｂｙｔｅ］であるバイトＨ５から６番目の１［ｂｙｔｅ］であるバイトＨ２がＲｅｓｅｒｖｅｄとなる。

【0154】

７番目の１［ｂｙｔｅ］であるバイトＨ１と８番目の１［ｂｙｔｅ］であるバイトＨ０にはＣＲＣ符号の各［ｂｉｔ］が含まれる。

【0155】

ヘッダは、例えば図１７～図１９を参照して説明した構造を有する。なお、ヘッダが、図１７～図１９を参照して説明した例に限られないことは、言うまでもない。

【0156】

再度図１６を参照して、１フレームの画像データの伝送に用いられるフォーマットについて説明する。

【0157】

水平方向の画素の並びをラインとすると、パケットのペイロードには、画素のデータが格納される。１フレームの画像データ全体の伝送は、図１６のＢに示す画像データ領域Ａ１１の垂直方向の画素数以上の数のパケットを用いて行われる。

【0158】

図１６のＢに示す有効画素領域Ａ１は、撮像部３０２により撮像された１フレームの画像の有効画素の領域である。図１６のＢにおける有効画素領域Ａ１の左側には、垂直方向の画素数が有効画素領域Ａ１の垂直方向の画素数と同じである、マージン領域Ａ２が設定される。

【0159】

図１６のＢにおける有効画素領域Ａ１の上側には、水平方向の画素数が有効画素領域Ａ１とマージン領域Ａ２全体の水平方向の画素数と同じである、前ダミー領域Ａ３が設定される。図１６の例においては、前ダミー領域Ａ３にＥｍｂｅｄｄｅｄ Ｄａｔａが挿入されている。Ｅｍｂｅｄｄｅｄ Ｄａｔａには、例えば、シャッタスピード、絞り値、ゲインなどの、撮像部３０２による撮像に関する設定値のデータが含まれる。

【0160】

図１６のＢにおける有効画素領域Ａ１の下側には、水平方向の画素数が有効画素領域Ａ１とマージン領域Ａ２全体の水平方向の画素数と同じである、後ダミー領域Ａ４が設定される。上記Ｅｍｂｅｄｄｅｄ Ｄａｔａは、前ダミー領域Ａ３ではなく、後ダミー領域Ａ４に挿入されていてもよい。

【0161】

画像データ領域Ａ１１は、例えば、有効画素領域Ａ１、マージン領域Ａ２、前ダミー領域Ａ３、および後ダミー領域Ａ４から構成される。

【0162】

画像データ領域Ａ１１を構成する各ラインの前にはヘッダが付加され、ヘッダの前には
Ｓｔａｒｔ Ｃｏｄｅが付加される。また、画像データ領域Ａ１１を構成する各ラインの後ろにはフッタがオプションで付加され、フッタの後ろにはＥｎｄ Ｃｏｄｅなどの制御コードが付加される。フッタが付加されない場合、画像データ領域Ａ１１を構成する各ラインの後ろにＥｎｄ Ｃｏｄｅなどの制御コードが付加される。

【0163】

画像センサ３００は、撮像部３０２により撮像された１フレームの画像を送信するごとに、例えば図１６に示すフォーマットのデータを送信する。図１６に示すフォーマットが採用されることによって、ヘッダなどの付加的なデータやＳｔａｒｔ Ｃｏｄｅ、Ｅｎｄ Ｃｏｄｅなどの制御コードをラインごとのブランキング期間中に伝送することが可能となる。

【0164】

なお、図１５に示す画像センサ３００とＤＳＰ４００との間における１フレームの画像データの伝送に用いられるフォーマットの例が、図１６に示す例に限られないことは、言うまでもない。

【0165】

［３－３］通信システム２０００におけるデータの伝送例
図２０は、図１５に示す通信システム２０００におけるデータの伝送の一例を示す説明図であり、４つの伝送路により画像データの伝送が行われる例を示している。図２０に示す“ＸＶＳ”は垂直同期信号を示し、図２０に示す“ＸＨＳ”は水平同期信号を示している。図２０に示す“ＰＩＸ ＤＡＴＡ”は、画素データの伝送が行われていることを示し、図２０に示す“Ｅ”は、Ｆｒａｍｅ Ｅｎｄを示している。図２０に示す“ＢＬＫ”は、画素データの伝送が行われていないブランキング期間を示し、図２０に示す“Ｓ”は、Ｆｒａｍｅ Ｓｔａｒｔを示している。

【0166】

図２０を参照して、通信システム２０００におけるデータの伝送の一例を説明する。画像センサ３００は、垂直同期信号が検出される時刻ｔ１までの間に１フレームの画像を構成する各ラインの画素データを、水平同期信号に従って送信する。

【0167】

データ送信の期間に該当する図２０に示す“ＰＩＸ ＤＡＴＡ”の期間の間、画像センサ３００は、高速モード（第１動作モード）で動作する。高速モードで動作する画像センサ３００は、例えば、第１クロック信号（高速クロック）に基づいてクロック信号が埋め込まれたデータを送信する。

【0168】

また、データ送信の休止期間に該当する図２０に示す“ＢＬＫ”の期間の間、低電力モード（第２動作モード）で動作する。低電力モードで動作する画像センサ３００は、例えば、第２クロック信号（低速クロック）に基づいてクロック信号が埋め込まれたデータを送信する。

【0169】

高速モードから低電力モードへと切り替わるとき、画像センサ３００は、画像センサ３００が備える電源ノイズ低減回路１０６によって、高速モードから低電力モードへと切り替えるときにおける電源のノイズを低減する。なお、低電力モードから高速モードへと切り替わるときにも、画像センサ３００は、電源ノイズ低減回路１０６によって、低電力モードから高速モードへと切り替えるときにおける電源のノイズを低減する。

【0170】

通信システム２０００では、本実施形態に係る送信装置として機能する画像センサ３００が、動作モードを切り替えるときの電源のノイズを低減する。

【0171】

よって、通信システム２０００では、ＤＰＳ４００におけるＣＤＲの同期を維持させつつ、画像センサ３００の低消費電力化が図られる。また、通信システム２０００では、上述した本実施形態に係る通信システムにおいて奏される効果が、奏される。

【0172】

なお、通信システム２０００におけるデータの伝送例が、図２０に示す例に限られないことは、言うまでもない。

【0173】

以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。

【0174】

また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。

【0175】

なお、以下のような構成も本開示の技術的範囲に属する。
（１）
データ送信の期間に対応する第１動作モードあるいはデータ送信の休止期間に対応する第２動作モードを示すモード信号に基づいて、前記第１動作モードまたは前記第２動作モードで動作し、クロック信号が埋め込まれたデータを送信する送信回路と、
前記第１動作モードと前記第２動作モードとを切り替えるときにおける、前記送信回路に電力を供給する電源のノイズを低減する電源ノイズ低減回路と、
を備える、送信装置。
（２）
前記電源ノイズ低減回路は、前記第１動作モードと前記第２動作モードとを切り替える時点よりも前あるいは前記時点よりも後に、前記電源から放出するあるいは前記電源に流し込む追加電流を、漸増させることあるいは漸減させることによって、前記ノイズを低減する、（１）に記載の送信装置。
（３）
前記電源ノイズ低減回路は、前記モード信号に基づいて、前記時点よりも後に前記追加電流を漸増させるあるいは漸減させる、（２）に記載の送信装置。
（４）
前記電源ノイズ低減回路は、前記第１動作モードと前記第２動作モードとが切り替えられることを予告するモード切替予告信号に基づいて、前記時点よりも前に前記追加電流を漸増させるあるいは漸減させる、（２）または（３）に記載の送信装置。
（５）
前記電源ノイズ低減回路は、
複数の容量素子を含み、
複数の前記容量素子を直列に接続することと、複数の前記容量素子を並列に接続することとを切り替えることによって、前記ノイズを低減する、（２）～（４）のいずれか１つに記載の送信装置。
（６）
前記電源ノイズ低減回路は、
容量素子と、抵抗素子とを含み、
前記容量素子と前記抵抗素子とで微分回路を構成することと、前記容量素子と前記抵抗素子とで積分回路を構成することとを切り替えることによって、前記ノイズを低減する、（２）～（４）のいずれか１つに記載の送信装置。
（７）
前記送信回路は、
前記モード信号に基づいて、前記第１動作モードに対応する第１クロック信号、または、前記第２動作モードに対応する、前記第１クロック信号よりも低い周波数の第２クロック信号を生成し、
生成された前記第１クロック信号または前記第２クロック信号に基づいて動作する、（１）～（６）のいずれか１つに記載の送信装置。
（８）
クロック信号が埋め込まれたデータを送信する送信装置と、
受信されたデータから前記クロック信号を抽出し、抽出された前記クロック信号に同期した同期化クロック信号を生成するＣＤＲ（Clock Data Recovery）回路を備える受信装置と、
を備え、
前記送信装置は、
データ送信の期間に対応する第１動作モードあるいはデータ送信の休止期間に対応する第２動作モードを示すモード信号に基づいて、前記第１動作モードまたは前記第２動作モードで動作し、クロック信号が埋め込まれたデータを送信する送信回路と、
前記第１動作モードと前記第２動作モードとを切り替えるときにおける、前記送信回路に電力を供給する電源のノイズを低減する電源ノイズ低減回路と、
を備える、通信システム。

【符号の説明】

【0176】

１０、１００ 送信装置
１２、１０２ エンコーダ
１４、１０４ 送信回路
１６、１０８ クロック信号生成回路
１８、１１０ パラレル－シリアル変換回路
２０、 １１２ ドライバ
１０６ 電源ノイズ低減回路
２００ 受信装置
２０２ レシーバ回路
２０４ ＣＤＲ回路
２０６ シリアル－パラレル変換回路
２０８ デコーダ
３００ 画像センサ
３０２ 撮像部
４００ ＤＳＰ
４０２ 受信部
４０４ 処理部
１０００、２０００ 通信システム

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】