特許 7100771 炭化ケイ素上のＭＯＳＦＥＴチャネルにおけるキャリアの移動度を改善する装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-07-05

(45)【発行日】2022-07-13

(54)【発明の名称】炭化ケイ素上のＭＯＳＦＥＴチャネルにおけるキャリアの移動度を改善する装置

(51)【国際特許分類】

   H01L 21/336 20060101AFI20220706BHJP

   H01L 29/78 20060101ALI20220706BHJP

【ＦＩ】

H01L29/78 301H

H01L29/78 301B

【請求項の数】 14

(21)【出願番号】P 2021538930

(86)(22)【出願日】2019-09-06

(65)【公表番号】

(43)【公表日】2022-01-06

(86)【国際出願番号】 FR2019052055

(87)【国際公開番号】W WO2020058597

(87)【国際公開日】2020-03-26

【審査請求日】2021-04-27

(31)【優先権主張番号】1800976

(32)【優先日】2018-09-17

(33)【優先権主張国・地域又は機関】FR

(73)【特許権者】

【識別番号】506418046

【氏名又は名称】イオン ビーム サービス

(73)【特許権者】

【識別番号】521106153

【氏名又は名称】セ・エネ・エメ－セ・エセ・イ・セ

【氏名又は名称原語表記】ＣＮＭ－ＣＳＩＣ

(74)【代理人】

【識別番号】100105393

【弁理士】

【氏名又は名称】伏見 直哉

(72)【発明者】

【氏名】トレグロッサ、フランク

(72)【発明者】

【氏名】ルー、ローラン

(72)【発明者】

【氏名】ゴディニョン、フィリップ

【審査官】石塚 健太郎

(56)【参考文献】

【文献】特開２００４－１１１６１４（ＪＰ，Ａ）

【文献】特開２００１－２１０６３７（ＪＰ，Ａ）

【文献】特開２０００－１５０８６６（ＪＰ，Ａ）

【文献】特表２００９－５３０８２０（ＪＰ，Ａ）

【文献】特開２０１６－０２５３２４（ＪＰ，Ａ）

【文献】特開２０１７－０４１５０３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／７８

(57)【特許請求の範囲】

【請求項1】

基板（１０）上に配置されたＭＯＳＦＥＴ装置であって、それぞれ第１及び第２の接点（１３及び１５）に覆われ、重度にドーピングされた第１及び第２のストリップ（１１及び１４）を備え、上記の２個のストリップは、同様に該基板（１０）上に存在するチャネル（１８）によって隔てられ、該チャネルは絶縁層（２０）に覆われ、該絶縁層の上には第３の接点（２１）が備わり、該チャネル（１８）と該絶縁層（２０）との間の境界に軽度にドーピングされた薄膜（１９）が設置され、該第１及び第２のストリップ及び該薄膜は、該チャネルと同じ型で、該基板（１０）のドーピングの型と反対の型のドーピングを示し、該チャネルと該絶縁層との間の境界に固定された電荷を生じさせ、キャリアが該絶縁層及びその欠陥から追い出されるように構成されたＭＯＳＦＥＴ装置。

【請求項2】

該基板（１０）は炭化ケイ素から製造される請求項１に記載の装置。

【請求項3】

該絶縁層（２０）は二酸化ケイ素から製造される請求項１または２に記載の装置。

【請求項4】

該基板（１０）はＰ型であり、該チャネル（１８）はＮ型である請求項１から３のいずれかに記載の装置。

【請求項5】

該薄膜（１９）のドーパントはＮ型である請求項４に記載の装置。

【請求項6】

該ドーパントはリンである請求項５に記載の装置。

【請求項7】

該基板（１０）はＮ型であり、該チャネル（１８）はＰ型である請求項１から３のいずれかに記載の装置。

【請求項8】

該薄膜（１９）のドーパントはＰ型である請求項７に記載の装置。

【請求項9】

該薄膜（１９）の該ドーパントはホウ素である請求項８に記載の装置。

【請求項10】

該薄膜（１９）は双極子効果の元素によってドーピングされた請求項１から９のいずれかに記載の装置。

【請求項11】

該双極子効果の元素はフッ素である請求項１０に記載の装置。

【請求項12】

請求項１０または１１に記載の装置の製造方法であって、該双極子効果の元素はプラズマ浸漬イオン注入によって付加される製造方法。

【請求項13】

請求項１から３のいずれかに記載の装置の製造方法であって、該薄膜（１９）がイオン注入によって製造される製造方法。

【請求項14】

請求項１３に記載の製造方法であって、該イオン注入がプラズマ浸漬イオン注入によって実施される製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、炭化ケイ素上のＭＯＳＦＥＴチャネルにおけるキャリアの移動度を改善する装置に関する。

【背景技術】

【0002】

本発明の分野は炭化ケイ素（ＳｉＣ）上に製造される電子電力素子の分野である。この材料は高いキャリア飽和速度と非常に良好な熱伝導性を示す。上記の素子は、ダイオード、サイリスタ、バイポーラ・トランジスタ、ＭＯＳＦＥＴ、及び最近では絶縁ゲート型バイポーラ・トランジスタ（ＩＧＢＴ）を含む。

【0003】

特許文献１は、それぞれがＮ型であるソース領域４３及びドレイン領域４４の間の、低濃度のＰ型ドーパントを有するチャネル領域５０（Ｐ－チャネル領域）を備える、ＳｉＣ基板上のＭＯＳＦＥＴ装置を開示している（Ｄ１，第５欄第４９-６１行、図１ａ）。ゲート絶縁層４５はチャネル領域５０上に直接形成される。

【0004】

しかし、ＭＯＳＦＥＴまたはＩＧＢＴ型の素子の場合に、チャネル内のキャリアの移動度は、材料のコア内の移動度と比較して低い。このことはそのような素子の通電性能における制約となる。このことは、ＳｉＣとＳｉＯ_２ゲートの酸化物との間の高密度の界面状態による。上記の界面状態は、炭素クラスタのような欠陥、または酸化プロセスの終わりに生じる酸化物の下の境界層における欠陥の存在による。

【0005】

上記の観点において研究者及び企業は、ＳｉＯ_２／ＳｉＣ境界の性質を改善するための技術を開発している。窒素酸化物ＮＯまたはＮＯ_２の下で酸化を実施することが知られている。この主題について非特許文献１-４を参照することができる。

【0006】

これらの技術は改良をもたらすが、期待される性能を考慮するとなお不十分である。

【0007】

また、窒素下で焼鈍（recuit, annealing）の後処理を実施するか、ゲートの酸化に先立って、プラズマ加速化学蒸着（ＰＥＣＶＤ）の前処理によってＳｉＣの表面を準備することが知られている。特に、"Method for improving channel mobility of SiC metal-oxide-semiconductor-field-effect-transistor (MOSFET)"と題された特許文献２を参照してもよい。

【0008】

また、非特許文献５に開示された"Phosphorous passivation of the SiO₂/4H-SiC interface"という記事も知られている。その方法は、ＳｉＯ_２層をリンケイ酸ガラス（ＰＳＧ）へ変化させるようにＰ_２Ｏ_５で満たされた雰囲気で焼鈍を実施することを含む。その方法もキャリアの移動度を改善する。

【0009】

上記の例では、引き起こされるすべての欠点を伴いながら焼鈍を実施する必要があり、導入されるリンの量を制御するのは困難である。そのため、素子の動作中の不安定性が大きくなる。

【先行技術文献】

【特許文献】

【0010】

【文献】US6639273

【文献】CN105047539 (A)

【非特許文献】

【0011】

【文献】G.Y. Chung, C.C. Tin, J.R. Williams, K. McDonald, R.K. Chanana, R.A. Weller, S.T. Pantelides, L.C. Felldman, O.X. Holland, M.K. Das, and J.W. Palmour - IEEE Electronic Device Letters 22, 176 (2001)

【文献】R. Schoerner, P. Friedrichs, D. Pstephani, S. Dimitrijev, and P. Jamet - Applied Physics Letters 80, 4253 (2002)

【文献】L.A. Lipkin, M.K. Das, and J.W. Palmour - Material Science Forum 389-393, 985 (2002)

【文献】K. Shiraishi et al. - First Principle Study of SiC/SiO2 Interfaces Towards Future Power Devices - International Electron Device Meeting IEDM 2014 conference proceeding

【文献】Y.K. Sharma, A.C. Ahyi, T. Isaac-Smith, X. Shen, S.T. Pantelides, X. Zhu, L.C. Feldman, and J.R. Williams - Solid-State Electronics - volume 68 - February 2012- pages 103-107

【発明の概要】

【発明が解決しようとする課題】

【0012】

本発明の目的は、上述の先行技術の限界を示すことなく、ＭＯＳＦＥＴチャネル内のキャリアの移動度を顕著に増加させることである。

【課題を解決するための手段】

【0013】

本発明によれば、基板上に配置されたＭＯＳＦＥＴ装置は、それぞれ第１及び第２の接点に覆われ、重度にドーピングされた第１及び第２のストリップを備え、上記の２個のストリップは、該基板上に存在するチャネルによって隔てられ、該チャネルは絶縁層に覆われ、該絶縁層の上には第３の接点が備わる。該装置は、該チャネルと該絶縁層との間の境界に軽度にドーピングされた薄膜が設置され、該第１及び第２のストリップ及び該薄膜は該チャネルと同じ型で、該基板のドーピングの型と反対の型のドーピングを示し、該チャネル及び該絶縁層の間の境界に固定された電荷を生じさせ、キャリアが該絶縁層及びその欠陥から追い出されるように構成されている点で注目される。

【0014】

このように固定された電荷はまさにチャネルと絶縁層との間の境界に生じるので、キャリアは該絶縁層及びその欠陥から追い出される。

【0015】

該基板は炭化ケイ素から製造されるのが有利である。

【0016】

該絶縁層は二酸化ケイ素から製造されるのが好ましい。

【0017】

好ましい実施形態によれば、そのようなＭＯＳＦＥＴ装置を製造する方法において、該薄膜はイオン注入によって製造される。

【0018】

例として、イオン注入はプラズマ浸漬イオン注入によって実施される。

【0019】

第１のオプションによれば、該基板はＰ型であり、該チャネルはＮ型である。

【0020】

上記の状況において、該薄膜のドーパントはＮ型である。

【0021】

例として、該ドーパントはリンである。

【0022】

第２のオプションによれば、該基板はＮ型であり、該チャネルはＰ型である。

【0023】

上記の状況において、該薄膜のドーパントはＰ型である。

【0024】

例として、該薄膜の該ドーパントはホウ素である。

【0025】

さらに、オプションとして、該薄膜は双極子効果の元素によってドーピングされる。

【0026】

例として、該双極子効果の元素はフッ素である。

【0027】

そのようなＭＯＳＦＥＴ装置を製造する方法において、該双極子効果の元素はプラズマ浸漬イオン注入によって付加されるのが好ましい。

【図面の簡単な説明】

【0028】

【図1】ＭＯＳＦＥＴ装置の透視図である。

【発明を実施するための形態】

【0029】

本発明は、説明のために与えられた実施形態の以下の記載の状況により、またＭＯＳＦＥＴ装置の透視図である唯一の添付図を参照してより詳細に理解することができる。

【0030】

図面を参照すると、装置は本実施例ではＰ型である基板１０上に形成される。固体状の基板、エピタキシャル成長させた基板、またはエピタキシャル成長させドーピングした基板であってもよい。

【0031】

基板１０の上面には重度にＮ＋ドーピングした第１のストリップ１１が存在する（図における左側）。この第１のストリップは通常ドレインと呼称される。ドレインには第１の金属接点１３が付加されている。

【0032】

さらに、基板１０の上面には同様に重度にＮ＋ドーピングした第２のストリップ１４が存在する（図における右側）。第２のストリップ１４は第１のストリップ１１から所定の距離の位置に第１のストリップ１１に平行に配置される。この第２のストリップ１４は通常ソースと呼称される。ソースには第２の金属接点１５が付加される。

【0033】

該ドレイン及び該ソースの間に存在する隙間はチャネル１８を形成する。

【0034】

従来、ＭＯＳＦＥＴ技術において、ドレイン１１及びソース１４の間のチャネルには絶縁層（une couche dielectrique（３番目のeはアクサンテギュ付き）, a dielectric layer）が付加される。これに対して、本発明によれば、絶縁層が付加される前にチャネル上に軽度にドーピングされた薄膜１９が生成される。

【0035】

この薄膜１９は、特にプラズマ浸漬モードの、イオン注入によって製造するのが有利であり、この方法はより少ない欠陥しか生じないという利点を有する。軽度にドーピングされ、たとえば、１０キロボルト（ｋｖ）よりも小さい（典型的には２ｋｖから５ｋｖの範囲）加速電圧でドーピングが実施され、注入量は平方センチメータ（ｃｍ^２）当たり１０^１４個の原子の水準である。ドーパントはＮ型であり、 例としてリンでもよい。プラズマはＰＨ_３またはＰＦ_Ｘであるのが好ましい。ドーパントとしてヒ素を選ぶことも可能であり、その場合にプラズマはＡｓＨ_３型またはＡｓＦ_Ｘ型である。

【0036】

ドーピングは等方性であり、溝が表面となす角度にかかわらず溝の側面を覆ってもよい。

【0037】

また、薄膜１９が内部に双極子効果の元素を取り入れるのが望ましく、第１の選択はフッ素である。さらに、これらの元素はプラズマ浸漬イオン注入によって取り入れられる。

【0038】

絶縁層２０は、薄膜１９上にチャネル１８に向き合って配置される。ＭＯＳＦＥＴの用語において、上記の層は通常ゲート酸化物と呼称される。ゲート酸化物は、一般に、基板の熱酸化、化学蒸着（ＣＶＤ）またはこれらの技術の両方の結合によって製造された酸化ケイ素である。

【0039】

薄膜１９のドーパントは二酸化ケイ素２０との境界の両側に分布することとなる。

【0040】

ＭＯＳＦＥＴ装置のゲートを構成するように、ゲート酸化物２０上に第３の接点２１が配置される。

【0041】

そのような構成は、従来技術と比較してより多くの利点をもたらす。

【0042】

第一に、ゲートの下のチャネル内のキャリアの移動度は３倍より大きくなる。

【0043】

第二に、通電状態において、ドレイン／ソース電流（ＩＤＳ）は、１０倍近く増加する。

【0044】

上記の記載において、装置はＰ型基板上に導入されると仮定していた。

【0045】

Ｎ型基板上に導入される装置に、本発明を適用することも全く問題ない。

【0046】

そのような状況下において、ドレイン及びソースはＰ＋型の元素によって重度にドーピングされる。

【0047】

同様に、薄膜はホウ素またはアルミニウムのようなＰ型の元素によって軽度にドーピングされる。

【0048】

当業者は、Ｐ型基板用の上記の記載を容易にＮ型基板に置き換えることができるので、上記の第２の装置についてより詳細に記載する必要はない。

【0049】

さらに、ドーピング技術は同じであり、使用される全てのプラズマは、ホウ素またはアルミニウムが関係する従来技術の一部を形成する。

【0050】

本発明は、信号処理ＭＯＳＦＥＴ装置に関して記載されている。本発明は、また、垂直パワーＭＯＳＦＥＴ装置、または「トレンチ」トランジスタにも適用できる。

【0051】

上述の本発明の実施形態は、具体的な性質のために選択された。しかし、本発明に含まれる全ての実施形態を網羅的に列挙することは不可能である。特に、本発明の範囲を超えることなく、どのような手段も均等な手段と置き換えることができる。

【図1】