特許7104711撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-07-12
(45)【発行日】2022-07-21
(54)【発明の名称】撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用
(51)【国際特許分類】
H05K 1/02 20060101AFI20220713BHJP
G03B 17/02 20210101ALI20220713BHJP
H01L 23/12 20060101ALI20220713BHJP
H01L 25/18 20060101ALI20220713BHJP
H01L 25/04 20140101ALI20220713BHJP
H04N 5/225 20060101ALI20220713BHJP
【ＦＩ】
H05K1/02 J
G03B17/02
H01L23/12 F
H01L25/04 Z
H04N5/225 430
H04N5/225 700
【請求項の数】
18
(21)【出願番号】P 2019542096
(86)(22)【出願日】2018-02-05
(65)【公表番号】
(43)【公表日】2020-03-26
(86)【国際出願番号】 CN2018075334
(87)【国際公開番号】W WO2018141295
(87)【国際公開日】2018-08-09
【審査請求日】2019-09-27
(31)【優先権主張番号】201710064137.7
(32)【優先日】2017-02-04
(33)【優先権主張国・地域又は機関】CN
【前置審査】
(73)【特許権者】
【識別番号】518168041
【氏名又は名称】▲寧▼波舜宇光▲電▼信息有限公司
(74)【代理人】
【識別番号】110001416
【氏名又は名称】特許業務法人 信栄特許事務所
(72)【発明者】
【氏名】王 明珠
(72)【発明者】
【氏名】程 端良
(72)【発明者】
【氏名】席 逢生
(72)【発明者】
【氏名】▲趙▼ 波杰
(72)【発明者】
【氏名】田中 武彦
(72)【発明者】
【氏名】黄 ▲貞▼
(72)【発明者】
【氏名】▲陳▼ 振宇
(72)【発明者】
【氏名】郭 楠
【審査官】ゆずりは 広行
(56)【参考文献】
【文献】特開２００８－０１０８５９（ＪＰ，Ａ）
【文献】特開２０１１－１３４７７７（ＪＰ，Ａ）
【文献】特開２０１３－２０１５６８（ＪＰ，Ａ）
【文献】特開平０８－１１５９９８（ＪＰ，Ａ）
【文献】米国特許出願公開第２００６／０２２１５８５（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０５Ｋ １／０２
Ｇ０３Ｂ １７／０２
Ｈ０１Ｌ ２３／１２
Ｈ０１Ｌ ２５／１８
Ｈ０４Ｎ ５／２２５
(57)【特許請求の範囲】
【請求項1】
デジタル回路部、アナログ回路部、および
基板を含み、前記基板は少なくとも一つの配線部と一つのチップ保持部を含み、前記配線部はさらに一つのデジタル回路領域と一つのアナログ回路領域を有しており、前記デジタル回路部と前記アナログ回路部はそれぞれ前記基板に形成され、前記デジタル回路部は前記デジタル回路領域に設けられる回路と電子部品により形成され、前記アナログ回路部は前記アナログ回路領域に設けられる回路と電子部品により形成されており、かつ前記デジタル回路部と前記アナログ回路部とは互いに導通的に接続されており、前記アナログ回路部の少なくとも一部と前記デジタル回路部の間は安全距離を有し、
前記アナログ回路部と前記デジタル回路部の間に形成される前記安全距離の幅寸法であるパラメータをＬ１とする場合、前記安全距離の幅寸法であるパラメータＬ１の数値範囲は０．０２ｍｍ≦Ｌ１≦０．５ｍｍとし、
モールドベースを更に含み、前記モールドベースは前記基板に一体的に結合し、且つ前記モールドベースは前記デジタル回路部と前記アナログ回路部とを隔てており、
前記アナログ回路部の形状はＬ字状、Ｃ字状および閉じていないＯ字状からなる形状のグループから選択され、
前記安全距離は前記アナログ回路部の前記形状に沿って形成され、
保護部を更に含み、及び
前記基板はチップ保持部の周囲を囲む少なくとも一つの保護領域および前記保護領域の周囲を囲む少なくとも一つの結合領域を含み、前記保護部は前記基板の前記保護領域及び結合領域に位置しており、前記モールドベースは前記基板の前記結合領域に一体的に結合し、
前記保護部は前記モールドベースと前記基板の間に保持される、
ことを特徴とする回路基板。
【請求項2】
前記アナログ回路部の４０％～１００％の部分と前記デジタル回路部の間は前記安全距離を有している請求項１に記載の回路基板。
【請求項3】
前記アナログ回路部の７０％～９９％の部分と前記デジタル回路部の間は前記安全距離を有している請求項２に記載の回路基板。
【請求項4】
前記安全距離の幅寸法であるパラメータＬ１の数値範囲は０．１ｍｍ≦Ｌ１≦０．４ｍｍとする請求項１に記載の回路基板。
【請求項5】
前記基板は感光チップを収納するための少なくとも一つの収納空間を有している請求項１に記載の回路基板。
【請求項6】
前記基板は互いに重畳される２層以上の板材層を含む請求項１から５の何れか一つに記載の回路基板。
【請求項7】
前記基板の前記板材層の層数の数値範囲は２～２０とする請求項６に記載の回路基板。
【請求項8】
前記基板の前記板材層の層数の数値範囲は４～１０とする請求項７に記載の回路基板。
【請求項9】
前記基板は少なくとも一つの連通穴を有するとともに少なくとも一つの回路接続部材を含み、前記基板の各前記連通穴はそれぞれ隣接する２層の前記板材層に連通しており、各前記回路接続部材はそれぞれ前記基板における前記連通穴形成用の内壁に形成され、かつ各前記回路接続部材はそれぞれ隣接する２層の前記板材層の回路に導通的に接続されている請求項６に記載の回路基板。
【請求項10】
各前記板材層における回路はそれぞれ水平延伸回路と鉛直延伸回路であり、前記水平延伸回路は前記板材層の長手方向および／または幅方向に沿って延伸し、前記鉛直延伸回路は前記板材層の鉛直方向に延伸しており、前記板材層の前記鉛直延伸回路は前記回路接続部材を介して隣り合う前記板材層の前記水平延伸回路と導通的に接続されている請求項９に記載の回路基板。
【請求項11】
前記連通穴の直径であるパラメータをａとし、前記回路の幅であるパラメータをｂとし、隣り合う前記回路または隣り合う前記連通穴の最小距離であるパラメータをｃとし、前記基板のエッジから前記アナログ回路部のエッジまでの最小距離であるパラメータをｄとし、前記基板の最狭幅寸法であるパラメータをｅとする場合、パラメータｅの数値範囲は［２×ｄ＋ｍｉｎ（ａ，ｂ）×２＋ｃ］～［２×ｄ＋１０×ｍａｘ（ａ，ｂ）＋９×ｃ］とする請求項９に記載の回路基板。
【請求項12】
パラメータｅの数値範囲は［２×ｄ＋２×ｍａｘ（ａ，ｂ）＋ｃ］～［２×ｄ＋４×ｍａｘ（ａ，ｂ）＋３×ｃ］とする請求項１１に記載の回路基板。
【請求項13】
前記基板の前記板材層の厚さの数値範囲は０．００５ｍｍ～０．５ｍｍとする請求項６に記載の回路基板。
【請求項14】
前記基板の前記板材層の厚さの数値範囲は０．０１ｍｍ～０．２ｍｍとする請求項１３に記載の回路基板。
【請求項15】
少なくとも一つの感光チップ、および一つの請求項１から１４の何れか一つに記載の前記回路基板を含み、前記感光チップは前記回路基板のチップ保持部に保持され、かつ前記感光チップは前記回路基板の前記アナログ回路部と前記デジタル回路部のうち少なくとも一つの回路部に導通的に接続されており、前記モールドベースは前記基板に一体的に結合し、モールドベースは少なくとも一つの光学窓を有し、かつ前記感光チップの感光領域は前記モールドベースの前記光学窓に対応している、
ことを特徴とするモールド回路基板アセンブリ。
【請求項16】
前記モールドベースは前記感光チップの感光領域の周囲を囲むことにより、前記感光チップの感光領域は前記モールドベースの前記光学窓に対応するようにしている、請求項１５に記載のモールド回路基板アセンブリ。
【請求項17】
少なくとも一つの光学レンズ、少なくとも一つの感光チップ、および
少なくとも一つの請求項１から１４の何れか一つに記載の前記回路基板を含み、前記感光チップは前記回路基板のチップ保持部に保持され、かつ前記感光チップは前記回路基板の前記アナログ回路部と前記デジタル回路部のうち少なくとも一つの回路部に導通的に接続されており、前記光学レンズは前記感光チップの感光経路に保持されている、
ことを特徴とする撮像モジュール。
【請求項18】
電子機器本体、および少なくとも一つの請求項１７に記載の前記撮像モジュールを含み、前記撮像モジュールは前記電子機器本体に設置されている、
ことを特徴とする電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は光学結像分野に係るものであり、特に撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用に関するものである。
【背景技術】
【0002】
科学技術の突進的な発展によって、電子機器は益々高性能、インテリジェント化へ発展している。電子機器のインテリジェント化の程度は、電子機器に配置する撮像モジュールに依存する。特に、撮像モジュールの結像品質および信号送信能力は電子機器のインテリジェント化を大きく左右する。しかも、撮像モジュールの寸法（周方向寸法と高さ寸法を含む）は、電子機器の軽量化を左右する。したがって、如何に撮像モジュールの寸法を小さくしつつ、撮像モジュールの結像品質および信号送信能力を向上することは、本分野において極めて解決すべき課題となっている。
【0003】
図１において従来の撮像モジュールの一つの回路基板１０Ｐを示している。前記回路基板１０Ｐに一つのデジタル回路部１１Ｐと一つのアナログ回路部１２Ｐが設けられており、前記デジタル回路部１１Ｐと前記アナログ回路部１２Ｐは互いに通信可能に導通され、前記デジタル回路部１１Ｐの回路と前記アナログ回路部１２Ｐの回路は混合して揃えるよう配置され、少なくとも一つの感光チップは前記デジタル回路部１１Ｐに導通されている。前記デジタル回路部１１Ｐはデジタル信号の処理に用いられるもので、前記デジタル信号はＭＩＰＩ（デジタル送信型データ信号）、ＩＩＣ（デジタル制御型信号）、ＭＣＬＫ（デジタルクロック信号）、ＤＶＤＤ／ＤＧＮＤ（デジタル電源）等を含み、前記アナログ回路部１２Ｐはアナログ信号の処理に用いられるもので、前記アナログ信号はＡＶＤＤ（アナログ電源）、ＶＴＧ／ＶＲＧＳＬ（アナログ電圧基準）等を含む。当業者が理解すべきのは、前記デジタル回路部１１Ｐは前記デジタル信号を処理および送信する時において電流の高低ピーク信号通信に基づく通信方式で行い、かつ前記デジタル回路部１１Ｐの回路は前記デジタル信号を送信する時において回路付近に電磁波を生じることがあり、前記アナログ回路部１２Ｐは前記アナログ信号を処理および送信する時において電流と電圧の些細波動に基づく通信方式で行うことで、前記アナログ回路部１２Ｐが前記アナログ信号を送信する時に電磁波に干渉されやすい。従来の撮像モジュールの前記回路基板１０Ｐは前記デジタル回路部１１Ｐの回路と前記アナログ回路部１２Ｐの回路を混合して揃えるように配置されることで、前記アナログ回路部１２は前記アナログ信号を処理および送信する時に前記デジタル回路部１１Ｐの回路に生じる電磁波に干渉されやすく、前記回路基板１０Ｐの信号を送信および処理する能力を低減させることにより、撮像モジュールの性能に影響を与える。なお、従来の撮像モジュールの前記回路部１０Ｐは前記デジタル回路部１１Ｐの回路と前記アナログ回路部１２Ｐの回路を混合して揃えるように配置することで、前記回路基板１０Ｐの回路の複雑化を強いられるだけでなく、前記回路基板１０Ｐの信頼性も低減させる。したがって、前記デジタル回路部１１Ｐの回路に生じる電磁波による前記アナログ回路部１２Ｐに処理および送信される前記アナログ信号への干渉を如何に回避するか、およびそれに伴う様々な問題を如何に克服するのは、本発明において解決しょうとする課題である。なお、撮像モジュールの寸法を如何に減少するか、およびそれに伴う様々な問題の克服も、本発明において解決しょうとする課題である。
【発明の概要】
【0004】
本発明の一つの目的は、前記回路基板が一つの電気信号を送信する時における安定性は効果的に向上される、撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用を提供することにある。
【0005】
本発明の一つの目的は、前記回路基板が前記電気信号を処理する時における安定性は効果的に向上される、撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用を提供し、ことにある。
【0006】
本発明の一つの目的は、前記回路基板は一つのデジタル回路部と一つのアナログ回路部を含み、前記デジタル回路部と前記アナログ回路部とは通信可能に導通され、かつ前記デジタル回路部の回路に生じる電磁波は前記アナログ回路部に処理および送信される前記電気信号を干渉することが阻止される、撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用を提供することにある。
【0007】
本発明の一つの目的は、前記アナログ回路部の少なくとも一部と前記デジタル回路部の間は一つの安全距離を有することにより、前記デジタル回路部の回路に生じる電磁波による前記アナログ回路部に処理および送信される前記電気信号への干渉を阻止する、撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用を提供することにある。
【0008】
本発明の一つの目的は、前記回路基板は一つの基板を含み、前記デジタル回路部と前記アナログ回路部はそれぞれ前記基板の異なる領域に形成することができ、これにより前記アナログ回路部と前記デジタル回路部の間に前記安全距離を形成することができる、撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用を提供することにある。
【0009】
本発明の一つの目的は、前記基板は少なくとも一つのデジタル回路領域と一つのアナログ回路領域を有し、前記デジタル回路部は前記デジタル回路領域に配置される回路と前記デジタル回路領域に位置される電子部品により形成され、前記アナログ回路部は前記アナログ回路領域に配置される回路と前記アナログ回路領域に位置される電子部品により形成されており、これにより、前記デジタル回路部の回路と前記アナログ回路部の少なくとも一部の回路は混合して揃えることをしないようにでき、これにより前記デジタル回路部の回路に生じる電磁波による前記アナログ回路部に処理および送信される前記電気信号への干渉を阻止することを可能にする、撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用を提供することにある。
【0010】
本発明の一つの目的は、前記基板は少なくとも一つの感光チップを保持するための少なくとも一つのチップ保持部を有し、前記基板の前記チップ保持部に保持される前記感光チップは前記デジタル回路部と前記アナログ回路部に導通的に接続される、撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用を提供することにある。
【0011】
本発明の一つの目的は、前記アナログ回路部は前記基板の前記チップ保持部の少なくとも両側を囲む、撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用を提供することにある。
【0012】
本発明の一つの目的は、前記撮像モジュールの寸法は減少され得ることにより、前記撮像モジュールは軽量化を求める電子機器への応用に特に適するようにする、撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用を提供することにある。
【0013】
本発明の一つの目的は、前記基板は少なくとも一つの収納空間を有することにより前記チップ保持部を形成し、前記感光チップは前記収納空間に収納されることにより前記感光チップを沈下させようにする、撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用を提供することにある。このような形態によって、前記撮像モジュールの高さ寸法を減少させることを可能にする。
【0014】
本発明の一つの目的は、前記感光チップは前記収納空間に収納されることにより前記感光チップを沈下させようにする、撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用を提供することにある。このような形態によって、前記感光チップの上面と前記基板の上面の段差を減少することができ、ひいては、前記感光チップの上面と前記基板の上面とを面一にさせ、または前記感光チップの上面を前記基板の上面より低くさせ、前記撮像モジュールの高さ寸法を減少するようにする。
【0015】
本発明の一つの目的は、前記アナログ回路部の少なくとも一部の回路は前記基板の幅方向に沿って延びる、撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用を提供しことにある。このようにして前記回路基板の回路がさらにコンパクトで適当となる。
【0016】
本発明の一つの目的は、前記撮像モジュールは前記回路基板に一体的に結合することができる一つのモールドベースを提供する、撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用を提供することにある。このような形態によって、前記撮像モジュールは軽量化を求める電子機器への応用に特に適するように前記撮像モジュールの寸法を減少できる。
【0017】
本発明の一つの目的は、前記感光チップ、前記モールドベースと前記回路基板を一体的に結合させるように、前記モールドベースはさらに前記感光チップの非感光領域に一体的に結合してもよい、撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用を提供することにある。
【0018】
本発明の一つの目的は、前記モールドベースは前記回路基板の強度を補強することができ、これにより前記回路基板がさらに平坦となる、撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用を提供することにある。
【0019】
本発明の一つの目的は、前記モールドベースは前記回路基板の強度を補強することができ、これにより前記回路基板は厚さがより小さい板材を採用することができ、よって前記撮像モジュールの高さ寸法を減少することに寄与する撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用を提供することにある。
【0020】
本発明の一つの目的は、前記モールドベースは前記回路基板に貼設されまたは一部が埋込される電子部品と前記感光チップとを離間できることにより、前記電子部品の表面または前記電子部品と前記回路基板の接続位置から脱離する屑等の汚れ物が前記感光チップを汚染することを回避する撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用を提供することにある。
【0021】
本発明の一つの目的は、前記モールドベースは前記アナログ回路部と前記デジタル回路部とを離間することにより、前記デジタル回路部の回路に生じる電磁波が前記アナログ回路部に処理および送信される前記電気信号を干渉することを阻止する撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用を提供することにある。
【0022】
本発明の一つの目的は、前記撮像モジュールはさらに一つの保護部を提供し、前記モールドベースの成形前に、前記保護部は前記回路基板と一つの成形型の上型の間に位置することにより、前記回路基板を保護する撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用を提供することにある。
【0023】
本発明の一つの目的は、前記保護部は前記回路基板と前記成形型の上型の間に位置することにより、前記成形型の上型と前記回路基板の接触による衝撃力が生じた時、前記保護部は衝撃力を吸収できるようにし、衝撃力が直接前記回路基板に作用することを避けて、前記回路基板を保護し、前記回路基板の損害変形を回避するようになる、撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用を提供することにある。
【0024】
本発明の一つの目的は、前記保護部は前記回路基板と前記成形型の上型の間に位置することにより前記成形型の上型と前記回路基板の接触による衝撃力が生じた時、前記保護部はバッファとして機能できるようにし、衝撃力が前記回路基板に衝撃することを阻止して、前記回路基板を保護し、前記回路基板の損害変形を回避するようになる、撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用を提供することにある。
【0025】
本発明の一つの目的は、前記保護部は前記回路基板と前記成形型の上型の間に位置することにより、前記回路基板の上面と前記成形型の上型の圧合面の間に隙間が生じることを阻止し、よって前記モールドベースをモールドする時、一つの成形材料が露出して前記基板の前記チップ保持部に入ることを避けて、前記感光チップが汚染されることを回避することができる、撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用を提供することにある。
【0026】
本発明の一つの目的は、前記保護部は前記回路基板と前記成形型の上型の間に位置することにより、前記回路基板の上面と前記成形型の上型の圧合面の間に隙間が生じることを阻止し、よって前記モールドベースをモールドする時、前記成形材料が露出して「余肉」という不都合が発生することを回避できる、撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用を提供することにある。
【0027】
本発明の一つの目的は、前記保護部は前記成形型の上型の圧合面に設置することにより、前記成形型の上型が前記回路基板の上面に押圧する時、前記保護部は前記成形型の上型と前記回路基板の間に保持される、撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用を提供することにある。
【0028】
本発明の一つの目的は、前記保護部は前記回路基板の上面に設置することにより、前記成形型の上型が前記回路基板の上面に押圧する時、前記保護部は前記成形型の上型と前記回路基板の間に保持される、撮像モジュールおよびそのモールド回路基板アセンブリ、回路基板および応用を提供することにある。
【0029】
本発明の一つの方面において、本発明は
一つのデジタル回路部、
一つのアナログ回路部、および
一つの基板を含み、前記デジタル回路部と前記アナログ回路部はそれぞれ前記基板に形成され、かつ前記デジタル回路部と前記アナログ回路部とは互いに導通的に接続されており、前記アナログ回路部の少なくとも一部と前記デジタル回路部の間は一つの安全距離を有している、回路基板を提供している。
一つのデジタル回路部、
一つのアナログ回路部、および
一つの基板を含み、前記デジタル回路部と前記アナログ回路部はそれぞれ前記基板に形成され、かつ前記デジタル回路部と前記アナログ回路部とは互いに導通的に接続されており、前記アナログ回路部の少なくとも一部と前記デジタル回路部の間は一つの安全距離を有している、回路基板を提供している。
【0030】
本発明の一つの実施例によれば、前記アナログ回路部の４０％～１００％の一部と前記デジタル回路部の間は前記安全距離を有している。
【0031】
本発明の一つの実施例によれば、前記アナログ回路部の７０％～９９％の一部と前記デジタル回路部の間は前記安全距離を有している。
【0032】
本発明の一つの実施例によれば、前記アナログ回路部と前記デジタル回路部の間に形成される前記安全距離の幅寸法であるパラメータをＬ１とする場合、前記安全距離の幅寸法であるパラメータＬ１の数値範囲は０．０２ｍｍ≦Ｌ１≦０．５ｍｍとする。
【0033】
本発明の一つの実施例によれば、前記安全距離の幅寸法であるパラメータＬ１の数値範囲は０．１ｍｍ≦Ｌ１≦０．４ｍｍとする。
【0034】
本発明の一つの実施例によれば、前記アナログ回路部の形状はＬ字状、Ｃ字状および閉じていないＯ字状からなる形状のグループから選択される。
【0035】
本発明の一つの実施例によれば、前記基板は少なくとも一つの収納空間を有し、前記収納空間は一つの感光チップを収納するために供する。
【0036】
本発明の一つの実施例によれば、前記基板は互いに重畳される２層以上の板材層を含む。
【0037】
本発明の一つの実施例によれば、前記基板の前記板材層の層数の数値範囲は２～２０とする。
【0038】
本発明の一つの実施例によれば、前記基板の前記板材層の層数の数値範囲は４～１０とする。
【0039】
本発明の一つの実施例によれば、前記基板は少なくとも一つの連通穴を有するとともに少なくとも一つの回路接続部材を含み、前記基板の各前記連通穴はそれぞれ隣接２層の前記板材層に連通しており、各前記回路接続部材はそれぞれ前記基板における前記連通穴形成用の内壁に形成され、かつ各前記回路接続部材はそれぞれ隣接２層の前記板材層の回路に導通的に接続されている。
【0040】
本発明の一つの実施例によれば、各前記板材層における回路はそれぞれ一つの水平延伸回路と一つの鉛直延伸回路であり、前記水平延伸回路は前記板材層の長手方向および／または幅方向に沿って延伸し、前記鉛直延伸回路は前記板材層の鉛直方向に延伸しており、一つの前記板材層の前記鉛直延伸回路は前記回路接続部材を介して隣り合う前記板材層の前記水平延伸回路と導通的に接続されている。
【0041】
本発明の一つの実施例によれば、前記連通穴の直径であるパラメータをａとし、前記回路の幅であるパラメータをｂとし、隣り合う前記回路または隣り合う前記連通穴の最小距離であるパラメータをｃとし、前記基板のエッジから前記アナログ回路領域のエッジまでの最小距離であるパラメータをｄとし、前記基板の最狭幅寸法であるパラメータをｅとする場合、パラメータｅの数値範囲は［２×ｄ＋ｍｉｎ（ａ，ｂ）×２＋ｃ］～［２×ｄ＋１０×ｍａｘ（ａ，ｂ）＋９×ｃ］とする。
【0042】
本発明の一つの実施例によれば、パラメータｅの数値範囲は［２×ｄ＋２×ｍａｘ（ａ，ｂ）＋ｃ］～［２×ｄ＋４×ｍａｘ（ａ，ｂ）＋３×ｃ］とする。
【0043】
本発明の一つの実施例によれば、前記基板の前記板材層の厚さの数値範囲は０．００５ｍｍ～０．５ｍｍとする。
【0044】
本発明の一つの実施例によれば、前記基板の前記板材層の厚さの数値範囲は０．０１ｍｍ～０．２ｍｍとする。
【0045】
本発明の他の方面において、本発明さらにモールド回路基板アセンブリを提供しており、前記モールド回路基板アセンブリは、
少なくとも一つの感光チップ、
少なくとも一つの光学窓を有するモールドベース、および
少なくとも一つの回路基板を含み、前記回路基板は、一つのデジタル回路部、一つのアナログ回路部、および一つの基板を含み、前記デジタル回路部と前記アナログ回路部はそれぞれ前記基板に形成され、かつ前記デジタル回路部と前記アナログ回路部とは互いに導通的に接続されており、前記アナログ回路部の少なくとも一部と前記デジタル回路部の間は一つの安全距離を有しており、前記感光チップは前記回路基板のチップ保持部に保持され、かつ前記感光チップは前記回路基板の前記アナログ回路部と前記デジタル回路部のうち少なくとも一つの回路部に導通的に接続されており、前記モールドベースは前記基板に一体的に結合し、かつ前記感光チップの感光領域は前記モールドベースの前記光学窓に対応している。
少なくとも一つの感光チップ、
少なくとも一つの光学窓を有するモールドベース、および
少なくとも一つの回路基板を含み、前記回路基板は、一つのデジタル回路部、一つのアナログ回路部、および一つの基板を含み、前記デジタル回路部と前記アナログ回路部はそれぞれ前記基板に形成され、かつ前記デジタル回路部と前記アナログ回路部とは互いに導通的に接続されており、前記アナログ回路部の少なくとも一部と前記デジタル回路部の間は一つの安全距離を有しており、前記感光チップは前記回路基板のチップ保持部に保持され、かつ前記感光チップは前記回路基板の前記アナログ回路部と前記デジタル回路部のうち少なくとも一つの回路部に導通的に接続されており、前記モールドベースは前記基板に一体的に結合し、かつ前記感光チップの感光領域は前記モールドベースの前記光学窓に対応している。
【0046】
本発明の一つの実施例によれば、前記モールドベースは前記感光チップの非感光領域に一体的に結合している。
【0047】
本発明の一つの実施例によれば、前記感光チップは前記感光チップの前記チップ保持部に貼設されている。
【0048】
本発明の一つの実施例によれば、さらに少なくとも一つの電子部品を含み、各前記電子部品はそれぞれ前記基板に貼設され、または各前記電子部品はそれぞれ全体または一部が前記基板に埋込されており、かつ各前記電子部品はそれぞれ前記デジタル回路部または前記アナログ回路部に導通されている。
【0049】
撮像モジュールであって、
少なくとも一つの光学レンズ、
少なくとも一つの感光チップ、および
少なくとも一つの回路基板を含み、前記回路基板は、一つのデジタル回路部、一つのアナログ回路部、および一つの基板を含み、前記デジタル回路部と前記アナログ回路部はそれぞれ前記基板に形成され、かつ前記デジタル回路部と前記アナログ回路部とは互いに導通的に接続されており、前記アナログ回路部の少なくとも一部と前記デジタル回路部の間は一つの安全距離を有しており、前記感光チップは前記回路基板のチップ保持部に保持され、かつ前記感光チップは前記回路基板の前記アナログ回路部と前記デジタル回路部のうち少なくとも一つの回路部に導通的に接続されており、前記光学レンズは前記感光チップの感光経路に保持されている。
少なくとも一つの光学レンズ、
少なくとも一つの感光チップ、および
少なくとも一つの回路基板を含み、前記回路基板は、一つのデジタル回路部、一つのアナログ回路部、および一つの基板を含み、前記デジタル回路部と前記アナログ回路部はそれぞれ前記基板に形成され、かつ前記デジタル回路部と前記アナログ回路部とは互いに導通的に接続されており、前記アナログ回路部の少なくとも一部と前記デジタル回路部の間は一つの安全距離を有しており、前記感光チップは前記回路基板のチップ保持部に保持され、かつ前記感光チップは前記回路基板の前記アナログ回路部と前記デジタル回路部のうち少なくとも一つの回路部に導通的に接続されており、前記光学レンズは前記感光チップの感光経路に保持されている。
【0050】
本発明の一つの実施例によれば、さらに少なくとも一つのレンズホルダーを含み、前記レンズホルダーは少なくとも一つの光通路を有しており、前記レンズホルダーは前記回路基板に貼設され、前記感光チップの感光領域は前記レンズホルダーの前記光通路に対応しており、かつ前記レンズホルダーの前記光通路は前記感光チップと前記光学レンズの間の光路を形成する。
【0051】
本発明の一つの実施例によれば、さらにモールドベースを含み、前記モールドベースは少なくとも一つの光学窓を有しており、前記モールドベースは前記回路基板に一体的に結合し、かつ前記モールドベースは前記感光チップの感光領域の周囲を囲むことにより、前記感光チップの感光領域は前記モールドベースの前記光学窓に対応するようにしており、かつ前記レンズホルダーの前記光通路は前記感光チップと前記光学レンズの間の光路を形成する。
【0052】
本発明の一つの実施例によれば、前記モールドベースは前記感光チップの非感光領域を一体的に結合している。
【0053】
本発明の一つの実施例によれば、前記感光チップは前記感光チップの前記チップ保持部に貼設されている。
【0054】
本発明の一つの実施例によれば、前記撮像モジュールは、さらに少なくとも一つの支持ホルダーと少なくとも一つの光フィルター素子を含み、前記支持ホルダーは少なくとも一つの光通過穴を有しており、前記光フィルター素子は前記支持ホルダーに貼設され、前記支持ホルダーは前記モールドベースに貼設されることにより、前記支持ホルダーを介して前記光フィルター素子を前記光学レンズと前記感光チップの間に保持している。
【0055】
本発明の一つの実施例によれば、前記撮像モジュールは、さらに少なくとも一つの電子部品を含み、各前記電子部品はそれぞれ前記基板に貼設され、または各前記電子部品はそれぞれ全体または一部が前記基板に埋込され、かつ各前記電子部品はそれぞれ前記デジタル回路部または前記アナログ回路部に導通されている。
【0056】
本発明の他の方面において、本発明はさらに電子機器を提供しており、前記電子機器は一つの電子機器本体と前記電子機器本体に設置される撮像モジュールを含み、前記撮像モジュールは、
少なくとも一つの光学レンズ、
少なくとも一つの感光チップ、および
少なくとも一つの回路基板を含み、前記回路基板は、一つのデジタル回路部、一つのアナログ回路部、および一つの基板を含み、前記デジタル回路部と前記アナログ回路部はそれぞれ前記基板に形成され、かつ前記デジタル回路部と前記アナログ回路部とは互いに導通的に接続されており、前記アナログ回路部の少なくとも一部と前記デジタル回路部の間は一つの安全距離を有しており、前記感光チップは前記回路基板のチップ保持部に保持され、かつ前記感光チップは前記回路基板の前記アナログ回路部と前記デジタル回路部のうち少なくとも一つの回路部に導通的に接続されており、前記光学レンズは前記感光チップの感光経路に保持されている。
少なくとも一つの光学レンズ、
少なくとも一つの感光チップ、および
少なくとも一つの回路基板を含み、前記回路基板は、一つのデジタル回路部、一つのアナログ回路部、および一つの基板を含み、前記デジタル回路部と前記アナログ回路部はそれぞれ前記基板に形成され、かつ前記デジタル回路部と前記アナログ回路部とは互いに導通的に接続されており、前記アナログ回路部の少なくとも一部と前記デジタル回路部の間は一つの安全距離を有しており、前記感光チップは前記回路基板のチップ保持部に保持され、かつ前記感光チップは前記回路基板の前記アナログ回路部と前記デジタル回路部のうち少なくとも一つの回路部に導通的に接続されており、前記光学レンズは前記感光チップの感光経路に保持されている。
【0057】
本発明の一つの実施例によれば、前記電子機器本体はスマートフォンや、タブレットＰＣ、携帯情報端末、電子ペーパー型の書籍、ＭＰ３、ＭＰ４、ＭＰ５、電子書籍、電卓である。
【0058】
本発明の他の方面において、本発明はモールド回路基板アセンブリを提供しており、前記モールド回路基板アセンブリは、
一つの保護部、
少なくとも一つの感光チップ、
少なくとも一つの光学窓を有するモールドベース、および
少なくとも一つの回路基板を含み、前記回路基板はさらに一つの基板を含み、前記基板は少なくとも一つのチップ保持部、前記チップ保持部の周囲を囲む少なくとも一つの保護領域および前記保護領域の周囲を囲む少なくとも一つの結合領域を含み、前記感光チップは前記基板の前記チップ保持部に保持されており、前記保護部は少なくとも前記基板の前記保護領域に位置しており、前記モールドベースは前記基板の前記結合領域に一体的に結合し、かつ前記モールドベースは前記感光チップの感光領域の周囲を囲むことにより、前記感光チップの感光領域は前記モールドベースの前記光学窓に対応するようにしている。
一つの保護部、
少なくとも一つの感光チップ、
少なくとも一つの光学窓を有するモールドベース、および
少なくとも一つの回路基板を含み、前記回路基板はさらに一つの基板を含み、前記基板は少なくとも一つのチップ保持部、前記チップ保持部の周囲を囲む少なくとも一つの保護領域および前記保護領域の周囲を囲む少なくとも一つの結合領域を含み、前記感光チップは前記基板の前記チップ保持部に保持されており、前記保護部は少なくとも前記基板の前記保護領域に位置しており、前記モールドベースは前記基板の前記結合領域に一体的に結合し、かつ前記モールドベースは前記感光チップの感光領域の周囲を囲むことにより、前記感光チップの感光領域は前記モールドベースの前記光学窓に対応するようにしている。
【0059】
本発明の一つの実施例によれば、前記保護部は少なくとも前記基板の前記保護領域に設置されている。
【0060】
本発明の一つの実施例によれば、前記保護部は少なくとも前記基板の前記保護領域に形成されている。
【0061】
本発明の一つの実施例によれば、前記保護部は前記基板の前記保護領域と前記結合領域に設置されている。
【0062】
本発明の一つの実施例によれば、前記保護部は前記基板の前記保護領域と前記結合領域に形成されている。
【0063】
本発明の一つの実施例によれば、前記保護部は前記基板に塗布されるインクによって形成される。
【0064】
本発明の一つの実施例によれば、前記保護部は前記基板に塗布されるグルーによって形成される。
【0065】
本発明の一つの実施例によれば、前記保護部は少なくとも一つの開口を有し、前記感光チップの感光領域は前記保護部の前記開口に対応している。
【0066】
本発明の一つの実施例によれば、前記モールドベースは前記感光チップの非感光領域に一体的に結合している。
【0067】
本発明の他の方面において、本発明はさらに撮像モジュールを提供しており、前記撮像モジュールは少なくとも一つの光学レンズと一つのモールド回路基板アセンブリを含み、前記モールド回路基板アセンブリは、
一つの保護部、
少なくとも一つの感光チップ、
少なくとも一つの光学窓を有するモールドベース、および
少なくとも一つの回路基板を含み、前記回路基板はさらに一つの基板を含み、前記基板は少なくとも一つのチップ保持部、前記チップ保持部の周囲を囲む少なくとも一つの保護領域および前記保護領域の周囲を囲む少なくとも一つの結合領域を含み、前記感光チップは前記基板の前記チップ保持部に保持されており、前記保護部は少なくとも前記基板の前記保護領域に位置しており、前記モールドベースは前記基板の前記結合領域に一体的に結合し、かつ前記モールドベースは前記感光チップの感光領域の周囲を囲むことにより、前記感光チップの感光領域は前記モールドベースの前記光学窓に対応するようにしており、前記光学レンズは前記感光チップの感光経路に保持され、且つ前記モールドベースの前記光学窓は前記感光チップと前記光学レンズの間の光路を形成する。
一つの保護部、
少なくとも一つの感光チップ、
少なくとも一つの光学窓を有するモールドベース、および
少なくとも一つの回路基板を含み、前記回路基板はさらに一つの基板を含み、前記基板は少なくとも一つのチップ保持部、前記チップ保持部の周囲を囲む少なくとも一つの保護領域および前記保護領域の周囲を囲む少なくとも一つの結合領域を含み、前記感光チップは前記基板の前記チップ保持部に保持されており、前記保護部は少なくとも前記基板の前記保護領域に位置しており、前記モールドベースは前記基板の前記結合領域に一体的に結合し、かつ前記モールドベースは前記感光チップの感光領域の周囲を囲むことにより、前記感光チップの感光領域は前記モールドベースの前記光学窓に対応するようにしており、前記光学レンズは前記感光チップの感光経路に保持され、且つ前記モールドベースの前記光学窓は前記感光チップと前記光学レンズの間の光路を形成する。
【0068】
本発明の一つの実施例によれば、さらに少なくとも一つの支持ホルダーと少なくとも一つの光フィルター素子を含み、前記支持ホルダーは少なくとも一つの光通過穴を有しており、前記光フィルター素子は前記支持ホルダーに貼設され、前記支持ホルダーは前記モールドベースに貼設されることにより、前記支持ホルダーを介して前記光フィルター素子を前記光学レンズと前記感光チップの間に保持している。
【0069】
本発明の他の方面において、本発明はさらに電子機器を提供しており、前記電子機器は一つの電子機器本体と前記電子機器本体に設置される少なくとも一つの前記撮像モジュールを含み、前記撮像モジュールは少なくとも一つの光学レンズと一つのモールド回路基板アセンブリを含み、前記モールド回路基板アセンブリは、
一つの保護部、
少なくとも一つの感光チップ、
少なくとも一つの光学窓を有するモールドベース、および
少なくとも一つの回路基板を含み、前記回路基板はさらに一つの基板を含み、前記基板は少なくとも一つのチップ保持部、前記チップ保持部の周囲を囲む少なくとも一つの保護領域および前記保護領域の周囲を囲む少なくとも一つの結合領域を含み、前記感光チップは前記基板の前記チップ保持部に保持されており、前記保護部は少なくとも前記基板の前記保護領域に位置しており、前記モールドベースは前記基板の前記結合領域に一体的に結合し、かつ前記モールドベースは前記感光チップの感光領域の周囲を囲むことにより、前記感光チップの感光領域は前記モールドベースの前記光学窓に対応するようにしており、前記光学レンズは前記感光チップの感光経路に保持され、且つ前記モールドベースの前記光学窓は前記感光チップと前記光学レンズの間の光路を形成する。
一つの保護部、
少なくとも一つの感光チップ、
少なくとも一つの光学窓を有するモールドベース、および
少なくとも一つの回路基板を含み、前記回路基板はさらに一つの基板を含み、前記基板は少なくとも一つのチップ保持部、前記チップ保持部の周囲を囲む少なくとも一つの保護領域および前記保護領域の周囲を囲む少なくとも一つの結合領域を含み、前記感光チップは前記基板の前記チップ保持部に保持されており、前記保護部は少なくとも前記基板の前記保護領域に位置しており、前記モールドベースは前記基板の前記結合領域に一体的に結合し、かつ前記モールドベースは前記感光チップの感光領域の周囲を囲むことにより、前記感光チップの感光領域は前記モールドベースの前記光学窓に対応するようにしており、前記光学レンズは前記感光チップの感光経路に保持され、且つ前記モールドベースの前記光学窓は前記感光チップと前記光学レンズの間の光路を形成する。
【0070】
本発明の一つの実施例によれば、前記電子機器本体はスマートフォンや、タブレットＰＣ、携帯情報端末、電子ペーパー型の書籍、ＭＰ３、ＭＰ４、ＭＰ５、電子書籍、電卓である。
【0071】
本発明の他の方面において、本発明はさらにモールド回路基板アセンブリの製造方法を提供しており、前記製造方法は以下のステップを含み、すなわち
（ａ）一つの保護部付きの一つの基板を提供し、前記保護部は少なくとも前記基板の保護領域に位置すること、
（ｂ）モールド工程によって前記基板の結合領域に少なくとも一つの光学窓を有する一つのモールドベースを形成すること、および
（ｃ）前記モールドベースの前記光学窓を経て一つの感光チップを前記基板に導通的に接続することであり、これにより前記モールド回路基板アセンブリを製成する。
（ａ）一つの保護部付きの一つの基板を提供し、前記保護部は少なくとも前記基板の保護領域に位置すること、
（ｂ）モールド工程によって前記基板の結合領域に少なくとも一つの光学窓を有する一つのモールドベースを形成すること、および
（ｃ）前記モールドベースの前記光学窓を経て一つの感光チップを前記基板に導通的に接続することであり、これにより前記モールド回路基板アセンブリを製成する。
【0072】
本発明の一つの実施例によれば、前記ステップ（ａ）において、さらに以下のステップを含み、すなわち
前記基板を提供すること、および
少なくとも前記保護部を前記基板の前記保護領域に設置することである。
前記基板を提供すること、および
少なくとも前記保護部を前記基板の前記保護領域に設置することである。
【0073】
本発明の一つの実施例によれば、前記ステップ（ａ）において、さらに以下のステップを含み、すなわち
前記基板を提供すること、および
少なくとも前記保護部を前記基板の前記保護領域に形成することである。
前記基板を提供すること、および
少なくとも前記保護部を前記基板の前記保護領域に形成することである。
【0074】
本発明の一つの実施例によれば、前記方法において、前記保護部はさらに前記基板の前記結合領域に形成する。
【0075】
本発明の一つの実施例によれば、前記少なくとも前記保護部を前記基板の前記保護領域に形成するステップにおいて、さらに以下のステップを含み、すなわち少なくともインクを前記基板の前記保護領域に塗布することにより、インクによって前記基板の前記保護領域に前記保護部を形成することである。
【0076】
本発明の一つの実施例によれば、前記少なくとも前記保護部を前記基板の前記保護領域に形成するステップにおいて、さらに以下のステップを含み、すなわち少なくともグルーを前記基板の前記保護領域に塗布することにより、グルーによって前記基板の前記保護領域に前記保護部を形成することである。
【0077】
本発明の一つの実施例によれば、前記ステップ（ｂ）において、さらに以下のステップを含み、すなわち
前記基板を一つの下型に入れること、
一つの上型である光学窓成形ブロックが前記保護部に押圧するように前記上型と前記下型に対し型合わせをすることにより、前記基板の前記結合領域は前記上型と前記下型の間に形成される一つの成形空間に保持されるようにすること、および
前記成形空間に添加される一つの成形材料を硬化させることにより、前記成形材料は前記基板の前記結合領域に結合する前記モールドベースを形成することである。
前記基板を一つの下型に入れること、
一つの上型である光学窓成形ブロックが前記保護部に押圧するように前記上型と前記下型に対し型合わせをすることにより、前記基板の前記結合領域は前記上型と前記下型の間に形成される一つの成形空間に保持されるようにすること、および
前記成形空間に添加される一つの成形材料を硬化させることにより、前記成形材料は前記基板の前記結合領域に結合する前記モールドベースを形成することである。
【0078】
本発明の他の方面において、本発明はさらに撮像モジュールの製造方法を提供しており、前記製造方法は以下のステップを含み、すなわち
一つの保護部付きの一つの基板を提供し、前記保護部は少なくとも前記基板の保護領域に位置すること、
モールド工程によって前記基板の結合領域に少なくとも一つの光学窓を有する一つのモールドベースを形成すること、
前記モールドベースの前記光学窓を経て一つの感光チップを前記基板に導通的に接続すること、および
一つの光学レンズを前記感光チップの感光経路に保持することであり、これにより前記撮像モジュールを製成する。
一つの保護部付きの一つの基板を提供し、前記保護部は少なくとも前記基板の保護領域に位置すること、
モールド工程によって前記基板の結合領域に少なくとも一つの光学窓を有する一つのモールドベースを形成すること、
前記モールドベースの前記光学窓を経て一つの感光チップを前記基板に導通的に接続すること、および
一つの光学レンズを前記感光チップの感光経路に保持することであり、これにより前記撮像モジュールを製成する。
【図面の簡単な説明】
【0079】
【図1】従来の一つの撮像モジュールの一つの回路基板の模式図である。
【図2】本発明の一つの好ましい実施例の一つの電子機器の模式的斜視図である。
【図3】本発明の前記好ましい実施例の一つの撮像モジュールの模式的斜視図である。
【図4A】本発明の前記好ましい実施例の前記撮像モジュールを中間位置に沿って切断した模式図である。
【図4B】本発明の前記好ましい実施例の前記撮像モジュールの一つの変形実施形態を中間位置に沿って切断した模式図である。
【図4C】本発明の前記好ましい実施例の前記撮像モジュールのもう一つの変形実施形態を中間位置に沿って切断した模式図である。
【図4D】本発明の前記好ましい実施例の前記撮像モジュールのもう一つの変形実施形態を中間位置に沿って切断した模式図である。
【図5】本発明の前記好ましい実施例の前記撮像モジュールの一つの回路基板の模式的上面図であって、前記回路基板の一つのデジタル回路部、一つのアナログ回路部および基板の関係を模式的に示す図である。
【図6】本発明の前記好ましい実施例の前記撮像モジュールの前記回路基板の模式的上面図であって、前記回路基板の前記デジタル回路部と前記基板の関係を模式的に示す図である。
【図7】本発明の前記好ましい実施例の前記撮像モジュールの前記回路基板の模式的上面図であって、前記回路基板の前記アナログ回路部と前記基板の関係を模式的に示す図である。
【図8】本発明の前記好ましい実施例の前記撮像モジュールの前記回路基板の一つの変形実施形態の模式的上面図であって、前記回路基板の前記デジタル回路部、前記アナログ回路部および前記基板の関係を模式的に示す図である。
【図9】本発明の前記好ましい実施例の前記撮像モジュールの前記回路基板の一部模式図である。
【図10】本発明の前記好ましい実施例の前記撮像モジュールの前記回路基板の回路配置原理の模式図である。
【図11】本発明の前記好ましい実施例の前記撮像モジュールの第一の製造ステップの模式図である。
【図12A】本発明の前記好ましい実施例の前記撮像モジュールの第二の製造ステップの模式図である。
【図12B】本発明の前記好ましい実施例の前記撮像モジュールの第二の製造ステップの第一の選択可能変形ステップの模式図である。
【図12C】本発明の前記好ましい実施例の前記撮像モジュールの第二の製造ステップの第二の選択可能変形ステップの模式図である。
【図13】本発明の前記好ましい実施例の前記撮像モジュールの第三の製造ステップの模式図である。
【図14】本発明の前記好ましい実施例の前記撮像モジュールの第四の製造ステップの模式図である。
【図15】本発明の前記好ましい実施例の前記撮像モジュールの第五の製造ステップの模式図である。
【図16】本発明の前記好ましい実施例の前記撮像モジュール第六の製造ステップの模式図である。
【図17】本発明の前記好ましい実施例の前記撮像モジュールの第七の製造ステップの模式図である。
【図18】本発明の前記好ましい実施例の前記撮像モジュールの第八の製造ステップの模式図である。
【図19】本発明の前記好ましい実施例の前記撮像モジュールの第九の製造ステップの模式図である。
【図20A】本発明の前記好ましい実施例の前記撮像モジュールの測定されるＭＩＰＩ信号が干渉される状態の模式図である。
【図20B】従来技術の撮像モジュールの測定されるＭＩＰＩ信号が干渉される状態の模式図である。
【発明を実施するための形態】
【0080】
以下の記載は本発明を開示して当業者が本発明を実現できるようにするものである。以下に記載の好ましい実施例は例示に過ぎず、当業者は他の明らかな変化形に容易に想到できる。以下の記載において定義された本発明の基本的な原理は他の実施形態、変形形態、改善形態、均等形態および本発明の趣旨と範囲から離脱しない他の技術構成に応用できる。
【0081】
当業者は以下のように理解できるが、本発明の開示において、用語の「縦方向」、「横方向」、「上」、「下」、「前」、「後」、「左」、「右」、「垂直」、「水平」、「頂」、「底」、「内」、「外」等が示す方位または位置関係は図面に示された方位または位置関係に基づくもので、本発明を説明しやすくおよび簡単に説明するためのものであり、対象の装置または素子が必然的に特定の方位、特定の方位のある構造および操作を示しまたは示唆するものではなく、このため前記用語は本発明に対する制限と理解することはできない。
【0082】
以下のように理解できるが、用語の「一」は「少なくとも一つの」または「一つまたは複数の」と理解すべきであり、すなわち一つの実施例において、一つの素子の数量は一つとすることができ、他の実施例において、該素子の数量は複数とすることができ、用語「一」は数量に対する制限と理解してはならない。
【0083】
本発明の明細書図面における図２～図４Ａを参考し、本発明の一つの好ましい実施例の一つの撮像モジュール１は下記記載において説明され、一つまたは複数の前記撮像モジュール１は一つの電子機器本体２に設置されることができ、これにより一つの電子機器を形成し、前記撮像モジュール１は前記電子機器の画像獲得に寄与することに用いられている。
【0084】
特筆に値するのは、図２に示す前記電子機器の具体的な例示において、前記撮像モジュール１が前記電子機器本体２の後部に設置される場合をあげるが、当業者は以下のように理解できるが、前記電子機器の他の例示において、前記撮像モジュール１は前記電子機器本体２の前部または他の位置に設置されてもよく、あるいは少なくとも一つの前記撮像モジュール１は前記電子機器本体２の前部に設置されるとともに、少なくとも一つの前記撮像モジュール１は前記電子機器本体２の後部に設置されてもよい。したがって、図２に示す前記電子機器の具体的な例示は本発明の前記撮像モジュール１の内容および範囲に対する制限と理解してはならない。
【0085】
さらに特筆に値するのは、前記電子機器本体２の種類は限定されず、例えば、前記電子機器本体２は図２に示すスマートフォンなどとして実施されることができるが、他の例示において、前記電子機器本体２はタブレットＰＣや、携帯情報端末（ＰＤＡ）、電子ペーパー型の書籍、ＭＰ３、ＭＰ４、ＭＰ５、電子書籍、電卓などとして実施されることもできるがこれに限定されない。
【0086】
なお、さらに特筆に値するのは、前記撮像モジュール１はシングルレンズ撮像モジュールとして実施されることができるが、アレイ撮像モジュールとして実施されることもでき、例えばダブルレンズ撮像モジュール、トリプルレンズ撮像モジュールであってもよい。本発明は以降の開示において前記撮像モジュール１がシングルレンズ撮像モジュールとして実施される場合を例として本発明の前記撮像モジュール１の特徴と利点を説明するが、本発明の前記撮像モジュール１の内容および範囲に対する制限と理解してはならない。
【0087】
さらに、図３と図４Ａに示す前記撮像モジュール１の具体的な例示によれば、前記撮像モジュール１は少なくとも一つの光学レンズ１０、少なくとも一つの感光チップ２０および少なくとも一つの回路基板３０を含み、前記感光チップ２０と前記回路基板３０とが導通され、前記光学レンズ１０が前記感光チップ２０の感光経路に保持されており、物体による反射された光は光学レンズ１０から前記撮像モジュール１の内部に入った後、前記感光チップ２０によって受光および光電変換されて、物体に関する画像の一つの電気信号を形成する。
【0088】
前記回路基板３０は前記電子機器本体２に電気接続されることができ、前記電気信号は前記回路基板３０により前記感光チップ２０から前記電子機器本体２まで送信されることにより、前記電気信号を前記電子機器本体２に記憶することができ、または前記電子機器本体２の表示ディスプレイにより物体に関する画像を表示することができる。言い換えれば、前記電子機器本体２は前記感光チップ２０において生成される物体に関する画像の前記電気信号を画像フォーマットに変換することができ、かつ前記電子機器本体２の表示ディスプレイにより表示することができる。
【0089】
さらに図４Ａを参考にすると、前記撮像モジュール１はさらに一つのモールドベース４０を含み、前記モールドベース４０は少なくとも一つの光学窓４１を含み、前記モールドベース４０は前記回路基板３０に一体的に結合されることができ、これにより前記感光チップ２０の感光領域は前記モールドベース４０の前記光学窓４１に対応できるようにして、これにより前記モールドベース４０の前記光学窓４１は前記感光チップ２０と前記光学レンズ１０の一つの光透過経路を形成することによって、前記光学レンズ１０から前記撮像モジュール１の内部に入った物体による反射された光は、前記光学窓４１により形成される前記光透過経路を通してから、前記感光チップ２０に受光および光電変換されることが許される。
【0090】
一つの例示として、まず前記モールドベース４０を前記回路基板３０に一体的に結合し、次いでに前記モールドベース４０の前記光学窓４１を経て前記感光チップ２０を前記回路基板３０に導通させることができる。もう一つの例示として、まず前記感光チップ２０と前記回路基板３０を導通し、次いで前記モールドベース４０を前記回路基板３０に一体的に結合することもできる。これについては本発明の前記撮像モジュール１は限定されない。
【0091】
好ましくは、前記モールドベース４０はさらに前記感光チップ２０の非感光領域の少なくとも一部に一体的に結合することができ、これにより前記モールドベース４０、前記回路基板３０と前記感光チップ２０は一体と結合するようにする。例えば、まず前記感光チップ２０と前記回路基板３０を導通し、次いでに前記モールドベース４０を前記回路基板３０と前記感光チップ２０の非感光領域の少なくとも一部に一体的に結合することができ、これにより前記モールドベース４０は前記感光チップ２０の非感光領域の少なくとも一部を包埋するように前記モールドベース４０、前記回路基板３０と前記感光チップ２０を一体と結合させるようになる。
【0092】
以下のように理解できるが、少なくとも一つの前記感光チップ２０、少なくとも一つの前記回路基板３０と少なくとも一つの前記モールドベース４０は一つのモールド回路基板アセンブリ１０００を形成する。言い換えれば、前記撮像モジュール１は少なくとも一つの前記光学レンズ１０と少なくとも一つの前記モールド回路基板アセンブリ１０００を含み、前記モールド回路基板アセンブリ１０００はさらに少なくとも一つの前記感光チップ２０、少なくとも一つの前記回路基板３０と少なくとも一つの前記モールドベース４０を含み、前記モールドベース４０は少なくとも一つの前記光学窓４１を有し、前記感光チップ２０と前記回路基板３０とが導通されており、前記モールドベース４０が前記回路基板３０に一体的に結合し、かつ前記感光チップ２０の感光領域が前記モールドベース４０の前記光学窓４１に対応しており、前記光学レンズ１０が前記感光チップ２０の感光経路に保持されている。好ましくは、前記モールドベース４０はさらに前記感光チップ２０の非感光領域の少なくとも一部を包埋している。
【0093】
なお、前記撮像モジュール１は一つの固定焦点撮像モジュールであってもよく、一つのズーム撮像モジュールであってもよい。前記撮像モジュール１は前記固定焦点撮像モジュールとして実施される場合は、前記光学レンズ１０は直接前記モールドベース４０の一つの頂面４２に貼設されることにより、前記光学レンズ１０が前記感光チップ２０の感光経路に保持されるようにして、または、前記光学レンズ１０が一つのレンズバレルに組立てられ、前記レンズバレルが前記モールドベース４０の前記頂面４２に貼設されることにより、前記光学レンズ１０が前記感光チップ２０の感光経路に保持されるようにして、または、前記レンズバレルが前記モールドベース４０の前記頂面４２から一体的に延伸し、前記光学レンズ１０が前記レンズバレルに組立てられることにより、前記光学レンズ１０が前記感光チップ２０の感光経路に保持されるようにすることができる。
【0094】
図４Ａを参考にすると、前記撮像モジュール１はさらに少なくとも一つのドライバ５０を含み、前記光学レンズ１０は前記ドライバ５０に駆動可能に設置され、前記ドライバ５０は前記モールドベース４０の前記頂面４２に貼設されることにより、前記光学レンズ１０は前記感光チップ２０の感光経路に保持されるようにしている。前記ドライバ５０は前記光学レンズ１０を駆動して前記感光チップ２０の感光経路に沿って変位させることにより、前記光学レンズ１０と前記感光チップ２０との距離を調整することができ、これにより前記撮像モジュール１は前記ズーム撮像モジュールとなる。
【0095】
前記ドライバ５０と前記回路基板３０とが導通されている。具体的に、前記ドライバ５０は一組のドライバピン５１を備えており、前記ドライバ５０の前記ドライバピン５１は前記モールドベース４０の前記頂面４２から前記回路基板３０に向けて延伸しつつ前記回路基板３０に電気接続されている。
【0096】
好ましくは、前記モールドベース４０の一つの外面４３は少なくとも一つのピンスロット４３１を備えており、前記ピンスロット４３１は前記モールドベース４０の前記頂面４２から前記回路基板３０に向けて延伸し、前記ドライバ５０の前記ドライバピン５１は前記モールドベース４０の前記ピンスロット４３１に保持されている。このような手段によって、前記ドライバ５０の前記ドライバピン５１は前記モールドベース４０の前記外面４３に突起することがない。このようにして、前記ドライバピン５１が触れて前記ドライバ５０の信頼性に影響を及ばすという不都合の発生を回避することができる一方、前記撮像モジュール１の外観のインテグリティを確保することができる。好ましくは、前記モールドベース４０の前記外面４３の前記ピンスロット４３１は前記モールドベース４０の成形時において形成される。
【0097】
前記モールドベース４０の前記外面４３は一つの傾斜面とすることにより、一つの成形型１００によってモールド工程を経て前記モールドベース４０を作成した後に、前記成形型１００の型抜きが容易になる。もちろん、当業者は以下のように理解できるが、他の例示では、前記モールドベース４０の前記外面４３の傾斜角度は切断工程により形成される。さらに、前記モールドベース４０の前記外面４３と前記感光チップ２０の光軸とがなす角度であるパラメータをαとしたら、パラメータαは鋭角とする。
【0098】
特筆に値するのは、前記ドライバ５０の種類は本発明の前記撮像モジュール１において限定されず、例えば前記ドライバ５０はボイスコイルモータとして実施されることができるがこれに限定されない。
【0099】
続いて図４Ａを参考にすると、前記撮像モジュール１はさらに少なくとも一つの光フィルター素子６０を含み、前記光フィルター素子６０は前記光学レンズ１０と前記感光チップ２０の間に保持されることにより、前記光学レンズ１０から前記撮像モジュール１の内部に入った光は前記光フィルター素子６０により濾過が行われてからこそ前記感光チップ２０に受光および光電変換されるようにでき、前記光フィルター素子６０は前記光学レンズ１０から前記撮像モジュール１の内部に入った光における迷光を濾過でき、これにより前記撮像モジュール１の結像品質を改善する。前記光フィルター素子６０の種類は本発明の前記撮像モジュール１において限定されず、例えば前記光フィルター素子６０は赤外線カットフィルタとして実施されることができるがこれに限定されない。
【0100】
当業者は以下のように理解できるが、前記光フィルター素子６０は前記モールド回路基板アセンブリ１０００の一部を形成することもできる。
【0101】
前記撮像モジュール１の一つの例示では、図４Ａを参考にすると、前記光フィルター素子６０は前記モールドベース４０の前記頂面４２に貼設されることにより、前記光フィルター素子６０は前記光学レンズ１０と前記感光チップ２０の間に保持されるようにできる。
【0102】
具体的に、前記モールドベース４０の前記頂面４２は少なくとも一つの外側面４２１と少なくとも一つの内側面４２２を形成しており、前記ドライバ５０は前記モールドベース４０の前記外側面４２１に貼設され、前記光フィルター素子６０は前記モールドベース４０の前記内側面４２２に貼設されている。
【0103】
一つの例示では、前記モールドベース４０の前記外側面４２１が位置する平面と前記内側面４２２が位置する平面とが面一とされており、すなわち、前記モールドベース４０の前記頂面４２は一つの平面である。もう一つの実例では、前記モールドベース４０の前記外側面４２１と前記内側面４２２は段差を具備し、例えば前記モールドベース４０の前記外側面４２１が位置する平面は前記内側面４２２が位置する平面より高く、これにより少なくともフィルター貼設溝４２３を形成しており、前記フィルター貼設溝４２３は前記光学窓４１に連通しており、前記モールドベース４０の前記内側面４２２に貼設される前記光フィルター素子６０は前記フィルター貼設溝４２３に収納されることにより、前記撮像モジュール１の高さ寸法を減少しつつ、光フィルター素子６０の安定性を向上する。
【0104】
前記撮像モジュール１のもう一つの例示では、前記モールドベース４０の成形前に、まず前記光フィルター素子６０を直接または間接的に前記感光チップ２０に固定して、例えば、前記光フィルター素子６０が直接前記感光チップ２０を覆うことにより前記光フィルター素子６０と前記感光チップ２０とが互いに接触されるようにして、または前記光フィルター素子６０と前記感光チップ２０の間に一つの支持物を設置することにより前記光フィルター素子６０と前記感光チップ２０は安全距離を有させるようにするなどして、次いで、モールド工程によって前記モールドベース４０をモールドすることにより、前記モールドベース４０はさらに前記光フィルター素子６０の外側エッジを包埋するようにすることができ、これにより前記光フィルター素子６０、前記モールドベース４０、前記回路基板３０と前記感光チップ２０を一体と結合させる。
【0105】
もう一つの例示では、図４Ｂを参考にすると、前記撮像モジュール１の前記モールドベース４０はさらに前記感光チップ２０の非感光領域を結合することにより、さらに前記撮像モジュール１の縦横寸法を縮小することができる。具体的に、本発明の前記撮像モジュール１にかかるこの具体の例示では、まず前記感光チップ２０を前記回路基板３０に貼設して、次いでにモールド工程を実行することにより前記モールドベース４０を形成して、かつ前記モールドベース４０が前記感光チップ２０の非感光領域を結合させる。
【0106】
もう一つの例示では、図４Ｃを参考にすると、前記撮像モジュール１はさらに一つの支持ホルダー７０を含むことができ、前記支持ホルダー７０は一つの光通過穴７１を有しており、前記光フィルター素子６０が前記支持ホルダー７０に貼設されることにより前記光通過穴７１を閉塞するようにしており、前記支持ホルダー７０が前記モールドベース４０の前記内側面４２２に貼設されることにより前記光フィルター素子６０が前記光学レンズ１０と前記感光チップ２０の間に保持されるようにしており、これらのような手段によって、前記光フィルター素子６０の寸法を減少することができ、これにより前記撮像モジュール１の材料コストを低減する。
【0107】
さらに、前記撮像モジュール１はさらに少なくとも一つの電子部品８０を含むことができ、前記電子部品８０は前記回路基板３０に貼設され、または前記電子部品８０は一部または全体が前記基板３３に埋込することができる。前記電子部品８０は一部が前記基板３３に埋込されるとともに前記電子部品８０が前記基板３３の表面に貼設される例示では、前記モールドベース４０は少なくとも一つの前記電子部品８０の少なくとも一部を包埋することができる。好ましくは、前記モールドベース４０は前記回路基板３０の上面に位置される一部の前記電子部品８０を包埋し、または全体の前記電子部品８０を包埋しており、このような手段によって、前記モールドベース４０は前記電子部品８０と外気とを離間することにより前記電子部品８０の表面が酸化されることを回避ことができ、一方、前記モールドベース４０は隣り合う前記電子部品８０を離間することができ、このようにして、隣り合う前記電子部品８０が互いに干渉するという不都合の発生を回避できるだけでなく、隣り合う前記電子部品８０の離間をより短距離にさせることができ、これにより限られる面積の前記回路基板３０に数がより多く、サイズがより大きい前記電子部品８０を貼設することができ、さらに一方、前記モールドベース４０は前記電子部品８０と前記感光チップ２０とを離間することにより、前記電子部品８０の表面または前記電子部品８０と前記回路基板３０の溶接位置に生じるはんだ粉末、屑等の汚れ物により前記感光チップ２０の感光領域を汚染することを回避することができる。
【0108】
特筆に値するのは、前記電子部品８０の種類は本発明の前記撮像モジュール１では限定されず、例えば前記電子部品８０は抵抗器、コンデンサー、プロセッサ、リレー等として実施できるがこれらに限定されない。
【0109】
図４Ｄは本発明の一つの変形実施形態の前記撮像モジュール１を示しており、前記撮像モジュール１は前記モールドベース４０を有しなくてもよく、具体的に、前記撮像モジュール１は少なくとも一つのレンズホルダー９０を有しており、前記レンズホルダー９０は少なくとも一つの光通路９１を有しており、前記感光チップ２０と前記回路基板３０が導通されてから、前記レンズホルダー９０が前記回路基板３０に貼設され、かつ前記感光チップ２０の感光領域を前記レンズホルダー９０の前記光通路９１に対応させており、前記光学レンズ１０は直接または間接的に前記レンズホルダー９０に設置されることにより、前記光学レンズ１０が前記感光チップ２０の感光経路に保持されるようにでき、これにより前記光学レンズ１０から前記撮像モジュール１の内部に入った光が前記レンズホルダー９０の前記光通路９１を通してから前記感光チップ２０に受光および光電変換される。
【0110】
前記撮像モジュール１を使用する場合、物体による反射された光は前記光学レンズ１０から前記撮像モジュール１の内部に入ってから、被前記感光チップ２０に受光および光電変換されて、物体に関する画像の前記電気信号を形成する。当業者は以下のように理解できるが、前記電気信号は前記撮像モジュール１の前記回路基板３０に処理されつつ前記電子機器本体２に送信されるが、もちろん、前記電気信号は前記回路基板３０により他のデバイスに送信されてもよい。本発明の前記撮像モジュール１では、前記回路基板３０が前記電気信号を処理および送信する時における安定性は効果的に向上され、これにより前記撮像モジュール１の高性能を確保する。
【0111】
図５～図７を参考にすると、前記回路基板３０はさらに少なくとも一つのデジタル回路部３１、少なくとも一つのアナログ回路部３２および基板３３を含み、前記デジタル回路部３１と前記アナログ回路部３２はそれぞれ前記基板３１の異なる領域に形成され、かつ前記デジタル回路部３１と前記アナログ回路部３２はそれぞれ通信可能に導通されており、前記感光チップ２０は前記回路基板３０の前記デジタル回路部３１と前記アナログ回路部３２に導通されている。前記感光チップ２０において形成される前記電気信号は前記デジタル回路部３１と前記アナログ回路部３２から各前記電子部品８０と一つの接続器１３０に送信されることができる。
【0112】
特筆に値するのは、本発明にかかる前記デジタル回路部３１は前記回路基板３０におけるデジタル回路により形成される集合であって、前記デジタル回路はデジタル信号（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ）の処理に用いられるもので、ここで、前記デジタル信号とは時間上も振幅上も離散（量子化）の信号を指し、コーディングによって量子化された電気信号の数値をそれぞれ「０」と「１」これら二つの数字だけからなるシーケンスにコードし、パルス信号発生器によって相応するデジタル信号を生成するもので、前記デジタル信号はＭＩＰＩ（デジタル送信型デジタル信号）、ＩＩＣ（デジタル制御型信号）、ＭＣＬＫ（デジタルクロック信号）、ＤＶＤＤ／ＤＧＮＤ（デジタル電源）等を含むがこれらに限定されない。対応的に、本発明にかかる前記アナログ回路部３２は回路基板３０におけるアナログ回路により形成される集合であって、前記アナログ回路はアナログ信号（Ａｎａｌｏｇ Ｓｉｇｎａｌ）の処理に用いられるもので、前記アナログ信号とは時間上も振幅上も連続的な信号を指し、前記アナログ信号はＡＶＤＤ／ＡＧＮＤ（アナログ電源）、ＶＴＧ／ＶＲＧＳＬ（アナログ電圧基準）等を含むがこれらに限定されない。
【0113】
特筆に値するのは、前記接続器１３０は直接前記基板３３に設置されてもよく、あるいは一つの例えばフレキシブル板や、リジットフレキシブル板、リジット板、セラミック板等の接続板１４０を介して間接的に前記基板３３に設置されてもよく、かつ前記接続器１３０は前記デジタル回路部３１と前記アナログ回路部３２に接続される。続いて、前記撮像モジュール１が前記電子機器本体２に取り付けられてから、前記接続器１３０と前記電子機器本体２の回路基板等の部品とを互いに接続することにより、前記感光チップ２０において形成される前記電気信号は前記デジタル回路部３１と前記アナログ回路部３２から前記接続器１３０を通して前記電子機器本体２に送信されることができる。
【0114】
当業者は以下のように理解できるが、前記回路基板３０の前記デジタル回路部３１と前記アナログ回路部３２はいずれも前記基板３３に設けられる回路と前記基板３３に貼設されまたは前記基板３３に埋込される前記電子部品８０により形成される。具体的に、前記デジタル回路部３１は前記基板３３に設けられる回路と前記基板３３に貼設されまたは前記基板３３に埋込される少なくとも一つの前記電子部品８０を含み、前記アナログ回路部３２は前記基板３３に設けられる回路と前記基板３３に貼設されまたは前記基板３３に埋込される少なくとも一つの前記電子部品８０とを含む。
【0115】
本分野の前記回路基板３０の前記デジタル回路部３１と前記アナログ回路部３２は前記基板３３の異なる領域に形成されており、このような手段によって、前記回路基板３０の前記デジタル回路部３１の回路に生じる電磁波は前記アナログ回路部３３に送信および処理される前記電気信号を干渉することが阻止されることができる。
【0116】
具体的に、前記回路基板３０の前記アナログ回路部３２の少なくとも一部と前記デジタル回路部３１の間は一つの安全距離を有することにより、前記デジタル回路部３１の回路において発生する電磁波が前記アナログ回路部３２に送信されおよび処理される前記電気信号を干渉することを阻止する。
【0117】
図２０Ａは本発明の前記撮像モジュール１の測定されるＭＩＰＩ信号が干渉される状態の模式図を示し、図２０Ｂは従来技術の撮像モジュールの測定されるＭＩＰＩ信号が干渉される状態の模式図を示している。図２０Ａと図２０Ｂに示される測定結果の比較によれば、本発明にかかる前記撮像モジュールは前記回路基板３０の前記アナログ回路部３２の少なくとも一部と前記デジタル回路部３１の間に前記安全距離を形成するという手段によって、ＭＩＰＩ信号が干渉される程度を低減することができる。
【0118】
前記アナログ回路部３２の４０％～１００％の部分と前記デジタル回路部３１の間は前記安全距離を有している。好ましくは、前記アナログ回路部３２の７０％～９９％の部分と前記デジタル回路部３１の間は前記安全距離を有している。前記アナログ回路部３２と前記デジタル回路部３１の間の前記安全距離であるパラメータをＬ１とする場合、パラメータＬ１の数値範囲は０．０２ｍｍ～０．５ｍｍ（０．０２ｍｍと０．５ｍｍを含む）とする。好ましくは、パラメータＬ１の数値範囲は０．１ｍｍ～０．４ｍｍ（０．１ｍｍと０．４ｍｍを含む）とする。
【0119】
前記基板３３は少なくとも一つの配線部３３１と一つのチップ保持部３３２を含み、前記デジタル回路部３１と前記アナログ回路部３２は前記基板３３の前記配線部３３１に形成され、前記感光チップ２０は前記基板３３の前記チップ保持部３３２に配置されている。
【0120】
本発明の前記撮像モジュール１にかかるこの例示では、前記配線部３３１はさらに一つのデジタル回路領域３３１１と一つのアナログ回路領域３３１２を有しており、前記デジタル回路部３１は前記配線部３３１の前記デジタル回路領域３３１１に設けられる回路と前記デジタル回路領域３３１１に位置される前記電子部品８０により形成され、前記アナログ回路部３２は前記配線部３３１の前記アナログ回路領域３３１２に設けられる回路と前記アナログ回路領域３３１２に位置される前記電子部品８０により形成されており、このようにして、前記デジタル回路部３１の回路と前記アナログ回路部３２の回路は混合して揃えることをしなく、これにより前記デジタル回路部３１の回路に生じる電磁波が前記アナログ回路部３２に送信および処理される前記電気信号を干渉することを阻止することができ、これにより前記回路基板３０の通信能力を確保する。
【0121】
前記アナログ回路部３２は前記配線部３３１の前記アナログ回路領域３３１２に形成されており、これにより前記アナログ回路部３２の回路と前記電子部品８０を一緒に整合させることによって、前記回路基板３０をより簡潔にさせる。前記アナログ回路部３２は前記基板３３の前記チップ保持部３３２の少なくとも両側を囲むことにより、前記アナログ回路部３２は前記感光チップ２０の少なくとも両側を囲むようにする。前記アナログ回路部３２は「Ｌ」形状、「Ｃ」形状、閉じていない「Ｏ」形状等の形状を呈することができるがこれらに限定されない。
【0122】
図５を参考にすると、前記基板３３の前記チップ保持部３３２は一つの平坦的な貼設部として実施され、前記感光チップ２０を貼設するために供する。好ましくは、前記チップ保持部３３２は前記基板３３の中部に位置する。
【0123】
前記回路基板３０はさらに少なくとも一つの基板接続部材３４を含み、各前記基板接続部材３４が前記基板３３の前記配線部３３１に設置され、かつ各前記基板接続部材３４はそれぞれ前記デジタル回路部３１または前記アナログ回路部３２に電気接続され、例えば各前記基板接続部材３４はそれぞれ前記基板３３の前記配線部３３１の前記デジタル回路領域３３１１に設置されてもよい。
【0124】
前記感光チップ２０の非感光領域は少なくとも一つのチップ接続部材２１を有している。前記感光チップ２０を前記基板３３の前記チップ保持部３３２に貼設することにより前記感光チップ２０が前記チップ保持部３３２に保持されるようにした後、一つの導電媒体１１０を前記感光チップ２０の前記チップ接続部材２１と前記回路基板３０の前記基板接続部材３４に接続することによって、前記感光チップ２０と前記回路基板３０を導通させる。例えば、前記導電媒体１１０は一つのワイヤとして実施されることができ、ワイヤボンディング工程によって前記感光チップ２０の前記チップ接続部材２１と前記回路基板３０の前記基板接続部材３４の間に前記ワイヤと実施される前記導電媒体１１０を形成することもできる。前記導電媒体１１０のワイヤボンディング方向は本発明において限定されず、例えば前記導電媒体１１０のワイヤボンディング方向は前記感光チップ２０から前記回路基板３０へとされてもよく、あるいは前記導電媒体１１０のワイヤボンディング方向は前記回路基板３０から前記感光チップ２０へとされてもよい。
【0125】
特筆に値するのは、前記感光チップ２０の感光領域に位置する表面は前記感光チップ２０の上面と定義し、前記感光チップ２０の前記感光領域に対応する表面は前記感光チップ２０の下面と定義しており、すなわち、前記感光チップ２０は上面、下面および側面を有し、ここで、側面はそれぞれ上向きおよび下向きに上面と下面に接続されており、前記チップ接続部材２１は前記感光チップ２０の上面に設置されることができる。それでも、当業者は以下のように理解できるが、前記チップ接続部材２１は前記感光チップ２０の下面または側面に設置されても良い。
【0126】
なお、前記導電媒体１１０の種類は本発明の前記撮像モジュール１において限定されないが、例えば前記導電媒体１１０は前記感光チップ２０と前記回路基板３０を導通することに用いられるものであれば金、銅、銀など何れの種類であってもよい。
【0127】
特筆に値するのは、前記回路基板３０の前記基板接続部材３４の形状と前記感光チップ２０の前記チップ接続部材２１の形状は本発明の前記撮像モジュール１において限定されず、例えば前記回路基板３０の前記基板接続部材３４の形状と前記感光チップ２０の前記チップ接続部材２１の形状はそれぞれディスク状や、ボール状などであってもよい。
【0128】
図８は本発明の前記撮像モジュール１の前記回路基板３０の一つの変形実施形態を示しており、前記基板３３の前記チップ保持部３３２は一つの収納空間３３２１として実施されることにより前記感光チップ２０を収納することに供し、これにより前記感光チップ２０を前記チップ保持部３３２に保持させる。一般的に、前記基板３３の前記収納空間３３２１は凹溝として実施され、好ましくは貫通穴としており、前記感光チップ２０が前記収納空間３３２１に収納されるとともに前記導電媒体１１０を介して前記感光チップ２０と前記回路基板３０を導通させた後、前記回路基板３０の前記配線部３３１と前記感光チップ２０の非感光領域の少なくとも一部に一体的に前記モールドベース４０を形成することにより、前記モールドベース４０を介して前記感光チップ２０を前記収納空間３３２１に保持させるようにしており、このような手段によって、前記撮像モジュール１の高さ寸法を減少できる一方、前記感光チップ２０の平坦度は前記回路基板３０の平坦度により制限されなくなり、前記モールドベース４０を介して保持することとなり、これにより前記感光チップ２０をより平坦にさせ、かつ前記回路基板３０は厚さがより小さい板材を選ぶことができ、これにより前記撮像モジュール１の高さ寸法を減少する。なお、前記感光チップ２０はフリップチップ工程によって前記基板３３に貼設されることができ、かつ前記感光チップ２０と前記回路基板３０が導通される。
【0129】
なお、前記基板３３の種類は本発明の前記撮像モジュール１において限定されず、例えば前記基板３３はフレキシブル板、リジット板、セラミクス板、リジットフレキシブル板であってもよいがこれらに限定されない。
【0130】
さらに、前記基板３３は少なくとも二つの板材層３３３を有し、すなわち、二つまたは二つ以上の前記板材層３３３が互いに重畳されることにより前記基板３３を形成する。前記デジタル回路部３１の回路と前記アナログ回路部３２の回路はそれぞれ前記基板３３の各前記板材層３３３に設けられている。前記基板３３の前記板材層３３３の層数であるパラメータをＹとする場合、パラメータＹの数値範囲は２～２０（２と２０を含む）とする。好ましくは、パラメータＹの数値範囲は３～１５（３と１５を含む）とする。より好ましくは、パラメータＹの数値範囲は４～１０（４と１０を含む）とする。前記板材層３３３の厚さパラメータをＺとする場合、パラメータＺの数値範囲は０．００５ｍｍ～０．５ｍｍ（０．００５ｍｍと０．５ｍｍを含む）でり、好ましくは、パラメータＺの数値範囲は０．０１ｍｍ～０．２ｍｍ（０．０１ｍｍと０．２ｍｍを含む）とする。
【0131】
前記基板３３は少なくとも一つの連通穴３３４と一つの回路接続部材３３５を有しており、前記連通穴３３４は前記基板３３の各前記板材層３３３に連通し、前記回路接続部材３３５が前記連通穴３３４の周囲壁に形成されることにより、各前記板材層３３３に設けられる前記デジタル回路部３１の回路と前記アナログ回路部３２の回路を導通させることに用いられる。
【0132】
前記デジタル回路部３１の回路は一つの水平延伸回路３１１と一つの鉛直延伸回路３１２を含み、上層の前記板材層３３３に設けられる前記デジタル回路部３１の前記水平延伸回路３１１はほぼ水平を呈するように延伸しており、上層の前記板材層３３３に設けられる前記デジタル回路部３１の前記鉛直延伸回路３１２は前記回路接続部材３３５を介して下層の前記板材層３３３に設けられる前記デジタル回路部３１の前記水平延伸回路３１１に電気接続される。相応的に、前記アナログ回路部３２の回路は同じように前記水平延伸回路３１１と前記鉛直延伸回路３１２を含み、上層の前記板材層３３３に設けられる前記アナログ回路部３２の前記水平延伸回路３１１ほぼ水平を呈するように延伸しており、上層の前記板材層３３３に設けられる前記アナログ回路部３２の前記鉛直延伸回路３１２は前記回路接続部材３３５を介して下層の前記板材層３３３に設けられる前記アナログ回路部３２の前記水平延伸回路３１１に電気接続される。このような手段によって、十分に前記基板３３の幅寸法を利用でき、前記基板３３の縦横寸法をより小さくさせ、これによりさらに前記撮像モジュール１の体積を減少させる。
【0133】
前記連通穴３３４の直径は前記回路の幅より大きくてもよいが、前記回路の直径と等しくまたはそれより小さくてもよい。前記連通穴３３４の直径であるパラメータをａとする場合、パラメータａの数値範囲は０．００５ｍｍ～０．８ｍｍ（０．００５ｍｍと０．８ｍｍを含む）とし、好ましくは、パラメータａの数値範囲は０．１ｍｍ～０．５ｍｍ（０．１ｍｍと０．５ｍｍを含む）とする。前記回路の最小幅であるパラメータをｂとする場合、パラメータｂの数値範囲は０．００１ｍｍ～０．５ｍｍ（０．００１ｍｍと０．５ｍｍを含む）とし、好ましくは、パラメータｂの数値範囲は０．０２ｍｍ～０．１ｍｍ（０．０２ｍｍと０．１ｍｍを含む）とする。隣り合う前記回路または前記連通穴３３４の最小距離であるパラメータをｃとする場合、パラメータｃの数値範囲は０．００１ｍｍ～０．５ｍｍ（０．００１ｍｍと０．５ｍｍを含む）とし、好ましくは、パラメータｃの数値範囲は０．０２ｍｍ～０．１ｍｍ（０．０２ｍｍと０．１ｍｍを含む）とする。前記回路基板３０の前記基板３３のエッジと前記アナログ回路領域３３１２のエッジとの最小距離であるパラメータをｄとし、すなわち、切断公差と回路制作公差の積み上げであるパラメータをｄとし、前記基板３３の最狭幅寸法（すなわち、前記基板３３における前記収納空間３３２１形成用の内壁と前記基板３３の外壁との距離）であるパラメータをｅとする場合、パラメータｅの数値範囲は［２×ｄ＋ｍｉｎ（ａ，ｂ）×２＋ｃ］～［２×ｄ＋１０×ｍａｘ（ａ，ｂ）＋９×ｃ］（［２×ｄ＋ｍｉｎ（ａ，ｂ）×２＋ｃ］と［２×ｄ＋１０×ｍａｘ（ａ，ｂ）＋９×ｃ］を含む）とし、好ましくは、パラメータｅの数値範囲は［２×ｄ＋２×ｍａｘ（ａ，ｂ）＋ｃ］～［２×ｄ＋４×ｍａｘ（ａ，ｂ）＋３×ｃ］（［２×ｄ＋２×ｍａｘ（ａ，ｂ）＋ｃ］と［２×ｄ＋４×ｍａｘ（ａ，ｂ）＋３×ｃ］を含む）とする。前記感光チップ２０と前記収納空間３３２との距離であるパラメータをｈとする場合、パラメータｈの数値範囲は０．００２ｍｍ～５ｍｍ（０．００２ｍｍと５ｍｍを含む）とし、好ましくは０．０２ｍｍ～１ｍｍ（０．０２ｍｍと１ｍｍを含む）とする。
【0134】
前記回路基板３０の寸法は前記撮像モジュール１の寸法を左右する。具体的に、前記感光チップ２０のある一つの方向における長さ寸法であるパラメータをｆとし、前記撮像モジュール１の当該一つの方向における長さ寸法であるパラメータをｇとし、前記感光チップ２０の中心を原点とする場合、原点から前記基板３３まで当該一つの方向における両側の最短長さは前記撮像モジュール１の当該一つの方向における最短長さであり、すなわちｇ＝ｆ＋ｅ＋ｄ＋ｈである。計算によれば、パラメータｇの数値範囲は［ｆ＋３×ｄ＋ｍｉｎ（ａ，ｂ）×２＋ｃ＋ｈ］～［ｆ＋３×ｄ＋１０×ｍａｘ（ａ，ｂ）＋９×ｃ＋ｈ］（［ｆ＋３×ｄ＋ｍｉｎ（ａ，ｂ）×２＋ｃ＋ｈ］と［ｆ＋３×ｄ＋１０×ｍａｘ（ａ，ｂ）＋９×ｃ＋ｈ］を含む）とする。好ましくは、パラメータｇの数値範囲は［ｆ＋３×ｄ＋２×ｍａｘ（ａ，ｂ）＋ｃ＋ｈ］～［ｆ＋３×ｄ＋４×ｍａｘ（ａ，ｂ）＋３×ｃ＋ｈ］（［ｆ＋３×ｄ＋２×ｍａｘ（ａ，ｂ）＋ｃ＋ｈ］と［ｆ＋３×ｄ＋４×ｍａｘ（ａ，ｂ）＋３×ｃ＋ｈ］を含む）とする。
【0135】
さらに、図４Ａを参考にすると、本発明にかかるこの例示では、前記撮像モジュール１はさらに少なくとも一つの保護部１２０を含み、前記保護部１２０は少なくとも一つの開口１２１を有しており、前記保護部１２０は前記回路基板３０の前記基板３３の前記配線部３３１に形成または設置されており、前記基板３３の前記チップ保持部３３２、前記電子部品８０または前記接続部材は前記保護部１２０の前記開口１２１に対応している。前記成形型１００により前記モールドベース４０をモールドする時に、前記保護部１２０は前記回路基板３０を保護できるとともに、前記感光チップ２０の感光領域を汚染から保護できる。例えば、前記保護部１２０は前記モールドベース４０と前記回路基板３０の間に保持されるという手段によって前記モールドベース４０の硬化による収縮時において招かれる前記回路基板３０の捲き上げという不都合を回避することができ、これにより保護前記回路基板３０を保護する。さらに、前記モールドベース４０は前記保護部１２０の一部を包埋することができる。
【0136】
特筆に値するのは、前記保護部１２０は前記感光チップ２０の非感光領域の少なくとも一部に形成または設置されることができ、これによりモールド工程においては、前記成形型１００は前記感光チップ２０の非感光領域に押圧されるようになる。なお、前記保護部１２０は前記基板３３の前記配線部３３１と前記感光チップ２０の非感光領域の少なくとも一部に形成または設置されることもできる。
【0137】
さらに特筆に値するのは、前記撮像モジュール１の他の例示では、前記保護部１２０は前記開口１２１を有しなくてもよく、例えば前記感光チップ２０を前記基板３３に貼設する前に、前記基板３３の表面においてインク等のいずれの材料を前記基板３３の表面に塗布することもでき、これによりインク等の材料により前記基板３３の表面に前記保護部１２０を形成する。
【0138】
さらに、前記基板３３の前記配線部３３１はさらに少なくとも一つの結合領域３３１３と少なくとも一つの保護領域３３１４を含み、前記保護部１２０は少なくとも前記基板３３の前記配線部３３１の前記保護領域３３１４に形成または設置されている。一つの例示では、前記保護部１２０の一部は前記基板３３の前記配線部３３１の前記結合領域３３１３の少なくとも一部に形成または設置されてもよく、あるいは前記保護部１２０の一部は前記感光チップ２０の非感光領域の少なくとも一部に形成または設置されてもよく、あるいは前記保護部１２０の一部は前記感光チップ２０の非感光領域の少なくとも一部と前記結合領域３３１３の少なくとも一部に同時に形成または設置されてもよく、あるいは前記保護部１２０の一部は前記チップ保持部３３２に形成または設置されてもよい。前記保護部１２０の一部は前記結合領域３３１３に形成または設置され且つ前記モールドベース４０は前記基板３３の前記結合領域３３１３に一体的に結合される時において、前記モールドベース４０は前記保護部２０の一部を包埋することができる。
【0139】
なお、前記モールドベース４０は成形後に前記デジタル回路部３１と前記アナログ回路部３２とを隔てることができ、これによりさらに前記デジタル回路部３１の回路に生じる電磁波が前記アナログ回路部３２に送信および処理される前記電気信号を干渉することを阻止する。図１１～図１９は前記撮像モジュール１の製造フローを示しており、前記撮像モジュール１を制作する時に前記成形型１００により前記回路基板３０に前記モールドベース４０をモールドする。前記成形型１００は一つの上型１０１と一つの下型１０２を含み、前記上型１０１は少なくとも一つのベース成形部１０１１と少なくとも一つの光学窓成形部１０１２を含むとともに少なくとも一つの成形ガイド溝１０１３を有しており、前記光学窓成形部１０１２は前記ベース成形部１０１１の中部に一体的に形成することにより前記ベース成形部１０１１と前記光学窓成形部１０１２の間は前記成形ガイド溝１０１３を形成しており、前記上型１０１と前記下型１０２のうちの少なくとも一つは取り扱う可能とすることにより、前記成形型１００に対して型合わせや型抜き作業を行うようにでき、これにより前記上型１０１と前記下型１０２の間は少なくとも一つの成形空間１０３を形成し、すなわち前記上型１０１の前記成形ガイド溝１０１３が対応する位置に前記成形型１００の前記成形空間１０３が形成されている。以下のように理解できるが、前記成形型は二つまたは二つ以上の前記成形空間１０３を形成する場合、隣り合う前記成形空間１０３は導通されることができ、これにより一つの成形材料２００が一つの前記成形空間１０３に添加されることが許されるようになるとともに、前記成形材料２００は隣り合う前記成形空間１０３に充填することもできる。
【0140】
図１１を参考にすると、前記電子部品８０を前記回路基板３０の前記基板３３に貼設することにより、前記電子部品８０が前記基板３３に設けられる前記回路に電気接続されるようにしており、これにより前記基板３３の前記配線部３３１の前記デジタル回路領域３３１１に設けられる前記回路および前記デジタル回路領域３３１１に貼設される前記電子部品８０は前記デジタル回路部３１を形成し、前記基板３３の前記配線部３３１の前記アナログ回路領域３３１２に設けられる前記回路および前記アナログ回路領域３３１２に貼設される前記電子部品８０は前記アナログ回路部３２を形成する。以下のように理解できるが、図１１において前記電子部品８０が前記基板３３の上面に貼設されるものが示されているが、他の例示では、前記電子部品８０は前記基板３３の下面に貼設することもでき、または前記基板３３の上面と下面にいずれも前記電子部品８０が貼設されることもできる。それでも、当業者は以下のように理解できるが、前記電子部品８０は一部または全体が前記基板３３に埋込されてもよい。
【0141】
【0142】
好ましくは、図面に示す前記保護部１２０は少なくとも前記基板３３の前記保護領域３３１４に形成する。例えば図１２Ａに示すこの例示では、インク等の媒体を前記基板３３の前記保護領域３３１４に塗布することができ、これによりインク等の媒体によって前記基板３３の前記保護領域３３１４に前記保護部１２０を形成する。もちろん、インクは前記基板３３の前記結合領域３３１３および／または前記基板３３の前記チップ保持部３３２に前記保護部１２０を形成することもできる。図１２Ｂに示すこの例示では、前記保護部１２０は前記基板３３の前記保護領域３３１４に塗布されるグルー等の媒体が硬化して形成することができ、以下のように理解できるが、グルー等の媒体は前記保護領域３３１４に前記保護部１２０を形成すると同時に、さらに前記保護部１２０の前記開口１２１を形成することもでき、前記保護部１２０の前記開口１２１は前記チップ保持部３３２に対応する。なお、前記保護部１２０は前記基板３３の前記結合領域３３１３に形成することもできる。特筆に値するのは、他の例示では、まず前記感光チップ２０を前記チップ保持部３３２に保持して、例えば前記感光チップ２０が前記チップ保持部３３２に貼設されるようにして、または前記感光チップ２０が前記収納空間３３２１として実施した前記チップ保持部３３２に収納されるようにするなどして、次いでに前記感光チップ２０の非感光領域に前記保護部１２０と前記感光チップ２０の感光領域に対応する前記開口１２１を形成して、または前記感光チップ２０の非感光領域と前記保護領域３３１４に同時に前記保護部１２０と前記感光チップ２０の感光領域に対応する前記開口１２１を形成して、または前記感光チップ２０の非感光領域、前記保護領域３３１４と前記結合領域３３１３に同時に前記保護部１２０と前記感光チップ２０の感光領域に対応する前記開口１２１を形成することもできる。
【0143】
前記基板３３の前記保護領域３３１４の幅寸法をパラメータＬ２とする場合、パラメータＬ２の数値範囲は０．０１ｍｍ～１０ｍｍ（０．０１ｍｍと１０ｍｍを含む）とする。好ましくは、パラメータＬ２の数値範囲は０．５ｍｍ～５ｍｍ（０．５ｍｍと５ｍｍを含む）とする。
【0144】
以下のように理解できるが、前記保護領域３３１４は前記成形型１００の前記上型１０１の前記光学窓成形ブロック１０１２の圧接面１０１２１が押圧する少なくとも一部の領域であり、これにより前記保護領域３３１４の幅を確保するという手段によって前記保護領域３３１４に形成される前記保護部１２０の幅を確保することができ、これによりモールド工程において、前記保護部１２０によって前記回路基板３０を保護できる。
【0145】
図１２Ｃは一つの変形実施形態を示しており、前記回路基板３０に前記保護部１２０が形成されず、前記保護部１２０を前記成形型１００の前記上型１０１の前記光学窓成形ブロック１０１２の前記圧接面１０１２１に形成することができ、これによりモールド工程において、前記保護部１２０は前記光学窓成形ブロック１０１２の前記圧接面１０１２１と前記回路基板３０の間に位置することができ、これにより前記回路基板を保護する。以下のように理解できるが、この例示では、前記保護部１２０は前記開口１２１を有せず、例えば前記保護部１２０は少なくとも前記上型１０１の前記光学窓成形ブロック１０１２を覆う被覆フィルムとして実施されることができる。
【0146】
それでも、当業者は以下のように理解できるが、前記保護部１２０は前記感光チップ２０に形成することもでき、例えば前記感光チップ２０のチップ表面保護グルーは前記保護部１２０を形成することができ、これによりモールド工程において、前記成形型１００の前記上型１０１の前記圧接面１０１２１は前記感光チップ２０に押圧されることにより、前記保護部１２０は前記圧接面１０１２１と前記感光チップ２０の間に位置するようにして、これにより前記感光チップ２０を保護する。なお、前記保護部１２０は前記光フィルター素子６０に形成することもでき、これによりモールド工程において、前記成形型１００の前記上型１０１の前記圧接面１０１２１は前記光フィルター素子６０に押圧されることにより、前記保護部１２０は前記圧接面１０１２１と前記光フィルター素子６０の間に位置するようにして前記光フィルター素子６０を保護する。
【0147】
以下の開示において、前記保護部１２０が前記基板３３の前記結合領域３３１３と前記保護領域３３１４に形成される場合を例として、さらに本発明の前記撮像モジュール１の特徴と利点を説明する。前記成形型１００が操作されて型合わせをする時は、前記上型１０１の前記圧接面１０１２１は前記保護領域３３１４に押圧され、前記結合領域３３１３は前記成形型１００の前記成形空間１０３に位置する。
【0148】
前記保護部１２０は前記上型１０１の前記圧接面１０１２１と前記回路基板３０の間に位置し、これにより前記保護部１２０は前記上型１０１の前記圧接面１０１２１が直接前記回路基板３０に押圧されることを阻止する。好ましくは、前記保護部１２０は十分な弾性を有しており、このような手段によって、前記保護部１２０は前記成形型１００に対する型合わせが行われる時に生じる衝撃力を吸収することができ、これにより該衝撃力により前記回路基板３０に損害や変形などの不都合が発生することを回避する一方、前記保護部１２０は前記上型１０１の前記圧接面１０１２１と前記回路基板３０の間に隙間が生じることを阻止することができ、これにより以降のモールド工程で前記成形材料２００が前記結合領域３３１３から前記保護領域３３１４に入ることを阻止する。前記基板３３の前記保護領域３３１４の幅寸法はパラメータＬ２の数値範囲とされ、これにより前記上型１０１の前記圧接面１０１２１と前記保護部１２０の間は完全に接触することができ、これによりモールド工程の信頼性を確保する。特筆に値するのは、前記保護部１２０はさらに十分な強度を有することにより、前記上型１０１の前記圧接面１０１２１が前記保護部１２０に押圧する時に、前記保護部１２０の変形は大きすぎる故にモールド工程が終了する後における形状に影響を及ばすことがないことを確保する。
【0149】
流体状の前記成形材料２００を前記成形型１００の前記成形空間１０３に添加すること、および前記成形材料２００を前記成形空間１０３に充満させることにより、前記成形材料２００が前記成形空間１０３内で硬化した後、前記モールドベース４０が得られる。前記保護部１２０は前記上型１０１の前記圧接面１０１２１と前記回路基板３０の間に隙間が生じることを阻止することで、前記成形材料２００が溢れ出すことはなくなり、これにより前記成形材料２００が露出して「余肉」という不都合が発生することを回避する。特筆に値するのは、前記成形材料２００は液体材料であってもよく、固体粒子であってもよく、あるいは液体材料と固体粒子の混合物であってもよく、これにより前記成形材料２００は流動可能となり、これにより前記成形空間１０３の前記成形材料２００に添加した材料を容易に前記成形空間１０３を充満させることができる。
【0150】
なお、前記回路基板３０の前記保護領域３３１４に前記保護部１２０が形成されたが、前記上型１０１の内面にも前記保護部１２０が形成されてもよく、例えば被覆フィルムとして、これにより前記モールドベース４０の成形後における型抜きが便利になる。以下のように理解できるが、前記上型１０１の内面は前記圧接面１０１２１と前記上型１０１の前記成形ガイド溝１０１３を形成するための内面を含む。
【0151】
一般的に、複数の前記回路基板３０は一つの多面取り回路基板を形成し、そして前記多面取り回路基板に対してモールド工程を行うことができる。この場合、型抜き後に前記モールドベース４０がモールドされる前記多面取り回路基板を分割する必要があり、例えば切断またはエッチング等の手段により分割すればよく、これにより前記モールド回路基板アセンブリ１０００が得られる。
【0152】
図１９を参考にすると、前記モールドベース４０の前記光学窓４１を介して前記感光チップ２０を前記基板３３の前記チップ保持部３３２に貼設して、かつワイヤボンディング工程によって前記導電媒体１１０の両端部をそれぞれ前記基板接続部材３４と前記感光チップ２０の前記チップ接続部材２１に電気接続させることにより、前記感光チップ２０と前記回路基板３０を導通させる。前記光フィルター素子４０を前記モールドベース４０の前記頂面４２の前記内側面４２２に貼設する。前記光学レンズ１０を前記ドライバ５０に組み立てること、および前記ドライバ５０を前記モールドベース４０の前記頂面４２の前記外側面４２１に組立てることによって、前記光学レンズ１０が前記感光チップ２０の感光経路に保持されるようにして、これにより前記撮像モジュール１が得られる。
【0153】
本発明の他の方面によれば、本発明はさらにモールド回路基板アセンブリ１０００の製造方法を提供し、前記製造方法は以下のステップを含み、すなわち
（ａ）一つの保護部１２０を備える一つの基板３３を提供し、前記保護部１２０は少なくとも前記基板３３の保護領域３３１４に位置すること、
（ｂ）モールド工程によって前記基板３３の結合領域３３１３に少なくとも一つの光学窓４１を有する一つのモールドベース４０を形成すること、および
（ｃ）前記モールドベース４０の前記光学窓４１を経て一つの感光チップ２０を前記基板３３に導通的に接続することであり、これにより前記モールド回路基板アセンブリ１０００を製成する。
（ａ）一つの保護部１２０を備える一つの基板３３を提供し、前記保護部１２０は少なくとも前記基板３３の保護領域３３１４に位置すること、
（ｂ）モールド工程によって前記基板３３の結合領域３３１３に少なくとも一つの光学窓４１を有する一つのモールドベース４０を形成すること、および
（ｃ）前記モールドベース４０の前記光学窓４１を経て一つの感光チップ２０を前記基板３３に導通的に接続することであり、これにより前記モールド回路基板アセンブリ１０００を製成する。
【0154】
本発明の他の方面によれば、本発明さらに撮像モジュール１の製造方法を提供し、前記製造方法は以下のステップを含み、すなわち
（Ａ）一つの保護部１２０を備える一つの基板３３を提供し、前記保護部１２０が少なくとも前記基板３３の保護領域３３１４に位置すること、
（Ｂ）モールド工程によって前記基板３３の結合領域３３１３に少なくとも一つの光学窓４１を有する一つのモールドベース４０を形成すること、
（Ｃ）前記モールドベース４０の前記光学窓４１を経て一つの感光チップ２０を前記基板３３に導通的に接続すること、および
（Ｄ）一つの光学レンズ１０を前記感光チップ２０の感光経路に保持することであり、これにより前記撮像モジュール１を製成する。
（Ａ）一つの保護部１２０を備える一つの基板３３を提供し、前記保護部１２０が少なくとも前記基板３３の保護領域３３１４に位置すること、
（Ｂ）モールド工程によって前記基板３３の結合領域３３１３に少なくとも一つの光学窓４１を有する一つのモールドベース４０を形成すること、
（Ｃ）前記モールドベース４０の前記光学窓４１を経て一つの感光チップ２０を前記基板３３に導通的に接続すること、および
（Ｄ）一つの光学レンズ１０を前記感光チップ２０の感光経路に保持することであり、これにより前記撮像モジュール１を製成する。
【0155】
当業者にとって自明なように、図面に示されおよび以上に記載される本発明実施例は、本発明の例示にすぎなく、限定されるものではない。
【0156】
以上に基づいて、本発明の目的は十分に効果的に達成されている。本発明の機能や構成の原理を解釈するための本実施例はすでに十分に説明と釈明したが、しかも、これら実施例の原理に基づく改変は本発明を限定しない。したがって、本発明は、添付した特許請求の範囲に記載の保護請求の範囲と趣旨に含まれる全ての修正を含む。
【図1】
【図2】
【図3】
【図4A】
【図4B】
【図4C】
【図4D】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12A】
【図12B】
【図12C】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20A】
【図20B】