特許 7106452 一体化された表示装置と検出装置内の導体の引き回し

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-07-15

(45)【発行日】2022-07-26

(54)【発明の名称】一体化された表示装置と検出装置内の導体の引き回し

(51)【国際特許分類】

   G06F 3/041 20060101AFI20220719BHJP

   G06F 3/044 20060101ALI20220719BHJP

   G09F 9/00 20060101ALI20220719BHJP

   G09F 9/30 20060101ALI20220719BHJP

【ＦＩ】

G06F3/041 412

G06F3/041 422

G06F3/044 120

G09F9/00 366G

G09F9/30 349Z

【請求項の数】 15

(21)【出願番号】P 2018534044

(86)(22)【出願日】2016-12-15

(65)【公表番号】

(43)【公表日】2019-04-25

(86)【国際出願番号】 US2016066888

(87)【国際公開番号】W WO2017116742

(87)【国際公開日】2017-07-06

【審査請求日】2019-12-09

【審判番号】

【審判請求日】2021-11-17

(31)【優先権主張番号】14/983,218

(32)【優先日】2015-12-29

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】502161508

【氏名又は名称】シナプティクス インコーポレイテッド

(74)【代理人】

【識別番号】100205350

【弁理士】

【氏名又は名称】狩野 芳正

(72)【発明者】

【氏名】シェペレフ， ペトル

【合議体】

【審判長】稲葉 和生

【審判官】富澤 哲生

【審判官】▲高▼瀬 健太郎

(56)【参考文献】

【文献】特開２０１３－１２２７５２（ＪＰ，Ａ）

【文献】国際公開第２０１５／１２５８６４（ＷＯ，Ａ１）

【文献】特表２０１５－５１８９９１（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

G06F 3/041, 3/044

G09F 9/00, 9/30

(57)【特許請求の範囲】

【請求項1】

表示装置と一体化された容量検出装置を含む入力装置であって、
第１の基板と、
前記第１の基板との間に表示材料層を挟むように設けられた第２の基板と、
前記容量検出装置の複数のセンサ電極と、
前記第１の基板に設けられ、前記表示装置のアクティブ部分内に少なくとも部分的に配置された複数のソースラインと、
前記第１の基板に設けられた複数のルーティングトレースと、
前記第１の基板に設けられ、集積回路のピンに結合するように構成されたボンドパッドと、を備え、
前記複数のセンサ電極のそれぞれは、前記表示装置の１つ以上のコモン電極を備え、
前記複数のルーティングトレースは、
第１のルーティングトレースと、
第２のルーティングトレースと、を含み、
前記第１のルーティングトレースの少なくとも第１の部分が、第１の金属層内に、前記複数のソースラインの第１のソースラインに平行かつ前記表示装置の前記アクティブ部分内に配置され、
前記第２のルーティングトレースの第１の部分が、前記第１の金属層内の前記第１のルーティングトレースに平行に前記表示装置のアクティブ部分内に配置され、
前記第２のルーティングトレースの第２の部分が、前記表示装置の非アクティブ部分内で第２の金属層内に配置されかつ前記第１のルーティングトレースと交差し、前記第２のルーティングトレースの前記第１の部分に第１のビアを介して結合され、
前記ボンドパッドは、前記非アクティブ部分内で、第２のビアを介して、前記第２のルーティングトレースの前記第２の部分に結合され、
前記第２のルーティングトレースは、第１のピラーを介して、前記複数のセンサ電極の第１のセンサ電極に結合され、
前記第１のセンサ電極は、前記第２の基板に設けられた、入力装置。

【請求項2】

前記複数のソースラインは、前記第１の金属層内に配置される、請求項１に記載の入力装置。

【請求項3】

前記複数のソースラインは、前記第２の金属層内に配置される、請求項１に記載の入力装置。

【請求項4】

前記複数のソースラインは、前記表示装置の第３の金属層内に配置される、請求項１に記載の入力装置。

【請求項5】

前記第２の金属層内に配置された複数のゲートラインを更に含む、請求項１、２及び４のいずれか１項に記載の入力装置。

【請求項6】

前記表示装置の第３の金属層内に配置された複数のゲートラインを更に含む、請求項１から３のいずれか１項に記載の入力装置。

【請求項7】

前記第１のルーティングトレース及び前記第２のルーティングトレースは、前記集積回路に結合され、
前記第２のルーティングトレースの前記第２の部分は、前記集積回路の下内にある、請求項１から６のいずれか１項に記載の入力装置。

【請求項8】

前記第１のルーティングトレースは、第２のピラーを介して、前記複数のセンサ電極の第２のセンサ電極に結合される、請求項１から７のいずれか１項に記載の入力装置。

【請求項9】

前記第２のルーティングトレースの前記第２の部分は、ビアを介して、前記第２のルーティングトレースの前記第１の部分に結合される、請求項１から８のいずれか１項に記載の入力装置。

【請求項10】

前記複数のルーティングトレースの少なくとも１つのルーティングトレースは、前記集積回路に結合され、
前記集積回路は、前記少なくとも１つのルーティングトレースをガード信号で駆動するように構成される、請求項１から９のいずれか１項に記載の入力装置。

【請求項11】

前記コモン電極のそれぞれ及び前記複数のルーティングトレースのそれぞれは、前記集積回路の複数のピンのそれぞれのピンに結合される、請求項１から１０のいずれか１項に記載の入力装置。

【請求項12】

表示装置において、
第１の基板と、
前記第１の基板との間に表示材料層を挟むように設けられた第２の基板と、
複数の表示電極を有するアクティブ部分と、
非アクティブ部分と、
前記第１の基板に設けられ、前記アクティブ部分内に少なくとも部分的に配置された複数のソースラインと、
前記第１の基板に設けられた複数のルーティングトレースと、
前記第１の基板に設けられ、集積回路のピンに結合されるように構成されたボンドパッドと、を備え、
前記複数のルーティングトレースは、
第１のルーティングトレースと、
第２のルーティングトレースと、を含み、
前記第１のルーティングトレースの少なくとも第１の部分が、第１の金属層内に、前記複数のソースラインの第１のソースラインに平行かつ前記アクティブ部分内に配置され、
前記第２のルーティングトレースの第１の部分が、前記第１の金属層内の前記第１のルーティングトレースに平行かつ前記アクティブ部分内に配置され、
前記第２のルーティングトレースの第２の部分が、前記非アクティブ部分内の第２の金属層内に配置され前記第１のルーティングトレースと交差し、前記第２のルーティングトレースの前記第１の部分に第１のビアを介して結合され、
前記ボンドパッドは、前記非アクティブ部分内で第２のビアを介して、前記第２のルーティングトレースの前記第２の部分に結合され、
前記第２のルーティングトレースは、第１のピラーを介して、前記複数の表示電極の第１の表示電極に結合され、
前記第１の表示電極は、前記第２の基板に設けられた、表示装置。

【請求項13】

前記複数のソースラインは、前記第１の金属層、前記第２の金属層及び第３の金属層のうちの１つの中に配置される、請求項１２に記載の表示装置。

【請求項14】

前記第２の金属層及び第３の金属層のうちの１つの中に配置された複数のゲートラインを更に含む、請求項１２に記載の表示装置。

【請求項15】

容量検出装置及び表示装置のための処理システムにおいて、
前記表示装置のアクティブ部分に少なくとも部分的に配置された複数のソースラインを駆動するように構成されたソースドライバと、
複数のルーティングトレースを介して前記容量検出装置の複数のセンサ電極に結合されるように構成されたセンサ回路と、を備え、
前記複数のセンサ電極のそれぞれが、前記表示装置の１つ以上のコモン電極を含み、
第１の基板に設けられた前記複数のルーティングトレースが、
第１のルーティングトレースと、
第２のルーティングトレースと、を含み、
前記第１のルーティングトレースの少なくとも第１の部分が、第１の金属層内に、前記複数のソースラインの第１のソースラインに平行かつ前記表示装置の前記アクティブ部分内に配置され、
前記第２のルーティングトレースの第１の部分が、前記第１の金属層内の前記第１のルーティングトレースに平行かつ前記表示装置の前記アクティブ部分内に配置され、
前記第２のルーティングトレースの第２の部分が、前記表示装置の非アクティブ部分内の第２の金属層内に配置されかつ前記第１のルーティングトレースと交差し、前記前記第２のルーティングトレースの前記第１の部分に第１のビアを介して結合され、前記非アクティブ部分内でボンドパッドに第２のビアを介して結合され、
前記ボンドパッドが、前記第１の基板に配置され、集積回路のピンに結合されるように構成され、
前記第２のルーティングトレースは、前記複数のセンサ電極の第１のセンサ電極に第１のピラーを介して結合され、
前記第１のセンサ電極は、前記第１の基板との間に表示材料層を挟むように設けられた第２の基板に設けられた、処理システム。

【発明の詳細な説明】

【技術分野】

【0001】

開示の実施形態は、一般に容量検出に関し、より詳細には一体化された表示装置と検出装置内の導体の引き回しに関する。

【背景技術】

【0002】

近接センサデバイス（一般に、タッチパッド又はタッチセンサデバイスとも呼ばれる）を含む入力装置は、様々な電子システムに広く使用されている。近接センサデバイスは、典型的には、しばしば面によって区分された検出領域を含み、その領域内で近接センサデバイスは、１つ以上の入力オブジェクトの存在、位置及び／又は動きを決定する。近接センサデバイスは、電子システムのインタフェースを提供するために使用されうる。例えば、近接センサデバイスは、多くの場合、より大きい計算処理システムの入力装置として使用される（ノートブック又はデスクトップコンピュータに組み込まれるかその周辺装置の不透明タッチパッドなど）。また、近接センサデバイスは、しばしばより小さい計算処理システム内で使用される（携帯電話に組み込まれるタッチスクリーンなど）。

【発明の概要】

【課題を解決するための手段】

【0003】

一体化された表示装置及び検出装置内で導体を引き回すための技術が述べられる。一実施形態で、入力装置は、表示装置と一体化された容量検出装置を含む。入力装置は、更に、容量検出装置の複数のセンサ電極を含み、複数のセンサ電極はそれぞれ、表示装置の１つ以上のコモン電極を含む。入力装置は、更に、表示装置のアクティブ部分内に少なくとも部分的に配置された複数のソースラインを含む。入力装置は、更に、複数のルーティングトレースを含む。複数のルーティングトレースは、第１のルーティングトレースを含み、第１のルーティングトレースの少なくとも第１の部分は、第１の金属層内に、複数のソースラインの第１のソースラインに平行でかつ表示装置のアクティブ部分内に配置される。複数のルーティングトレースは、更に、第２のルーティングトレースと、第１の金属層内の第１のルーティングトレースに平行でかつ表示装置のアクティブ部分内に配置された第２のルーティングトレースの第１の部分と、表示装置の非アクティブ部分内の第２の金属層内で第１のルーティングトレースと交差する第２のルーティングトレースの第２の部分とを含み、第２のルーティングトレースは、第１のビアを介して複数のセンサ電極の第１のセンサ電極に結合される。

【0004】

別の実施形態では、表示装置は、複数の表示電極を有するアクティブ部分と、非アクティブ部分と、アクティブ部分内に少なくとも部分的に配置された複数のソースラインと、複数のルーティングトレースとを含む。複数のルーティングトレースは、第１のルーティングトレースを含み、第１のルーティングトレースの少なくとも第１の部分は、第１の金属層内に、複数のソースラインの第１のソースラインに平行でアクティブ部分に配置される。複数のルーティングトレースは、更に、第２のルーティングトレースと、第１の金属層内の第１のルーティングトレースに平行でアクティブ部分内に配置された第２のルーティングトレースの第１の部分と、非アクティブ部分の第２の金属層内に配置され第１のルーティングトレースと交差する第２のルーティングトレースの第２の部分とを含み、第２のルーティングトレースは、第１のビアを介して複数の表示電極の第１の表示電極に結合される。

【0005】

別の実施形態では、容量検出装置と表示装置のための処理システムは、表示装置のアクティブ部分内に少なくとも部分的に配置された複数のソースラインを駆動するように構成されたソースドライバを含む。処理システムは、更に、複数のルーティングトレースを介して容量検出装置の複数のセンサ電極に結合されるように構成されたセンサ回路を含み、複数のセンサ電極はそれぞれ、表示装置の１つ以上のコモン電極を含む。複数のルーティングトレースは、第１のルーティングトレースを含み、第１のルーティングトレースの少なくとも第１の部分は、第１の金属層内で、複数のソースラインの第１のソースラインに平行で表示装置のアクティブ部分に配置される。複数のルーティングトレースは、更に、第２のルーティングトレースと、第１の金属層内の第１のルーティングトレースに平行に表示装置のアクティブ部分内に配置された第２のルーティングトレースの第１の部分と、表示装置の非アクティブ部分内の第２の金属層内に配置され第１のルーティングトレースと交差する第２のルーティングトレースの第２の部分とを含み、第２のルーティングトレースは、第１のビアを介して複数のセンサ電極の第１のセンサ電極に結合される。

【0006】

本発明の上記の特徴を詳細に理解できるように、以上に要約された本発明が、実施形態を参照してより詳細に記述され、その実施形態の幾つかは添付図面に示される。しかしながら、添付図面は、本発明の典型的な実施形態のみを示し、したがって、本発明の範囲を限定するものではなく、本発明の他の等しく有効な実施形態を許容できることに注意されたい。

【図面の簡単な説明】

【0007】

【図1】本明細書に記載された一実施形態による典型的な入力装置のブロック図である。

【図2】幾つかの実施形態による図１の入力装置の容量検出装置を表すブロック図である。

【図3】一実施形態における表示装置の分解図である。

【図4】一実施形態における図３の表示装置の表示回路を表すブロック図である。

【図5】一実施形態における表示スタックの一部の概略断面図である。

【図6】一実施形態における図３の表示装置の一部を示す平面図である。

【図7】別の実施形態における図３の表示装置の一部を示す平面図である。

【発明を実施するための形態】

【0008】

理解し易くするために、可能な場合は、図に共通の同一要素を示すために同一参照数字を使用した。１つの実施形態で開示された要素は、特定の記述なしに他の実施形態でも有益に利用されうる。本明細書で引用された図面は、特に断らない限り一定の尺度に従わずに描かれていることを理解されたい。また、図面は多くの場合単純化され、詳細又は構成要素は表現と説明を分かりやくするために省略されている。図面と考察は、類似名称が類似要素を示す後述される原理を説明するものである。

【0009】

図１は、本発明の実施形態による典型的な入力装置１００のブロック図である。入力装置１００は、電子システム（図示せず）への入力を提供するように構成されうる。本文書で使用されるとき、用語「電子システム」（又は「電子装置」）は、情報を電子的に処理できる任意のシステムを幅広く指す。電子システムの幾つかの非限定的な例には、デスクトップコンピュータ、ラップトップコンピュータ、ネットブックコンピュータ、タブレット、ウェブブラウザ、電子ブックリーダ、携帯情報端末（ＰＤＡ）などのあらゆるサイズ及び形状のパーソナルコンピュータが含まれる。追加の例示的な電子システムには、入力装置１００を含む物理キーボード、別個ジョイスティック又はキースイッチなどの複合入力装置が含まれる。更に他の例示的な電子システムには、データ入力装置（リモートコントロールとマウスを含む）などの周辺装置と、データ出力装置（表示画面とプリンタを含む）が含まれる。他の例には、遠隔端末、キオスク及びテレビゲーム機（例えば、ビデオゲーム機、携帯ゲーム機など）が含まれる。他の例には、通信装置（スマートフォンなどの携帯電話を含む）と、媒体装置（レコーダ、エディタ、及びテレビ、セットトップボックス、音楽プレーヤ、デジタルフォトフレーム及びデジタルカメラなどの再生装置を含む）が含まれる。更に、電子システムは、入力装置に対するホストでもスレーブでもよい。

【0010】

入力装置１００は、電子システムの物理部分として実現されてもよく、電子システムとは物理的に別個でもよい。必要に応じて、入力装置１００は、バス、ネットワーク、及び他の有線又は無線相互接続のいずれか１つ以上を使用して電子システムの一部分と通信できる。例には、Ｉ^２Ｃ、ＳＰＩ、ＰＳ／２、ユニバーサルシリアルバス（ＵＳＢ）、Ｂｌｕｅｔｏｏｔｈ、ＲＦ及びＩＲＤＡが含まれる。

【0011】

図１で、入力装置１００は、検出領域１２０内の１つ以上の入力オブジェクト１４０によって提供された入力を検出するように構成された近接センサデバイス（しばしば「タッチパッド」又は「タッチセンサデバイス」とも呼ばれる）として示される。例示的な入力オブジェクトには、図１に示されたような指とスタイラスが含まれる。

【0012】

検出領域１２０は、入力装置１００がユーザ入力（例えば、１つ以上の入力オブジェクト１４０によって提供されたユーザ入力）を検出できる入力装置１００の上、周囲、中及び／又は近くの任意の空間を包含する。特定の検出領域のサイズ、形状及び位置は、実施形態によって大きく異なりうる。幾つかの実施形態では、検出領域１２０は、信号対雑音比によって十分に正確なオブジェクト検出が妨げられるまで、入力装置１００の表面から空間内に１つ以上の方向に拡張する。この検出領域１２０が特定方向に拡張する距離は、様々な実施形態では、約１ミリメートル未満、数ミリメートル、数センチメートル以上でよく、使用される検出技術の種類と要求精度により大きく異なりうる。したがって、幾つかの実施形態は、入力装置１００のどの面とも接触しないこと、入力装置１００の入力面（例えば、タッチ面）との接触、何らかの大きさの印加力又は圧力と結合された入力装置１００の入力面との接触、及び／又はこれらの組み合わせを含む入力を検出する。様々な実施形態では、入力面は、センサ電極が中にあるケーシングの表面、センサ電極又は任意のケーシングの上に貼り付けられた表面板などによって提供されうる。幾つかの実施形態では、検出領域１２０は、入力装置１００の入力面に投影されたとき長方形を有する。

【0013】

入力装置１００は、センサ構成要素と検出技術の任意の組み合わせを利用して、検出領域１２０内のユーザ入力を検出できる。入力装置１００は、ユーザ入力を検出するための１つ以上の検出要素を有する。幾つかの非限定的な例として、入力装置１００は、容量、弾性、抵抗、誘導、磁性、音響、超音波、及び／又は光学技術を使用できる。

【0014】

幾つかの実施態様は、一次元、二次元、三次元又はより高次元の空間に及ぶ画像を提供するように構成される。幾つかの実施態様は、特定の軸又は平面に沿った入力の投影を提供するように構成される。

【0015】

入力装置１００の幾つかの容量性実施態様では、電界を作成するために電圧又は電流が印加される。近くの入力オブジェクトが、電界を変化させ、電圧や電流などの変化として検出されうる容量結合の検出可能な変化を生成する。

【0016】

幾つかの容量性実施態様は、アレイ又は他の規則的若しくは不規則的パターンの容量検出要素を利用して電界を作成する。幾つかの容量性実施態様では、個別の検出要素がオーム短絡されてより大きいセンサ電極が形成されうる。幾つかの容量性実施態様は、均一抵抗でよい抵抗シートを利用する。

【0017】

幾つかの容量性実施態様は、センサ電極と入力オブジェクトの間の容量結合の変化に基づく「自己キャパシタンス」（又は「絶対キャパシタンス」）検出方法を利用する。様々な実施形態では、センサ電極近くの入力オブジェクトは、センサ電極近くの電界を変化させ、それにより測定容量結合が変化する。一実施態様では、絶対キャパシタンス検出方法は、センサ電極を基準電圧（例えば、系統接地）に対して変調し、センサ電極と入力オブジェクトの間の容量結合を検出することによって機能する。

【0018】

幾つかの容量性実施態様は、センサ電極間の容量結合の変化に基づく「相互キャパシタンス」（又は「トランスキャパシタンス」）検出方法を利用する。様々な実施形態では、センサ電極近くの入力オブジェクトは、センサ電極間の電界を変化させ、したがって測定容量結合が変化する。１つの実施態様では、トランス容量検出方法は、１つ以上のトランスミッタセンサ電極（「トランスミッタ電極」又は「トランスミッタ」とも）と１つ以上のレシーバセンサ電極（「レシーバ電極」又は「レシーバ」とも）の間の容量結合を検出することによって機能する。トランスミッタセンサ電極は、基準電圧（例えば、系統接地）に対して変調されてトランスミッタ信号を送信する。レシーバセンサ電極は、結果信号の受け取りを容易にするために基準電圧に対して実質的に一定に保持されうる。結果信号は、１つ以上のトランスミッタ信号及び／又は環境的干渉（例えば、他の電磁気信号）の１つ以上の発生源に対応する影響を含みうる。センサ電極は、専用のトランスミッタ又はレシーバでもよく、送信と受信を両方行うように構成されてもよい。

【0019】

図１で、処理システム１１０は、入力装置１００の一部として示される。処理システム１１０は、入力装置１００のハードウェアを作動させて検出領域１２０内の入力を検出するように構成される。処理システム１１０は、１つ以上の集積回路（ＩＣ）及び／又は他の回路構成要素の一部又は全てを含む。例えば、相互キャパシタンスセンサデバイスの処理システムは、トランスミッタセンサ電極によって信号を送信するように構成されたトランスミッタ回路、及び／又はレシーバセンサ電極によって信号を受け取るように構成されたレシーバ回路を含みうる。幾つかの実施形態では、処理システム１１０は、また、ファームウェアコード、ソフトウェアコードなどの電子的に読み取り可能な命令を含む。幾つかの実施形態では、処理システム１１０を構成する構成要素は、入力装置１００の検出要素の近くなどに一緒に配置される。他の実施形態では、処理システム１１０の構成要素は物理的に別個であり、１つ以上の構成要素は入力装置１００の検出要素の近くにあり、１つ以上の構成要素は他の場所にある。例えば、入力装置１００は、デスクトップコンピュータに結合された周辺装置でよく、処理システム１１０は、デスクトップコンピュータの中央処理装置及び中央処理装置とは別個の１つ以上のＩＣ（多くの場合ファームウェアと関連付けられた）上で動作するように構成されたソフトウェアを含みうる。別の例として、入力装置１００が、電話に物理的に組み込まれ、処理システム１１０が、電話のメインプロセッサの一部分である回路とファームウェアを含みうる。幾つかの実施形態では、処理システム１１０は、入力装置１００の実現に専用にされる。他の実施形態では、処理システム１１０は、また、表示画面の作動や触覚アクチュエータの駆動などの他の機能を実行する。

【0020】

処理システム１１０は、処理システム１１０の様々な機能を処理する１組のモジュールとして実現されうる。各モジュールは、処理システム１１０の一部分である回路、ファームウェア、ソフトウェア、又はこれらの組み合わせを含みうる。様々な実施形態では、モジュールの様々な組み合わせが使用されうる。例示的モジュールには、センサ電極や表示画面などのハードウェアを作動するためのハードウェア作動モジュール、センサ信号や位置情報などのデータを処理するためのデータ処理モジュール、及び情報を報告するための報告モジュールが含まれる。更に他の例示的モジュールには、入力を検出する検出要素を作動させるように構成されたセンサ作動モジュール、モード変更ジェスチャなどのジェスチャを識別するように構成された識別モジュール、及び作動モードを変更するためのモード変更モジュールが含まれる。

【0021】

幾つかの実施形態では、処理システム１１０は、１つ以上のアクションを引き起こすことによって検出領域１２０内のユーザ入力（又は、ユーザ入力の欠如）に直接応答する。例示的アクションには、動作モードの変更、並びにカーソル移動、選択、メニューナビゲーション、及び他の機能などのＧＵＩアクションが含まれる。幾つかの実施形態では、処理システム１１０は、入力（又は、入力の欠如）に関する情報を電子システムのどこかの部分（例えば、そのような別個の中央処理システムがある場合は、処理システム１１０とは別個の電子システムの中央処理システム）に提供する。幾つかの実施形態では、電子システムのある部分が、処理システム１１０から受け取った情報を処理してユーザ入力に基づいて動作し、例えば、モード変更アクションやＧＵＩアクションを含むあらゆるアクションを容易にする。

【0022】

例えば、幾つかの実施形態では、処理システム１１０は、入力装置１００の検出要素を作動させて、検出領域１２０内の入力（又は、入力の欠如）を示す電気信号を生成する。処理システム１１０は、電子システムに提供される情報を生成する際に電気信号に任意の適切な量の処理を実行できる。例えば、処理システム１１０は、センサ電極から得られたアナログ電気信号をデジタル化する。別の例として、処理システム１１０は、フィルタリングや他の信号調整を実行する。更に別の例として、処理システム１１０は、ベースラインを控除するか又は他の方法で考慮して、情報が電気信号とベースラインとの差を反映するようにする。更に他の例として、処理システム１１０は、位置情報の決定、入力のコマンドとしての認識、手書きの認識などを行いうる。

【0023】

本明細書で使用される「位置情報」は、絶対位置、相対位置、速度、加速度及び他のタイプの空間情報を広く含む。例示的な「ゼロ次元」位置情報は、近／遠又は接触／非接触情報を含む。典型的な「一次元の」位置情報は、軸に沿った位置を含む。典型的な「二次元の」位置情報は、平面内の運動を含む。典型的な「三次元」位置情報は、空間内の瞬間又は平均速度を含む。更に他の例は、空間情報の他の表現を含む。また、例えばある期間にわたる位置、運動又は瞬間速度を追跡する履歴データを含む、１種類以上の位置情報に関する履歴データが決定されかつ／又は記憶されうる。

【0024】

幾つかの実施形態では、入力装置１００は、処理システム１１０又は他の処理システムによって作動される追加の入力構成要素によって実現される。そのような追加の入力構成要素は、検出領域１２０内の入力のための冗長機能又は他の機能を提供できる。図１は、入力装置１００を使用した項目の選択を容易にするために使用されうる検出領域１２０近くのボタン１３０を示す。他のタイプの追加の入力構成要素には、スライダ、ボール、ホイール、スイッチなどが含まれる。これと反対に、幾つかの実施形態では、入力装置１００は、他の入力構成要素なしで実現されうる。

【0025】

幾つかの実施形態では、入力装置１００は、タッチスクリーンインタフェースを含み、検出領域１２０は、表示画面のアクティブ領域の少なくとも一部分と重なる。例えば、入力装置１００は、表示画面を覆う実質的に透明なセンサ電極を含み、関連電子システムのためのタッチスクリーンインタフェースを提供できる。表示画面は、視覚的インタフェースをユーザに表示できる任意のタイプの動的表示装置でよく、任意のタイプの発光ダイオード（ＬＥＤ）、有機ＬＥＤ（ＯＬＥＤ）、陰極線管（ＣＲＴ）、液晶ディスプレイ（ＬＣＤ）、プラズマ、エレクトロルミネセンス（ＥＬ）又は他の表示技術を含みうる。入力装置１００と表示画面は、物理要素を共用できる。例えば、幾つかの実施形態は、表示と検出に同じ電気構成要素の幾つかを利用できる。別の例として、表示画面は、処理システム１１０によって一部又は全体が作動されうる。

【0026】

本発明の多くの実施形態が、完全機能装置の文脈で述べられているが、本発明の機構が、プログラム製品（例えば、ソフトウェア）として様々な形態で配布されうることを理解されたい。例えば、本発明の機構は、電子プロセッサによって読み取り可能な情報保持媒体（例えば、処理システム１１０によって読み取り可能な非一時的コンピュータ読み取り可能及び／又は記録可能／書き込み可能な情報保持媒体）上のソフトウェアプログラムとして実現され配布されうる。更に、本発明の実施形態は、配布を行うために使用される特定タイプの媒体にかかわらず等しく適用される。非一時的で電子的読み取り可能な媒体の例には、様々なディスク、メモリスティック、メモリカード、メモリモジュールなどが挙げられる。電子的に読み取り可能な媒体は、フラッシュ、光、磁気、ホログラフィ、又は他の記憶技術に基づきうる。

【0027】

図２は、幾つかの実施形態による入力装置１００の容量検出装置２００を表すブロック図である。例示と記述を明瞭にするために、図２は、容量検出装置２００の検出要素を長方形マトリクスで示し、検出要素と処理システム１１０の間の様々な相互接続などの様々な構成要素を示さない。電極パターン２５０は、長方形マトリクスで配置された複数のセンサ電極２６０を含み、その間にグリッド電極２７０が配置されている。センサ電極２６０は、Ｊ行Ｋ列で配列され、ここで、ＪとＫは正整数であるが、ＪとＫの一方はゼロでよい。電極パターン２５０は、極性配列、繰り返しパターン、非繰り返しパターン、不均一配列、単一行若しくは列、又は他の適切な配列など、他のパターンのセンサ電極２６０を含みうる。更に、センサ電極２６０は、円形、矩形、菱形、星形、正方形、非凸状、凸状、非凹状、凹状などの任意の形状でよい。更に、センサ電極２６０は、複数の別個のサブ電極に細分されうる。グリッド電極２７０は、複数の電極に分割されうる。図２の例では、電極パターン２５０は、複数のグリッド電極２７０－１～２７０－Ｎを含み、Ｎは正の整数である。グリッド電極２７０－１～２７０－Ｎは、互いに電気的に結合されてもよく、互いから電気的に絶縁されてもよい。

【0028】

センサ電極２６０は、典型的には、オーム抵抗で互いに分離される。更に、センサ電極２６０が複数のサブ電極を含む場合、サブ電極は、オーム抵抗で互いに分離されうる。更に、一実施形態では、センサ電極２６０は、センサ電極２６０間にあるグリッド電極２７０からオーム抵抗で分離されうる。一例では、グリッド電極２７０は、グリッド電極２７０の窓２１６内に配置されたセンサ電極２６０の１つ以上を取り囲みうる。グリッド電極２７０は、シールドとして使用されてもよく、センサ電極２６０によって容量検出を行うときに使用するガード信号を伝えるために使用されてもよい。あるいは又は更に、グリッド電極２７０は、容量検出を実行するときにセンサ電極として使用されうる。更に、グリッド電極２７０は、センサ電極２６０と同一平面内でよいが、これは要件ではない。例えば、グリッド電極２７０は、異なる基板上に配置されてもよく、同じ基板のセンサ電極２６０と異なる側に配置されてもよい。グリッド電極２７０は、任意選択であり、幾つかの実施形態では、グリッド電極２７０は存在しない。別の実施形態では、センサ電極２６０は、グリッド電極２７０の一部分と重なりうる。重なり部分は、センサ電極２６０とグリッド電極２７０が互いから絶縁された（例えば、様々な層又はジャンパを使用して）領域内に生じる。センサ電極２６０、グリッド電極２７０又はこれら両方は、検出領域１２０内に配置されうる。電極パターン２５０は、ルーティングトレース（後述）によって処理システム１１０に結合される。

【0029】

処理システム１１０は、センサ回路２０４を有するフロントエンド２０８を含みうる。センサ回路２０４は、電極パターン２５０を作動させて、結果信号を、検出周波数を有する容量検出信号を使用するセンサ電極から受け取る。処理システム１１０は、結果信号から容量測定値を決定するように構成された処理モジュール２２０を含みうる。処理モジュール２２０は、デジタル信号プロセサ（ＤＳＰ）、マイクロプロセッサなどのプロセッサ回路を含みうる。処理モジュール２２０は、結果信号からのオブジェクト位置の決定など、様々な機能を実行するためにプロセッサ回路によって実行されるように構成されたソフトウェア及び／又はファームウェアを含みうる。あるいは、処理モジュール２２０の機能の一部又は全ては、完全にハードウェアで（例えば、集積回路を使用して）実現されうる。処理モジュール２２０は、容量測定値の変化を追跡して検出領域１２０内の入力オブジェクトを検出できる。処理システム１１０は、他のモジュール構成を含みうるが、フロントエンド２０８と処理モジュール２２０によって実行される機能は、一般に、処理システム１１０内の１つ以上のモジュール又は回路によって実行されうる。処理システム１１０は、他のモジュール及び回路を含むことができ、幾つかの実施形態で後述されるような他の機能を実行できる。

【0030】

処理システム１１０は、絶対容量検出モード又はトランス容量検出モードで作動できる。絶対容量検出モードで、センサ回路２０４内のレシーバは、電極パターン２５０のセンサ電極２６０上の電圧、電流、又は電荷を測定し、センサ電極２６０は、絶対容量検出信号で変調されて結果信号を生成する。処理モジュール２２０は、結果信号から絶対容量測定値を生成する。処理モジュール２２０は、絶対容量測定値の変化を追跡して検出領域１２０内の入力オブジェクトを検出できる。

【0031】

トランス容量検出モードで、幾つかの電極２６０はトランスミッタ電極でよく、他の電極２６０はレシーバ電極でよい。あるいは、グリッド電極２７０はトランスミッタ電極を含むことができ、センサ電極２６０はレシーバ電極を含みうる。センサ回路２０４は、１つ以上のトランスミッタ電極を容量検出信号（トランス容量検出モードではトランスミッタ信号又は変調信号とも呼ばれる）で駆動する。センサ回路２０４内のレシーバは、１つ以上のレシーバ電極で電圧、電流又は電荷を測定して結果信号を生成する。結果信号は、容量検出信号及び検出領域１２０内の入力オブジェクトの影響を含む。処理モジュール２２０は、結果信号からトランス容量測定値を生成する。処理モジュール２２０は、トランス容量測定値の変化を追跡して検出領域１２０内の入力オブジェクトを検出できる。

【0032】

幾つかの実施形態では、処理システム１１０は、電極パターン２５０を「走査」して容量測定値を決定する。トランス容量検出モードで、処理システム１１０は、１つのトランスミッタ電極が１度に送信するか複数のトランスミッタ電極が同時に送信するように電極パターン２５０を動作させうる。複数のトランスミッタ電極が同時に送信する場合、それらの複数のトランスミッタ電極が、同じトランスミッタ信号を送信し、実質的により大きいトランスミッタ電極を作成でき、あるいは、それらの複数のトランスミッタ電極が、異なるトランスミッタ信号を送信できる。例えば、複数のトランスミッタ電極は、レシーバ電極の結果信号に対する複合的な影響を独立に決定できるようにする１つ以上の符号体系に従って様々なトランスミッタ信号を送信できる。絶対容量検出モードで、処理システム１１０は、結果信号を１つのセンサ電極２６０から１度に受け取ってもよく、複数のセンサ電極２６０から一度に受け取ってもよい。

【0033】

どちらの検出モードでも、処理システム１１０は、結果信号を使用して容量画素における容量測定値を決定できる。容量画素からの１組の測定値は、画素における容量測定値を表す「容量イメージ」（「容量フレーム」とも）を構成する。処理システム１１０は、複数の時間期間にわたって複数の容量イメージを取得でき、容量イメージ間の差を決定して検出領域１２０内の入力に関する情報を導出できる。例えば、処理システム１１０は、連続期間にわたって取得された連続容量イメージを使用して、検出領域１２０に入り、そこから出て、その中のある１つ以上の入力オブジェクトの運動を追跡できる。

【0034】

入力装置１００のベースライン容量は、検出領域１２０内に入力オブジェクトがないことに関連付けられた容量イメージ又は容量プロファイルである。ベースライン容量は、環境及び作動条件により変化し、処理システム１１０は、ベースライン容量を様々な方法で評価できる。例えば、幾つかの実施形態では、処理システム１１０は、検出領域１２０に入力オブジェクトがないことが決定されたときに「ベースラインイメージ」又は「ベースラインプロファイル」を取得し、それらのベースラインイメージ又はベースラインプロファイルをベースライン容量の評価として使用する。処理モジュール２２０は、容量測定においてベースライン容量を考慮でき、したがって、容量測定値は、「デルタ容量測定値」と呼ばれうる。したがって、用語「容量測定値」は、本明細書で使用されるとき、決定されたベースラインに対するデルタ測定値を含む。

【0035】

幾つかのタッチスクリーン実施形態で、センサ電極２６０の少なくとも１つは、「Ｖｃｏｍ」電極（コモン電極）、ゲート電極、ソース電極、アノード電極及び／又はカソード電極の１つ以上のセグメントなど、表示画面の表示の更新に使用される表示装置２８０の１つ以上の表示電極を含む。これらの表示電極は、適切な表示画面基板上に配置されうる。例えば、表示電極は、幾つかの表示画面（例えば、面内切替（ＩＰＳ）又は面線切替（ＰＬＳ）有機発光ダイオード（ＯＬＥＤ））では透明基板（ガラス基板、ＴＦＴガラス、又は他の透明材料）上に配置され、幾つかの表示画面（例えば、パターン化垂直配向（ＰＶＡ）又はマルチドメイン垂直配向（ＭＶＡ））のカラーフィルタガラスの下面上、放射層（ＯＬＥＤ）の上などに配置されうる。表示電極が表示更新と容量検出の機能も行うので、表示電極は、「コモン電極」とも呼ばれうる。幾つかの実施形態では、グリッド電極２７０の少なくとも１つは、１つ以上のコモン電極を含む。様々な実施形態では、センサ電極２６０及び／又はグリッド電極２７０の各電極が、１つ以上のコモン電極を含む。他の実施形態では、センサ電極２６０の少なくとも２つのセンサ電極又はグリッド電極２７０の少なくとも２つの電極が、少なくとも１つのコモン電極を共有できる。更に、一実施形態で、センサ電極２６０とグリッド電極２７０は両方とも、表示画面基板上の表示スタック内に配置される。例示的な表示スタックは、図３に関して後述される。しかしながら、他の実施形態では、表示スタック内にはセンサ電極２６０又はグリッド電極２７０だけが（両方ではない）配置され、他のセンサ電極は表示スタック外にある（例えば、カラーフィルタガラスの反対側に配置される）。

【0036】

一実施形態では、処理システム１１０は、フロントエンド２０８、処理モジュール２２０並びに他のモジュール及び／又は回路を有する特定用途向け集積回路（ＡＳＩＣ）などの単一の一体型コントローラを含む。別の実施形態では、処理システム１１０は、複数の集積回路を含むことができ、その場合、フロントエンド２０８、処理モジュール２２０並びに他のモジュール及び／又は回路が、集積回路間に分割されうる。例えば、フロントエンド２０８が１つの集積回路上にあり、処理モジュール２２０並びに他のモジュール及び／回路が１つ以上の他の集積回路上にあってもよい。幾つかの実施形態では、フロントエンド２０８の第１の部分が１つの集積回路上にあってもよく、フロントエンド２０８の第２の部分が第２の集積回路上にあってもよい。そのような実施形態では、第１と第２の集積回路の少なくとも一方は、ディスプレイドライバモジュール及び／又はディスプレイドライバモジュールなどの他のモジュールの少なくとも一部分を含む。

【0037】

図３は、一実施形態による表示装置２８０の分解図である。容量検出装置２００が、表示装置２８０と一体化される。表示装置２８０は、一般に、本明細書で薄膜トランジスタ（ＴＦＴ）ガラス３０２と呼ばれる、第１の基板の上に位置決めれた複数の透明基板を含む。ＴＦＴガラス３０２上に能動素子３０４が形成される。能動素子３０４は、複数の画素を更新するように構成された表示更新回路を構成するＴＦＴ層（後述され、また参照数字３０４を使用して参照される）を含む。能動素子３０４のＴＦＴ層は、画素電極（図示せず）とＶｃｏｍ電極３０６を含む表示電極に電気的に結合されうる。一実施形態では、Ｖｃｏｍ電極３０６は、ＴＦＴガラス３０２上に配置される。示された実施形態では、Ｖｃｏｍ電極３０６は、能動素子３０４の上ＴＦＴ層上に配置される。幾つかの実施形態では、Ｖｃｏｍ電極３０６は、複数のコモン電極に分割され、表示更新と容量検出の両方に使用される。Ｖｃｏｍ電極３０６は、また、表示更新にのみ使用される電極を含みうる。

【0038】

表示装置２８０は、本明細書でカラーフィルタガラス３１２と呼ばれる第２の基板、レンズ３１８、任意選択の偏光子３１６、及び任意選択のアンチシャッタ膜３１４を含む。カラーフィルタガラス３１２とＴＦＴガラス３０２の間に表示材料層３０８（例えば、液晶）が配置される。一実施形態では、カラーフィルタガラス３１２と表示材料３０８の間の層３１０は、１つ以上のカラーフィルタとブラックマスクを含む。カラーフィルタガラス３１２とＴＦＴガラス３０２の間のそれらを含む領域は、本明細書では表示スタック３５０と呼ばれる。

【0039】

一実施形態では、容量検出装置２００のセンサ電極は、少なくとも部分的に表示スタック３５０内に配置される。レシーバ電極として作動されうる第１の複数のセンサ電極（例えば、センサ電極２６０）は、カラーフィルタガラス３１２と表示材料３２２（例えば、層３１０内）の間に配置されうる。更に、トランスミッタ電極として駆動されうる第２の複数の電極（例えば、グリッド電極２７０及び／又はセンサ電極２６０）は、Ｖｃｏｍ電極３０６のコモン電極でよい。他の実施形態では、表示スタック３５０の外側のカラーフィルタガラス３１２上など、表示スタック３５０の外部に、第１の複数のセンサ電極が配置されうる。別の実施形態では、全ての電極（例えば、センサ電極２６０とグリッド電極２７０）が表示スタック３５０内に配置される。そのような一実施形態では、第１の複数の電極は、レシーバ電極として作動され、第２の複数の電極は、トランスミッタ電極として作動されうる。更に、そのような実施形態では、センサ電極２６０は、複数のマトリクス電極として配置され、絶対容量検出電極として及び／又はトランスミッタ電極とレシーバ電極として作動されうる。

【0040】

図４は、一実施形態による表示装置２８０の表示回路４５０を表すブロック図である。表示回路４５０は、表示スタック３５０の能動素子３０４内に構成されうる。表示回路４５０は、ソースドライバ２１２とゲート選択回路２１４に結合される。一実施形態では、図２に示されたように、ソースドライバ２１２は、処理システム１１０のフロントエンド２０８内のディスプレイダイバー回路２１０の一部である。即ち、処理システム１１０のフロントエンド２０８は、表示更新と容量検出の両方を実行するように構成されうる。一実施形態では、ディスプレイドライバ回路２１０は、ゲート選択回路２１４も含みうる。他の実施形態では、ゲート選択回路２１４は、処理システム１１０（例えば、ゲートインパネル（ＧＩＰ）型の表示装置）の外部に配置されうる。

【0041】

図４に戻ると、ソースドライバ２１２は、表示回路４５０のソースライン４０８に結合される。ゲート選択回路２１４は、表示回路４５０のゲートライン４０６に結合される。表示回路４５０は、複数の画素４０４を含み、複数の画素４０４はそれぞれ１つ以上のＴＦＴ４０２に結合される。各ＴＦＴ４０２のソースは、それぞれのソースラインに結合される。各ＴＦＴ４０２のゲートは、それぞれのゲートラインに結合される。各ＴＦＴ４０２のドレインは、それぞれの画素４０４の画素電極に結合される。各ソースライン４０８は、１列の画素４０４内のＴＦＴを駆動する。各ゲートライン４０６は、１行の画素４０４内のＴＦＴを駆動する。画素４０４は、表示画面に画像を表示するために使用される。ゲート選択回路２１４によって提供されるゲート電圧とソースドライバ２１２によって提供される電源電圧を調整することによって、ディスプレイドライバ回路２１０は、画素４０４を設定し、表示画面上に画像を表示できる。

【0042】

図５は、一実施形態による表示スタック３５０の一部分の概略断面図である。実施形態では、ＴＦＴガラス３２０上の能動素子３０４は、複数のＴＦＴ層５０３を含む。ＴＦＴ層５０３は、金属層Ｍ１、Ｍ２及びＭ３、並びに層５１２及び５１４を含む。金属層Ｍ１は「第１の金属層」とも呼ばれ、金属層Ｍ２は「第２の金属層」とも呼ばれ、金属層Ｍ３は「第３の金属層」とも呼ばれる。表示スタック３５０は、アクティブ部分５０４と非アクティブ部分５０２を含む。アクティブ部分５０４は、表示回路４５０を含む。非アクティブ部分５０２は、表示回路４５０を構成するＴＦＴ、画素電極、表示材料などを含まないＴＦＴガラス３０２上の領域である。この例では３つの金属層が示されているが、他の実施形態では、ＴＦＴ層５０３は、２つの金属層しか含まなくてもよい。

【0043】

金属層Ｍ３は、アクティブ部分５０４内にＴＦＴ４０２のゲート電極を形成するようにパターン形成されうる。更に、金属層Ｍ３は、アクティブ部分５０４（図示せず）内にキャパシタ電極を形成するようにパターン形成されうる。層５１２は、金属層Ｍ３から金属層Ｍ２を電気的に分離する１つ以上の絶縁体層を含みうる。更に、層５１２は、アクティブ部分５０４内の金属層Ｍ２と金属層Ｍ３の間に配置された１つ以上の半導体層を含みうる。金属層Ｍ２は、アクティブ部分５０４内にＴＦＴ４０２のソース及びドレイン電極を構成するようにパターン形成されうる。層５１４は、金属層Ｍ１を金属層Ｍ２から電気的に分離する１つ以上の絶縁層を含みうる。層５１４は、また、画素電極内に形成されうる透明金属層を含みうる。各ＴＦＴ４０２のドレインは、それぞれの画素電極に結合される。幾つかの２層実施形態では、層Ｍ１及びＭ２は単一金属層によって置き換えられる。

【0044】

金属層Ｍ３は、更に、ＴＦＴ４０２のゲート電極に電気的に結合されたゲートライン４０６を形成するようにパターン形成されうる。金属層Ｍ２は、更に、ＴＦＴ４０２のソース電極に電気的に結合されたソースライン４０８を構成するようにパターン形成されうる。ソースライン４０８は、部分的にアクティブ部分５０４内に配置され、部分的に非アクティブ部分５０２内に配置されうる。一実施形態では、ゲートライン４０６は、部分的にアクティブ部分５０４内に配置され、部分的に非アクティブ部分５０２内に配置されうる。他の実施形態では、ゲートライン４０６は、完全にアクティブ部分５０４内に配置されうる（例えば、ＧＩＰ表示装置）。

【0045】

金属層Ｍ１は、Ｖｃｏｍ電極３０６に電気的に結合されたルーティングトレースを構成するようにパターン形成されうる。示された例では、Ｖｃｏｍ電極３０６は、絶縁体層５１６によって金属層Ｍ１から電気的に分離される。金属層Ｍ１内に形成された特定のルーティングトレースを特定のＶｃｏｍ電極３０６と電気的に結合するために、絶縁体層５１６にビア５１６が形成されうる。ルーティングトレースは、部分的にアクティブ部分５０４内に配置され、部分的に非アクティブ部分５０２内に配置されうる。一実施形態では、金属層Ｍ１は、レシーバ電極などの他のセンサ電極に電気的に結合されたルーティングトレースを構成するようにパターン形成されうる。例えば、レシーバ電極は、カラーフィルタガラス３１２と表示材料３０８の間に配置されうる。表示スタック３５０は、金属層Ｍ１とレシーバ電極上にパターン形成されたルーティングトレースを電気的に結合する金属ピラーなど（図示せず）を含みうる。

【0046】

集積回路５０６は、非アクティブ部分５０２内のＴＦＴ層３０４に電気的かつ機械的に結合されうる。集積回路５０６は、処理システム１１０を含みうる。集積回路５０６は、ＴＦＴ層３０４に電気的かつ機械的に取り付けられた複数のピン５０８を含む。示された例では、集積回路５０６のピン５０８は、金属層Ｍ１にパターン形成されたボンドパッドに電気的に結合される。ボンドパッドは、層Ｍ１上にパターン形成されたルーティングトレースに電気的に結合されうる。ボンドパッドは、また、金属層Ｍ２、金属層Ｍ３又はこれらの両方に、ビアを介して電気的に結合されうる。例えば、金属層Ｍ１上のボンドパッドを、ソースラインなどの金属層Ｍ２上にパターン形成された導体と電気的に結合するために、ビア５２２が層５１４を貫通して形成されうる。金属層Ｍ２及びビア５２２内の導体と組み合わされたときに金属層Ｍ１上のボンドパッドを、ゲートラインなどの金属層Ｍ３上にパターン形成された導体と電気的に結合するビア５２０が層５１２に形成されうる。後述される様々な実施形態では、非アクティブ領域内の金属層Ｍ１、Ｍ２及びＭ３が、非平行経路を使用してルーティングトレースを集積回路５０６に電気的に結合する導体を含むようにパターン形成されうる。幾つかの実施形態では、ビアは、金属層Ｍ３と金属層Ｍ１の間に延在できる。

【0047】

特に、Ｖｃｏｍ電極３０６に電気的に結合されたルーティングトレースは、黒色マスクによって隠される。共通層上のアクティブ部分５０４内のクロストークとキャパシタンスの局所的不平衡を防ぐために、ルーティングトレースは、アクティブ部分５０４内でソースラインと交差できない。１つの実施態様では、ルーティングトレースは、表示装置の境界内でアクティブ部分５０４のまわりに引き回されうる。しかしながら、他の実施態様では、表示装置は、そのような境界を含まない。したがって、アクティブ部分５０４内で、ルーティングトレースは、ソースラインに平行でかつソースラインの間に引き回されなければならない。平行なルーティングトレースとソースラインは、非アクティブ部分５０２内に配置された集積回路５０６に結合するためにアクティブ部分５０４から延在されうる。しかしながら、集積回路５０６は、アクティブ領域５０４に隣接した一方の側にルーティングトレースとソースラインを平行に延在させるために全てのピン５０８を含むことが必要とされる。これにより、集積回路５０６内の処理システム１１０のレイアウトの柔軟性が低下する。例えば、センサ回路２０４は、集積回路５０６の別個の領域内ではなくソースドライバ２１２の間に配置されなければならない。ルーティングトレースとソースラインを集積回路５０６に平行に延在させると、集積回路５０６内の実装領域の使用が非効率的になる。したがって、実施形態では、非アクティブ部分５０２内のＴＦＴ層３０４の金属層は、ルーティングトレースをアクティブ部分５０４から集積回路５０６まで延在させる柔軟性を実現するようにパターン形成される。非アクティブ部分５０２内のＴＦＴ層３０４の金属層は、異なる金属層上のルーティングトレースの交差を含む、アクティブ部分５０４と集積回路５０６の間のルーティングトレースの平行でない延在を提供するようにパターン形成されうる。

【0048】

図６は、一実施形態による表示装置２８０の一部を示す平面図である。図６は、アクティブ部分５０４と非アクティブ部分５０２の両方を含むＴＦＴガラス３０２の平面図を示す。集積回路５０６は、非アクティブ部分５０２内に取り付けられる。ソースライン４０８は、少なくとも部分的にアクティブ部分５０４内に配置される。例では、ソースライン４０８Ａ（「第１のソースライン」とも呼ばれる）は、金属層Ｍ２上にパターン形成され、部分的にアクティブ部分５０４内と部分的に非アクティブ部分５０２内で延在する。ソースライン４０８Ａは、ビア５２２を介して集積回路５０６のピン５０８Ｂに電気的に結合される。ソースライン４０８Ａは、金属層Ｍ３上にパターン形成されたゲートライン４０６Ａに垂直で配置される。ソースライン４０８Ａは、ＴＦＴ６２０Ａのソース電極に結合され、ゲートラインは、ＴＦＴ６２０Ａのゲート電極に結合される。

【0049】

ルーティングトレース６０８Ｂ（「第１のルーティングトレース」とも呼ばれる）は、金属層Ｍ１内でパターン形成される。ルーティングトレース６０８Ｂは、ソースライン４０８Ａに平行なアクティブ部分５０４内に配置された第１の部分６２２を含む。ルーティングトレース６０８Ｂの第１の部分６２２は、非アクティブ部分５０２内に延在する。ルーティングトレース６０８Ｂは、非アクティブ部分５０２内に配置され第１の部分６２２に垂直な第２の部分６２８を含む。示された例では、ルーティングトレース６０８Ｂの第２の部分６２８は、集積回路５０６の下に配置される。ルーティングトレース６０８Ｂは、ビア５２４Ｂを介してＶｃｏｍ層３０６（「第１のセンサ電極」とも呼ばれる）のコモン電極６１４Ｂに結合されうる。ルーティングトレース６０８Ｂは、ボンドパッド６０４を介して集積回路５０６のピン５０８Ｃに結合されうる。

【0050】

ルーティングトレース６０８Ａ（「第２のルーティングトレース」とも呼ばれる）は、金属層Ｍ１と金属層Ｍ２内にパターン形成される。ルーティングトレース６０８Ａは、ルーティングトレース６０８Ｂの第１の部分６２２に平行にアクティブ部分５０４内に配置された第１の部分６２４を含む。ルーティングトレース６０８Ａの第１の部分６２４は、非アクティブ部分５０２内に延在する。ルーティングトレース６０８Ａの第１の部分６２４は、金属層Ｍ１内にパターン形成される。ルーティングトレース６０８Ａは、第１の部分６２４に垂直に非アクティブ部分５０２内に配置された第２の部分６２６を含む。第２の部分６２６は、金属層Ｍ２内にパターン形成される。第２の部分６２６は、ビア５２２Ａを介して第１の部分６２４に電気的に結合される。示された例では、ルーティングトレース６０８Ａの第２の部分６２６は、集積回路５０６の下に配置される。ルーティングトレース６０８Ａは、ビア５２４Ａを介してＶｃｏｍ層３０６（「第２のセンサ電極」とも呼ばれる）のコモン電極６１４Ａに結合されうる。ルーティングトレース６０８Ａは、ビア５２２（及び、Ｍ１上の対応するボンドパッド）を介して集積回路５０６のピン５０８Ａに結合されうる。特に、ルーティングトレース６０８Ｂは、交差領域６０２内でルーティングトレース６０８Ａと交差する。一般に、非アクティブ部分５０２内には１つ以上の交差領域６０２が配置されうる。示された例では、交差領域６０２は、集積回路５０６の下に配置される。

【0051】

図６の例から理解できるように、ソースライン４０８は、アクティブ部分５０４と非アクティブ部分５０２の間で互いに平行に延在できる。ソースライン４０８は、アクティブ部分５０４に隣接した集積回路５０６の側に沿って集積回路５０６のピン５０８に結合されうる。ソースドライバ２１２は、集積回路５０６のこの同じ側に沿って配置されうる。センサ回路２０４は、集積回路５０６の他の領域内に配置されうる。ルーティングトレース６０８は、アクティブ部分５０４内でソースライン４０８に平行に延在できる。しかしながら、非アクティブ部分５０２内で、ルーティングトレース６０８は、センサ回路２０４と関連付けられたピンに達するように、非平行構成で引き回されうる。非平行ルートは、非アクティブ部分５０２内でＴＦＴ層３０４の１つ以上の層を使用して実現されうる。更に、ＴＦＴ層３０４の複数の金属層は、異なる金属層上のルーティングトレースの交差を実現するために使用されうる。

【0052】

ソースライン４０８、ゲートライン４０６及びルーティングトレース６０８は、ＴＦＴ層３０４内の金属層の異なる構成を使用して構成されうる。一実施形態では、ソースライン４０８は、上記の例で述べたような金属層Ｍ２ではなく金属層Ｍ１上に配置されうる。一実施形態では、ソースライン４０８は、金属層Ｍ３上に配置されうる。一実施形態では、ゲートライン４０６は、上記の例で述べたような金属層Ｍ３ではなく金属層Ｍ２に配置されうる。ゲートライン４０６が金属層Ｍ２上で配置される場合、ソースラインは、金属層Ｍ１上か金属層Ｍ３上のどちらに配置されてもよい。一実施形態では、ゲートライン４０６は、上記の例に述べたように金属層Ｍ３上に配置される。次に、ソースライン４０８は、金属層Ｍ１上か金属層Ｍ２上のどちらに配置されもよい。

【0053】

図６の示された実施形態では、１つのルーティングトレース６０８Ａは、金属層Ｍ１と金属層Ｍ２上の部分を含み、別のルーティングトレース６０８Ｂは、金属層Ｍ１上の部分を含む。その他の構成が可能である。一実施形態では、ルーティングトレース６０８は、金属層Ｍ１上の部分、金属層Ｍ２上の別の部分、及び金属層Ｍ３上の別の部分を含みうる。ビアは、層Ｍ３上のルーティングトレースを層Ｍ２上のルーティングトレースの部分に電気的に結合できる。

【0054】

図７は、別の実施形態による表示装置２８０の一部を示す平面図である。図６と同じか又は類似の図７の要素は、詳細に前述されている。幾つかの実施形態では、金属層Ｍ１は、「ダミー」トレースを含むようにパターン形成される。ダミートレースは、信号を電極にルーティングするために使用されない。電荷蓄積と表示アーティファクトを防ぐため、ダミートレースは電気的に浮動したままにできない。表示アーティファクトを防ぐため、ダミートレースは、表示中にＶｃｏｍまで能動的に駆動され、容量検出中にガード信号で駆動されうる。ガード信号を受け取るために、ダミートレースは、集積回路５０６に電気的に結合されうる。ダミートレースは、Ｖｃｏｍ電極に結合されたルーティングトレースと同じ制限を有する。即ち、ダミートレースは、アクティブ部分５０４内で共通層上のソースラインと交差できない。

【0055】

図７の実施形態では、金属層Ｍ１上にダミートレース７０６が配置される。１つのダミートレース７０６だけが示されているが、表示スタック３５０は、複数のダミートレース７０６を含みうる。ダミートレース７０６は、アクティブ領域５０４内にソースライン４０８Ａに平行な第１の部分を含む。ダミートレース７０６は、非アクティブ領域５０２内に第１の部分に垂直な第２の部分を含む。ダミートレース７０６は、ボンドパッド７０４を介して集積回路５０６のピン５０８Ｄに電気的に結合される。ダミートレース７０６は、交差領域７０２内でルーティングトレース６０８Ａの第２の部分６２６と交差する。示された実施形態では、交差領域７０２は、集積回路５０６の下にある。

【0056】

示された例では、ダミートレース７０６は、層Ｍ１上に配置された部分を含む。他の例では、ダミートレース７０６は、アクティブ部分５０４内の層Ｍ１上に配置された部分と、非アクティブ部分５０２内の層Ｍ２上に配置された別の部分とを含みうる。別の例では、ダミートレース７０６は、アクティブ部分５０４内の層Ｍ１上に配置された部分と、非アクティブ部分５０２内の層Ｍ２上に配置された別の部分と、非アクティブ部分５０２内の層Ｍ３上に配置された別の部分とを含みうる。一般に、ダミートレース７０６は、ルーティングトレース６０８と同様に引き回されうる。集積回路５０６の処理システム１１０は、容量検出中にガード信号によってダミートレース７０６を駆動でき、表示更新中にＶｃｏｍによってダミートレース７０６を駆動できる。

【0057】

本明細書で述べた実施形態と例は、本技術とその特定用途により実施形態を最もよく説明し、それにより当業者が本発明を作成し使用することを可能にするために示された。しかしながら、当業者は、以上の説明と例が、単に説明と例示のために提示されたことを理解するであろう。述べた説明は、網羅的なものではなく本発明を開示された厳密な形態に限定するものでもない。

【0058】

以上を考慮して、本開示の範囲は、以下の特許請求の範囲によって決定される。

【符号の説明】

【0059】

１１０ 処理システム
２００ 容量検出装置
２０４ センサ回路
２０８ フロントエンド
２１２ ソースドライバ
２１４ ゲート選択回路
２１６ 窓
２２０ 処理モジュール
２２２ ピン
２５０ 電極パターン
２６０ センサ電極
２７０ グリッド電極
２８０ 表示装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】