(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-07-19
(45)【発行日】2022-07-27
(54)【発明の名称】ディスプレイ装置、電子機器、発光素子
(51)【国際特許分類】
G09F 9/33 20060101AFI20220720BHJP
G02B 5/20 20060101ALI20220720BHJP
G09F 9/00 20060101ALI20220720BHJP
G09F 9/30 20060101ALI20220720BHJP
H01L 27/32 20060101ALI20220720BHJP
H01L 33/04 20100101ALI20220720BHJP
H05B 33/02 20060101ALI20220720BHJP
H05B 33/12 20060101ALI20220720BHJP
H05B 33/14 20060101ALI20220720BHJP
H05B 33/22 20060101ALI20220720BHJP
【ＦＩ】
G09F9/33
G02B5/20
G02B5/20 101
G09F9/00 313
G09F9/30 338
G09F9/30 349B
H01L27/32
H01L33/04
H05B33/02
H05B33/12 B
H05B33/12 E
H05B33/14 Z
H05B33/22 Z
【請求項の数】
43
(21)【出願番号】P 2018104574
(22)【出願日】2018-05-31
(65)【公開番号】P2018205741
(43)【公開日】2018-12-27
【審査請求日】2021-05-07
(31)【優先権主張番号】10-2017-0069526
(32)【優先日】2017-06-05
(33)【優先権主張国・地域又は機関】KR
(31)【優先権主張番号】62/515,161
(32)【優先日】2017-06-05
(33)【優先権主張国・地域又は機関】US
(31)【優先権主張番号】10-2017-0091719
(32)【優先日】2017-07-19
(33)【優先権主張国・地域又は機関】KR
(73)【特許権者】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】110000671
【氏名又は名称】八田国際特許業務法人
(72)【発明者】
【氏名】鄭 七 熙
(72)【発明者】
【氏名】崔 濬 熙
(72)【発明者】
【氏名】黄 晟 寓
(72)【発明者】
【氏名】田 信 愛
(72)【発明者】
【氏名】鄭 得 錫
(72)【発明者】
【氏名】▲そう▼ 準 ▲せき▼
【審査官】石本 努
(56)【参考文献】
【文献】韓国公開特許第１０－２０１３－００９２８９６（ＫＲ，Ａ）
【文献】特開２００７－２６５９７３（ＪＰ，Ａ）
【文献】中国特許出願公開第１０２４３７１７０（ＣＮ，Ａ）
【文献】米国特許出願公開第２０１６／００９３６６５（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１６／０１６３９２２（ＵＳ，Ａ１）
【文献】国際公開第２０１６／０７９５０５（ＷＯ，Ａ１）
【文献】米国特許出願公開第２００９／０１４０２７２（ＵＳ，Ａ１）
【文献】特開２００２－１００８０５（ＪＰ，Ａ）
【文献】国際公開第２０１６／００５４４８（ＷＯ，Ａ１）
【文献】特開２０１５－０６４３９１（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０２Ｂ５／２０－５／２８
Ｇ０９Ｆ９／００－９／４６
Ｈ０１Ｌ２７／３２
３３／００－３３／６４
５１／５０
Ｈ０５Ｂ３３／００－３３／２８
４５／６０
(57)【特許請求の範囲】
【請求項1】
基板と、前記基板上に具備されたものであり、無機物基盤の複数の発光要素が配置された構造を含む第１層構造体と、
前記複数の前記発光要素と電気的に連結された複数のトランジスタが配置された構造を含む第２層構造体と、
前記複数の前記発光要素で発せられた光のカラーを調節するためのカラー制御部材を含む第３層構造体と、を具備し、
前記第１ないし第３層構造体は、モノリシック（ｍｏｎｏｌｉｔｈｉｃ）に備えられてモノリシック素子を構成する、ディスプレイ装置。
【請求項2】
前記複数の前記発光要素は、前記基板に垂直な垂直型のナノ構造体を含み、前記垂直型のナノ構造体は、第１導電型半導体、活性層及び第２導電型半導体を含むコア・シェル構造を有することを特徴とする請求項１に記載のディスプレイ装置。
【請求項3】
前記垂直型のナノ構造体は、ナノワイヤ構造を含むことを特徴とする請求項２に記載のディスプレイ装置。
【請求項4】
前記垂直型のナノ構造体は、ナノピラミッド構造を含むことを特徴とする請求項２に記載のディスプレイ装置。
【請求項5】
前記垂直型のナノ構造体は、ナノワイヤ部、及び前記ナノワイヤ部上に具備されたナノピラミッド部を含むことを特徴とする請求項２に記載のディスプレイ装置。
【請求項6】
前記ナノワイヤ部は、６００ｎｍ以下の幅、及び１μｍ以上の高さを有し、前記ナノピラミッド部は、前記ナノワイヤ部より広幅を有することを特徴とする請求項５に記載のディスプレイ装置。
【請求項7】
前記第１導電型半導体、前記活性層及び前記第２導電型半導体のうち少なくとも一つは、ＧａＮ系の物質を含むことを特徴とする請求項２に記載のディスプレイ装置。
【請求項8】
前記複数のトランジスタそれぞれは、それに対応する前記発光要素とオーバーラップされないように、前記基板に平行な方向に前記発光要素と離隔して配置されたことを特徴とする請求項１に記載のディスプレイ装置。
【請求項9】
前記基板上に、前記複数の前記発光要素のうち、第１グループの発光要素と電気的にコンタクトされた第１電極が具備され、前記基板上に、前記第１電極、及び前記第１グループの発光要素を覆う第１絶縁層が具備され、
前記第１絶縁層上に、前記複数のトランジスタが具備され、
前記第１絶縁層上に、前記複数のトランジスタ、及び前記複数の前記発光要素を覆う第２絶縁層が具備され、
前記第２絶縁層上に、前記複数の前記発光要素と電気的に連結された第２電極が具備され、
前記第１電極は、前記第１絶縁層を貫通するように形成された第１導電プラグを介して、前記複数のトランジスタのうちの一つと連結され、
前記第２電極は、前記第１絶縁層及び第２絶縁層を貫通するように形成された第２導電プラグを介して、前記複数の前記発光要素と連結されたことを特徴とする請求項１に記載のディスプレイ装置。
【請求項10】
前記基板の上面に、前記複数の発光要素のうち、第１グループの発光要素と電気的にコンタクトされた第１電極が具備され、前記基板の上面に、前記第１電極、及び前記第１グループの発光要素を覆う第１絶縁層が具備され、
前記第１絶縁層上に、前記複数のトランジスタが具備され、前記第１電極は、前記第１絶縁層を貫通するように形成された第１導電プラグを介して、前記複数のトランジスタのうちの一つと連結され、
前記基板の下面に、前記複数の発光要素と電気的に連結された第２電極が具備されたことを特徴とする請求項１に記載のディスプレイ装置。
【請求項11】
ディスプレイ装置は、複数の単位領域を含み、前記複数の単位領域それぞれは、２Ｔ（ｔｒａｎｓｉｓｔｏｒ）－１Ｃ（ｃａｐａｃｉｔｏｒ）構成を有することを特徴とする請求項１に記載のディスプレイ装置。
【請求項12】
ディスプレイ装置は、複数の単位領域を含み、前記複数の単位領域それぞれは、３個以上のトランジスタと、１個以上のキャパシタとが組み合わされた構成を有することを特徴とする請求項１に記載のディスプレイ装置。
【請求項13】
前記複数の単位領域それぞれは、４Ｔ（ｔｒａｎｓｉｓｔｏｒ）－２Ｃ（ｃａｐａｃｉｔｏｒ）構成を有することを特徴とする請求項１２に記載のディスプレイ装置。
【請求項14】
ディスプレイ装置の単位領域は、スキャンラインと、
前記スキャンラインと交差するデータラインと、
前記データラインと離隔された電源ラインと、
前記スキャンラインと前記データラインとの交差部に具備された第１トランジスタと、
前記電源ラインと、第１グループの発光要素との間に連結された第２トランジスタと、
前記電源ラインと、前記第１トランジスタ及び第２トランジスタとの間に連結されたキャパシタと、を含むことを特徴とする請求項１に記載のディスプレイ装置。
【請求項15】
ディスプレイ装置は、複数の単位領域を含み、前記複数の単位領域のうちのいずれか一つは、駆動トランジスタ、及びそれに連結されたキャパシタを含み、
前記駆動トランジスタは、第１方向に延長されたゲート電極を含み、
前記キャパシタは、前記ゲート電極の端部において、前記第１方向と垂直な第２方向に延長された導電層を含むことを特徴とする請求項１に記載のディスプレイ装置。
【請求項16】
前記第２層構造体は、前記複数の発光要素、及び複数のトランジスタを覆う絶縁層を含み、前記絶縁層は、実質的に平坦な表面を有し、前記絶縁層の平坦な表面上に、前記第３層構造体が具備され、
前記第３層構造体は、実質的に平坦な層構造を有することを特徴とする請求項１に記載のディスプレイ装置。
【請求項17】
前記第２層構造体と前記第３層構造体との間に具備されたＹＲＦ（ｙｅｌｌｏｗ ｒｅｃｙｃｌｉｎｇ ｆｉｌｍ）と、前記第３層構造体上に具備されたＢＣＦ（ｂｌｕｅ ｃｕｔ ｆｉｌｔｅｒ）と、をさらに含み、
前記ＹＲＦ及び前記ＢＣＦそれぞれは、実質的に平坦な層構造を有することを特徴とする請求項１６に記載のディスプレイ装置。
【請求項18】
前記複数の前記発光要素は、青色発光要素であり、前記複数の前記発光要素は、第１サブピクセルに対応する第１グループの発光要素と、
第２サブピクセルに対応する第２グループの発光要素と、第３サブピクセルに対応する第３グループの発光要素と、を含み、
前記カラー制御部材は、前記第２サブピクセルに対応する青緑色変換要素と、前記第３サブピクセルに対応する青赤色変換要素と、を含むことを特徴とする請求項１に記載のディスプレイ装置。
【請求項19】
前記カラー制御部材は、前記第１サブピクセルに対応する光散乱要素をさらに含むことを特徴とする請求項１８に記載のディスプレイ装置。
【請求項20】
前記第２層構造体と前記第３層構造体との間に具備されたＹＲＦ（ｙｅｌｌｏｗ ｒｅｃｙｃｌｉｎｇ ｆｉｌｍ）と、前記第３層構造体上に、前記青緑色変換要素及び前記青赤色変換要素を覆うように具備されたＢＣＦ（ｂｌｕｅ ｃｕｔ ｆｉｌｔｅｒ）と、をさらに含むことを特徴とする請求項１８または１９に記載のディスプレイ装置。
【請求項21】
ディスプレイ装置は、前記複数の前記発光要素、前記複数のトランジスタ、及び前記カラー制御部材を具備するアクティブ領域を含み、前記アクティブ領域に連結されたスキャンドライバ及びデータドライバをさらに含み、前記アクティブ領域、前記スキャンドライバ及び前記データドライバは、前記基板にモノリシックに具備されたことを特徴とする請求項１に記載のディスプレイ装置。
【請求項22】
ディスプレイ装置は、映像信号処理部及び通信部をさらに含み、前記映像信号処理部及び前記通信部は、前記アクティブ領域、前記スキャンドライバ及び前記データドライバと共に、前記基板にモノリシックに具備されたことを特徴とする請求項２１に記載のディスプレイ装置。
【請求項23】
ディスプレイ装置は、６インチ以下のサイズを有するマイクロディスプレイ装置であることを特徴とする請求項１に記載のディスプレイ装置。
【請求項24】
基板上に具備されたものであり、無機物基盤の複数の発光要素を含む発光要素アレイと、前記複数の発光要素と電気的に連結された複数のトランジスタを含むトランジスタアレイと、
前記複数の発光要素で発せられた光のカラーを調節するためのカラー制御部材と、
前記カラー制御部材と前記発光要素アレイとの間に具備されたものであり、第１波長帯域の光は透過させ、第２波長帯域の光は反射させる第１光学フィルムと、
前記カラー制御部材を挟み、前記第１光学フィルムと対向するように具備されたものであり、前記第１波長帯域の光は、遮断し、前記第２波長帯域の光は透過させる第２光学フィルムと、を含み、
前記発光要素アレイ、前記トランジスタアレイ、前記第１光学フィルム、前記カラー制御部材及び前記第２光学フィルムは、基板にモノリシックに具備され、モノリシック素子を構成するディスプレイ装置。
【請求項25】
ディスプレイ装置は、前記発光要素アレイを含む第１層構造体と、前記トランジスタアレイを含む第２層構造体と、前記カラー制御部材を含む第３層構造体と、を具備し、前記第２層構造体は、前記第１層構造体と前記第３層構造体との間に配置されたことを特徴とする請求項２４に記載のディスプレイ装置。
【請求項26】
前記第１光学フィルムは、前記第２層構造体と前記第３層構造体との間に具備され、前記第３層構造体は、前記第１光学フィルムと前記第２光学フィルムとの間に具備されることを特徴とする請求項２５に記載のディスプレイ装置。
【請求項27】
前記第２層構造体は、実質的に平坦な表面を有し、前記平坦な表面上に、前記第１光学フィルム、前記第３層構造体及び前記第２光学フィルムが具備されたことを特徴とする請求項２５に記載のディスプレイ装置。
【請求項28】
前記複数の発光要素は、青色発光要素であり、前記複数の発光要素は、第１サブピクセルに対応する第１グループの発光要素と、第２サブピクセルに対応する第２グループの発光要素と、第３サブピクセルに対応する第３グループの発光要素と、を含み、
前記カラー制御部材は、前記第１サブピクセルに対応する光散乱要素と、前記第２サブピクセルに対応する青緑（ｂｌｕｅ－ｔｏ－ｇｒｅｅｎ）色変換要素と、前記第３サブピクセルに対応する青赤（ｂｌｕｅ－ｔｏ－ｒｅｄ）色変換要素と、を含むことを特徴とする請求項２４に記載のディスプレイ装置。
【請求項29】
前記第１光学フィルムは、ＹＲＦ（ｙｅｌｌｏｗ ｒｅｃｙｃｌｉｎｇ ｆｉｌｍ）を含み、前記第２光学フィルムは、ＢＣＦ（ｂｌｕｅ ｃｕｔ ｆｉｌｔｅｒ）を含み、前記ＢＣＦは、前記青緑色変換要素及び前記青赤色変換要素を覆うように具備されたことを特徴とする請求項２８に記載のディスプレイ装置。
【請求項30】
前記複数の発光要素は、前記基板に垂直な垂直型のナノ構造体を含み、前記垂直型のナノ構造体は、第１導電型半導体、活性層及び第２導電型半導体を含むコア・シェル構造を有することを特徴とする請求項２４に記載のディスプレイ装置。
【請求項31】
前記垂直型のナノ構造体は、ナノワイヤ形状を有するか、あるいはナノワイヤとナノピラミッドとが結合された形状を有することを特徴とする請求項３０に記載のディスプレイ装置。
【請求項32】
前記基板上に、前記複数の発光要素のうち、第１グループの発光要素と電気的にコンタクトされた第１電極が具備され、前記基板上に、前記第１電極、及び前記第１グループの発光要素を覆う第１絶縁層が具備され、
前記第１絶縁層上に、前記複数のトランジスタが具備され、
前記第１絶縁層上に、前記複数のトランジスタ、及び複数の発光要素を覆う第２絶縁層が具備され、
前記第２絶縁層上に、前記複数の発光要素と電気的に連結された第２電極が具備され、
前記第１電極は、前記第１絶縁層を貫通するように形成された第１導電プラグを介して、前記複数のトランジスタのうちの一つと連結され、
前記第２電極は、前記第１絶縁層及び第２絶縁層を貫通するように形成された第２導電プラグを介して、前記複数の発光要素と連結されたことを特徴とする請求項２４に記載のディスプレイ装置。
【請求項33】
前記基板の上面に、前記複数の発光要素のうち、第１グループの発光要素と電気的にコンタクトされた第１電極が具備され、前記基板の上面に、前記第１電極、及び前記第１グループの発光要素を覆う第１絶縁層が具備され、
前記第１絶縁層上に、前記複数のトランジスタが具備され、前記第１電極は、前記第１絶縁層を貫通するように形成された第１導電プラグを介して、前記複数のトランジスタのうちの一つと連結され、
前記基板の下面に、前記複数の発光要素と電気的に連結された第２電極が具備されたことを特徴とする請求項２４に記載のディスプレイ装置。
【請求項34】
ディスプレイ装置は、複数の単位領域を含み、前記複数の単位領域それぞれは、２Ｔ（ｔｒａｎｓｉｓｔｏｒ）－１Ｃ（ｃａｐａｃｉｔｏｒ）構成、または４Ｔ（ｔｒａｎｓｉｓｔｏｒ）－２Ｃ（ｃａｐａｃｉｔｏｒ）構成を有することを特徴とする請求項２４に記載のディスプレイ装置。
【請求項35】
請求項１ないし３４のうちのいずれか１項に記載のディスプレイ装置を含む電子機器。
【請求項36】
電子機器は、ウェアラブル機器またはポータブル機器であることを特徴とする請求項３５に記載の電子機器。
【請求項37】
電子機器は、ＡＲ（ａｕｇｍｅｎｔｅｄ ｒｅａｌｉｔｙ）ディスプレイ、ＶＲ（ｖｉｒｔｕａｌ ｒｅａｌｉｔｙ）ディスプレイまたはプロジェクション（ｐｒｏｊｅｃｔｉｏｎ）ディスプレイであることを特徴とする請求項３５に記載の電子機器。【請求項38】
少なくとも１つの垂直型の発光構造体を含む発光素子において、前記少なくとも１つの垂直型の発光構造体は、基板に垂直な第１部分と、前記第１部分上の第２部分と、を具備し、前記第１部分は、第１幅を有し、前記第２部分は、前記第１幅より広い第２幅を有する第１導電型半導体と、
前記第１導電型半導体の前記第２部分を覆う活性層と、
前記活性層を覆う第２導電型半導体と、を含み、
前記第１部分を覆いつつ、前記第１部分の下端から前記第１部分の上端まで延びた第１絶縁層と、
前記第２導電型半導体を覆う電極と、
前記電極を覆いつつ、前記電極の下端から前記電極の上端まで延びた第２絶縁層と、を含む、発光素子。
【請求項39】
前記第１部分は、ナノワイヤ形状を有し、前記第２部分は、ナノピラミッド形状を有することを特徴とする請求項３８に記載の発光素子。
【請求項40】
前記第１部分は、６００ｎｍ以下の幅及び１μｍ以上の高さを有することを特徴とする請求項３８に記載の発光素子。
【請求項41】
前記第２部分の表面は、（１０－１１）のｓ－ｐｌａｎｅを含むことを特徴とする請求項３８に記載の発光素子。
【請求項42】
前記第１導電型半導体は、コア部であり、前記活性層及び前記第２導電型半導体は、殻部であることを特徴とする請求項３８に記載の発光素子。
【請求項43】
前記第１導電型半導体、前記活性層及び前記第２導電型半導体のうち少なくとも一つは、ＩＩＩ－Ｖ族系の半導体を含むことを特徴とする請求項３８に記載の発光素子。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、ディスプレイ装置、電子機器、発光素子に関する。
【背景技術】
【0002】
ディスプレイ装置として、ＬＣＤ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ）（たとえば特許文献１）とＯＬＥＤ（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｉｏｄｅ）（たとえば特許文献２）ディスプレイとが汎用されている。ところで、ＬＣＯＳ（ｌｉｑｕｉｄｃｒｙｓｔａｌ ｏｎ ｓｉｌｉｃｏｎ）ディスプレイのようなＬＣＤは、フォームファクタ（ｆｏｒｍ ｆａｃｔｏｒ）が大きく、ＯＬＥＤは、寿命が短いという短所がある。ＬＣＯＳやＯＬＥＤと比較し、無機物基盤のＬＥＤ（ｉＬＥＤ）は、輝度、解像度、明暗比、寿命、多重深度（ｍｕｌｔｉ－ｄｅｐｔｈ）、フォームファクタ、色純度のような多様な側面において、比較的優位である。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１７－７２７７４号公報
【文献】特開２０１７－２２００３号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明が解決しようとする課題は、高解像度の具現に適するディスプレイ装置を提供することである。
【0005】
本発明が解決しようとする課題は、また、小サイズに製造され、輝度、解像度、明暗比、寿命、多重深度、フォームファクタ、色純度、電力効率のような多様な側面において、優秀な特性を有することができるディスプレイ装置を提供することである。
【0006】
本発明が解決しようとする課題は、また、前記ディスプレイ装置に適用される電子機器及び発光素子を提供することである。
【課題を解決するための手段】
【0007】
一側面（ａｓｐｅｃｔ）によれば、基板と、前記基板上に具備されたものであり、無機物基盤（無機物を基盤とする）の複数の発光要素が配置（アレイ）された構造を含む第１層構造体と、前記複数の発光要素と電気的に連結された複数のトランジスタが配置された構造を含む第２層構造体と、前記複数の発光要素で発せられた光のカラーを調節するためのカラー制御部材を含む第３層構造体と、を具備し前記第１ないし第３層構造体は、モノリシック（ｍｏｎｏｌｉｔｈｉｃ）に備えられてモノリシック素子を構成する、ディスプレイ装置が提供される。
【0008】
前記複数の発光要素は、前記基板に垂直な垂直型のナノ構造体を含み、前記垂直型のナノ構造体は、第１導電型半導体、活性層及び第２導電型半導体を含むコア・シェル（ｃｏｒｅ－ｓｈｅｌｌ）構造を有する。
【0009】
前記基板上に、前記複数の発光要素のうち、第１グループの発光要素と電気的にコンタクトされた第１電極が具備され、前記基板上に、前記第１電極、及び前記第１グループの発光要素を覆う第１絶縁層が具備され、前記第１絶縁層上に、前記複数のトランジスタが具備され、前記第１絶縁層上に、前記複数のトランジスタ、及び複数の発光要素を覆う第２絶縁層が具備され、前記第２絶縁層上に、前記複数の発光要素と電気的に連結された第２電極が具備され、前記第１電極は、前記第１絶縁層を貫通するように形成された第１導電プラグを介して、前記複数のトランジスタのうちの一つと連結され、前記第２電極は、前記第１絶縁層及び第２絶縁層を貫通するように形成された第２導電プラグを介して、前記複数の発光要素とも連結される。
【0010】
前記基板の上面に、前記複数の発光要素のうち、第１グループの発光要素と電気的にコンタクトされた第１電極が具備され、前記基板の上面に、前記第１電極、及び前記第１グループの発光要素を覆う第１絶縁層が具備され、前記第１絶縁層上に、前記複数のトランジスタが具備され、前記第１電極は、前記第１絶縁層を貫通するように形成された第１導電プラグを介して、前記複数のトランジスタのうちの一つと連結され、前記基板の下面に、前記複数の発光要素と電気的に連結された第２電極が具備されてもよい。
【0011】
前記第２層構造体は、前記複数の発光要素、及び複数のトランジスタを覆う絶縁層を含み、前記絶縁層は、実質的に平坦な表面を有することができ、前記絶縁層の平坦な表面上に、前記第３層構造体が具備され、前記第３層構造体は、実質的に平坦な層構造を有する。
【0012】
前記複数の発光要素は、青色（ｂｌｕｅ）発光要素でもあり、前記複数の発光要素は、第１サブピクセルに対応する第１グループの発光要素と、第２サブピクセルに対応する第２グループの発光要素と、第３サブピクセルに対応する第３グループの発光要素と、を含み、前記カラー制御部材は、前記第２サブピクセルに対応する青緑（ｂｌｕｅ－ｔｏ－ｇｒｅｅｎ）色変換要素と、前記第３サブピクセルに対応する青赤（ｂｌｕｅ－ｔｏ－ｒｅｄ）色変換要素と、を含んでもよい。前記カラー制御部材は、前記第１サブピクセルに対応する光散乱要素をさらに含んでもよい。
【0013】
前記第２層構造体と前記第３層構造体との間に具備されたＹＲＦ（ｙｅｌｌｏｗ ｒｅｃｙｃｌｉｎｇ ｆｉｌｍ）と、前記第３層構造体上に、前記青緑色変換要素及び前記青赤色変換要素を覆うように具備されたＢＣＦ（ｂｌｕｅ ｃｕｔ ｆｉｌｔｅｒ）と、をさらに含んでもよい。
【0014】
他の側面によれば、基板上に具備されたものであり、無機物基盤の複数の発光要素を含む発光要素アレイと、前記複数の発光要素と電気的に連結された複数のトランジスタを含むトランジスタアレイと、前記複数の発光要素で発せられた光のカラーを調節するためのカラー制御部材と、前記カラー制御部材と前記発光要素アレイとの間に具備されたものであり、第１波長帯域の光は透過させ、第２波長帯域の光は反射させる第１光学フィルムと、前記カラー制御部材を挟み、前記第１光学フィルムと対向するように具備されたものであり、前記第１波長帯域の光は遮断し、前記第２波長帯域の光は透過させる第２光学フィルムと、を含み、前記発光要素アレイ、前記トランジスタアレイ、前記第１光学フィルム、前記カラー制御部材及び前記第２光学フィルムは、前記基板にモノリシック（ｍｏｎｏｌｉｔｈｉｃ）に具備され、モノリシック素子を構成するディスプレイ装置が提供される。
【0015】
前記第１光学フィルムは、ＹＲＦ（ｙｅｌｌｏｗ ｒｅｃｙｃｌｉｎｇ ｆｉｌｍ）を含み、前記第２光学フィルムは、ＢＣＦ（ｂｌｕｅ ｃｕｔ ｆｉｌｔｅｒ）を含んでもよい。
【0016】
他の側面によれば、前述のディスプレイ装置を含む機器（電子機器）が提供される。前記機器は、ウェアラブル（ｗｅａｒａｂｌｅ）機器またはポータブル（ｐｏｒｔａｂｌｅ）機器でもある。例えば、前記機器は、ＡＲ（ａｕｇｍｅｎｔｅｄ ｒｅａｌｉｔｙ）ディスプレイ、ＶＲ（ｖｉｒｔｕａｌ ｒｅａｌｉｔｙ）ディスプレイまたはプロジェクション（ｐｒｏｊｅｃｔｉｏｎ）ディスプレイでもある。
【0017】
他の側面によれば、少なくとも１つの垂直型の発光構造体を含む発光素子において、前記少なくとも１つの垂直型の発光構造体は、基板に垂直な第１部分と、前記第１部分上の第２部分と、を具備し、前記第１部分は、第１幅を有し、前記第２部分は、前記第１幅より広い第２幅を有する第１導電型半導体と、前記第１導電型半導体の前記第２部分を覆う活性層と、前記活性層を覆う第２導電型半導体と、を含み、前記第１部分を覆いつつ、前記第１部分の下端から前記第１部分の上端まで延びた第１絶縁層と、前記第２導電型半導体を覆う電極と、前記電極を覆いつつ、前記電極の下端から前記電極の上端まで延びた第２絶縁層と、を含む、発光素子が提供される。前記第１部分は、ナノワイヤ（ｎａｎｏｗｉｒｅ）形状を有し、前記第２部分は、ナノピラミッド（ｎａｎｏｐｙｒａｍｉｄ）形状を有する。前記第１部分は、約６００ｎｍ以下の幅、及び約１μｍ以上の高さを有する。前記第２部分の表面は、（１０－１１）のｓ－ｐｌａｎｅを含んでもよい。
【0018】
他の側面によれば、基板上に複数の発光要素が配置された構造を含む第１層構造体を形成する段階と、前記第１層構造体上に、前記複数の発光要素と電気的に連結された複数のトランジスタが配置された構造を含む第２層構造体を形成する段階と、及び前記第２層構造体上に、前記複数の発光要素で発せられた光のカラーを調節するためのカラー制御部材を含む第３層構造体を形成する段階と、を含み、前記第２層構造体は、前記第１層構造体と前記第３層構造体との間に配置されるディスプレイ装置の製造方法が提供される。
【発明の効果】
【0019】
本発明によれば、高解像度を有し、輝度、解像度、明暗比、寿命、多重深度、フォームファクタ、色純度、電力効率といった多様な側面で優秀な特性を有するディスプレイ装置を具現することができる。
【図面の簡単な説明】
【0020】
【図1】一実施形態によるディスプレイ装置を示す断面図である。
【図2】一実施形態によるディスプレイ装置を示す平面図である。
【図3A】一実施形態によるディスプレイ装置の単位領域を示す断面図である。
【図4A】他の実施形態によるディスプレイ装置の単位領域を示す断面図である。
【図5】一実施形態によるディスプレイ装置に適用される発光要素及び電極構造を示す断面図である。
【図6】一実施形態によるディスプレイ装置の単位領域の回路構成を示す回路図である。
【図7】他の実施形態によるディスプレイ装置の単位領域の回路構成を示す回路図である。
【図8】一実施形態によるディスプレイ装置に適用される発光要素を示す断面図である。
【図9】他の実施形態によるディスプレイ装置に適用される発光要素を示す断面図である。
【図10】他の実施形態によるディスプレイ装置に適用される発光要素を示す断面図である。
【図11】他の実施形態によるディスプレイ装置を示す断面図である。
【図12】他の実施形態によるディスプレイ装置を示す断面図である。
【図13】比較例によるディスプレイ装置について説明するための図面である。
【図14】他の比較例によるディスプレイ装置について説明するための図面である。
【図15】他の実施形態によるディスプレイ装置を示す平面図である。
【図16】他の実施形態によるディスプレイ装置を示す平面図である。
【図17】一実施形態によるディスプレイ装置の製造方法について説明するためのフローチャートである。
【図18A】一実施形態によるディスプレイ装置の製造方法において、複数の発光要素を形成する方法について説明するための図面である。
【図18B】一実施形態によるディスプレイ装置の製造方法において、複数の発光要素を形成する方法について説明するための図面である。
【図19A】一実施形態によるディスプレイ装置の製造方法において、複数の発光要素を形成する方法について説明するための図面である。
【図19B】一実施形態によるディスプレイ装置の製造方法において、複数の発光要素を形成する方法について説明するための図面である。
【図20A】一実施形態によるディスプレイ装置の製造方法において、複数の発光要素を形成する方法について説明するための図面である。
【図20B】一実施形態によるディスプレイ装置の製造方法において、複数の発光要素を形成する方法について説明するための図面である。
【図21A】一実施形態によるディスプレイ装置の製造方法において、複数の発光要素を形成する方法について説明するための図面である。
【図21B】一実施形態によるディスプレイ装置の製造方法において、複数の発光要素を形成する方法について説明するための図面である。
【図22A】一実施形態によるディスプレイ装置の製造方法において、複数の発光要素を形成する方法について説明するための図面である。
【図22B】一実施形態によるディスプレイ装置の製造方法において、複数の発光要素を形成する方法について説明するための図面である。
【図23A】他の実施形態によるディスプレイ装置の製造方法において、複数の発光要素を形成する方法について説明するための図面である。
【図23B】他の実施形態によるディスプレイ装置の製造方法において、複数の発光要素を形成する方法について説明するための図面である。
【図24A】他の実施形態によるディスプレイ装置の製造方法において、複数の発光要素を形成する方法について説明するための図面である。
【図24B】他の実施形態によるディスプレイ装置の製造方法において、複数の発光要素を形成する方法について説明するための図面である。
【図25A】他の実施形態によるディスプレイ装置の製造方法において、複数の発光要素を形成する方法について説明するための図面である。
【図25B】他の実施形態によるディスプレイ装置の製造方法において、複数の発光要素を形成する方法について説明するための図面である。
【図26A】他の実施形態によるディスプレイ装置の製造方法において、複数の発光要素を形成する方法について説明するための図面である。
【図26B】他の実施形態によるディスプレイ装置の製造方法において、複数の発光要素を形成する方法について説明するための図面である。
【図27】他の実施形態によるディスプレイ装置の製造方法において、複数の発光要素を形成する方法について説明するための断面図である。
【図28】他の実施形態によるディスプレイ装置の製造方法において、複数の発光要素を形成する方法について説明するための断面図である。
【図29】他の実施形態によるディスプレイ装置の製造方法において、複数の発光要素を形成する方法について説明するための断面図である。
【図30】他の実施形態によるディスプレイ装置の製造方法において、複数の発光要素を形成する方法について説明するための断面図である。
【図31】一実施形態によるディスプレイ装置の製造方法において、トランジスタアレイを形成する方法について説明するための平面図である。
【図32】一実施形態によるディスプレイ装置の製造方法において、トランジスタアレイを形成する方法について説明するための平面図である。
【図33】一実施形態によるディスプレイ装置の製造方法において、トランジスタアレイを形成する方法について説明するための平面図である。
【図34】一実施形態によるディスプレイ装置の製造方法において、トランジスタアレイを形成する方法について説明するための平面図である。
【図35】一実施形態によるディスプレイ装置の製造方法において、トランジスタアレイを形成する方法について説明するための平面図である。
【図36】他の実施形態によるディスプレイ装置の製造方法において、トランジスタアレイを形成する方法について説明するための平面図である。
【図37】他の実施形態によるディスプレイ装置の製造方法において、トランジスタアレイを形成する方法について説明するための平面図である。
【図38】一実施形態によるディスプレイ装置の製造方法において、カラー制御部材を形成する方法について説明するための断面図である。
【図39】一実施形態によるディスプレイ装置の製造方法において、カラー制御部材を形成する方法について説明するための断面図である。
【図40】一実施形態によるディスプレイ装置の製造方法において、カラー制御部材を形成する方法について説明するための断面図である。
【図41】一実施形態によるディスプレイ装置の製造方法において、カラー制御部材を形成する方法について説明するための断面図である。
【発明を実施するための形態】
【0021】
以下、一実施形態によるディスプレイ装置について、添付された図面を参照し、詳細に説明する。添付された図面に図示された層や領域の幅及び厚みは、明細書の明確性、及び説明の便宜性のために、若干誇張されてもいる。詳細な説明全体にわたって、同一参照番号は、同一構成要素を示す。
【0022】
【0023】
図１及び図２を参照すれば、基板ＳＵＢ１０上に、複数の発光要素ＬＥ１０を含む発光要素アレイＬＡ１０、及び複数の発光要素ＬＥ１０と電気的に連結された複数のトランジスタＴＲ１０を含むトランジスタアレイＴＡ１０が具備されてもよい。また、複数の発光要素ＬＥ１０で発せられた光のカラーを調節するためのカラー制御部材ＣＬ１０がさらに具備されてもよい。カラー制御部材ＣＬ１０は、全体的に平坦な層構造（実質的に平坦な層構造）を有する。発光要素アレイＬＡ１０、トランジスタアレイＴＡ１０及びカラー制御部材ＣＬ１０は、１枚の基板ＳＵＢ１０上にモノリシック（ｍｏｎｏｌｉｔｈｉｃ）に具備されてもよい。言い換えれば、発光要素アレイＬＡ１０、トランジスタアレイＴＡ１０及びカラー制御部材ＣＬ１０は、他の基板から基板ＳＵＢ１０に転写（ｔｒａｎｓｆｅｒ）されることなしに、１枚の基板ＳＵＢ１０上にモノリシックに形成されたものでもある。
【0024】
基板ＳＵＢ１０に対してトランジスタアレイＴＡ１０は、発光要素アレイＬＡ１０より高位置にも配置される。言い換えれば、発光要素アレイＬＡ１０は、トランジスタアレイＴＡ１０より基板ＳＵＢ１０にさらに近く配置され、トランジスタアレイＴＡ１０は、発光要素アレイＬＡ１０よりカラー制御部材ＣＬ１０にさらに近くにも配置される。該ディスプレイ装置は、発光要素アレイＬＡ１０を含む第１層構造体（ｆｉｒｓｔ ｌａｙｅｒｅｄ ｓｔｒｕｃｔｕｒｅ）、及びトランジスタアレイＴＡ１０を含む第２層構造体（ｓｅｃｏｎｄ ｌａｙｅｒｅｄ ｓｔｒｕｃｔｕｒｅ）を具備することができ、該第２層構造体は、第１層構造体とカラー制御部材ＣＬ１０との間にも配置される。
【0025】
複数のトランジスタＴＲ１０それぞれは、それに対応する発光要素ＬＥ１０とオーバーラップ（ｏｖｅｒｌａｐ）しないように、基板ＳＵＢ１０に平行な方向に離隔されても配置される。従って、発光要素ＬＥ１０で発せられた光がトランジスタＴＲ１０によって妨害されず、カラー制御部材ＣＬ１０にも照射される。しかし、トランジスタＴＲ１０の少なくとも一部が透明である場合、発光要素ＬＥ１０は、それに対応するトランジスタＴＲ１０と、少なくとも部分的にオーバーラップする。
【0026】
複数の発光要素ＬＥ１０は、無機物基盤のＬＥＤ（ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｅｖｉｃｅ）でもある。言い換えれば、複数の発光要素ＬＥ１０それぞれは、無機物基盤の発光物質（半導体発光物質）を含んでもよい。例えば、該無機物基盤の発光物質は、ＩＩＩ－Ｖ族系の半導体を含んでもよい。該ＩＩＩ－Ｖ族系の半導体は、ＧａＮ系の半導体を含んでもよい。しかし、発光要素ＬＥ１０の発光物質は、前述のところに限定されるものではなく、多様にも変化される。
【0027】
複数のトランジスタＴＲ１０は、薄膜トランジスタ（ＴＦＴ：ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ）でもある。従って、トランジスタアレイＴＡ１０は、ＴＦＴ基盤の駆動部であると言うことができる。複数のトランジスタＴＲ１０のチャネル層は、多結晶シリコン（ｐｏｌｙ－Ｓｉ）または非晶質シリコン（ａ－Ｓｉ）を含んでもよい。または、該チャネル層は、酸化物半導体（ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、窒化物半導体（ｎｉｔｒｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）及び酸窒化物半導体（ｏｘｙｎｉｔｒｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）のうち少なくとも一つを含んでもよい。例えば、該チャネル層は、ＺｎＯ系半導体、ＳｎＯ系半導体、ＩｎＯ系半導体、ＺｎＯＮ系半導体、ＺｎＯＮＦ系半導体、ＺｎＮ系半導体及びＺｎＮＦ系半導体のうち少なくとも一つを含んでもよい。その場合、該チャネル層は、追加元素Ｘをさらに含んでもよい。該追加元素Ｘは、Ｉ族元素、ＩＩ族元素、ＩＩＩ族元素、ＩＶ族元素、Ｖ族元素、遷移金属元素及びランタン（Ｌｎ）系元素のうち少なくとも一つを含んでもよい。具体的な例として、該追加元素Ｘは、Ｌｉ、Ｋ、Ｍｇ、Ｃａ、Ｓｒ、Ｂａ、Ｇａ、Ａｌ、Ｉｎ、Ｂ、Ｓｉ、Ｓｎ、Ｇｅ、Ｓｂ、Ｙ、Ｔｉ、Ｚｒ、Ｖ、Ｎｂ、Ｔａ、Ｓｃ、Ｈｆ、Ｍｏ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｃｕ、Ｗ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ及びＬｕのうち少なくとも一つを含んでもよい。または、該追加元素Ｘは、ＶＩ族元素及びＶＩＩ族元素のうち少なくとも一つを含んでもよい。具体的な例として、該追加元素Ｘは、Ｆ、Ｃｌ、Ｂｒ、Ｉ、Ｓ及びＳｅのうち少なくとも一つを含んでもよい。該ＺｎＯ系半導体は、例えば、ＧａＩｎＺｎＯ及びＨｆＩｎＺｎＯなどを含んでもよい。しかし、前述のチャネル層物質は、例示的なものであり、多様にも変化される。例えば、該チャネル層物質として、ＩＩＩ－Ｖ族系の半導体（例えば、ＧａＮなど）を使用したり、単結晶シリコンを使用したりすることもできる。また、該チャネル層物質として、有機半導体を使用することもできる。
【0028】
カラー制御部材ＣＬ１０は、量子点（ＱＤ：ｑｕａｎｔｕｍ ｄｏｔｓ）に基づいた色変換器（ｃｏｌｏｒ ｃｏｎｖｅｒｔｅｒ）またはカラーフィルタ（ｃｏｌｏｒ ｆｉｌｔｅｒ）を含んでもよい。該色変換器は、通過する光の色（波長）を変化させる役割が行うことができ、該カラーフィルタは、所定波長帯域を有する光を選択的に通過させる役割を行うことができる。該色変換器は、フォトレジスト（ＰＲ：ｐｈｏｔｏｒｅｓｉｓｔ）物質、所定の量子点及び光散乱剤を混合して構成することができる。該カラーフィルタも、複数の量子点で構成された量子点層を含んでもよい。該色変換器や該カラーフィルタに含まれた量子点は、コア部と殻部とを有するコア・シェル（ｃｏｒｅ－ｓｈｅｌｌ）構造を有するか、あるいはシェル（殻部）がない粒子構造を有することができる。コア・シェル構造は、シングル・シェル（ｓｉｎｇｌｅ－ｓｈｅｌｌ）またはマルチ・シェル（ｍｕｌｔｉ－ｓｈｅｌｌ）を有することができる。該マルチ・シェルは、例えば、ダブル・シェル（ｄｏｕｂｌｅ－ｓｈｅｌｌ）でもある。該量子点は、例えば、ＩＩ－ＶＩ族系半導体、ＩＩＩ－Ｖ族系半導体、ＩＶ－ＶＩ族系半導体、ＩＶ族系半導体及びグラフェン量子点のうち少なくとも一つを含んでもよい。それぞれの量子点は、数十ｎｍ以下の直径、例えば、約１０ｎｍ以下の直径を有することができる。該量子点の表面には、有機リガンド（ｏｒｇａｎｉｃ ｌｉｇａｎｄ）や無機リガンド（ｉｎｏｒｇａｎｉｃ ｌｉｇａｎｄ）が存在することができる。該色変換器や該カラーフィルタに含まれた量子点の物質、構成及び／または大きさによって、該色変換器や該カラーフィルタの特性が異なる。ここでは、カラー制御部材ＣＬ１０が量子点を含む場合について説明したが、場合によっては、カラー制御部材ＣＬ１０は、量子点を含まない他の構成を有することもできる。また、図示されていないが、カラー制御部材ＣＬ１０の上面及び下面のうち少なくとも一つに、光学フィルムまたは光学フィルタをさらに具備させることができる。
【0029】
本実施形態のディスプレイ装置は、複数の単位領域（ＳＰ１，ＳＰ２，ＳＰ３）を含んでもよい。図１においては、３つの単位領域（ＳＰ１，ＳＰ２，ＳＰ３）を図示する。複数の単位領域（ＳＰ１，ＳＰ２，ＳＰ３）のそれぞれは、サブピクセル領域に対応することができる。複数の単位領域（ＳＰ１，ＳＰ２，ＳＰ３）のそれぞれは、１グループの発光要素ＬＥ１０を含み、１グループの発光要素ＬＥ１０に電気的に連結された少なくとも１つのトランジスタＴＲ１０を含んでもよい。１グループの発光要素ＬＥ１０と、それに連結されたトランジスタＴＲ１０は、互いにオーバーラップされないように、基板ＳＵＢ１０に平行な方向に相互離隔しても配置される。複数の単位領域（ＳＰ１，ＳＰ２，ＳＰ３）のうち少なくとも２つの領域において、カラー制御部材ＣＬ１０は、互いに異なる構成を有する。そのために、カラー制御部材ＣＬ１０は、互いに異なる複数のカラー制御領域を含んでもよい。カラー制御部材ＣＬ１０は、パターン化された層構造を有する。
【0030】
図１及び図２において、発光要素アレイＬＡ１０とカラー制御部材ＣＬ１０とを合わせて１つの「ＲＧＢ発光部」であると言うことができる。また、複数のトランジスタＴＲ１０は、トランジスタ基盤の「駆動部」を構成すると言うことができる。複数の発光要素ＬＥ１０、複数のトランジスタＴＲ１０及びカラー制御部材ＣＬ１０の具体的な構成、及びそれら間の連結関係は、図３Ａないし図１２を参照してさらに詳細に説明する。
【0031】
【0032】
図３Ａを参照すれば、基板ＳＵＢ１０－１上に、半導体層ＳＬ１０が具備されてもよい。基板ＳＵＢ１０－１は、一般的な半導体素子工程で使用される多様な基板のうちのいずれか１枚でもある。例えば、基板ＳＵＢ１０－１は、サファイア（Ａｌ２Ｏ３）のような絶縁体を含んでもよい。しかし、基板ＳＵＢ１０－１は、サファイア（Ａｌ２Ｏ３）以外に、他の物質からも構成される。半導体層ＳＬ１０は、例えば、ｎ型半導体層でもあるが、場合によっては、ｐ型半導体層でもある。半導体層ＳＬ１０は、単層構造または多層構造を有することができる。半導体層ＳＬ１０は、ＩＩＩ－Ｖ族系のｎ型半導体、例えば、ｎ－ＧａＮを含んでもよい。
【0033】
半導体層ＳＬ１０上に、は少なくとも１つの開口を有するマスク層ＭＬ１０が具備されてもよい。マスク層ＭＬ１０の開口によって露出された半導体層ＳＬ１０領域から、少なくとも１つの発光要素ＬＥ１０ａが形成されてもよい。１つの単位領域内に、複数の発光要素ＬＥ１０ａが具備され、それは、第１発光要素グループであると言うことができる。それぞれの発光要素ＬＥ１０ａは、上端の拡大図面に図示されているように、第１導電型半導体ＳＣ１、第２導電型半導体ＳＣ２、及びそれらの間の活性層ＡＬ１を含んでもよい。
【0034】
複数の発光要素ＬＥ１０ａは、基板ＳＵＢ１０－１に垂直な構造を有する垂直型の発光構造体でもある。該垂直型の発光構造体は、例えば、ナノワイヤ（ｎａｎｏｗｉｒｅ）形状を有する。垂直型の発光構造体である発光要素ＬＥ１０ａは、ナノピラ（ｎａｎｏｐｉｌｌａｒ）形状の第１導電型半導体ＳＣ１と、その周囲を覆い包む活性層ＡＬ１及び第２導電型半導体ＳＣ２と、を含んでもよい。第１導電型半導体ＳＣ１は、半導体層ＳＬ１０と連結されたコア部であり、活性層ＡＬ１及び第２導電型半導体ＳＣ２は、殻部であると言うことができる。従って、該垂直型の発光構造体は、コア・シェル構造を有すると言うことができる。
【0035】
第１導電型半導体ＳＣ１は、ｎ型であり、第２導電型半導体ＳＣ２は、ｐ型であるか、あるいはその反対でもある。活性層ＡＬ１は、電子と正孔とが結合しながら光を放出する発光層を含んでもよい。第１導電型半導体ＳＣ１、活性層ＡＬ１及び第２導電型半導体ＳＣ２は、多様な変形構造を有することができる。例えば、第１導電型半導体ＳＣ１及び第２導電型半導体ＳＣ２は、多層構造を有することができる。活性層ＡＬ１は、量子ウェル層と障壁層とが１回以上相互に積層された構造を有する。このとき、該量子ウェル層は、単一量子ウェル（ＳＱＷ：ｓｉｎｇｌｅ ｑｕａｎｔｕｍ ｗｅｌｌ）構造または多重量子ウェル（ＭＱＷ：ｍｕｌｔｉ－ｑｕａｎｔｕｍ ｗｅｌｌ）構造を有することができる。第１導電型半導体ＳＣ１、活性層ＡＬ１及び第２導電型半導体ＳＣ２のうち少なくとも一つは、ＩＩＩ－Ｖ族系の半導体を含んでもよい。一例として、第１導電型半導体ＳＣ１は、ｎ－ＧａＮ基盤の物質を含み、第２導電型半導体ＳＣ２は、ｐ－ＧａＮ基盤の物質を含み、活性層ＡＬ１は、ＧａＮ基盤のＭＱＷ構造を有することができる。また、図示されていないが、発光要素ＬＥ１０ａは、超格子構造層（ｓｕｐｅｒｌａｔｔｉｃｅ ｓｔｒｕｃｔｕｒｅ ｌａｙｅｒ）をさらに含んでもよい。また、活性層ＡＬ１及び第２導電型半導体ＳＣ２のうち少なくとも一つは、それぞれの発光要素ＬＥ１０ａ単位でパターニングされず、複数の発光要素ＬＥ１０ａ領域をカバーするように連続した層構造を有することができる。その場合、複数の発光要素ＬＥ１０ａが電気的に互いに絶縁されず、連結された構造を有すると言うことができる。
【0036】
複数の発光要素ＬＥ１０ａの第１領域とコンタクトされた第１電極Ｅ１０が、マスク層ＭＬ１０上に具備されてもよい。第１電極Ｅ１０は、発光要素ＬＥ１０ａの第２導電型半導体ＳＣ２ともコンタクトされる。例えば、第１電極Ｅ１０は、ｐ型電極でもある。また、第１電極Ｅ１０は、一種のアノードでもあり、透明な導電性物質からも形成される。
【0037】
マスク層ＭＬ１０上に、複数の発光要素ＬＥ１０ａを覆うか、あるいはその周囲領域を埋め込む第１絶縁層ＮＬ１０が具備されてもよい。第１絶縁層ＮＬ１０は、透明な物質から形成され、複数の発光要素ＬＥ１０ａ及び第１電極Ｅ１０をほとんど、または少なくとも部分的にカバーすることができる。第１絶縁層ＮＬ１０は、発光要素ＬＥ１０ａのような高さ、または類似した高さを有する。発光要素ＬＥ１０ａの上部一部は、第１絶縁層ＮＬ１０上に若干突出する。しかし、それは、例示的なものであり、場合によっては、突出しない。
【0038】
第１絶縁層ＮＬ１０上に、第１トランジスタＴＲ１０ａが具備されてもよい。第１トランジスタＴＲ１０ａは、第１チャネル層Ｃ１、第１ソース電極Ｓ１、第１ドレイン電極Ｄ１、第１ゲート電極Ｇ１及びゲート絶縁層ＧＩ１を含んでもよい。第１絶縁層ＮＬ１０上に、第１チャネル層Ｃ１が具備され、第１チャネル層Ｃ１を覆うゲート絶縁層ＧＩ１が具備されてもよい。ゲート絶縁層ＧＩ１上に、第１チャネル層Ｃ１に対応する第１ゲート電極Ｇ１が具備されてもよい。第１ゲート電極Ｇ１両側に、第１チャネル層Ｃ１と電気的に連結された第１ソース電極Ｓ１及び第１ドレイン電極Ｄ１が具備されてもよい。ゲート絶縁層ＧＩ１上に、第１ゲート電極Ｇ１を覆う中間絶縁層（層間絶縁層）ＮＬ１５が具備され、中間絶縁層ＮＬ１５上に、第１チャネル層Ｃ１と電気的に連結された第１ソース電極Ｓ１及び第１ドレイン電極Ｄ１が具備されてもよい。
【0039】
第１トランジスタＴＲ１０ａは、複数の発光要素ＬＥ１０ａと電気的に連結される。第１トランジスタＴＲ１０ａは、第１絶縁層ＮＬ１０内に具備された第１導電プラグＣＰ１０を介して、第１電極Ｅ１０とも連結される。第１導電プラグＣＰ１０は、中間絶縁層ＮＬ１５、ゲート絶縁層ＧＩ１及び第１絶縁層ＮＬ１０を貫通するようにも形成される。言い換えれば、中間絶縁層ＮＬ１５、ゲート絶縁層ＧＩ１及び第１絶縁層ＮＬ１０を貫通して第１電極Ｅ１０を露出させる第１ホールＨ１が形成され、第１ホールＨ１内に、第１導電プラグＣＰ１０が具備されてもよい。第１導電プラグＣＰ１０は、第１ホールＨ１を、少なくとも部分的に充填することができる。第１導電プラグＣＰ１０は、第１ホールＨ１をほとんど充填するか、あるいは完全に充填することができる。
【0040】
基板ＳＵＢ１０－１上に、第１トランジスタＴＲ１０ａと、複数の発光要素ＬＥ１０ａと、を覆う透明な第２絶縁層ＮＬ２０が具備されてもよい。第２絶縁層ＮＬ２０の上面は、平坦な面であるか、あるいは実質的に平坦な面でもある。例えば、第２絶縁層ＮＬ２０の上面は、ＣＭＰ（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）工程によって平坦化された面でもある。第２絶縁層ＮＬ２０上に、複数の発光要素ＬＥ１０ａの第２領域と電気的に連結された第２電極Ｅ２０が具備されてもよい。第２電極Ｅ２０は、複数の発光要素ＬＥ１０ａの第１導電型半導体ＳＣ１と電気的に連結される。例えば、第２電極Ｅ２０は、ｎ型電極でもある。また、第２電極Ｅ２０は、共通カソード（ｃｏｍｍｏｎ ｃａｔｈｏｄｅ）であると言うことができる。第２電極Ｅ２０は、透明な導電性物質から形成され、接地されるか、あるいは接地電極にも連結される。
【0041】
第２電極Ｅ２０は、第１絶縁層ＮＬ１０及び第２絶縁層ＮＬ２０を貫通するように形成された第２導電プラグＣＰ２０を介して、複数の発光要素ＬＥ１０ａとも連結される。第２絶縁層ＮＬ２０、中間絶縁層ＮＬ１５、ゲート絶縁層ＧＩ１、第１絶縁層ＮＬ１０及びマスク層ＭＬ１０を貫通して半導体層ＳＬ１０を露出させる第２ホールＨ２が形成され、第２ホールＨ２内に、第２導電プラグＣＰ２０が具備されてもよい。第２導電プラグＣＰ２０は、第２ホールＨ２を、部分的にまたは完全に充填することができる。第２導電プラグＣＰ２０は、半導体層ＳＬ１０を介して、複数の発光要素ＬＥ１０ａの第１導電型半導体ＳＣ１と電気的に連結される。
【0042】
【0043】
図３Ｂを参照すれば、基板ＳＵＢ１０－１上に、所定方向、例えば、Ｘ軸方向に延長されたスキャンライン（ｓｃａｎ ｌｉｎｅ）ＳＬ１が具備されてもよい。スキャンラインＳＬ１と交差する方向、例えば、Ｙ軸方向に延長されたデータライン（ｄａｔａ ｌｉｎｅ）ＤＬ１、及び導電層である電源ライン（ｖｏｌｔａｇｅ ｓｏｕｒｃｅ ｌｉｎｅ）ＶＬ１が具備されてもよい。データラインＤＬ１と第２方向（図示Ｘ軸方向）に延びる電源ラインＶＬ１は、Ｘ軸方向に相互離隔しても配置される。データラインＤＬ１と電源ラインＶＬ１との間に、第１グループの発光要素ＬＥ１０ａが具備されてもよい。
【0044】
電源ラインＶＬ１と、複数の発光要素ＬＥ１０ａとの間に連結された第１トランジスタＴＲ１０ａが具備されてもよい。スキャンラインＳＬ１とデータラインＤＬ１との交差部、あるいはその近傍に、第２トランジスタＴＲ１０ｂが具備されてもよい。また、電源ラインＶＬ１と、第１トランジスタＴＲ１０ａ及び第２トランジスタＴＲ１０ｂとの間に連結されたキャパシタＣＴ１０がさらに具備されてもよい。
【0045】
第１トランジスタＴＲ１０ａは、第１チャネル層Ｃ１、第１ゲート電極Ｇ１、第１ソース電極Ｓ１及び第１ドレイン電極Ｄ１を含んでもよい。ここで、第１ソース電極Ｓ１は、電源ラインＶＬ１から、それと垂直な方向に突出した部分でもある。第１ドレイン電極Ｄ１は、第１ソース電極Ｓ１と離隔して配置され、それらの間に、第１方向（図示Ｙ軸方向）に延びる第１ゲート電極Ｇ１が配置される。第１トランジスタＴＲ１０ａは、駆動（ｄｒｉｖｉｎｇ）トランジスタでもある。
【0046】
第２トランジスタＴＲ１０ｂは、第２チャネル層Ｃ２、第２ゲート電極Ｇ２、第２ソース電極Ｓ２及び第２ドレイン電極Ｄ２を含んでもよい。第２ゲート電極Ｇ２は、スキャンラインＳＬ１から、それと垂直な方向に突出した部分でもある。第２ソース電極Ｓ２は、データラインＤＬ１から、それと垂直な方向に突出した部分でもある。第２ドレイン電極Ｄ２は、第２ソース電極Ｓ２と離隔して配置され、それらの間に、第２ゲート電極Ｇ２が配置される。第２トランジスタＴＲ１０ｂは、スイッチング（ｓｗｉｔｃｈｉｎｇ）トランジスタでもある。
【0047】
キャパシタＣＴ１０は、第１導電体ＣＤ１及び第２導電体ＣＤ２を含み、それらの間に、絶縁層（誘電層）が具備されてもよい。第１導電体ＣＤ１は、第１ゲート電極Ｇ１及び第２ゲート電極Ｇ２と同一レベルに具備された層でもあり、第２ドレイン電極Ｄ２と電気的に連結される。また、第１導電体ＣＤ１は、第１ゲート電極Ｇ１とも連結される。第１導電体ＣＤ１と第１ゲート電極Ｇ１は、１つの折り曲げられた構造（例えば、┓形構造）を形成することができる。第２導電体ＣＤ２は、電源ラインＶＬ１から、それと垂直な方向に突出した部分でもあり、第１導電体ＣＤ１上方へも延長される。
【0048】
第１チャネル層Ｃ１及び第２チャネル層Ｃ２は、多結晶シリコンまたは非晶質シリコンを含むか、あるいは酸化物半導体、窒化物半導体及び酸窒化物半導体のうち少なくとも一つを含んでもよい。しかし、前述のチャネル層物質は、例示的なものであり、他の物質を使用することもできる。例えば、第１チャネル層Ｃ１及び第２チャネル層Ｃ２は、ＩＩＩ－Ｖ族系の半導体（例えば、ＧａＮなど）を含むか、単結晶シリコンを含むか、あるいは有機半導体を含んでもよい。
【0049】
第１電極Ｅ１０は、第１導電プラグＣＰ１０を介して、第１ドレイン電極Ｄ１にも連結される。第２電極Ｅ２０は、第２導電プラグＣＰ２０を介して、半導体層ＳＬ１０（図３Ａ）にも連結される。第１電極Ｅ１０は、複数の発光要素ＬＥ１０ａの第１領域に電気的に連結され、第２電極Ｅ２０は、複数の発光要素ＬＥ１０ａの第２領域に電気的に連結されると言うことができる。一方、参照番号ｃ１１，ｃ１２は、第１チャネル層Ｃ１と、第１ソース電極Ｓ１及び第１ドレイン電極Ｄ１とを連結するコンタクト部を示し、参照番号ｃ１３，ｃ１４は、第２チャネル層Ｃ２と、第２ソース電極Ｓ２及び第２ドレイン電極Ｄ２とを連結するコンタクト部を示し、参照番号ｃ１５は、第１導電体ＣＤ１と第２ドレイン電極Ｄ２とを連結するコンタクト部を示す。
【0050】
第１トランジスタＴＲ１０ａは、ｎ型トランジスタ（例えば、ＮＭＯＳ ｔｒａｎｓｉｓｔｏｒ）であるか、あるいはｐ型トランジスタ（例えば、ＰＭＯＳ ｔｒａｎｓｉｓｔｏｒ）でもあり、その種類によって、第１ソース電極Ｓ１及び第１ドレイン電極Ｄ１の役割は、入れ替わる。それと類似して、第２トランジスタＴＲ１０ｂは、ｎ型トランジスタであるか、あるいはｐ型トランジスタでもあり、その種類によって、第２ソース電極Ｓ２及び第２ドレイン電極Ｄ２の役割は、入れ替わる。
【0051】
【0052】
図４Ａ及び図４Ｂを参照すれば、本実施形態では、第２電極Ｅ２２が、基板ＳＵＢ１０－２の下面（背面）に具備されてもよい。ここで、基板ＳＵＢ１０－２は、半導体基板であるか、あるいは導電性基板でもある。その場合、第２電極Ｅ２２を基板ＳＵＢ１０－２の下面に具備させても、第２電極Ｅ２２は、基板ＳＵＢ１０－２と半導体層ＳＬ１０とを介して、複数の発光要素ＬＥ１０ａに電気的に連結される。第２電極Ｅ２２は、透明な電極であってもよく、不透明な電極であってもよい。
【0053】
本実施形態の基板ＳＵＢ１０－２は、例えば、Ｓｉ基板でもある。Ｓｉ基板は、Ｓｉ（１１１）基板でもあり、必要によっては、所定の導電性不純物でもドーピングされる。しかし、基板ＳＵＢ１０－２の種類／物質は、前述のところに限定されるものではなく、多様にも変化される。図３Ａの基板ＳＵＢ１０－１、または図４Ａの基板ＳＵＢ１０－２として、サファイア（Ａｌ２Ｏ３）基板、Ｓｉ基板、ＳｉＣ基板、非晶質ＡｌＮ基板、Ｓｉ－Ａｌ基板など多様な基板を使用することができる。図４Ａ及び図４Ｂのように、第２電極Ｅ２２を基板ＳＵＢ１０－２の下面に具備させる場合、その大きさを小さくすることができる。また、第２導電プラグＣＰ２０（図３Ａ、図３Ｂ）を形成する必要がないために、工程が単純化される。場合によっては、第２電極Ｅ２２を別途に形成せず、基板ＳＵＢ１０－２自体を電極（第２電極）として使用することもできる。
【0054】
図４Ａ及び図４Ｂにおいて、第２電極Ｅ２２の位置／大きさ、及び第２導電プラグＣＰ２０（図３Ａ、図３Ｂ）が形成されていない点を除いた残り構成は、図３Ａ及び図３Ｂを参照して説明したところと同一であるか、あるいは類似している。
【0055】
図３Ｂ及び図４Ｂにおいては、１つの単位領域において、１グループの発光要素ＬＥ１０ａが占める領域の面積は、２つのトランジスタＴＲ１０ａ，ＴＲ１０ｂと、１つのキャパシタＣＴ１０とが占める領域の面積より相対的に狭く図示されているものの、実際の素子において、該領域の相対的な比率は、異なりもする。１つの単位領域（サブピクセル）において、１グループの発光要素ＬＥ１０ａとコンタクトされた第１電極Ｅ１０の面積は、単位領域の約４０％以上または約５０％以上を占めることができる。実際の素子において、トランジスタＴＲ１０ａ，ＴＲ１０ｂとキャパシタＣＴ１０は、図３Ｂ及び図４Ｂに図示されたところよりも小サイズに形成される。１つの単位領域に含まれた発光要素ＬＥ１０ａの個数は、約４個ほどであるか、あるいはそれ以上でもある。
【0056】
図３Ａ及び図４Ａにおいては、第１電極Ｅ１０が、複数の発光要素ＬＥ１０ａを全体的にカバーしている場合を図示して説明したが、複数の発光要素ＬＥ１０ａの一部、例えば、上部の終端部分は、第１電極Ｅ１０によってカバーされないこともある。その一例が、図５に図示されている。
【0057】
図５を参照すれば、複数の発光要素ＬＥ１０ａ上部の終端部分は、第１電極Ｅ１１によってカバーされない。複数の発光要素ＬＥ１０ａを全体的に覆う電極物質層を形成した後、その一部を除去することにより、第１電極Ｅ１１を得ることができる。複数の発光要素ＬＥ１０ａの上部領域が、第１電極Ｅ１１によってカバーされない場合、複数の発光要素ＬＥ１０ａから上方へ放出される光の発光効率が改善される。第１電極Ｅ１１の形態を除いた残り構成は、図３Ａまたは図４Ａを参照して説明したところと同一である。
【0058】
図３Ｂ及び図４Ｂは、ディスプレイ装置の単位領域が、２Ｔ（ｔｒａｎｓｉｓｔｏｒ）－１Ｃ（ｃａｐａｃｉｔｏｒ）構成を有する場合を例示的に示す。その場合、一実施形態によるディスプレイ装置の単位領域の回路構成は、図６に図示されている通りである。
【0059】
図６は、一実施形態によるディスプレイ装置の単位領域の回路構成を示す回路図である。
【0060】
図６を参照すれば、スキャンラインＳＬ１１が具備され、スキャンラインＳＬ１１と交差するデータラインＤＬ１１及び電源ラインＶＬ１１が具備されてもよい。電源ラインＶＬ１１と、第１グループの発光要素Ｌ１１との間に連結された第１トランジスタＴ１１が具備されてもよい。スキャンラインＳＬ１１とデータラインＤＬ１１との交差部に具備された第２トランジスタＴ２１が具備されてもよい。電源ラインＶＬ１１と、第１トランジスタＴ１１及び第２トランジスタＴ２１との間に連結されたキャパシタＣ１１が具備されてもよい。スキャンラインＳＬ１１、データラインＤＬ１１、電源ラインＶＬ１１、発光要素Ｌ１１、第１トランジスタＴ１１、第２トランジスタＴ２１及びキャパシタＣ１１は、それぞれ図３ＢのスキャンラインＳＬ１、データラインＤＬ１、電源ラインＶＬ１、発光要素ＬＥ１０ａ、第１トランジスタＴＲ１０ａ、第２トランジスタＴＲ１０ｂ及びキャパシタＣＴ１０に対応する。
【0061】
他の実施形態によれば、ディスプレイ装置の単位領域は、３個以上のトランジスタと、１個以上のキャパシタとが組み合わされた構成を有することができる。例えば、図７に図示されているように、ディスプレイ装置の単位領域は、４Ｔ（ｔｒａｎｓｉｓｔｏｒ）－２Ｃ（ｃａｐａｃｉｔｏｒ）構成を有することができる。
【0062】
図７は、他の実施形態によるディスプレイ装置の単位領域の回路構成を示す回路図である。
【0063】
図７を参照すれば、スキャンラインＳＬ１２が具備され、スキャンラインＳＬ１２と交差するデータラインＤＬ１２及び電源ラインＶＬ１２が具備されてもよい。電源ラインＶＬ１２と、第１グループの発光要素Ｌ１２との間に連結された第１トランジスタＴ１２が具備されてもよい。スキャンラインＳＬ１２とデータラインＤＬ１２との交差部に具備された第２トランジスタＴ２２が具備されてもよい。第２トランジスタＴ２２と電源ラインＶＬ１２との間に連結された第３トランジスタＴ３２が具備されてもよい。電源ラインＶＬ１２と第３トランジスタＴ３２との間に連結された第１キャパシタＣ１２が具備されてもよい。第１キャパシタＣ１２と第３トランジスタＴ３２との間に連結された第４トランジスタＴ４２が具備されてもよい。第２トランジスタＴ２２と第３トランジスタＴ３２との間に連結された第２キャパシタＣ２２が具備されてもよい。第４トランジスタＴ４２のゲートに連結された第１追加配線ＬＮ１２がさらに具備され、第１トランジスタＴ１２のゲートに連結された第２追加配線ＬＮ２２がさらに具備されてもよい。
【0064】
図６及び図７を参照して説明した単位領域の回路構成は、例示的なものであり、多様にも変化される。場合によっては、ディスプレイ装置の単位領域は、４個以上のトランジスタ及び／または２個以上のキャパシタを含んでもよい。
【0065】
図８は、一実施形態によるディスプレイ装置に適用される発光要素を示す断面図である。
【0066】
図８を参照すれば、発光要素ＬＥ１１は、垂直型の発光構造体でもあり、該垂直型の発光構造体は、コア・シェル構造及びナノワイヤ形状を有する。垂直型の発光構造体である発光要素ＬＥ１１は、ナノピラ形状の第１導電型半導体ＳＣ１１と、その周囲を覆い包む活性層ＡＬ１１及び第２導電型半導体ＳＣ２１と、を含んでもよい。第１導電型半導体ＳＣ１１は、コア部であり、活性層ＡＬ１１及び第２導電型半導体ＳＣ２１は、殻部であると言うことができる。第１導電型半導体ＳＣ１１、活性層ＡＬ１１及び第２導電型半導体ＳＣ２１の物質／構成は、図３Ａを参照して説明したところと同一であるか、あるいは類似している。一例として、第１導電型半導体ＳＣ１１は、ｎ－ＧａＮ基盤の物質を含み、第２導電型半導体ＳＣ２１は、ｐ－ＧａＮ基盤の物質を含み、活性層ＡＬ１１は、ＧａＮ基盤のＭＱＷ構造を有する。
【0067】
第１導電型半導体ＳＣ１１の側面（垂直面）は、（１０－１０）のｍ－ｐｌａｎｅでもある。第１導電型半導体ＳＣ１１の上部傾斜面は、（１０－１１）のｓ－ｐｌａｎｅ、または（１０－１２）のｒ－ｐｌａｎｅでもある。このような結晶面を有する第１導電型半導体ＳＣ１１の表面に、ＭＱＷ構造を有する活性層ＡＬ１１を形成することが発光特性改善に有利である。（１０－１０）のｍ－ｐｌａｎｅ、（１０－１１）のｓ－ｐｌａｎｅ、（１０－１２）のｒ－ｐｌａｎｅ及び（０００１）のｃ－ｐｌａｎｅ以外に、他の結晶面に形成されたＭＱＷ構造としては、インジウム組成が変化し、ピークスペクトル（ｐｅａｋ ｓｐｅｃｔｒｕｍ）の半値幅が大きくなり、色純度が低下するという問題が発生する。本実施形態の発光要素ＬＥ１１を使用すれば、かような問題を抑制または防止することができる。本実施形態の発光要素ＬＥ１１は、非極性（ｎｏｎ－ｐｏｌａｒ）コア・シェル構造を有すると言うことができる。
【0068】
図９は、他の実施形態によるディスプレイ装置に適用される発光要素を示す断面図である。
【0069】
図９を参照すれば、発光要素ＬＥ１２は、垂直型の発光構造体でもあり、該垂直型の発光構造体は、コア・シェル構造を有する。該垂直型の発光構造体は、ナノワイヤ構造とナノピラミッド（ｎａｎｏｐｙｒａｍｉｄ）構造が結合された形状を有することができる。例えば、第１導電型半導体ＳＣ１２は、基板に垂直な第１部分Ｐ１、及び第１部分Ｐ１上に具備された第２部分Ｐ２を含んでもよい。ここで、第１部分Ｐ１は、第１幅を有することができ、第２部分Ｐ２は、前記第１幅より広い第２幅を有する。第１部分Ｐ１は、ナノワイヤ形状を有することができ、第２部分Ｐ２は、ナノピラミッド形状、またはそれと類似した形状を有することができる。第１部分Ｐ１は、約６００ｎｍ以下、例えば、約１００ｎｍ～５００ｎｍほどの幅を有することができ、約１μｍ以上の高さ（長さ）を有することができる。第２部分Ｐ２の表面（傾斜面）は、（１０－１１）のｓ－ｐｌａｎｅでもある。
【0070】
発光要素ＬＥ１２は、第１導電型半導体ＳＣ１２の第２部分Ｐ２を覆い包む活性層ＡＬ１２、及び活性層ＡＬ１２を覆い包む第２導電型半導体ＳＣ２２を含んでもよい。第１導電型半導体ＳＣ１２の第２部分Ｐ２は、コア部でもあり、活性層ＡＬ１２及び第２導電型半導体ＳＣ２２は、殻部でもある。第１導電型半導体ＳＣ１２、活性層ＡＬ１２及び第２導電型半導体ＳＣ２２のうち少なくとも一つは、ＩＩＩ－Ｖ族系の半導体を含んでもよい。一例として、第１導電型半導体ＳＣ１２は、ｎ－ＧａＮ基盤の物質を含み、第２導電型半導体ＳＣ２２は、ｐ－ＧａＮ基盤の物質を含み、活性層ＡＬ１２は、ＧａＮ基盤のＭＱＷ構造を有することができる。
【0071】
本実施形態のように、狭い幅を有するナノワイヤ部を形成し（成長させ）、その上にナノピラミッド部を形成すれば（成長させれば）、ナノピラミッド部は、結晶学的で非常に優秀な特性を有することができる。幅が狭い第１部分Ｐ１が成長しながら、線欠陥（ｄｉｓｌｏｃａｔｉｏｎ）など多様な欠陥が除去または抑制され、結果として、第２部分Ｐ２は、欠陥がないか、あるいはほとんどない優秀な結晶特性を有することができる。従って、第２部分Ｐ２上に形成される活性層ＡＬ１２及び第２導電型半導体ＳＣ２２も、優秀な結晶特性を有することができる。さらに、第２部分Ｐ２が、その表面に、（１０－１１）のｓ－ｐｌａｎｅを有する場合、発光特性改善にさらに有利である。本実施形態の発光要素ＬＥ１２は、半極性（ｓｅｍｉ－ｐｏｌａｒ）コア・シェル構造を有すると言うことができる。
【0072】
【0073】
図１０は、他の実施形態によるディスプレイ装置に適用される発光要素を示す断面図である。
【0074】
図１０を参照すれば、発光要素ＬＥ１３は、メサ型（ｍｅｓａ－ｔｙｐｅ）発光構造体を含んでもよい。メサ型発光構造体は、第１導電型半導体ＳＣ１３、活性層ＡＬ１３及び第２導電型半導体ＳＣ２３を含んでもよい。第１導電型半導体ＳＣ１３、活性層ＡＬ１３及び第２導電型半導体ＳＣ２３は、基板に平行な層構造を有する。第１導電型半導体ＳＣ１３の少なくとも一部は、活性層ＡＬ１３及び第２導電型半導体ＳＣ２３より広幅を有し、横に突出した形態を有する。従って、第１導電型半導体ＳＣ１３の突出部の上面は、活性層ＡＬ１３及び第２導電型半導体ＳＣ２３によってカバーされない。第１導電型半導体ＳＣ１３、活性層ＡＬ１３及び第２導電型半導体ＳＣ２３それぞれの物質は、図３Ａを参照して説明した第１導電型半導体ＳＣ１、活性層ＡＬ１及び第２導電型半導体ＳＣ２の物質と同一であるか、あるいは類似している。
【0075】
発光要素ＬＥ１３は、メサ型発光構造体の側面を覆うパッシベーション層ＰＳ１３をさらに含んでもよい。パッシベーション層ＰＳ１３は、ｐ－ＧａＮ、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３のような半導体や絶縁体からも形成される。該メサ型発光構造体は、エッチング方式によって形成されるために、活性層ＡＬ１３の側面（エッチング面）が露出される場合、それにより、非発光表面再結合（ｎｏｎ－ｒａｄｉａｔｉｖｅ ｓｕｒｆａｃｅ ｒｅｃｏｍｂｉｎａｔｉｏｎ）問題が発生してしまう。ピクセル（サブピクセル）の大きさが約６０μｍ以下である高解像度具現のために、メサ型発光構造体の大きさが小さくなるほど、非発光表面再結合により、発光効率が急激に低下する。本実施形態においては、非発光表面再結合問題を抑制／防止するために、活性層ＡＬ１３の側面をカバーするパッシベーション層ＰＳ１３を使用することができる。
【0076】
【0077】
図１１を参照すれば、基板ＳＵＢ１０上に、複数の発光要素ＬＥ１０を含む発光要素アレイＬＡ１０、複数の発光要素ＬＥ１０と電気的に連結された複数のトランジスタＴＲ１０を含むトランジスタアレイＴＡ１０、及び複数の発光要素ＬＥ１０で発せられた光のカラーを調節するためのカラー制御部材ＣＬ１１が具備されてもよい。また、本実施形態のディスプレイ装置は、複数の単位領域（ＳＰ１，ＳＰ２，ＳＰ３）にも区画される。複数の単位領域（ＳＰ１，ＳＰ２，ＳＰ３）のそれぞれは、サブピクセルに対応する。以下では、第１単位領域（ＳＰ１）を第１サブピクセルといい、第２単位領域（ＳＰ２）を第２サブピクセルといい、第３単位領域（ＳＰ３）を第３サブピクセルという。
【0078】
本実施形態において、複数の発光要素ＬＥ１０は、いずれも青色（ｂｌｕｅ）発光要素、例えば、ｂｌｕｅ－ＬＥＤでもある。その場合、カラー制御部材ＣＬ１１は、第１サブピクセルＳＰ１ないし第３サブピクセルＳＰ３のうちのいずれか一つ、例えば、第２サブピクセルＳＰ２に対応する領域に、青緑（ｂｌｕｅ－ｔｏ－ｇｒｅｅｎ）色変換要素ＣＣ１を含んでもよい。また、カラー制御部材ＣＬ１１は、第１サブピクセルＳＰ１ないし第３サブピクセルＳＰ３のうち他の一つ、例えば、第３サブピクセルＳＰ３に対応する領域に、青赤（ｂｌｕｅ－ｔｏ－ｒｅｄ）色変換要素ＣＣ２を含んでもよい。また、カラー制御部材ＣＬ１１は、第１サブピクセルＳＰ１ないし第３サブピクセルＳＰ３のうち他の一つ、例えば、第１サブピクセルＳＰ１に対応する領域に、光散乱要素ＬＳ１をさらに含んでもよい。青緑色変換要素ＣＣ１は、フォトレジスト（ＰＲ）、第１量子点（ＱＤ）及び光散乱剤を含み、青赤色変換要素ＣＣ２は、フォトレジスト（ＰＲ）、第２量子点（ＱＤ）及び光散乱剤を含んでもよい。該光散乱要素ＬＳ１は、フォトレジスト（ＰＲ）と光散乱剤とを含んでもよい。カラー制御部材ＣＬ１１は、青緑色変換要素ＣＣ１，青赤色変換要素ＣＣ２及び光散乱要素ＬＳ１の間に、ブラックマトリックス（ｂｌａｃｋ ｍａｔｒｉｘ）パターンＢＭを含んでもよい。ブラックマトリックスパターンＢＭは、一種の隔壁のような役割を行うことができる。
【0079】
結果として、第１サブピクセルＳＰ１は、青色（Ｂ）サブピクセルでもあり、第２サブピクセルＳＰ２は、緑色（Ｇ）サブピクセルでもあり、第３サブピクセルＳＰ３は、赤色（Ｒ）サブピクセルでもある。従って、Ｒ／Ｇ／Ｂを利用して、フルカラー（ｆｕｌｌ ｃｏｌｏｒ）ディスプレイを具現することができる。
【0080】
本実施形態のディスプレイ装置は、カラー制御部材ＣＬ１１上に、青緑色変換要素ＣＣ１及び青赤色変換要素ＣＣ２を覆うＢＣＦ（ｂｌｕｅ ｃｕｔ ｆｉｌｔｅｒ）ＦＴ１１をさらに含んでもよい。ＢＣＦ ＦＴ１１は、青色波長（約４００～５００ｎｍ）は、通過させず（例えば、反射させ）、青色以外の波長帯域だけ通過させる役割を行うことができる。従って、第２サブピクセルＳＰ２及び第３サブピクセルＳＰ３の領域においては、ＢＣＦ ＦＴ１１により、青緑色変換要素ＣＣ１，青赤色変換要素ＣＣ２と反応しない青色光の放出がさらに確実に遮断される。
【0081】
また、ディスプレイ装置は、カラー制御部材ＣＬ１１と発光要素アレイＬＡ１０との間に具備されたＹＲＦ（ｙｅｌｌｏｗ ｒｅｃｙｃｌｉｎｇ ｆｉｌｍ）ＦＬ１１をさらに含んでもよい。ＹＲＦ ＦＬ１１は、トランジスタアレイＴＡ１０上に具備され、第１サブピクセルＳＰ１ないし第３サブピクセルＳＰ３領域にわたって全体的に形成される。ＹＲＦ ＦＬ１１は、青色波長は通過させ、緑色波長及び赤色波長は、反射させる役割を行うことができる。例えば、ＹＲＦ ＦＬ１１は、約５００ｎｍ以下の波長帯域は、透過させ、約５００～７９０ｎｍ位の波長帯域は、反射させる役割を行うことができる。従って、複数の発光要素ＬＥ１０で発せられた青色光は、ＹＲＦ ＦＬ１１を通過し、光散乱要素ＬＳ１、青緑色変換要素ＣＣ１及び青赤色変換要素ＣＣ２に照射される。また、青緑色変換要素ＣＣ１及び青赤色変換要素ＣＣ２から下方へ放出される緑色光及び赤色光はＹＲＦ ＦＬ１１によって反射され、上方へ放出される。ＹＲＦ ＦＬ１１により、光効率が改善される。
【0082】
ＢＣＦ ＦＴ１１及びＹＲＦ ＦＬ１１のうち少なくとも一つは、例えば、ＤＢＲ（ｄｉｓｔｒｉｂｕｔｅｄ Ｂｒａｇｇ ｒｅｆｌｅｃｔｏｒ）構造に形成することができる。屈折率が異なる２つの物質層（誘電体）を反復積層するが、該物質層の厚み及び積層数を調節することにより、所望波長帯域だけ通過させるか、あるいは反射させるＤＢＲ構造を作ることができ、それを、ＢＣＦ ＦＴ１１またはＹＲＦ ＦＬ１１に適用することができる。例えば、ＳｉＯ２層とＴｉＯ２層とをλ／４条件（ここで、λは、光の波長）で反復積層することができ、層厚及び積層数を調節し、所望波長帯域の反射率または透過率を高めることができる。該ＤＢＲ構造は、周知であり、それに係わる詳細な説明は、排除する。また、ＢＣＦ ＦＴ１１及びＹＲＦ ＦＬ１１のうち少なくとも一つは、ＤＢＲ構造ではない他の構造、例えば、ＨＣＧ（ｈｉｇｈ－ｃｏｎｔｒａｓｔ ｇｒａｔｉｎｇ）構造を有することもできる。それ以外にも、ＢＣＦ ＦＴ１１及びＹＲＦ ＦＬ１１の構成は、多様にも変化される。
【0083】
ＹＲＦ ＦＬ１１及びＢＣＦ ＦＴ１１それぞれは、実質的に平坦な層構造を有することができる。それらの間に存在するカラー制御部材ＣＬ１１も、実質的に平坦な層構造を有することができる。ＹＲＦ ＦＬ１１及びＢＣＦ ＦＴ１１が実質的に平坦な層構造を有するということは、それらの有効な領域において、高さ偏差（段差）が約２０ｎｍ以内、あるいは約１０ｎｍ以内、あるいは約５ｎｍ以内ということを意味する。それは、カラー制御部材ＣＬ１１についても、同様である。ＹＲＦ ＦＬ１１及びＢＣＦ ＦＴ１１が平坦な層構造を有する場合、優秀な特性具現に有利である。特に、ＹＲＦ ＦＬ１１及びＢＣＦ ＦＴ１１を、ＤＢＲ構造のような多層構造で形成する場合、それらが平坦な層構造を有するとき、目的とする特性が良好に具現される。それと類似し、カラー制御部材ＣＬ１１が平坦な層構造を有する場合、優秀なカラー制御特性を具現するのに有利である。本願の実施形態全般において、カラー制御部材、及びその上下に具備される光学フィルム／フィルタは、平坦な層構造を有することができ、従って、優秀な特性を具現するのに有利である。
【0084】
ＹＲＦ ＦＬ１１は、第１波長帯域の光は透過させ、第２波長帯域の光は反射させる機能を有する第１光学フィルムであり、ＢＣＦ ＦＴ１１は、ＹＲＦ ＦＬ１１が透過させる第１波長帯域の光は遮断し、ＹＲＦ ＦＬ１１が反射させる第２波長帯域の光は透過させる第２光学フィルムであると言うことができる。
【0085】
図１２は、他の実施形態によるディスプレイ装置を示す断面図である。
【0086】
図１２を参照すれば、複数の発光要素ＬＥ１０は、いずれも白色（ｗｈｉｔｅ）発光要素、例えば、ｗｈｉｔｅ－ＬＥＤでもある。その場合、カラー制御部材ＣＬ１２は、第１サブピクセルＳＰ１ないし第３サブピクセルＳＰ３のうちのいずれか一つ、例えば、第１サブピクセルＳＰ１に対応する領域に、青色カラーフィルタＣＦ１を含んでもよい。また、カラー制御部材ＣＬ１２は、第１サブピクセルＳＰ１ないし第３サブピクセルＳＰ３のうち他の一つ、例えば、第２サブピクセルＳＰ２に対応する領域に緑色（ｇｒｅｅｎ）カラーフィルタＣＦ２を含んでもよい。また、カラー制御部材ＣＬ１２は、第１サブピクセルＳＰ１ないし第３サブピクセルＳＰ３のうち他の一つ、例えば、第３サブピクセルＳＰ３に対応する領域に赤色（ｒｅｄ）カラーフィルタＣＦ３を含んでもよい。青色カラーフィルタＣＦ１は、青色光を選択的に透過させる役割を行うことができ、それと類似し、緑色カラーフィルタＣＦ２及び赤色カラーフィルタＣＦ３は、それぞれ緑色光及び赤色光を選択的に透過させる役割を行うことができる。カラーフィルタＣＦ１～ＣＦ３の間及びその周囲には、ブラックマトリックスパターンＢＭが具備されてもよい。
【0087】
図１１においては、青色発光要素を使用する場合、ＲＧＢを具現するためのカラー制御部材ＣＬ１１の構成及び組み合わせについて説明し、図１２においては、白色発光要素を使用する場合、ＲＧＢを具現するためのカラー制御部材ＣＬ１２の構成及び組み合わせについて説明した。しかし、図１１及び図１２を参照して説明したところは、例示的なものであり、多様にも変化される。複数の発光要素で発生される光のカラーは、異なり、カラー制御部材によるサブピクセルの配列方式や組み合わせ方式は、多様にも変化される。
【0088】
図１３は、比較例によるディスプレイ装置について説明するための図面である。
【0089】
図１３を参照すれば、比較例によれば、赤色（Ｒ）サブピクセル、緑色（Ｇ）サブピクセル及び青色（Ｂ）サブピクセルそれぞれを、ＴＦＴアレイ基板上に転写（ｔｒａｎｓｆｅｒ）することができる。転写工程を進めるために、高解像度具現が困難であり、工程が困難であるという問題がある。約２５０μｍほどのピクセル解像度が予想される。
【0090】
図１４は、他の比較例によるディスプレイ装置について説明するための図面である。
【0091】
図１４を参照すれば、第１基板（ウェーハ）上に、ＲＧＢピクセルを形成した後、ＲＧＢピクセル単位で、ＴＦＴアレイ基板上に転写することができる。この比較例も、基本的には、転写工程を使用するので、高解像度具現が困難である。
【0092】
本願の実施形態においては、発光要素アレイＬＡ１０、トランジスタアレイＴＡ１０及びカラー制御部材ＣＬ１０を、１枚の基板ＳＵＢ１０上にモノリシックに具備させることができる。従って、転写工程なしに、高解像度を有するディスプレイ装置を容易に製造することができる。例えば、１００ＰＰＩ（ｐｉｘｅｌｓ ｐｅｒ ｉｎｃｈ）以上の高い解像度を有するディスプレイ装置を容易に具現することができる。発光要素アレイＬＡ１０を、ナノサイズの無機物基盤の発光要素で構成することができるために、小サイズでも、輝度、解像度、明暗比、寿命、多重深度、フォームファクタ、色純度、電力効率のような多様な側面において、優秀な特性を有するディスプレイ装置を具現することができる。
【0093】
図１５は、他の実施形態によるディスプレイ装置を示す平面図である。
【0094】
図１５を参照すれば、ディスプレイ装置は、基板ＳＵＢ１００上に具備されたアクティブ領域ＡＡ１０を含んでもよい。アクティブ領域ＡＡ１０は、発光要素アレイ、トランジスタアレイ及びカラー制御部材を含んでもよい。基板ＳＵＢ１００及びアクティブ領域ＡＡ１０は、図１、図１１及び図１２などを参照して説明した構造を有することができる。一例として、基板ＳＵＢ１００は、図１の基板ＳＵＢ１０に対応し、アクティブ領域ＡＡ１０は、図１の発光要素アレイＬＡ１０、トランジスタアレイＴＡ１０及びカラー制御部材ＣＬ１０を含んでもよい。
【0095】
本実施形態のディスプレイ装置は、アクティブ領域ＡＡ１０に連結されたスキャンドライバ（ｓｃａｎ ｄｒｉｖｅｒ）（ＳＤ１０）及びデータドライバ（ｄａｔａ ｄｒｉｖｅｒ）ＤＤ１０をさらに含んでもよい。スキャンドライバＳＤ１０及びデータドライバＤＤ１０は、アクティブ領域ＡＡ１０と共に、基板ＳＵＢ１００上にモノリシックに具備されてもよい。１枚の基板ＳＵＢ１００上に、アクティブ領域ＡＡ１０、スキャンドライバＳＤ１０及びデータドライバＤＤ１０をモノリシックに形成することができるために、ディスプレイ装置の全体的な構造及びシステムが単純化され、製造工程も、単純化される。
【0096】
さらに、ディスプレイ装置に電気的に連結された映像信号処理処置（ｉｍａｇｅ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ）（図示せず）がさらに具備されてもよい。該映像信号処理処置は、ディスプレイ装置と別途のチップ（ｃｈｉｐ）に具備され、それらは、電気的に相互連結される。該ディスプレイ装置と該映像信号処理処置との間に、映像信号が入出力される。
【0097】
他の実施形態によれば、前述の映像信号処理処置を基板ＳＵＢ１００上に具備させることもできる。その一例が、図１６に図示されている。
【0098】
図１６は、他の実施形態によるディスプレイ装置を示す平面図である。
【0099】
図１６を参照すれば、ディスプレイ装置は、基板ＳＵＢ１００上に具備された映像信号処理部ＩＳＰ１０をさらに含んでもよい。また、ディスプレイ装置は、基板ＳＵＢ１００上に具備された通信部（ｃｏｍｍｕｎｉｃａｔｉｏｎ ｕｎｉｔ ｏｒ ｃｏｍｍｕｎｉｃａｔｏｒ）ＣＭ１０をさらに含んでもよい。映像信号処理部ＩＳＰ１０及び通信部ＣＭ１０は、アクティブ領域ＡＡ１０、スキャンドライバＳＤ１０及びデータドライバＤＤ１０と共に、基板ＳＵＢ１００にモノリシックに具備されてもよい。通信部ＣＭ１０は、外部装置（図示せず）と信号を通信する役割を行うことができる。通信部ＣＭ１０は、ＲＦ（ｒａｄｉｏ ｆｒｅｑｕｅｎｃｙ）信号受信部、アンテナ、ブルートゥース（登録商標）（Ｂｌｕｅｔｏｏｔｈ（登録商標））装置、Ｗｉ－Ｆｉ（ｗｉｒｅｌｅｓｓ ｆｉｄｅｌｉｔｙ）装置のうち少なくとも一つを含んでもよい。
【0100】
図１５及び図１６を参照して説明したように、一実施形態によるディスプレイ装置は、ほとんど完全にモノリシック（ａｌｍｏｓｔ ｆｕｌｌｙ ｍｏｎｏｌｉｔｈｉｃ）構成、または完全にモノリシック（ｆｕｌｌｙ ｍｏｎｏｌｉｔｈｉｃ）構成を有することができる。従って、ディスプレイ装置の全体的な構造及びシステムが単純化される。また、製造工程が単純化される。
【0101】
以上で説明した一実施形態によるディスプレイ装置は、多様な機器、例えば、ウェアラブル（ｗｅａｒａｂｌｅ）機器またはポータブル（ｐｏｒｔａｂｌｅ）機器に有用に適用される。例えば、説明したディスプレイ装置は、めがね型ディスプレイ（ｇｌａｓｓｅｓ－ｔｙｐｅ ｄｉｓｐｌａｙ）またはゴーグル型ディスプレイ（ｇｏｇｇｌｅ－ｔｙｐｅ ｄｉｓｐｌａｙ）のようなヘッド装着型ディスプレイ（ＨＭＤ：ｈｅａｄ ｍｏｕｎｔｅｄ ｄｉｓｐｌａｙ）に適用される。また、高解像度及び高輝度を有するマイクロディスプレイ（ｍｉｃｒｏ－ｄｉｓｐｌａｙ）が要求される拡張現実（ＡＲ：ａｕｇｍｅｎｔｅｄ ｒｅａｌｉｔｙ）ディスプレイまたは仮想現実（ＶＲ：ｖｉｒｔｕａｌ ｒｅａｌｉｔｙ）ディスプレイにも適用される。
【0102】
マイクロディスプレイ装置は、約６インチ以下のサイズを有する。本願実施形態によるディスプレイ装置は、小サイズ／体積に容易に製造され、小サイズでも、高解像度及び高輝度性能を示すことができるので、ＡＲまたはＶＲなどの具現のためのマイクロディスプレイに有用に適用され、二次元映像はもとより、三次元映像を具現するためのディスプレイ装置にも有用に適用される。さらに、ＬＣＯＳ（ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｏｎ ｓｉｌｉｃｏｎ）ディスプレイより体積が小さいプロジェクション（ｐｒｏｊｅｃｔｉｏｎ）ディスプレイなどにも、説明したディスプレイ装置が適用される。
【0103】
図１７は、一実施形態によるディスプレイ装置の製造方法について説明するためのフローチャートである。
【0104】
図１７を参照すれば、基板上に、複数の発光要素を含む発光要素アレイを形成することができる（Ｓ１００段階）。複数の発光要素は、コア・シェル構造を有する垂直型の発光構造体（ナノ構造体）を含むか、あるいは側面にパッシベーション層を有するメサ型発光構造体を含んでもよい。
【0105】
次に、基板上に、複数のトランジスタを含むトランジスタアレイを形成することができる（Ｓ２００段階）。複数のトランジスタは、前記複数の発光要素と電気的に連結される薄膜トランジスタ（ＴＦＴ）でもある。
【0106】
次に、基板上に、カラー制御部材を形成することができる（Ｓ３００段階）。該カラー制御部材は、複数の発光要素、及び複数のトランジスタ上に具備され、複数の発光要素で発せられた光のカラーを調節するための構成を有することができる。該カラー制御部材は、量子点（ＱＤ）に基づいた色変換器またはカラーフィルタを含んでもよい。
【0107】
発光要素アレイ、トランジスタアレイ及びカラー制御部材は、１枚の基板上に、モノリシックにも形成される。転写工程がないために、ピクセルの大きさ、及びピクセル間の間隔を容易に縮めることができ、製造工程が単純化され、高解像度を有するディスプレイ装置を容易に製造することができる。
【0108】
図１８Ａないし図２２Ｂは、一実施形態によるディスプレイ装置の製造方法において、複数の発光要素を形成する方法について説明するための図面である。図１８Ａないし図２２Ｂにおいて、Ａ図面は、断面図であり、Ｂ図面は、Ａ図面に対応する平面図である。
【0109】
図１８Ａ及び図１８Ｂを参照すれば、基板１００上に、半導体層２００を形成することができる。基板１００は、サファイア（Ａｌ２Ｏ３）基板、Ｓｉ基板、ＳｉＣ基板、非晶質ＡｌＮ基板、Ｓｉ－Ａｌ基板など多様な基板のうちの１枚でもある。半導体層２００は、例えば、ｎ型半導体層でもあるが、場合によっては、ｐ型半導体層でもある。半導体層２００は、単層構造または多層構造を有することができる。半導体層２００は、ＩＩＩ－Ｖ族系のｎ型半導体、例えば、ｎ－ＧａＮを含んでもよい。
【0110】
半導体層２００上に、第１絶縁層２１０を形成することができ、第１絶縁層２１０上に、第２絶縁層２２０を形成することができる。第１絶縁層２１０と第２絶縁層２２０は、互いに異なる物質から形成することができる。一例として、第１絶縁層２１０は、シリコン窒化物から形成することができ、第２絶縁層２２０は、シリコン酸化物から形成することができる。しかし、それは、例示的なものであり、第１絶縁層２１０及び第２絶縁層２２０の物質は、多様にも変化される。第２絶縁層２２０の厚みは、第１絶縁層２１０の厚みより厚くなる。必要な場合、第２絶縁層２２０の表面部（上面部）に対するＣＭＰ工程を遂行することができる。
【0111】
図１９を参照すれば、第２絶縁層２２０及び第１絶縁層２１０の所定領域をエッチングし、半導体層２００を露出させる複数のホールｈ１を形成することができ、複数のホールｈ１によって露出された半導体層２００から、第１導電型半導体２０を成長させることができる。従って、複数のホールｈ１内に、第１導電型半導体２０が充填される。次に、第２絶縁層２２０を除去することができる。第２絶縁層２２０と第１絶縁層２１０とのエッチング選択比により、第２絶縁層２２０だけ選択的に除去することができる。その結果物が図２０Ａ及び図２０Ｂに図示されている。
【0112】
図２０Ａ及び図２０Ｂを参照すれば、複数の第１導電型半導体２０がアレイをなすようにも配列される。複数の第１導電型半導体２０は、複数のグループに区画され、各グループは、少なくとも１つの第１導電型半導体２０を含んでもよい。各グループに、複数の第１導電型半導体２０が具備されてもよい。
【0113】
図２１Ａ及び図２１Ｂを参照すれば、それぞれの第１導電型半導体２０を覆い包む活性層３０を形成することができ、活性層３０を覆い包む第２導電型半導体４０を形成することができる。第１導電型半導体２０は、ｎ型であり、第２導電型半導体４０は、ｐ型であるか、あるいはその反対でもある。活性層３０は、発光層を含んでもよい。活性層３０は、単一量子ウェル（ＳＱＷ）構造または多重量子ウェル（ＭＱＷ）構造を有することができる。第１導電型半導体２０、活性層３０及び第２導電型半導体４０のうち少なくとも一つは、ＩＩＩ－Ｖ族系の半導体を含んでもよい。一例として、第１導電型半導体２０は、ｎ－ＧａＮ基盤の物質を含み、第２導電型半導体４０は、ｐ－ＧａＮ基盤の物質を含み、活性層３０は、ＧａＮ基盤のＭＱＷ構造を有することができる。このとき、第１導電型半導体２０、活性層３０及び第２導電型半導体４０は、エピタキシ（ｅｐｉｔａｘｙ）工程で形成することができる。それぞれの第１導電型半導体２０と、それを覆い包む活性層３０及び第２導電型半導体４０は、１つの発光要素ＬＥ１を構成すると言うことができる。発光要素ＬＥ１は、図８を参照して説明した発光要素ＬＥ１１に対応する。
【0114】
複数の発光要素ＬＥ１がアレイをなすようにも形成される。複数の発光要素ＬＥ１は、複数のグループに区画され、各グループは、２以上の発光要素ＬＥ１を含んでもよい。各グループの発光要素ＬＥ１にコンタクトされた第１電極８０を形成することができる。第１電極８０は、透明な導電性物質から形成することができる。例えば、第１電極８０は、ＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）のような透明導電性酸化物から形成することができる。
【0115】
図２２Ａ及び図２２Ｂを参照すれば、複数の発光要素ＬＥ１及び第１電極８０を覆う第３絶縁層３００を形成することができる。第１絶縁層２１０上に、複数の発光要素ＬＥ１及び第１電極８０を覆う絶縁物質層を形成した後、絶縁物質層に対するＣＭＰ工程を進め、平坦な表面（実質的に平坦な表面）を有する第３絶縁層３００を得ることができる。第３絶縁層３００は、例えば、シリコン酸化物から形成することができるが、その物質は、異なりもする。第３絶縁層３００の表面（上面）は、複数の発光要素ＬＥ１上に形成された第１電極８０部分と同一であるか、あるいは類似した高さを有する。場合によっては、第１電極８０端の一部分が、第３絶縁層３００に対して若干突出することができる。または、第３絶縁層３００が第１電極８０を完全にカバーするように、第１電極８０より高い高さを有することができる。
【0116】
図２３Ａないし図２６Ｂは、他の実施形態によるディスプレイ装置の製造方法において、複数の発光要素を形成する方法について説明するための図面である。図２３Ａないし図２６Ｂにおいて、Ａ図面は、断面図であり、Ｂ図面は、Ａ図面に対応する平面図である。
【0117】
図２３Ａ及び図２３Ｂを参照すれば、基板１０１上に、半導体層２０１を形成することができる。基板１０１及び半導体層２０１は、図１８を参照して説明した基板１００及び半導体層２００と同一であるか、あるいは類似している。半導体層２０１上に、第１絶縁層２１１を形成することができる。例えば、第１絶縁層２１１は、シリコン酸化物から形成することができるが、その物質は、それに限定されるものではない。また、第１絶縁層２１１は、単層構造に図示されているが、場合によっては、多層構造に形成することもできる。一例として、第１絶縁層２１１は、互いに異なる絶縁物質から構成された二重層構造を有する。その場合、第１絶縁層２１１は、順に積層されたシリコン窒化物層及びシリコン酸化物層を含んでもよい。
【0118】
図２４Ａ及び図２４Ｂを参照すれば、第１絶縁層２１１の所定領域をエッチングし、半導体層２０１を露出させる複数のホールｈ２を形成することができ、複数のホールｈ２によって露出された半導体層２０１から、第１導電型半導体２１を成長させることができる。このとき、第１導電型半導体２１は、ホールｈ２の高さ以上にも成長される。
【0119】
第１導電型半導体２１は、ホールｈ２内に具備された第１部分２１Ａと、ホールｈ２上方へ突出した第２部分２１Ｂと、を含んでもよい。第２部分２１Ｂは、第１部分２１Ａから上方へ成長されたものでもある。第１部分２１Ａは、ナノワイヤ形状を有することができ、第２部分２１Ｂは、ナノピラミッド形状、またはそれと類似した形状を有する。
【0120】
図２５Ａ及び図２５Ｂを参照すれば、それぞれの第１導電型半導体２１の第２部分２１Ｂを覆い包む活性層３１を形成することができ、活性層３１を覆い包む第２導電型半導体４１を形成することができる。第１導電型半導体２１、活性層３１及び第２導電型半導体４１それぞれの物質は、図２１を参照して説明した第１導電型半導体２０、活性層３０及び第２導電型半導体４０の物質と同一であるか、あるいは類似している。それぞれの第１導電型半導体２１と、それを覆い包む活性層３１及び第２導電型半導体４１は、１つの発光要素ＬＥ２を構成すると言うことができる。発光要素ＬＥ２は、図９を参照して説明した発光要素ＬＥ１２に対応する。
【0121】
複数の発光要素ＬＥ２がアレイをなすようにも形成される。複数の発光要素ＬＥ２は、複数のグループに区画され、それぞれのグループは、２以上の発光要素ＬＥ２を含んでもよい。各グループの発光要素ＬＥ２にコンタクトされた第１電極８１を形成することができる。
【0122】
図２６Ａ及び図２６Ｂを参照すれば、複数の発光要素ＬＥ２及び第１電極８１を覆う第２絶縁層３０１を形成することができる。第１絶縁層２１１上に、複数の発光要素ＬＥ２及び第１電極８１を覆う絶縁物質層を形成した後、絶縁物質層に対するＣＭＰ工程を進め、平坦な表面（実質的に平坦な表面）を有する第２絶縁層３０１を得ることができる。第２絶縁層３０１の表面（上面）は、複数の発光要素ＬＥ２上部の第１電極８１部分と同一であるか、あるいは類似した高さを有する。第２絶縁層３０１は、例えば、シリコン酸化物から形成することができるが、その物質は、異なりもする。
【0123】
【0124】
図２７を参照すれば、基板１０２上に、半導体層２０２を形成することができる。半導体層２０２上に、第１導電型半導体２２Ｌ、活性層３２Ｌ及び第２導電型半導体４２Ｌを順に形成することができる。第１導電型半導体２２Ｌ、活性層３２Ｌ及び第２導電型半導体４２Ｌは、半導体層２０２と平行な層構造を有する。
【0125】
図２８を参照すれば、第２導電型半導体４２Ｌ、活性層３２Ｌ及び第１導電型半導体２２Ｌをパターニングし、複数のメサ型発光要素ＬＥ３を形成することができる。参照番号（２２，３２，４２）は、パターニングされた第１導電型半導体、パターニングされた活性層及びパターニングされた第２導電型半導体を示す。
【0126】
次に、メサ型発光要素ＬＥ３の側面を覆うパッシベーション層６２を形成することができる。パッシベーション層６２は、ｐ－ＧａＮ、ＳｉＯ２、Ｓｉ３Ｎ４、Ａｌ２Ｏ３のような半導体や絶縁体から形成することができる。活性層３２の側面をカバーするパッシベーション層６２により、非発光表面再結合問題が抑制または防止される。側面に、パッシベーション層６２を有するメサ型発光要素ＬＥ３は、図１０を参照して説明した発光要素ＬＥ１３に対応する。
【0127】
図２９を参照すれば、第２導電型半導体４２にコンタクトされた第１電極８２を形成することができる。第１電極８２は、透明な導電性物質から形成することができ、発光要素ＬＥ３の一側に延長されるように形成することができる。
【0128】
【0129】
本実施形態において、第１電極８２の形状や形成範囲は、異なりもし、場合によっては、第１電極８２を形成しないこともある。第１電極８２を形成しない場合、後続工程において、第２導電型半導体４２に直接コンタクトされた導電プラグプラグ（図示せず）を形成することができる。
【0130】
図１８Ａないし図２２Ｂ、図Ａ２３ないし図２６Ｂ、及び図２７ないし図３０を参照して説明した複数の発光要素の形成方法において、少なくとも２つの発光要素が互いにつながった（連続した）構造を有することもできる。例えば、図２１Ａ及び図２１Ｂにおいて、活性層３０及び第２導電型半導体４０は、それぞれの発光要素ＬＥ１単位でパターニングされず、複数の発光要素ＬＥ１領域をカバーするように連続した層構造を有することができる。それと類似し、図２５Ａ及び図２５Ｂにおいて、活性層３１及び第２導電型半導体４１は、複数の発光要素ＬＥ２領域をカバーするように連続した層構造を有することができる。また、図２８のメサ型発光要素ＬＥ３の場合、第１導電型半導体２２は、複数の発光要素ＬＥ３領域を連結するように連続した層構造を有することができる。例えば、図２７の第１導電型半導体２２Ｌをパターニングしないか、あるいはその上部一部だけパターニング（エッチング）し、連続した層構造を有する第１導電型半導体上に、パターニングされた活性層３２、及びパターニングされた第２導電型半導体４２を形成することができる。その場合、半導体層２０２は、形成しない。
【0131】
【0132】
図３１を参照すれば、図２２Ｂにおいて、１つの単位領域に該当する領域が設けられる。従って、第１グループの発光要素ＬＥ１及びそれを覆う第１電極８０が具備され、第１グループの発光要素ＬＥ１及び第１電極８０をカバーする第３絶縁層３００が具備されてもよい。
【0133】
図３２を参照すれば、第３絶縁層３００上に、第１チャネル層４０１及び第２チャネル層４０２を形成することができる。第１チャネル層４０１及び第２チャネル層４０２は、第１電極８０と離隔しても配置される。第１チャネル層４０１及び第２チャネル層４０２は、多結晶シリコンまたは非晶質シリコンを含むか、あるいは酸化物半導体、窒化物半導体及び酸窒化物半導体のうち少なくとも一つを含んでもよい。しかし、前述のチャネル層物質は、例示的なものであり、他の物質を使用することもできる。例えば、第１チャネル層４０１及び第２チャネル層４０２は、ＩＩＩ－Ｖ族系の半導体（例えば、ＧａＮなど）を含むか、単結晶シリコンを含むか、あるいは有機半導体を含んでもよい。
【0134】
図３３を参照すれば、第３絶縁層３００（図３２）上に、第１チャネル層４０１及び第２チャネル層４０２を覆う第４絶縁層４５０を形成することができる。第４絶縁層４５０は、ゲート絶縁層でもある。次に、第４絶縁層４５０上に、第１導電ラインパターン５００を形成することができる。第１導電ラインパターン５００は、スキャンライン５０１、第１ゲート電極５０３、第２ゲート電極５０２及び第１導電体５０４を含んでもよい。第１ゲート電極５０３は、第１チャネル層４０１上に配置され、第２ゲート電極５０２は、第２チャネル層４０２上にも配置される。第２ゲート電極５０２は、スキャンライン５０１から、それと垂直な方向に突出した部分でもある。第１導電体５０４は、第２チャネル層４０２横に配置され、第１ゲート電極５０３とも連結される。第１導電体５０４と第１ゲート電極５０３は、１つの折り曲げられた構造（例えば、┓形構造）をなすことができる。
【0135】
図３４を参照すれば、第４絶縁層４５０（図３３）上に、第１導電ラインパターン５００を覆う第５絶縁層５５０を形成することができる。第５絶縁層５５０上に、第２導電ラインパターン６００を形成することができる。第２導電ラインパターン６００は、データライン６０１、電源ライン６０４、第１ソース電極６０５、第１ドレイン電極６０６、第２ソース電極６０２、第２ドレイン電極６０３及び第２導電体６０７を含んでもよい。データライン６０１、電源ライン６０４、第１ソース電極６０５、第１ドレイン電極６０６、第２ソース電極６０２、第２ドレイン電極６０３及び第２導電体６０７の配置関係は、図３Ｂを参照して説明したところと同一である。
【0136】
第１ドレイン電極６０６は、第１導電プラグＣＰ１０を介して、第１電極８０にも連結される。第１導電プラグＣＰ１０は、ビアホール内に具備されてもよい。一方、参照番号ｃ１１，ｃ１２は、第１チャネル層４０１と、第１ソース電極６０５及び第１ドレイン電極６０６とを連結するコンタクト部を示し、参照番号ｃ１３，ｃ１４は、第２チャネル層４０２と、第２ソース電極６０２及び第２ドレイン電極６０３とを連結するコンタクト部を示し、参照番号ｃ１５は、第１導電体５０４と第２ドレイン電極６０３とを連結するコンタクト部を示す。
【0137】
図３５を参照すれば、第５絶縁層５５０（図３４）上に、第２導電ラインパターン６００を覆う第６絶縁層６５０を形成することができる。第２導電ラインパターン６００を覆う絶縁物質層を形成した後、ＣＭＰ工程を進め、平坦な表面（実質的に平坦な表面）を有する第６絶縁層６５０を得ることができる。第６絶縁層６５０が、実質的に平坦な表面を有するということは、その表面の高さ偏差（段差）が、約２０ｎｍ以内、約１０ｎｍ以内または約５ｎｍ以内ということを意味する。第６絶縁層６５０上に、第２電極７００を形成することができる。第２電極７００は、第２導電プラグＣＰ２０を介して、発光要素ＬＥ１と電気的に連結される。第２電極７００及び第２導電プラグＣＰ２０は、図３Ａ及び図３Ｂの第２電極Ｅ２０及び第２導電プラグＣＰ２０に対応する。
【0138】
【0139】
図３６を参照すれば、図３４と同一構造の素子部を形成することができる。本実施形態において、基板の物質は、半導体であるか、または導電体でもある。そして、基板上に、複数の発光要素、及び複数のトランジスタを覆う第６絶縁層６５０を形成することができる。
【0140】
図３７を参照すれば、基板の下面（背面）に、第２電極７１０を形成することができる。第２電極７１０は、基板を介して、発光要素ＬＥ１と電気的に連結される。第２電極７１０は、図４Ａ及び図４Ｂの第２電極Ｅ２２に対応する。
【0141】
【0142】
図３８を参照すれば、基板ＳＵＢ１０上に、複数の発光要素ＬＥ１０を含む発光要素アレイＬＡ１０、及び複数のトランジスタＴＲ１０を含むトランジスタアレイＴＡ１０が具備されてもよい。基板ＳＵＢ１０、発光要素アレイＬＡ１０及びトランジスタアレイＴＡ１０は、図１を参照して説明したところと同一である。本実施形態において、複数の発光要素ＬＥ１０は、青色発光要素（例えば、ｂｌｕｅ－ＬＥＤ）でもある。
【0143】
図３９を参照すれば、発光要素アレイＬＡ１０及びトランジスタアレイＴＡ１０上に、第１光学フィルムＦＬ１１を形成することができる。第１光学フィルムＦＬ１１は、例えば、ＹＲＦ（ｙｅｌｌｏｗ ｒｅｃｙｃｌｉｎｇ ｆｉｌｍ）でもある。該ＹＲＦは、青色波長は通過させ、緑色波長及び赤色波長は、反射させる役割を行うことができる。
【0144】
次に、第１光学フィルムＦＬ１１上に、ブラックマトリックスパターンＢＭを形成することができる。ブラックマトリックスパターンＢＭは、トランジスタＴＲ１０上側にも配置される。
【0145】
図４０を参照すれば、ブラックマトリックスパターンＢＭによって定義された空間内に、色変換要素ＣＣ１，ＣＣ２を形成することができる。例えば、第２サブピクセルＳＰ２に対応する領域に、青緑（ｂｌｕｅ－ｔｏ－ｇｒｅｅｎ）色変換要素ＣＣ１を形成することができ、第３サブピクセルＳＰ３に対応する領域に、青赤（ｂｌｕｅ－ｔｏ－ｒｅｄ）色変換要素ＣＣ２を形成することができる。また、第１サブピクセルＳＰ１に対応する領域に、光散乱要素ＬＳ１を形成することができる。青緑色変換要素ＣＣ１は、フォトレジスト（ＰＲ）、第１量子点（ＱＤ）及び光散乱剤を含み、青赤色変換要素ＣＣ２は、フォトレジスト（ＰＲ）、第２量子点（ＱＤ）及び光散乱剤を含んでもよい。光散乱要素ＬＳ１は、フォトレジスト（ＰＲ）と光散乱剤とを含んでもよい。色変換要素ＣＣ１，ＣＣ２及び光散乱要素ＬＳ１は、既存の半導体工程で使用されるネガティブ（ｎｅｇａｔｉｖｅ）フォトレジスト工程を利用して形成することができる。
【0146】
図４１を参照すれば、カラー制御部材ＣＬ１１上に、第２光学フィルムＦＴ１１を形成することができる。第２光学フィルムＦＴ１１は、青緑色変換要素ＣＣ１及び青赤色変換要素ＣＣ２を覆うように形成され、光散乱要素ＬＳ１は、カバーしない。第２光学フィルムＦＴ１１は、ＢＣＦ（ｂｌｕｅ ｃｕｔ ｆｉｌｔｅｒ）でもある。該ＢＣＦは、青色波長（約４００～５００ｎｍ）は、通過させず、青色以外の波長帯域だけを通過させる。
【0147】
図４１の装置は、図１１の装置に対応する。もし複数の発光要素ＬＥ１０が白色発光要素である場合、図１２のようなカラー制御部材ＣＬ１２を形成し、フルカラー（ｆｕｌｌ ｃｏｌｏｒ）ディスプレイを具現することができる。それ以外にも、サブピクセルの組み合わせ及び配列方式と、発光要素の発光カラーにより、カラー制御部材の構成及び形成方法は、多様に変化させることができる。
【0148】
また、図３１ないし図４１においては、図２２Ａ及び図２２Ｂの構造をベース構造にしてディスプレイ装置を製造する場合を図示して説明したが、図２６Ａ及び図２６Ｂ、または図３０の構造をベース構造にしてディスプレイ装置を製造することができる。このことは、当業者が容易に理解することができるであろう。したがって、それに係わる詳細な説明は省略する。
【0149】
また、図１５及び図１６を参照して説明したように、１枚の基板上に、アクティブ領域、スキャンドライバ、データドライバ、映像信号処理部、通信部などをモノリシックに形成することができる。従って、一実施形態によるディスプレイ装置は、ほとんど完全にモノリシックな構成、または完全にモノリシックな構成を有することができる。
【0150】
以上の説明において、多くの事項が具体的に記載されているが、それらは、権利範囲を限定するものであるとするよりも、具体的な実施形態の例示として解釈されなければならない。例えば、当該技術分野で当業者であるならば、図１ないし図１２を参照して説明した発光要素、発光要素アレイ、トランジスタ、トランジスタアレイ、トランジスタアレイを含む駆動部、及びカラー制御部材の構成、並びにそれら間の連結関係などは、多様に変形されるということを理解することができるであろう。具体的な例として、トランジスタは、トップゲート（ｔｏｐ－ｇａｔｅ）構造ではないボトムゲート（ｂｏｔｔｏｍ－ｇａｔｅ）構造を有することができ、発光要素は、一般的なＬＥＤ構造を有することもでき、該発光要素、並びにそれに対応するトランジスタの相対的な位置及び連結関係も、異なりもするということを理解することができるであろう。また、図１７ないし図４１を参照して説明した発光要素製造方法、トランジスタ製造方法、カラー制御部材製造方法、及びそれらを適用したディスプレイ装置の製造方法は、多様に変化されるということを理解することができるであろう。同時に、一実施形態によるディスプレイ装置の適用分野も、多様に変化されるということを理解することができるであろう。従って、権利範囲は、説明された実施形態によって決められるのではなく、特許請求の範囲に記載された技術的思想によって決められるものである。
【産業上の利用可能性】
【0151】
本発明のディスプレイ装置は、例えば、ディスプレイ関連の技術分野に効果的に適用可能である。
【符号の説明】
【0152】
ＡＡ１０ アクティブ領域、
ＡＬ１，ＡＬ１１～ＡＬ１３ 活性層、
ＢＭ ブラックマトリックスパターン、
Ｃ１，Ｃ２ チャネル層、
ｃ１１～ｃ１５ コンタクト部、
ＣＣ１ 青緑色変換要素、
ＣＣ２ 青赤色変換要素、
ＣＤ１，ＣＤ２ 導電体、
ＣＬ１０～ＣＬ１２ カラー制御部材、
ＣＦ１～ＣＦ３ カラーフィルタ、
ＣＭ１０ 通信部、
ＣＰ１０ 第１導電プラグ、
ＣＰ２０ 第２導電プラグ、
ＣＴ１０ キャパシタ、
Ｄ１，Ｄ２ ドレイン電極、
ＤＤ１０ データドライバ、
ＤＬ１ データライン、
Ｅ１０，Ｅ１１ 第１電極、
Ｅ２０，Ｅ２２ 第２電極、
ＦＬ１１ ＹＲＦ、
ＦＴ１１ ＢＣＦ、
Ｇ１，Ｇ２ ゲート電極、
ＧＩ１ ゲート絶縁層、
Ｈ１，Ｈ２ ホール、
ＩＳＰ１０ 映像信号処理部、
ＬＡ１０ 発光要素アレイ、
ＬＥ１０，ＬＥ１０ａ 発光要素、
ＭＬ１０ マスク層、
ＮＬ１０ 第１絶縁層、
ＮＬ１５ 中間絶縁層、
ＮＬ２０ 第２絶縁層、
Ｐ１ 第１部分、
Ｐ２ 第２部分、
ＰＳ１３ パッシベーション層、
Ｓ１，Ｓ２ ソース電極、
ＳＣ１ 第１導電型半導体、
ＳＣ２ 第２導電型半導体、
ＳＤ１０ スキャンドライバ、
ＳＬ１ スキャンライン、
ＳＬ１０ 半導体層、
ＳＰ１～ＳＰ３ 単位領域、
ＳＵＢ１０，ＳＵＢ１０－１，ＳＵＢ１０－２ 基板、
ＴＡ１０ トランジスタアレイ、
ＴＲ１０，ＴＲ１０ａ，ＴＲ１０ｂ トランジスタ、
ＶＬ１ 電源ライン。
ＡＬ１，ＡＬ１１～ＡＬ１３ 活性層、
ＢＭ ブラックマトリックスパターン、
Ｃ１，Ｃ２ チャネル層、
ｃ１１～ｃ１５ コンタクト部、
ＣＣ１ 青緑色変換要素、
ＣＣ２ 青赤色変換要素、
ＣＤ１，ＣＤ２ 導電体、
ＣＬ１０～ＣＬ１２ カラー制御部材、
ＣＦ１～ＣＦ３ カラーフィルタ、
ＣＭ１０ 通信部、
ＣＰ１０ 第１導電プラグ、
ＣＰ２０ 第２導電プラグ、
ＣＴ１０ キャパシタ、
Ｄ１，Ｄ２ ドレイン電極、
ＤＤ１０ データドライバ、
ＤＬ１ データライン、
Ｅ１０，Ｅ１１ 第１電極、
Ｅ２０，Ｅ２２ 第２電極、
ＦＬ１１ ＹＲＦ、
ＦＴ１１ ＢＣＦ、
Ｇ１，Ｇ２ ゲート電極、
ＧＩ１ ゲート絶縁層、
Ｈ１，Ｈ２ ホール、
ＩＳＰ１０ 映像信号処理部、
ＬＡ１０ 発光要素アレイ、
ＬＥ１０，ＬＥ１０ａ 発光要素、
ＭＬ１０ マスク層、
ＮＬ１０ 第１絶縁層、
ＮＬ１５ 中間絶縁層、
ＮＬ２０ 第２絶縁層、
Ｐ１ 第１部分、
Ｐ２ 第２部分、
ＰＳ１３ パッシベーション層、
Ｓ１，Ｓ２ ソース電極、
ＳＣ１ 第１導電型半導体、
ＳＣ２ 第２導電型半導体、
ＳＤ１０ スキャンドライバ、
ＳＬ１ スキャンライン、
ＳＬ１０ 半導体層、
ＳＰ１～ＳＰ３ 単位領域、
ＳＵＢ１０，ＳＵＢ１０－１，ＳＵＢ１０－２ 基板、
ＴＡ１０ トランジスタアレイ、
ＴＲ１０，ＴＲ１０ａ，ＴＲ１０ｂ トランジスタ、
ＶＬ１ 電源ライン。
【図1】
【図2】
【図3A】
【図3B】
【図4A】
【図4B】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18A】
【図18B】
【図19A】
【図19B】
【図20A】
【図20B】
【図21A】
【図21B】
【図22A】
【図22B】
【図23A】
【図23B】
【図24A】
【図24B】
【図25A】
【図25B】
【図26A】
【図26B】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
