特許 7108350 狭額縁ディスプレイモジュール及びデータ出力装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】

(24)【登録日】2022-07-20

(45)【発行日】2022-07-28

(54)【発明の名称】狭額縁ディスプレイモジュール及びデータ出力装置

(51)【国際特許分類】

   G09F 9/30 20060101AFI20220721BHJP

   G09F 9/00 20060101ALI20220721BHJP

【ＦＩ】

G09F9/30 330

G09F9/00 348Z

【請求項の数】 5

(21)【出願番号】P 2022050039

(22)【出願日】2022-03-25

【審査請求日】2022-03-25

【早期審査対象出願】

(73)【特許権者】

【識別番号】513043020

【氏名又は名称】株式会社セレブレクス

(74)【代理人】

【識別番号】100116850

【弁理士】

【氏名又は名称】廣瀬 隆行

(74)【代理人】

【識別番号】100165847

【弁理士】

【氏名又は名称】関 大祐

(72)【発明者】

【氏名】加藤 雅弘

(72)【発明者】

【氏名】長野 英生

(72)【発明者】

【氏名】山野 要

(72)【発明者】

【氏名】友國 哲男

(72)【発明者】

【氏名】牧野 努

【審査官】川俣 郁子

(56)【参考文献】

【文献】特開２０１２－２４２６９８（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１０／００３８１１７（ＵＳ，Ａ１）

【文献】特開２００４－１９３２２３（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１１／０２１０４３３（ＵＳ，Ａ１）

【文献】特開平０７－０４９６５７（ＪＰ，Ａ）

【文献】米国特許出願公開第２００６／００９７２８６（ＵＳ，Ａ１）

【文献】特開２００６－２７６８３３（ＪＰ，Ａ）

【文献】国際公開第２０１４／０７７１７５（ＷＯ，Ａ１）

【文献】特開２００７－１８８０７８（ＪＰ，Ａ）

【文献】特開２００７－０５８１７４（ＪＰ，Ａ）

【文献】特開２０１４－１９２２９８（ＪＰ，Ａ）

【文献】特開２００２－２４４５８０（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１９／０２４４９０６（ＵＳ，Ａ１）

【文献】米国特許出願公開第２００７／００１３８５７（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１０／０１６５５９５（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１７／０１４６８４８（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０２Ｆ１／１３６－１／１３６８

Ｇ０９Ｆ９／００－９／４６

Ｈ０１Ｌ２１／４４７－２１／４４９

２１／６０－２１／６０７

Ｈ０５Ｋ１／１４

３／３２－３／３６

(57)【特許請求の範囲】

【請求項1】

複数の接続端子を有するドライバチップと、
一端が前記ドライバチップの前記接続端子に接続され、他端がディスプレイパネルへの出力端子に接続された複数の信号ラインを備えた
データ出力装置であって、
前記ドライバチップは、前記接続端子が３行以上に並んで配置されており、前記出力端子に近い順に、第１行目、第２行目、第３行目とした場合に、
第１ 行目及び第３行目に属する複数の前記接続端子には、前記信号ラインが前記出力端子に向かう方向に引き出されるように接続されたものが含まれ、
第２ 行目に属する複数の前記接続端子には、前記信号ラインが第１行目に属する前記接続端子に接続された前記信号ラインとは異なる方向に引き出されるように接続されたものが含まれ ており、
第２行目に属する前記接続端子から引き出された前記信号ラインには第３行目に属する前記接続端子の間を通るものが含まれ、かつ、第３行目に属する接続端子から引き出された前記信号ラインには第１行目及び第２行目に属する前記接続端子の間を通るものが含まれる
データ出力装置。

【請求項2】

前記ドライバチップは、前記接続端子が４行以上に並んで配置されており、 前記出力端子に近い順に、第１行目、第２行目、第３行目、第４行目とした場合に、
第２行目に属する前記接続端子から引き出された前記信号ラインには第３行目及び第４行目に属する前記接続端子の間を通るものが含まれる
請求項１に記載のデータ出力装置。

【請求項3】

第２ 行目に属する前記接続端子に接続された複数の前記信号ラインには、前記出力端子から離れる方向に前記接続端子から引き出され、その後前記出力端子へと向かう方向に配線されたものが含まれる
請求項１に記載のデータ出力装置。

【請求項4】

前記ドライバチップの複数の前記接続端子から前記ディスプレイパネルへの前記出力端子へ向かう方向に平行な仮想線を引いた場合に、前記接続端子は、前記仮想線が他の接続端子と重ならないように配置されている。
請求項１に記載のデータ出力装置。

【請求項5】

請求項１に記載の前記データ出力装置と、
前記出力端子を介して前記信号ラインが接続されたディスプレイパネルを備える
ディスプレイモジュール。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、狭額縁ディスプレイモジュール及びそのためのデータ出力装置に関する。具体的に説明すると、本発明は、ディスプレイパネルの狭額縁を実現するためのＣＯＦ（Chip On Film）配線技術に関するものである。

【背景技術】

【0002】

ノートパソコンやタブレットパソコンなどのモバイル機器市場では、消費電力低減とコスト低減が常に求められている。一方で、パネルの解像度向上やディスプレイの画質向上に伴い、データ処理量及び動作周波数は増加の一途をたどり、消費電力低減とコスト低減は相反する大きな課題になっている。ノートパソコンやタブレットパソコンにおけるディスプレイパネルへの描画データの信号を入力する回路は、描画データ自身の演算や各種演算処理やグラフィクス処理を担当するＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）などのプロセッサと、このプロセッサから送られる描画データを入力としディスプレイパネルのタイミングコントロールや画像処理を行うタイミングコントローラ（Timing Controller：ＴＣＯＮ）と、タイミングコントローラからの描画データを入力としディスプレイパネルの仕様に合わせて描画データをアナログ出力するソースドライバ（Source Driver：ＳＤ）などのドライバチップとによって構成される。

【0003】

ノートパソコンやタブレットパソコンなどのモバイル機器では、タイミングコントローラとソースドライバが分離されている場合が多い。例えば、図１に示すＦＨＤ（Full High Definition：１９２０×１０８０ピクセル）ディスプレイパネルの場合、タイミングコントローラ１つと４つのソースドライバが必要になる場合が多い。また、４Ｋ２Ｋパネル（４０００×２０００ピクセルに近い解像度のパネル）の場合、タイミングコントローラ１つと８つのソースドライバが必要になる場合が多い。さらに、図１に示したように、タイミングコントローラとソースドライバを接続するＦＰＣ（Flexible Printed Cable）がソースドライバの個数分必要になり、パネルの解像度が高くなるに伴い部品点数が増加しコストアップの要因となっていた。さらに、タイミングコントローラとソースドライバ間にインタフェースを設ける必要があるが、このインタフェースによって電力が消費されてしまう。このような背景から、図１に示した回路構成では、コスト削減及び消費電力削減が困難な状況であった。

【0004】

そこで、部品点数と消費電力を削減するために、図２及び図３示すようなタイミングコントローラとソースドライバが１チップになった、いわゆるシステムドライバ（ＴＣＯＮ＋ＳＤ）も検討することができる。図２はシステムドライバが２つ設けられた構成を示し、図３はシステムドライバが１つに集積された構成を示している。システムドライバ化することで、部品点数が少なくなりコスト低減が可能になる。さらに、タイミングコントローラとソースドライバ間のインタフェースがなくなるため、消費電力の低減も可能になる。特に、部品点数と消費電力の低減の観点から、図３に示すように、システムドライバは一つのみであることが好ましいといえる。しかし、システムドライバは、従前のソースドライバと同様に、液晶パネルのガラス上に実装される。描画データは、プロセッサ（ＣＰＵ／ＧＰＵ）からシステムドライバに直接ｅＤＰインタフェースあるいはＭＩＰＩインタフェースを介してシステムドライバに入力される。

【0005】

ここで、液晶パネルは、ソースラインとゲートラインで構成される。ＦＨＤパネルの場合、ソースラインは１９２０×３（ＲＧＢ）ライン必要となり、ゲートラインは１０８０ライン必要となる。ソースラインは、描画データをソースドライバからアナログ出力するライン（データライン）であり、所定の間隔を空けて互いに平行に配線されている。ゲートラインは、１ゲートラインずつ時間的にシフトしながらソースラインの描画データを駆動していく制御線であり、ソースラインと直交する方向に所定の間隔を空けて互いに平行に配線されている。ゲートラインとソースラインとの各交差点には、表示画素（ピクセル）が設けられている。また、現在では、ソースドライバやシステムドライバが液晶ガラス上に実装される方式、いわゆるＣＯＧ（Chip On the Glass）方式が主流である。

【0006】

液晶パネル（ディスプレイパネル）のソースラインのモデルを図４に示す。液晶パネルは、ソースドライバが実装される領域であるファンアウト領域（Fan out Area）と、液晶のピクセルがアレイ状に配列されているアクティブ領域（Active Area）に分かれる。このアクティブ領域からファンアウト領域を含むガラスモジュールのエッジ部分までが、液晶パネルの額縁領域と呼ばれ、この額縁領域はより狭いものの方が商品価値は高いとされる。

【0007】

図４に示されるように、４個のソースドライバが設けられている場合、１つのソースドライバが駆動する必要のあるＣＯＧ上のソースラインの配線数は少なくて済む。例えばＦＨＤパネルの場合には、ソースラインは１９２０×３（ＲＧＢ）＝５８６０本あるが、ソースドライバが４個設けられている場合、１個あたり１４４０本を駆動することになる。例えば、特許文献１には、ソースドライバが４個設けられた構成が示されている。他方で、図２、図３、及び図５に示されるように、タイミングコントローラ（ＴＣＯＮ）とソースドライバ（ＳＤ）が統合されている場合や、あるいはソースドライバの集積化が進み部品数が１個又は２個になると、１つのソースドライバが駆動する必要のあるＣＯＧ上のソースラインの配線数が多くなり、額縁領域の高さが大きくなってしまうという問題が発生する。

【0008】

ここで、図６を参照して、ディスプレイパネル（液晶パネル）の額縁領域の構成について説明する。額縁領域の中心には、タイミングコントローラとソースドライバが統合されたドライバチップがあり、このドライバチップ上辺からアクティブ領域に向かってソースラインが配線されている。また、ソースラインの配線は、一番左端あるいは右端のラインからパネルの中心のラインに対して、全てのラインが一定の角度θにて配線されていることが一般的である。このドライバチップとソースラインの接続部からアクティブ領域までの間の領域を、本願明細書では「ファンアウト領域」と定義し、図中においては、そのファンアウト領域の高さをＨ_１で示している。また、額縁領域には、このファンアウト領域よりもアクティブ領域の遠位に位置する領域が存在し、本願明細書ではこの領域を「ファンイン領域」と定義している。このファンイン領域には、チップ下辺から左右に延びるゲート信号駆動ラインがパネルの左右方向に配線されていて、額縁領域の左右部分にテストパッドが配置されている。また、ファンイン領域には、ソースラインのテストラインやそのテストパッド、さらにはゲート駆動制御信号ラインやそのテストパッドなどが配置されている。このファンイン領域の高さを、図中ではＨ_２で示している。上記Ｈ_１＋Ｈ_２の値が、額縁領域全体の高さとなる。そこで、本願出願人は、ディスプレイパネルの額縁領域において、特ソースライン等の信号ラインの配線を工夫することにより、Ｈ_１で示したファンアウト領域の高さを削減するための技術を提案している（特許文献２）。

【先行技術文献】

【特許文献】

【0009】

【文献】特開２００５－０３１３３２号公報

【文献】特開２０１８－０７２７８３号公報

【発明の概要】

【発明が解決しようとする課題】

【0010】

前述の通り、図２、図３、及び図５に示されるように、タイミングコントローラ（ＴＣＯＮ）とソースドライバ（ＳＤ）が統合されている場合や、あるいはソースドライバの集積化が進み部品数が１個又は２個になると、１つのソースドライバが駆動する必要のあるＣＯＧ上のソースラインの配線数が多くなり、額縁領域の高さが大きくなるという問題がある。特に、このような場合には、額縁領域のうち、Ｈ_１で示したファンアウト領域の高さを削減することが難しくなる。

【0011】

ここで、図７を参照して、従来の液晶パネルの配線構造を例に挙げて、額縁領域の高さＨ_１を求める方法を説明する。まず、アクティブ領域のソースラインの配線ピッチをＰ_ｐｉｘ、ファンアウト領域のソースラインの配線ピッチをＰ_ｗ、ドライバチップ上のソースラインの接続部（出力パッド）のピッチをＰ_ｂｐ、ドライバチップの一番端の接続部からディスプレイパネルの一番端のソースラインまでの距離をＤ_ｘとする。ここで、Ｐ_ｐｉｘ＞Ｐ_ｂｐとなるため、ドライバチップとアクティブ領域とを繋ぐソースラインの一部は、一定の角度で傾斜させる必要がある。ファンアウト領域に位置する一番端のソースラインの配線と、アクティブ領域におけるソースラインの延伸方向と直交する直交方向の方向軸との角度θは、θ＝ｓｉｎ－１（Ｐ_ｗ／Ｐ_ｐｉｘ）で表される。すると、領域額縁におけるファンアウト領域の高さＨ_１は、Ｈ_１＝Ｄ_ｘ・ｔａｎθ＝Ｄ_ｘ・ｔａｎ（ｓｉｎ－１（Ｐ_ｗ／Ｐ_ｐｉｘ））となる。

【0012】

このように、Ｈ_１の数値は、Ｄ_ｘに依存し、このＤ_ｘの値が大きいほどＨ_１の数値も大きくなることがわかる。また、θが大きいほど、Ｈ_１の数値も大きくなることが分かる。さらに、Ｐ_ｗが大きいほど、Ｈ_１の数値も大きくなる。Ｐ_ｐｉｘは、ディスプレイパネルのサイズと解像度で決まる値であるため、ソースラインの配線を行う際には変更することのできない固定値であるといえる。Ｐ_ｐｉｘが一定である場合、Ｐ_ｗが大きいほどθが大きくなり、これに伴ってＨ_１も大きくなる。このように、θは、Ｐ_ｗとＰ_ｐｉｘで決まる値である。

【0013】

従来、１つのパネル上に多数のソースドライバが実装される場合、Ｄ_ｘの値を小さくできるため、Ｈ_１の値も小さくできた。しかし、ソースドライバとＴＣＯＮを統合して１チップに集積すると、パネル上に実装されるソースドライバが１つになるため、Ｄ_ｘの値が大きくなり、Ｈ_１の値も大きくなるという新たな課題が発生した。

【0014】

ここで、額縁サイズを小さくする別の技術としてＣＯＦ（Chip On Film）実装が知られている。ＣＯＧと比較したＣＯＦによる額縁サイズの縮小効果を図８にて説明する。

【0015】

前述の通り、ＣＯＧ実装の場合、Ｈ_１の値は、Ｈ_１＝Ｄ_ｘ・ｔａｎθにて決まる。Ｄ_ｘは、パネルの両端からチップサイズの横方向までのサイズで決まるため、パネル上に実装するチップの数が少なくなるとＤ_ｘの値は大きくなりＨ_１の値も大きくなる。また、Ｈ_２の値は、チップの縦サイズとパネルの下部に引き出す配線領域の合計サイズで決まる。例えば、１４インチディスプレイのパネルの横サイズは３０９ｍｍであり、チップサイズが３０ｍｍとすると、Ｄ_ｘの値は、３０９ｍｍ／２－３０ｍｍ／２＝１３９．５ｍｍになる。パネル上の配線ピッチＰｗを４ｍｍとすると、Ｈ_１は５．２ｍｍになる。角度θは２．１度になる。チップの縦方向のサイズを１ｍｍ、パネル下部の配線領域を１ｍｍとすると、Ｈ_２は２ｍｍになる。よって、Ｈ_１とＨ_２を合計したパネルの額縁サイズは、７．２ｍｍになる。

【0016】

これに対してＣＯＦ実装の場合、フィルムの横サイズを大きくできる。一般的に流通しているＣＯＦのフィルムの横サイズは６０ｍｍ程度であり、Ｄ_ｘの値は、３０９ｍｍ／２－６０ｍｍ／２＝１２４．５ｍｍになる。パネルのインチ数、配線ピッチ、θはＣＯＧ実装の場合と同じとすると、Ｈ_１の値は、Ｈ_１＝Ｄ_ｘ・ｔａｎθにて決まるため、４．６ｍｍまで短縮できる。また、ＣＯＦ実装の場合、ＣＯＧ実装で必要であったＨ_２におけるチップの縦サイズ分が不要になるため、ＣＯＦにおけるＨ_２は１ｍｍですむ。よって、Ｈ_１とＨ_２を合計したパネルの額縁サイズは、５．６ｍｍまで縮小できる。また、ＣＯＦフィルムは薄膜であり、ディスプレイ裏面に折り曲げることができるため、ＣＯＦフィルムの縦方向サイズはパネルの額縁サイズに影響を及ぼさない。

【0017】

このようにＣＯＦ実装技術を用いると額縁サイズを縮小できる効果が得られる。しかしながら、多数のソースドライバ出力チャンネルを有するチップをＣＯＦに実装する場合、ＣＯＦフィルムの配線ピッチの制約から、これまで２層配線構造を有するフィルムが必要であった。その結果、製造コストが１層のＣＯＦに比べて格段に高価で普及が進んでいなかった。

【0018】

２層配線構造を有するフィルムを利用した従来のＣＯＦ実装を図９にて説明する。ＣＯＧ実装された多チャンネルソースドライバのチャンネル数を２８８０チャンネルとすると、チップから引き出す部分（拡大図Ａ）のＣＯＦ配線ピッチは、少なくとも１０ｕｍが必要になる。また、一般的に流通しているＣＯＦのフィルムの横サイズを６０ｍｍとすると、ＣＯＦフィルムの端部（拡大図Ｂ）の配線ピッチは６０ｍｍ／２８８０＝２０．８μｍが最小ピッチになる。現在流通しているＣＯＦは大半が１層配線構造であり、１層配線の最小ピッチは２０ｕｍ程度が限界である。よって、当該ＣＯＧ実装された多チャンネルソースドライバは１層配線構造のＣＯＦには実装ができないことなる。市場には２層配線構造のＣＯＦもあり、図８に示す通り２層配線を使用すれば、１０ｕｍピッチで設計されたＣＯＧ実装された多チャンネルソースドライバをＣＯＦ実装することが可能になる。しかし、２層配線構造のＣＯＦは１層配線構造のＣＯＦに比べて格段に高価であるため、ほとんど用いられていなかった。

【0019】

そこで、本発明は、ＣＯＧ実装で使われる多数のソースドライバ出力チャンネルを有するチップを１層配線構造のＣＯＦに実装するための技術を提供することにより、安価な狭額縁ディスプレイを実現することを主な目的とする。

【課題を解決するための手段】

【0020】

本発明の発明者らは、上記問題の解決手段について鋭意検討した結果、複数の接続端子が複数行に並んで配置されたドライバチップを採用すると共に、ある行に属する接続端子とその次の行に属する接続端子とで信号ラインの引き出し方を異ならせることにより、多数のソースドライバ出力チャンネルを有するドライバチップを１層配線構造のＣＯＦに実装することが可能となるという知見を得た。そして、本発明者らは上記知見に基づけば、従来技術の問題を解決できることに想到し、本発明を完成させた。以下、本発明の構成について具体的に説明する。

【0021】

本発明の第１の側面は、液晶パネルなどのディスプレイパネルに描画データを出力するためのデータ出力装置（１０）に関する。このデータ出力装置（１０）は、ＣＯＦ（Chip On Film）実装されたモジュールであることが好ましい。本発明に係るデータ出力装置（１０）は、ドライバチップ（２０）とこれに接続された複数の信号ライン（３１，３２，４１）とを備える。ドライバチップ（２０）は、複数の接続端子（２１，２２）を有する。ドライバチップ（２０）は、ソースドライバであってもよいし、ゲートドライバであってもよいし、ソースドライバとタイミングコントローラが統合されたいわゆるシステムドライバであってもよい。本発明において、ドライバチップ（２０）は、フィルム（１１）上に一つのみ配置されていることが好ましいが、これに限定されず、フィルム（１１）上に複数（例えば２～４個）配置されていてもよい。また、複数の信号ライン（３１，３２，４１）は、それぞれ、その一端がドライバチップ（２０）の接続端子（２１，２２）に接続され、その他端がディスプレイパネルへ信号を出力するための出力端子（１３）に接続されている。このように、信号ライン（３１，３２，４１）は、フィルム（１１）上において、接続端子（２１，２２）と出力端子（１３）とを繋ぐように配線されている。なお、信号ライン（３１，３２，４１）は、ソースドライバに接続されたソースラインであってもよいし、ゲートドライバに接続されたゲートラインであってもよい。

【0022】

ここで、ドライバチップ（２０）は、接続端子（２１，２２）が複数行に並んで配置されている。すなわち、本願の図では、ディスプレイパネルへの複数の出力端子（１３）が並ぶ方向を「ｘ軸」で示し、これに直交する方向を「ｙ軸」で示している（例えば図１０参照）。この場合に、接続端子（２１，２２）の行は、ｘ軸方向に沿って延び、ｙ軸方向に対して複数段で並ぶものである。この場合に、ある行に属する複数の接続端子（２１）には、信号ライン（３１）が出力端子（１３）に向かう方向に引き出されるように接続されたものが含まれる。なお、ある行に属する複数の接続端子（２１）の全てから信号ライン（３１）が引き出されている必要はなく、接続端子（２１）の一部から出力端子（１３）に向かって信号ライン（３１）が引き出されていてもよい。これに対して、ある行の次に出力端子（１３）に近い行に属する接続端子（２１）には、信号ラインが接続されていないか、又は、信号ライン（３２）がある行に属する接続端子（２１）に接続された信号ライン（３１）とは異なる方向に引き出されるように接続されたものが含まれる。なお、この複数の接続端子（２１）の全てから信号ライン（３２）が引き出されている必要はなく、接続端子（２１）の一部から上記した異なる方向に信号ライン（３２）が引き出されていてもよい。また、ここにいう信号ラインが接続端子から「引き出される」方向とは、信号ラインのうちの接続端子に最も近い部分が配線された方向を意味しており、信号ライン全体の配線方向をいうのではない。また、ある行に属する接続端子（２１）に接続された信号ライン（３１）とは「異なる方向」とは、例えば、出力端子（１３）から離れる方向や、出力端子（１３）の並び方向と平行な方向が含まれる。

【0023】

上記構成のように、ドライバチップ（２０）に複数行で設けられた接続端子（２１）に対して、ある行の接続端子（２１）と、その次の行の接続端子（２１）とで、信号ライン（３１，３２，４１）の引き出し方を変えることで、ドライバチップ（２０）及び信号ライン（３１，３２，４１）を配置するフィルム上のスペースを有効活用することができる。これにより、ディスプレイモジュールの狭額縁化を安価に実現することができる。

【0024】

本発明に係るデータ出力装置（１０）において、ドライバチップ（２０）は、接続端子（２１）が４行以上で配置されていることが好ましい。この場合に、前記した「ある行」を第１行目とした場合に、奇数行に属する複数の接続端子（２１）には、信号ライン（３１）が出力端子（１３）に向かう方向に引き出されるように接続されたものが含まれることが好ましい。また、偶数行に属する複数の接続端子（２１）には、信号ラインが接続されていないか、又は、信号ライン（３２）が奇数行に属する接続端子（２１）に接続された信号ライン（３１）とは異なる方向に引き出されるように接続されたものが含まれることが好ましい。このように、ドライバチップ（２０）上に接続端子（２１）を４行以上で配置するとともに、奇数行と偶数行の接続端子（２１）とで信号ライン（３１，３２）の引き出し方を変えることで、フィルム上のスペースをより効率的に利用できるようになる。

【0025】

本発明に係るデータ出力装置（１０）において、前記ある行の次に出力端子（１３）に近い行に属する接続端子（２１）に接続された複数の信号ライン（３２）には、出力端子（１３）から離れる方向に接続端子（２１）から引き出され、その後出力端子（１３）へと向かう方向に配線されたものが含まれていてもよい。これにより、ドライバチップ（２０）の背後側（出力端子とは反対側）のスペースを有効活用できる。

【0026】

本発明に係るデータ出力装置（１０）において、前記ある行の次に出力端子（１３）に近い行に属する接続端子（２１）に接続された複数の信号ライン（３２）には、出力端子（１３）の並び方向（ｘ軸方向）と平行な方向に接続端子（２１）から引き出され、その後出力端子（１３）へと向かう方向に配線されたものが含まれていてもよい。これにより、ドライバチップ（２０）の側方のスペースを有効活用できる。

【0027】

本発明に係るデータ出力装置（１０）において、ドライバチップ（２０）の複数の接続端子（２１）からディスプレイパネルへの出力端子（１３）へ向かう方向（ｙ軸方向）に平行な仮想線を引いた場合に、各接続端子（２１）は、この仮想線が他の接続端子（２１）と重ならないように配置されていることが好ましい。つまり、各行において、接続端子（２１）は互い違いとなるようにオフセット配置されている。これにより、全ての信号ライン（３１，３２，４１）が干渉しないように、各接続端子（２１）から信号ライン（３１，３２，４１）を引き出し易くなる。

【0028】

本発明の第２の側面は、ディスプレイモジュールに関する。本発明に係るディスプレイモジュールは、前述した第１の側面に係るデータ出力装置（１０）と、出力端子（１３）を介して信号ライン（３１，３２，４１）が接続されたディスプレイパネルを備える。

【発明の効果】

【0029】

本発明によれば、ＣＯＧ実装で使われる多数のソースドライバ出力チャンネルを有するチップを、１層配線構造のＣＯＦに実装する技術を提供することで、安価に狭額縁ディスプレイが実現することができる。また、ＣＯＧ実装用に設計されたチップを、設計変更なしにＣＯＦ実装ができるため、半導体メーカの開発費を抑制することができ、パネルメーカやＰＣメーカではチップの再評価時間やコストを抑制することができる。

【0030】

また、従来、ドライバの個数が削減された場合にはディスプレイパネルの狭額縁化が困難であったが、本発明によればディスプレイパネルの狭額縁化を安価に実現することができる。例えば、１４インチのＦＨＤパネルにおいて、従来技術では額縁サイズが７．２ｍｍであったものが５．６ｍｍまで削減可能になり、額縁サイズを２０～３０％程度削減できる。

【図面の簡単な説明】

【0031】

【図1】［従来技術］図１は、タイミングコントローラとソースドライバが分離されたディスプレイモジュールの全体構成を示したブロック図である。

【図2】［従来技術］図２は、タイミングコントローラとソースドライバが一体化されたディスプレイモジュールの全体構成を示したブロック図である。

【図3】［従来技術］図３は、タイミングコントローラとソースドライバが一体化されたディスプレイモジュールの全体構成を示したブロック図である。

【図4】［従来技術］図４は、タイミングコントローラとソースドライバが分離されたディスプレイモジュールにおいて、ディスプレイパネルのアクティブ領域と額縁領域を示す図である。

【図5】［従来技術］図５は、タイミングコントローラとソースドライバが一体化されたディスプレイモジュールにおいて、ディスプレイパネルのアクティブ領域と額縁領域を示す図である。

【図6】［従来技術］図６は、ディスプレイパネルのソースラインの従来の配線方式を示す図である。

【図7】［従来技術］図７は、図６に示したディスプレイパネルの中央から左側半分を拡大した図であり、従来の配線方式において額縁領域のサイズがどのように求められるか説明するための図である。

【図8】［従来技術］図８は、多チャンネルソースドライバ出力を有するドライバチップのＣＯＦ実装の構成を示すための図である。

【図9】［従来技術］図９は、２層配線構造を有するフィルムを利用したＣＯＦ実装の構成を示すための図である。

【図10】［本発明］図１０は、本発明の第１の実施形態を示した図である。

【図11】［本発明］図１１は、本発明の第２の実施形態を示した図である。

【図12】［本発明］図１２は、本発明の第３の実施形態を示した図である。

【発明を実施するための形態】

【0032】

以下、図面を用いて本発明を実施するための形態について説明する。本発明は、以下に説明する形態に限定されるものではなく、以下の形態から当業者が自明な範囲で適宜変更したものも含む。本発明は、以下に説明する各実施形態を適宜組み合わせることもできるし、各実施形態を単独で利用することもできる。

【0033】

［第１の実施形態］
図１０は、本発明の第１の実施形態を示している。本実施形態は、狭額縁液晶パネルをＣＯＦ技術にて実現するためのＣＯＦモジュール１０に関する。ＣＯＦモジュール１０は、例えばノートパソコンやタブレットパソコンに適用することができ、液晶パネルの狭額縁化に貢献するものである。

【0034】

図１０に示されるように、ＣＯＦモジュール１０は、基本的に、フィルム１１と、ドライバチップ２０、複数の信号ライン３１，３２，４１，５１を含んで構成されている。信号ラインには、ソースライン３１，３２と、ゲート信号駆動ライン４１と、映像信号や電力の入力ライン５１が含まれる。このＣＯＦモジュール１０において、ドライバチップ２０と複数の信号ライン３１，３２，４１，５１は、配線回路基板として機能するフィルム１１の上に実装される。フィルム１１は特に制限されず、公知のものを適宜採用できる。

【0035】

ドライバチップ２０は、タイミングコントローラ（ＴＣＯＮ）とソースドライバ（ＳＤ）とが統合されたものであり、ディスプレイパネルのソースラインに対して描画データを出力する機能と、その描画データを出力するタイミングを制御する機能を担う。図８に示した例では、ドライバチップ２０がタイミングコントローラとソースドライバの両方の機能を担うものであるため、このドライバチップ２０にソースライン３１，３２に加えてゲート信号駆動ライン４１が接続されている。ただし、ドライバチップ２０を、単にソースドライバの機能のみを持つものとし、タイミングコントローラを別に存在させてもよい。ドライバチップ２０がソースドライバとしてのみ機能する場合には、ゲート信号駆動ライン４１は別途設けられたタイミングコントローラに接続すればよい。

【0036】

タイミングコントローラ（ドライバチップ２０の機能の一部）は、ＣＰＵやＧＰＵなどのプロセッサから送られる描画データを入力としディスプレイパネルのタイミングコントロールや画像処理を行う。ソースドライバ（ドライバチップ２０の機能の一部）は、ディスプレイパネルのソースラインを駆動するための回路である。ソースドライバは、タイミングコントローラからの描画データを入力としディスプレイパネルの仕様に合わせて描画データをアナログ出力する。ソースドライバは、複数のソースラインに接続されており、各ソースラインに駆動電圧（階調表示電圧）を印加する。ディスプレイモジュールには、一つのディスプレイパネルに対して複数のソースドライバを備え付けることもできるが、部品点数削減及び消費電力削減の観点から、一つのディスプレイパネルに対してソースドライバを一つのみ備え付けることが好適である。また、図示は省略するが、ディスプレイモジュールは、ソースドライバの他に、ディスプレイパネルのゲートラインを駆動するゲートドライバを備えていてもよい。ゲートドライバは、ＴＦＴ（Thin Film Transistor）をオンするための走査信号を各ゲートラインに順次印加する。ゲートドライバによってゲートラインに操作信号が印加されてＴＦＴがオン状態のときに、ソースドライバからソースラインに駆動電圧が印加されると、それらの交点に位置する表示素子に電荷が蓄積される。これにより、表示素子の光透過率がソースラインに印加された駆動電圧に応じて変化して、表示素子を介した画像表示が行われる。

【0037】

なお、ディスプレイパネルは、一般的に、ソースライン、ゲートライン、及び表示画素によって構成される。ソースラインは、ガラスなどで構成されたパネル基板上に、所定の間隔を空けて互いに平行に複数本設けられている。ゲートラインは、同じパネル基板上に、ソースラインと直交する方向に沿って、所定の間隔を空けて互いに平行に複数本設けられている。表示画素は、ソースラインとゲートラインとの各交差点に設けられている。各表示画素には、スイッチング素子としてのＴＦＴが接続されている。例えば、ＦＨＤの液晶パネルの場合、ソースラインは１９２０×３（ＲＧＢ）ライン必要となり、ゲートラインは１０８０ライン必要となる。

【0038】

図１０に示したように、フィルム１１上には、複数の入力端子１２と複数の出力端子１３が設けられている。フィルム１１が矩形状であると想定した場合、複数の入力端子１２は、フィルム１１の下辺にｘ軸方向に沿って並べて設けられ、複数の出力端子１３は、フィルム１１の上辺にｘ軸方向に沿って並べて設けられる。なお、ここにいうフィルム１１の上辺とは、ディスプレイパネル側の辺であり、フィルム１１の下辺とはディスプレイパネルとは反対側の辺である。入力端子１２には、プロセッサから映像信号を受信するための入力ライン５１や、電源から電力を受け取るための入力ライン５１が接続される。出力端子１３出力端子１３は、ドライバチップ２０で処理された映像信号をディスプレイパネルへ出力するためのものであり、出力端子１３にはディスプレイパネルのゲートラインやソースラインが接続される。

【0039】

また、ドライバチップ２０には、フィルム１１上の入力端子１２及び出力端子１３と電気的に接続するための複数の接続端子２１，２２，２３を備える。複数の接続端子には、複数のソース接続端子２１、複数のゲート接続端子２２、及び複数の入力接続端子２３が含まれる。各ソース接続端子２１は、ソースライン３１，３２によって、出力端子１３に電気的に接続されている。すなわち、ソースライン３１，３２の一端はソース接続端子２１に接続され、ソースライン３１，３２の他端が出力端子１３に接続されることになる。また、各ゲート接続端子２２は、ゲート信号駆動ライン４１によって、出力端子１３に電気的に接続されている。すなわち、ゲート信号駆動ライン４１の一端はゲート接続端子２２に接続され、ゲート信号駆動ライン４１の他端が出力端子１３に接続されることになる。また、各入力接続端子２３は、入力用の信号ラインによって、出力端子１３に接続されている。ドライバチップ２０が矩形状であると想定した場合、ゲート接続端子２２と入力接続端子２３は、フィルム１１の下辺にｘ軸方向に沿って並べて設けられる。一方で、ソース接続端子２１は、ドライバチップ２０上の平面領域に、複数行に並べて配置されている。

【0040】

ソース接続端子２１の配置について具体的に説明する。図１０に示されるように、ソース接続端子２１は、複数行に並べて配置される。図１０に示した例では、ソース接続端子２１は４行に並べられている。図１０ではソース接続端子２１の行の概念をわかり易くするために、ソース接続端子２１の第１行目を白色、第２行目を黒色、第３行目を白色、第４行目を黒色とし、奇数行を白色、偶数行を黒色で示している。なお、ソース接続端子２１の第１行目は、出力端子１３に最も近い位置に形成された行であり、第２行目、第３行目、第４行目はこの順で出力端子１３との距離が離れていく。ソース接続端子２１の行は、図１０のｘ軸方向に沿って延びており、この各行がｙ軸方向に段をなしているといえる。

【0041】

また、各行に属するソース接続端子２１は、それぞれ互い違いとなるようにオフセット配置されている。すなわち、各ソース接続端子２１の中心を通るようにｙ軸に平行な仮想線を引いたとき、各仮想線が他のソース接続端子２１と重ならないようにすることが好ましい。言い換えると、ある行に属するソース接続端子２１間のｘ軸方向における間隔（ピッチ）は、ソース接続端子２１の横幅のＮ倍以上（Ｎはソース接続端子２１の行数）とすることが好ましい。これにより、各ソース接続端子２１からソースライン３１，３２を引き出しやすくなる。

【0042】

ここで、本実施形態では、第１行目と第３行目に属する複数のソース接続端子２１に接続されたものを第１のソースライン群３１という。この第１のソースライン群３１は、ソース接続端子２１から出力端子１３に向かって引き出されて、そのまま出力端子１３に接続されている。特に、第１行目に属するソース接続端子２１から引き出された第１のソースライン群３１は、すべて、一直線状に出力端子１３に向かって延びている。なお、第３行目に属するソース接続端子２１から引き出された第１のソースライン群３１には、第２行目のソース接続端子２１を避けるために迂回するように配線されているものも含まれているが、一直線状に出力端子１３に向かって延びているものも含まれている。

【0043】

一方で、本実施形態では、第２行目と第４行目に属する複数のソース接続端子２１に接続されたものを第２のソースライン群３２という。第２のソースライン群３２は、第２行目と第４行目に属するソース接続端子２１から一旦出力端子１３から離れる方向に向かって引き出されている。第２のソースライン群３２は、このように出力端子１３から離れる方向に向かってソース接続端子２１から引き出されてｙ軸と平行に進んだ後、左右（ｘ軸方向）の外側に向かって進み、さらにその後出力端子１３に向かってｙ軸方向と平行に進むように配線されることとなる。このとき、第２のソースライン群３２は、少なくとも第１行目の複数のソース接続端子２１よりも左右外側まで進んだ後に、他のソースライン３１，３２と干渉しないように、出力端子１３に向かって一直線状に進むように配線されている。なお、第２行目に属するソース接続端子２１から引き出された第２のソースライン群３２には、第３行目のソース接続端子２１を避けるために迂回するように配線されているものも含まれている。このように、本実施形態では、奇数行に属するソース接続端子２１（白色）と偶数行に属するソース接続端子２１（黒色）とでソースライン３１，３２の引き出し方向を異ならせている。

【0044】

また、図１０に示したように、第１行目及び第３行目のソース接続端子２１については、その全てから第１のソースライン群３１が引き出されている。一方で、第２行目及び第４行目のソース接続端子２１については、その全てから第２のソースライン群３２が引き出されているわけではなく、ドライバチップ２０の左右外側寄りに位置する幾つかのソース接続端子２１に限り第２のソースライン群３２が引き出されている。図示した例では、第２行目及び第４行目のソース接続端子２１のうち、各行につき、左右それぞれ４つ（各行合計８つ）のソース接続端子２１に限り第２のソースライン群３２が引き出されている。このように、必ずしも、すべてのソース接続端子２１に対してソースライン３１，３２を接続する必要はない。なお、第２行目及び第４行目について、第２のソースライン群３２を接続するソース接続端子２１の数は、上記した左右４つずつに限られず、例えば左右２つずつであってもよいし、左右５つ以上であってもよい。その数は適宜調整可能である。

【0045】

図１０に示したように、フィルム１１上において、出力端子１３に向かう方向に引き出す第１のソースライン群３１と、出力端子１３から離れる方向に引き出す第２のソースライン群３２を設けることで、ドライバチップ２０のソース接続端子２１のピッチが例えば１０ｕｍであっても、フィルム１１上で配線する配線ピッチは２倍の２０ｕｍにすることができる。第２のソースライン群３２は、一旦下部方向に引き出した後、横方向に進み、その後上部方向に進むように配線することで、ディスプレイパネルパネルのソースラインに接続することができる。次に第１のソースライン群３１は、フィルム１１上で、上部方向に引き出す配線のみが存在する。ドライバチップ２０のソース接続端子２１のピッチが例えば１０ｕｍの場合、フィルム１１上で配線する配線ピッチは２倍の２０ｕｍになるように、例えば１段飛ばしにて上部方向に引き出す。なお、ドライバチップ２０の下部方向には、ドライバチップ２０に入力される映像入力ライン、電源入力ライン等５１の配線が存在するため、第１及び第２のソースライン群３１，３２を引き出すことはできない。

【0046】

例えば、ＣＯＧ実装された多チャンネルのドライバチップ２０全体の出力端子１３のチャンネル数を２８８０チャンネルとすると、第２のソースライン群３２は左右それぞれ例えば８００チャンネルとし、第１のソースライン群３１は中央部の例えば６４０チャンネルとして、合計２２４０チャンネルのソースラインを引き出すことができる。例えばＦＨＤパネルにおいて、マルチプレクサ構成を有するＬＴＰＳパネルやＯＸＩＤＥパネルは１９２０チャンネルのソースラインをドライバチップ２０から引き出すことが必要であるが、本実施形態で２２４０チャンネル引き出せれば対応が可能になる。これにより、ＣＯＧ実装で使われる多数のソースドライバ出力チャンネルを有するチップを、１層配線構造のＣＯＦに実装することが可能となり、安価に狭額縁ディスプレイが実現できる。

【0047】

なお、図１０に示されるように、ドライバチップ２０の下辺側には複数のゲート接続端子２２が設けられている。このゲート接続端子２２には、それぞれゲート信号駆動ライン４１が接続されている。ゲート信号駆動ライン４１は、一旦出力端子１３から離れる方向に向かってゲート接続端子２２から引き出されている。また、ゲート信号駆動ライン４１は、このように出力端子１３から離れる方向に向かってゲート接続端子２２から引き出された後、左右外側に向かって進み、さらにその後出力端子１３に向かって進むように配線されることとなる。ゲート信号駆動ライン４１は、最終的には、複数の出力端子１３のうち、複数のソースライン３１，３２が接続された出力端子１３よりもさらに左右の外側に位置する出力端子１３（Gate Output）に対して接続される。

【0048】

［第２の実施形態］
続いて、図１１を参照して、本発明の第２の実施形態に係るＣＯＦモジュール１０ついて説明する。第２の実施形態については、前述した第１の実施形態と異なる点を中心に説明を行う。第２の実施形態のいては、第１の実施形態と同じ要素について同じ符号を付することでその説明を割愛する。

【0049】

第２の実施形態に係るＣＯＦモジュール１０では、第１の実施形態で説明した第２のソースライン群３２は用いられていない。このため、第２の実施形態では、ディスプレイパネルのソースラインへの映像信号の出力を、第１のソースライン群３１のみで実現する。すなわち、図１１に示されるように、第１行目と第３行目に属するソース接続端子２１からは全て第１のソースライン群３１が引き出されているが、第２行目と第４行目に属するソース接続端子２１には何も信号ラインが接続されていない。その他の構成要素については、第２の実施形態は第１の実施形態と同じである。

【0050】

例えば、ＣＯＧ実装された多チャンネルソースドライバのチャンネル数を２８８０チャンネルとすると、第１のソースライン群３１は全２８８０チャンネルの半分のチャンネルが上部方向に引き出されるため、合計１４４０チャンネルのソースラインを引き出すことができる。例えばＦＨＤパネルにおいて、ＣＯＦモジュール１０を２つ搭載した場合、デュアルゲート構成を有するディスプレイパネルは、ドライバチップ２０からソースラインを２８００チャンネル引き出すことが必要になる。この場合、本実施形態に係るＣＯＦモジュール１０を２つディスプレイパネルに接続することで、狭額縁ディスプレイを実現できる。

【0051】

［第３の実施形態］
続いて、図１２を参照して、本発明の第３の実施形態に係るＣＯＦモジュール１０ついて説明する。第３の実施形態についても、前述した第１の実施形態と異なる点を中心に説明を行う。

【0052】

第３の実施形態においては、第２行目と第４行目に属するソース接続端子２１のうち、最も左右の外側に位置するソース接続端子２１のみから第２のソースライン群３２が引き出されている。第２のソースライン群３２は、各ソース接続端子２１から真横（ｘ軸方向）に向かって引き出された後、出力端子１３に向かって直線状に配線されている。このように、第３の実施形態において、第２のソースライン群３２は、フィルム１１上を横方向と上部方向に向かって配線された部分のみを有し、下部方向に向かって配線された部分は有していない。この場合、ＣＯＦモジュール１０上下方向（ｙ軸方向）の面積を削減することができ、ＣＯＦモジュール１０の面積の低減とコスト削減が可能になる。

【0053】

以上、本願明細書では、本発明の内容を表現するために、図面を参照しながら本発明の実施形態の説明を行った。ただし、本発明は、上記実施形態に限定されるものではなく、本願明細書に記載された事項に基づいて当業者が自明な変更形態や改良形態を包含するものである。

【符号の説明】

【0054】

１０…ＣＯＦモジュール（データ出力装置）
１１…フィルム
１２…入力端子
１３…出力端子
２０…ドライバチップ
２１…ソース接続端子
２２…ゲート接続端子
２３…入力接続端子
３１…第１のソースライン群（信号ライン）
３２…第２のソースライン群（信号ライン）
４１…ゲート信号駆動ライン（信号ライン）
５１…入力ライン

【要約】

【課題】安価な狭額縁ディスプレイを提供する。
【解決手段】ＣＯＦモジュール１０であって、複数の接続端子２１を有するドライバチップ２０と、一端がドライバチップ２０の接続端子２１に接続され他端がディスプレイパネルへの出力端子１３に接続された複数の信号ライン３１，３２を備える。ドライバチップ２０は、接続端子２１が複数行に並んで配置されている。ある行に属する複数の接続端子２１には、第１のソースライン群３１が出力端子１３に向かう方向に引き出されるように接続されたものが含まれる。ある行の次に出力端子１３に近い行に属する接続端子２１には、信号ラインが接続されていないか、又は、第２のソースライン群３２が第１のソースライン群３１とは異なる方向に引き出されるように接続されたものが含まれる。
【選択図】図１０

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】