特許 7110182 液晶表示パネルおよび電子機器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-07-22

(45)【発行日】2022-08-01

(54)【発明の名称】液晶表示パネルおよび電子機器

(51)【国際特許分類】

   G02F 1/1368 20060101AFI20220725BHJP

   G09F 9/30 20060101ALI20220725BHJP

   H01L 21/336 20060101ALI20220725BHJP

   H01L 29/786 20060101ALI20220725BHJP

【ＦＩ】

G02F1/1368

G09F9/30 338

H01L29/78 619B

H01L29/78 616A

H01L29/78 617M

【請求項の数】 12

(21)【出願番号】P 2019515199

(86)(22)【出願日】2018-04-05

(86)【国際出願番号】 JP2018014584

(87)【国際公開番号】W WO2018198710

(87)【国際公開日】2018-11-01

【審査請求日】2021-02-18

(31)【優先権主張番号】P 2017087947

(32)【優先日】2017-04-27

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000002185

【氏名又は名称】ソニーグループ株式会社

(73)【特許権者】

【識別番号】316005926

【氏名又は名称】ソニーセミコンダクタソリューションズ株式会社

(74)【代理人】

【識別番号】110001357

【氏名又は名称】弁理士法人つばさ国際特許事務所

(72)【発明者】

【氏名】徳増 広大

(72)【発明者】

【氏名】稲毛 信弥

(72)【発明者】

【氏名】小田 信彦

(72)【発明者】

【氏名】甲斐田 昌宏

(72)【発明者】

【氏名】津野 仁志

【審査官】右田 昌士

(56)【参考文献】

【文献】特開２０１１－２２１０７１（ＪＰ，Ａ）

【文献】特開２０１２－１９８３８６（ＪＰ，Ａ）

【文献】特開２０１１－２２１１１９（ＪＰ，Ａ）

【文献】特開２００１－２６４８１６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０２Ｆ １／１３６８

Ｇ０９Ｆ ９／３０

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／７８６

(57)【特許請求の範囲】

【請求項1】

対向する駆動基板および対向基板と、
前記駆動基板と前記対向基板との間に設けられ、ＶＡ（Vertical Alignment：垂直配向）モード，ＴＮ（Twisted Nematic）モード，ＥＣＢ（Electrically controlled birefringence）モード，ＦＦＳ（Fringe Field Switching）モードまたはＩＰＳ（In Plane Switching）モードにより駆動される液晶層とを備え、
前記駆動基板は、
支持基板と、
前記液晶層と対向する前記支持基板の面側に設けられ、チャネル領域、前記チャネル領域の両側に設けられたソース領域およびドレイン領域を含む半導体膜を有し、前記液晶層を画素毎に駆動するトランジスタと、
前記半導体膜の前記チャネル領域を覆うとともに、前記半導体膜に電気的に接続された第１電極と、第１誘電体膜を間にして前記第１電極に対向する第２電極と、第２誘電体膜を間にして前記第２電極に対向するとともに、前記第１電極に電気的に接続された第３電極とを有する前記トランジスタの上方に設けられた保持容量と、
平面視で、前記第３電極に重なる位置に配置され、前記保持容量を間にして前記半導体膜に対向するとともに、前記ソース領域と電気的に接続された配線と、
前記配線と前記第３電極との間に設けられ、前記第２電極に電気的に接続された遮蔽電極と
を有する液晶表示パネル。

【請求項2】

前記遮蔽電極は、遮光性材料により構成されている
請求項１に記載の液晶表示パネル。

【請求項3】

更に、前記遮蔽電極および前記第２電極を接続する接続配線を含む
請求項１に記載の液晶表示パネル。

【請求項4】

前記接続配線は、前記配線と同層に設けられている
請求項３に記載の液晶表示パネル。

【請求項5】

前記配線は信号線電位に保持され、
前記接続配線には共通電位が供給される
請求項３に記載の液晶表示パネル。

【請求項6】

更に、前記トランジスタに設けられたゲート電極と、
前記半導体膜を間にして、前記ゲート電極に対向する走査線とを含む
請求項１に記載の液晶表示パネル。

【請求項7】

前記半導体膜は、前記チャネル領域に隣接するＬＤＤ（Lightly Doped Drain）領域をさらに有する
請求項１に記載の液晶表示パネル。

【請求項8】

前記ゲート電極は、前記半導体膜に近い位置から順に、ポリシリコンを含む第１導電膜と、遮光性を有する第２導電膜とを有する
請求項６に記載の液晶表示パネル。

【請求項9】

更に、前記第３電極を覆う遮光膜を含む
請求項１に記載の液晶表示パネル。

【請求項10】

前記第１電極、前記第２電極および前記第３電極はポリシリコンを含む
請求項１に記載の液晶表示パネル。

【請求項11】

前記遮蔽電極は、前記半導体膜の少なくとも前記チャネル領域および前記ＬＤＤ領域を覆う
請求項７に記載の液晶表示パネル。

【請求項12】

液晶表示パネルを備え、
前記液晶表示パネルは、
対向する駆動基板および対向基板と、
前記駆動基板と前記対向基板との間に設けられ、ＶＡ（Vertical Alignment：垂直配向）モード，ＴＮ（Twisted Nematic）モード，ＥＣＢ（Electrically controlled birefringence）モード，ＦＦＳ（Fringe Field Switching）モードまたはＩＰＳ（In Plane Switching）モードにより駆動される液晶層とを有し、
前記駆動基板は、
支持基板と、
前記液晶層と対向する前記支持基板の面側に設けられ、チャネル領域、前記チャネル領域の両側に設けられたソース領域およびドレイン領域を含む半導体膜を有し、前記液晶層を画素毎に駆動するトランジスタと、
前記半導体膜の前記チャネル領域を覆うとともに、前記半導体膜に電気的に接続された第１電極と、第１誘電体膜を間にして前記第１電極に対向する第２電極と、第２誘電体膜を間にして前記第２電極に対向するとともに、前記第１電極に電気的に接続された第３電極とを有する前記トランジスタの上方に設けられた保持容量と、
平面視で、前記第３電極に重なる位置に配置され、前記保持容量を間にして前記半導体膜に対向するとともに、前記ソース領域と電気的に接続された配線と、
前記配線と前記第３電極との間に設けられ、前記第２電極に電気的に接続されるとともに、前記半導体膜の少なくとも前記チャネル領域を覆う遮蔽電極とを含む
電子機器。

【発明の詳細な説明】

【技術分野】

【0001】

本技術は、トランジスタおよび保持容量を有する液晶表示パネルおよび電子機器に関する。

【背景技術】

【0002】

例えばプロジェクタ（投射型表示装置）等には、光変調素子（ライトバルブ）として液晶表示パネルが用いられている。液晶表示パネルは、画素電極と対向基板との間に液晶層を有しており、画素電極の電位が、保持容量に一時的に保持されるようになっている（例えば、特許文献１，２）。

【先行技術文献】

【特許文献】

【0003】

【文献】特開２０１３－８００４０号公報

【文献】特開２０１０－２３７６８７号公報

【発明の概要】

【0004】

このような液晶表示パネルでは、複数の配線間でのカップリングに起因して画質不良が発生するおそれがある。

【0005】

したがって、画質不良の発生を抑えることが可能な液晶表示パネルおよび電子機器を提供することが望ましい。

【0006】

本技術の一実施の形態の液晶表示パネルは、対向する駆動基板および対向基板と、駆動基板と対向基板との間に設けられ、ＶＡ（Vertical Alignment：垂直配向）モード，ＴＮ（Twisted Nematic）モード，ＥＣＢ（Electrically controlled birefringence）モード，ＦＦＳ（Fringe Field Switching）モードまたはＩＰＳ（In Plane Switching）モードにより駆動される液晶層とを備えたものであり、駆動基板は、支持基板と、液晶層と対向する支持基板の面側に設けられ、チャネル領域、チャネル領域の両側に設けられたソース領域およびドレイン領域を含む半導体膜を有し、液晶層を画素毎に駆動するトランジスタと、半導体膜のチャネル領域を覆うとともに、半導体膜に電気的に接続された第１電極と、第１誘電体膜を間にして第１電極に対向する第２電極と、第２誘電体膜を間にして第２電極に対向するとともに、第１電極に電気的に接続された第３電極とを有するトランジスタの上方に設けられた保持容量と、平面視で、第３電極に重なる位置に配置され、保持容量を間にして半導体膜に対向するとともに、ソース領域と電気的に接続された配線と、配線と第３電極との間に設けられ、第２電極に電気的に接続されるとともに、半導体膜の少なくともチャネル領域を覆う遮蔽電極とを有するものである。

【0007】

本技術の一実施の形態の電子機器は、上記本技術の一実施の形態の液晶表示パネルを備えたものである。

【0008】

本技術の一実施の形態の液晶表示パネルおよび電子機器では、互いに平面視で重なる位置に配置された第１電極、第２電極および第３電極により保持容量が構成される。ここで、所定の電位が供給される配線と、保持容量を構成する第３電極との間に遮蔽電極が設けられているので、配線から第３電極へのカップリングの影響が抑えられる。

【0009】

本技術の一実施の形態の液晶表示パネルおよび電子機器によれば、第３電極と配線との間に遮蔽電極を設けるようにしたので、配線から第３電極へのカップリングの影響を抑えることができる。よって、画質不良の発生を抑えることが可能となる。

【0010】

尚、上記内容は本開示の一例である。本開示の効果は、上述したものに限らず、他の異なる効果であってもよいし、更に他の効果を含んでいてもよい。

【図面の簡単な説明】

【0011】

【図1】本技術の一実施の形態に係る液晶表示パネルの概略構成を表す断面模式図である。

【図2】図１に示した駆動基板の概略構成を表す平面模式図である。

【図3】図２に示したＩＩＩ－ＩＩＩ線に沿った断面模式図である。

【図4】図２に示したＩＶ－ＩＶ線に沿った断面模式図である。

【図5】図２に示した遮蔽電極の平面構成を信号線とともに表す平面模式図である。

【図6】比較例１に係る駆動基板の概略構成を表す断面模式図である。

【図7】比較例２に係る駆動基板の概略構成を表す断面模式図である。

【図8】図２に示した保持容量と図６に示した保持容量のリーク電流を表す図である。

【図9A】図２に示した駆動基板と図７に示した駆動基板の縦クロストークを表す図である。

【図9B】図９Ａに示したクロストーク値について説明するための図である。

【図10】図１に示した液晶表示パネルが適用される投射型表示装置の構成を表す図である。

【図11】図１０に示した光変調素子の全体構成を表す模式図である。

【図12】図１１に示した画素の画素回路の一例を表す図である。

【発明を実施するための形態】

【0012】

以下、本技術の実施の形態について、図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．実施の形態
第３電極と信号線（配線）との間に遮蔽電極を有する液晶パネル
２．適用例
投射型表示装置

【0013】

〔実施の形態〕
（構成）
図１は、本技術の一実施の形態に係る液晶表示パネル１の模式的な断面構成を表したものである。この液晶表示パネル１は、例えば、投射型表示装置（後述の図１０の投射型表示装置２００）の光変調素子として用いられるものである。液晶表示パネル１は、互いに対向する駆動基板１０および対向基板２０の間に液晶層３０を有している。

【0014】

駆動基板１０と液晶層３０との間には、駆動基板１０に近い位置から、平坦化層１０Ｐ，画素電極１０Ｅ、保護層１０Ｃおよび配向膜１０ＡＦがこの順に設けられている。対向基板２０と液晶層３０との間には、対向基板２０に近い位置から、対向電極２０Ｅおよび配向膜２０ＡＦがこの順に設けられている。駆動基板１０および対向基板２０の互いの対向面と反対の面には、それぞれ偏光板１０ＰＺ，２０ＰＺが貼り合わされている。

【0015】

図２は、駆動基板１０の模式的な平面構成を表したものであり、図３は、図２に示したＩＩＩ－ＩＩＩ線に沿った断面構成、図４は、図２に示したＩＶ－ＩＶ線に沿った断面構成をそれぞれ表している。駆動基板１０は、支持基板１１上に、例えば、走査線ＷＳＬ、トランジスタＴｒ、保持容量Ｃｓ、遮光膜１７、遮蔽電極１８および信号線ＤＴＬ（配線）をこの順に有している。走査線ＷＳＬとトランジスタＴｒとの間に第１層間絶縁膜ＩＡ、トランジスタＴｒと保持容量Ｃｓとの間に第２層間絶縁膜ＩＢ、保持容量Ｃｓと遮蔽電極１８との間に第３層間絶縁膜ＩＣ、遮蔽電極１８と信号線ＤＴＬとの間に第４層間絶縁膜ＩＤが、それぞれ設けられている。支持基板１１は、例えば石英，ガラス，シリコンまたはプラスチックフィルムなどの板状部材により構成されている。

【0016】

支持基板１１上に設けられた走査線ＷＳＬは、所定の方向（例えば、図２のＸ方向およびＹ方向）に沿って延在している。走査線ＷＳＬは、例えばタングステンシリサイド（ＷＳｉ）などの低反射率材料により構成されている。走査線ＷＳＬには、導電性を有するシリサイド系半導体材料を用いることが好ましい。タングステン（Ｗ），チタン（Ｔｉ），モリブデン（Ｍｏ），クロム（Ｃｒ）およびタンタル（Ｔａ）あるいはこれらのシリサイド化合物等により走査線ＷＳＬを構成するようにしてもよい。走査線ＷＳＬの厚み（図３，４のＹ方向の大きさ）は、例えば、２００ｎｍである。走査線ＷＳＬは、例えば３０ｎｍ～４００ｎｍの厚みを有している。

【0017】

第１層間絶縁膜ＩＡは、走査線ＷＳＬを覆い、支持基板１１の全面にわたって設けられている。第１層間絶縁膜ＩＡは、例えばＣＭＰ（Chemical Mechanical Polishing）処理等により平坦化されていることが好ましい。第１層間絶縁膜ＩＡが平坦化されていることにより、上層のパターンを形成する際の加工性が高まる。したがって、歩留まりを向上させることが可能となる。第１層間絶縁膜ＩＡは、例えば酸化シリコン（ＳｉＯ₂）により構成されている。

【0018】

トランジスタＴｒは、第１層間絶縁膜ＩＡ上に、半導体膜１２、ゲート絶縁膜１３およびゲート電極１４をこの順に有している。このトランジスタＴｒは、例えばＬＤＤ（Lightly Doped Drain）構造を有するＴＦＴ素子である。このトランジスタＴｒにより、液晶層３０が画素毎に駆動されるようになっている。

【0019】

半導体膜１２は、第１層間絶縁膜ＩＡ上の選択的な領域に設けられ、所定の方向（例えば、図２のＹ方向）に延びている。半導体膜１２は、ゲート電極１４と対向するチャネル領域１２ａと、チャネル領域１２ａの両側に、チャネル領域１２ａに隣接して配置された一対のＬＤＤ領域１２ｂとを有している。ＬＤＤ領域１２ｂを設けることによりトランジスタＴｒオフ（ＯＦＦ）時のリーク電流を低減させることができる。一対のＬＤＤ領域１２ｂの外側（チャネル領域１２ａと反対側）には、半導体膜１２のソース・ドレイン領域が設けられている。半導体膜１２のソース領域は、信号線ＤＴＬに電気的に接続され、半導体膜１２のドレイン領域は、保持容量Ｃｓに電気的に接続されている。半導体膜１２は、例えば非晶質シリコンまたは結晶シリコン等により構成されている。ＬＤＤ領域１２ｂには、例えばｎ型の不純物が低濃度でドーピングされている。ソース・ドレイン領域は、例えばＬＤＤ領域１２ｂよりも高濃度のｎ型の不純物がドーピングされることにより、チャネル領域１２ａよりもその抵抗値が低くなっている（低抵抗化されている）。半導体膜１２のチャネル領域１２ａおよび一対のＬＤＤ領域１２ｂは、走査線ＷＳＬに対向する位置に配置されている。

【0020】

ゲート絶縁膜１３は、半導体膜１２とゲート電極１４とを電気的に絶縁するためのものであり、半導体膜１２とゲート電極１４との間に設けられている。ゲート絶縁膜１３は、例えば酸化シリコン（ＳｉＯ₂）または窒化シリコン（ＳｉＮ）により構成されている。このようなゲート絶縁膜１３は、例えば、熱酸化法またはＣＶＤ（Chemical Vapor Deposition）法により形成されている。

【0021】

ゲート電極１４は、ゲート絶縁膜１３上に所定のパターンで設けられている。このゲート電極１４は、例えば、半導体膜１２を幅方向（図２のＸ方向）に跨ぐように、平面視で「Ｈ」の形状を有している。具体的には、ゲート電極１４は、平面視で半導体膜１２のチャネル領域１２ａに重なるとともにＬＤＤ領域１２ｂを露出させる部分と、半導体膜１２の両側に、半導体膜１２と平行に延びる部分とにより構成されている。ゲート電極１４は、走査線ＷＳＬに対向しており、第１層間絶縁膜ＩＡに設けられた接続孔Ｈ３，Ｈ４を介して走査線ＷＳＬに電気的に接続されている。この接続孔Ｈ３，Ｈ４は、例えば、平面視で半導体膜１２の両側に配置されている。

【0022】

ゲート電極１４は、例えば、ゲート絶縁膜１３に近い位置から順に第１導電膜１４Ａおよび第２導電膜１４Ｂが積層された積層構造を有している。第１導電膜１４Ａは、例えば、リン（Ｐ）などの不純物を添加したポリシリコン膜により構成されている。第２導電膜１４Ｂは、例えばタングステンシリサイド膜等の低反射率材料により構成されている。第１導電膜１４Ａの厚みは、例えば４０ｎｍ～１０００ｎｍであり、第２導電膜１４Ｂの厚みは、例えば３０ｎｍ～４００ｎｍである。このように第１導電膜１４Ａを遮光性の第２導電膜１４Ｂとゲート絶縁膜１３との間に設けることにより、ゲート絶縁膜１３に対して第２導電膜１４Ｂを固定することができる。接続孔Ｈ３，Ｈ４には、少なくとも第２導電膜１４Ｂが埋設されていればよい。接続孔Ｈ３，Ｈ４に第２導電膜１４Ｂを設けることにより、半導体膜１２のチャネル領域１２ａおよびＬＤＤ領域１２ｂへの光の入射を抑えることができる。ゲート電極１４は、例えば以下のように形成する。まず、半導体膜１２のチャネル領域１２ａに対向する位置に第１導電膜１４Ａを形成する。続いて、ドライエッチングにより第１層間絶縁膜ＩＡに接続孔Ｈ３，Ｈ４を形成する。その後に、この接続孔Ｈ３，Ｈ４内を含む領域と、第１導電膜１４Ａ上とに第２導電膜１４Ｂを成膜する。これにより、ゲート電極１４が形成される。

【0023】

第２層間絶縁膜ＩＢは、ゲート電極１４を覆うようにして支持基板１１の全面に設けられている。この第２層間絶縁膜ＩＢは、第１層間絶縁膜ＩＡと同様に、例えば酸化シリコンにより構成されている。

【0024】

保持容量Ｃｓは、第２層間絶縁膜ＩＢ上の所定の領域に設けられ、トランジスタＴｒを覆っている。具体的には、保持容量Ｃｓは、半導体膜１２およびゲート電極１４と平面視で重なる位置に設けられ、少なくとも、半導体膜１２のチャネル領域１２ａおよびＬＤＤ領域１２ｂとゲート電極１４とを覆っている。保持容量Ｃｓは、例えば走査線ＷＳＬと同程度の幅を有しており、走査線ＷＳＬの一部と平面視で重なる位置に配置されている。半導体膜１２のチャネル領域１２ａおよびＬＤＤ領域１２ｂとゲート電極１４とは、その下面が走査線ＷＳＬに覆われ、その上面が保持容量Ｃｓに覆われている。

【0025】

この保持容量Ｃｓは、第２層間絶縁膜ＩＢ上に、第１電極１５Ａ、誘電体膜ＤＦＡ（第１誘電体膜）、第２電極１６、誘電体膜ＤＦＢ（第２誘電体膜）および第３電極１５Ｂをこの順に有するものである（図３，図４）。第１電極１５Ａ、第２電極１６および第３電極１５Ｂは、互いに平面視で重なる位置に配置され、第１電極１５Ａと第３電極１５Ｂとは、電気的に接続されている。即ち、この保持容量Ｃｓは、積層型の容量素子である。これにより、占有面積を抑えつつ、大きな保持容量を確保することが可能となる。

【0026】

第１電極１５Ａは、第２層間絶縁膜ＩＢに設けられた接続孔Ｈ１を介して半導体膜１２のドレイン領域に電気的に接続されている。したがって、この第１電極１５Ａには、画素電位が供給されるようになっている。第２電極１６は、誘電体膜ＤＦＡを間にして第１電極１５Ａに対向している。この第２電極１６は、遮蔽電極１８と電気的に接続されており、例えば、共通電位（Ｖｃｏｍ電位）が供給されるようになっている。第３電極１５Ｂは、第２電極１６を間にして第１電極１５Ａに対向しており、第３電極１５Ｂと第２電極１６との間に誘電体膜ＤＦＢが配置されている。第１電極１５Ａに電気的に接続された第３電極１５Ｂには、例えば画素電位が供給されるようになっている。第１電極１５Ａ、第２電極１６および第３電極１５Ｂは、例えばリン（Ｐ）などの不純物を添加したポリシリコン膜により構成されている。誘電体膜ＤＦＡ，ＤＦＢは、例えば窒化シリコン膜により構成されている。誘電体膜ＤＦＡ，ＤＦＢは、酸化シリコン膜よりも高い誘電率を有する絶縁膜により構成することが好ましい。誘電体膜ＤＦＡは、例えば、第２電極１６と同一の平面形状を有しており、誘電体膜ＤＦＢは、例えば、第３電極１５Ｂと同一の平面形状を有している。

【0027】

保持容量Ｃｓ上の遮光膜１７は、トランジスタＴｒへの光の照射を防ぐためのものである。この遮光膜１７は、例えば、第３電極１５Ｂと同じ平面形状を有しており、平面視で第３電極１５Ｂに重なる位置に設けられている。即ち、遮光膜１７は、半導体膜１２の少なくともチャネル領域１２ａおよびＬＤＤ領域１２ｂとゲート電極１４とを覆っている。遮光膜１７は、例えば、遮光性の高融点金属または高融点金属シリサイド化物により構成されている。遮光性の高融点金属としては、例えば、タングステンが挙げられ、遮光性の高融点金属シリサイド化物としては、例えば、タングステンシリサイドが挙げられる。

【0028】

第３層間絶縁膜ＩＣは、遮光膜１７および保持容量Ｃｓを覆って、支持基板１１の全面にわたり設けられている。第３層間絶縁膜ＩＣは、第１層間絶縁膜ＩＡ，第２層間絶縁膜ＩＢと同様に、例えば酸化シリコンにより構成されている。９０ｎｍ以上の厚みを有する第３層間絶縁膜ＩＣを設けることにより、耐圧不良の発生を抑えることができる。

【0029】

第３層間絶縁膜ＩＣは、例えば２０ｎｍ～３０ｎｍの厚みの窒化シリコン膜により構成するようにしてもよい。例えば酸化シリコン膜よりも高い誘電率を有する第３層間絶縁膜ＩＣを用いることにより、第３電極１５Ｂと遮蔽電極１８との間に容量が保持される。即ち、第３電極１５Ｂおよび遮蔽電極１８により、容量素子が構成される。

【0030】

図５は、保持容量Ｃｓおよび信号線ＤＴＬとともに、遮蔽電極１８の形状を表す平面模式図である。第３層間絶縁膜ＩＣ上の遮蔽電極１８は、保持容量Ｃｓと信号線ＤＴＬとの間に配置されている。保持容量Ｃｓの第２電極１６に電気的に接続された遮蔽電極１８には、例えば共通電位が供給されている。詳細は後述するが、本実施の形態では、この遮蔽電極１８が設けられているので、信号線ＤＴＬから保持容量Ｃｓ（第３電極１５Ｂ）へのカップリングの影響が抑えられる。

【0031】

遮蔽電極１８は、例えば、半導体膜１２の少なくともチャネル領域１２ａおよびＬＤＤ領域１２ｂとゲート電極１４とを覆っている。このような遮蔽電極１８は、例えば、遮光性の高融点金属または高融点金属シリサイド化物により構成されている。遮光性の高融点金属としては、例えば、タングステンが挙げられ、遮光性の高融点金属シリサイド化物としては、例えば、タングステンシリサイドが挙げられる。これにより、トランジスタＴｒへの光の照射を、より効果的に防ぐことができる。遮蔽電極１８の厚みは、例えば、７５ｎｍ～１２５ｎｍである。例えば、遮蔽電極１８は、１００ｎｍの厚みを有している。

【0032】

第４層間絶縁膜ＩＤは、遮蔽電極１８を覆って、支持基板１１の全面にわたり設けられている。第４層間絶縁膜ＩＤは、第１層間絶縁膜ＩＡ，第２層間絶縁膜ＩＢおよび第３層間絶縁膜ＩＣと同様に、例えば酸化シリコンにより構成されている。

【0033】

第４層間絶縁膜ＩＤ上の信号線ＤＴＬは、平面視で第３電極１５Ｂに重なる位置に配置されており、前述のように、信号線ＤＴＬと保持容量Ｃｓとの間に遮蔽電極１８が設けられている。この信号線ＤＴＬは、例えば半導体膜１２の延在方向と平行方向（図２のＹ方向）に延在しており、遮蔽電極１８を間にして、半導体膜１２に対向して設けられている。信号線ＤＴＬは、第４層間絶縁膜ＩＤ、第３層間絶縁膜ＩＣおよび第２層間絶縁膜ＩＢを貫通する接続孔Ｈ２を介して半導体膜１２のソース領域に電気的に接続されている。信号線ＤＴＬは、信号線電位が供給されるようになっている。信号線ＤＴＬは、例えばタングステンシリサイド（ＷＳｉ），アルミニウム（Ａｌ），チタン（Ｔｉ）または銅（Ｃｕ）等の金属材料により構成されている。複数の金属を含む積層膜により信号線ＤＴＬを構成するようにしてもよい。信号線ＤＴＬの厚みは、例えば１００ｎｍ～１０００ｎｍである。

【0034】

第４層間絶縁膜ＩＤ上には、信号線ＤＴＬと同層に、例えば、第１接続配線１９Ａおよび第２接続配線１９Ｂが設けられている。第１接続配線１９Ａは、保持容量Ｃｓの第１電極１５Ａと第３電極１５Ｂとを電気的に接続するためのものである。第１接続配線１９Ａは、第４層間絶縁膜ＩＤおよび第３層間絶縁膜ＩＣに設けられた接続孔Ｈ５，Ｈ６を介して第１電極１５Ａ，第３電極１５Ｂに電気的に接続されている。第２接続配線１９Ｂは、第２電極１６と遮蔽電極１８とを電気的に接続するためのものである。第２接続配線１９Ｂは、第４層間絶縁膜ＩＤに設けられた接続孔Ｈ７を介して遮蔽電極１８に電気的に接続されるとともに、第４層間絶縁膜ＩＤおよび第３層間絶縁膜ＩＣに設けられた接続孔Ｈ８を介して第２電極１６に電気的に接続されている。第１接続配線１９Ａおよび第２接続配線１９Ｂは、例えば、信号線ＤＴＬと同一工程で形成されており、信号線ＤＴＬと同一の材料で構成され、同一の厚みを有している。

【0035】

平坦化層１０Ｐは、駆動基板１０の表面を平坦化するためのものであり、例えば、駆動基板１０の全面に設けられている。この平坦化層１０Ｐは、例えば、エポキシ樹脂またはアクリル樹脂等により構成されている。

【0036】

平坦化層１０Ｐ上の画素電極１０Ｅは、画素（後述の図１１の画素２）毎に配設されており、例えばトランジスタＴｒに電気的に接続されている。この画素電極１０Ｅは、例えば透明導電膜により構成されている。透明導電膜としては、例えば、インジウム錫酸化物（ＩＴＯ），インジウム亜鉛酸化物（ＩＺＯ），酸化亜鉛（ＺｎＯ）またはインジウムガリウム亜鉛含有酸化物（ＩＧＺＯ）等が挙げられる。

【0037】

画素電極１０Ｅを覆う保護層１０Ｃは、画素電極１０Ｅの腐食を防止する役割を担っている。この保護層１０Ｃは、配向膜１０ＡＦ，２０ＡＦの構成材料よりも化学的に安定な無機材料により構成されていることが好ましい。具体的には、保護層１０Ｃの構成材料として、例えば、酸化シリコン（ＳｉＯ₂）または窒化シリコン（ＳｉＮ）を用いることができる。保護層１０Ｃの厚みは、例えば３０ｎｍ～７０ｎｍである。保護層１０Ｃは、蒸着法よりも化学的に安定な手法を用いて形成することが好ましく、例えば、ＣＶＤ法またはスパッタ法により形成することができる。

【0038】

配向膜１０ＡＦは、保護層１０Ｃと液晶層３０との間に設けられ、配向膜２０ＡＦは、対向電極２０Ｅと液晶層３０との間に設けられている。この配向膜１０ＡＦ，２０ＡＦは、液晶層３０の配向制御を行うためのものであり、例えばシリコン酸化物等の無機材料により構成されている。配向膜１０ＡＦ，２０ＡＦの厚みは、例えば、１２０ｎｍ～３６０ｎｍ程度である。配向膜１０ＡＦ，２０ＡＦは、例えば蒸着法を用いて形成することができる。

【0039】

液晶層３０は、配向膜１０ＡＦと配向膜２０ＡＦとの間に設けられている。例えばＶＡ（Vertical Alignment：垂直配向）モード，ＴＮ（Twisted Nematic）モード，ＥＣＢ（Electrically controlled birefringence）モード，ＦＦＳ（Fringe Field Switching）モードあるいはＩＰＳ（In Plane Switching）モード等により駆動される液晶により構成されている。

【0040】

対向電極２０Ｅは、例えば全ての画素に共通して設けられ、共通電位に保持されている。この対向電極２０Ｅおよび画素電極１０Ｅにより、液晶層３０へ映像電圧が供給されるようになっている。対向電極２０Ｅには、上記画素電極１０Ｅと同様に、例えば、透明導電材料を用いることができる。

【0041】

対向基板２０は、例えば、支持基板１１と同様に、石英，ガラス，シリコンまたはプラスチックフィルムなどの板状部材により構成されている。対向基板２０と対向電極２０Ｅとの間には、カラーフィルタ層，ブラックマトリクス層およびオーバーコート層等が設けられていてもよい。

【0042】

偏光板１０ＰＺ，２０ＰＺは、例えばクロスニコル配置されており、所定の振動方向の光（偏光）のみが偏光板１０ＰＺ，２０ＰＺを通過できるようになっている。

【0043】

（動作）
液晶表示パネル１では、液晶層３０での光透過率が画素毎に制御され、入力された画像信号に応じたコントラストの光が出射されるようになっている。トランジスタＴｒは、画素電極１０Ｅに電気的に接続されており、画素電極１０Ｅをスイッチング制御する。

【0044】

（作用・効果）
本実施の形態の液晶表示パネル１では、信号線電位が共有される信号線ＤＴＬと、保持容量Ｃｓを構成する第３電極１５Ｂ（画素電位）との間に遮蔽電極１８（共通電位）が設けられているので、信号線ＤＴＬから第３電極１５Ｂへのカップリングの影響が軽減される。以下、これについて、比較例（比較例１，２）を用いて詳細に説明する。

【0045】

図６は、比較例１に係る駆動基板（駆動基板１０１）の模式的な断面構成を表したものである。この駆動基板１０１は、第１電極１１５Ａ、第２電極１１６および第３電極１１５Ｂがこの順に積層された保持容量Ｃｓを有している。第１電極１１５Ａおよび第３電極１１５Ｂは、第１接続配線１１９Ａを介して電気的に接続されており、例えば共通電位に保持されている。第２電極１１６は、接続孔Ｈ１００を介して半導体膜１２に電気的に接続されているこの第２電極１１６には、画素電位を供給する第２接続配線１１９Ｂが電気的に接続されている。

【0046】

このような駆動基板１０１では、第１電極１１５Ａ上の第２電極１１６を半導体膜１２に電気的に接続するので、接続孔Ｈ１００を形成する前に、第１電極１１５Ａのパターニングを行う。第１電極１１５Ａのパターニングを行うと、誘電体膜ＤＦＡがレジストにより汚染される。あるいは、誘電体膜ＤＦＡに形成された酸化膜を除去するため、フッ酸処理等を施すと、誘電体膜ＤＦＡ表面の損傷が生じる。これらレジスト汚染および誘電体膜ＤＦＡ表面の損傷により、保持容量Ｃｓにリークが発生するおそれがある。また、レジスト汚染および誘電体膜ＤＦＡ表面の損傷の影響を抑えるため、第２電極１１６を２回に分けて成膜することも考え得るが、この場合には、工程数が増える。

【0047】

図７は、比較例２に係る駆動基板（駆動基板１０２）の模式的な断面構成を表したものである。この駆動基板１０２の保持容量Ｃｓでは、第１電極１５Ａが接続孔Ｈ１を介して半導体膜１２に電気的に接続されている。このような駆動基板１０２では、第２電極１６と半導体膜１２とは接続されないので、誘電体膜ＤＦＡのレジスト汚染および表面の損傷等は発生しない。しかしながら、第１電極１５Ａに電気的に接続された第３電極１５Ｂ（画素電位）は、信号線ＤＴＬ（信号線電位）から縦電界の影響を受け、これらの間にカップリングが生じやすい。このため、駆動基板１０２ではクロストーク等の画質不良が発生するおそれがある。

【0048】

これに対し、本実施の形態では、信号線ＤＴＬと第３電極１５Ｂとの間に、遮蔽電極１８（共通電位）を設けるようにしたので、信号線ＤＴＬから第３電極１５Ｂへの縦電界が遮蔽され、これらの間のカップリングが生じにくくなる。これにより、液晶表示パネル１では、信号線ＤＴＬと第３電極１５Ｂとの間のカップリングに起因したクロストーク等の画質不良の発生を抑えることができる。

【0049】

図８は、駆動基板１０と駆動基板１０１との保持容量Ｃｓのリーク電流を表している。駆動基板１０では、第１電極１５Ａを半導体膜１２に電気的に接続するので、レジスト汚染および誘電体膜ＤＦＡ表面の損傷等に起因した保持容量Ｃｓのリーク電流の発生を抑えることができる。

【0050】

図９Ａは、駆動基板１０および駆動基板１０２の縦クロストークを表したものである。図９Ａの縦軸は下記式（１）により求められるクロストーク値ＣＴＫ（％）を表す。式（１）のＷｉ，Ｗｉ’は、図９Ｂに示したように、黒ウィンドウの周囲の、隣り合うウィンドウの輝度を表している。駆動基板１０では、遮蔽電極１８が設けられているので、信号線ＤＴＬから第３電極１５Ｂへの縦電界の影響が軽減され、縦クロストークの発生を抑えることができる。

ＣＴＫ（％） ＝ ｛ （Ｗｉ’－ Ｗｉ）／Ｗｉ ｝ × １００・・・（１）

【0051】

以上説明したように、本実施の形態では、第３電極１５Ｂ（画素電位）と信号線ＤＴＬ（信号線電位）との間に遮蔽電極１８を設けるようにしたので、信号線ＤＴＬから第３電極１５Ｂへのカップリングの影響を抑えることができる。よって、画質不良の発生を抑えることが可能となる。

【0052】

更に、遮蔽電極１８に遮光性材料を用いることにより、半導体膜１２への斜め方向の光の入射が抑えられ、光リークの発生を抑えることができる。加えて、第３電極１５Ｂを覆う遮光膜１７を設けることにより、より効果的に半導体膜１２への斜め方向の光の入射を抑えることができる。

【0053】

また、第１電極１５Ａ、第２電極１６および第３電極１５Ｂにより、積層型の保持容量Ｃｓを構成しているので、占有面積を小さくしつつ、大きな容量を保持することができる。したがって、液晶表示パネル１の開口率を高め、あるいは、ピッチを狭くすることが可能となる。

【0054】

〔適用例〕
本技術の液晶表示パネル１は、例えば投射型表示装置等の電子機器に適用することができる。

【0055】

図１０は、光変調素子として液晶表示パネル１が適用された投射型表示装置（投射型表示装置２００）の構成例を示す図である。この投射型表示装置２００は、例えばスクリーンに画像を投射する表示装置である。投射型表示装置２００は、例えばＰＣ等のコンピュータや各種画像プレーヤ等の外部の画像供給装置にＩ／Ｆ（インターフェイス）を介して接続されており、このＩ／Ｆに入力される画像信号に基づいて、スクリーン等への投影を行うものである。なお、以下に説明する投射型表示装置２００の構成は一例であり、本技術に係る投射型表示装置は、このような構成に限定されるものではない。

【0056】

投射型表示装置２００は、光源２１１、マルチレンズアレイ２１２、ＰｂＳアレイ２１３、フォーカスレンズ２１４、ミラー２１５、ダイクロイックミラー２１６、２１７、光変調素子２１８ａ～２１８ｃ、ダイクロイックプリズム２１９、および投写レンズ２２０を備える。光変調素子２１８ａ～２１８ｃに、例えば上記実施の形態の液晶表示パネル１が用いられている。

【0057】

光源２１１は、発光部２１１ａによって発光された光を、リフレクタ２１１ｂによってマルチレンズアレイ２１２に対して出射する。マルチレンズアレイ２１２は、複数のレンズ素子がアレイ状に設けられた構造であり、光源２１１から出射された光を集光する。ＰｂＳアレイ２１３は、マルチレンズアレイ２１２によって集光された光を、所定の偏光方向の光、例えばＰ偏光波に偏光する。フォーカスレンズ２１４は、ＰｂＳアレイ２１３によって所定の偏光方向の光に変換された光を集光する。

【0058】

ダイクロイックミラー２１６は、フォーカスレンズ２１４、ミラー２１５を介して入射してきた光のうちの赤色光Ｒを透過し、緑色光Ｇ、青色光Ｂを反射する。ダイクロイックミラー２１６によって透過された赤色光Ｒは、ミラー２１５を介して光変調素子２１８ａに導かれる。

【0059】

ダイクロイックミラー２１７は、ダイクロイックミラー２１６によって反射された光のうちの青色光Ｂを透過し、緑色光Ｇを反射する。ダイクロイックミラー２１７によって反射された緑色光Ｇは、光変調素子２１８ｂに導かれる。一方、ダイクロイックミラー２１７によって透過された青色光Ｂは、ミラー２１５を介して光変調素子２１８ｃに導かれる。

【0060】

光変調素子２１８ａ～２１８ｃの各々は、入射された各色光を光変調し、光変調された各色光をダイクロイックプリズム２１９に入射する。ダイクロイックプリズム２１９は、光変調されて入射してきた各色光を１つの光軸に合成する。合成された各色光は、投写レンズ２２０を介してスクリーン等に投影される。

【0061】

図１１は、図１０の光変調素子２１８ａ～２１８ｃの全体構成の一例を表したものである。光変調素子２１８ａ～２１８ｃは、例えば、上述した液晶表示パネル１と、液晶表示パネル１を駆動する駆動回路４０とを備えたものである。駆動回路４０は、表示制御部４１と、データドライバ４２と、ゲートドライバ４３とを有している。

【0062】

液晶表示パネル１は、複数の画素２がマトリクス状に形成された画素部１Ａと、その周辺部１Ｂとを有するものである。液晶表示パネル１は、各画素２をデータドライバ４２およびゲートドライバ４３によってアクティブ駆動することにより、外部から入力された映像信号Ｄｉｎに基づく画像を表示するものである。

【0063】

液晶表示パネル１は、行方向に延在する複数の走査線ＷＳＬと、列方向に延在する複数の信号線ＤＴＬと、行方向に延在する複数の共通電位線ＣＯＭとを有している。信号線ＤＴＬと走査線ＷＳＬとの交差部分に対応して、画素２が設けられている。各信号線ＤＴＬは、データドライバ４２の出力端（図示せず）に接続されている。各走査線ＷＳＬは、ゲートドライバ４３の出力端（図示せず）に接続されている。各共通電位線ＣＯＭは、例えば、固定の電位を出力する回路の出力端（図示せず）に接続されている。

【0064】

表示制御部４１は、例えば供給される映像信号Ｄｉｎを１画面ごと（１フレームの表示ごと）にフレームメモリに格納して保持するものである。表示制御部４１は、また、例えば、液晶表示パネル１を駆動するデータドライバ４２およびゲートドライバ４３が連動して動作するように制御する機能を有している。具体的には、表示制御部４１は、例えば、データドライバ４２に走査タイミング制御信号を供給し、データドライバ４２に、フレームメモリに保持されている画像信号に基づいた１水平ライン分の画像信号と表示タイミング制御信号を供給するようになっている。

【0065】

データドライバ４２は、例えば表示制御部４１から供給される１水平ライン分の映像信号Ｄｉｎを、各画素２に信号電圧として供給するものである。具体的には、データドライバ４２は、例えば、映像信号Ｄｉｎに対応する信号電圧を、ゲートドライバ４３により選択された１水平ラインを構成する各画素２に、信号線ＤＴＬを介してそれぞれ供給するものである。

【0066】

ゲートドライバ４３は、例えば表示制御部４１から供給される走査タイミング制御信号に応じて、駆動対象の画素２を選択する機能を有している。具体的には、ゲートドライバ４３は、例えば、走査線ＷＳＬを介して、選択パルスを画素２のトランジスタＴｒのゲート電極１４に印加することにより、画素部１Ａにマトリックス状に形成されている画素２のうちの１行を駆動対象として選択するようになっている。そして、これらの画素２では、データドライバ４２から供給される信号電圧に応じて、１水平ラインの表示がなされる。このようにして、ゲートドライバ４３は、例えば、時分割的に１水平ラインずつ順次走査を行い、表示領域全体に亘った表示を行うようになっている。

【0067】

次に、画素２の回路構成について説明する。図１２は、画素２の回路構成の一例を表わしたものである。各画素２には、画素回路４が設けられている。各画素回路４は、走査線ＷＳＬおよび信号線ＤＴＬの交差部分に対応して設けられている。画素回路４は、画素２に信号電圧を書き込むトランジスタＴｒと、画素２に書き込んだ電圧を保持する保持容量Ｃｓとにより構成されている。保持容量Ｃｓの一方（第１電極１５Ａ，第３電極１５Ｂ）は、半導体膜１２のドレイン領域に接続されており、他方（第２電極１６）は、共通電位線ＣＯＭに接続されている。

【0068】

投射型表示装置２００では、色の３原色である赤、緑、青の３色に対応した３つの光変調素子２１８ａ～２１８ｃが組み合わされ、あらゆる色が表示される。即ち、投射型表示装置２００は、いわゆる３板式の投射型表示装置である。

【0069】

液晶表示パネル１は、上記投射型表示装置の他、テレビジョン装置、デスクトップ型のパーソナルコンピュータのモニタ、ノート型パーソナルコンピュータ、ビデオカメラおよびデジタルスチルカメラなどの撮像装置、ＰＤＡ（Personal Digital Assistant），携帯電話機およびスマートフォン等の電子機器にも適用可能である。

【0070】

以上、実施の形態を挙げて本技術を説明したが、本技術は上記実施の形態に限定されるものではなく、種々変形可能である。例えば、上記実施の形態において例示した液晶表示パネルの構成要素、配置および数等は、あくまで一例であり、全ての構成要素を備える必要はなく、また、他の構成要素を更に備えていてもよい。

【0071】

また、上記実施の形態では、表示層として液晶層を有する表示パネルを例に挙げて説明したが、これに限らず、有機ＥＬ（Electro Luminescence）層または電気泳動層等の他の表示層に適用することも可能である。

【0072】

更に、半導体膜１２は、結晶シリコンおよびアモルファスシリコン以外の材料により構成するようにしてもよく、例えば、酸化物半導体材料または有機半導体材料等により構成するようにしてもよい。

【0073】

なお、本明細書に記載された効果はあくまで例示であってこれに限定されるものではなく、また他の効果があってもよい。

【0074】

なお、本技術は、以下のような構成も可能である。
（１）
対向する駆動基板および対向基板と、
前記駆動基板と前記対向基板との間に設けられ、ＶＡ（Vertical Alignment：垂直配向）モード，ＴＮ（Twisted Nematic）モード，ＥＣＢ（Electrically controlled birefringence）モード，ＦＦＳ（Fringe Field Switching）モードまたはＩＰＳ（In Plane Switching）モードにより駆動される液晶層とを備え、
前記駆動基板は、
支持基板と、
前記液晶層と対向する前記支持基板の面側に設けられ、チャネル領域、前記チャネル領域の両側に設けられたソース領域およびドレイン領域を含む半導体膜を有し、前記液晶層を画素毎に駆動するトランジスタと、
前記半導体膜の前記チャネル領域を覆うとともに、前記半導体膜に電気的に接続された第１電極と、第１誘電体膜を間にして前記第１電極に対向する第２電極と、第２誘電体膜を間にして前記第２電極に対向するとともに、前記第１電極に電気的に接続された第３電極とを有する前記トランジスタの上方に設けられた保持容量と、
平面視で、前記第３電極に重なる位置に配置され、前記保持容量を間にして前記半導体膜に対向するとともに、前記ソース領域と電気的に接続された配線と、
前記配線と前記第３電極との間に設けられ、前記第２電極に電気的に接続されるとともに、前記半導体膜の少なくとも前記チャネル領域を覆う遮蔽電極と
を有する液晶表示パネル。
（２）
前記遮蔽電極は、遮光性材料により構成されている
前記（１）に記載の液晶表示パネル。
（３）
更に、前記遮蔽電極および前記第２電極を接続する接続配線を含む
前記（１）または（２）に記載の液晶表示パネル。
（４）
前記接続配線は、前記配線と同層に設けられている
前記（３）に記載の液晶表示パネル。
（５）
前記配線は信号線電位に保持され、
前記接続配線には共通電位が供給される
前記（３）または（４）に記載の液晶表示パネル。
（６）
更に、前記トランジスタに設けられたゲート電極と、
前記半導体膜を間にして、前記ゲート電極に対向する走査線とを含む
前記（１）ないし（５）のうちいずれか１つに記載の液晶表示パネル。
（７）
前記半導体膜は、前記チャネル領域に隣接するＬＤＤ（Lightly Doped Drain）領域をさらに有する
前記（１）ないし（６）のうちいずれか１つに記載の液晶表示パネル。
（８）
前記ゲート電極は、前記半導体膜に近い位置から順に、ポリシリコンを含む第１導電膜と、遮光性を有する第２導電膜とを有する
前記（６）に記載の液晶表示パネル。
（９）
更に、前記第３電極を覆う遮光膜を含む
前記（１）ないし（８）のうちいずれか１つに記載の液晶表示パネル。
（１０）
前記第１電極、前記第２電極および前記第３電極はポリシリコンを含む
前記（１）ないし（９）のうちいずれか１つに記載の液晶表示パネル。
（１１）
前記遮蔽電極は、前記半導体膜の少なくとも前記チャネル領域および前記ＬＤＤ領域を覆う
前記（７）ないし（１０）のうちいずれか１つに記載の液晶表示パネル。
（１２）
液晶表示パネルを備え、
前記液晶表示パネルは、
対向する駆動基板および対向基板と、
前記駆動基板と前記対向基板との間に設けられ、ＶＡ（Vertical Alignment：垂直配向）モード，ＴＮ（Twisted Nematic）モード，ＥＣＢ（Electrically controlled birefringence）モード，ＦＦＳ（Fringe Field Switching）モードまたはＩＰＳ（In Plane Switching）モードにより駆動される液晶層とを有し、
前記駆動基板は、
支持基板と、
前記液晶層と対向する前記支持基板の面側に設けられ、チャネル領域、前記チャネル領域の両側に設けられたソース領域およびドレイン領域を含む半導体膜を有し、前記液晶層を画素毎に駆動するトランジスタと、
前記半導体膜の前記チャネル領域を覆うとともに、前記半導体膜に電気的に接続された第１電極と、第１誘電体膜を間にして前記第１電極に対向する第２電極と、第２誘電体膜を間にして前記第２電極に対向するとともに、前記第１電極に電気的に接続された第３電極とを有する前記トランジスタの上方に設けられた保持容量と、
平面視で、前記第３電極に重なる位置に配置され、前記保持容量を間にして前記半導体膜に対向するとともに、前記ソース領域と電気的に接続された配線と、
前記配線と前記第３電極との間に設けられ、前記第２電極に電気的に接続されるとともに、前記半導体膜の少なくとも前記チャネル領域を覆う遮蔽電極とを含む
電子機器。

【0075】

本出願は、日本国特許庁において２０１７年４月２７日に出願された日本特許出願番号第２０１７－８７９４７号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。

【0076】

当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9A】

【図9B】

【図10】

【図11】

【図12】