特許 7113139 センサコントローラからペンに対して送信データを送信する方法、及び、ペン

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-07-27

(45)【発行日】2022-08-04

(54)【発明の名称】センサコントローラからペンに対して送信データを送信する方法、及び、ペン

(51)【国際特許分類】

   G06F 3/041 20060101AFI20220728BHJP

   G06F 3/044 20060101ALI20220728BHJP

   G06F 3/03 20060101ALI20220728BHJP

【ＦＩ】

G06F3/041 512

G06F3/044 A

G06F3/03 400Z

G06F3/044 126

G06F3/041 410

【請求項の数】 9

(21)【出願番号】P 2021519063

(86)(22)【出願日】2019-05-10

(86)【国際出願番号】 JP2019018842

(87)【国際公開番号】W WO2020230223

(87)【国際公開日】2020-11-19

【審査請求日】2022-04-28

【早期審査対象出願】

(73)【特許権者】

【識別番号】000139403

【氏名又は名称】株式会社ワコム

(74)【代理人】

【識別番号】100130982

【弁理士】

【氏名又は名称】黒瀬 泰之

(72)【発明者】

【氏名】小池 健

(72)【発明者】

【氏名】久野 晴彦

【審査官】岩橋 龍太郎

(56)【参考文献】

【文献】国際公開第２０１８／０５１３８８（ＷＯ，Ａ１）

【文献】国際公開第２０１９／０６４９８２（ＷＯ，Ａ１）

【文献】国際公開第２０１６／０５６２７２（ＷＯ，Ａ１）

【文献】特開２０１３－１９６６７５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ ３／０３

Ｇ０６Ｆ ３／０４１－３／０４７

(57)【特許請求の範囲】

【請求項1】

ペンを検出するセンサコントローラからペンに対して、センサ電極群を介して送信データを送信する方法であって、
前記ペンは、
ペン先の近傍に配置されたペン先電極と、
前記ペン先電極に誘導された信号のエッジを検出するアナログ回路と、
前記アナログ回路の出力信号と既知のパターンとの相関演算により、前記送信データを検出するデジタル回路と、を含み、
前記センサコントローラは、
前記送信データを示すパルス信号を生成し、
エッジの数が増加するように前記パルス信号の主信号及び副信号を用いて前記パルス信号を送信することにより、前記センサ電極群を介して前記送信データの送信を行う、
方法。

【請求項2】

前記副信号は前記パルス信号の遅延信号であり、
前記センサコントローラは、前記主信号と前記副信号の混合信号を送信することにより前記パルス信号を送信する、
請求項１に記載の方法。

【請求項3】

前記センサコントローラは、１チップの時間長が所定チップ長である拡散符号を用いて前記送信データの拡散を行うことによって前記パルス信号を取得し、
前記混合信号は、前記パルス信号の各エッジを起点とする前記所定チップ長の半分より短い時間の中に、対応するエッジを偶数回含む信号である、
請求項２に記載の方法。

【請求項4】

前記混合信号は、前記パルス信号の各エッジを起点とする前記所定チップ長の半分より短い時間の中に、対応するエッジとは逆向きの戻りエッジを含み、
前記戻りエッジの傾きは、前記パルス信号の各エッジの傾きよりもなだらかである、
請求項３に記載の方法。

【請求項5】

前記センサ電極群は複数のセンサ電極を含み、
前記センサコントローラは、前記主信号及び前記副信号を互いに異なる前記センサ電極から送信することにより前記パルス信号を送信する、
請求項１に記載の方法。

【請求項6】

前記センサ電極群は、第１の層に配置された複数の第１のセンサ電極と、第２の層に配置された複数の第２のセンサ電極と、を含み、
前記センサコントローラは、前記主信号を前記複数の第１のセンサ電極の少なくとも一部から送信する一方、前記副信号を前記複数の第２のセンサ電極の少なくとも一部から送信することにより前記パルス信号を送信する、
請求項１に記載の方法。

【請求項7】

前記複数の第１のセンサ電極はそれぞれ、表示装置の画素を駆動するために必要な電位が供給される電極である、
請求項６に記載の方法。

【請求項8】

前記センサ電極群は、複数の第１のセンサ電極と、前記複数の第１のセンサ電極と平面的に見て重ならない位置に配置された複数の第２のセンサ電極と、を含み、
前記センサコントローラは、前記複数の第１のセンサ電極を介して前記主信号を送信する一方、前記複数の第２のセンサ電極を介して前記主信号の逆相信号を送信するよう構成される、
請求項１に記載の方法。

【請求項9】

前記ペンは、前記アナログ回路の出力信号に対して相対的に粒度の粗い相関演算を行う第１のペンと、前記アナログ回路の出力信号に対して相対的に粒度の細かい相関演算を行う第２のペンとを含む、
請求項１に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、センサコントローラからペンに対して送信データを送信する方法、及び、ペンに関する。

【背景技術】

【0002】

電源内蔵型の位置指示器であるアクティブスタイラス（以下、「ペン」という）と、タッチ面を有する位置検出装置とを含んで構成される位置検出システムが知られている。この種の位置検出システムでは、タッチ面の直下に配置されたセンサ電極群を介して、位置検出装置とペンの間で信号の送受信が行われる。位置検出装置からペンに対して送信される信号（以下、「アップリンク信号」という）は、ペンを位置検出装置に同期させる役割と、ペンに対して各種のコマンドを送信する役割とを有する。一方、ペンから位置検出装置に対して送信される信号（以下、「ダウンリンク信号」という）は、位置検出装置にペンの位置を検出させる役割と、コマンドにより要求されたデータを位置検出装置に対して送信する役割とを有する。

【0003】

特許文献１及び非特許文献１には、上記位置検出システムの一例が開示されている。このうち特許文献１には、受信信号の立ち下がりエッジ及び立ち上がりエッジを検出し、検出した立ち下がりエッジ及び立ち上がりエッジに基づいてアップリンク信号の波形を復元するように受信回路を構成することにより、アップリンク信号に低周波ノイズが重畳されていても、好適にアップリンク信号の波形を復元できるようにしたペンが開示されている。

【先行技術文献】

【特許文献】

【0004】

【文献】国際公開第２０１８／０５１３８８号

【非特許文献】

【0005】

【文献】ムツミ・ハマグチ(Mutsumi Hamaguchi)、ミチアキ・タケダ(Michiaki Takeda)、マサユキ・ミヤモト(Masayuki Miyamoto)共著、「直径０．５ｍｍで４１ｄＢ／３２ｄＢのＳ／Ｎ比を有するアクティブ方式又はパッシブ方式のマルチスタイラスを可能にする、報告レート２４０Ｈｚの相互容量タッチセンサ方式のアナログフロントエンド(A 240Hz-Reporting-Rate Mutual Capacitance Touch-Sensing Analog Front-End Enabling Multiple Active/Passive Styluses with 41dB/32dB SNR for 0.5mm Diameter)」、IEEE International Solid-State Circuits Conference、２０１５、ｐ．１２０－１２２

【発明の概要】

【発明が解決しようとする課題】

【0006】

しかしながら、アップリンク信号の波形に鈍りが生ずると、そもそもエッジを検出することが困難になる可能性がある。そうすると、上記特許文献１に記載の技術によっても、アップリンク信号の波形を復元できなくなってしまう。

【0007】

したがって、本発明の目的の一つは、アップリンク信号の波形に鈍りが生じても、ペンがアップリンク信号を好適に受信できるようにするための方法及びペンを提供することにある。

【課題を解決するための手段】

【0008】

本発明による方法は、ペンを検出するセンサコントローラからペンに対して、センサ電極群を介して送信データを送信する方法であって、前記ペンは、ペン先の近傍に配置されたペン先電極と、前記ペン先電極に誘導された信号のエッジを検出するアナログ回路と、前記アナログ回路の出力信号と既知のパターンとの相関演算により、前記送信データを検出するデジタル回路と、を含み、前記センサコントローラは、前記送信データを示すパルス信号を生成し、エッジが強調されるように前記パルス信号の主信号及び副信号を用いて前記パルス信号を送信することにより、前記センサ電極群を介して前記送信データの送信を行う、方法である。

【0009】

本発明によるペンは、ペンを検出するセンサコントローラがセンサ電極群を介して送信した送信データを受信するペンであって、ペン先の近傍に配置されたペン先電極と、前記ペン先電極に誘導された信号のエッジを検出する微分回路と、前記微分回路の出力信号に対して、少なくとも正、負それぞれに対応する２つの基準電位を用いた比較を行い、比較結果のフィードバック処理を行うΔΣ変調部と、前記ΔΣ変調部の出力信号と既知のパターンとの相関演算により前記送信データを検出するデジタル回路と、を含むペンである。

【発明の効果】

【0010】

本発明による方法によれば、アップリンク信号のエッジが強調されるので、アップリンク信号の波形に鈍りが生じても、ペンがエッジを検出できる可能性が高まる。したがって、ペンがアップリンク信号を好適に受信できるようになる。

【0011】

本発明によるペンによれば、アップリンク信号の波形に鈍りが生じても、ΔΣ変調部により実行される折り返し変調によってエッジを確実に検出することができるので、ペンがエッジを検出できる可能性が高まる。したがって、ペンがアップリンク信号を好適に受信できるようになる。

【図面の簡単な説明】

【0012】

【図1】本発明の第１の実施の形態による位置検出システム１の構成を示す図である。

【図2】（ａ）は、アップリンク信号ＵＳの構成例を示す図であり、（ｂ）は、プリアンブルＰに対応する拡散符号の例を示す図であり、（ｃ）は、拡散符号に置き換えた送信データに基づいてセンサコントローラ３１が生成するチップ列を示す図であり、（ｄ）は、（ｃ）に示したチップ列に基づいてセンサコントローラ３１が生成するパルス信号を示す図であり、（ｅ）は、（ｄ）に示したパルス信号をペン２が受信した場合における受信波形の例を示す図である。

【図3】タブレット３の詳細な構成を示す図である。

【図4】ペン２の内部構造を示す図である。

【図5】ペン２の機能ブロックを示す略ブロック図である。

【図6】（ａ）は、拡散処理部５１が生成するチップ列（マンチェスター符号化されたチップ列）の一部を示す図であり、（ｂ）は、（ａ）に示したチップ列に基づいて拡散処理部５１が生成するパルス信号を示す図であり、（ｃ）は、（ｂ）に示したパルス信号に基づいて送信処理部５２が生成する遅延信号を示す図であり、（ｄ）及び（ｅ）はそれぞれ、（ｂ）に示したパルス信号に基づいて送信処理部５２が生成する混合信号を示す図である。

【図7】本発明の第１の実施の形態の第２の変形例を示す模式的な回路図である。

【図8】（ａ）～（ｃ）は、図６（ａ）～（ｃ）と同一の図であり、（ｄ）は、本発明の第１の実施の形態の第２の変形例により送信される混合信号を示す図である。

【図9】本発明の第１の実施の形態の第３の変形例による複数のセンサ電極３０Ｘを示す図である。

【図10】本発明の第１の実施の形態の第４の変形例による複数のセンサ電極３０Ｘ，３０Ｙを示す図である。

【図11】本発明の第１の実施の形態の第４の変形例によるセンサコントローラ３１が送信するアップリンク信号ＵＳを示す図である。

【図12】本発明の第１の実施の形態の第５の変形例を説明するための図である。

【図13】本発明の第２の実施の形態による受信回路６１の構成を示す図である。

【図14】（ａ）は、本発明の第２の実施の形態による比較回路８２ｃの回路構成を具体的に示す図であり、（ｂ）は、出力信号ＩＯと４つの基準電位ＶＴＰ，ＶＴＰ０，ＶＴＮ０，ＶＴＮとを比較するように構成した比較回路８２ｃの回路構成を具体的に示す図である。。

【図15】（ａ）は、センサコントローラ３１が送信したチップ列の一例を示す図であり、（ｂ）は、（ａ）に示したチップ列を受信したペン２において観測される受信信号Ｒｘの例を示す図であり、（ｃ）は、（ｂ）に示した受信信号Ｒｘから得られる出力信号ＣＯの例を示す図であり、（ｄ）は、（ｃ）に示した出力信号ＣＯから得られるチップ列を示す図であり、（ｅ）は、（ａ）に示したチップ列に対応してパターン記憶部７３に記憶されるパターンを示す図であり、（ｆ）は、（ｅ）に示したパターンをパルス信号により表記してなる図である。

【図16】（ａ）は、センサコントローラ３１が送信するパルス信号の一例を示す図であり（ｂ）は、（ａ）に示したパルス信号を受信したペン２において出力される増幅回路８１の出力信号ＤＯを示す図であり、（ｃ）は、（ｂ）に示した出力信号ＤＯに対応する加算回路８２ｂの出力信号ＩＯを示す図であり、（ｄ）は、（ｃ）に示した出力信号ＩＯに対応するアナログ回路７１の出力信号ＣＯを示す図であり、（ｅ）は、（ａ）に示したパルス信号に対応してパターン記憶部７３に記憶される既知のパターンを示す図であり、（ｆ）は、（ｄ）に示した出力信号ＣＯ及び（ｅ）に示したパターンに対応するエッジマッチドフィルタ８７の出力信号ＦＯを示す図である。

【発明を実施するための形態】

【0013】

以下、添付図面を参照しながら、本発明の実施の形態について詳細に説明する。

【0014】

図１は、本発明の第１の実施の形態による位置検出システム１の構成を示す図である。同図に示すように、位置検出システム１は、アクティブスタイラスであるペン２と、ペンを検出する位置検出装置であるタブレット３とを備えて構成される。

【0015】

タブレット３は、タッチ面３ａと、タッチ面３ａの直下に配置されたセンサ電極群３０と、センサ電極群３０に接続されたセンサコントローラ３１と、これらを含むセンサコントローラ３１の各部を制御するホストプロセッサ３２とを有している。また、タブレット３はチャージャー３３（ＡＣアダプタ）に接続されており、このチャージャー３３を介して系統電源から供給される電力により動作可能に構成される。

【0016】

ペン２がタッチ面３ａに接近しているとき、ペン２とセンサ電極群３０の間には静電容量Ｃが生ずる。ペン２は、この静電容量を通じて電荷をやり取りする（静電結合する）ことにより、センサコントローラ３１と通信可能に構成される。

【0017】

ペン２とセンサコントローラ３１との間の通信は、双方向に行われる。図１には、このうちセンサコントローラ３１からペン２に送信されるアップリンク信号ＵＳを図示している。アップリンク信号ＵＳはペン２に対する指示（コマンド）を示す信号であり、アップリンク信号ＵＳを受信したペン２は、アップリンク信号ＵＳにより示される指示に従う処理を行う。指示がデータの送信である場合には、ペン２は、指示されたデータを取得し、ダウンリンク信号によりセンサコントローラ３１に対して送信する。こうして送信されるデータには、例えばペン２の固有ＩＤ、ペン２のペン先に加わる圧力を示す筆圧、ペン２に設けられるスイッチのオンオフ情報などが含まれる。

【0018】

図２（ａ）は、アップリンク信号ＵＳの構成例を示す図である。同図に示すように、アップリンク信号ＵＳは、２つのプリアンブルＰ、各１バイトのデータＤ１～Ｄ３、及び誤り検出符号ＣＲＣという６つの送信データによって構成される。センサコントローラ３１は、これらの送信データのそれぞれについて、自己相関特性を有する拡散符号を用いて拡散することによってパルス信号を生成する。そして、センサ電極群３０を介してこのパルス信号を送信することによって、アップリンク信号ＵＳの送信を行う。

【0019】

図２（ｂ）は、プリアンブルＰに対応する拡散符号の例を示す図である。センサコントローラ３１は、送信データの内容（Ｐ、「００００」、「０００１」など）ごとに異なる拡散符号を予め記憶しており、送信データをその内容に対応する拡散符号に置き換える処理を行う。なお、同図には１つの拡散符号を構成するチップの数が２０である例を示しているが、拡散符号のチップ数が２０に限定されないのは勿論である。

【0020】

図２（ｃ）は、拡散符号に置き換えた送信データに基づいてセンサコントローラ３１が生成するチップ列を示す図である。同図に示すように、センサコントローラ３１は、拡散符号の「０」を「１０」に、「１」を「０１」にそれぞれ置き換えることによってチップ列を生成する（マンチェスター符号化）。この置き換えを行うのは、同一値のチップが３個以上連続しないようにするためである。

【0021】

図２（ｄ）は、図２（ｃ）に示したチップ列に基づいてセンサコントローラ３１が生成するパルス信号を示す図である。同図に示すように、センサコントローラ３１は、チップ列の「１」をハイ、「０」をローにそれぞれ対応付けることにより、パルス信号を生成する。

【0022】

図２（ｅ）は、図２（ｄ）に示したパルス信号をペン２が受信した場合における受信波形の例を示す図である。同図に示すように、パルス信号には低周波ノイズが重畳する場合がある。図１に示した低周波ノイズＵＮは、こうしてパルス信号に重畳する低周波ノイズの一例であり、チャージャー３３から発生している。この他にも、パルス信号には、センサコントローラ３１の周囲に存在する様々な雑音源から低周波ノイズが重畳し得る。

【0023】

パルス信号に低周波ノイズが重畳されると、図２（ｅ）に示すように、受信波形に鈍りが生ずる。この鈍りの程度が大きくなると、ペン２におけるアップリンク信号ＵＳの復元が困難になる。本発明の目的の一つは、このような場合においても、ペン２がアップリンク信号ＵＳを好適に受信できるようにすることにある。

【0024】

図３は、タブレット３の詳細な構成を示す図である。以下、この図３を参照しながら、タブレット３の構成及び動作について詳しく説明する。

【0025】

センサ電極群３０は、それぞれＹ方向に延在する複数のセンサ電極３０Ｘと、それぞれＸ方向に延在する複数のセンサ電極３０Ｙとを含み、これらセンサ電極３０Ｘ，３０Ｙによって、ペン２のペン先電極２１（後述）と静電結合するように構成される。アップリンク信号ＵＳ及びダウンリンク信号の送受信は、この静電結合を介して実現される。以下、センサ電極３０Ｘ，３０Ｙを特に区別する必要がない場合には、これらを単にセンサ電極３０と称する場合がある。

【0026】

センサコントローラ３１は、図４に示すように、ＭＣＵ４０、ロジック部４１、送信部４２、受信部４３、及び選択部４４を有して構成される。

【0027】

ＭＣＵ４０及びロジック部４１は、送信部４２、受信部４３、及び選択部４４を制御することにより、センサコントローラ３１の送受信動作を制御する制御部である。具体的に説明すると、ＭＣＵ４０は、内部にＲＯＭおよびＲＡＭを有し、所定のプログラムに基づき動作するマイクロプロセッサである。一方、ロジック部４１は、ＭＣＵ４０の制御に基づき、送信部４２、受信部４３、及び選択部４４の制御信号を生成するよう構成される。

【0028】

ＭＣＵ４０は、ペン２が送信したダウンリンク信号を受信部４３を介して受信するとともに、ペン２に対して送信するコマンドｃｍｄを生成し、送信部４２に供給する機能を有する。ダウンリンク信号には、無変調のキャリア信号である位置信号と、コマンドｃｍｄに応じたデータを含むデータ信号とが含まれる。ＭＣＵ４０は、ペン２から位置信号を受信した場合、センサ電極群３０を構成する複数のセンサ電極３０Ｘ，３０Ｙのそれぞれにおける受信強度から、タッチ面３ａ上におけるペン２の位置座標（ｘ、ｙ）を算出し、ホストプロセッサ３２に出力する。また、ＭＣＵ４０は、ペン２からデータ信号を受信した場合、その中に含まれる応答データＲｅｓ（具体的には、固有ＩＤ、筆圧、スイッチのオンオフ情報等）を取得し、ホストプロセッサ３２に出力する。

【0029】

送信部４２は、ＭＣＵ４０及びロジック部４１の制御に従ってアップリンク信号ＵＳを生成する回路であり、図４に示すように、符号列保持部５０、拡散処理部５１、及び送信処理部５２を含んで構成される。

【0030】

符号列保持部５０は、ロジック部４１から供給される制御信号に基づき、上述した拡散符号（自己相関特性を有する拡散符号）を生成して保持する機能を有する。符号列保持部５０は、送信データの内容（Ｐ、「００００」、「０００１」など）ごとに異なる拡散符号を生成して記憶するよう構成される。

【0031】

拡散処理部５１は、ＭＣＵ４０から供給されるコマンドｃｍｄに基づいて、図２（ｄ）に例示したパルス信号を生成する機能部である。詳しく説明すると、拡散処理部５１はまず、コマンドｃｍｄに基づいて、図２（ａ）に示したアップリンク信号ＵＳを生成する。そして、該アップリンク信号ＵＳを構成する複数の送信データのそれぞれについて、符号列保持部５０によって保持される拡散符号のうちの１つを選択し、選択した拡散符号によって送信データの拡散を行う。これにより、図２（ｂ）に例示したチップ列が得られる。拡散処理部５１はさらに、上述したマンチェスター符号化を行うことによって、図２（ｃ）に例示したチップ列を取得する。そして、取得したチップ列に基づき、図２（ｄ）に例示したパルス信号を生成する。

【0032】

送信処理部５２は、拡散処理部５１が生成したパルス信号を、エッジが強調されるように送信する機能部である。「エッジが強調されるように送信する」とは、本実施の形態では、パルス信号に含まれる立ち上がりエッジ及び立ち下がりエッジの数が増加するように、後述する各種の方法でパルス信号の送信を行うことを意味する。詳細については、後ほど別途説明する。ただし、他の方法を用いて、エッジが強調されるようにパルス信号を送信することとしてもよい。

【0033】

受信部４３は、ロジック部４１から供給される制御信号に基づいて、ペン２が送信したダウンリンク信号を受信する回路である。具体的には、選択部４４から供給される信号を復号することによってデジタル信号を生成し、受信信号としてＭＣＵ４０に供給するよう構成される。

【0034】

選択部４４は、スイッチ５４ｘ，５４ｙと、導体選択回路５５ｘ，５５ｙとを含んで構成される。

【0035】

スイッチ５４ｘ，５４ｙはそれぞれ、共通端子とＴ端子及びＲ端子のいずれか一方とが接続されるように構成されたスイッチ素子である。スイッチ５４ｘの共通端子は導体選択回路５５ｘに接続され、Ｔ端子は送信部４２の出力端に接続され、Ｒ端子は受信部４３の入力端に接続される。また、スイッチ５４ｙの共通端子は導体選択回路５５ｙに接続され、Ｔ端子は送信部４２の出力端に接続され、Ｒ端子は受信部４３の入力端に接続される。

【0036】

導体選択回路５５ｘは、複数のセンサ電極３０Ｘを選択的にスイッチ５４ｘの共通端子に接続するためのスイッチ素子である。導体選択回路５５ｘは、複数のセンサ電極３０Ｘの一部又は全部を同時にスイッチ５４ｘの共通端子に接続することも可能に構成される。

【0037】

導体選択回路５５ｙは、複数のセンサ電極３０Ｙを選択的にスイッチ５４ｙの共通端子に接続するためのスイッチ素子である。導体選択回路５５ｙも、複数のセンサ電極３０Ｙの一部又は全部を同時にスイッチ５４ｙの共通端子に接続することも可能に構成される。

【0038】

選択部４４には、ロジック部４１から４つの制御信号ｓＴＲｘ，ｓＴＲｙ，ｓｅｌＸ，ｓｅｌＹが供給される。具体的には、制御信号ｓＴＲｘはスイッチ５４ｘに、制御信号ｓＴＲｙはスイッチ５４ｙに、制御信号ｓｅｌＸは導体選択回路５５ｘに、制御信号ｓｅｌＹは導体選択回路５５ｙにそれぞれ供給される。ロジック部４１は、これら制御信号ｓＴＲｘ，ｓＴＲｙ，ｓｅｌＸ，ｓｅｌＹを用いて選択部４４を制御することにより、アップリンク信号ＵＳの送信と、ペン２が送信したダウンリンク信号の受信とを実現する。

【0039】

より具体的に説明すると、ロジック部４１は、アップリンク信号ＵＳを送信する場合には、複数のセンサ電極３０Ｙのすべて（又は複数のセンサ電極３０Ｘのすべて）、又は、各複数のセンサ電極３０Ｘ，３０Ｙのうち送信対象のペン２について直前に導出された位置の近傍にある所定数本が送信部４２の出力端に接続されるよう、選択部４４を制御する。一方、位置信号を受信する場合のロジック部４１は、位置信号の送信が継続している間に、各複数のセンサ電極３０Ｘ，３０Ｙのすべて（グローバルスキャン）、又は、各複数のセンサ電極３０Ｘ，３０Ｙのうち、その位置信号を送信するペン２について直前の位置信号により導出した位置の近傍にある所定数本（ローカルスキャン）が順に受信部４３の入力端に接続されるよう、選択部４４を制御する。こうすることでＭＣＵ４０は、各センサ電極３０におけるバースト信号の受信強度に基づいて、ペン２の位置を導出することが可能になる。また、データ信号を受信する場合のロジック部４１は、各複数のセンサ電極３０Ｘ，３０Ｙのうち、そのデータ信号を送信するペン２について直前の位置信号により導出した位置の近傍にある所定本数が受信部４３の入力端に接続されるよう、選択部４４を制御する。

【0040】

以上、タブレット３の構成及び動作について説明した。次に、ペン２の構成及び動作について詳しく説明する。

【0041】

図４は、ペン２の内部構造を示す図である。同図に示すように、ペン２は、芯２０、ペン先電極２１、筆圧検出センサ２３、回路基板２４、及び電池２５を有して構成される。図示していないが、ペン２はその他に、ユーザによって操作可能なスイッチを、筐体の側面又は底面に有して構成される。

【0042】

芯２０は棒状の部材であり、ペン２のペン軸方向と芯２０の長手方向とが一致するように配置される。ペン先電極２１は、ペン先の近傍に配置された導電体であり、例えば、芯２０の内部に埋め込まれた導電物質により構成される。他の例では、芯２０の先端部の表面に導電性材料を塗布することによってペン先電極２１を構成してもよい。

【0043】

筆圧検出センサ２３は芯２０と物理的に接続されており、芯２０の先端に加えられる筆圧を検出可能に構成される。筆圧検出センサ２３として具体的には、筆圧に応じて容量が変化する可変容量コンデンサを用いることができる。

【0044】

ペン先電極２１は回路基板２４に電気的に接続されており、タブレット３が送信するアップリンク信号ＵＳを受信して回路基板２４に供給するとともに、回路基板２４から供給されるダウンリンク信号をタブレット３に向けて送信する役割を担う。なお、ここではペン先電極２１が送信と受信の両方を行うとしているが、送信用の電極と受信用の電極とを別々に設けてもよい。電池２５は、回路基板２４内の各素子等に対して動作電力を供給する電源である。

【0045】

図５は、ペン２の機能ブロックを示す略ブロック図である。同図に示す機能ブロックは、回路基板２４上に形成される電子回路によって実現される。

【0046】

図５に示すように、ペン２は機能的に、スイッチ６０、受信回路６１、コントローラ６２、及び送信回路６３を有して構成される。

【0047】

スイッチ６０は、共通端子とＴ端子及びＲ端子のいずれか一方とが接続されるように構成されたスイッチ素子である。スイッチ６０の共通端子はペン先電極２１に接続され、Ｔ端子は送信回路６３の出力端に接続され、Ｒ端子は受信回路６１の入力端に接続される。スイッチ６０の接続状態は、コントローラ６２によって制御される。コントローラ６２は、センサコントローラ３１からのアップリンク信号ＵＳの受信を行う場合には共通端子とＲ端子とが接続されるようスイッチ６０を制御し、センサコントローラ３１に向けてダウンリンク信号（位置信号又はデータ信号）の送信を行う場合には共通端子とＴ端子とが接続されるようスイッチ６０を制御する。

【0048】

受信回路６１は、ペン先電極２１及びスイッチ６０を介して受信される信号を復調することによってアップリンク信号ＵＳを取得し、コントローラ６２に出力する回路である。受信回路６１の内部には、図５に示すように、アナログ回路７１と、デジタル回路７２と、パターン記憶部７３とが設けられる。

【0049】

アナログ回路７１は、スイッチ６０から供給される信号（ペン先電極２１に誘導された信号）に含まれるエッジを検出するエッジ検出回路と、エッジ検出回路によって検出されたエッジから波形を復元する波形復元回路とを含んで構成される。各回路の具体的な構成は限定されないが、例えばエッジ検出回路は、スイッチ６０から供給される信号の微分信号を生成する微分回路と、微分信号の立ち上がりエッジを検出する正方向パルス検出回路と、微分信号の立ち下がりエッジを検出する負方向パルス検出回路とによって構成され得る。また、波形復元回路は、正方向パルス検出回路の出力信号が供給されるＳ入力と、負方向パルス検出回路の出力信号が供給されるＲ入力とを有するＳＲラッチ回路によって構成され得る。波形復元回路から出力される信号はアナログ回路７１の出力信号を構成し、理想的には、センサコントローラ３１の拡散処理部５１が生成したパルス信号（図２（ｄ）を参照）と同じ波形の信号となる。

【0050】

デジタル回路７２は、アナログ回路７１の出力信号と、パターン記憶部７３に記憶される既知のパターンとの相関演算により、センサコントローラ３１が送信した送信データを検出する回路である。

【0051】

具体的に説明すると、まずパターン記憶部７３には、既知のパターンとして複数のチップ列が記憶される。各チップ列は、それぞれ０又は１のいずれかの値を取る複数のチップにより構成される２値のチップ列であり、センサコントローラ３１がアップリンク信号ＵＳの送信に使用する可能性のある複数の拡散符号のそれぞれをマンチェスター符号化することによって得られるものとなっている。

【0052】

デジタル回路７２は、１つの拡散符号に対応するチップ数分のチップ列を格納可能に設定された先入れ先出し方式のシフトレジスタを有しており、アナログ回路７１の出力信号を１チップ取得する都度、このシフトレジスタに格納していく。そして、新たな１チップを格納する都度、その時点でシフトレジスタに格納されているチップ列と、パターン記憶部７３に記憶される複数の既知のパターンのそれぞれとの相関を算出する。その結果、あるパターンについての算出結果が所定値以上となった場合に、そのパターンに対応する拡散符号が検出されたと判定する。デジタル回路７２は、こうして次々に検出される拡散符号に基づいてアップリンク信号ＵＳを復元し、コントローラ６２に出力する。

【0053】

コントローラ６２は内部にメモリを有するプロセッサであり、このメモリに記憶されるプログラムに従って動作するよう構成される。

【0054】

コントローラ６２が行う動作には、受信回路６１から供給されるアップリンク信号ＵＳに応じた処理が含まれる。具体的に説明すると、コントローラ６２は、受信回路６１から供給されるアップリンク信号ＵＳに応じて各種信号の送受信スケジュールを決定し、それに応じてスイッチ６０の接続状態を制御する処理を行う。つまり、上述したように、センサコントローラ３１からのアップリンク信号ＵＳの受信を行う場合には共通端子とＲ端子とが接続されるようスイッチ６０を制御し、センサコントローラ３１に向けて信号（位置信号又はデータ信号）の送信を行う場合には共通端子とＴ端子とが接続されるようスイッチ６０を制御する。

【0055】

決定した送受信スケジュールにより示される位置信号の送信タイミングでは、コントローラ６２は、送信回路６３に位置信号を送信するよう指示する処理を行う。また、受信回路６１から供給されるアップリンク信号ＵＳにより示されるコマンドが各種データ（固有ＩＤ、筆圧、スイッチのオンオフ情報等）の送信指示を示すものであった場合には、コントローラ６２は指示されたデータを取得し、決定した送受信スケジュールにより示されるデータ信号の送信タイミングで、送信用データとして送信回路６３に供給する処理を行う。

【0056】

送信回路６３は、所定のキャリア信号の発振回路を含んでおり、コントローラ６２から位置信号の送信を指示された場合には、このキャリア信号を無変調でペン先電極２１に供給するよう構成される。一方、コントローラ６２から送信用データが供給された場合には、供給された送信用データによってキャリア信号を変調し、ペン先電極２１に供給する。

【0057】

次に、図３に示した送信処理部５２が行う「エッジが強調されるように送信する」処理について、詳しく説明する。

【0058】

図６（ａ）は、拡散処理部５１が生成するチップ列（マンチェスター符号化されたチップ列）の一部を示す図であり、図６（ｂ）は、このチップ列に基づいて拡散処理部５１が生成するパルス信号（主信号）を示す図である。図示したチップ長Ｔは、マンチェスター符号化前の拡散符号を構成する各チップの時間長（１チップの時間長）を示している。

【0059】

図６（ｃ）及び図６（ｄ）はそれぞれ、図６（ｂ）に示したパルス信号に基づいて送信処理部５２が生成する遅延信号（副信号）及び混合信号を示す図である。拡散処理部５１からパルス信号の供給を受けた送信処理部５２は、まず初めに、パルス信号のエッジタイミングを変更することによって、図６（ｃ）に示した遅延信号を生成する。より具体的に言えば、送信処理部５２は、チップ長Ｔの半分Ｔ／２より短い時間（図６（ｃ）の例ではＴ／４）だけパルス信号を遅延させることにより、遅延信号を生成する。

【0060】

次に送信処理部５２は、図６（ｂ）に示したパルス信号と、図６（ｃ）に示した遅延信号とに基づいて、図６（ｄ）に示した混合信号を生成する。こうして生成される混合信号は、パルス信号の各エッジを起点とするチップ長Ｔの半分Ｔ／２より短い時間の中に、対応するエッジ（例えば、図示したエッジＥ１，Ｅ２）を２回含む信号となる。なお、ここでは２回としたが、遅延信号の数を増やすことによって、対応するエッジを３回以上含むこととしてもよい。より好適には、対応するエッジを偶数回含むことが好ましい。

【0061】

ここで、図６（ｄ）を見ると理解されるように、本実施の形態による送信処理部５２が生成する混合信号は、パルス信号の各エッジを起点とするチップ長Ｔの半分Ｔ／２より短い時間の中に、対応するエッジとは逆向きの戻りエッジ（例えば、図示したエッジＥ３）を含んでいる。この状態で混合信号をセンサ電極群３０から送信すると、アナログ回路７１内のエッジ検出回路が戻りエッジをもエッジとして検出してしまい、その結果として誤った波形が復元されてしまう可能性がある。そこで、図６（ｅ）に示すように、送信処理部５２は、戻りエッジの傾きをパルス信号の各エッジの傾きよりもなだらかにすることとしてもよい。こうすることで、アナログ回路７１内のエッジ検出回路が戻りエッジをエッジとして検出してしまう可能性が低減されるので、誤った波形が復元されてしまう可能性を低減できる。

【0062】

以上説明したように、本実施の形態によるアップリンク信号ＵＳの送信方法によれば、ペン２によって受信されるエッジを増加させることによって、アップリンク信号ＵＳのエッジを強調することができる。したがって、アップリンク信号ＵＳの波形に鈍りが生じても、ペンがエッジを検出できる可能性が高まるので、ペン２がアップリンク信号ＵＳを好適に受信できるようになる。

【0063】

なお、本実施の形態には各種の変形例が考えられる。以下、これらの変形例について、１つずつ説明する。

【0064】

本実施の形態の第１の変形例は、拡散処理部５１が生成した主信号であるパルス信号と、該パルス信号に基づいて送信処理部５２が生成する副信号とを互いに異なるセンサ電極３０から送信することにより、混合信号の送信を行う、というものである。この場合のセンサコントローラ３１は、送信処理部５２が作成した主信号及び副信号を、互いに異なるセンサ電極３０に供給するように構成される。したがって、本変形例による副信号は、主信号とは別のセンサ電極３０から送信される別電極信号である。ただし、副信号の内容としては、本実施の形態と同じ遅延信号とすることが好ましい。こうすることで、図６（ｄ）又は図６（ｅ）に示した混合信号を生成することなく、混合信号を送信することが可能になる。

【0065】

図７は、本実施の形態の第２の変形例を示す模式的な回路図である。同図に示す信号源５１Ａは、拡散処理部５１によって生成されたパルス信号（主信号）を示しており、信号源５２Ａは、送信処理部５２によって生成された副信号を示している。本変形例によるタブレット３は、積層配置されるセンサ電極３０Ｘ，３０Ｙの両方を用いて主信号及び副信号を送信することにより、混合信号を送信するよう構成される。具体的には、第１の層に配置されたセンサ電極３０Ｙの少なくとも一部から主信号を送信し、第１の層とは異なる第２の層に配置されたセンサ電極３０Ｘの少なくとも一部から副信号を送信するよう構成される。

【0066】

本変形例による副信号は第１の変形例と同じく別電極信号であり、その内容は、本実施の形態と同じ遅延信号であってもよいし、主信号と全く同じ信号であってもよい。前者の場合には、本実施の形態と同様、ペン２によって受信されるエッジを増加させる効果が得られる。後者の場合、２つの層から同じ信号を送信することになるので、１つの層のみかから信号を送信する場合に比べてエッジを強調する効果が得られる。

【0067】

図８（ｄ）は、主信号の遅延信号を副信号とする場合に、本変形例により送信される混合信号を示す図である。なお、図８（ａ）～（ｃ）は、図６（ａ）～（ｃ）と同一の図となっている。図８（ｄ）に示すように、本変形例による混合信号は、パルス信号と遅延信号を加算したものとなっている。図８（ｄ）から理解されるように、こうすることによっても、ペン２によって受信されるエッジの数を増加させ、アップリンク信号ＵＳのエッジを強調することができる。また、本変形例によれば、上述した戻りエッジが発生しないので、アナログ回路７１によって誤った波形が復元されてしまう可能性を小さくすることができる。

【0068】

本変形例は、タブレット３がいわゆるインセル方式の位置検出装置である場合にも好適に適用できる。インセル方式は、センサ電極３０Ｘ，３０Ｙの一方として、センサ電極群３０と重畳配置される表示装置の画素を駆動するために必要な電位が供給される電極（典型的には、液晶ディスプレイの共通電極、又は、有機ＥＬディスプレイの負極）を利用する方式である。したがって、本変形例をインセル方式のタブレット３に適用する場合、センサ電極３０Ｘ，３０Ｙのうち例えば液晶ディスプレイの共通電極である一方から主信号及び副信号の一方を送信し、他方から主信号及び副信号の他方を送信することになる。この場合も、本変形例と同様に、アップリンク信号ＵＳのエッジを強調する効果と、アナログ回路７１によって誤った波形が復元されてしまう可能性を低減する効果とを得ることができる。

【0069】

図９は、本実施の形態の第３の変形例による複数のセンサ電極３０Ｘを示す図である。本変形例によるタブレット３は、複数のセンサ電極３０Ｘを、図示したグループＧ１に属する複数の第１のセンサ電極と、これら複数の第１のセンサ電極と平面的に見て重ならない位置に配置された複数の第２のセンサ電極（グループＧ２に属するセンサ電極３０Ｘ）とに分類する。そして送信処理部５２は、複数の第１のセンサ電極を介して上記パルス信号を送信する一方、複数の第２のセンサ電極を介してパルス信号の逆相信号を送信するよう構成される。こうすることで、ペン２を持つ人の手がタッチ面３ａに触れている場合などに、人の手を通じてアップリンク信号ＵＳがペン２のグランド電位を変化させることによって、ペン２がアップリンク信号ＵＳを検出できなくなることを防止できるようになる。

【0070】

図１０は、本実施の形態の第４の変形例による複数のセンサ電極３０Ｘ，３０Ｙを示す図である。また、図１１は、本変形例によるセンサコントローラ３１が送信するアップリンク信号ＵＳを示す図である。初めに図１０を参照すると、本変形例によるセンサコントローラ３１はまず、アップリンク信号ＵＳの送信を行う領域Ｒを決定する。なお、図１０には、タッチ面３ａの一部を領域Ｒとする例を描いているが、タッチ面３ａの全部を領域Ｒとしてもよい。

【0071】

領域Ｒを決定したセンサコントローラ３１は、領域Ｒを通過する複数のセンサ電極３０を、近接したセンサ電極３０ができるだけ異なるグループに属することとなるように複数のグループに分類する。図１０には、こうして分類されるグループの一例が示されている。この例では、センサ電極３０Ｙが１本おきにグループＡ又はグループＢに分類され、センサ電極３０Ｘが１本おきにグループＣ又はグループＤに分類される。

【0072】

図１１には、図１０に示したグループＡ～Ｄを利用してアップリンク信号ＵＳの送信を行う場合の例を示している。なお、同図には、説明の簡単のため、５つの送信データ「８」「５」「７」「９」「３」のそれぞれを８チップのチップ列（各送信データを表す４つのビットのそれぞれをマンチェスター符号化することによって得られるチップ列）により送信する例を示しているが、実際には、本実施の形態と同様に拡散符号を用いて送信される。

【0073】

本変形例によるセンサコントローラ３１は、１つの送信データを構成する８つのチップを前半４チップと後半４チップに分け、それぞれに対応するパルス信号の４つのエッジ（立ち上がりエッジＵ及び立ち下がりエッジＤ）を、図１１に示すように、４つのグループＡ～Ｄのそれぞれに分散して送信するよう構成される。こうすることで、領域Ｒ内に位置しているペン２は、すべてのエッジを受信できることからアップリンク信号ＵＳを受信できるが、領域Ｒ内に位置していないペン２は、一部又は全部のエッジを受信できないことからアップリンク信号ＵＳを受信できないことになる（一部だけ受信できたとしても、図２（ａ）に示した誤り検出符号ＣＲＣを用いた誤り検出の結果として、受信できた部分は破棄される）。したがって、本変形例によれば、タッチ面３ａ内の領域を限定して、アップリンク信号ＵＳを送信することが可能になる。本変形例を応用すれば、例えばタッチ面３ａ内に複数のペン２が位置している場合に、送信対象のペン２を限定してアップリンク信号ＵＳを送信することも可能になる。

【0074】

図１２は、本実施の形態の第５の変形例を説明するための図である。なお、同図（ａ）（ｂ）はそれぞれ、図６（ａ）（ｄ）と同一の図となっている。

【0075】

図１２（ｂ）に示したパルス信号は、図１２（ａ）に示したチップ列を表す一方で、図１２（ｃ）に示したチップ列を表すと言うこともできる。このことは、ペン２における処理の方法によっては、１つのパルス信号で２種類のデータを送信できることを意味する。そこで本変形例では、ペン２において相関演算の際に用いられる既知のパターンとして、以下に説明する第１及び第２のパターンの２種類を用意することにより、ペン２が２種類のデータを選択的に受信できるようにする。

【0076】

第１のパターンは、１チップの時間長が相対的に長いパターンである。この第１のパターンを用いるペン２のデジタル回路７２（図５）は、アナログ回路７１の出力信号に対して相対的に粒度の粗い相関演算を行うことにより、図１２（ｂ）に例示したパルス信号から図１２（ａ）に示したチップ列を復元することになる。

【0077】

第２のパターンは、１チップの時間長が相対的に短いパターンである。この第２のパターンを用いるペン２のデジタル回路７２（図５）は、アナログ回路７１の出力信号に対して相対的に粒度の細かい相関演算を行うことにより、図１２（ｂ）に例示したパルス信号から図１２（ｃ）に示したチップ列を復元することになる。

【0078】

このように、本変形例によれば、ペン２において相関演算の際に用いられる既知のパターンとして、１チップの時間長が異なる２種類のパターンを用意するので、１つのアップリンク信号ＵＳにより、ペン２に２種類のデータを選択的に受信させることができるという効果が得られる。なお、本変形例は、図５に示したパターン記憶部７３に格納されるパターンの１チップ当たりの時間長がペン２によって異なることとなるように構成することも可能である。こうすることで、センサコントローラ３１は、２つのペン２に対し、１つのアップリンク信号ＵＳにより、互いに異なるデータを送信することが可能になる。

【0079】

次に、本発明の第２の実施の形態による位置検出システム１について、説明する。本実施の形態による位置検出システム１は、受信回路６１によるアップリンク信号ＵＳの受信方法の点で第１の実施の形態と異なる。すなわち、本実施の形態による受信回路６１においては、アナログ回路７１内でΔΣ変調を行うとともに、デジタル回路７２内で＋１，０，－１の３値による相関演算を行う。その他の点では第１の実施の形態による位置検出システム１と同様であるので、同一の構成には同一の符号を付し、以下では、第１の実施の形態による位置検出システム１との相違点に着目して説明を続ける。

【0080】

図１３は、本実施の形態による受信回路６１の構成を示す図である。同図に示すように、本実施の形態による受信回路６１は、図５にも示したアナログ回路７１、デジタル回路７２、及びパターン記憶部７３に加え、パルス密度検出部７４及びＭＣＵ(Micro Control Unit)７５を有して構成される。

【0081】

本実施の形態によるアナログ回路７１は、入力端がスイッチ６０のＲ端子（図５を参照）に接続されたハイパスフィルタ８０と、ハイパスフィルタ８０の出力信号を増幅する増幅回路８１と、ΔΣ変調部８２とを含んで構成される。ハイパスフィルタ８０は、遮断周波数以上の周波数成分のみを通過させるように構成された回路である。ハイパスフィルタ８０の遮断周波数は、ＭＣＵ７５により制御可能に構成される。増幅回路８１は、ハイパスフィルタ８０の出力信号を増幅し、出力信号ＤＯとしてΔΣ変調部８２に供給する回路である。増幅回路８１は、ＭＣＵ７５により増幅率を制御可能に構成された可変ゲインの増幅器により構成される。ハイパスフィルタ８０及び増幅回路８１は、ペン先電極２１（図５を参照）に誘導された信号（受信信号Ｒｘ）のエッジを検出する微分回路として機能する。

【0082】

ΔΣ変調部８２は、増幅回路８１の出力信号ＤＯに対して、少なくとも正、負それぞれに対応する２つの基準電位ＶＴＰ，ＶＴＮを用いた比較を行い、比較結果のフィードバック処理を行う機能部であり、図１３に示すように、減算回路８２ａと、加算回路８２ｂと、比較回路８２ｃと、遅延回路８２ｄ，８２ｅとを有して構成される。

【0083】

比較回路８２ｃは、加算回路８２ｂの出力信号ＩＯと所定の基準電位ＶＴＰ，ＶＴＮ（ＶＴＰ＝－ＶＴＮ＞０）とを比較する回路であり、比較結果の出力端子、正側出力端子（＋１）、負側出力端子（－１）という３つの出力端子を有して構成される。このうち比較結果の出力端子から出力される信号は、アナログ回路７１の出力信号ＣＯを構成する。

【0084】

比較回路８２ｃは、加算回路８２ｂの出力信号ＩＯが基準電位ＶＴＰを上回っている場合に、出力信号ＣＯとして＋１を出力するとともに、正側出力端子の電位をハイ、負側出力端子の電位をローとする。また、比較回路８２ｃは、加算回路８２ｂの出力信号ＩＯが基準電位ＶＴＮを下回っている場合に、出力信号ＣＯとして－１を出力するとともに、負側出力端子の電位をハイ、正側出力端子の電位をローとする。その他の場合、比較回路８２ｃは、出力信号ＣＯとして０を出力するとともに、正側出力端子及び負側出力端子の電位をともにローとする。比較回路８２ｃが行うこの処理の結果として、出力信号ＣＯは、＋１，０，－１のいずれかの値を取る３値のパルス信号となる。

【0085】

比較回路８２ｃは、センサコントローラ３１が送信するチップ列のチップ長（図６に示したチップ長Ｔの半分Ｔ／２）よりも短い周期（例えばＴ／８）で動作するよう構成される。したがって、出力信号ＣＯは、センサコントローラ３１が送信するチップ列の１チップに対して複数のチップ（例えば４つのチップ）を含むパルス信号となる。

【0086】

図１４（ａ）は、本実施の形態による比較回路８２ｃの回路構成を具体的に示す図である。同図に示すように、比較回路８２ｃは、正に対応するコンパレータＣＰａと、負に対応するコンパレータＣＰｂと、出力回路１００とを有して構成される。コンパレータＣＰａの出力端子は、上述した正側出力端子（＋１）として遅延回路８２ｄに接続されるとともに、出力回路１００に接続される。また、コンパレータＣＰｂの出力端子は、上述した負側出力端子（－１）として遅延回路８２ｅに接続されるとともに、出力回路１００に接続される。

【0087】

各コンパレータＣＰａ，ＣＰｂの一方入力端子には、加算回路８２ｂの出力信号ＩＯが共通に供給される。一方、各コンパレータＣＰａ，ＣＰｂの他方入力端子には、上述した基準電位ＶＴＰ，ＶＴＮがそれぞれ供給される。また、各コンパレータＣＰａ，ＣＰｂは、図示しないクロック回路から供給されるクロックＣＫ１に同期したタイミングで比較動作を実行するよう構成される。クロックＣＫ１は、センサコントローラ３１が送信するチップ列のチップ長（図６に示したチップ長Ｔの半分Ｔ／２）よりも短い周期（例えばＴ／８）で振動するように構成されており、その結果として出力信号ＣＯは、上述したように、センサコントローラ３１から送信されるチップ列の１チップに対して複数のチップ（例えば４つのチップ）を含むパルス信号となる。

【0088】

コンパレータＣＰａは、加算回路８２ｂの出力信号ＩＯが基準電位ＶＴＰより大きい場合にハイを出力し、そうでない場合にローを出力するよう構成される。また、コンパレータＣＰｂは、加算回路８２ｂの出力信号ＩＯが基準電位ＶＴＮより大きい場合にローを出力し、そうでない場合にハイを出力するよう構成される。これにより、比較回路８２ｃの比較結果が３値（すなわち、＋１，０，－１のいずれか）で減算回路８２ａにフィードバックされる

【0089】

出力回路１００は、コンパレータＣＰａ，ＣＰｂの出力に基づいて、ΔΣ変調部８２の出力信号ＣＯを生成する回路である。具体的には、コンパレータＣＰａの出力がハイである場合に出力信号ＣＯを＋１とし、コンパレータＣＰｂの出力がハイである場合に出力信号ＣＯを－１とし、それ以外の場合に出力信号ＣＯを０とする。これにより、＋１，０，－１のいずれかの値を取る３値のパルス信号である出力信号ＣＯが実現される。

【0090】

ここで、図１４（ａ）の比較回路８２ｃは出力信号ＩＯと２つの基準電位ＶＴＰ，ＶＴＮとを比較しているが、より多数の基準電位を比較対象として用いることとしてもよい。具体的な例を挙げると、比較回路８２ｃは、出力信号ＩＯと４つの基準電位ＶＴＰ，ＶＴＰ０，ＶＴＮ０，ＶＴＮ（ＶＴＰ＝－ＶＴＮ＝２×ＶＴＰ０＝－２×ＶＴＮ０＞０）とを比較することとしてもよい。この場合、減算回路８２ａには、比較回路８２ｃの比較結果が５値（すなわち、＋２，＋１，０，－１，－２のいずれか）でフィードバックされることになる。一方、詳しくは後述するが、比較回路８２ｃが４つの基準電位ＶＴＰ，ＶＴＰ０，ＶＴＮ０，ＶＴＮとの比較を行う場合であっても、アナログ回路７１の出力信号ＣＯは、３値（すなわち、＋１，０，－１のいずれか）で出力される。以下、詳しく説明する。

【0091】

図１４（ｂ）は、出力信号ＩＯと４つの基準電位ＶＴＰ，ＶＴＰ０，ＶＴＮ０，ＶＴＮとを比較するように構成した比較回路８２ｃの回路構成を具体的に示す図である。同図に示すように、この場合の比較回路８２ｃは、正に対応する２つのコンパレータＣＰａ，ＣＰｃと、負に対応する２つのコンパレータＣＰｂ，ＣＰｄと、出力回路１００とを有して構成される。コンパレータＣＰａの出力端子は、正側出力端子（＋２）として遅延回路８２ｄに接続されるとともに、出力回路１００に接続される。また、コンパレータＣＰｂの出力端子は、上述した負側出力端子（－２）として遅延回路８２ｅに接続されるとともに、出力回路１００に接続される。コンパレータＣＰｃの出力端子は、正側出力端子（＋１
）として遅延回路８２ｄに接続されるとともに出力回路１００に接続され、コンパレータＣＰｂの出力端子は、上述した負側出力端子（－１）として遅延回路８２ｅに接続されるとともに出力回路１００に接続される。

【0092】

各コンパレータＣＰａ～ＣＰｄの一方入力端子には、加算回路８２ｂの出力信号ＩＯが共通に供給される。一方、各コンパレータＣＰａ～ＣＰｄの他方入力端子には、上述した基準電位ＶＴＰ，ＶＴＮ，ＶＴＰ０，ＶＴＮ０がそれぞれ供給される。各コンパレータＣＰａ～ＣＰｄがクロックＣＫ１に同期したタイミングで動作する点は、図１４（ａ）の場合と同様である。

【0093】

コンパレータＣＰａは、加算回路８２ｂの出力信号ＩＯが基準電位ＶＴＰより大きい場合にハイを出力し、そうでない場合にローを出力するよう構成される。コンパレータＣＰｂは、加算回路８２ｂの出力信号ＩＯが基準電位ＶＴＮより大きい場合にローを出力し、そうでない場合にハイを出力するよう構成される。コンパレータＣＰｃは、加算回路８２ｂの出力信号ＩＯが基準電位ＶＴＰ０より大きい場合にハイを出力し、そうでない場合にローを出力するよう構成される。コンパレータＣＰｄは、加算回路８２ｂの出力信号ＩＯが基準電位ＶＴＮ０より大きい場合にローを出力し、そうでない場合にハイを出力するよう構成される。これにより、比較回路８２ｃの比較結果が５値（すなわち、＋２，＋１，０，－１，－２のいずれか）で減算回路８２ａにフィードバックされる

【0094】

出力回路１００は、コンパレータＣＰａ，ＣＰｂの出力に基づいて、ΔΣ変調部８２の出力信号ＣＯを生成するよう構成される。具体的には、コンパレータＣＰａの出力がハイである場合に出力信号ＣＯを＋１とし、コンパレータＣＰｂの出力がハイである場合に出力信号ＣＯを－１とし、それ以外の場合に出力信号ＣＯを０とするよう構成される。コンパレータＣＰｃ，ＣＰｄの出力は、出力信号ＣＯの生成では参照されない。これにより、減算回路８２ａへのフィードバックが５値であるにもかかわらず、＋１，０，－１のいずれかの値を取る３値のパルス信号である出力信号ＣＯが実現される。このように出力信号ＣＯを３値にすることで、相関演算のために必要な回路の規模を減らすことが可能になる。

【0095】

なお、出力回路１００にコンパレータＣＰｃ，ＣＰｄの出力も参照させることにより、出力信号ＣＯを５値（すなわち、＋２，＋１，０，－１，－２のいずれか）のパルス信号により構成することとしてもよい。このように出力信号ＣＯを５値にする場合、後段のデジタル回路７２（図１３を参照）において、レベル値をも加味して相関値を導出できるという効果が得られる。

【0096】

図１３に戻る。遅延回路８２ｄは、比較回路８２ｃの正側出力端子の電位をΔ倍したうえで、例えば１クロック分（出力信号ＣＯの１チップ分）だけ遅延させて減算回路８２ａにフィードバックする役割を果たす。同様に、遅延回路８２ｅは、比較回路８２ｃの負側出力端子の電位を－Δ倍したうえで、例えば１クロック分だけ遅延させて減算回路８２ａにフィードバックする役割を果たす。なお、Δの具体的な値は、３値でフィードバックする場合にはＶＴＰに等しい値とし、５値でフィードバックする場合にはＶＴＰ０に等しい値とすることが好適である。

【0097】

減算回路８２ａは、増幅回路８１の出力信号ＤＯから遅延回路８２ｄ，８２ｅの出力信号に応じた量の電位を減じてなる信号を出力する回路である。この減算によれば、１クロック前の出力信号ＩＯが基準電位ＶＴＰを上回っていた場合には、加算回路８２ｂの入力信号の電位レベルが下がり、１クロック前の出力信号ＩＯが基準電位ＶＴＮを下回っていた場合には、加算回路８２ｂの入力信号の電位レベルが上がるので、加算回路８２ｂの出力信号ＩＯの電位レベルを一定の範囲内に収めるという効果が得られる。

【0098】

加算回路８２ｂは、減算回路８２ａの出力信号を積分してなる信号を出力する回路である。加算回路８２ｂの出力信号ＩＯは、１クロック前の加算回路８２ｂの出力信号に減算回路８２ａの出力信号を加算したものとなる。

【0099】

図１５（ａ）は、センサコントローラ３１が送信したチップ列（図２（ｃ）に示したもの）の一例を示す図であり、図１５（ｂ）は、このチップ列を受信したペン２において観測される受信信号Ｒｘの例を示す図であり、図１５（ｃ）は、この受信信号Ｒｘから得られる出力信号ＣＯの例を示す図であり、図１５（ｄ）は、この出力信号ＣＯから得られるチップ列を示す図である。なお、図１５（ｂ）に示した受信信号Ｒｘには、正弦波である低周波ノイズが重畳されている。これらの図から理解されるように、受信信号Ｒｘに低周波ノイズが重畳している場合の出力信号ＣＯは、受信信号Ｒｘに比べて激しく振動するパルス信号となる。これは、ΔΣ変調部８２が受信信号Ｒｘの変化を敏感に検出していることを示している。

【0100】

図１３に戻る。本実施の形態によるパターン記憶部７３は、センサコントローラ３１がアップリンク信号ＵＳの送信に使用する可能性のある複数の拡散符号のそれぞれについて、＋１、０、１のいずれかの値を取る複数のチップにより構成される３値のチップ列を既知のパターンとして記憶するように構成される。

【0101】

図１５（ｅ）は、図１５（ａ）に示したチップ列に対応してパターン記憶部７３に記憶されるパターンを示す図であり、図１５（ｆ）は、このパターンをパルス信号により表記してなる図である。図１５（ｄ）及び図１５（ｅ）から理解されるように、パターン記憶部７３に記憶されるパターンは、出力信号ＣＯの１チップに対して１チップを含むチップ列となる。また、図１５（ａ）及び図１５（ｅ）から理解されるように、パターン記憶部７３に記憶されるパターンは、送信チップ列の「＋１」から「０」への変化に対応して１チップだけ「－１」となり、送信チップ列の「０」から「＋１」への変化に対応して１チップだけ「＋１」となり、その他のチップは「０」となるように構成された３値のチップ列となる。

【0102】

図１３に戻り、本実施の形態によるデジタル回路７２は、エッジマッチドフィルタ８７及びアップリンク信号復元部８８を有して構成される。

【0103】

エッジマッチドフィルタ８７は、１つの拡散符号に対応するチップ数分のチップ列を格納可能に設定された先入れ先出し方式のシフトレジスタを有しており、アナログ回路７１の出力信号ＣＯを１チップ取得する都度、このシフトレジスタに格納していく。そして、新たな１チップを格納する都度、その時点でシフトレジスタに格納されているチップ列と、パターン記憶部７３に記憶される複数の既知のパターンのそれぞれとの相関を算出し、その結果を逐次、出力信号ＦＯとしてアップリンク信号復元部８８に供給する。

【0104】

アップリンク信号復元部８８は、出力信号ＦＯが所定値以上となった場合に、その出力信号ＦＯの算出に用いたパターンに対応する拡散符号が検出されたと判定する。そして、次々に検出される拡散符号に基づいてアップリンク信号ＵＳを復元し、コントローラ６２に出力する。

【0105】

パルス密度検出部７４は、ΔΣ変調部８２の出力信号ＣＯのパルス密度を検出し、その結果をＭＣＵ７５に通知する機能部である。また、ＭＣＵ７５は、組み込み用のマイクロプロセッサを構成する集積回路（制御回路）であり、パルス密度検出部７４から通知されたパルス密度に基づいて増幅回路８１のゲインを制御するとともに、ハイパスフィルタ８０の遮断周波数を制御する役割を担う。

【0106】

ここで、パルス密度に基づく増幅回路８１のゲイン制御について説明する。ΔΣ変調部８２の入力信号（増幅回路８１の出力信号ＤＯ）の絶対値が大きすぎる場合、加算回路８２ｂの出力信号ＩＯが常に基準電位ＶＴＰを上回るか、或いは、基準電位ＶＴＮを下回ることになる。そうすると、出力信号ＣＯが「＋１」又は「－１」に固定されてしまうので、ΔΣ変調部８２によるエッジ検出が機能しなくなる。逆に、ΔΣ変調部８２の入力信号（増幅回路８１の出力信号ＤＯ）の絶対値が小さすぎる場合には、加算回路８２ｂの出力信号ＩＯが基準電位ＶＴＰと基準電位ＶＴＮの間に収まっている状態が継続し、出力信号ＣＯが「０」に固定されてしまうので、やはりΔΣ変調部８２によるエッジ検出が機能しなくなる。そこでＭＣＵ７５は、パルス密度検出部７４から通知されたパルス密度が所定値以下となった場合に、出力信号ＤＯの値に応じて、増幅回路８１のゲインを低下又は上昇させる。増幅回路８１のゲインを低下させた場合には、出力信号ＤＯの電位レベルが低下するので、「＋１」又は「－１」に固定されていた出力信号ＣＯの固定を解除することが可能になる。また、増幅回路８１のゲインを上昇させた場合には、出力信号ＤＯの電位レベルが上昇するので、「０」に固定されていた出力信号ＣＯの固定を解除することが可能になる。

【0107】

図１６（ａ）は、センサコントローラ３１が送信するパルス信号の一例を示す図であり、図１６（ｂ）は、このパルス信号を受信したペン２において出力される増幅回路８１の出力信号ＤＯを示す図であり、図１６（ｃ）は、この出力信号ＤＯに対応する加算回路８２ｂの出力信号ＩＯを示す図であり、図１６（ｄ）は、この出力信号ＩＯに対応するアナログ回路７１の出力信号ＣＯを示す図であり、図１６（ｅ）は、図１６（ａ）に示したパルス信号に対応してパターン記憶部７３に記憶される既知のパターンを示す図であり、図１６（ｆ）は、図１６（ｄ）に示した出力信号ＣＯ及び図１６（ｅ）に示したパターンに対応するエッジマッチドフィルタ８７の出力信号ＦＯを示す図である。以下、図１３とともにこれらの図を参照しながら、本実施の形態の作用及び効果について、詳しく説明する。ただし、図１６（ｃ）及び図１６（ｄ）には、図１４（ｂ）に示した比較回路８２ｃを用いる場合を示している。

【0108】

増幅回路８１の出力信号ＤＯは、図１６（ｂ）に示すように、センサコントローラ３１が送信するパルス信号の立ち上がりエッジに対応してプラス側に一時的に増大し、立ち下がりエッジに対応してマイナス側に一時的に増大する信号となる。これは、図１３に示したハイパスフィルタ８０が微分回路として機能することによるものである。

【0109】

加算回路８２ｂの出力信号ＩＯは、図１６（ｃ）に示すように、基準電位ＶＴＰ，ＶＴＰ０を上回ったこと、及び、基準電位ＶＴＮ０，ＶＴＮを下回ったことに応じて折り返しが発生する信号となる。このような折り返しが発生することで、出力信号ＩＯは、折り返し変調（Ｓｉｇｎａｌ Ｆｏｌｄｉｎｇ変調）された信号になっていると言える。このようにΔΣ変調部８２が折り返し変調を行うことにより過去の信号への依存が小さくなることから、本実施の形態による受信回路６１によれば、例えば第１の実施の形態で説明した受信回路６１よりも確実にエッジを検出することが可能になる。また、比較路８２ｃの比較結果を２値（＋１，０）で減算回路８２ａにフィードバックするタイプの（すなわち、１ビットのΣΔ変調を行う）ΔΣ変調部に比べても、より確実にエッジを検出することが可能になる。これは、１ビットのΣΔ変調では常に０か＋１がフィードバックされることになるため正の信号にしか対応できないが、比較回路８２ｃの比較結果を３値又は５値などの奇数値で減算回路８２ａにフィードバックすることとすれば、正負の信号に対応できることに加え、０の状態（ＶＴＰ０とＶＴＮ０の中間）の無信号にも対応できることによるものである。

【0110】

なお、ここで触れたように、減算回路８２ａへのフィードバックは奇数値で行えばよく、図１４（ａ）に示した３値や、図１４（ｂ）に示した５値に限られない。なお、例えば２ｍ＋１値でのフィードバックに対応する場合であれば、正に対応するｍ個のコンパレータと、負に対応するｍ個のコンパレータとを含むように比較回路８２ｃを構成すればよい。

【0111】

また、図１６（ｃ）に示す例のように比較回路８２ｃの比較結果を５値（＋２，＋１，０，－１，－２）で減算回路８２ａにフィードバックすることとすれば、３値でフィードバックを行う場合に比べて過去の信号への依存が小さくなるため、さらに確実にエッジを検出することが可能になる。その他、折り返し変調によれば、連続時間の積分器を用いた信号処理が可能になることから、例えば非特許文献１に開示されているような多値ＡＤで処理する構成に比べ、信号のロスを低減することが可能になるという効果も得られる。

【0112】

アナログ回路７１の出力信号ＣＯは、上述したように、センサコントローラ３１が送信するチップ列の１チップに対して複数のパルスを含む３値のパルス信号であり、図１６（ｄ）に示すように、各パルスを生成するタイミングで出力信号ＩＯが基準電位ＶＴＰを上回っている場合に＋１のパルス、基準電位ＶＴＮを下回っている場合に－１のパルスを含む信号となる。

【0113】

図１６（ａ）と図１６（ｄ）を比較すると理解されるように、出力信号ＣＯには、センサコントローラ３１が送信するパルス信号のエッジに対応するパルス以外にも多数のパルスが含まれる。したがって、もし仮に第１の実施の形態で使用した既知のパターン（拡散符号をマンチェスター符号化することによって得られるチップ列）を本実施の形態でも使用することとすると、好適な相関演算結果を得られない可能性がある。しかしながら、本実施の形態では、図１６（ｅ）に示すように、出力信号ＣＯの１チップに対して１チップを含み、送信チップ列の「＋１」から「０」への変化に対応して１チップだけ「－１」となり、送信チップ列の「０」から「＋１」への変化に対応して１チップだけ「＋１」となり、その他のチップは「０」となるように構成された３値のチップ列により構成された既知のパターンを使用するので、パルス信号のエッジに対応するパルス以外のパルスが出力信号ＣＯに含まれていたとしても、相関演算の結果には反映されないことになる。したがって、ΔΣ変調の結果として得られる出力信号ＣＯに基づいて、図１６（ｆ）に示すように、好適な相関演算結果を得ることが可能になる。

【0114】

以上説明したように、本実施の形態によるペン２によれば、アップリンク信号ＵＳの波形に鈍りが生じても、ΔΣ変調部により実行される折り返し変調によってエッジを確実に検出することができるので、ペン２がエッジを検出できる可能性が高まる。したがって、ペン２がアップリンク信号ＵＳを好適に受信できるようになる。

【0115】

また、デジタル回路７２内で＋１，０，－１の３値による相関演算を行っているので、ΔΣ変調の結果として得られる出力信号ＣＯに基づいて、好適な相関演算結果を得ることが可能になる。

【0116】

以上、本発明の好ましい実施の形態について説明したが、本発明はこうした実施の形態に何等限定されるものではなく、本発明が、その要旨を逸脱しない範囲において、種々なる態様で実施され得ることは勿論である。

【0117】

例えば、第１及び第２の実施の形態は、組み合わせて用いることとしてもよい。すなわち、エッジが強調されるようにアップリンク信号ＵＳを送信するセンサコントローラ３１と、ΔΣ変調及び３値による相関演算を用いてアップリンク信号ＵＳの受信を行うペン２とを組み合わせて用いることとしてもよい。こうすることで、ペンがアップリンク信号ＵＳをより好適に受信できるようになる。

【符号の説明】

【0118】

１ 位置検出システム
２ ペン
３ タブレット
３ａ タッチ面
２０ 芯
２１ ペン先電極
２３ 筆圧検出センサ
２４ 回路基板
２５ 電池
３０ センサ電極群
３０Ｘ，３０Ｙ センサ電極
３１ センサコントローラ
３２ ホストプロセッサ
３３ チャージャー
４１ ロジック部
４２ 送信部
４３ 受信部
４４ 選択部
５０ 符号列保持部
５１ 拡散処理部
５１Ａ 拡散処理部５１によって生成されたパルス信号の信号源
５２ 送信処理部
５２Ａ 送信処理部５２によって生成された遅延信号の信号源
５４ｘ，５４ｙ スイッチ
５５ｘ，５５ｙ 導体選択回路
６０ スイッチ
６１ 受信回路
６２ コントローラ
６３ 送信回路
７１ アナログ回路
７２ デジタル回路
７３ パターン記憶部
７４ パルス密度検出部
８０ ハイパスフィルタ
８１ 増幅回路
８２ ΣΔ変調部
８２ａ 減算回路
８２ｂ 加算回路
８２ｃ 比較回路
８２ｄ，８２ｅ 遅延回路
８７ エッジマッチドフィルタ
８８ アップリンク信号復元部
１００ 出力回路
１０１ 電位生成回路
ＡＣａ～ＡＣｄ アンド回路
Ｃ 静電容量
Ｃ１，Ｃａ～Ｃｄ 容量素子
ＣＫ１，ＣＫ２ クロック
ｃｍｄ コマンド
ＣＯ アナログ回路７１の出力信号
ＣＰａ～ＣＰｄ コンパレータ
ＤＯ 増幅回路８１の出力信号
Ｅ１，Ｅ２ エッジ
Ｅ３ 戻りエッジ
ＦＯ エッジマッチドフィルタ８７の出力信号
ＩＯ 加算回路８２ｅの出力信号
ＯＰａ～ＯＰｄ オペアンプ
Ｐ プリアンブル
Ｒ 領域
Ｒ１～Ｒ８，Ｒａ～Ｒｋ，Ｒｍ，Ｒｎ 抵抗素子
Ｒｅｓ 応答データ
Ｒｘ 受信信号
Ｓａ～Ｓｉ スイッチ
ｓＴＲｘ，ｓＴＲｙ，ｓｅｌＸ，ｓｅｌＹ 制御信号
Ｔ 拡散符号のチップ長
ＵＮ 低周波ノイズ
ＵＳ アップリンク信号
ＶＤＤ 高位側電源電位
ＶＳＳ 低位側電源電位
Ｖｒｅｆ，ＶＴＰ，ＶＴＰ０，ＶＴＮ０，ＶＴＮ 基準電位

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】