特許 7113811 デジタル回路のＰＶＴ変動を補償するための補償装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-07-28

(45)【発行日】2022-08-05

(54)【発明の名称】デジタル回路のＰＶＴ変動を補償するための補償装置

(51)【国際特許分類】

   H03K 19/003 20060101AFI20220729BHJP

   H03K 19/00 20060101ALI20220729BHJP

【ＦＩ】

H03K19/003

H03K19/00 210

【請求項の数】 7

(21)【出願番号】P 2019503345

(86)(22)【出願日】2016-07-22

(65)【公表番号】

(43)【公表日】2019-08-22

(86)【国際出願番号】 IB2016054383

(87)【国際公開番号】W WO2018015791

(87)【国際公開日】2018-01-25

【審査請求日】2019-07-10

【前置審査】

(73)【特許権者】

【識別番号】593198670

【氏名又は名称】セー エス ウー エム・サントル・スイス・デレクトロニク・エ・ドゥ・ミクロテクニク・エス アー・ルシェルシュ・エ・デヴェロプマン

(74)【代理人】

【識別番号】100069556

【弁理士】

【氏名又は名称】江崎 光史

(74)【代理人】

【識別番号】100111486

【弁理士】

【氏名又は名称】鍛冶澤 實

(74)【代理人】

【識別番号】100191835

【弁理士】

【氏名又は名称】中村 真介

(72)【発明者】

【氏名】リュフィユー・ダヴィッド

(72)【発明者】

【氏名】サラザール・グティエレス・カミロ・アンドレス

(72)【発明者】

【氏名】ポンス・ソレ・マルク

(72)【発明者】

【氏名】セヴラック・ダニエル

(72)【発明者】

【氏名】ナジェル・ジャン－リュック

(72)【発明者】

【氏名】ポレ・アラン－セルジュ

【審査官】及川 尚人

(56)【参考文献】

【文献】特開２００４－１６５６４９（ＪＰ，Ａ）

【文献】国際公開第２００４／０７７６７３（ＷＯ，Ａ１）

【文献】特表２００５－５３６１０５（ＪＰ，Ａ）

【文献】特表平０８－５０８６００（ＪＰ，Ａ）

【文献】特開２０１１－０５５４５９（ＪＰ，Ａ）

【文献】米国特許出願公開第２００９／０１６７４２０（ＵＳ，Ａ１）

【文献】特開２０１５－１８８２１４（ＪＰ，Ａ）

【文献】特開２０１１－０９６９５０（ＪＰ，Ａ）

【文献】特開２０１４－１０６０８５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｋ １９／００３

Ｈ０３Ｋ １９／００

(57)【特許請求の範囲】

【請求項1】

デジタル回路のＰＶＴ変動を補償するための補償装置において、
前記補償装置は、
－１つのトランジスタと、
－予め設定された値の電流を生成するように構成された１つの電流生成モジュールと、
－前記第４端子（Ｂ，Ｇ′，Ｇ″）の電圧を調整することによって前記第１端子（Ｄ）と前記第３端子（Ｓ）との間に電流を通電させるように構成された１つの補償モジュールとを有し、
前記トランジスタは、
－１つの第１端子（Ｄ）と、
－１つの第２端子（Ｇ）と、
－１つの第３端子（Ｓ）と、
－１つの第４端子（Ｂ，Ｇ′，Ｇ″）とを有し、この第４端子（Ｂ，Ｇ′，Ｇ″）は、前記トランジスタの閾値電圧（Ｖｔｈ）を変えることを可能にし、
前記トランジスタの前記第４端子（Ｂ，Ｇ′，Ｇ″）に接続されている前記補償モジュールの出力端子（ＯＵＴ）が、補償されるべき前記デジタル回路の対応するトランジスタの第４端子に接続されるように構成されていて、前記補償されるべきデジタル回路のトランジスタは、前記補償装置の前記トランジスタと同じ技術によるものであり、
前記トランジスタが、飽和領域内にあるように構成されていて、
前記第３端子（Ｓ）の電圧が、予め設定された値を有し、
前記第２端子（Ｇ）の電圧と前記第３端子（Ｓ）の電圧との間の差が、予め設定された値を有し、
前記デジタル回路の前記トランジスタの速度が、前記電流生成モジュールの電流に比例する結果、前記デジタル回路の前記トランジスタの速度が、前記電流生成モジュールの電流の値を選択することによってユーザによって調整され、
前記ユーザによる前記デジタル回路の前記トランジスタの速度の調整中に、前記補償装置の電圧供給が一定に保持されるように、前記補償装置は構成されている当該補償装置。

【請求項2】

前記第４端子（Ｂ，Ｇ′，Ｇ″）は、前記トランジスタのバルク端子（Ｂ）又は前記トランジスタのバックゲート端子（Ｇ′）であり、－前記トランジスタが、２つのゲート端子を有するならば－前記トランジスタの第２ゲート端子（Ｇ″）である請求項１に記載の補償装置。

【請求項3】

前記電流生成モジュールによって生成された所定の又は既知の値の電流は、少なくとも１つの供給源の関数であり、好ましくは、第１供給源（ＶＳＳＤ；ＶＤＤＤ）と第２供給源（ＶＤＤＤ；ＶＳＳＤ）との間の差の関数である請求項１～２のいずれか１項に記載の補償装置。

【請求項4】

前記電流生成モジュールは、
－前記トランジスタの前記第１端子（Ｄ）又は前記第３端子（Ｓ）に接続された１つの電流源、又は
－前記トランジスタの前記第１端子（Ｄ）又は前記第３端子（Ｓ）に接続され、既知の複数の電圧の２つのノード間に設置された１つの抵抗器を有し、
前記トランジスタに通電する電流が、別の電流に関連する請求項１～３のいずれか１項に記載の補償装置。

【請求項5】

前記抵抗器は、物理的な抵抗器、スイッチキャップ回路又はバイアスされたトランジスタによって実装される請求項４に記載の補償装置。

【請求項6】

前記トランジスタは、サブスレッショルド領域又はニアスレッショルド領域内で動作するように操作される請求項１～５のいずれか１項に記載の補償装置。

【請求項7】

－請求項１～６のいずれか１項に記載の少なくとも１つの補償装置と、
－少なくとも１つのトランジスタを有する１つのデジタル回路と、
－補償モジュールの１つの出力端子（ＯＵＴ）を前記デジタル回路の前記トランジスタの第４端子（ＶＢＰ，ＶＢＮ）に接続するための手段とを有する電子装置において、
所定の時点では、前記補償装置の前記トランジスタの第２端子（Ｇ）の電圧と第３端子（Ｓ）の電圧との間の差が、前記デジタル回路の前記トランジスタの前記第２端子（Ｇ）の電圧と前記第３端子（Ｓ）の電圧との間の差にほぼ等しく、
その同じ時点では、前記補償装置の前記トランジスタの前記第４端子（Ｂ，Ｇ′，Ｇ″）の電圧と前記第３端子（Ｓ）の電圧との間の差が、前記デジタル回路の前記トランジスタの前記第４端子（Ｂ，Ｇ′，Ｇ″）の電圧と前記第３端子（Ｓ）の電圧との間の差にほぼ等しく、
前記補償装置の前記トランジスタは、前記デジタル回路の前記トランジスタと同じ技術によるものである当該電子装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、アナログ及び／又はデジタル回路のＰＶＴ変動を補償するための補償装置に関する。特に、本発明は、所定の供給電圧で動作する、好ましくはサブスレッショルド領域又はニアスレッショルド領域内で動作する、補償されるべきデジタル及び／又はアナログ回路の少なくとも１つのトランジスタを最適に且つ動的に制御することを可能にする補償装置に関する。

【背景技術】

【0002】

これまでに速度性能を向上させているＭＯＳトランジスタのスケーリング則によって、アナログ及び／又はデジタル回路（例えば、非限定的に、デジタルゲート）を低電圧で供給して、要求される速度性能が適えられ得る範囲内で（ｆ・Ｃ・Ｖ^２（ここで、ｆは、クロック周波数であり、Ｃは、スイッチ時のゲート容量であり、Ｖは、回路の供給電圧である）に等しい）動的電力を削減することが長年にわたって提唱されている。

【0003】

当該トランジスタが、強反転領域又は閾値電圧を超える領域（ｓｕｐｅｒ－Ｖ_Ｔｈ）で動作される場合（すなわち、当該トランジスタのゲート・ソース電圧が、当該トランジスタの閾値電圧よりも高い場合、すなわち｜Ｖ_ＧＳ｜＞＞Ｖ_Ｔｈである場合）、（以下では、「ＰＶＴ変動」と呼ばれる）プロセス・電圧・温度の変動が、適切に維持され、例えばバンドギャップ回路又は類似の回路を使用することによって、より低い基準電圧の生成が可能になり、ＰＶＴにほとんど鈍感な定電圧出力を提供する。こうして、制御される動的電力損失を保証することが可能である。例えば、１．８Ｖの公称コア電圧Ｖ_ＤＤと４５０ｍＶの閾値電圧Ｖ_Ｔｈと０．８～１ＶのＶ_ＤＤの動作範囲を呈する１８０ｎｍノードのＣＭＯＳは、約４倍の電力削減を可能にする。

【0004】

しかしながら、エネルギーの著しい節約が要望されるならば、電圧のより劇的な減少を必要とするより進歩したノードが、より薄いゲート酸化物に起因して一定の公称電圧を減少させる（例えば、５５～６５ｎｍのＣＭＯＳに対しては１Ｖ～１．２Ｖ）。当該トランジスタの閾値電圧Ｖ_Ｔｈは、公称電圧のように急速に減少しないので、アナログ及び／又はデジタル回路の当該トランジスタは、ますますニアスレッショルド領域内又はサブスレッショルド領域内で動作され、ＰＶＴ変動に対する当該トランジスタの感度を激化させる。

【0005】

これに関連して、用語「サブスレッショルド領域」は、当該トランジスタのゲート・ソース電圧が当該トランジスタの閾値電圧よりも低いことを示す。すなわち、｜Ｖ_ＧＳ｜＜Ｖ_Ｔｈである。

【0006】

これに関連して、用語「ニアスレッショルド領域」は、当該トランジスタのゲート・ソース電圧が当該トランジスタの閾値電圧にあるか又は当該トランジスタの近くにあることを示す。すなわち、｜Ｖ_ＧＳ｜≒＜Ｖ_Ｔｈである。換言すれば、当該トランジスタのゲート・ソース電圧と当該トランジスタの閾値電圧との電圧差は、多くて数十パーセントである。

【0007】

ニアスレッショルド領域又はサブスレッショルド領域内では、ＰＶＴ変動を追跡する適応性のある基準生成装置を必要とする、閾値電圧を超える領域内で使用されるバンドギャップに基づく定電圧手段は、その限界に達している。

【0008】

５Ｖの公称電圧Ｖ_ＤＤ及び約２Ｖの閾値電圧Ｖ_Ｔｈに対する論理回路の電力損失を制御するための方法が、時計回路用に提唱された。１つの例が、図１に示されている。この例は、文献Ｅ．Ｖｉｔｔｏｚ ｅｔ．ａｌ．，“Ｈｉｇｈ－Ｐｅｒｆｏｒａｍｃｅ Ｃｒｙｓｔａｌ Ｏｓｃｉｌｌａｔｏｒ Ｃｉｒｃｕｉｔｓ：
Ｔｈｅｏｒｙ ａｎｄ Ｓｐｐｌｉｃａｔｉｏｎ”，ＩＥＥＥ，Ｊ．Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，Ｖｏｌ．２３，ｎｏ．３，ｐｐ．７７４－７８３，Ｊｕｎｅ１９９８に記載されている。この場合、適応性のある基準電圧ＶＲＥＦ１が、直列に積層され、ダイオード接続された２つのＮＭＯＳトランジスタ及びＰＭＯＳトランジスタに所定の電流Ｉを供給することによって生成される。当該生成された基準電圧ＶＲＥＦ１は、ＮＭＯＳトランジスタＴ_Ｎの閾値電圧Ｖ_ｔｈとＰＭＯＳトランジスタＴ_ｐの閾値電圧Ｖ_ｔｈとこれらのＭＯＳトランジスタの反転係数に依存する項との合計に相当する。したがって、トランジスタＴ_Ｎ及びＴ_Ｐの同じ技術の複数のトランジスタから成り、ユニティゲインバッファ１０の出力（ＶＲＥＧ１＝ＶＲＥＦ１）によって電力供給される論理ゲートとしてのデジタル回路が、これらのトランジスタの（約１／２ＶＲＥＦのゲート・ソース電圧に対応する）遷移速度を若干制御する切換点で同様な電流によって通電される。

【0009】

図１に示された補償装置の主な欠点は、ＰＶＴ変動に対する基準電圧ＶＲＥＦ１の８００ｍＶを超え得る大きい変動である。何故なら、ＮＭＯＳの閾値電圧の変動の寄与とＰＭＯＳの閾値電圧の変動の寄与とが合算するからである。結果として、このような装置によって補償される論理ゲートによる動的な電力損失が著しく変化する。さらに、Ｖ_ＤＤとＶＲＥＦ１との間のエネルギーであるヘッドルーム電圧が僅かしか減少しない低ドロップアウト・レギュレータ（「ＬＤＯ」）よりも効率的なＤＣＤＣに基づく電源は、あまり魅力的でなく且つ実装するのが容易でない。さらに、バイアス電流Ｉが極端に小さくない場合、ＶＲＥＦ１はむしろ大きいので、速度要求が、緩やかであるか又は低いならば、論理ゲートに対する閾値電圧を超える領域（ｓｕｐｅｒ－Ｖ_Ｔｈ）の特性（ｒｅｇｉｍｅ）は、最適とみなされる電力損失からかけ離れている。

【0010】

図２は、より低い電圧を生成する公知の別の補償装置の概略図である。この補償装置は、文献Ｓ．Ｚ．Ａｓｌ，ｅｔ．，ａｌ．，“Ａ ３ ｐｐｍ １．５×０．８ｍｍ^２ １．０μＡ ３２．７６８ｋＨｚ ＭＥＳ－Ｂａｓｅｄ Ｏｓｃｉｌｌａｔｏｒ”，Ｊ． Ｓｏｌｉｄ－Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，Ｖｏｌ．５０，ｎｏ．１，ｐｐ．１－１２，Ｊａｎ．２０１５に記載されている。２つのＮＭＯＳ基準トランジスタＴ_Ｎ及びＰＭＯＳ基準トランジスタＴ_Ｐのそれぞれのゲートが、約１／２ＶＲＥＦの電圧で一緒に短絡しているのではなくて、対向する複数のレールのＶＲＥＦ２とグラウンドとにネスト化されたダイオード配置で接続されている。図１の補償装置で使用される電流と同様な電流Ｉが使用される場合、基準電圧ＶＲＥＦ２は、Ｔ_Ｎの閾値電圧とＴ_Ｐの閾値電圧との間の最大値とＭＯＳの反転係数に依存する項との合計から成るので、基準電圧ＶＲＥＦ２は、ＶＲＥＧ１に対してほぼ半分である。

【0011】

図１に示された補償装置に対する図２に示された補償装置の長所は、ＰＶＴ変動から発生する補償装置の基準電圧ＶＲＥＦ２の変動が図１の補償装置に比べて半分である点である。しかしながら、それでもまだ、当該変動は、４００ｍＶにまで及ぶ。したがって、電圧レベルＶＲＥＦ２で電力供給され、このような装置によって補償されるトランジスタＴ_Ｎ及びＴ_Ｐの同じ技術の複数のトランジスタから成る論理ゲートが、最小の回路速度を保証するバイアス電流Ｉに類似するＩＯＮ電流を提供する当該論理ゲートの最も遅いトランジスタ（ＮＭＯＳ又はＰＭＯＳ）を有する。その他のトランジスタ型式（ＰＭＯＳ又はＮＭＯＳ）の速度は、低速値・高速値（ＳＦ）又は高速値・低速値（ＦＳ）の場合に最大であり、むしろ典型値・典型値（ＴＴ）、高速値・高速値（ＦＦ）又は低速値・低速値（ＳＳ）の場合に近い特定のプロセスコーナーに依存する。

【0012】

当該トランジスタが、サブスレッショルド領域又はニアスレッショルド領域内で動作される場合の低い電圧動作の下では、Ｎ型ＭＯＳトランジスタ対Ｐ型ＭＯＳトランジスタの電流比が非常に大きくなる。その結果、漏れ電流が大きくなるか、又は、補償されるべき回路のＳＲＡＭセルを放置せざるを得ない。

【0013】

これに関連して、回路に対する用語「低電圧動作」は、回路の第１供給源の電圧と第２供給源の電圧との間の差が５０ｍＶと９００ｍＶとの間にあり、好ましくは５００ｍＶにほぼ等しいことを示す。

【先行技術文献】

【非特許文献】

【0014】

【文献】Ｅ．Ｖｉｔｔｏｚ ｅｔ．ａｌ．，“Ｈｉｇｈ－Ｐｅｒｆｏｒａｍｃｅ Ｃｒｙｓｔａｌ Ｏｓｃｉｌｌａｔｏｒ Ｃｉｒｃｕｉｔｓ： Ｔｈｅｏｒｙ ａｎｄ Ｓｐｐｌｉｃａｔｉｏｎ”，ＩＥＥＥ，Ｊ．Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，Ｖｏｌ．２３，ｎｏ．３，ｐｐ．７７４－７８３，Ｊｕｎｅ１９９８

【文献】Ｓ．Ｚ．Ａｓｌ，ｅｔ．，ａｌ．，“Ａ ３ ｐｐｍ １．５×０．８ｍｍ２ １．０μＡ ３２．７６８ｋＨｚ ＭＥＳ－Ｂａｓｅｄ Ｏｓｃｉｌｌａｔｏｒ”，Ｊ． Ｓｏｌｉｄ－Ｓｔａｔｅ Ｃｉｒｃｕｉｔｓ，Ｖｏｌ．５０，ｎｏ．１，ｐｐ．１－１２，Ｊａｎ．２０１５

【発明の概要】

【発明が解決しようとする課題】

【0015】

したがって、本発明の課題は、上記の欠点が除去又は軽減される補償装置を提供することにある。

【0016】

本発明の課題は、アナログ及び／又はデジタル回路内の電力損失が著しく変化しないこの回路のＰＶＴ変動を補償するための補償装置を提供することにある。

【0017】

本発明の課題は、電力損失が最適化されるアナログ及び／又はデジタル回路のＰＶＴ変動を補償するための補償装置を提供することにある。

【0018】

本発明の課題は、低い電圧で動作するアナログ及び／又はデジタル回路のＰＶＴ変動を効率的な方法で補償する補償装置を提供することにある。

【0019】

本発明の課題は、サブスレッショルド領域又はニアスレッショルド領域内で動作するアナログ及び／又はデジタル回路のＰＶＴ変動を効率的な方法で補償する補償装置を提供することにある。

【0020】

本発明の課題は、ＰＶＴ変動を監視する構成を有しない補償装置を提供することにある。

【課題を解決するための手段】

【0021】

本発明によれば、これらの課題は、アナログ及び／又はデジタル回路のＰＶＴ変動を補償するための補償装置によって解決される。当該補償装置は、
－１つの第１端子と、
－１つの第２端子と、
－１つの第３端子と、
－１つの第４端子とを有する１つのトランジスタを備える。

【0022】

本発明の文脈では、用語「端子」は、ノードの同意語とみなされる。当該端子は、ユーザによって物理的にアクセスされ得るピンであることを示すとは限らない。

【0023】

１つの実施の形態では、第１端子は、トランジスタのドレイン端子であり、第２端子は、トランジスタのゲート端子であり、第３端子は、トランジスタのソース端子である。本発明によれば、第４端子は、トランジスタの閾値電圧を変えることを可能にする。この場合、１つの実施の形態では、第４端子は、トランジスタのバルク端子である。別の実施の形態では、特に、トランジスタが、シリコンオンインシュレータ（ＳＯＩ）技術又は完全空乏型シリコンオンインシュレータ（ＦＤＳＯＩ）技術で実現されるならば、第４端子は、トランジスタのバックゲート端子である。トランジスタが２つのゲート端子を有する別の実施の形態では、第４端子は、当該２つのゲート端子のうちの１つのゲート端子である。

【0024】

本発明によれば、トランジスタは、飽和領域内にあるように構成されている。すなわち、この領域内では、第１端子と第３端子との間に流れる電流が、第１端子と第３端子との間の電圧から実質的に独立している。例えば、強反転で動作するＮ型のトランジスタに対しては、Ｖ_ＤＳ＞Ｖ_ＧＳ－Ｖ_ｔｈであることを意味する。

【0025】

本発明によれば、第３端子の電圧は、所定の又は予め設定された値を有する。１つの実施の形態では、この第３端子の電圧が、供給源の電圧に等しいか又はこの第３端子の電圧が、この供給源の電圧に関連するように、この第３端子は、この供給源に接続されている。別の実施の形態によれば、この第３端子は、この所定の又は予め設定された値をこの第３端子に間接に又は実際に印加することを可能にする手段に接続されている。例えば、この第３端子は、演算増幅器の入力端子に接続され得る。この演算増幅器の別の入力端子が、所定の電圧にある（例えば、この別の入力端子は、供給電圧に接続されている）。この場合には、この演算増幅器の仮想接地が、この第３端子の電圧をこの供給源の電圧に固定することを可能にする。

【0026】

本発明によれば、第２端子の電圧と第３端子の電圧との間の差が、既知であるか又は予め設定された値を有する。

【0027】

さらに、本発明による補償装置は、既知の又は予め設定された値の電流を生成するように構成された電流生成モジュールと、第４端子の電圧を調整することによって第１端子と第３端子との間にこの電流を通電させるように構成された補償モジュールとを有する。

【0028】

換言すれば、当該補償モジュールは、ＰＶＴ変動を補償するために、電流生成モジュールの電流をトランジスタに通電させ、ＰＶＴ変動に依存する第４端子の電圧を適切に変えるために構成されたモジュールである。

【0029】

実際には、電流の値が分かるか又は既知であれば、－所定の供給電圧に対する－第４端子の電圧は、プロセス、温度及び／又は電圧の変動の関数の点で相違する幾つかのパラメータだけに依存する。ＰＶＴ変動に依存する第４端子の電圧を適切に調整することによって、これらのパラメータの各々を個別に監視することなしに、当該全ての変動を同時に補償することが可能である。

【0030】

トランジスタの第４端子に接続されている補償モジュールの出力部が、補償されるべきアナログ及び／又はデジタル回路のトランジスタの対応する第４端子に接続されるように構成されている。補償されるべきアナログ及び／又はデジタル回路のトランジスタは、補償装置のトランジスタと同じ技術によるものである。

【0031】

したがって、本発明による補償装置は、所定の電圧に対して電流生成モジュールからの電流にほぼ等しい電流をアナログ及び／又はデジタル回路に通電させることを可能にする。実際には、所定の時点で、この補償装置の第４端子が、この電流生成モジュールの電流を補償されるべきアナログ及び／又はデジタル回路のトランジスタに通電させることを可能にする。２つのトランジスタ（すなわち、当該補償装置のトランジスタ及び補償されるべき当該回路のトランジスタ）が、第２端子と第３端子との間の同じ電圧差と、第４端子と第３端子との間の同じ電圧差とを有する。

【0032】

したがって、本発明による補償装置は、補償されるべき当該回路のトランジスタの第４端子にわたるこのトランジスタの閾値電圧を調整することによって、当該トランジスタに通電する電流を制御することを可能にする。好ましくは、ＰＶＴ変動によって引き起こされる当該既知の回路に存在する電圧ヘッドルームがもはや必要でないので、このことは、当該補償されるべき回路の供給電圧を最小にすることを可能にする。

【0033】

実際には、１つの実施の形態によれば、アナログ及び／又はデジタル回路には、電圧ヘッドルームが存在しない。

【0034】

換言すれば、本発明による補償装置は、低い電圧のアナログ及び／又はデジタル回路を実装することを可能にし、したがって電力を節約する。例えば、当該アナログ及び／又はデジタル回路の最小供給電圧を単体のＮＭＯＳ又はＰＭＯＳ構造（ＶＴＮ又はＶＴＰ構造）においては３００ｍＶだけ減少させることが可能であり、又はスタック型のＮＭＯＳ及びＰＭＯＳ構造（ＶＴＮ＋ＶＴＰ構造）に対しては６００ｍＶも減少させることが可能である。

【0035】

好ましくは、本発明による補償装置は、ＰＶＴ変動を監視する必要な構成なしに、所定のＰＶＴ変動の影響を減少させることを可能にし、又は除去することさえも可能にする（公知の解決策に対して～１００ｋ倍の減少）。実際には、本発明による補償装置は、ＰＶＴ変動に依存する第４端子の電圧を自動的に且つ適切に調整する。

【0036】

好ましくは、本発明による補償装置は、動的電力の損失を最適化することを可能にする。

【0037】

当該補償されるべき回路が、デジタル回路であるならば、本発明による補償装置は、当該デジタル回路の立ち上がりエッジと立ち下りエッジの双方の遷移の速度を制御することを可能にし、さらに立ち上がり時間と立ち下がり時間を適合することを可能にする。

【0038】

好ましくは、本発明による補償装置は、Ｎ型トランジスタとＰ型トランジスタとからの漏れ成分を制御することを可能にする。

【0039】

１つの実施の形態では、当該補償装置は、第１供給源と、好ましくはこの第１供給源とは違う第２供給源とを有する。

【0040】

１つの実施の形態によれば、電流生成モジュールによって生成された所定の又は既知の値の電流は、少なくとも１つの供給源、好ましくは２つの供給源間の差の関数である。２つの供給源のうちの１つの供給源が、Ｆ＝Ｉ／（ＣＶ）＝１／（ＲＣ）として変化するならば、この実施の形態は、補償されるべきデジタル回路の周波数ｆをより良好に制御することを可能にする。

【0041】

可能な第１の実施の形態によれば、当該補償モジュールは、１つの反転入力端子と１つの非反転入力端子と１つの出力端子とから成る１つの演算増幅器を有し、
－当該反転入力端子が、当該電流生成モジュールと当該トランジスタの当該第３端子とに接続されていて、
－当該非反転入力端子が、当該第１供給源に接続されていて、
－当該出力端子が、当該第４端子に接続されていて、
当該第２供給源が、当該トランジスタの当該第１端子に接続されている。

【0042】

本発明の文脈によれば、表現「に接続」は、接続が直接に（すなわち、２つの接続部分間の任意の構成要素なしに）成され得ることを意味するか、又は、２つの接続部が、これらの接続部間の電圧を変えない１つ以上の構成要素から成る電子経路を介して接続されていることを意味する。表現「に接続」は、２つの接続部が、これらの接続部間の電圧を変え得る１つ以上の構成要素から成る電子経路を介して接続されていることも意味し得る。

【0043】

可能な第２の実施の形態によれば、上記の第１の実施の形態の代わりに、当該補償モジュールは、１つの反転入力端子と１つの非反転入力端子と１つの出力端子とから成る１つの演算増幅器を有し、
－当該非反転入力端子が、当該電流生成モジュールと当該トランジスタの当該第１端子とに接続されていて、
－当該反転入力端子が、当該第２供給源又は当該トランジスタの飽和を保証する電圧に接続されていて、
－当該出力端子が、当該第４端子に接続されていて、
当該第１供給源が、当該トランジスタの当該第３端子に接続されている。

【0044】

留意すべきは、上記の第１の実施の形態及び第２の実施の形態では、電流生成モジュールと演算増幅器の入力端子とが、接続されている、好ましくは直接に接続されている点である。双方が、トランジスタの１つの端子に接続されている。トランジスタの第１端子が使用されるならば、当該トランジスタの型（Ｎ又はＰ）に関係なく、当該演算増幅器の入力端子は、非反転入力端子である。トランジスタの第３端子が使用されるならば、当該トランジスタの型（Ｎ又はＰ）に関係なく、当該演算増幅器の入力端子は、反転入力端子である。

【0045】

可能な第３の実施の形態によれば、上記の第１の実施の形態及び第２の実施の形態の代わりに、補償モジュールは、比較器並びに後続するチャージポンプモジュレータ及び積分器を有する。この実施の形態では、演算増幅器の機能が、比較器並びにチャージポンプモジュレータ及び積分器によって実行されるので、この補償モジュールには、演算増幅器がない。

【0046】

１つの実施の形態によれば、トランジスタの第２端子が、
－第１端子、
－固定された電圧のノード、又は
－第３端子、例えば、Ｖ_ＤＤ／２にほぼ等しい電圧を有するノードに接続され得る。

【0047】

当該第１端子の場合には、トランジスタは、（Ｖ_Ｇ＝Ｖ_Ｄ）に構成されたダイオードであり、ＩＯＮ電流を補償されるべきデジタル回路に通電させることが可能である。

【0048】

当該固定された電圧のノードの場合には、スイッチング電流を補償されるべきデジタル回路に通電させることが可能である。

【0049】

当該第３端子の場合には、補償されるべきデジタル回路の漏れ電流を制御することが可能である。当該デジタル回路が、メモリセル、例えばＳＲＡＭセルを有するならば、当該制御は有益である。

【0050】

１つの実施の形態によれば、当該電流生成モジュールは、
－当該トランジスタの当該第１端子又は当該第３端子に接続された１つの電流源、又は
－当該トランジスタの当該第１端子又は当該第３端子に接続され、既知の複数の電圧の２つのノード間に設置された１つの抵抗器を有し、
当該トランジスタに通電する電流が、別の電流に関連する。

【0051】

上記の抵抗器は、物理的な抵抗器、スイッチキャップ回路又は適切に寸法決めされ且つバイアスされたトランジスタによって実装され得る。

【0052】

別の実施の形態によれば、当該電流生成モジュールは、ユーザによって異なる複数の値から選択され得る所定の値の電流を生成する可変の電流生成モジュールである。

【0053】

別の実施の形態によれば、第１供給源の電圧と第２供給源の電圧との間の差は、５０ｍＶと９００ｍＶとの間にあり、好ましくは５００ｍＶにほぼ等しい。動的電力が、供給電圧の二乗に比例するので、このような低い電圧での操作は、動的電力を節約することを可能にする。

【0054】

別の実施の形態によれば、当該トランジスタは、サブスレッショルド領域又はニアスレッショルド領域内で動作する。サブスレッショルド領域の１つの挑戦は、トランジスタの指数法則に由来する（ドレイン電流が、Ｖ_ＧＳに対して指数関数的に関連する）。当該指数法則は、Ｖ_ＤＤが低下されるにつれて、漏れ電流の相対度を増大させ、ＰＶＴ変動に対する感度を最高にする。好ましくは、本発明による補償装置は、ＰＶＴ変動によって引き起こされる全ての所定の変動を除去することを可能にし、サブスレッショルド領域又はニアスレッショルド領域内で動作されるトランジスタの使用を可能にする。

【0055】

別の実施の形態によれば、本発明による補償装置は、バッテリと、このバッテリ、例えば少なくとも１つの低ドロップアウト・レギュレータ及び／又は少なくとも１つのＤＣＤＣコンバータから第１供給源の電圧と第２供給源の電圧とを生成するための手段とを有する。

【0056】

バッテリの代わりに、本発明による補償装置は、第１供給源の電圧と第２供給源の電圧との間の差を直接に生成する太陽電池又は環境発電源を有してもよい。

【0057】

別の実施の形態によれば、本発明による補償装置は、電流生成モジュール及び／又は補償モジュールに給電するための第１供給源の電圧及び第２供給源の電圧よりも高い及び／又は低い電圧を生成するための手段（例えば、限定的でないチャージポンプ）も有する。

【0058】

別の実施の形態によれば、本発明による補償装置のトランジスタは、完全空乏型シリコンオンインシュレータ（ＦＤＳＯＩ）技術又は深い空乏層のチャネル（ＤＤＣ）技術で実現される。

【0059】

別の実施の形態によれば、補償装置のトランジスタは、Ｎ又はＰ型の第１トランジスタであり、当該電流生成モジュールは、第１電流生成モジュールであり、当該補償モジュールは、第１補償モジュールであり、当該装置は、
－Ｐ又はＮ型の１つの第２トランジスタと、
－当該第１電流生成モジュールによって生成された電流と等しい必要のない所定の値の電流を生成するように構成された１つの第２電流生成モジュールと、
－当該第２トランジスタの当該第４端子の電圧を調整することによって当該第２トランジスタの当該第１端子と当該第３端子との間に当該第２電流生成モジュールによって生成された電流を通電させるように構成された１つの補償モジュールとをさらに有し、
当該第２トランジスタが、
－１つの第１端子（ドレイン）と、
－１つの第２端子（ゲート）と、
－１つの第３端子（ソース）と、
－１つの第４端子とを有し、この第４端子は、当該第２トランジスタの閾値電圧を変えることを可能にし、
当該第２トランジスタが、飽和領域内にあるように構成されていて、
当該第２トランジスタの当該第３端子（ソース）の電圧が、予め設定された値を有し、当該第２トランジスタの当該第２端子（Ｇ）の電圧と当該第３端子（Ｓ）の電圧との間の差が、予め設定された値を有する。

【0060】

上記の実施の形態は、両型式のＭＯＳの電流－それ故に、補償されるべきデジタル回路の速度又は遅延－を、これらのＭＯＳの閾値電圧をこれらのＭＯＳの第４端子を通じて調整することによって独立して制御することを可能にする。

【0061】

本発明は、
－本発明による少なくとも１つの補償装置と、
－少なくとも１つのトランジスタを有する１つのアナログ及び／又はデジタル回路と、
－補償モジュールの１つの出力端子を当該アナログ及び／又はデジタル回路の当該トランジスタの第４端子に接続するための手段とを有する電子装置にも関する。この場合、
所定の時点では、当該補償装置の当該トランジスタの第２端子の電圧と第３端子の電圧との間の差が、当該アナログ及び／又はデジタル回路の当該トランジスタの当該第２端子の電圧と当該第３端子の電圧との間の差にほぼ等しく、
その同じ時点では、当該補償装置の当該トランジスタの当該第４端子の電圧と当該第３端子の電圧との間の差が、当該アナログ及び／又はデジタル回路の当該トランジスタの当該第４端子の電圧と当該第３端子の電圧との間の差にほぼ等しく、
当該補償装置の当該トランジスタは、当該アナログ及び／又はデジタル回路の当該トランジスタと同じ技術によるものである。

【0062】

補償されるべきアナログ及び／又はデジタル回路の例は、限定されないが、電圧又は電流基準、増幅器、発振器、メモリセル（例えば、ＳＲＡＭ又はＲＯＭセル）、デジタル加速度計、プロセッサ等である。

【0063】

１つの実施の形態では、本発明による電子装置１が、本発明による２つ以上の補償装置を有し、アナログ及び／又はデジタル回路のトランジスタの第４端子を当該補償モジュールの２つ以上の出力端子のうちの１つの出力端子に接続するために配置された少なくとも１つのスイッチを有する。

【0064】

補償されるべきアナログ及び／又はデジタル回路が、Ｎ又はＰ型の第１トランジスタと、Ｐ又はＮ型の１つの第２トランジスタを有するならば、当該電子装置は、当該第２補償モジュールの当該出力端子を当該アナログ及び／又はデジタル回路の当該第２トランジスタの当該第４端子に接続するための手段をさらに有する。

【0065】

別の実施の形態によれば、本発明による補償装置は、１つの発振器と、この発振器によってクロックされ、この発振器の電圧基準が第１供給電圧及び第２供給電圧に関連する結果、これらの供給電圧の比が一定に保持される１つのスイッチトキャパシタ回路と、当該デジタル回路のコンデンサの静電容量の変動を補償するように当該デジタル回路のコンデンサを適合する１つのコンデンサＣ_Ｉとを有する。

【図面の簡単な説明】

【0066】

【図1】公知の第１の補償装置の概略図である。

【図2】公知の第２の補償装置の概略図である。

【図3】本発明の実施の形態による電子装置の概略図である。

【図4】本発明の別の実施の形態による補償装置の概略図である。

【図5】本発明の別の実施の形態による補償装置の概略図である。

【図6】本発明の別の実施の形態による補償装置の概略図である。

【図7】本発明の別の実施の形態による補償装置の概略図である。

【図8】どのように、０．９ＶのＩＯＮ＿ｍｉｎ条件に対して規格化された速度、動特性（動的電力）及び漏れ電力が、ＶＤＤ及びＶＢＢの範囲にわたって推移するかを示す。この技術（低電圧技術、ＬＶＴ）で利用できる最も速い速度のＭＯＳとの比較がさらに示されている。

【発明を実施するための形態】

【0067】

図３は、本発明の実施の形態による電子装置１００の概略図である。当該図示された実施の形態では、電子装置１００は、
－アナログ及び／又はデジタル回路２のＰＶＴ変動を補償するための補償装置１と、
－アナログ及び／又はデジタル回路２と、
－入力／出力回路３とから成る。

【0068】

補償されるべきアナログ及び／又はデジタル回路２の例は、限定されないが、電圧又は電流基準、増幅器、発振器、メモリセル（例えば、ＳＲＡＭ又はＲＯＭセル）、デジタル加速度計、プロセッサ等である。

【0069】

当該図示された実施の形態では、入力／出力回路３が、ＶＤＤＩＯ－ＶＳＳＩＯに等しい電圧を生成するために配置されたバッテリＢＡＴと、補償装置１及びアナログ及び／又はデジタル回路２の供給源ＶＤＤＤ及び供給源ＶＳＳＤの電圧を生成するために配置された手段３０，３２（この場合は２つのＬＤＯ）とから成る。しかしながら、留意すべきは、ＤＣＤＣコンバータのようなその他の手段が、ＬＤＯの代わりに使用され得る点である。

【0070】

さらに留意すべきは、本発明はバッテリの存在に限定されない点である。実際には、バッテリの代わりに、本発明による電子装置が、第１供給源ＶＤＤＤの電圧と第２供給源ＶＳＳＤの電圧との間の差を直接に生成する太陽電池（例えば、０．５Ｖの太陽電池）又は環境発電源を有してもよい。

【0071】

本発明による補償装置は、説明するように、電流生成モジュール及び／又は補償モジュールに給電するための第１供給源の電圧及び第２供給源の電圧よりも高い及び／又は低い電圧を生成するための手段も有する。

【0072】

本発明による補償装置は、ただ１つの供給源（ＶＤＤＤ又はＶＳＳＤ）の電圧を知ることによって作動することが分かる。

【0073】

図３の補償装置１は、第１端子Ｄ、第２端子Ｇ、第３端子Ｓ及び第４端子を有するＮ型の第１トランジスタＴ_Ｎを備える。第４端子は、当該トランジスタの閾値電圧Ｖ_ｔｈを変更することを可能にする。このとき、１つの実施の形態では、第４端子は、当該トランジスタのバルク端子Ｂである。別の実施の形態では、特に当該トランジスタが、シリコンオンインシュレータ（ＳＯＩ）技術又は完全空乏型シリコンオンインシュレータ（ＦＤＳＯＩ）技術で実現されるならば、第４端子は、当該トランジスタのバックゲート端子Ｇ′である。当該トランジスタが２つのゲート端子Ｇ及びＧ″を有する別の実施の形態では、第４端子は、当該２つのゲート端子のうちの１つのゲート端子（Ｇ″）である。

【0074】

好適な実施の形態では、供給源ＶＳＳＤの電圧と供給源ＶＤＤＤの電圧との間の差は、５０ｍＶと９００ｍＶとの間にあり、好ましくはほぼ５００ｍＶに等しい。このような低い電圧での動作は、動的電力を節約することを可能にする。

【0075】

好適な実施の形態では、トランジスタＴ_Ｎは、サブスレッショルド領域又はニアスレッショルド領域内で動作するように操作される。

【0076】

好適な実施の形態では、トランジスタＴ_Ｎは、完全空乏型シリコンオンインシュレータ（ＦＤＳＯＩ）技術又は深い空乏層のチャネル（ＤＤＣ）技術で実現される。

【0077】

本発明によれば、トランジスタＴ_Ｎは、飽和領域にあるように構成されている。トランジスタＴ_Ｎは、Ｖ_Ｇ＝Ｖ_Ｄとして構成されたダイオードである。

【0078】

しかしながら、本発明は、トランジスタＴ_Ｎのダイオード構成に限定されないことが分かる。実際には、第２端子Ｇが、固定された電圧のノード、例えばＶ_ＤＤＤ／２にほぼ等しい電圧を有するノード又は第３端子Ｓに接続されてもよい。

【0079】

本発明によれば、トランジスタＴ_Ｎの第３端子Ｓの電圧が、予め設定された値を有する。当該図示された実施の形態では、この値は、演算増幅器１０_Ｎの仮想接地によって固定されている。実際には、演算増幅器１０_Ｎの非反転端子ＩＮ＋が、ここでは供給源ＶＳＳＤに直接に接続されていて、演算増幅器１０_Ｎの反転端子ＩＮ－が、ここではトランジスタＴ_Ｎの第３端子Ｓに直接に接続されている。

【0080】

しかしながら、その他の実施の形態は、所定の値の電圧をトランジスタＴ_Ｎの第３端子Ｓに印加することを可能にする。例えば、図６～８の実施の形態では、第１トランジスタＴ_Ｎの第３端子Ｓが、ここでは供給源（ＶＳＳＤ）に対して直接に接続されている。

【0081】

さらに、所定の値の電圧をトランジスタＴ_Ｎの第３端子Ｓに間接に又は実際に印加するためには、演算増幅器は必要でないことが分かる。この代わりに、少なくとも１つ（好ましくは、２つの入力端子）と１つの出力端子とを有するあらゆる電子モジュールが使用され得る。この場合、これらの入力端子間の電圧差を予め設定された値、例えば０Ｖ又はオフセット電圧に設定するため、この出力端子は、閉回路を経由して１つの入力端子に負帰還接続されている。

【0082】

本発明によれば、第２端子Ｇの電圧と第３端子Ｓの電圧との間の差が予め設定されている。この場合には、この差は、ＶＤＤＤ－ＶＳＳＤに等しい。

【0083】

電流生成モジュール（当該図示された実施の形態では、電流生成器２０_Ｎ）が、予め設定された値の電流Ｉ_Ｎを生成するように構成されている。

【0084】

しかしながら、本発明は、電流生成器を設けることに限定されず、説明するように、その他の手段が予め設定された値の電流Ｉ_Ｎを生成するために使用され得ることが分かる。

【0085】

当該図示された実施の形態では、電流生成モジュール（すなわち、電流生成器２０_Ｎ）は、ここではトランジスタＴ_Ｎの第３端子Ｓに直接に接続されている。

【0086】

本発明によれば、第４端子の電圧を調整することによって、トランジスタＴ_Ｎの第１端子Ｄと第３端子Ｓとの間にこの電流Ｉ_Ｎを通電させるように、補償モジュールが構成されている。

【0087】

当該図示された実施の形態では、この補償モジュールは、演算増幅器１０_Ｎを有する。この演算増幅器１０_Ｎは、反転入力端子ＩＮ－、非反転入力端子ＩＮ＋及び出力端子ＶＢＮを有する。この場合、
－反転入力端子ＩＮ－は、ここでは電流生成モジュール２０_ＮとトランジスタＴ_Ｎの第３端子Ｓとに直接に接続されていて、
－非反転端子ＩＮ＋は、ここでは供給源ＶＳＳＤに直接に接続されていて、
－出力端子ＶＢＮは、ここではトランジスタＴ_Ｎの第４端子に直接に接続されている。この場合、
－その他の供給源ＶＤＤＤは、ここではトランジスタＴ_Ｎの第１端子Ｄに直接に接続されている。

【0088】

しかしながら、当該補償モジュールは、演算増幅器を有することに限定されないことが分かる。代わりに、当該補償モジュールは、比較器並びに後続するチャージポンプモジュレータ及び積分器を有してもよい。この場合には、この比較器の出力が、零よりも高いならば、電荷が、出力ノードの電圧を上げるためにこのチャージアップモジュールによってこの出力ノードに注入され、この比較器の出力が、零よりも低いならば、電荷が、この出力ノードの電圧を下げるためにこのチャージアップモジュールによってこの出力ノードから除去される。この出力ノードは、積分器、例えばコンデンサに接続されている。当該積分器の出力が、当該トランジスタの第４端子をドライブする。

【0089】

当該全ての場合には、ＰＶＴ変動を補償するため、トランジスタ（図３の場合では、Ｔ_Ｎ）を通じて電流（図３の場合では、Ｉ_Ｎ）を通電させ、ＰＶＴ変動に依存して第４端子ＶＢＮの電圧を適切に変えるように、当該補償モジュールは構成されている。

【0090】

実際には、電流Ｉ_Ｎの値が分かるか又は既知であれば、所定の供給電圧に対する第４端子ＶＢＮの電圧は、プロセス、温度及び／又は電圧の変動の関数の点で相違する幾つかのパラメータだけに依存する。ＰＶＴ変動に依存する第４端子ＶＢＮの電圧を適切に調整することによって、これらのパラメータの各々を個別に監視することなしに、当該全ての変動を同時に補償することが可能である。

【0091】

例えば、１つの実施の形態では、当該トランジスタの第４端子は、バルク端子Ｂである。この場合には、その電圧Ｖ_ＢＢ（すなわち、ＶＳ＝０Ｖのときの電圧Ｖ_ＳＢ）が、サブスレッショルド領域内で有効な以下の方程式によって決定される。

【0092】

【数1】

ここで、
－ｎは、トランジスタの基板バイアス係数である。
－Ｕ_Ｔは、熱力学的な電圧（約２５ｍＶ）である。
－Ｉ_{ＯＮ０．５Ｖ}は、電流Ｉ_Ｎである。
－ＩＳは、トランジスタの特定電流である。
－Ｖ_ＴＯは、トランジスタの公称閾値電圧である。
－Ｖ_ＤＤは、トランジスタに印加されるＶＤＤＤ－ＶＳＳＤに等しいゲート・ソース電圧（Ｖ_ＧＳ）である。
－ΔＶ_ＤＤは、電圧Ｖ_ＤＤの変動である。
－ΔＶ_{Ｔ，Ｐｒｏｃ}は、プロセスの関数における閾値電圧の変動である。
－ΔＶ_{Ｔ，Ｔｅｍｐ}は、温度の関数における閾値電圧の変動である。

【0093】

留意すべきは、上記の式において：
－ｎ，ＩＳ及びΔＶ_Ｔは、プロセスによって変わり、
－Ｕ_Ｔ及びＶ_{Ｔ，Ｔｅｍｐ}は、温度によって変わり、
－ΔＶ_ＤＤは、供給電圧によって変わる点である。

【0094】

したがって、電流Ｉ_Ｎ及び電圧Ｖ_ＤＤが規定されると、上記の式におけるその他の全てのパラメータの変動が、これらのパラメータを個別に監視する必要なしに、Ｖ_ＢＢに作用することによって自動的に同時に補償される。

【0095】

トランジスタＴ_Ｎの第４端子に接続されている補償モジュールの出力部ＶＢＮが、補償されるべきアナログ及び／又はデジタル回路２の対応するトランジスタＴ′_Ｎの第４端子に接続されるように構成されている。補償されるべきアナログ及び／又はデジタル回路２のトランジスタＴ′_Ｎは、補償装置１のトランジスタＴ_Ｎと同じ技術によるものである。

【0096】

特に、所定の時点では、補償装置１のトランジスタＴ_Ｎの第２端子Ｇの電圧と第３端子Ｓの電圧との間の差が、アナログ及び／又はデジタル回路２のトランジスタＴ′_Ｎの第２端子Ｇ′の電圧と第３端子Ｓ′の電圧との間の差にほぼ等しい。さらに、その同じ時点では、補償装置１のトランジスタＴ_Ｎの第４端子の電圧ＶＢＮと第３端子Ｓの電圧との間の差が、アナログ及び／又はデジタル回路２の当該トランジスタの第４端子の電圧ＶＢＮと第３端子Ｓ′の電圧との間の差にほぼ等しい。

【0097】

有利には、ＰＶＴ変動によって印加される当該既知の回路に存在する電圧ヘッドルームがむしろ必要でないので、本発明による補償装置１は、補償されるべき回路２の供給電圧を最少にすることを可能にする。実際には、１つの実施の形態によれば、アナログ及び／又はデジタル回路２には、電圧ヘッドルームが存在しない。

【0098】

図３の実施の形態では、補償装置１は、Ｐ型の第２トランジスタＴ_Ｐも有する。これに対しては、上記のＮ型の第１トランジスタＴ_Ｎと同じ考察が有効である。第２電流生成モジュール（当該図示された場合には、電流生成器２０_Ｐ）が、電流生成器２０_Ｎによって生成される電流Ｉ_Ｎに等しいとは限らない所定の値の電流Ｉ_Ｐを生成するように構成されている。第２トランジスタＴ_Ｐの第４端子の電圧ＶＢＰを調整することによって、第３端子Ｓと第１端子Ｄとの間に電流Ｉ_Ｐを通電させるように、第２補償モジュール１０_Ｐが構成されている。

【0099】

上記の第１電流生成モジュールについての考察は、第２電流生成モジュールに対して有効である。上記の第１補償モジュール１０_Ｎについての考察は、第２補償モジュール１０_Ｐに対して有効である。

【0100】

補償されるべきアナログ及び／又はデジタル回路２の対応する第２トランジスタＴ′_Ｐの対応する第４端子に接続されているように、第２トランジスタＴ_Ｐの第４端子に接続されている当該第２補償モジュールの出力部ＶＢＰが構成されている。補償されるべきアナログ及び／又はデジタル回路２のトランジスタＴ′_Ｐは、補償装置１のトランジスタＴ_Ｐと同じ技術によるものである。したがって、Ｎ型のトランジスタとＰ型のトランジスタとの双方の電流－それ故に、補償されるべきデジタル回路の速度又は遅延－を、これらのトランジスタの閾値電圧をこれらのトランジスタの第４端子を通じて調整することによって独立して制御することが可能である。

【0101】

図３に示された実施の形態では、ＶＢＮ、ＶＢＰ電圧の変動範囲は、これらの電圧のそれぞれの供給電圧ＶＳＳＤ、ＶＤＤＤに及ぶ。好適な実施の形態では、ＶＤＤＤ－ＶＳＳＤ＝０．５Ｖに対して、ＶＢＮ、ＶＢＰ電圧の変動範囲は、［ＶＤＤＤ－１ Ｖ； ＶＳＳＤ＋０．６Ｖ］及び［ＶＤＤＤ－０．６Ｖ； ＶＤＤＤ＋１Ｖ］の範囲に故意に限定されている。それぞれのトランジスタの型ごとに、当該－１Ｖの値は、技術限界に依存し、値０．６Ｖは、ダイオードの順方向電圧の限界に依存する。このような最小の２．５ＶのＶＤＤＩＯ－ＶＳＳＩＯのバッテリ供給電圧が望ましいので、当該０．５ＶのＶＤＤＤ－ＶＳＳＤコア供給電圧（この例では、約０．５Ｖ）に加えて、２×１Ｖの逆バイアスの変動範囲が存在する。

【0102】

好適な実施の形態では、
（ＶＤＤＩＯ＋ＶＳＳＩＯ）／２＝（ＶＤＤＤ－ＶＳＳＤ）／２
のように、ＶＤＤＤのレベルとＶＳＳＤのレベルとを調整することが有益である。

【0103】

別の実施の形態では、電流生成器２０_Ｎ及び／若しくは２０_Ｐ並びに／又は演算増幅器１０Ｎ及び／若しくは１０Ｐに印加するための負の電圧ＶＮＥＧ＜ＶＳＳの生成をさらに必要とするＶＳＳＩＯ及びＶＳＳＤの双方が、同じ接地レベルＶＳＳに接地されてもよい。

【0104】

図３に示されているように、電流生成器２０_Ｎ及び２０_Ｐ並びに／又は演算増幅器１０Ｎ及び１０Ｐは、供給源ＶＤＤＤの電圧よりも高い電圧によって印加され得、及び／又は供給源ＶＳＳＤの電圧よりも低い電圧によって印加され得る。

【0105】

補償モジュールが、演算増幅器の代わりに比較器並びに後続するチャージポンプモジュレータ及び積分器を有する実施の形態では、当該補償モジュールの印加が、供給源ＶＤＤＤの電圧よりも高く、及び／又は供給源ＶＳＳＤの電圧よりも低いことは要求されない点に留意すべきである。

【0106】

本発明による補償装置が、アナログ回路を補償するために使用されるならば、当該補償装置は、少なくとも幾つかのノードに十分な電圧範囲を持たせるためのアナログ信号を可能にする電圧を生成するために構成されたモジュールを有してもよい。当該アナログ信号が、当該十分な電圧範囲内で振動し得る。このモジュールは、
－当該補償装置のトランジスタに直列にされ、第１供給源と第２供給源との間に設置された電圧生成器、及び／又は
－上記の範囲を可能にするように当該２つの供給源ＶＳＳＤ、ＶＤＤＤの値を変更するための手段、及び／又は
－当該補償モジュールのオフセットを生成し及び／又は変更するための手段を有し得る。

【0107】

（図示されなかった）１つの実施の形態では、本発明による電子装置１が、本発明による２つ以上の補償装置を有し、アナログ及び／又はデジタル回路２のトランジスタの第４端子を当該補償モジュールの２つ以上の出力端子のうちの１つの出力端子に接続するために配置された少なくとも１つのスイッチを有する。

【0108】

図４は、Ｎ型のトランジスタＴ_Ｎを有する本発明による補償装置１の別の実施の形態を示す。この場合には、補償モジュールが、演算増幅器１０_Ｎを有する。この場合、
－この演算増幅器１０_Ｎの非反転入力端子ＩＮ＋が、電流生成モジュール（電流源２０_Ｎ）と当該トランジスタの第１端子Ｄとに接続されていて、
－この演算増幅器１０_Ｎの反転入力端子ＩＮ－が、供給源ＶＤＤＤに接続されていて、
－この演算増幅器１０_Ｎの出力端子ＶＢＮが、第４端子に接続されていて、及び
－供給源ＶＳＳＤが、当該トランジスタの第３端子Ｓに接続されている。

【0109】

図４に示された実施の形態では、トランジスタＴ_Ｎの第２端子の電圧がＶＤＤＤに等しいことが望ましいならば、当該電流生成モジュール（電流源２０_Ｎ）が、電圧Ｖ＞ＶＤＤＤによって印加されなければならない。当該電流生成モジュール（電流源２０_Ｎ）が、電圧Ｖ＝ＶＤＤＤで印加されるときでも、当該電流生成モジュール（電流源２０_Ｎ）の飽和を保証するためには、代わりに、１００ｍＶよりも大きいオフセット電圧が、演算増幅器に故意に印加されてもよい。このような実施の形態は、アナログ回路を補償するときに一般に使用され得る。

【0110】

図４に示された構成と同様な構成が、Ｐ型のトランジスタを有する補償装置１に対して使用され得る。

【0111】

図５は、Ｎ型のトランジスタＴ_Ｎを有する本発明による補償装置１の別の実施の形態を示す。この場合には、補償モジュールが、演算増幅器１０_Ｎを有する。この場合、
－この演算増幅器１０_Ｎの非反転入力端子ＩＮ＋が、当該電流生成モジュール（電流源２０_Ｎ）と当該トランジスタの第１端子Ｄとに接続されていて、
－この演算増幅器１０_Ｎの反転入力端子ＩＮ－が、図４のように供給源ＶＤＤＤに接続されていないが、当該電流生成モジュールとトランジスタＴ_Ｎとの双方の飽和を保証する電圧（例えば、ＶＤＤ／２）に接続されていて、
－この演算増幅器１０_Ｎの出力端子ＶＢＮが、第４端子に接続されていて、及び
－供給源ＶＳＳＤが、当該トランジスタの第３端子Ｓに接続されている。

【0112】

したがって、図５に示された実施の形態では、オフセット電圧が、当該演算増幅器内に存在しないときは、当該電流生成モジュール（電流源２０_Ｎ）を電圧Ｖ＞ＶＤＤＤによって印加することは必要でない。

【0113】

図６は、本発明による補償装置１の別の実施の形態を示す。この実施の形態には、電流生成器が、トランジスタに直接に接続されていない。この実施の形態では、電流Ｉ′_Ｎを生成する電流生成器３０が、既知の値の抵抗器Ｒ_１に直列にされている。この直列接続は、ＶＳＳＤとＶＤＤＤとの間に配線されているので、演算増幅器１０_Ｎの反転入力端子ＩＮ－の電圧値は既知である。この演算増幅器１０_Ｎは、仮想接地されているので、この演算増幅器１０_Ｎの非反転端子ＩＮ＋の電圧値も既知である。ＶＤＤＤと演算増幅器１０_Ｎの非反転端子ＩＮ＋との間に設置された抵抗器Ｒ_２の値を知ることによって、トランジスタＴ_Ｎに通電される電流ＩＮが分かり、Ｒ_１の値とＲ_２の値とに依存する電流生成器３０の値に関連付けられる。

【0114】

したがって、本発明による補償装置の電流生成モジュールは、当該トランジスタの第１端子Ｄ若しくは第３端子Ｓに接続された、好ましくは直接に接続された電流源を有し、又は（図６に示されたように）当該トランジスタの第１端子Ｄ若しくは第３端子Ｓに接続され、既知の電圧の２つのノード間に設置された抵抗器を有する。当該トランジスタに通電する電流は、別の既知の電流（例えば、電流生成器３０の電流）に関連付けられる。

【0115】

好ましくは、この抵抗器は、図６に示されたような物理的な抵抗器又はスイッチキャップ回路又は適切にバイアスされたトランジスタによって実装され得る。

【0116】

図７は、１つの電流生成モジュールがＮ型のトランジスタＴ_ＮとＰ型のトランジスタＴ_Ｐとによって共有されている本発明による補償装置１の別の実施の形態を示す。当該実施の形態における電流生成モジュールは、既知の電圧の２つのノード（すなわち、演算増幅器１０_Ｐ及び１０_Ｎの２つの非反転入力端子ＩＮ＋）間に設置されている既知の値の抵抗器Ｒ_６を有する。実際には、演算増幅器１０_Ｐ及び１０_Ｎは、仮想接地されているので、これらの演算増幅器の非反転入力端子ＩＮ＋の電圧は、ＶＤＤＤとＶＳＳＤとの間に設置された既知の値の抵抗器Ｒ_３、Ｒ_４及びＲ_５から成る分圧器によって決定されるように既知であるこれらの演算増幅器の反転入力端子ＩＮ－の電圧に相当する。

【0117】

図７の実施の形態では、トランジスタＴ_Ｎ及びＴ_Ｐに通電する所定の又は既知の値の電流が、２つの供給源ＶＤＤＤとＶＳＳＤ間の差の関数である。当該２つの供給源のうちの１つの供給源が、ｆ＝Ｉ／（ＣＶ）＝１／（ＲＣ）として変わるならば、この実施の形態は、補償されるべきデジタル回路の周波数ｆをより良好に制御することを可能にする。

【0118】

図７の破線は、Ｎ型のトランジスタＴ_Ｎを有する補償装置がＰ型のトランジスタＴ_Ｐを有する補償装置に対して完全に対称であるように、それぞれの抵抗器Ｒ_４及びＲ_６を分割することが可能であることを示す。

【0119】

同様に留意すべきは、図７の場合には、Ｎ型のトランジスタＴ_Ｎを有する補償装置が、Ｐ型のトランジスタＴ_Ｐを有する補償装置に接続されている点である。したがって、この実施の形態は、例えば図３に示された実施の形態よりもコンパクトである。

【0120】

別の実施の形態によれば、電流生成モジュールは、ユーザによって異なる複数の値から選択され得る所定の値の電流を生成する可変の電流生成モジュールである。

【0121】

好適な１つの実施の形態では、電流ＤＡＣが、補償装置１のトランジスタをバイアスするために使用され得るプログラミング可能な電流を生成するために使用され得る。この電流ＤＡＣは、入力として基準電流を要求する。ＰＴＡＴ電流基準が、温度（Ｔ）及び抵抗器（Ｒ）の値に依存する電流（Ｔ／Ｒに比例するＩ）を提供する。代わりに、当該抵抗器が、当業者から周知の特別な電流生成回路を使用して３極管領域内で動作するＭＯＳトランジスタによって置換されるならば、望まない温度依存性が除去され得る。

【0122】

（図示されなかった）別の実施の形態によれば、本発明による補償装置は、発振器（例えば、周波数ｆ_ＸＯの水晶発振器）と、この発振器によってクロックされ、この発振器の電圧基準が第１及び第２の供給電圧ＶＳＳＤ及びＶＤＤＤに関連する結果、これらの供給電圧の比が一定に保持されるスイッチトキャパシタ回路と、補償されるべき回路２のコンデンサに適合する結果、このコンデンサの静電容量の変動を補償するコンデンサＣ_Ｉとを有する。

【0123】

１つの実施の形態では、コンデンサＣ_Ｉの静電容量は、論理設計条件に適合するために、配置されルーティング（Ｐ＆Ｒ）された複数のセルの組み合わせを使用して形成される。

【0124】

換言すれば、例えば双方に対するバンドギャップ基準を使用してコア論理供給電圧（ＶＤＤＤ）の分数としてスイッチング電圧（Ｖ_Ｉ）を規定することは、以下の関係を導く：
ｆ_ＤＩＧ＝Ｋ・ｆ_ＸＯ・（Ｃ_Ｔ・Ｖ_Ｉ）／（Ｃ_ＤＩＧ・Ｖ_ＤＤＤ）
ここで、Ｋは、電流ＤＡＣ利得であり、異なる論理深さを有する設計を考慮して適合され得るパラメータである。その他の全ての項は、複数の等しい物理パラメータの比であり、したがって、これらの物理パラメータは相殺する。結果として、複数のデジタルセルの遅延が、当該発振器の周波数にロックされる。

【0125】

図３～７は、多くて２つのトランジスタ（Ｎ型の１つのトランジスタ及びＰ型の１つのトランジスタ）を有する補償回路を示すものの、本発明は、このような数に限定されないことが分かる。実際には、トランジスタの数は、より多くでき（例えば、３０又は４０個のトランジスタ）、同じ型（Ｎ又はＰ）の複数のトランジスタが、これらのトランジスタのプロセス変動をより良好に平均化するために直列に及び／又は並列に配置され得る。

【0126】

図８は、どのように、０．９ＶのＩＯＮ＿ｍｉｎ条件に対して規格化された速度、動特性（動的電力）及び漏れ電力が、ＶＤＤ及びＶＢＢの範囲にわたって推移するかを示す。この技術（低電圧技術、ＬＶＴ）で利用できる最も速い速度のＭＯＳとの比較がさらに示されている。

【0127】

当該動特性（動的電力）及び漏れ電力を示す複数のドットによる複数の線が、異なる複数の供給電圧に対する所定の周波数ｆｍａｘに動作に相当する。ＩＯＮが、対応する可能な範囲にわたって掃引されるにつれて、複数の長方形が、所定の供給電圧で達成可能な周波数の範囲を再編成する。

【0128】

例えばメモリのように、作動しているセルに対する作動していないセルの比が非常に高く、漏れに弱い用途に対しては、図８は、希望した速度に達するには、第４端子を調整することによってトランジスタのＶｔｈを下げるよりは、むしろ供給電圧を上げることが最良であることを示す。これは、従来のＤＶＦＳ（ｄｙｎａｍｉｃ ｖｏｌｔａｇｅ ｆｒｅｑｕｅｎｃｙ ｔｅｒｍｉｎａｌ）技術である。

【0129】

例えばデジタル加速度計又はプロセッサのように、漏れが、動的電力よりも優勢でなく、ゲートごとの平均遷移速度がより高い場合、低い供給電圧を維持しつつ、速度が増大すると、より速く著しく増大する漏れが犠牲になるものの、動的電力が著しく節約される（０．５Ｖに対して、速度が６０倍になると、漏れが２０００倍になる）。これは、図８においてＤＶＢＢＦＳ（ここで、ＢＢは、ボディバイアスを表す）と呼ばれる本発明によって提案された新しい手段である。

【0130】

したがって、本発明による補償装置は、設計の種類（メモリ又はプロセッサ／加速度計の非常に多様な要求）に依存する、動的電力と漏れ電力との最良のトレードオフを可能にする。

【0131】

電流のＩＯＮ／ＩＯＦＦ比の良好な制御が保証される。それ故に、ロバストなリテンション（記憶）が、（例えば、ＳＲＡＭにおいて）低い電圧で可能になる。

【0132】

リテンションが、ＩＯＮ電流を最小にすることによってＳＲＡＭにおける低い漏れで可能になる。

【0133】

速度及び漏れ（例えば、アイドルモードでの低い漏れ、高速モードでのより高い漏れ）が、動的に調整され得る。その結果、パワーゲーティングの必要性及びリテンション用のフリップフロップの使用が除去される。

【符号の説明】

【0134】

１ 補償装置
２ アナログ及び／又はデジタル回路
３ 入力／出力回路
１０ ユニティゲインバッファ
１００ 電子装置
３０ 手段（ＬＤＯ、ＤＣＤＣコンバータ）
３２ 手段（ＬＤＯ、ＤＣＤＣコンバータ）
１０_Ｎ 第１補償モジュール
１０_Ｐ 第２補償モジュール
２０_Ｎ 電流生成器
２０_Ｐ 電流生成器
３０ 電流生成器
Ｄ 第１端子
Ｇ 第２端子
Ｓ 第３端子
Ｇ′ 第４端子
Ｇ″ 第４端子
ＶＤＤＤ 第１供給源
ＶＳＳＤ 第２供給源
Ｔ_Ｎ 第１トランジスタ
Ｔ_Ｐ 第２トランジスタ
ＩＮ＋ 非反転端子
ＩＮ－ 反転端子
Ｉ_Ｎ 電流
Ｉ_Ｐ 電流
ＶＢＮ 出力端子
Ｂ バルク端子
Ｒ_１－６ 抵抗器

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】