知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-07-29
(45)【発行日】2022-08-08
(54)【発明の名称】距離画像撮像装置
(51)【国際特許分類】
G01S 7/486 20200101AFI20220801BHJP
G01S 17/894 20200101ALI20220801BHJP
【ＦＩ】
G01S7/486
G01S17/894
【請求項の数】
12
(21)【出願番号】P 2021504619
(86)(22)【出願日】2019-03-08
(86)【国際出願番号】 JP2019009405
(87)【国際公開番号】W WO2020183533
(87)【国際公開日】2020-09-17
【審査請求日】2021-07-05
(73)【特許権者】
【識別番号】508261493
【氏名又は名称】株式会社ブルックマンテクノロジ
(74)【代理人】
【識別番号】100161207
【弁理士】
【氏名又は名称】西澤 和純
(74)【代理人】
【識別番号】100161506
【弁理士】
【氏名又は名称】川渕 健一
(74)【代理人】
【識別番号】100139686
【弁理士】
【氏名又は名称】鈴木 史朗
(74)【代理人】
【識別番号】100190355
【弁理士】
【氏名又は名称】田中 紀央
(72)【発明者】
【氏名】澤本 岳秀
【審査官】東 治企
(56)【参考文献】
【文献】国際公開第２０１６／１７０８３３（ＷＯ，Ａ１）
【文献】特開２０１０－２６８０７９（ＪＰ，Ａ）
【文献】特開２０１３－１３７２４２（ＪＰ，Ａ）
【文献】国際公開第２０１７／１２６３７７（ＷＯ，Ａ１）
【文献】特開２０１３－０１２８８８（ＪＰ，Ａ）
【文献】特開２００９－２９６４００（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０１Ｓ ７／４８－７／５１
Ｇ０１Ｓ １７／００－１７／９５
Ｈ０１Ｌ ２７／１４－２７／１４８
Ｈ０４Ｎ ５／３０－５／３７８
Ｇ０１Ｃ ３／００－３／３２
Ｇ０１Ｂ １１／００－１１／３０
(57)【特許請求の範囲】
【請求項1】
所定の光源から測定対象の空間である測定空間に対して所定の周期で照射される同一のパルス幅の光パルスが、前記測定空間における被写体において反射して出射される反射光を受光して、受光した当該反射光に応じた電荷を発生する光電変換素子と、前記電荷を蓄積する電荷蓄積部とを具備し、前記光パルスの照射に同期して前記電荷を前記電荷蓄積部に蓄積する画素回路が、二次元の格子状に配置された受光画素部と、前記画素回路の各々に対して、前記光電変換素子から前記電荷蓄積部に前記電荷を蓄積させるための蓄積駆動信号を供給する画素駆動回路と、
前記画素回路における複数の前記電荷蓄積部の各々に振り分けられて蓄積された電荷量それぞれに基づいて、当該画素回路と、前記測定空間に存在する前記被写体との間の距離を求める距離画像処理部と
を備え、
前記画素駆動回路が、前記画素回路間において予め定められた調整時間ずらしつつ前記蓄積駆動信号を供給し、前記画素回路の各々において前記光電変換素子から前記電荷蓄積部への前記電荷の蓄積を行ない、
前記距離画像処理部が、前記電荷蓄積部の各々の前記電荷量それぞれにより求めた前記画素回路毎の算出距離を、当該画素回路の位置と前記調整時間とによりそれぞれ補正し、前記距離として出力する
距離画像撮像装置。
【請求項2】
前記調整時間が、前記測定空間における前記被写体の測定範囲の下限値と、ずらす対象の前記画素回路の個数とに対応して設定されている請求項１に記載の距離画像撮像装置。
【請求項3】
前記電荷蓄積部が、第１電荷蓄積部及び第２電荷蓄積部を有しており、前記画素駆動回路が、前記光パルスの照射に同期して、前記蓄積駆動信号として前記周期において同一パルス幅の第１蓄積駆動信号及び第２蓄積駆動信号の各々を順次出力し、前記画素回路と前記被写体との距離を求めるため、前記反射光の前記第１蓄積駆動信号の期間における第１受光量により前記光電変換素子が発生する電荷と、前記反射光の前記第２蓄積駆動信号の期間における第２受光量により前記光電変換素子が発生する電荷とを、前記第１電荷蓄積部、前記第２電荷蓄積部それぞれに振り分けて蓄積する
請求項１または請求項２に記載の距離画像撮像装置。
【請求項4】
前記画素駆動回路が、前記受光画素部における前記画素回路の列毎に対応して、前記蓄積駆動信号を生成するクロック信号を前記調整時間ずらすタイミング調整を行なうタイミング調整回路と、当該タイミング調整回路から供給される前記クロック信号を入力して前記蓄積駆動信号を供給するドライバ回路を有しており、前記タイミング調整回路の各々が直列に接続され、いずれかの前記ドライバ回路の入力端子に対応する位置の前記タイミング調整回路に前記蓄積駆動信号を生成する前記クロック信号が供給されている請求項３に記載の距離画像撮像装置。
【請求項5】
前記タイミング調整回路が、前記ドライバ回路の入力端子間の端子間配線部分の配線容量及び配線抵抗と、前記ドライバ回路の入力容量とによる時定数が、前記調整時間となるように前記端子間配線部分が形成されている請求項４に記載の距離画像撮像装置。
【請求項6】
直列接続された前記タイミング調整回路の配列において、当該配列の中央に位置する前記タイミング調整回路に前記クロック信号が供給される請求項４または請求項５に記載の距離画像撮像装置。
【請求項7】
前記受光画素部における格子状に配列した前記画素回路の列を所定数のブロックに分割し、当該ブロック内の前記画素回路に対応する前記ドライバ回路にクロック信号を供給する前記タイミング調整回路を直列に接続し、前記ブロック内で直列に接続されている前記タイミング調整回路のいずれかに前記クロック信号が供給されている請求項４または請求項５に記載の距離画像撮像装置。
【請求項8】
前記受光画素部における格子状に配列された前記画素回路の列を所定数のブロックに分割され、当該ブロック内の前記ドライバ回路の入力端子間をブロック配線で接続され、当該ブロック配線毎に前記タイミング調整回路が設けられ、当該タイミング調整回路を直列に接続され、直列に接続されている前記タイミング調整回路のいずれかに前記クロック信号が供給されている請求項４または請求項５に記載の距離画像撮像装置。
【請求項9】
前記受光画素部が第１層に形成され、前記画素駆動回路が第２層に形成されており、前記画素駆動回路から前記受光画素部の前記画素回路に対して層間配線を介して前記蓄積駆動信号が供給されている請求項１から請求項８のいずれか一項に記載の距離画像撮像装置。
【請求項10】
前記受光画素部における前記画素回路の行配列の中央の配列に平行して、前記第２層に前記画素駆動回路が形成され、当該画素駆動回路から前記層間配線を介して前記画素回路の各々に前記蓄積駆動信号が供給される請求項９に記載の距離画像撮像装置。
【請求項11】
前記受光画素部が第１層に形成され、前記画素駆動回路が第２層に形成されており、前記受光画素部における格子状に配列された前記画素回路の全ての入力端子が共通の信号配線で接続され、前記格子状の中央の位置の前記画素回路の位置の前記信号配線に、前記蓄積駆動信号を生成するクロック信号が供給され、
全ての隣接する前記画素回路間において、配線抵抗、配線容量、及び前記画素回路の入力端子の容量による時定数が、前記調整時間となるように前記画素回路間の配線が形成されている
請求項３に記載の距離画像撮像装置。
【請求項12】
測定対象の空間である測定空間に対して所定の周期で同一のパルス幅の光パルスを照射する、前記光源として設けられた光源部
をさらに備える
請求項１から請求項１１のいずれか一項に記載の距離画像撮像装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、距離画像撮像装置に関する。
【背景技術】
【0002】
従来から、光の速度が既知であることを利用し、空間（測定空間）における光の飛行時間に基づいて測定器と被写体との距離を測定する、タイム・オブ・フライト（Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ、以下「ＴＯＦ」という）方式の距離センサが実現されている。ＴＯＦ方式の距離センサでは、測定対象の空間（測定空間）に光（例えば、近赤外光など）パルスを照射し、光パルスを照射した時間と、測定空間における被写体によって反射した光パルス（反射光）が戻ってくる時間との差、つまり、測定器と被写体との間における光の飛行時間に基づいて、測定器と被写体との距離を測定している。
【0003】
また、近年のＴＯＦ方式の距離センサの中には、撮像装置に搭載される固体撮像装置と同様に、距離を測定するための反射光を検出する受光回路を、画素単位で二次元の格子の格子点上に配置（以下、単に「格子状に配置」と示す）し、被写体と撮像装置（測定器）との間の距離の情報とともに、被写体の画像も取得（撮像）することができる、いわゆる、距離画像撮像装置も実現されている（例えば、特許文献１参照）。
【0004】
被写体までの距離を測定する場合、格子状に配置された受光素子から電荷（光の受光量に対応した電荷）を取得する際、距離測定はグローバルシャッタ方式でそれぞれの受光回路から同一のタイミングで、電荷の取得を行なう必要がある。
そのため、受光回路の各々から電荷を読み出す駆動信号に、受光回路間において遅延がある場合、読み出すタイミングが受光回路毎に異なる場合がある。
そのため、受光回路の各々から電荷を読み出す駆動信号に、受光回路間において遅延がある場合、読み出すタイミングが受光回路毎に異なる場合がある。
【0005】
この結果、受光回路から取得した電荷から撮像装置と被写体との距離を求める際、例えば測定器との距離が同一の被写体であっても、読み出す反射光による電荷の電荷量が受光回路毎に異なる。このため、撮像装置と被写体との光の飛行時間を距離の測定結果が、受光回路に異なるオフセットを有することになり、高い精度で測定器と被写体との距離を測定できない。
この問題を解決するため、特許文献１においては、スキュー調整回路を設けて受光回路から電荷を読み出す駆動信号を各受光回路に供給している。すなわち、ドライバ回路をクロックツリー構造に形成し、格子状に配列した受光回路の全てに対して同一タイミングで、遅延がないように駆動信号を供給している。
この問題を解決するため、特許文献１においては、スキュー調整回路を設けて受光回路から電荷を読み出す駆動信号を各受光回路に供給している。すなわち、ドライバ回路をクロックツリー構造に形成し、格子状に配列した受光回路の全てに対して同一タイミングで、遅延がないように駆動信号を供給している。
【先行技術文献】
【特許文献】
【0006】
【文献】ＷＯ２０１６／１７０８３３号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
上述したように、特許文献１は、スキュー調整回路を設けることにより、受光回路の各々の間において、それぞれ駆動信号を同一のタイミングで全ての受光素子に対して供給することができる。
しかしながら、全ての画素の受光回路に対して、同時に駆動信号を供給するため、駆動信号の立ち上がりのタイミングにおいて、受光回路が一斉に駆動を行なうことにより、駆動回路が駆動を開始した際に大きなピーク電流が流れる。
例えば、受光回路からの読み出しをＭＯＳ（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ）トランジスタを駆動して行う場合、全ての受光回路のＭＯＳトランジスタのゲートを、このＭＯＳトランジスタがオンとなる電圧まで上昇させるため、駆動信号の立ち上がりにおいて過渡的にピーク電流が流れる。
しかしながら、全ての画素の受光回路に対して、同時に駆動信号を供給するため、駆動信号の立ち上がりのタイミングにおいて、受光回路が一斉に駆動を行なうことにより、駆動回路が駆動を開始した際に大きなピーク電流が流れる。
例えば、受光回路からの読み出しをＭＯＳ（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ ）トランジスタを駆動して行う場合、全ての受光回路のＭＯＳトランジスタのゲートを、このＭＯＳトランジスタがオンとなる電圧まで上昇させるため、駆動信号の立ち上がりにおいて過渡的にピーク電流が流れる。
【0008】
画素数が少ない場合は、ピーク電流の電流量は問題とならないが、距離を測定する画像の解像度を上げるために画素を増加させるに伴い、受光回路も増加し、駆動開始時に流れるピーク電流の電流量が大きくなる。
このため、受光回路に駆動信号を印加した際にピーク電流が急激に上昇するため、距離画像センサのチップに電源電圧を供給するボンディングワイヤのインダクタンスによって、電源電圧にリンギングが発生する。
このリンギングによる電源電圧の変動により、駆動信号のパルス幅によっては、駆動信号が十分に立ち上がらなかったり、駆動信号のパルス形状が変化したりして、受光回路から電荷を正確に読み出すことができなくなる。
このため、受光回路に駆動信号を印加した際にピーク電流が急激に上昇するため、距離画像センサのチップに電源電圧を供給するボンディングワイヤのインダクタンスによって、電源電圧にリンギングが発生する。
このリンギングによる電源電圧の変動により、駆動信号のパルス幅によっては、駆動信号が十分に立ち上がらなかったり、駆動信号のパルス形状が変化したりして、受光回路から電荷を正確に読み出すことができなくなる。
【0009】
上述の課題を鑑み、本発明は、距離画像センサにおける画素数が増加しても、受光回路を駆動して電荷を読み出す際に発生するピーク電流を抑制し、各受光回路から電荷を読み出し、測定器と被写体との距離の測定を正確に行なう距離画像撮像装置を提供することを目的とする。
【課題を解決するための手段】
【0010】
本発明の距離画像撮像装置は、所定の光源から測定対象の空間である測定空間に対して所定の周期で照射される同一のパルス幅の光パルスが、前記測定空間における被写体において反射して出射される反射光を受光して、受光した当該反射光に応じた電荷を発生する光電変換素子と、前記電荷を蓄積する電荷蓄積部とを具備し、前記光パルスの照射に同期して前記電荷を前記電荷蓄積部に蓄積する画素回路が、二次元の格子状に配置された受光画素部と、前記画素回路の各々に対して、前記光電変換素子から前記電荷蓄積部に前記電荷を蓄積させるための蓄積駆動信号を供給する画素駆動回路と、前記画素回路における複数の前記電荷蓄積部の各々に振り分けられて蓄積された電荷量それぞれに基づいて、当該画素回路と、前記測定空間に存在する前記被写体との間の距離を求める距離画像処理部とを備え、前記画素駆動回路が、前記画素回路間において予め定められた調整時間ずらしつつ前記蓄積駆動信号を供給し、前記画素回路の各々において前記光電変換素子から前記電荷蓄積部への前記電荷の蓄積を行ない、前記距離画像処理部が、前記複数の電荷蓄積部の各々の前記電荷量それぞれにより求めた前記画素回路毎の算出距離を、当該画素回路の位置と前記調整時間とによりそれぞれ補正し、前記距離として出力する。
【0011】
本発明の距離画像撮像装置は、前記調整時間が、前記測定空間における前記被写体の測定範囲の下限値と、ずらす対象の前記画素回路の個数とに対応して設定されている。
【0012】
本発明の距離画像撮像装置は、前記電荷蓄積部が、第１電荷蓄積部及び第２電荷蓄積部を有しており、前記画素駆動回路が、前記光パルスの照射に同期して、前記蓄積駆動信号として前記周期において同一パルス幅の第１蓄積駆動信号及び第２蓄積駆動信号の各々を順次出力し、前記画像回路と前記被写体との距離を求めるため、前記反射光の前記第１蓄積駆動信号の期間における第１受光量により前記光電変換素子が発生する電荷と、前記反射光の前記第２蓄積駆動信号の期間における第２受光量により前記光電変換素子が発生する電荷とを、前記第１電荷蓄積部、前記第２電荷蓄積部それぞれに振り分けて蓄積する。
【0013】
本発明の距離画像撮像装置は、前記画素駆動回路が、前記受光画素部における前記画素回路の列毎に対応して、前記蓄積駆動信号を生成するクロック信号を前記調整時間ずらすタイミング調整を行なうタイミング調整回路と、当該タイミング調整回路から供給される前記クロック信号を入力して前記蓄積駆動信号を供給するドライバ回路を有しており、前記タイミング調整回路の各々が配線で直列に接続され、いずれかの前記ドライバ回路の入力端子に対応する位置の前記タイミング調整回路に前記蓄積駆動信号を生成する前記クロック信号が供給されている。
【0014】
本発明の距離画像撮像装置は、前記タイミング調整回路が、前記ドライバ回路の入力端子間の端子間配線部分の配線容量及び配線抵抗と、前記ドライバ回路の入力容量とによる時定数が、前記調整時間となるように前記端子間配線部分が形成されている。
【0015】
本発明の距離画像撮像装置は、直列接続された前記タイミング調整回路の配列において、当該配列の中央に位置する前記タイミング調整回路に前記クロック信号が供給される。
【0016】
本発明の距離画像撮像装置は、前記受光画素部における格子状に配列した前記画素回路の列を所定数のブロックに分割し、当該ブロック内の前記画素回路に対応する前記ドライバ回路にクロック信号を供給する前記タイミング調整回路を直列に接続し、前記ブロック内で直列に接続されている前記タイミング調整回路のいずれかに前記クロック信号が供給されている。
【0017】
本発明の距離画像撮像装置は、前記受光画素部における格子状に配列された前記画素回路の列を所定数のブロックに分割され、当該ブロック内の前記ドライバ回路の入力端子間をブロック配線で接続され、当該ブロック配線毎に前記タイミング調整回路が設けられ、当該タイミング調整回路を直列に接続され、直列に接続されている前記タイミング調整回路のいずれかに前記クロック信号が供給されている。
【0018】
本発明の距離画像撮像装置は、前記受光画素部が第１層に形成され、前記画素駆動回路が第２層に形成されており、前記画素駆動回路から前記受光画素部の前記画素回路に対して層間配線を介して前記蓄積駆動信号が供給されている。
【0019】
本発明の距離画像撮像装置は、前記受光画素部における前記画素回路の行配列の中央の配列に平行して、前記第２層に前記画素駆動回路が形成され、当該画素駆動回路からから前記層間配線を介して前記画素回路の各々に前記蓄積駆動信号が供給される。
【0020】
本発明の距離画像撮像装置は、前記受光画素部が第１層に形成され、前記画素駆動回路が第２層に形成されており、前記受光画素部における格子状に配列された前記画素回路の全ての入力端子が共通の信号配線で接続され、前記格子状の中央の位置の前記画素回路の位置の前記信号配線に、前記蓄積駆動信号を生成するクロック信号が供給され、全ての隣接する前記画素回路間において、配線抵抗、配線容量、及び前記画素回路の入力端子の容量による時定数が、前記調整時間となるように前記画素回路間の配線が形成されている。
【0021】
本発明の距離画像撮像装置は、測定対象の空間である測定空間に対して所定の周期で同一のパルス幅の光パルスを照射する、前記光源として設けられた光源部をさらに備える。
【発明の効果】
【0022】
本発明は、距離画像センサにおける画素数が増加しても、受光回路を駆動して電荷を読み出す際に発生するピーク電流を抑制し、各受光回路から電荷を読み出し、測定器と被写体との距離の測定を正確に行なう距離画像撮像装置を提供する。
【図面の簡単な説明】
【0023】
【図1】本発明の実施形態の距離画像撮像装置の概略構成を示したブロック図である。
【図2】本発明の実施形態の距離画像撮像装置１に用いられる撮像素子（距離画像センサ３２）の概略構成を示したブロック図である。
【図3】本発明の実施形態の距離画像撮像装置１に用いられる撮像素子（距離画像センサ３２）の受光画素部３２０内に配置された画素回路３２１の構成の一例を示した回路図である。
【図4】本発明の実施形態の距離画像撮像装置１に用いられる撮像素子（距離画像センサ３２）の受光画素部３２０内に配置された画素回路３２１を駆動するタイミングを示したタイミングチャートである。
【図5】第１の実施形態における受光画素部３２０の格子状に配列された画素回路３２１において、列単位に画素回路３２１を駆動する画素駆動回路３２６の構成例を説明する図である。
【図6】蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３、リセット駆動信号ＲＳＴＤの各々を列ｊの画素回路３２１に供給する構成を説明する図である。
【図7】画素回路３２１の各列の間において調整時間Ｔｃｄによってタイミング調整した蓄積駆動信号ＴＸ１、ＴＸ２及びＴＸ３の各々のタイミングチャートである。
【図8】本実施形態によるタイミング調整部３２６Ｃにおけるタイミング調整回路３２６Ｃ＿ｊの構成例を示す図である。
【図9】本実施形態における格子状に配置された列の位置と、この列の画素回路３２１の距離画素電圧信号ＰＳ１、ＰＳ２及びＰＳ３により求めた補正前の距離Ｄとの対応関係を示す図である。
【図10】第２の実施形態における受光画素部３２０の格子状に配列された画素回路３２１において、列単位に画素回路３２１を駆動する画素駆動回路３２６の構成例を説明する図である。
【図11】第３の実施形態における受光画素部３２０の格子状に配列された画素回路３２１において、列単位に画素回路３２１を駆動する画素駆動回路３２６の構成例を説明する図である。
【図12】第４の実施形態における受光画素部３２０の格子状に配列された画素回路３２１において、列単位に画素回路３２１を駆動する画素駆動回路３２６の構成例を説明する図である。
【図13】第４の実施形態における受光画素部３２０の格子状に配列された画素回路３２１において、列単位に画素回路３２１を駆動する画素駆動回路３２６の構成例を説明する図である。
【発明を実施するための形態】
【0024】
以下、本発明の実施形態について、図面を参照して説明する。図１は、本実施形態の距離画像撮像装置の概略構成を示したブロック図である。なお、図１には、距離画像撮像装置１において距離を測定する被写体である被写体Ｓも併せて示している。
図１に示した構成の距離画像撮像装置１は、光源部２と、受光部３と、距離画像処理部４とからなる。
図１に示した構成の距離画像撮像装置１は、光源部２と、受光部３と、距離画像処理部４とからなる。
【0025】
光源部２は、距離画像処理部４からの制御に従って、距離画像撮像装置１において距離を測定する対象の被写体Ｓが存在する空間に、所定の周期で断続的な光パルスＰＯを照射する。光源部２は、例えば、垂直共振器面発光レーザー（ＶＣＳＥＬ：Ｖｅｒｔｉｃａｌ Ｃａｖｉｔｙ Ｓｕｒｆａｃｅ Ｅｍｉｔｔｉｎｇ Ｌａｓｅｒ）などの面発光型の半導体レーザーモジュールである。
【0026】
光源装置２１は、例えば、被写体Ｓに照射する光パルスＰＯとなる近赤外の波長帯域（例えば、波長が８５０ｎｍ～９４０ｎｍの波長帯域）のレーザー光を発光する光源である。光源装置２１は、例えば、半導体レーザー発光素子である。光源装置２１は、タイミング制御部４１からの制御に応じて、パルス状のレーザー光（光パルスＰＯ）を発光する。
【0027】
拡散板２２は、光源装置２１が発光した近赤外の波長帯域のレーザー光を、被写体Ｓのある測定空間Ｐに照射する所定の断面積の大きさに拡散する光学部品である。拡散板２２が拡散したパルス状のレーザー光が、光パルスＰＯとして光源部２から出射されて、測定空間Ｐの被写体Ｓに照射される。
【0028】
受光部３は、距離画像撮像装置１において距離を測定する対象の被写体Ｓによって反射された光パルスＰＯの反射光ＲＬを受光し、受光した反射光ＲＬに応じた画素信号を出力する。
【0029】
レンズ３１は、入射した反射光ＲＬを距離画像センサ３２に導く光学レンズである。レンズ３１は、入射した反射光ＲＬを距離画像センサ３２側に出射して、距離画像センサ３２の受光領域に備えた画素に受光（入射）させる。
【0030】
距離画像センサ３２は、距離画像撮像装置１に用いられる撮像素子である。距離画像センサ３２は、二次元の受光領域に複数の画素を備え、それぞれの画素の中に、１つの光電変換素子と、この１つの光電変換素子に対応する複数の電荷蓄積部と、それぞれの電荷蓄積部に電荷を振り分ける構成要素とが設けられた振り分け構成の撮像素子である。距離画像センサ３２は、タイミング制御部４１からの制御に応じて、画素を構成する光電変換素子が発生した電荷をそれぞれの電荷蓄積部に振り分け、それぞれの電荷蓄積部に振り分けられた電荷量に応じた画素信号を出力する。
【0031】
なお、距離画像センサ３２では、複数の画素が二次元の格子状（行列状）に配置されており、それぞれの画素の対応する１フレーム分の画素信号を出力する。
【0032】
距離画像処理部４は、距離画像撮像装置１の全体を制御する制御部であり、かつ距離画像撮像装置１において測定する被写体Ｓとの間の距離を演算する演算部でもある。この距離画像処理部４は、タイミング制御部４１と距離演算部４２とを備えている。
【0033】
タイミング制御部４１は、光源部２が被写体Ｓに光パルスＰＯを照射するタイミングや、受光部３に備えた距離画像センサ３２が反射光ＲＬを受光するタイミングなどを制御する。
【0034】
距離演算部４２は、距離画像センサ３２から出力された画素信号に基づいて、距離画像撮像装置１と被写体Ｓとの間の距離を演算した距離情報を出力する。
【0035】
このような構成によって、距離画像撮像装置１では、光源部２が被写体Ｓに照射した近赤外の波長帯域の光パルスＰＯが被写体Ｓによって反射された反射光ＲＬを受光部３が受光し、距離画像処理部４が、被写体Ｓとの距離を測定した距離情報を出力する。
【0036】
なお、図１においては、距離画像処理部４を内部に備えた構成の距離画像撮像装置１を示しているが、距離画像処理部４は、距離画像撮像装置１の外部に備える構成要素であってもよい。
【0037】
次に、距離画像撮像装置１において撮像素子として用いられる距離画像センサ３２の構成について説明する。図２は、本発明の実施形態の距離画像撮像装置１に用いられる撮像素子（距離画像センサ３２）の概略構成を示したブロック図である。図２において、距離画像センサ３２は、複数の画素回路３２１が配置された受光領域３２０と、制御回路３２２と、垂直走査回路３２３と、水平走査回路３２４と、画素信号処理回路３２５と、画素駆動回路３２６とを備えている。なお、図２に示した距離画像センサ３２では、複数の画素回路３２１が、８行８列に二次元の格子状に配置された受光領域３２０の一例を示している。
【0038】
制御回路３２２は、垂直走査回路３２３、水平走査回路３２４、画素信号処理回路３２５及び画素駆動回路３２６などの距離画像センサ３２に備えた構成要素を制御する。制御回路３２２は、例えば、距離画像撮像装置１に備えた距離画像処理部４（より具体的には、タイミング制御部４１）からの制御に応じて、距離画像センサ３２に備えた構成要素の動作を制御する。なお、制御回路３２２による距離画像センサ３２に備えた構成要素の制御は、例えば、距離画像処理部４（より具体的には、タイミング制御部４１）が直接行う構成であってもよい。この場合、距離画像センサ３２は、制御回路３２２を備えない構成であってもよい。
【0039】
画素駆動回路３２６は、格子状に配列した画素回路３２１が備える光電変換素子（後述する光電変換素子ＰＤ）が発生した電荷を、画素回路３２１が備えた複数の電荷蓄積部（後述する電荷蓄積部ＣＳ１、ＣＳ２及びＣＳ３）に振り分けて蓄積させる蓄積駆動信号（後述する蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３及びリセット駆動信号ＲＳＴＤ）を、受光画素部３２０内に格子状に配置された画素回路３２１の列単位に出力する。
垂直走査回路３２３は、制御回路３２２からの制御に応じて、受光画素部３２０内に配置された画素回路３２１の各々を制御し、画素回路３２１それぞれから、入射した光を光電変換した電荷量に応じた電圧の信号（以下、「電圧信号」という）を対応する垂直信号線３２７に出力させる（読み出させる）駆動回路である。垂直走査回路３２３は、画素回路３２１を駆動（制御）して読み出すための制御信号（後述する選択駆動信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ３）を、受光画素部３２０内に格子状に配置された画素回路３２１の行単位に出力する。
これにより、画素回路３２１においてそれぞれの電荷蓄積部に振り分けられた電荷量に応じた電圧信号が、受光画素部３２０の行ごとに対応する垂直信号線３２７の各々に読み出され、画素信号処理回路３２５に出力される。
垂直走査回路３２３は、制御回路３２２からの制御に応じて、受光画素部３２０内に配置された画素回路３２１の各々を制御し、画素回路３２１それぞれから、入射した光を光電変換した電荷量に応じた電圧の信号（以下、「電圧信号」という）を対応する垂直信号線３２７に出力させる（読み出させる）駆動回路である。垂直走査回路３２３は、画素回路３２１を駆動（制御）して読み出すための制御信号（後述する選択駆動信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ３）を、受光画素部３２０内に格子状に配置された画素回路３２１の行単位に出力する。
これにより、画素回路３２１においてそれぞれの電荷蓄積部に振り分けられた電荷量に応じた電圧信号が、受光画素部３２０の行ごとに対応する垂直信号線３２７の各々に読み出され、画素信号処理回路３２５に出力される。
【0040】
受光画素部３２０において、画素回路３２１は、光源部２が被写体Ｓに照射した光パルスＰＯが被写体Ｓによって反射された反射光ＲＬを受光し、受光した反射光ＲＬの光量（受光量）に応じた電荷を発生させる。それぞれの画素回路３２１において、画素駆動回路３２６は、蓄積駆動信号を出力することにより、複数備えたいずれかの電荷蓄積部に、受光した反射光ＲＬの光量（受光量）に応じた電荷を振り分けて蓄積させる。そして、画素回路３２１において、垂直走査回路３２３は、読出駆動信号を出力することにより、それぞれの電荷蓄積部に振り分けられて蓄積された電荷の電荷量に応じた大きさの電圧信号を、対応する垂直信号線３２７に出力する。なお、画素回路３２１の構成と駆動（制御）方法とに関する詳細な説明は、後述する。
【0041】
画素信号処理回路３２５は、制御回路３２２からの制御に応じて、それぞれの列の画素回路３２１から対応する垂直信号線に出力された電圧信号に対して、予め定めた信号処理を行う信号処理回路である。予め定めた信号処理としては、例えば、相関二重サンプリング（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ：ＣＤＳ）によって電圧信号に含まれるノイズを抑圧するノイズ抑圧処理などがある。また、予め定めた信号処理としては、例えば、アナログの電圧信号の大きさを表すデジタル値に変換するアナログ／デジタル変換（Ａ／Ｄ変換）処理などがある。
【0042】
なお、画素信号処理回路３２５は、受光画素部３２０のそれぞれの列に対応した複数の画素信号処理回路からなる画素信号処理回路群であってもよい。この場合、画素信号処理回路３２５は、水平走査回路３２４からの制御に応じて、予め定めた信号処理をした後の電圧信号を、受光画素部３２０の行ごとに水平信号線３２９に出力する。
【0043】
水平走査回路３２４は、制御回路３２２からの制御に応じて、画素信号処理回路３２５から信号線３２８を介して出力される、信号処理をした後の電圧信号を、水平信号線３２９に順次出力させる（読み出させる）駆動回路である。水平走査回路３２４は、それぞれの列の画素回路３２１に対応する電圧信号を出力させるための読出駆動信号を、画素信号処理回路３２５に順次出力する。これにより、画素信号処理回路３２５が出力した信号処理をした後の１フレーム分の電圧信号が、１フレーム分の画素信号として、水平信号線３２９を経由して距離画像センサ３２の外部に順次出力される。このとき、距離画像センサ３２は、例えば、出力アンプなどの不図示の出力回路から、信号処理をした後の電圧信号を、画素信号として距離画像センサ３２の外部に出力する。
【0044】
以下の説明においては、距離画像センサ３２に備えた画素信号処理回路３２５が、画素回路３２１から出力された電圧信号に対してノイズ抑圧処理を行い、その後、Ａ／Ｄ変換処理をして出力する、つまり、デジタル値に変換した電圧信号を水平信号線３２９から出力するものとして説明する。
【0045】
次に、距離画像センサ３２に備える受光領域３２０内に配置された画素回路３２１の構成について説明する。図３は、本発明の実施形態の距離画像撮像装置１に用いられる撮像素子（距離画像センサ３２）の受光領域３２０内に配置された画素回路３２１の構成の一例を示した回路図である。図３には、受光領域３２０内に配置された複数の画素回路３２１のうち、１つの画素回路３２１の構成の一例を示している。画素回路３２１は、３つの画素信号読み出し部を備えた構成の一例である。
【0046】
画素回路３２１は、１つの光電変換素子ＰＤと、ドレインゲートトランジスタＧＤと、対応する出力端子Ｏから電圧信号を出力する３つの画素信号読み出し部ＲＵとを備えている。画素信号読み出し部ＲＵのそれぞれは、読み出しゲートトランジスタＧと、フローティングディフュージョンＦＤと、電荷蓄積容量Ｃと、リセットゲートトランジスタＲＴと、ソースフォロアゲートトランジスタＳＦと、選択ゲートトランジスタＳＬとを備えている。それぞれの画素信号読み出し部ＲＵでは、フローティングディフュージョンＦＤと電荷蓄積容量Ｃとによって電荷蓄積部ＣＳが構成されている。ドレインゲートトランジスタＧＤ、読み出しゲートトランジスタＧ、リセットゲートトランジスタＲＴ、ソースフォロアゲートトランジスタＳＦ及び選択ゲートトランジスタＳＬは、エンハンスメント型のＮチャネルＭＯＳトランジスタである。
【0047】
なお、図３においては、３つの画素信号読み出し部ＲＵの符号「ＲＵ」の後に、「１」、「２」または「３」の数字を付与することによって、それぞれの画素信号読み出し部ＲＵを区別する。また、同様に、３つの画素信号読み出し部ＲＵに備えたそれぞれの構成要素も、それぞれの画素信号読み出し部ＲＵを表す数字を符号の後に示すことによって、それぞれの構成要素が対応する画素信号読み出し部ＲＵを区別して表す。図３に示した画素回路３２１において、出力端子Ｏ１から電圧信号を出力する画素信号読み出し部ＲＵ１は、ゲートトランジスタＧ１と、フローティングディフュージョンＦＤ１と、電荷蓄積容量Ｃ１と、リセットゲートトランジスタＲＴ１と、ソースフォロアゲートトランジスタＳＦ１と、選択ゲートトランジスタＳＬ１とを備えている。画素信号読み出し部ＲＵ１では、フローティングディフュージョンＦＤ１と電荷蓄積容量Ｃ１とによって電荷蓄積部ＣＳ１が構成されている。画素信号読み出し部ＲＵ２および画素信号読み出し部ＲＵ３も同様の構成である。
【0048】
光電変換素子ＰＤは、入射した光を光電変換して電荷を発生させ、発生させた電荷を蓄積する埋め込み型のフォトダイオードである。なお、本発明においては、画素回路３２１に備える光電変換素子ＰＤの構造に関して特に規定しない。このため、光電変換素子ＰＤは、例えば、Ｐ型半導体とＮ型半導体とを接合した構造のＰＮフォトダイオードであってもよいし、Ｐ型半導体とＮ型半導体との間にＩ型半導体を挟んだ構造のＰＩＮフォトダイオードであってもよい。また、画素回路３２１に備える光電変換素子としては、フォトダイオードに限定されるものではなく、例えば、フォトゲート方式の光電変換素子であってもよい。
【0049】
ドレインゲートトランジスタＧＤは、垂直走査回路３２３から入力された駆動信号に応じて、光電変換素子ＰＤが発生して蓄積し、それぞれの画素信号読み出し部ＲＵに転送されなかった電荷を破棄するためのトランジスタである。つまり、ドレインゲートトランジスタＧＤは、光電変換素子ＰＤが発生した、被写体Ｓとの間の距離の測定に用いない電荷をリセットするトランジスタである。
【0050】
読み出しゲートトランジスタＧは、垂直走査回路３２３から入力された駆動信号に応じて、光電変換素子ＰＤが発生して蓄積した電荷を、対応する電荷蓄積部ＣＳに転送するためのトランジスタである。読み出しゲートトランジスタＧによって転送された電荷は、対応する電荷蓄積部ＣＳに保持（蓄積）される。
ここで、画素信号読み出し部ＲＵ１において、読み出しゲートトランジスタＧ１は、ドレインが光電変換素子ＰＤの第２の端子に接続され、ゲートが蓄積駆動信号ＴＸ１を伝搬する信号線ＬＴＸ１に接続され、ソースがフローティングデフュージョンＦＤ１及び電荷蓄積容量Ｃ１の第１の端子とに接続されている。
同様に、画素信号読み出し部ＲＵ２において、読み出しゲートトランジスタＧ２は、ドレインが光電変換素子ＰＤの第２の端子に接続され、ゲートがゲートが蓄積駆動信号ＴＸ２を伝搬する信号線ＬＴＸ２に接続され、ソースがフローティングデフュージョンＦＤ２及び電荷蓄積容量Ｃ２の第１の端子とに接続されている。
また、同様に、画素信号読み出し部ＲＵ３において、読み出しゲートトランジスタＧ３は、ドレインが光電変換素子ＰＤの第３の端子に接続され、ゲートがゲートが蓄積駆動信号ＴＸ３を伝搬する信号線ＬＴＸ３に接続され、ソースがフローティングデフュージョンＦＤ３及び電荷蓄積容量Ｃ３の第１の端子とに接続されている。
上述した蓄積駆動信号ＴＸ１、蓄積駆動信号ＴＸ２及び蓄積駆動信号ＴＸ３の各々は、画素駆動回路３２６から、信号線ＬＴＸ１、信号線ＬＴＸ２、信号線ＬＴＸ３それぞれを介して供給される。
ここで、画素信号読み出し部ＲＵ１において、読み出しゲートトランジスタＧ１は、ドレインが光電変換素子ＰＤの第２の端子に接続され、ゲートが蓄積駆動信号ＴＸ１を伝搬する信号線ＬＴＸ１に接続され、ソースがフローティングデフュージョンＦＤ１及び電荷蓄積容量Ｃ１の第１の端子とに接続されている。
同様に、画素信号読み出し部ＲＵ２において、読み出しゲートトランジスタＧ２は、ドレインが光電変換素子ＰＤの第２の端子に接続され、ゲートがゲートが蓄積駆動信号ＴＸ２を伝搬する信号線ＬＴＸ２に接続され、ソースがフローティングデフュージョンＦＤ２及び電荷蓄積容量Ｃ２の第１の端子とに接続されている。
また、同様に、画素信号読み出し部ＲＵ３において、読み出しゲートトランジスタＧ３は、ドレインが光電変換素子ＰＤの第３の端子に接続され、ゲートがゲートが蓄積駆動信号ＴＸ３を伝搬する信号線ＬＴＸ３に接続され、ソースがフローティングデフュージョンＦＤ３及び電荷蓄積容量Ｃ３の第１の端子とに接続されている。
上述した蓄積駆動信号ＴＸ１、蓄積駆動信号ＴＸ２及び蓄積駆動信号ＴＸ３の各々は、画素駆動回路３２６から、信号線ＬＴＸ１、信号線ＬＴＸ２、信号線ＬＴＸ３それぞれを介して供給される。
【0051】
電荷蓄積容量Ｃは、対応する読み出しゲートトランジスタＧによって転送された電荷を保持（蓄積）する容量である。
【0052】
リセットゲートトランジスタＲＴは、垂直走査回路３２３から入力された駆動信号に応じて、対応する電荷蓄積部ＣＳに保持された電荷を破棄するためのトランジスタである。つまり、リセットゲートトランジスタＲＴは、対応する電荷蓄積部ＣＳに保持された電荷をリセットするトランジスタである。
【0053】
ソースフォロアゲートトランジスタＳＦは、ゲート端子に接続された電荷蓄積部ＣＳに蓄積された電荷量に応じた電圧信号を増幅して、対応する選択ゲートトランジスタＳＬに出力するためのトランジスタである。
【0054】
選択ゲートトランジスタＳＬは、垂直走査回路３２３から入力された駆動信号に応じて、対応するソースフォロアゲートトランジスタＳＦによって増幅された電圧信号を、対応する出力端子Ｏから出力するためのトランジスタである。
【0055】
上述した構成によって、画素回路３２１では、光電変換素子ＰＤが入射した光を光電変換して発生させた電荷を３つの電荷蓄積部ＣＳのそれぞれに振り分け、振り分けられた電荷の電荷量に応じたそれぞれの電圧信号を、画素信号処理回路３２５に出力する。
【0056】
距離画像センサ３２に配置される画素の構成は、図３に示したような、３つの画素信号読み出し部ＲＵを備えた構成に限定されるものではなく、１つの光電変換素子ＰＤと、光電変換素子ＰＤが発生して蓄積した電荷を振り分ける複数の画素信号読み出し部ＲＵを備えた構成の画素であれば、いかなる構成の画素であってもよい。つまり、距離画像センサ３２に配置される画素に備える画素信号読み出し部ＲＵ（電荷蓄積部ＣＳ）の数は、２つであってもよいし、４つ以上であってもよい。
【0057】
また、図３に示した構成の画素回路３２１では、電荷蓄積部ＣＳを、フローティングディフュージョンＦＤと電荷蓄積容量Ｃとによって構成する一例を示した。しかし、電荷蓄積部ＣＳは、少なくともフローティングディフュージョンＦＤによって構成されればよい。つまり、画素回路３２１は、それぞれの電荷蓄積容量Ｃを備えていない構成であってもよい。この構成場合には、電荷検出感度が高められる効果を有する。しかしながら、距離画像撮像装置１において距離の測定におけるダイナミックレンジを広くすることを考えると、より多くの電荷を保持（蓄積）することができる構成の方が優位である。このため、画素回路３２１では、画素信号読み出し部ＲＵに電荷蓄積容量Ｃを備え、フローティングディフュージョンＦＤと電荷蓄積容量Ｃとによって電荷蓄積部ＣＳを構成することにより、フローティングディフュージョンＦＤのみで電荷蓄積部ＣＳを構成した場合よりも、より多くの電荷を保持（蓄積）することができる構成にしている。
【0058】
また、図３に示した構成の画素回路３２１では、ドレインゲートトランジスタＧＤを備える構成の一例を示したが、光電変換素子ＰＤに蓄積されている（残っている）電荷を破棄する必要がない場合には、距離画像センサ３２に配置される画素に、ドレインゲートトランジスタＧＤを備えない構成であってもよい。
【0059】
次に、距離画像撮像装置１における画素回路３２１の駆動（制御）方法（タイミング）について説明する。図４は、本発明の実施形態の距離画像撮像装置１に用いられる撮像素子（距離画像センサ３２）の受光領域３２０内に配置された画素回路３２１を駆動するタイミングを示したタイミングチャートである。図４には、距離画像センサ３２に１フレーム分の画素信号を出力させる際の画素回路３２１の駆動信号のタイミングとともに、光源部２が被写体Ｓに照射する光パルスＰＯのタイミングを示している。
【0060】
最初に、受光した光の光量（受光量）に応じて光電変換素子ＰＤが発生して蓄積した電荷を、それぞれの画素信号読み出し部ＲＵに振り分ける電荷蓄積期間における画素回路３２１の駆動（制御）について説明する。電荷蓄積期間では、光源部２によって光パルスＰＯを被写体Ｓに照射する。そして、光パルスＰＯを照射したタイミングに同期して画素回路３２１を駆動することにより、受光した背景光および反射光ＲＬに応じた電荷を、それぞれの電荷蓄積部ＣＳに振り分ける。画素駆動回路３２６は、受光領域３２０内に配置された全ての画素回路３２１を同時に駆動する、いわゆる、グローバルシャッタ駆動によって、全ての画素回路３２１に備えたそれぞれの電荷蓄積部ＣＳに電荷を振り分けて蓄積させる。なお、光源装置２１がパルス状のレーザー光を発光する時間、つまり、光パルスＰＯのパルス幅Ｔｗは、例えば、１０ｎＳなど、予め定めた非常に短い時間である。その理由は、パルス変調方式による距離の測定では、測定することができる最大の距離（以下、「最大測定距離」という）が、光パルスＰＯのパルス幅Ｔｗによって決められるからである。上述した光パルスＰＯのパルス幅Ｔｗが１０ｎＳである場合、最大測定距離は１．５ｍになる。また、単純に光パルスＰＯのパルス幅Ｔｗを広くする、つまり、光源装置２１におけるレーザー光の発光時間を長くすると、光電変換素子ＰＤがより多くの反射光ＲＬを受光することができるが、測定する被写体Ｓとの距離の分解能が低下する。他方、光パルスＰＯのパルス幅Ｔｗが短いと、光電変換素子ＰＤが光電変換によって発生させる電荷の電荷量も少なくなる。このため、距離画像撮像装置１では、電荷蓄積期間においてそれぞれの電荷蓄積部ＣＳに十分な量の電荷が蓄積されるように、光パルスＰＯの照射および電荷の振り分けを複数回行う。
ここで、垂直走査回路３２３及び画素駆動回路３２６の各々が画素回路３２１を駆動（制御）する構成として説明する。以下の説明において、制御回路３２２は、画素駆動回路３２６に対して、蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３、リセット駆動信号ＲＳＴＤの各々を生成するクロック信号ＣＫ１、ＣＫ２、ＣＫ３、ＣＫＲＳＴＤをそれぞれ出力する。また、制御回路３２２は、垂直走査回路３２３に対して、選択駆動信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ３、リセット信号ＲＳＴ１、ＲＳＴ２、ＲＳＴ３の各々を生成するクロック信号をそれぞれ出力する。
ここで、垂直走査回路３２３及び画素駆動回路３２６の各々が画素回路３２１を駆動（制御）する構成として説明する。以下の説明において、制御回路３２２は、画素駆動回路３２６に対して、蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３、リセット駆動信号ＲＳＴＤの各々を生成するクロック信号ＣＫ１、ＣＫ２、ＣＫ３、ＣＫＲＳＴＤをそれぞれ出力する。また、制御回路３２２は、垂直走査回路３２３に対して、選択駆動信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ３、リセット信号ＲＳＴ１、ＲＳＴ２、ＲＳＴ３の各々を生成するクロック信号をそれぞれ出力する。
【0061】
図４に示したタイミングチャートの電荷蓄積期間には、光パルスＰＯの照射および全ての画素回路３２１における電荷の振り分けを複数回行う場合の画素回路３２１の駆動タイミングを示している。なお、図４に示したタイミングチャートの電荷蓄積期間における光パルスＰＯは、“Ｈ（Ｈｉｇｈ）”レベルのときに光パルスＰＯが照射（光源装置２１がレーザー光を発光）し、“Ｌ（Ｌｏｗ）”レベルのときに光パルスＰＯの照射が停止（光源装置２１が消灯）されるものとして説明する。また、図４に示したタイミングチャートは、全ての画素回路３２１がリセットされている、つまり、光電変換素子ＰＤおよび電荷蓄積部ＣＳに電荷が蓄積されていない状態から始まるものとして説明する。
【0062】
図４に示したタイミングチャートの電荷蓄積期間には、光パルスＰＯの照射および全ての画素回路３２１における電荷の振り分けを複数回行う場合の画素回路３２１の駆動タイミングを示している。図４に示す信号レベルとして、“Ｈ”レベルが電源電圧ＶＤＤの電圧値であり、“Ｌ”レベルが電源電圧ＶＳＳの電圧値である。なお、図４に示したタイミングチャートの電荷蓄積期間において、光パルスＰＯが“Ｈ”レベルのときに光パルスＰＯが照射（光源装置２１がレーザー光を発光）され、“Ｌ”レベルのときに光パルスＰＯの照射が停止（光源装置２１が消灯）される。また、図４に示したタイミングチャートは、全ての画素回路３２１がリセットされている、つまり、光電変換素子ＰＤおよび電荷蓄積部ＣＳに電荷が蓄積されていない状態から、電荷蓄積期間が開始される。以下の説明において、時刻ｔＡ１からｔＡ５が電荷の振り分けを行なう蓄積周期であり、電荷蓄積期間に複数の蓄積周期が繰返される。また、例えば、時刻ｔＡ１、ｔＡ２、ｔＡ３、ｔＡ４の間の時間幅、すなわち光パルスＰＯ、蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３それぞれのパルス幅は、同一のＴｗである。
【0063】
電荷蓄積期間では、まず、画素駆動回路３２６は、光源部２が光パルスＰＯを照射するパルス幅Ｔｗと同じ時間だけ前の時刻ｔＡ１から、光電変換素子ＰＤが光電変換して発生させた、光パルスＰＯが照射される前の背景光に応じた電荷を、読み出しゲートトランジスタＧ１を介して電荷蓄積部ＣＳ１に転送して蓄積させる。
【0064】
その後、画素駆動回路３２６は、光源部２が光パルスＰＯを照射するタイミングと同じ時刻ｔＡ２から、光電変換素子ＰＤが現在光電変換した光に応じて発生させた電荷を、読み出しゲートトランジスタＧ２を介して電荷蓄積部ＣＳ２に転送して蓄積させる。ここで、電荷蓄積部ＣＳ２に蓄積される電荷は、光パルスＰＯを照射しているパルス幅Ｔｗの時間内に被写体Ｓによって反射されてきた反射光ＲＬに応じた電荷である。この電荷には、背景光に応じた電荷に加えて、被写体Ｓまでの距離（絶対距離）に比例した少ない遅れ時間で入射してきた反射光ＲＬに応じた電荷が含まれている。より具体的には、例えば、被写体Ｓが近い位置に存在する場合には、照射した光パルスＰＯが短い時間で被写体Ｓによって反射されて反射光ＲＬとして戻ってくるため、電荷蓄積部ＣＳ２には、近い位置に存在する被写体Ｓが反射した反射光ＲＬに応じた電荷がより多く含まれている。
【0065】
その後、画素駆動回路３２６は、光源部２が光パルスＰＯの照射を停止するタイミングと同じ時刻ｔＡ３から、光電変換素子ＰＤが現在光電変換した光に応じて発生させた電荷を、読み出しゲートトランジスタＧ３を介して電荷蓄積部ＣＳ３に転送して蓄積させる。ここで、電荷蓄積部ＣＳ３に蓄積される電荷は、光パルスＰＯを照射しているパルス幅Ｔｗの時間外に被写体Ｓによって反射されてきた反射光ＲＬに応じた電荷である。この電荷には、背景光に応じた電荷に加えて、被写体Ｓまでの距離（絶対距離）に比例した多くの遅れ時間で入射してきた反射光ＲＬに応じた電荷が含まれている。より具体的には、例えば、被写体Ｓが遠い位置に存在する場合には、照射した光パルスＰＯがより長い時間を要して被写体Ｓによって反射されて反射光ＲＬとして戻ってくるため、電荷蓄積部ＣＳ３には、遠い位置に存在する被写体Ｓが反射した反射光ＲＬに応じた電荷がより多く含まれている。
【0066】
その後、画素駆動回路３２６は、光源部２が光パルスＰＯを照射するパルス幅Ｔｗと同じ時間だけ経過した時刻ｔＡ４から、光電変換素子ＰＤが現在光電変換した光に応じて発生させた電荷、つまり、被写体Ｓとの間の距離の測定に用いない電荷を、ドレインゲートトランジスタＧＤを介して破棄させる。言い換えれば、光電変換素子ＰＤがリセットさせる。
【0067】
その後、画素駆動回路３２６は、光源部２が次に光パルスＰＯを照射するパルス幅Ｔｗと同じ時間だけ前の時刻ｔＡ５において、光電変換素子ＰＤのリセットを解除する。そして、画素駆動回路３２６は、時刻ｔＡ１からのタイミングと同様に、光電変換素子ＰＤが次に光電変換して発生させた電荷、つまり、次に光パルスＰＯが照射される前の背景光に応じた電荷を、読み出しゲートトランジスタＧ１を介して電荷蓄積部ＣＳ１に転送して蓄積させる。
【0068】
以降、画素駆動回路３２６は、時刻ｔＡ１～時刻ｔＡ５までと同様の画素回路３２１の駆動（以下、「電荷振り分け駆動」という）を繰り返す。これにより、電荷蓄積期間では、全ての画素回路３２１に備えたそれぞれの電荷蓄積部ＣＳに、電荷振り分け駆動を繰り返した分の電荷量が蓄積されて保持される。なお、電荷蓄積期間において電荷振り分け駆動を繰り返す最大の回数は、距離画像センサ３２が、１フレーム分の画素信号を出力する（取得する）周期によって決まる。より具体的には、距離画像センサ３２が、１フレーム分の画素信号を取得する時間から、画素信号読み出し期間を差し引いた時間を、光源装置２１がパルス状のレーザー光を発光する時間、つまり、光パルスＰＯのパルス周期時間Ｔｏで除算した商の回数である。なお、距離画像センサ３２では、電荷振り分け駆動の回数が多いほど、それぞれの電荷蓄積部ＣＳに蓄積（積算）される電荷量が多くなり、高感度となる。これにより、距離画像センサ３２では、測定する被写体Ｓとの距離の分解能を高めることができる。
【0069】
続いて、電荷蓄積期間が終了した後に、それぞれの画素信号読み出し部ＲＵに備えたそれぞれの電荷蓄積部ＣＳに振り分けられた電荷量に応じた電圧信号を、受光領域３２０内に配置された画素回路３２１の行ごとに順次出力させる画素信号読み出し期間における画素回路３２１の駆動（制御）について説明する。画素信号読み出し期間では、受光領域３２０内に配置された画素回路３２１を行ごとに駆動する、いわゆる、ローリング駆動によって、対応する行に配置された画素回路３２１に備えた電荷蓄積部ＣＳに蓄積（積算）されて保持されている電荷量に応じた電圧信号を、行順次で画素信号処理回路３２５に出力させる。
【0070】
なお、上述したように、距離画像センサ３２においては、それぞれの画素回路３２１が出力した電圧信号に対して、画素信号処理回路３２５が、ノイズ抑圧処理やＡ／Ｄ変換処理などの予め定めた信号処理を行う。ここで、画素信号処理回路３２５がノイズ抑圧処理として行う相関二重サンプリング（ＣＤＳ）処理は、電荷蓄積部ＣＳに蓄積（積算）されて保持されている電荷量に応じた電圧信号（以下、「距離画素電圧信号ＰＳ」という）と、電荷蓄積部ＣＳがリセットされている状態（リセット状態）の電荷量に応じた電圧信号（以下、「リセット電圧信号ＰＲ」という）との差分をとる処理である。このため、画素信号読み出し期間では、それぞれの画素回路３２１に備えたそれぞれの電荷蓄積部ＣＳに対応する距離画素電圧信号ＰＳとリセット電圧信号ＰＲとのそれぞれの電圧信号を、行順次で画素信号処理回路３２５に出力させる。
【0071】
図４に示したタイミングチャートの画素信号読み出し期間には、受光領域３２０の水平方向（行方向）にｙ行（ｙは１以上の整数）、垂直方向（列方向）にｘ列（ｘは１以上の整数）の複数の画素回路３２１が配置されている場合において、受光領域３２０のｉ行目（１≦ｉ≦ｙ）に配置されたそれぞれの画素回路３２１（ｉ）から、距離画素電圧信号ＰＳ（ｉ）とリセット電圧信号ＰＲ（ｉ）とのそれぞれの電圧信号を出力させる場合の画素回路３２１の駆動タイミングを示している。なお、図４に示したタイミングチャートでは、それぞれの画素回路３２１（ｉ）に備えた電荷蓄積部ＣＳ１（ｉ）、電荷蓄積部ＣＳ２（ｉ）、電荷蓄積部ＣＳ３（ｉ）の順番に、それぞれの電圧信号を出力させている。
【0072】
画素信号読み出し期間では、まず、時刻ｔＲ１～時刻ｔＲ２の期間において、垂直走査回路３２３は、距離画素電圧信号ＰＳ１（ｉ）を、出力端子Ｏ１（ｉ）から垂直信号線を介して画素信号処理回路３２５に出力させる。これにより、画素信号処理回路３２５は、垂直信号線を介して画素信号読み出し部ＲＵ１（ｉ）から出力された距離画素電圧信号ＰＳ１（ｉ）を、一旦保持する。
【0073】
その後、時刻ｔＲ３～時刻ｔＲ４の期間において、垂直走査回路３２３は、リセット電圧信号ＰＲ１（ｉ）を、出力端子Ｏ１（ｉ）から垂直信号線を介して画素信号処理回路３２５に出力させる。これにより、画素信号処理回路３２５は、一旦保持している距離画素電圧信号ＰＳ１（ｉ）と、垂直信号線を介して画素信号読み出し部ＲＵ１（ｉ）から出力されたリセット電圧信号ＰＲ１（ｉ）との差分をとる、すなわち、電荷蓄積部ＣＳ１（ｉ）に蓄積（積算）されて保持されている電荷量に応じた電圧信号に含まれるノイズを抑圧する。
【0074】
その後、時刻ｔＲ４～時刻ｔＲ７の期間において、垂直走査回路３２３は、時刻ｔＲ１～時刻ｔＲ４の期間と同様に、距離画素電圧信号ＰＳ２（ｉ）とリセット電圧信号ＰＲ２（ｉ）とを、出力端子Ｏ２（ｉ）から垂直信号線を介して画素信号処理回路３２５に出力させる。さらに、時刻ｔＲ７～時刻ｔＲ１０の期間においても、垂直走査回路３２３は、時刻ｔＲ１～時刻ｔＲ４の期間と同様に、距離画素電圧信号ＰＳ３（ｉ）とリセット電圧信号ＰＲ３（ｉ）とを、出力端子Ｏ３（ｉ）から垂直信号線を介して画素信号処理回路３２５に出力させる。
【0075】
以降、垂直走査回路３２３は、時刻ｔＲ１～時刻ｔＲ１０までと同様の画素回路３２１の駆動（以下、「画素信号読み出し駆動」という）を順次、受光領域３２０の他の行に配置されたそれぞれの画素回路３２１（例えば、ｉ＋１行目に配置されたそれぞれの画素回路３２１）に対して行って、受光領域３２０内に配置された全ての画素回路３２１から、それぞれの電圧信号を順次出力させる。
【0076】
このような駆動（制御）方法（タイミング）によって、画素駆動回路３２６は、受光領域３２０内に配置されたそれぞれの画素回路３２１において光電変換素子ＰＤが発生して蓄積した電荷のそれぞれの画素信号読み出し部ＲＵへの振り分けを複数回行う。
また、垂直走査回路３２３は、画素信号読み出し部ＲＵに備えた電荷蓄積部ＣＳに蓄積（積算）された電荷量に応じた電圧信号を順次、垂直信号線を介して画素信号処理回路３２５に出力させる。
また、垂直走査回路３２３は、画素信号読み出し部ＲＵに備えた電荷蓄積部ＣＳに蓄積（積算）された電荷量に応じた電圧信号を順次、垂直信号線を介して画素信号処理回路３２５に出力させる。
【0077】
なお、画素信号処理回路３２５は、ノイズを抑圧したそれぞれの電圧信号に対してＡ／Ｄ変換処理を行ごとに行う。そして、水平走査回路３２４が、画素信号処理回路３２５がＡ／Ｄ変換処理を行った後のそれぞれの行の電圧信号を、受光領域３２０の列の順番に水平信号線を経由して順次出力させることによって、距離画像センサ３２は、１フレーム分の全ての画素回路３２１の画素信号を外部に出力する。これにより、距離画像撮像装置１では、１フレーム分の画素信号が、いわゆる、ラスター順に、距離演算部４２に出力される。
【0078】
なお、図４に示した画素回路３２１の駆動（制御）タイミングからもわかるように、１フレーム分の画素信号のそれぞれには、対応する画素回路３２１に備えた３つの画素信号読み出し部ＲＵ（電荷蓄積部ＣＳ）のそれぞれに対応する３つの電圧信号が含まれている。距離演算部４２は、距離画像センサ３２から出力された１フレーム分の画素信号に基づいて、被写体Ｓとの間の距離を、それぞれの画素信号ごと、つまり、それぞれの画素回路３２１ごとに演算する。
【0079】
ここで、距離演算部４２における距離画像撮像装置１と被写体Ｓとの間の距離の演算方法について説明する。ここでは、画素信号読み出し部ＲＵ１の電荷蓄積部ＣＳ１に振り分けられた光パルスＰＯが照射される前の背景光に応じた電荷の電荷量を電荷量Ｑ１とする。また、画素信号読み出し部ＲＵ２の電荷蓄積部ＣＳ２に振り分けられた背景光と少ない遅れ時間で入射してきた反射光ＲＬに応じた電荷の電荷量を電荷量Ｑ２とする。また、画素信号読み出し部ＲＵ３の電荷蓄積部ＣＳ３に振り分けられた背景光と多くの遅れ時間で入射してきた反射光ＲＬに応じた電荷の電荷量を電荷量Ｑ３とする。距離演算部４２は、それぞれの画素回路３２１ごとの被写体Ｓとの間の距離Ｄを、下式（１）によって求める。
【0080】
Ｄ＝（Ｑ３－Ｑ１）／（Ｑ２＋Ｑ３－２Ｑ１）×Ｄｍ ・・・（１）
【0081】
上式（１）において、Ｄｍは、光パルスＰＯの照射によって測定することができる最大の距離（最大測定距離）である。ここで、最大測定距離Ｄｍは、下式（２）によって表される。下式（２）において、ｃは光速、Ｔｗは光パルスＰＯのパルス幅である。
【0082】
Ｄｍ＝（ｃ／２）Ｔｗ ・・・（２）
【0083】
上述したように、距離画像撮像装置１は、距離画像センサ３２の受光画素部３２０内に配置されたそれぞれの画素回路３２１ごとに、自身と被写体Ｓとの間の距離Ｄを求める。
【0084】
なお、上述したように、距離画像センサ３２に格子状に配置される画素回路の構成は、図３に示したような、３つの画素信号読み出し部ＲＵ１、ＲＵ２及びＲＵ３を備えた構成に限定されるものではなく、１つの光電変換素子ＰＤと、光電変換素子ＰＤが発生して蓄積した電荷を振り分ける２つ以上の画素信号読み出し部ＲＵを備えた構成の画素回路３２１であればよい。この場合、つまり、画素信号読み出し部ＲＵを備える数が異なる構成の画素が配置された距離画像センサにおいても、画素の駆動（制御）方法（タイミング）は、図４に示した距離画像撮像装置１における画素回路３２１の駆動（制御）方法（タイミング）と同様に考えることによって、容易に実現することができる。より具体的には、それぞれの画素信号読み出し部ＲＵに備えた読み出しゲートトランジスタＧやドレインゲートトランジスタＧＤに入力する駆動信号の位相が互いに重ならないように位相関係を維持した周期で、画素に対する電荷振り分け駆動を繰り返すことによって、距離画像センサ３２と同様に、それぞれの画素信号読み出し部ＲＵに備えた電荷蓄積部ＣＳに、対応する光に応じた電荷が蓄積（積算）させることができる。そして、画素信号読み出し駆動によって全ての画素からそれぞれの電圧信号を順次出力させることによって、距離画像センサ３２と同様に、１フレーム分の画素信号を距離画像センサの外部に出力することができる。これにより、距離演算部４２は、画素信号読み出し部ＲＵを備える数が異なる構成の画素が配置された距離画像センサから出力された１フレーム分の画素信号に基づいて、同様に、距離画像撮像装置１と被写体Ｓとの間の距離Ｄをそれぞれの画素信号ごと（それぞれの画素ごと）に求めることができる。
【0085】
＜第１の実施形態＞
通常、距離画像センサは被写体との距離を正確に測定するため、受光画素部３２０における全ての画素回路３２１は、グローバルシャッター方式に対応して、蓄積周期内で同一のタイミングで駆動させている。すなわち、蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３、リセット駆動信号ＲＳＴＤの各々は、格子状に配列された全ての画素回路３２１に対して、それぞれ同一のタイミングで供給される。
このため、例えば、受光画素部３２０における全ての画素回路３２１の読み出しゲートトランジスタＧ１のゲートを、同様のタイミングにおいて“Ｈ”レベルとするために、過渡的にピーク電流が上昇して大幅に増加する。このピーク電流の過渡的な増加により、すでに述べたリンギングが発生し、画素回路３２１の各々からの電荷の読出しを正確に行えなくなる。他の蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３、リセット駆動信号ＲＳＴＤを、各画素回路３２１に供給する場合も上述した問題が発生する。
通常、距離画像センサは被写体との距離を正確に測定するため、受光画素部３２０における全ての画素回路３２１は、グローバルシャッター方式に対応して、蓄積周期内で同一のタイミングで駆動させている。すなわち、蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３、リセット駆動信号ＲＳＴＤの各々は、格子状に配列された全ての画素回路３２１に対して、それぞれ同一のタイミングで供給される。
このため、例えば、受光画素部３２０における全ての画素回路３２１の読み出しゲートトランジスタＧ１のゲートを、同様のタイミングにおいて“Ｈ”レベルとするために、過渡的にピーク電流が上昇して大幅に増加する。このピーク電流の過渡的な増加により、すでに述べたリンギングが発生し、画素回路３２１の各々からの電荷の読出しを正確に行えなくなる。他の蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３、リセット駆動信号ＲＳＴＤを、各画素回路３２１に供給する場合も上述した問題が発生する。
【0086】
この問題を解決するため、本実施形態においては、画素回路３２１における読出しゲートトランジスタＧ１、Ｇ２、Ｇ３、ドレインゲートトランジスタＧＤの各々を駆動する際、画素回路３２１の列毎にそれぞれ駆動することにより、ピーク電流の増加するタイミングをずらすことにより、発生するピーク電流を分散させて、上述したリンギングの発生を抑制している。
すなわち、本実施形態においては、タイミング調整部３２６Ｃの中央部のタイミング調整回路３２６Ｃ＿ｊにクロック信号ＣＫを供給し、中央から順番に画素回路３２１の列毎に所定の調整時間Ｔｃｄずつ遅延させて、駆動信号により画素回路３２１を列単位に駆動している。
すなわち、本実施形態においては、タイミング調整部３２６Ｃの中央部のタイミング調整回路３２６Ｃ＿ｊにクロック信号ＣＫを供給し、中央から順番に画素回路３２１の列毎に所定の調整時間Ｔｃｄずつ遅延させて、駆動信号により画素回路３２１を列単位に駆動している。
【0087】
図５は、本実施形態における受光画素部３２０の格子状に配列された画素回路３２１において、列単位に画素回路３２１を駆動する画素駆動回路３２６の構成例を説明する図である。画素駆動回路３２６は、タイミング調整部３２６Ｃとドライバ部３２６Ｄとのそれぞれを備えている。タイミング調整部３２６Ｃは、画素回路３２１の列（ｘ列、ｘは１以上の整数）毎に備えられたタイミング調整回路３２６Ｃ＿ｊ（１≦ｊ≦ｘ）を備えている。ドライバ部３２６Ｄは、タイミング調整部３２６Ｃと同様に、画素回路３２１の列毎に備えられたドライバ回路３２６Ｄ＿ｊ（１≦ｊ≦ｘ）を備えている。以下、格子状に配置された画素回路３２１において、いずれかの画素回路３２１の列は、列ｊとして説明する。この列ｊに対応するタイミング調整回路はタイミング調整回路３２６Ｃ＿ｊとし、ドライバ回路はドライバ回路３２６Ｄ＿ｊとしている。
【0088】
この図５において、画素回路３２１の列毎に、タイミング調整回路３２６Ｃｊ及びドライバ回路３２６Ｄｊが一組毎に記載されている。実際には、画素回路３２１に、蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３、リセット駆動信号ＲＳＴＤの各々が供給されている。このため、画素回路３２１の列毎に、蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３、リセット駆動信号ＲＳＴＤの各々を供給する４個のタイミング調整回路３２６Ｃ＿ｊ及びドライバ回路３２６Ｄ＿ｊの組が備えられている。
【0089】
図６は、蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３、リセット駆動信号ＲＳＴＤの各々を列ｊの画素回路３２１に供給する構成を説明する図である。
図６において、画素駆動回路３２６には、画素回路３２１の各列ｊに対応して、タイミング調整回路３２６Ｃ＿ｊ（ＴＸ１）、３２６Ｃ＿ｊ（ＴＸ２）、３２６Ｃ＿ｊ（ＴＸ３）、３２６Ｃ＿ｊ（ＲＳＴＤ）を備えるタイミング調整部３２６Ｃと、ドライバ回路３２６Ｄ＿ｊ（ＴＸ１）、３２６Ｄ＿ｊ（ＴＸ２）、３２６Ｄ＿ｊ（ＴＸ３）、３２６Ｄ＿ｊ（ＲＳＴＤ）を備えるドライバ部３２６Ｄとを設けられている。
図６において、画素駆動回路３２６には、画素回路３２１の各列ｊに対応して、タイミング調整回路３２６Ｃ＿ｊ（ＴＸ１）、３２６Ｃ＿ｊ（ＴＸ２）、３２６Ｃ＿ｊ（ＴＸ３）、３２６Ｃ＿ｊ（ＲＳＴＤ）を備えるタイミング調整部３２６Ｃと、ドライバ回路３２６Ｄ＿ｊ（ＴＸ１）、３２６Ｄ＿ｊ（ＴＸ２）、３２６Ｄ＿ｊ（ＴＸ３）、３２６Ｄ＿ｊ（ＲＳＴＤ）を備えるドライバ部３２６Ｄとを設けられている。
【0090】
ドライバ回路３２６Ｄ＿ｊ（ＴＸ１）は、タイミング調整回路３２６Ｃ＿ｊ（ＴＸ１）によりタイミング調整（遅延）されたクロック信号ＣＫ１が入力された場合、信号線ＬＴＸ１に蓄積駆動信号ＴＸ１を出力する。
ドライバ回路３２６Ｄ＿ｊ（ＴＸ２）は、タイミング調整回路３２６Ｃ＿ｊ（ＴＸ２）によりタイミング調整（遅延）されたクロック信号ＣＫ２が入力された場合、信号線ＬＴＸ２に蓄積駆動信号ＴＸ２を出力する。
ドライバ回路３２６Ｄ＿ｊ（ＴＸ３）は、タイミング調整回路３２６Ｃ＿ｊ（ＴＸ３）によりタイミング調整（遅延）されたクロック信号ＣＫ３が入力された場合、信号線ＬＴＸ３に蓄積駆動信号ＴＸ３を出力する。
ドライバ回路３２６Ｄ＿ｊ（ＲＳＴＤ）は、タイミング調整回路３２６Ｃ＿ｊ（ＲＳＴＤ）によりタイミング調整（遅延）されたクロック信号ＣＫＲＳＴＤが入力された場合、信号線ＬＲＳＴＤに蓄積駆動信号ＲＳＴＤを出力する。
ドライバ回路３２６Ｄ＿ｊ（ＴＸ２）は、タイミング調整回路３２６Ｃ＿ｊ（ＴＸ２）によりタイミング調整（遅延）されたクロック信号ＣＫ２が入力された場合、信号線ＬＴＸ２に蓄積駆動信号ＴＸ２を出力する。
ドライバ回路３２６Ｄ＿ｊ（ＴＸ３）は、タイミング調整回路３２６Ｃ＿ｊ（ＴＸ３）によりタイミング調整（遅延）されたクロック信号ＣＫ３が入力された場合、信号線ＬＴＸ３に蓄積駆動信号ＴＸ３を出力する。
ドライバ回路３２６Ｄ＿ｊ（ＲＳＴＤ）は、タイミング調整回路３２６Ｃ＿ｊ（ＲＳＴＤ）によりタイミング調整（遅延）されたクロック信号ＣＫＲＳＴＤが入力された場合、信号線ＬＲＳＴＤに蓄積駆動信号ＲＳＴＤを出力する。
【0091】
これにより、信号線ＬＴＸ１は、列ｊの画素回路３２１の各々における読み出しゲートトランジスタＧ１のゲートに接続され、読み出しゲートトランジスタＧ１のゲートに蓄積駆動信号ＴＸ１を伝搬させる。
同様に、信号線ＬＴＸ２は、列ｊの画素回路３２１の各々における読み出しゲートトランジスタＧ２のゲートに接続され、読み出しゲートトランジスタＧ２のゲートに蓄積駆動信号ＴＸ２を伝搬させる。
信号線ＬＴＸ３は、列ｊの画素回路３２１の各々における読み出しゲートトランジスタＧ３のゲートに接続され、読み出しゲートトランジスタＧ３のゲートに蓄積駆動信号ＴＸ３を伝搬させる。
信号線ＬＲＳＴＤは、列ｊの画素回路３２１の各々におけるドレインゲートトランジスタＧＤのゲートに接続され、ドレインゲートトランジスタＧＤのゲートに蓄積駆動信号ＲＳＴＤを伝搬させる。
同様に、信号線ＬＴＸ２は、列ｊの画素回路３２１の各々における読み出しゲートトランジスタＧ２のゲートに接続され、読み出しゲートトランジスタＧ２のゲートに蓄積駆動信号ＴＸ２を伝搬させる。
信号線ＬＴＸ３は、列ｊの画素回路３２１の各々における読み出しゲートトランジスタＧ３のゲートに接続され、読み出しゲートトランジスタＧ３のゲートに蓄積駆動信号ＴＸ３を伝搬させる。
信号線ＬＲＳＴＤは、列ｊの画素回路３２１の各々におけるドレインゲートトランジスタＧＤのゲートに接続され、ドレインゲートトランジスタＧＤのゲートに蓄積駆動信号ＲＳＴＤを伝搬させる。
【0092】
図４で説明したように、画素駆動回路３２６には、画素回路３２１の各列ｊに対応して、４個のタイミング調整回路３２６Ｃ＿ｊを備えるタイミング調整部３２６Ｃと、４個のドライバ回路３２６Ｄ＿ｊを備えるドライバ部３２６Ｄとを有している。
しかしながら、図５は、説明を簡単にするため、画素駆動回路３２６が画素回路３２１に供給する駆動信号の代表として蓄積駆動信号ＴＸ１の構成のみを示している。このため、図５においては、タイミング調整回路３２６Ｃ＿ｊ（ＴＸ１）をタイミング調整回路３２６Ｃ＿ｊとし、ドライバ回路３２６Ｄ＿ｊ（ＴＸ１）をドライバ回路３２６Ｄ＿ｊとして示す。そして、クロック信号ＣＫ１を調整時間Ｔｃｄ遅延させるタイミング調整する動作、及びクロック信号ＣＫ１が入力された場合に蓄積駆動信号ＴＸ１を出力する動作を説明する。
また、他の蓄積駆動信号ＴＸ２、ＴＸ３、リセット駆動信号ＲＳＴＤの各々についても、以下に説明する蓄積駆動信号ＴＸ２の場合と同様の回路を用いて、同様の動作が行なわれる。
しかしながら、図５は、説明を簡単にするため、画素駆動回路３２６が画素回路３２１に供給する駆動信号の代表として蓄積駆動信号ＴＸ１の構成のみを示している。このため、図５においては、タイミング調整回路３２６Ｃ＿ｊ（ＴＸ１）をタイミング調整回路３２６Ｃ＿ｊとし、ドライバ回路３２６Ｄ＿ｊ（ＴＸ１）をドライバ回路３２６Ｄ＿ｊとして示す。そして、クロック信号ＣＫ１を調整時間Ｔｃｄ遅延させるタイミング調整する動作、及びクロック信号ＣＫ１が入力された場合に蓄積駆動信号ＴＸ１を出力する動作を説明する。
また、他の蓄積駆動信号ＴＸ２、ＴＸ３、リセット駆動信号ＲＳＴＤの各々についても、以下に説明する蓄積駆動信号ＴＸ２の場合と同様の回路を用いて、同様の動作が行なわれる。
【0093】
図５に示すように、本実施形態においては、上述したｘ列の画素回路３２１の列を中央部において分割し、１列からｊ列の第１グループと、ｊ＋１列からｘ列の第２グループを生成している。そして、第１グループと第２グループとの境界、すなわち、タイミング調整回路３２６Ｃｊとタイミング調整回路３２６Ｃｊ＋１とにクロック信号ＣＫ１を供給する。これにより、クロック信号ＣＫ１は、第１グループにおいて、タイミング調整回路３２６Ｃ＿ｊから３２６Ｃ＿ｊ－１、３２６Ｃ＿ｊ－２、…、３２６Ｃ＿１へと、順次、調整時間Ｔｃｄずつ遅延して、ドライバ回路Ｄ＿ｊ、Ｄ＿ｊ－１、Ｄ＿ｊ－２、…、３２６Ｄ＿１それぞれに伝搬して供給される。すなわち、タイミング調整回路３２６Ｃ＿ｊには調整時間Ｔｃｄ遅延して、タイミング調整回路３２６Ｃ＿ｊ－１には調整時間Ｔｃｄ×２遅延して、タイミング調整回路３２６Ｃ＿ｊ－２には調整時間Ｔｃｄ×３遅延して、そしてタイミング調整回路３２６＿１には調整時間Ｔｃｄ×（ｘ／２）遅延して伝搬される。
【0094】
同様に、クロック信号ＣＫ１は、第２グループにおいて、タイミング調整回路３２６Ｃ＿ｊ＋１から３２６Ｃ＿ｊ＋２、３２６Ｃ＿ｊ＋３、…、３２６Ｃ＿ｘへと、順次、調整時間Ｔｃｄずつ遅延して、ドライバ回路Ｄ＿ｊ＋１、Ｄ＿ｊ＋２、Ｄ＿ｊ＋３、…、３２６Ｄ＿ｘそれぞれに伝搬して供給される。すなわち、タイミング調整回路３２６Ｃ＿ｊ＋１には調整時間Ｔｃｄ遅延して、タイミング調整回路３２６Ｃ＿ｊ＋２には調整時間Ｔｃｄ×２遅延して、タイミング調整回路３２６Ｃ＿ｊ＋３には調整時間Ｔｃｄ×３遅延して、そしてタイミング調整回路３２６＿ｘには調整時間Ｔｃｄ×（ｘ／２）遅延して伝搬される。
したがって、同時にピーク電流が流れるのは、ドライバ回路Ｄ＿ｊ及びＤ＿ｊ＋１の組、Ｄ＿ｊ－１及びＤ＿ｊ＋２の組などの２個のドライバ回路となり、遅延時間Ｔｃｄ単位でピーク電流が分散して、所定のピーク電流値として平均化される。
したがって、同時にピーク電流が流れるのは、ドライバ回路Ｄ＿ｊ及びＤ＿ｊ＋１の組、Ｄ＿ｊ－１及びＤ＿ｊ＋２の組などの２個のドライバ回路となり、遅延時間Ｔｃｄ単位でピーク電流が分散して、所定のピーク電流値として平均化される。
【0095】
上述したように、本実施形態によれば、受光画素部３２０の画素回路３２１が同時に駆動される場合に比較して、ピーク電流を（ｘ／２）に低下させることが可能となる。これにより、本実施形態によれば、受光画素部３２０の画素回路３２１（画素）が増加しても、画素回路３２１を駆動する際に発生するピーク電流を急激に増加させずに、ピーク電流による電源電圧の急激な低下を抑制することができる。この結果、距離画像撮像装置１における電源電圧のリンギングの発生を防止し、各画素回路３２１からの蓄積された電荷の電荷量に対応した電圧の読出しを正確に行なうことができ、画素数が増加しても測定空間Ｐにおける被写体Ｓと距離画像撮像装置１との距離の測定精度を、画素数が少ない場合に比較して低下させることがない。
【0096】
このとき、距離の測定精度を正確に求めるため、遅延時間Ｔｃｄは既知の数値であり、かつタイミング調整回路３２６Ｃ＿ｊの各々が同一の調整時間Ｔｃｄを有するように形成されている必要がある。受光画素部３２０における画素回路３２１の列の各々が、調整時間Ｔｃｄずつずれて伝搬されるため、各電荷蓄積部ＣＳからの読出しのタイミングが、調整時間Ｔｃｄ分遅くなる。これにより、例えば蓄積駆動信号ＴＸ１が調整時間Ｔｃｄだけ遅れた場合、蓄積駆動信号ＴＸ１がドライバ回路Ｄ＿ｊ（Ｄ＿ｊ＋１）から供給される画素回路３２１の列に比較して、ドライバ回路Ｄ＿ｊ－１（Ｄ＿ｊ＋２）から供給される画素回路３２１の列の電荷蓄積部ＣＳ１には、調整時間Ｔｃｄ分ずれた時刻の受光が行なわれる。
上述した処理が他の蓄積駆動信号ＴＸ２、ＴＸ３及びリセット駆動信号ＲＳＴＤにも行なわれ、受光により光電変換素子ＰＤが生成する電荷を蓄積するタイミング（時刻）が調整時間Ｔｃｄずれた分の距離の補正を、１フレーム分の画素信号の各々に対して行なうことで、高い精度でそれぞれの画素回路３２１における、被写体Ｓと距離画像撮像装置１との距離を測定することができる。
上述した処理が他の蓄積駆動信号ＴＸ２、ＴＸ３及びリセット駆動信号ＲＳＴＤにも行なわれ、受光により光電変換素子ＰＤが生成する電荷を蓄積するタイミング（時刻）が調整時間Ｔｃｄずれた分の距離の補正を、１フレーム分の画素信号の各々に対して行なうことで、高い精度でそれぞれの画素回路３２１における、被写体Ｓと距離画像撮像装置１との距離を測定することができる。
【0097】
図７は、画素回路３２１の各列の間において調整時間Ｔｃｄによってタイミング調整した蓄積駆動信号ＴＸ１、ＴＸ２及びＴＸ３の各々のタイミングチャートである。説明を簡単にするため、リセット駆動信号ＲＳＴＤは省略している。
また、図５で説明したように、タイミング調整回路３２６Ｃ＿ｊ及びドライバ回路Ｄ＿ｊの組が、画素回路３２１の列毎に、蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３、リセット駆動信号ＲＳＴＤの各々に対応して４組ある。すなわち、蓄積駆動信号ＴＸ１に対応して、タイミング調整回路３２６Ｃ＿ｊ（ＴＸ１）及びドライバ回路Ｄ＿ｊ（ＴＸ１）の組が備えられている。同様に、蓄積駆動信号ＴＸ２に対応して、タイミング調整回路３２６Ｃ＿ｊ（ＴＸ２）及びドライバ回路Ｄ＿ｊ（ＴＸ２）の組が備えられている。蓄積駆動信号ＴＸ３に対応して、タイミング調整回路３２６Ｃ＿ｊ（ＴＸ３）及びドライバ回路Ｄ＿ｊ（ＴＸ３）の組が備えられている。リセット駆動信号ＲＳＴＤに対応して、タイミング調整回路３２６Ｃ＿ｊ（ＲＳＴＤ）及びドライバ回路Ｄ＿ｊ（ＲＳＴＤ）の組が備えられている。
以下の説明においては、タイミング調整回路３２６Ｃ＿１（ＴＸ１）、３２６Ｃ＿１（ＴＸ２）及び３２６Ｃ＿１（ＴＸ３）の各々とドライバ回路３２６Ｄ＿１（ＴＸ１）、３２６Ｄ＿１（ＴＸ２）及び３２６Ｄ＿１（ＴＸ３）の各々とが、画素回路３２１の列１に蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３のそれぞれを供給している。また、タイミング調整回路３２６Ｃ＿ｊ（ＴＸ１）、３２６Ｃ＿ｊ（ＴＸ２）及び３２６Ｃ＿ｊ（ＴＸ３）の各々とドライバ回路３２６Ｄ＿ｊ（ＴＸ１）、３２６Ｄ＿ｊ（ＴＸ２）及び３２６Ｄ＿ｊ（ＴＸ３）の各々とが、画素回路３２１の列ｊに蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３のそれぞれを供給している。
また、図５で説明したように、タイミング調整回路３２６Ｃ＿ｊ及びドライバ回路Ｄ＿ｊの組が、画素回路３２１の列毎に、蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３、リセット駆動信号ＲＳＴＤの各々に対応して４組ある。すなわち、蓄積駆動信号ＴＸ１に対応して、タイミング調整回路３２６Ｃ＿ｊ（ＴＸ１）及びドライバ回路Ｄ＿ｊ（ＴＸ１）の組が備えられている。同様に、蓄積駆動信号ＴＸ２に対応して、タイミング調整回路３２６Ｃ＿ｊ（ＴＸ２）及びドライバ回路Ｄ＿ｊ（ＴＸ２）の組が備えられている。蓄積駆動信号ＴＸ３に対応して、タイミング調整回路３２６Ｃ＿ｊ（ＴＸ３）及びドライバ回路Ｄ＿ｊ（ＴＸ３）の組が備えられている。リセット駆動信号ＲＳＴＤに対応して、タイミング調整回路３２６Ｃ＿ｊ（ＲＳＴＤ）及びドライバ回路Ｄ＿ｊ（ＲＳＴＤ）の組が備えられている。
以下の説明においては、タイミング調整回路３２６Ｃ＿１（ＴＸ１）、３２６Ｃ＿１（ＴＸ２）及び３２６Ｃ＿１（ＴＸ３）の各々とドライバ回路３２６Ｄ＿１（ＴＸ１）、３２６Ｄ＿１（ＴＸ２）及び３２６Ｄ＿１（ＴＸ３）の各々とが、画素回路３２１の列１に蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３のそれぞれを供給している。また、タイミング調整回路３２６Ｃ＿ｊ（ＴＸ１）、３２６Ｃ＿ｊ（ＴＸ２）及び３２６Ｃ＿ｊ（ＴＸ３）の各々とドライバ回路３２６Ｄ＿ｊ（ＴＸ１）、３２６Ｄ＿ｊ（ＴＸ２）及び３２６Ｄ＿ｊ（ＴＸ３）の各々とが、画素回路３２１の列ｊに蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３のそれぞれを供給している。
【0098】
図７において、一例として第１グループにおける画素回路３２１の列ｊから列１に伝搬したクロック信号ＣＫ１、ＣＫ２及びＣＫ３の各々に対するタイミング調整による、蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３のそれぞれの遅延量を示している。
調整時間Ｔｃｄによるタイミング調整の調整量を示している。蓄積駆動信号ＴＸ１も、後述する蓄積駆動信号ＴＸ２及び蓄積駆動信号ＴＸ３と同様に、クロック信号ＣＫＲＳＴＤがタイミング調整回路３２６Ｃ＿ｊ（ＴＸ１）により遅延され、ドライバ回路Ｄ＿ｊ（ＴＸ１）から列ｊの画素回路３２１の各々に対して供給される。
時刻ｔ１において、光パルスＰＯが出射が開始され、時刻ｔ５において光パルスＰＯの出射が終了する。
時刻ｔ２において、クロック信号ＣＫ２がタイミング調整回路３２６Ｃ＿ｊ（ＴＸ２）により、調整されることで、時刻ｔ１より調整時間Ｔｃｄ遅れて蓄積駆動信号ＴＸ２がドライバ回路Ｄ＿ｊ（ＴＸ２）から、列ｊの画素回路３２１の各々に対して供給される。
時刻ｔ７において、クロック信号ＣＫ３がタイミング調整回路３２６Ｃ＿ｊ（ＴＸ３）により、調整されることで、時刻ｔ１より調整時間Ｔｃｄ遅れて蓄積駆動信号ＴＸ３がドライバ回路Ｄ＿ｊ（ＴＸ２）から、列ｊの画素回路３２１の各々に対して供給される。
調整時間Ｔｃｄによるタイミング調整の調整量を示している。蓄積駆動信号ＴＸ１も、後述する蓄積駆動信号ＴＸ２及び蓄積駆動信号ＴＸ３と同様に、クロック信号ＣＫＲＳＴＤがタイミング調整回路３２６Ｃ＿ｊ（ＴＸ１）により遅延され、ドライバ回路Ｄ＿ｊ（ＴＸ１）から列ｊの画素回路３２１の各々に対して供給される。
時刻ｔ１において、光パルスＰＯが出射が開始され、時刻ｔ５において光パルスＰＯの出射が終了する。
時刻ｔ２において、クロック信号ＣＫ２がタイミング調整回路３２６Ｃ＿ｊ（ＴＸ２）により、調整されることで、時刻ｔ１より調整時間Ｔｃｄ遅れて蓄積駆動信号ＴＸ２がドライバ回路Ｄ＿ｊ（ＴＸ２）から、列ｊの画素回路３２１の各々に対して供給される。
時刻ｔ７において、クロック信号ＣＫ３がタイミング調整回路３２６Ｃ＿ｊ（ＴＸ３）により、調整されることで、時刻ｔ１より調整時間Ｔｃｄ遅れて蓄積駆動信号ＴＸ３がドライバ回路Ｄ＿ｊ（ＴＸ２）から、列ｊの画素回路３２１の各々に対して供給される。
【0099】
ここで、時刻ｔ１に光パルスＰＯが出射された場合、光パルスＰＯの出射されるタイミングに同期して、クロック信号ＣＫ２が制御回路３２２から画素駆動回路３２６に供給される。このため、クロック信号ＣＫ２がｊ列の画素回路３２１に供給されるタイミングは、タイミング調整回路３２６Ｃ＿ｊ（ＴＸ２）により調整されて、時刻ｔ１から調整時間Ｔｃｄの時間遅れた時刻ｔ２にドライバ回路Ｄ＿ｊ（ＴＸ２）に伝搬される。
これにより、画素回路３２１の電荷蓄積部ＣＳ２における反射光ＰＬを受光する時間が調整時間Ｔｃｄ分長くなり、反射光ＰＬにより光電変換素子ＰＤが発生する電荷を調整時間Ｔｃｄ分余分に蓄積することになる。
これにより、画素回路３２１の電荷蓄積部ＣＳ２における反射光ＰＬを受光する時間が調整時間Ｔｃｄ分長くなり、反射光ＰＬにより光電変換素子ＰＤが発生する電荷を調整時間Ｔｃｄ分余分に蓄積することになる。
【0100】
一方、クロック信号ＣＫ３がｊ列の画素回路３２１に供給されるタイミングは、タイミング調整回路Ｃ＿ｊ（ＴＸ３）により調整されて、光パルスＰＯが立ち下がる時刻ｔ５から調整時間Ｔｃｄの時間遅れた時刻ｔ６にドライバ回路Ｄ＿ｊ（ＴＸ３）に伝搬される。
これにより、画素回路３２１の電荷蓄積部ＣＳ３における反射光ＰＬを受光する時間が調整時間Ｔｃｄ分短くなり、反射光ＰＬにより光電変換素子ＰＤが発生する電荷を調整時間Ｔｃｄ分少なく蓄積することになる。
結果として、蓄積駆動信号ＴＸ１からＴＸ３の各々を、それぞれ調整時間Ｔｃｄ遅らせることにより、電荷蓄積部ＣＳ２に蓄積される電荷の電荷量が増加し、電荷蓄積部ＣＳ３に蓄積される電荷の電荷量が減少する。これにより、（１）式及び（２）式により求められる距離Ｄは、見かけ上、調整時間Ｔｃｄ分近い距離として算出される。すなわち、距離Ｄは、距離（ｃ／２）Ｔｃｄだけ近い距離として算出されることになる。
これにより、画素回路３２１の電荷蓄積部ＣＳ３における反射光ＰＬを受光する時間が調整時間Ｔｃｄ分短くなり、反射光ＰＬにより光電変換素子ＰＤが発生する電荷を調整時間Ｔｃｄ分少なく蓄積することになる。
結果として、蓄積駆動信号ＴＸ１からＴＸ３の各々を、それぞれ調整時間Ｔｃｄ遅らせることにより、電荷蓄積部ＣＳ２に蓄積される電荷の電荷量が増加し、電荷蓄積部ＣＳ３に蓄積される電荷の電荷量が減少する。これにより、（１）式及び（２）式により求められる距離Ｄは、見かけ上、調整時間Ｔｃｄ分近い距離として算出される。すなわち、距離Ｄは、距離（ｃ／２）Ｔｃｄだけ近い距離として算出されることになる。
【0101】
このため、距離演算部４２は、順次供給される距離画素電圧信号ＰＳ１、ＰＳ２及びＰＳ３から求められる距離Ｄに対して、上述した調整時間Ｔｃｄに対応した補正、すなわち距離Ｄに対して距離（ｃ／２）Ｔｃｄを加算して、計測された距離Ｄを求める。このとき、距離演算部４２は、格子状に配列された画素回路３２１の各列の画素信号により求めた距離に、距離（ｃ／２）Ｔｃｄクロック信号が供給された位置からそれぞれの列までのタイミング調整回路３２６Ｃ＿ｊの数を乗じた補正距離を加算して、計測結果の距離として算出する。
本実施形態において、調整時間Ｔｃｄの最大値は、上述した見かけ上において、実際の距離より近い距離として算出されることから以下のように設定される。
図７において、１列目の画素回路３２１までの蓄積駆動信号ＴＸ１からＴＸ３の各々の総遅延時間ＴＭＡＸは、ｊ（すなわち、ｘ／２）個のタイミング調整回路Ｃ＿ｊ（ＴＸ１、ＴＸ２、Ｔｘ３）を経由して、クロック信号ＣＫ（ＣＫ１、ＣＫ２、ＣＫ３）が伝搬されるため、クロック信号ＣＫが入力されたタイミングから調整時間Ｔｃｄ×（ｘ／２）となり、補正距離はＴｃｄ×（ｃ／２）×（ｃ／２）となる。したがって、距離演算部４２は、１列目の画素回路３２１の各々の計算した距離Ｄに対して、それぞれ補正距離Ｔｃｄ×（ｃ／２）×（ｃ／２）を加算した結果を、各画素回路３２１と被写体Ｓとの間の計測結果の距離とする。
本実施形態において、調整時間Ｔｃｄの最大値は、上述した見かけ上において、実際の距離より近い距離として算出されることから以下のように設定される。
図７において、１列目の画素回路３２１までの蓄積駆動信号ＴＸ１からＴＸ３の各々の総遅延時間ＴＭＡＸは、ｊ（すなわち、ｘ／２）個のタイミング調整回路Ｃ＿ｊ（ＴＸ１、ＴＸ２、Ｔｘ３）を経由して、クロック信号ＣＫ（ＣＫ１、ＣＫ２、ＣＫ３）が伝搬されるため、クロック信号ＣＫが入力されたタイミングから調整時間Ｔｃｄ×（ｘ／２）となり、補正距離はＴｃｄ×（ｃ／２）×（ｃ／２）となる。したがって、距離演算部４２は、１列目の画素回路３２１の各々の計算した距離Ｄに対して、それぞれ補正距離Ｔｃｄ×（ｃ／２）×（ｃ／２）を加算した結果を、各画素回路３２１と被写体Ｓとの間の計測結果の距離とする。
【0102】
また、距離画像撮像装置１は、測定する距離の測定範囲が仕様として設定されている。この測定範囲において、上述したように、蓄積駆動信号ＴＸ１、ＴＸ２ＴＸ３の各々を調整時間Ｔｃｄで調整することにより、測定範囲における下限値が変動する。
図７において、総遅延時間ＴＭＡＸが長くなり、１列目の画素回路３２１に対して、時刻ｔ４より後ろに時刻ｔ３、すなわち被写体Ｓからの反射光ＲＬの受光を開始するタイミングより、蓄積駆動信号ＴＸ２の立ち上がりが遅くなった場合、被写体Ｓからの反射光ＲＬにより発生する電荷の一部（時刻ｔ４から時刻ｔ３までの時間において光電変換素子ＰＤが生成する電荷）を、電荷蓄積部ＣＳ２に対して蓄積することができなくなる。これにより、被写体Ｓと距離画像撮像装置１との間の距離Ｄを正確に測定することができない。
したがって、総遅延時間ＴＭＡＸは、仕様の測定範囲の下限値がＤｍｉｎである場合、２×Ｄｍｉｎ／ｃとなる。これにより、（２×Ｄｍｉｎ／ｃ）＝Ｔｃｄ×（ｘ／２）となり、調整時間Ｔｃｄは、最大値の時間が４×Ｄｍｉｎ／（ｃ×ｘ）未満の数値となる。一方、調整時間Ｔｃｄは、最小値の時間として、シミュレーションあるいは実験により、ピーク電流が所定の数値未満となる時間として求める。
図７において、総遅延時間ＴＭＡＸが長くなり、１列目の画素回路３２１に対して、時刻ｔ４より後ろに時刻ｔ３、すなわち被写体Ｓからの反射光ＲＬの受光を開始するタイミングより、蓄積駆動信号ＴＸ２の立ち上がりが遅くなった場合、被写体Ｓからの反射光ＲＬにより発生する電荷の一部（時刻ｔ４から時刻ｔ３までの時間において光電変換素子ＰＤが生成する電荷）を、電荷蓄積部ＣＳ２に対して蓄積することができなくなる。これにより、被写体Ｓと距離画像撮像装置１との間の距離Ｄを正確に測定することができない。
したがって、総遅延時間ＴＭＡＸは、仕様の測定範囲の下限値がＤｍｉｎである場合、２×Ｄｍｉｎ／ｃとなる。これにより、（２×Ｄｍｉｎ／ｃ）＝Ｔｃｄ×（ｘ／２）となり、調整時間Ｔｃｄは、最大値の時間が４×Ｄｍｉｎ／（ｃ×ｘ）未満の数値となる。一方、調整時間Ｔｃｄは、最小値の時間として、シミュレーションあるいは実験により、ピーク電流が所定の数値未満となる時間として求める。
【0103】
また、遅延時間Ｔｃｄは、上述した算出される距離Ｄの補正を行なうため、各タイミング調整回路Ｃ＿ｊの各々で同一となる必要がある。
図８は、本実施形態によるタイミング調整部３２６Ｃにおけるタイミング調整回路３２６Ｃ＿ｊの構成例を示す図である。図８においては、一例として蓄積駆動信号ＴＸ１について示している。他の蓄積駆動信号ＴＸ２、ＴＸ３、リセット駆動信号ＲＳＴＤの各々についても同様の構成である。
各タイミング調整回路Ｃ＿ｊは、抵抗Ｒ１、Ｒ２及びコンデンサＣにより形成されている。ここで、抵抗Ｒ１及びＲ２の各々は、隣接するドライバ開度Ｄ＿ｊの入力端子間の配線抵抗により形成されている。また、コンデンサＣは、上述した入力端子間の配線容量と、入力端子であるＭＯＳトランジスタのゲート容量とにより形成されている。この抵抗Ｒ１及びＲ２の各々の抵抗値と、コンデンサＣの容量値とによる時定数が調整時間Ｔｃｄとなるように、抵抗Ｒ１、抵抗Ｒ２、コンデンサＣを形成する。配線抵抗及び配線容量値等を用いることにより、遅延のためのバッファ回路を設ける場合に比較して、より高い精度でタイミング調整回路３２６Ｃ＿ｊ（ＴＸ１）の各々の調整時間Ｔｃｄを均一とすることができる。タイミング調整回路としてバッファ回路の用いた場合、バッファ回路は製造におけるプロセスバラツキが大きく、各ドライバ回路３２６Ｄ＿ｊ（ＴＸ１）間における調整時間Ｔｃｄが同一に形成できず、上述した距離演算部４２における補正が精度良く行なえず、被写体Ｓと距離画像撮像装置１との間の正確な距離を計測することができない。
そのため、本実施形態において、タイミング調整部３２６Ｃは、抵抗Ｒ１及びＲ２とコンデンサＣとで構成されたタイミング調整回路３２６Ｃ＿ｊ（ＴＸ１）の各々が直列に接続されている。直列に接続されているタイミング調整回路３２６Ｃ＿ｊ（ＴＸ１）の各々は、それぞれクロック信号ＣＫ１を、調整時間Ｔｃｄずつ同一に遅延させ、対応するドライバ回路３２６Ｄ＿ｊ（ＴＸ１）に対して、クロック信号ＣＫ１を伝搬させている。
図８は、本実施形態によるタイミング調整部３２６Ｃにおけるタイミング調整回路３２６Ｃ＿ｊの構成例を示す図である。図８においては、一例として蓄積駆動信号ＴＸ１について示している。他の蓄積駆動信号ＴＸ２、ＴＸ３、リセット駆動信号ＲＳＴＤの各々についても同様の構成である。
各タイミング調整回路Ｃ＿ｊは、抵抗Ｒ１、Ｒ２及びコンデンサＣにより形成されている。ここで、抵抗Ｒ１及びＲ２の各々は、隣接するドライバ開度Ｄ＿ｊの入力端子間の配線抵抗により形成されている。また、コンデンサＣは、上述した入力端子間の配線容量と、入力端子であるＭＯＳトランジスタのゲート容量とにより形成されている。この抵抗Ｒ１及びＲ２の各々の抵抗値と、コンデンサＣの容量値とによる時定数が調整時間Ｔｃｄとなるように、抵抗Ｒ１、抵抗Ｒ２、コンデンサＣを形成する。配線抵抗及び配線容量値等を用いることにより、遅延のためのバッファ回路を設ける場合に比較して、より高い精度でタイミング調整回路３２６Ｃ＿ｊ（ＴＸ１）の各々の調整時間Ｔｃｄを均一とすることができる。タイミング調整回路としてバッファ回路の用いた場合、バッファ回路は製造におけるプロセスバラツキが大きく、各ドライバ回路３２６Ｄ＿ｊ（ＴＸ１）間における調整時間Ｔｃｄが同一に形成できず、上述した距離演算部４２における補正が精度良く行なえず、被写体Ｓと距離画像撮像装置１との間の正確な距離を計測することができない。
そのため、本実施形態において、タイミング調整部３２６Ｃは、抵抗Ｒ１及びＲ２とコンデンサＣとで構成されたタイミング調整回路３２６Ｃ＿ｊ（ＴＸ１）の各々が直列に接続されている。直列に接続されているタイミング調整回路３２６Ｃ＿ｊ（ＴＸ１）の各々は、それぞれクロック信号ＣＫ１を、調整時間Ｔｃｄずつ同一に遅延させ、対応するドライバ回路３２６Ｄ＿ｊ（ＴＸ１）に対して、クロック信号ＣＫ１を伝搬させている。
【0104】
すなわち、タイミング調整回路３２６＿ｊ（ＴＸ１）と３２６Ｃ＿ｊ－１（ＴＸ１）との接続点Ｑに対して、クロック信号ＣＫ１が制御回路３２２から供給されている。これにより、タイミング調整回路３２６Ｃ＿ｊ（ＴＸ１）は、ドライバ回路３２６Ｄ＿ｊ（ＴＸ１）の入力端子に対して、接続点Ｇより調整時間Ｔｃｄ遅延させたクロック信号ＣＫ１を供給する。これにより、ドライバ回路３２６Ｄ＿ｊ（ＴＸ１）は、接続点Ｇに対して調整時間Ｔｃｄ遅延したタイミングで、蓄積駆動信号ＴＸ１を、列Ｊの画素回路３２１に対して出力する。
また、タイミング調整回路３２６Ｃ＿ｊ－１（ＴＸ１）は、ドライバ回路３２６Ｄ＿ｊ－１（ＴＸ１）の入力端子に対して、接続点Ｇより調整時間Ｔｃｄ×２遅延させたクロック信号ＣＫ１を供給する。これにより、ドライバ回路３２６Ｄ＿ｊ－１（ＴＸ１）は、接続点Ｇに対して調整時間Ｔｃｄ×２遅延したタイミングで、蓄積駆動信号ＴＸ１を、列Ｊ－１の画素回路３２１に対して出力する。
同様に、タイミング調整回路３２６Ｃ＿ｊ＋１（ＴＸ１）は、ドライバ回路３２６Ｄ＿ｊ＋１（ＴＸ１）の入力端子に対して、接続点Ｇより調整時間Ｔｃｄ遅延させたクロック信号ＣＫ１を供給する。これにより、ドライバ回路３２６Ｄ＿ｊ＋１（ＴＸ１）は、接続点Ｇに対して調整時間Ｔｃｄ遅延したタイミングで、蓄積駆動信号ＴＸ１を、列Ｊ＋１の画素回路３２１に対して出力する。
また、タイミング調整回路３２６Ｃ＿ｊ＋２（ＴＸ１）は、ドライバ回路３２６Ｄ＿ｊ＋２（ＴＸ１）の入力端子に対して、接続点Ｇより調整時間Ｔｃｄ×２遅延させたクロック信号ＣＫ１を供給する。これにより、ドライバ回路３２６Ｄ＿ｊ＋２（ＴＸ１）は、接続点Ｇに対して調整時間Ｔｃｄ×２遅延したタイミングで、蓄積駆動信号ＴＸ１を、列Ｊ＋２の画素回路３２１に対して出力する。
また、タイミング調整回路３２６Ｃ＿ｊ－１（ＴＸ１）は、ドライバ回路３２６Ｄ＿ｊ－１（ＴＸ１）の入力端子に対して、接続点Ｇより調整時間Ｔｃｄ×２遅延させたクロック信号ＣＫ１を供給する。これにより、ドライバ回路３２６Ｄ＿ｊ－１（ＴＸ１）は、接続点Ｇに対して調整時間Ｔｃｄ×２遅延したタイミングで、蓄積駆動信号ＴＸ１を、列Ｊ－１の画素回路３２１に対して出力する。
同様に、タイミング調整回路３２６Ｃ＿ｊ＋１（ＴＸ１）は、ドライバ回路３２６Ｄ＿ｊ＋１（ＴＸ１）の入力端子に対して、接続点Ｇより調整時間Ｔｃｄ遅延させたクロック信号ＣＫ１を供給する。これにより、ドライバ回路３２６Ｄ＿ｊ＋１（ＴＸ１）は、接続点Ｇに対して調整時間Ｔｃｄ遅延したタイミングで、蓄積駆動信号ＴＸ１を、列Ｊ＋１の画素回路３２１に対して出力する。
また、タイミング調整回路３２６Ｃ＿ｊ＋２（ＴＸ１）は、ドライバ回路３２６Ｄ＿ｊ＋２（ＴＸ１）の入力端子に対して、接続点Ｇより調整時間Ｔｃｄ×２遅延させたクロック信号ＣＫ１を供給する。これにより、ドライバ回路３２６Ｄ＿ｊ＋２（ＴＸ１）は、接続点Ｇに対して調整時間Ｔｃｄ×２遅延したタイミングで、蓄積駆動信号ＴＸ１を、列Ｊ＋２の画素回路３２１に対して出力する。
【0105】
図９は、本実施形態における格子状に配置された列の位置と、この列の画素回路３２１の距離画素電圧信号ＰＳ１、ＰＳ２及びＰＳ３により求めた補正前の距離Ｄとの対応関係を示す図である。図９において、縦軸が算出された距離Ｄを示し、横軸が列の位置を示している。また、図９における各線は、各列と、それぞの列の所定の複数の行における画素回路３２１の距離画素電圧信号ＰＳ１、ＰＳ２及びＰＳ３により求めた補正前の距離Ｄとの対応を示している。
また、接続点Ｑの位置から１列目までと、接続点Ｑの位置からｘ列目までは、列間において距離が線形に変化しており、画素回路３２１の各列に対応したタイミング調整回路３２６Ｃ＿ｊの遅延時間Ｔｃｄが均一の時定数として形成されていることを示している。したがって、距離演算部４２は、画素回路３２１の距離画素電圧信号ＰＳ１、ＰＳ２及びＰＳ３により求めた距離Ｄを、既知の調整時間Ｔｃｄに対応した距離で補正することにより、それぞれの画素回路３２１において、高い精度で被写体Ｓと距離画像撮像装置１との間の距離を求めることができる。
また、接続点Ｑの位置から１列目までと、接続点Ｑの位置からｘ列目までは、列間において距離が線形に変化しており、画素回路３２１の各列に対応したタイミング調整回路３２６Ｃ＿ｊの遅延時間Ｔｃｄが均一の時定数として形成されていることを示している。したがって、距離演算部４２は、画素回路３２１の距離画素電圧信号ＰＳ１、ＰＳ２及びＰＳ３により求めた距離Ｄを、既知の調整時間Ｔｃｄに対応した距離で補正することにより、それぞれの画素回路３２１において、高い精度で被写体Ｓと距離画像撮像装置１との間の距離を求めることができる。
【0106】
また、図９において、領域５１及び領域５２の各々は、画素回路３２１の列の存在しない領域であるが、接続点Ｑから列１、列ｘそれぞれまでのタイミング調整回路３２６Ｃ＿ｊが均一の調整時間Ｔｃｄ（すなわち時定数）となるように、直列に接続されるタイミング調整回路３２６Ｃ＿ｊの末端が開放され、求められる距離と画素回路３２１の位置との関係が列１、列ｘ及び列１及び列ｘ近傍の列において線形から外れるのを防止するために、列１、列ｘの位置におけるタイミング調整回路３２６Ｃ＿１に対してダミーのタイミング調整回路が直列に接続されている。
【0107】
上述したように、本実施形態によれば、格子状に配置された画素回路３２１に対して、列毎の画素回路３２１に対して、列の配列方向に順次タイミング調整して遅延させた駆動信号（蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３及びリセット駆動信号ＲＳＴＤ）を供給することにより、同一タイミングで駆動する画素回路３２１の数を低減させるため、画素（画素回路３２１）が増加しても、従来のようにピーク電流の電流量を所定の値に抑制することができ、かつタイミング調整により遅延させる遅延時間が既知の調整時間Ｔｃｄであるため、格子状に配置した画素回路３２１の列毎に、受光した電荷の電荷量より算出した距離を調整時間Ｔｃｄに対応した補正距離により順次補正することが可能であるため、高い精度によって距離画像撮像装置１と被写体との間の距離を測定することができる。
【0108】
＜第２の実施形態＞
以下、本発明の第２の実施形態について、図面を参照して説明する。図１０は、本実施形態における受光画素部３２０の格子状に配列された画素回路３２１において、列単位に画素回路３２１を駆動する画素駆動回路３２６の構成例を説明する図である。図５の実施形態の場合は、画素駆動回路３２６におけるタイミング調整回路３２６Ｃ＿ｊ及びドライバ回路３２６Ｄ＿ｊの組を、第１グループＧ１、Ｇ２に２分割した構成であった。一方、本実施形態においては、画素駆動回路３２６におけるタイミング調整回路３２６Ｃ＿ｊ及びドライバ回路３２６Ｄ＿ｊの組を、３つ以上のグループに分割する構成を示している。
以下、本発明の第２の実施形態について、図面を参照して説明する。図１０は、本実施形態における受光画素部３２０の格子状に配列された画素回路３２１において、列単位に画素回路３２１を駆動する画素駆動回路３２６の構成例を説明する図である。図５の実施形態の場合は、画素駆動回路３２６におけるタイミング調整回路３２６Ｃ＿ｊ及びドライバ回路３２６Ｄ＿ｊの組を、第１グループＧ１、Ｇ２に２分割した構成であった。一方、本実施形態においては、画素駆動回路３２６におけるタイミング調整回路３２６Ｃ＿ｊ及びドライバ回路３２６Ｄ＿ｊの組を、３つ以上のグループに分割する構成を示している。
【0109】
本実施形態においては、各グループを形成するタイミング調整回路３２６Ｃ＿ｊ及びドライバ回路３２６Ｄ＿ｊの組において、グループ内で直列に接続されているタイミング調整回路３２６Ｃ＿ｊにおいて、直列接続における中央の接続点Ｑに、クロック信号ＣＫを供給する構成となっている。
例えば、グループＧｋにおいては、タイミング調整回路３２６Ｃ＿ｊと３２６Ｃ＿ｊ＋１との接続点Ｑに、クロック信号ＣＫ（例えば、ＣＫ１）が供給される。
このため、図５の実施形態の場合、同一のタイミングで急激にピーク電流が流れるドライバ回路３２６Ｄ＿ｊが２個であったが、本実施形態の場合には同一のタイミングでグループ数×２個のドライバ回路３２６Ｄ＿ｊに、急激にピーク電流が流れる。このため、電源電圧が変動してリンギングの発生するピーク電流未満となる、ドライバ回路３２６Ｄ＿ｊの数となるようにグループ数を設定する必要がある。
例えば、グループＧｋにおいては、タイミング調整回路３２６Ｃ＿ｊと３２６Ｃ＿ｊ＋１との接続点Ｑに、クロック信号ＣＫ（例えば、ＣＫ１）が供給される。
このため、図５の実施形態の場合、同一のタイミングで急激にピーク電流が流れるドライバ回路３２６Ｄ＿ｊが２個であったが、本実施形態の場合には同一のタイミングでグループ数×２個のドライバ回路３２６Ｄ＿ｊに、急激にピーク電流が流れる。このため、電源電圧が変動してリンギングの発生するピーク電流未満となる、ドライバ回路３２６Ｄ＿ｊの数となるようにグループ数を設定する必要がある。
【0110】
図１０の画素駆動回路３２６の構成によれば、遅延時間Ｔｃｄを同一とした場合、グループ内の直列接続されるタイミング調整回路３２６Ｃ＿ｊの数が低減するため、図７に示す総遅延時間ＴＭＡＸが図５に示す第１の実施形態の構成に比較して短くなる。
これにより、図１０の画素駆動回路３２６の構成によれば、距離画像撮像装置１における測定範囲の下限の測定距離を小さくすることができるため、第１の実施形態と同様に画素回路３２１を駆動するタイミングにおけるピーク電流を低下させ、既知の補正距離により補正することで高い精度で距離画像撮像装置１と被写体Ｓとの距離を高い精度で測定できる効果に加え、第１の実施形態の構成に比較して測定される距離の測定範囲を実質的に広げる、すなわちより近い距離にある被写体Ｓの距離を精度良く測定することが可能となる。
これにより、図１０の画素駆動回路３２６の構成によれば、距離画像撮像装置１における測定範囲の下限の測定距離を小さくすることができるため、第１の実施形態と同様に画素回路３２１を駆動するタイミングにおけるピーク電流を低下させ、既知の補正距離により補正することで高い精度で距離画像撮像装置１と被写体Ｓとの距離を高い精度で測定できる効果に加え、第１の実施形態の構成に比較して測定される距離の測定範囲を実質的に広げる、すなわちより近い距離にある被写体Ｓの距離を精度良く測定することが可能となる。
【0111】
また、図１０においては、各グループを形成するタイミング調整回路３２６Ｃ＿ｊ及びドライバ回路３２６Ｄ＿ｊの組において、グループ内で直列に接続されているタイミング調整回路３２６Ｃ＿ｊにおいて、直列接続における中央の接続点Ｑに、クロック信号ＣＫを供給する構成としたが、タイミング調整回路３２６Ｃ＿ｊの直列接続におけるいずれの接続点、あるいは端部にクロック信号ＣＫを供給する構成としてもよい。
【0112】
＜第３の実施形態＞
以下、本発明の第３の実施形態について、図面を参照して説明する。図１１は、本実施形態における受光画素部３２０の格子状に配列された画素回路３２１において、列単位に画素回路３２１を駆動する画素駆動回路３２６の構成例を説明する図である。
本実施形態においては、画素駆動回路３２６のドライバ部３２６Ｄにおけるドライバ回路３２６Ｄ＿ｊを複数のグループ、例えばｎ個のクループに分割し、それぞれのグループに対して１個のタイミング調整回路３２６Ｃ＿ｎ（ｎはグループ数）を備える構成としている。このため、各グループにおけるドライバ回路３２６Ｄ＿ｊの入力端子を共通に接続点Ｑにより接続し、各グループにおけるドライバ回路３２６Ｄ＿ｊの各々に対して、対応するタイミング調整回路Ｃ＿ｎが同一タイミングでクロック信号ＣＫを供給する。例えば、グループＧｋ（１≦ｋ≦ｎ）の場合、タイミング調整回路３２６Ｃ＿ｋに接続されているドライバ回路３２６Ｄ＿ｊ－２、３２６Ｄ＿ｊ－１及び３２６Ｄ＿ｊの各々に、同一のタイミングで、タイミング調整回路３２６＿ｋでタイミング調整されて遅延したクロック信号ＣＫ１が供給される。
以下、本発明の第３の実施形態について、図面を参照して説明する。図１１は、本実施形態における受光画素部３２０の格子状に配列された画素回路３２１において、列単位に画素回路３２１を駆動する画素駆動回路３２６の構成例を説明する図である。
本実施形態においては、画素駆動回路３２６のドライバ部３２６Ｄにおけるドライバ回路３２６Ｄ＿ｊを複数のグループ、例えばｎ個のクループに分割し、それぞれのグループに対して１個のタイミング調整回路３２６Ｃ＿ｎ（ｎはグループ数）を備える構成としている。このため、各グループにおけるドライバ回路３２６Ｄ＿ｊの入力端子を共通に接続点Ｑにより接続し、各グループにおけるドライバ回路３２６Ｄ＿ｊの各々に対して、対応するタイミング調整回路Ｃ＿ｎが同一タイミングでクロック信号ＣＫを供給する。例えば、グループＧｋ（１≦ｋ≦ｎ）の場合、タイミング調整回路３２６Ｃ＿ｋに接続されているドライバ回路３２６Ｄ＿ｊ－２、３２６Ｄ＿ｊ－１及び３２６Ｄ＿ｊの各々に、同一のタイミングで、タイミング調整回路３２６＿ｋでタイミング調整されて遅延したクロック信号ＣＫ１が供給される。
【0113】
上述した構成により、画素駆動回路３２６において、グループ単位でドライバ回路３２６Ｄ＿ｊの各々がそれぞれ対応する列ｊの画素回路３２１を駆動することになる。例えば、
したがって、画素駆動回路３２６に発生するピーク電流は、本実施形態の場合には、同一タイミングにおいて、「２個×グループ内におけるドライバ回路３２６Ｄ＿ｊ数」に、ドライバ回路３２６Ｄ＿ｊのピーク電流を乗算した数値となる。
このため、電源電圧が変動してリンギングの発生するピーク電流未満となるように、グループ内のドライバ回路３２６Ｄ＿ｊの数を設定する必要がある。
図１１の画素駆動回路３２６の構成によれば、遅延時間Ｔｃｄを同一とした場合、グループ間でタイミング調整回路３２６Ｃ＿ｎ直列接続するために、クロック信号ＣＫが伝搬するタイミング調整回路３２６Ｃ＿ｎの数が低減するため、図７に示す総遅延時間ＴＭＡＸが図５の構成に比較して短くなる。
これにより、図１１の画素駆動回路３２６の構成によれば、図１０に示す第２の実施形態と同様に、距離画像撮像装置１における測定範囲の下限の測定距離を小さくすることができるため、第１の実施形態と同様に画素回路３２１を駆動するタイミングにおけるピーク電流を低下させ、既知の補正距離により補正することで高い精度で距離画像撮像装置１と被写体Ｓとの距離を高い精度で測定できる効果に加え、第２の実施形態と同様に、第１の実施形態の構成に比較して測定される距離の測定範囲を実質的に広げる、すなわちより近い距離にある被写体Ｓの距離を精度良く測定することが可能となる。
したがって、画素駆動回路３２６に発生するピーク電流は、本実施形態の場合には、同一タイミングにおいて、「２個×グループ内におけるドライバ回路３２６Ｄ＿ｊ数」に、ドライバ回路３２６Ｄ＿ｊのピーク電流を乗算した数値となる。
このため、電源電圧が変動してリンギングの発生するピーク電流未満となるように、グループ内のドライバ回路３２６Ｄ＿ｊの数を設定する必要がある。
図１１の画素駆動回路３２６の構成によれば、遅延時間Ｔｃｄを同一とした場合、グループ間でタイミング調整回路３２６Ｃ＿ｎ直列接続するために、クロック信号ＣＫが伝搬するタイミング調整回路３２６Ｃ＿ｎの数が低減するため、図７に示す総遅延時間ＴＭＡＸが図５の構成に比較して短くなる。
これにより、図１１の画素駆動回路３２６の構成によれば、図１０に示す第２の実施形態と同様に、距離画像撮像装置１における測定範囲の下限の測定距離を小さくすることができるため、第１の実施形態と同様に画素回路３２１を駆動するタイミングにおけるピーク電流を低下させ、既知の補正距離により補正することで高い精度で距離画像撮像装置１と被写体Ｓとの距離を高い精度で測定できる効果に加え、第２の実施形態と同様に、第１の実施形態の構成に比較して測定される距離の測定範囲を実質的に広げる、すなわちより近い距離にある被写体Ｓの距離を精度良く測定することが可能となる。
【0114】
＜第４の実施形態＞
以下、本発明の第４の実施形態について、図面を参照して説明する。図１２は、本実施形態における距離画像撮像装置１の構成例を示す図である。
また、図１２には、受光画素部３２０の格子状に配列された画素回路３２１において、列単位に画素回路３２１を駆動する画素駆動回路３２６の配置が示されている。本実施形態の画素駆動回路３２６におけるタイミング調整部３２６Ｃ及びドライバ部３２６Ｄの構成は第１の実施形態と同様である。ここで、タイミング調整回路３２６Ｃ＿ｊの調整時間Ｔｃｄの設定についても、第１の実施形態と同様に距離の計測範囲の下限に対応して設定する。
図１２は、例えば、距離画像センサ３２のデバイスを、画素回路３２１からなる受光画素部３２０を上層基板（上部チップ）１０１に形成し、制御回路３２２、垂直走査回路３２３、水平走査回路３２４、画素信号処理回路３２５、画素駆動回路３２６の各々を下層基板（下部チップ）１０２に形成している。この積層化には、ＴＳＶ(through-silicon via)などのチップを積層させる、いわゆる半導体多層チップの構成を用いることができる。
以下、本発明の第４の実施形態について、図面を参照して説明する。図１２は、本実施形態における距離画像撮像装置１の構成例を示す図である。
また、図１２には、受光画素部３２０の格子状に配列された画素回路３２１において、列単位に画素回路３２１を駆動する画素駆動回路３２６の配置が示されている。本実施形態の画素駆動回路３２６におけるタイミング調整部３２６Ｃ及びドライバ部３２６Ｄの構成は第１の実施形態と同様である。ここで、タイミング調整回路３２６Ｃ＿ｊの調整時間Ｔｃｄの設定についても、第１の実施形態と同様に距離の計測範囲の下限に対応して設定する。
図１２は、例えば、距離画像センサ３２のデバイスを、画素回路３２１からなる受光画素部３２０を上層基板（上部チップ）１０１に形成し、制御回路３２２、垂直走査回路３２３、水平走査回路３２４、画素信号処理回路３２５、画素駆動回路３２６の各々を下層基板（下部チップ）１０２に形成している。この積層化には、ＴＳＶ(through-silicon via)などのチップを積層させる、いわゆる半導体多層チップの構成を用いることができる。
【0115】
上層基板１０１には、受光画素部３２０において、画素回路３２１が格子状に配列されている。
下層基板１０２において、画素駆動回路３２６は、格子状の配列における画素回路３２１の行に対して平行に配置される。具体的には、画素駆動回路３２６におけるドライバ回路３２６Ｄ＿ｊは、画素回路３２１の格子状の配列において、格子状の画素回路３２１の行のなかにおける中央の行ｍに対して平行に、平面視で重なる位置あるいはこの位置の近傍に直列に接続して形成されている。また、各列の画素回路３２１における読出しゲートトランジスタＧ１、Ｇ２、Ｇ３、ドレインゲートトランジスタＧＤの各々のゲートは、第１の実施形態と同様に、それぞれ同一の信号線ＬＴＸ１、ＬＴＸ２、ＬＴＸ４、ＬＲＳＴＤにより接続されている。例えば、ドライバ回路３２６Ｄ＿ｊ（ＴＸ１）は、制御回路３２２から供給されるクロック信号ＣＫ１を、タイミング調整回路３２６Ｃ＿ｊ（ＴＸ１）を介して入力して、蓄積駆動信号ＴＸ１を出力する。他の蓄積駆動信号ＴＸ２、ＴＸ３及びリセット駆動信号ＲＳＴＤの供給も、タイミング調整回路３２６Ｃ＿ｊ（ＴＸ２、ＴＸ３、ＴＲＳＴＤ）及びドライバ回路３２６Ｄ＿ｊ（ＴＸ２、ＴＸ３、ＴＲＳＴＤ）により、上述した蓄積駆動信号ＴＸ１と同様に行なわれる。
下層基板１０２において、画素駆動回路３２６は、格子状の配列における画素回路３２１の行に対して平行に配置される。具体的には、画素駆動回路３２６におけるドライバ回路３２６Ｄ＿ｊは、画素回路３２１の格子状の配列において、格子状の画素回路３２１の行のなかにおける中央の行ｍに対して平行に、平面視で重なる位置あるいはこの位置の近傍に直列に接続して形成されている。また、各列の画素回路３２１における読出しゲートトランジスタＧ１、Ｇ２、Ｇ３、ドレインゲートトランジスタＧＤの各々のゲートは、第１の実施形態と同様に、それぞれ同一の信号線ＬＴＸ１、ＬＴＸ２、ＬＴＸ４、ＬＲＳＴＤにより接続されている。例えば、ドライバ回路３２６Ｄ＿ｊ（ＴＸ１）は、制御回路３２２から供給されるクロック信号ＣＫ１を、タイミング調整回路３２６Ｃ＿ｊ（ＴＸ１）を介して入力して、蓄積駆動信号ＴＸ１を出力する。他の蓄積駆動信号ＴＸ２、ＴＸ３及びリセット駆動信号ＲＳＴＤの供給も、タイミング調整回路３２６Ｃ＿ｊ（ＴＸ２、ＴＸ３、ＴＲＳＴＤ）及びドライバ回路３２６Ｄ＿ｊ（ＴＸ２、ＴＸ３、ＴＲＳＴＤ）により、上述した蓄積駆動信号ＴＸ１と同様に行なわれる。
【0116】
以下、回路構成として、画素回路３２１に対する蓄積駆動信号ＴＸ１の供給を例として説明する。
下層基板１０２のドライバ回路３２１Ｄ＿ｊ（ＴＸ１）の各々は、画素回路３２１の格子状の配列において、それぞれ対応する画素回路３２１の列ｊにおける、行配列における中央の行ｍに配置された画素回路３２１の読出しゲートトランジスタＧ１のゲートの位置において、出力端子がＴＸ１の信号線に接続されている。ここで、ドライバ回路３２１Ｄ＿ｊ（ＴＸ１）は、出力端子が、上層基板１０１の上記蓄積駆動信号ＴＸ１の信号線ＬＴＸ１に、例えば、上層基板１０１を貫通する貫通ビアＶＩＡを介して接続されている。そして、ドライバ回路３２１Ｄ＿ｊ（ＴＸ１）は、上層基板１０１を貫通する貫通ビアを介して、上層基板１０１の蓄積駆動信号ＴＸ１の信号線ＬＴＸ１に蓄積駆動信号ＴＸ１を供給する。
これにより、画素回路３２１の列においては、列の中央の画素回路３２１からそれぞれ列の中央の画素回路３２１から列の端部の画素回路３２１に向かって蓄積駆動信号ＴＸ１が伝搬する。
また、他の、蓄積駆動信号ＴＸ２、ＴＸ３及びリセット駆動信号ＲＳＴＤの各々についても、上述した蓄積駆動信号ＴＸ１を供給する構成と同様の構成である。
下層基板１０２のドライバ回路３２１Ｄ＿ｊ（ＴＸ１）の各々は、画素回路３２１の格子状の配列において、それぞれ対応する画素回路３２１の列ｊにおける、行配列における中央の行ｍに配置された画素回路３２１の読出しゲートトランジスタＧ１のゲートの位置において、出力端子がＴＸ１の信号線に接続されている。ここで、ドライバ回路３２１Ｄ＿ｊ（ＴＸ１）は、出力端子が、上層基板１０１の上記蓄積駆動信号ＴＸ１の信号線ＬＴＸ１に、例えば、上層基板１０１を貫通する貫通ビアＶＩＡを介して接続されている。そして、ドライバ回路３２１Ｄ＿ｊ（ＴＸ１）は、上層基板１０１を貫通する貫通ビアを介して、上層基板１０１の蓄積駆動信号ＴＸ１の信号線ＬＴＸ１に蓄積駆動信号ＴＸ１を供給する。
これにより、画素回路３２１の列においては、列の中央の画素回路３２１からそれぞれ列の中央の画素回路３２１から列の端部の画素回路３２１に向かって蓄積駆動信号ＴＸ１が伝搬する。
また、他の、蓄積駆動信号ＴＸ２、ＴＸ３及びリセット駆動信号ＲＳＴＤの各々についても、上述した蓄積駆動信号ＴＸ１を供給する構成と同様の構成である。
【0117】
このため、本実施形態は、画素回路３２１の列の一方の端部の画素回路３２１から他方の端部の画素回路３２１に向かって蓄積駆動信号が伝搬する第１の実施形態、第２の実施形態及び第３の実施形態に比較して、画素回路３２１の列において、蓄積駆動信号ＴＸ１蓄積駆動信号ＴＸ２、ＴＸ３及びリセット駆動信号ＲＳＴＤの各々が供給された位置の画素回路３２１から終端の画素回路３２１までにおける総遅延時間Ｔｍａｘを短縮することができる。
これにより、本実施形態によれば、第１の実施形態と同様に、画素回路３２１を駆動するタイミングにおけるピーク電流を低下させ、既知の補正距離により補正することで高い精度で距離画像撮像装置１と被写体Ｓとの距離を高い精度で測定でき、かつ、総遅延時間ＴＭＡＸが短縮されることにより、列方向の遅延分布の遅延量が単純に半分となり、電荷蓄積部ＣＳ１に対して蓄電を行なうタイミングをより近づけることが可能となり、第１の実施形態に比較して、格子状に配列された列毎の画素回路３２１間において求められる距離の誤差を低減することができる。
これにより、本実施形態によれば、第１の実施形態と同様に、画素回路３２１を駆動するタイミングにおけるピーク電流を低下させ、既知の補正距離により補正することで高い精度で距離画像撮像装置１と被写体Ｓとの距離を高い精度で測定でき、かつ、総遅延時間ＴＭＡＸが短縮されることにより、列方向の遅延分布の遅延量が単純に半分となり、電荷蓄積部ＣＳ１に対して蓄電を行なうタイミングをより近づけることが可能となり、第１の実施形態に比較して、格子状に配列された列毎の画素回路３２１間において求められる距離の誤差を低減することができる。
【0118】
また、本実施形態においては、第１の実施形態の距離画像センサ３２を、上層基板１０１及び下層基板１０２の半導体多層チップの構成とし、上層基板１０１に受光画素部３２０を形成し、下層基板１０２に画素駆動回路３２６を形成する構成として説明したが、第２の実施形態及び第３の実施形態の距離画像センサ３２も上述した第１実施形態の距離画像センサ３２と同様に、上層基板１０１に受光画素部３２０を形成し、下層基板１０２に画素駆動回路３２６を形成する構成としても良い。
【0119】
＜第５の実施形態＞
以下、本発明の第５の実施形態について、図面を参照して説明する。図１３は、本実施形態における距離画像撮像装置１の構成例を示す図である。図１３において、図１２に示す第４の実施形態と同様に、距離画像センサ３２のデバイスを、格子状に配列された画素回路３２１からなる受光画素部３２０を上層基板（上部チップ）１０１に形成し、制御回路３２２、垂直走査回路３２３、水平走査回路３２４、画素信号処理回路３２５、画素駆動回路３２６の各々を下層基板（下部チップ）１０２に形成している。また、図１３には、受光画素部３２０の格子状に配列された画素回路３２１において、列単位に画素回路３２１を駆動する画素駆動回路３２６の構成が示されている。本実施形態の受光画素部３２０は、画素回路３２１の列毎に信号線ＬＴＸ１、ＬＴＸ２、ＬＴＸ３、ＬＲＳＴＤが設けられている第４の実施形態と異なり、全ての画素回路３２１に対して、共通の信号線ＬＴＸ１、ＬＴＸ２、ＬＴＸ３、ＬＲＳＴＤが設けられている。
具体的には、受光画素部３２０の全ての画素回路３２１に対応させて、蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３、リセット駆動信号ＲＳＴＤそれぞれに１個のドライバ回路３２６Ｄ＿１（ＴＸ１）、３２６Ｄ＿１（ＴＸ２）、３２６Ｄ＿１（ＴＸ３）、３２６Ｄ＿１（ＲＳＴＤ）が設けられている。例えば、ドライバ回路３２６Ｄ＿１（ＴＸ１）は、制御回路３２２から供給されるクロック信号ＣＫ１を入力して、受光画素部３２０における全ての画素回路３２１に信号線ＬＴＸ１を介して蓄積駆動信号ＴＸ１を供給する。すなわち、ドライバ回路３２６Ｄ＿１（ＴＸ１）は、制御回路３２２から供給されるクロック信号ＣＫ１を入力して、受光画素部３２０における全ての画素回路３２１における読出しゲートトランジスタＧ１のゲートに対して蓄積駆動信号ＴＸ１を出力する。
また、ドライバ回路３２６Ｄ＿１（ＴＸ２）、３２６Ｄ＿１（ＴＸ３）及び３２６Ｄ＿１（ＲＳＴＤ）の各々による、画素回路３２１への他の蓄積駆動信号ＴＸ２、ＴＸ３、リセット駆動信号ＲＳＴＤのそれぞれの供給も、上述したドライバ回路３２６Ｄ＿１（ＴＸ１）による画素回路３２１への蓄積駆動信号ＴＸ１の供給と同様である。
以下、本発明の第５の実施形態について、図面を参照して説明する。図１３は、本実施形態における距離画像撮像装置１の構成例を示す図である。図１３において、図１２に示す第４の実施形態と同様に、距離画像センサ３２のデバイスを、格子状に配列された画素回路３２１からなる受光画素部３２０を上層基板（上部チップ）１０１に形成し、制御回路３２２、垂直走査回路３２３、水平走査回路３２４、画素信号処理回路３２５、画素駆動回路３２６の各々を下層基板（下部チップ）１０２に形成している。また、図１３には、受光画素部３２０の格子状に配列された画素回路３２１において、列単位に画素回路３２１を駆動する画素駆動回路３２６の構成が示されている。本実施形態の受光画素部３２０は、画素回路３２１の列毎に信号線ＬＴＸ１、ＬＴＸ２、ＬＴＸ３、ＬＲＳＴＤが設けられている第４の実施形態と異なり、全ての画素回路３２１に対して、共通の信号線ＬＴＸ１、ＬＴＸ２、ＬＴＸ３、ＬＲＳＴＤが設けられている。
具体的には、受光画素部３２０の全ての画素回路３２１に対応させて、蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３、リセット駆動信号ＲＳＴＤそれぞれに１個のドライバ回路３２６Ｄ＿１（ＴＸ１）、３２６Ｄ＿１（ＴＸ２）、３２６Ｄ＿１（ＴＸ３）、３２６Ｄ＿１（ＲＳＴＤ）が設けられている。例えば、ドライバ回路３２６Ｄ＿１（ＴＸ１）は、制御回路３２２から供給されるクロック信号ＣＫ１を入力して、受光画素部３２０における全ての画素回路３２１に信号線ＬＴＸ１を介して蓄積駆動信号ＴＸ１を供給する。すなわち、ドライバ回路３２６Ｄ＿１（ＴＸ１）は、制御回路３２２から供給されるクロック信号ＣＫ１を入力して、受光画素部３２０における全ての画素回路３２１における読出しゲートトランジスタＧ１のゲートに対して蓄積駆動信号ＴＸ１を出力する。
また、ドライバ回路３２６Ｄ＿１（ＴＸ２）、３２６Ｄ＿１（ＴＸ３）及び３２６Ｄ＿１（ＲＳＴＤ）の各々による、画素回路３２１への他の蓄積駆動信号ＴＸ２、ＴＸ３、リセット駆動信号ＲＳＴＤのそれぞれの供給も、上述したドライバ回路３２６Ｄ＿１（ＴＸ１）による画素回路３２１への蓄積駆動信号ＴＸ１の供給と同様である。
【0120】
画素駆動回路３２６におけるドライバ回路３２６Ｄ＿１は、画素回路３２１の格子状の配列において、配列の中央部分の画素回路３２１、すなわち配列における中央の列ｊにおける中央の行ｍの画素回路３２１＿ｊｍに、平面視で重なる位置あるいはこの位置の近傍に配置して形成されている。また、格子状に配列された全ての画素回路３２１における読出しゲートトランジスタＧ１、Ｇ２、Ｇ３、ドレインゲートトランジスタＧＤの各々のゲートは、それぞれ同一の信号線ＬＴＸ１、ＬＴＸ２、ＬＴＸ３、ＬＲＳＴＤそれぞれにより共通に接続されている。すなわち、蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ４、リセット駆動信号ＲＳＴＤの信号線の各々は、格子状に配置された画素回路３２１の全てに対して共通に接続され、伝搬経路のネットワークを形成している。このため、蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ４、リセット駆動信号ＲＳＴＤの各々は、それぞれの信号線に対していずれかの位置で供給されることで受光画素部３２０における全ての画素回路３２１に伝搬される。
【0121】
以下、回路構成として、画素回路３２１に対する蓄積駆動信号ＴＸ１の供給を例として説明する。すでに説明したように、格子状に配列された画素回路３２１の全ての読出しゲートトランジスタＧ１のゲートが同一の信号線により共通に接続されている。ドライバ回路３２１Ｄ＿１（ＴＸ１）は、蓄積駆動信号ＴＸ１の信号線と、上記格子の配列の中央に配置された画素回路３２１＿ｊｍの読出しゲートトランジスタＧ１のゲートとが接続された位置において、例えば、上層基板１０１を貫通する貫通ビアＶＩＡを介して下層基板１０２から、蓄積駆動信号ＴＸ１の信号線ＬＴＸ１に蓄積駆動信号ＴＸ１を供給する。
これにより、格子状に配置された画素回路３２１の各々においては、配列の中央の画素回路３２１＿ｊｍからそれぞれ隣接して配置される他の画素回路３２１に対して、調整時間Ｔｃｄ遅延して蓄積駆動信号ＴＸ１が同心円状５００に順次伝搬する。ここで、同心円状に蓄積駆動信号ＴＸ１が伝搬する際に、隣接する画素回路３２１間における蓄積駆動信号ＴＸ１の遅延時間である調整時間Ｔｃｄが隣接する画素回路３２１間において同一となるように、各画素回路３２１間における信号線を形成する。
他の、蓄積駆動信号ＴＸ２、ＴＸ３及びリセット駆動信号ＲＳＴＤの各々についても、上述した蓄積駆動信号ＴＸ１を供給する構成と同様の構成である。
これにより、格子状に配置された画素回路３２１の各々においては、配列の中央の画素回路３２１＿ｊｍからそれぞれ隣接して配置される他の画素回路３２１に対して、調整時間Ｔｃｄ遅延して蓄積駆動信号ＴＸ１が同心円状５００に順次伝搬する。ここで、同心円状に蓄積駆動信号ＴＸ１が伝搬する際に、隣接する画素回路３２１間における蓄積駆動信号ＴＸ１の遅延時間である調整時間Ｔｃｄが隣接する画素回路３２１間において同一となるように、各画素回路３２１間における信号線を形成する。
他の、蓄積駆動信号ＴＸ２、ＴＸ３及びリセット駆動信号ＲＳＴＤの各々についても、上述した蓄積駆動信号ＴＸ１を供給する構成と同様の構成である。
【0122】
このため、本実施形態は、格子状に配置された画素回路３２１の各々において、格子の中央における画素回路３２１から同心円状に隣接する画素回路３２１に対して蓄積駆動信号ＴＸ１、ＴＸ２、ＴＸ３及びリセット駆動信号ＲＳＴＤの各々が順次伝搬していくため、距離画像撮像装置１の受光部３におけるレンズ３１などにおける光の伝搬特性と相性が良く、かつ電荷蓄積部ＣＳ１、ＣＳ２及びＣＳ３に電荷が所定の調整時間Ｔｃｄに対応して蓄電されるため、第１の実施形態、第２の実施形態、第３の実施形態及び第４の実施形態に比較して、計測される距離の誤差を低減、特に中央領域における画素における計測される距離の誤差を低減することができる。
【0123】
以上、この発明の実施形態を図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。
【符号の説明】
【0124】
１…距離画像撮像装置
２…光源部
３…受光部
４…距離画像処理部
２１…光源装置
２２…拡散板
３１…レンズ
３２…距離画像センサ
４１…タイミング制御部
４２…距離演算部
１０１…上層基板
１０２…下層基板
３２０…受光画素部
３２１…画素回路
３２２…制御回路
３２３…垂直走査回路
３２４…水平走査回路
３２５…画素信号処理回路
３２６…画素駆動回路
３２６Ｃ…タイミング調整部
３２６Ｃ＿ｊ…タイミング調整回路
３２６Ｄ…ドライバ部
３２６Ｄ＿ｊ…ドライバ回路
Ｃ…電荷蓄積容量
ＣＳ 電荷蓄積部
ＦＤ…フローティングディフュージョン
Ｇ…読み出しゲートトランジスタ
ＧＤ…ドレインゲートトランジスタ
Ｏ…出力端子
Ｐ…測定空間
ＰＤ…光電変換素子
ＰＯ…光パルス
ＲＬ…反射光
ＲＴ…リセットゲートトランジスタ
ＲＵ…画素信号読み出し部
Ｓ…被写体
ＳＦ…ソースフォロアゲートトランジスタ
ＳＬ…選択ゲートトランジスタ
ＶＩＡ…ビア
２…光源部
３…受光部
４…距離画像処理部
２１…光源装置
２２…拡散板
３１…レンズ
３２…距離画像センサ
４１…タイミング制御部
４２…距離演算部
１０１…上層基板
１０２…下層基板
３２０…受光画素部
３２１…画素回路
３２２…制御回路
３２３…垂直走査回路
３２４…水平走査回路
３２５…画素信号処理回路
３２６…画素駆動回路
３２６Ｃ…タイミング調整部
３２６Ｃ＿ｊ…タイミング調整回路
３２６Ｄ…ドライバ部
３２６Ｄ＿ｊ…ドライバ回路
Ｃ…電荷蓄積容量
ＣＳ 電荷蓄積部
ＦＤ…フローティングディフュージョン
Ｇ…読み出しゲートトランジスタ
ＧＤ…ドレインゲートトランジスタ
Ｏ…出力端子
Ｐ…測定空間
ＰＤ…光電変換素子
ＰＯ…光パルス
ＲＬ…反射光
ＲＴ…リセットゲートトランジスタ
ＲＵ…画素信号読み出し部
Ｓ…被写体
ＳＦ…ソースフォロアゲートトランジスタ
ＳＬ…選択ゲートトランジスタ
ＶＩＡ…ビア
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】