特許 7114674 電子負荷装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-07-29

(45)【発行日】2022-08-08

(54)【発明の名称】電子負荷装置

(51)【国際特許分類】

   G01R 31/34 20200101AFI20220801BHJP

【ＦＩ】

G01R31/34 E

【請求項の数】 6

(21)【出願番号】P 2020188147

(22)【出願日】2020-11-11

(65)【公開番号】P2021110727

(43)【公開日】2021-08-02

【審査請求日】2020-11-11

(31)【優先権主張番号】108148729

(32)【優先日】2019-12-31

(33)【優先権主張国・地域又は機関】TW

(73)【特許権者】

【識別番号】505441638

【氏名又は名称】致茂電子股▲分▼有限公司

【氏名又は名称原語表記】Ｃｈｒｏｍａ Ａｔｅ Ｉｎｃ．

(74)【代理人】

【識別番号】100121728

【弁理士】

【氏名又は名称】井関 勝守

(74)【代理人】

【識別番号】100165803

【弁理士】

【氏名又は名称】金子 修平

(74)【代理人】

【識別番号】100170900

【弁理士】

【氏名又は名称】大西 渉

(72)【発明者】

【氏名】ホン チュンション

(72)【発明者】

【氏名】ウ シャンユィ

(72)【発明者】

【氏名】チョン ツチアオ

(72)【発明者】

【氏名】ファン チェンシン

【審査官】島▲崎▼ 純一

(56)【参考文献】

【文献】米国特許出願公開第２０１２／０３１９６６３（ＵＳ，Ａ１）

【文献】特開平１１－２３５０１５（ＪＰ，Ａ）

【文献】特開平０８－０２９４６９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０１Ｒ ３１／３４

(57)【特許請求の範囲】

【請求項1】

上部ループと下部ループとの間をカップリングする分圧回路と、前記上部ループと前記下部ループとの間をカップリングし、かつ順次直列に接続される複数の出力素子および電流検出回路と、第２出力素子として定義される前記出力素子のいずれかにカップリングし、かつ前記電流検出回路にカップリングする制御回路と、を含み、前記上部ループおよび前記下部ループを介して被試験電源装置にカップリングするための電子負荷装置であって、
前記出力素子内の前記制御回路にカップリングされていない出力素子の各々と前記分圧回路との間にエンハンスメント型駆動回路がカップリングされ、前記エンハンスメント型駆動回路は前段領域において前記分圧回路から受信された前段電流および前記エンハンスメント型駆動回路に入力した外部電源を介して前記前段電流を後段電流に増幅し、そして前記エンハンスメント型駆動回路の後段領域において前記後段電流によって生成された電圧を前記エンハンスメント型駆動回路にカップリングされる前記出力素子に印加し、
前記エンハンスメント型駆動回路は、電圧クランプユニットをさらに含み、前記エンハンスメント型駆動回路の入力側が第１電圧レベルポイントで定義され、前記エンハンスメント型駆動回路の出力側が第２電圧レベルポイントで定義され、前記電圧クランプユニットが前記第１電圧レベルポイントと前記第２電圧レベルポイントとの間をカップリングし、前記第２電圧レベルポイントの電圧レベルが前記第１電圧レベルポイントの電圧レベルに等しく維持するために用いられることを特徴とする、電子負荷装置。

【請求項2】

前記エンハンスメント型駆動回路の前記前段領域は、電流利得ユニットを含み、前記後段領域が前記電流利得ユニットと前記出力素子との間をカップリングするインピーダンスユニットを含み、前記電流利得ユニットが前記前段電流を前記後段電流に増幅するために用いられ、前記インピーダンスユニットが前記後段電流に基づいて前記出力素子を駆動する制御電圧を生成するために用いられる、請求項１に記載の電子負荷装置。

【請求項3】

前記電圧クランプユニットは、前記第２電圧レベルポイントの電圧レベルが前記第１電圧レベルポイントの電圧レベルよりも閾値だけ高いときに、前記第２電圧レベルポイントの接地経路を導通する、請求項１に記載の電子負荷装置。

【請求項4】

前記第２出力素子と前記制御回路との間に第２エンハンスメント型駆動回路がカップリングされ、前記第２エンハンスメント型駆動回路は、前記制御回路によって伝送された電流を増幅して前記第２出力素子に印加される電圧を生成するために用いられる、請求項３に記載の電子負荷装置。

【請求項5】

前記出力素子、前記電流検出回路、前記制御回路および各前記エンハンスメント型駆動回路がパワーステージ（Ｐｏｗｅｒ Ｓｔａｇｅ）を構成し、各前記エンハンスメント型駆動回路と前記分圧回路との間にパラレル駆動回路がカップリングされ、前記パラレル駆動回路は複数の前記パワーステージの並列接続に供し、前記電子負荷装置の負荷電流を増加させるために用いられる、請求項４に記載の電子負荷装置。

【請求項6】

前記パラレル駆動回路は、前述電流利得ユニットと同じ回路構成を備えることができ、前記分圧回路によって伝送された電流を増幅してカップリングされる前記パワーステージの各々に供給するために用いられる、請求項５に記載の電子負荷装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、試験に用いられる装置に関し、特に、電源装置を試験するための電子負荷装置に関する。

【背景技術】

【0002】

現在の様々な機器において、電源装置は欠かせない部分であり、機器内の各種回路ユニットの駆動や電圧レベルの維持に用いられ、電源装置の信頼性が機器の安定性に関係する。

【0003】

電子負荷装置は、エネルギー消費状態をシミュレートする機器であり、電源試験の分野では、様々な試験モードを提供することができ、電源装置の開発と製造にとって必要不可欠な試験装置である。電子負荷の原理は、主に内部出力素子の導通量を制御し、出力素子を介して電力を散逸することで、電気エネルギーを消費して電気使用環境のシミュレーションを実現することである。

【0004】

従来の電子負荷装置内のパワーステージ回路は、単一のパワートランジスタが使用されることにより電子負荷装置の最大動作電圧がこのパワートランジスタ自体の耐電圧クラスによって制限され、耐電圧のより高いパワートランジスタが用いられた場合、往々にして単一のパワートランジスタを備えることで電子負荷装置のコストの大幅な増加につながっていた。

【0005】

もう１つのアプローチは、直列に接続されたパワートランジスタを用いて耐電圧性の向上を実現することである。図１は、デュアル出力素子を備えた従来の電子負荷システムを示す。電子負荷装置１０内において、第１出力素子１２ａと第２出力要素１２ｂの直列接続を介して、電子負荷の電圧動作の上限を上げる。例えば耐電圧クラスＡの第１出力素子１２ａと耐電圧クラスＢの第２出力素子１２ｂを用いて、直列接続後、電子負荷の耐電圧設計を最高Ａ＋Ｂの耐電圧クラスまで上げることができる。

【0006】

図１に示すように、被試験電源装置２０および電子負荷装置１０が作動している場合、分圧回路１１は、前記被試験電源装置２０から供給される電圧に基づいて、前記第１出力素子１２ａに印加する両端間電圧を生成し、第２出力素子１２ｂが制御回路１４により制御され、内部導通量（デューティ比）が制御される。制御回路１４は、調整制御信号Ｓ１および電流検出回路１３のフィードバック信号に基づいて、第２の出力素子１２ｂの制御に対応する信号が生成されることで、第１出力素子１２ａ、第２出力素子１２ｂおよび電流検出回路１３の負荷電流の大きさを設定することができる。

【0007】

しかしながら、電子負荷装置１０全体の耐電圧は、直列に接続された各出力素子で分担されるため、すなわち、直列に接続された各出力素子がオンされる時点に非常に重要となる。一部の出力素子が完全にオンになっていないが一部がオンになっている場合、完全にオンになっていない出力素子は、被試験電源装置２０が出力する電圧に先に耐える必要があるが、出力素子に損傷を与える可能性がある。

【0008】

例えば、図１に示す第２出力素子１２ｂのゲートは、制御回路１４により制御され、第１出力素子１２ａが分圧回路１１から分圧された電圧が第１出力素子１２aのゲートに供給される。被試験電源装置２０の電圧が変動すると、負荷回路の過渡応答時間も長くなり、分圧回路１１を介して前記第１出力素子１２ａのゲートに供給するオン電圧の速度が遅くなることで、前記制御回路１４の変動速度および駆動能力が分圧回路１１の駆動時間よりも速くなり、前記第１出力素子１２ａと前記第２出力素子１２ｂのオン状態とを同期させることができないという問題が派生し、したがって完全にオンにされていない前記第１出力素子１２ａが、前記被試験電源装置２０によって出力される電圧に先に耐えなければならない状況が生じる。このような状況では、前記第１出力素子１２ａがダメージリスクに晒され、前記被試験電源装置２０から出力される電圧が第１出力素子１２ａが耐えられる耐電圧よりも高くなると、ダメージが発生し、デュアル出力素子の電子負荷システムの故障を招いてしまう。

【発明の概要】

【発明が解決しようとする課題】

【0009】

本発明の一目的は、電子負荷装置における過渡応答時間が長いすぎる問題点を解決することである。

【0010】

本発明の別の目的は、出力素子に十分な駆動力を迅速に供給する能力を電子負荷装置に持たせることである。

【0011】

本発明の更なる目的は、電子負荷装置の故障を避け、安定性および信頼性を向上させることである。

【課題を解決するための手段】

【0012】

上記目的および他の目的を達成するため、本発明は、上部ループおよび下部ループを介して被試験電源装置にカップリングするための電子負荷装置を提案する。前記電子負荷装置は、前記上部ループと前記下部ループとの間をカップリングする分圧回路と、前記上部ループと前記下部ループとの間をカップリングし、かつ順次直接に接続される複数の出力素子および電流検出回路と、これら出力素子のいずれかおよび前記電流検出回路にカップリングする制御回路と、を含み、残りのこれら出力素子のそれぞれと前記分圧回路との間にエンハンスメント型駆動回路がカップリングされ、前記エンハンスメント型駆動回路は前段領域において前記分圧回路から受信された一前段電流および前記エンハンスメント型駆動回路に入力した外部電源を介して前記前段電流を後段電流に増幅し、そして前記エンハンスメント型駆動回路の後段領域において前記後段電流によって生成された電圧を対応する出力素子に印加することを特徴とする。

【0013】

本発明の一実施例において、前記エンハンスメント型駆動回路の前記前段領域は、電流利得ユニットを含み、前記後段領域が前記電流利得ユニットと対応する出力素子との間をカップリングするインピーダンスユニットを含み、前記電流利得ユニットが前記前段電流を前記後段電流に増幅するために用いられ、前記インピーダンスユニットが前記後段電流に基づいて対応する出力素子を駆動する制御電圧を生成するために用いられる。

【0014】

本発明の一実施例において、前記エンハンスメント型駆動回路は、電圧クランプユニットをさらに含み、前記エンハンスメント型駆動回路の入力側が第１電圧レベルポイントで定義され、前記エンハンスメント型駆動回路の出力側が第２電圧レベルポイントで定義され、前記電圧クランプユニットが前記第１電圧レベルポイントと前記第２電圧レベルポイントとの間をカップリングし、前記第２電圧レベルポイントの電圧レベルを前記第１電圧レベルポイントの電圧レベルに等しく維持するために用いられる。

【0015】

本発明の一実施例において、前記電圧クランプユニットは、前記第２電圧レベルポイントの電圧レベルが前記第１電圧レベルポイントの電圧レベルよりも閾値だけ高いときに、前記第２電圧レベルポイントを接地させる経路を開状態にする。

【0016】

本発明の一実施例において、これら出力素子のいずれかと前記制御回路との間に前記エンハンスメント型駆動回路がカップリングされ、これら出力素子のいずれかと前記制御回路との間のエンハンスメント型駆動回路は、前記制御回路によって伝送された電流を増幅してこれら出力素子のいずれかに印加される電圧を生成するために用いられる。

【0017】

本発明の一実施例において、これら出力素子、前記電流検出回路、前記制御回路および各前記エンハンスメント型駆動回路がパワーステージ（Ｐｏｗｅｒ Ｓｔａｇｅ）を構成し、各前記エンハンスメント型駆動回路と前記分圧回路との間にパラレル駆動回路がカップリングされ、前記パラレル駆動回路は複数の前記パワーステージの並列接続に供し、前記電子負荷装置の負荷電流を増加させるために用いられる。前記パラレル駆動回路は、前述電流利得ユニットと同じ回路構成を備えることができ、前記分圧回路によって伝送された電流を増幅してバックエンドに接続された各前記エンハンスメント型駆動回路に供給するために用いられる。

【発明の効果】

【0018】

したがって、本発明の実施例は、出力素子と分圧回路との間に追加で増設されたエンハンスメント型駆動回路を介して制御回路にカップリングしていない出力素子の駆動能力を確保することで、応答電を迅速に調整し、応答期間を短くして全体的な応答速度を上げ、過渡変化を抑制し、負荷回路上で発生する遅延問題も解決し、被試験電源装置的電圧が変化しても、電子負荷装置内の各出力素子を迅速駆動させることができ、電子負荷装置の安定性および信頼性を向上させる。

【図面の簡単な説明】

【0019】

【図1】図１は、デュアル出力素子を備えた従来の電子負荷システムである。

【図2】図２は、本発明の一実施例に係る電子負荷システムの回路図である。

【図3】図３は、本発明の一実施例に係るエンハンスメント型駆動回路の回路図である。

【図4】図４は、本発明の別の実施例に係るエンハンスメント型駆動回路の回路図である。

【図5】図５は、本発明の別の実施例に係る電子負荷システムの回路図である。

【図6】図６は、本発明の更なる実施例の電子負荷システムの回路図である。

【図7】図７は、デュアル出力素子を備えた従来の電子負荷システムの外部電圧過渡応答時間の関係図である。

【図8】図８は、本発明の図５の実施例に係る電子負荷システムの外部電圧過渡応答時間の関係図である。

【図9】図９は、デュアル出力素子を備えた従来の電子負荷システムのロードオン時の応答時間の関係図である。

【図10】図１０は、本発明の図５の実施例に係る電子負荷システムのロードオン時の応答時間の関係図である。

【発明を実施するための形態】

【0020】

本発明の目的、特徴、効果について充分に理解できるように、以下で具体的な実施例に添付の図面を組み合わせ、本発明について詳細に説明する。

【0021】

本明細書において用いられるところ、用語「一」または「一個」は、ユニット、部材、構造、装置、回路、システム、部位または領域などを記載するために使用される。これは、単に便宜のために、および、本発明の範囲の一般的な意味を与えるためになされるだけである。この記載は、１つまたは少なくとも１つを含むと読むべきであり、それが違うことを意味することが明らかでない限り、単数は複数も含む。

【0022】

本明細書において用いられるところ、用語「含む」、「包括（ｃｏｍｐｒｉｓｉｎｇ）」、「有する」またはこれらの他のいかなる変形形態も、必ずしもそれらの構成要素だけに限定されず、このようなユニット、部材、構造、装置、回路、システム、部位または領域に対して明示的に列挙してない、あるいは固有の他の構成要素も含むことができる。

【0023】

本明細書において、「第１」または「第２」という用語、およびその他の類似の序数は、同一または類似の要素あるいは構造を区別または参照するために使用され、必ずしもこれらのユニット、部材、構造、装置、回路、システム、部位または領域の空間における順番を意味するものではない。ある状況または構成の下では、本発明の実施に影響を与えることなく、序数を交換可能に使用できることを理解されたい。

【0024】

本明細書において、トランジスタの動作を説明する時、使用される「オン」という用語は、トランジスタの導通モードを指し、ここで電流がドレイン端子とソース端子の間（或いはＢＪＴのコレクタとエミッタの間）を流れることができる。「オン」は、トランジスタの飽和モード或いは線形／抵抗モードを指すことができる。「オン」状態の実例は、三極管、ＦＥＴの線形、飽和またはアクティブモード或いはＢＪＴの正のアクティブまたは飽和モードである。使用される「オフ」という用語は、トランジスタの非導通状態を指し、ここでドレイン端子とソース端子の間（或いはＢＪＴのコレクタとエミッタの間）には電流が流れない。「オフ」状態の実例は、ＦＥＴカットオフ、２次スレッショルド電圧、弱逆モードまたはＢＪＴカットオフモードである。

【0025】

本明細書において、出力素子は、バイポーラトランジスタ（ＢＪＴ）、金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒｓ、ＩＧＢＴ）および類似の出力素子であり得る。

【0026】

図２を参照すると、本発明の一実施例に係る電子負荷システムの回路図である。電子負荷システムは、定電流モード、定電圧モード、定電力モード、および定抵抗モードなどの様々なモードで被試験電源装置２００を試験するために用いられる。図２の実施例の電子負載装置１００は、上部ループＬ１および下部ループＬ２を介して前記被試験電源装置２００にカップリングされる。

【0027】

前記電子負荷装置１００は、分圧回路１１０と、電流検出回路１３０と、制御回路１４０と、を含む。前記分圧回路１１０は、前記上部ループＬ１と前記下部ループＬ２との間をカップリングする。前記電流検出回路１３０は、同様に前記上部ループＬ１と前記下部ループＬ２との間をカップリングし、第１出力素子１２０ａおよび第２出力素子１２０ｂの後に順次直列に接続される。前記制御回路１４０は、前記第２出力素子１２０ｂと前記電流検出回路１３０との間をカップリングし、前記電流検出回路１３０によってフィードバックされる検知結果信号および操作される調整制御信号Ｓ１を介して、前記第１出力素子１２０ａおよび前記第２出力素子１２０ｂを流れる負荷電流を調整する。

【0028】

図２に示されるように、前記第１出力素子１２０ａと前記分圧回路１１０との間は、エンハンスメント型駆動回路１５０ａをカップリングする。前記エンハンスメント型駆動回路１５０ａは、前段領域と、後段領域と、を有する。前記前段領域は、前記分圧回路１１０から供給される前段電流を受け取る。前記前段領域は、前記エンハンスメント型駆動回路１５０ａに入力される外部電源Ｖ１を介して、前記前段電流を後段電流に増幅する。前記エンハンスメント型駆動回路１５０ａは、更に前記後段電流に基づいて前記後段領域内に電圧を生成し、それを前記第１出力素子１２０ａに印加する。

【0029】

前記エンハンスメント型駆動回路１５０ａの作用において、前記第１出力素子１２０ａに印加される前記電圧は、電流の増幅利得効果に基づいて迅速に生成されることで、前記被試験電源装置２００から電源を出力素子に送る瞬間に、出力素子を即座にオンにし、直列に接続された各出力素子がそれぞれの耐電圧能力を効果的に提供できることで、前記電子負荷装置１００の全体的な耐電圧性が向上される効果を奏する。

【0030】

次に図２および図３を同時に参照すると、図３は、本発明の一実施例に係るエンハンスメント型駆動回路の回路図である。前記エンハンスメント型駆動回路１５０ａの前記前段領域は、電流利得ユニット１５０１を含み、前記後段領域がインピーダンスユニット１５０３を含む。前記インピーダンスユニット１５０３は、前記電流利得ユニット１５０１と対応する出力素子１２０ａとの間をカップリングする。

【0031】

前記電流利得ユニット１５０１は、前記前段電流Ｉ１の入力に基づき前記後段電流Ｉ２を生成する。前記後段電流Ｉ２は、前記後段領域のインピーダンスユニット１５０３（例：抵抗器）を流れることで、前記第１出力素子１２０ａに急激なターンオン効果を発生する電圧を生成し、前記第１出力素子１２０ａのゲートに印加される。

【0032】

前記電流利得ユニット１５０１の作用において、前段電流Ｉ１が入力されると、この電流は迅速に生成および増幅されて前記後段電流Ｉ２となり、更に前記インピーダンスユニット１５０３の配置を通じて第２電圧レベルポイントＶｂ上に前記第１出力素子１２０ａをオンにするのに十分な電圧（前段電流Ｉ１が利得・増幅される程度は、前記インピーダンスユニット１５０３とマッチすることで、対応する出力素子に必要なオン電圧とマッチする）が迅速に生成される。

【0033】

前記電流利得ユニット１５０１は、例えばダーリントンペア（Ｄａｒｌｉｎｇｔｏｎ ｐａｉｒ）の回路構成（出力電流は、直列接続されたトランジスタの電流増幅率の積を新しい電流増幅率として、それにより電流利得を高めることができる）、或いはその他の回路構成を介して配置でき、電流増幅に使用できる限り、本発明の実施例に適用可能である。

【0034】

次に図４を参照すると、本発明の別の実施例に係るエンハンスメント型駆動回路の回路図である。図３の実施例と比べると、図４に示す例は、前記エンハンスメント型駆動回路１５０ａ内に電圧クランプユニット１５０５をさらに含む。前記エンハンスメント型駆動回路１５０ａの入力側は、第１電圧レベルポイントＶａで定義されることができ、前記エンハンスメント型駆動回路の１５０ａの出力側が第２電圧レベルポイントＶｂで定義される。前記電圧クランプユニット１５０５は、前記第１電圧レベルポイントＶａと前記第２電圧レベルポイントＶｂとの間をカップリングする。前記電圧クランプユニット１５０５は、前記第２電圧レベルポイントＶｂの電圧レベルを前記第１電圧レベルポイントＶａの電圧レベルと同等に維持するために用いられる。

【0035】

前記電圧クランプユニット１５０５は、わずかな圧力差を引き起こす可能性があるため、前記第１電圧レベルポイントＶａと前記第２電圧レベルポイントＶｂとの間の電圧レベルの圧力差を閾値内にさせることでき、前記第２電圧レベルポイントＶｂの電圧レベルが前記第１電圧レベルポイントＶａの電圧レベルより前記閥値だけ大きい場合、前記第２電圧レベルポイントＶｂの接地経路が前記電圧クランプユニット１５０５によって導通され；前記第１電圧レベルポイントＶａと前記第２電圧レベルポイントＶｂとの間の電圧レベルがその他の圧力差の下にある場合、この接地経路（この経路が閉状態とする）。前記接地は、電子負荷装置１００の装置接地を意味する。

【0036】

これにより、前記電圧クランプユニット１５０５は、スイッチングデバイスとして機能し、例えばトランジスタ等の電子素子または他の類似素子を用いることができる。また、前記電圧クランプユニット１５０５が圧力差現象を引き起こさない場合、前記閥値もゼロとすることができ、すなわち、前記第２電圧レベルポイントＶｂの電圧レベルが前記第１電圧レベルポイントＶａの電圧レベルより大きい限り、この接地経路が導通される。

【0037】

被試験電源が電子負荷装置１００に入力されると、出力素子のドレインとゲートとの間に望ましくない浮遊現象が発生することで、ゲートに増分電圧が生じる可能性がある。この増分電圧は、元々出力素子のゲートで制御することを目的とした電圧均等化または電圧分布に影響を及ぼし、出力素子のゲート電圧がプルアップされ、全体の整合度を破壊する可能性があるため、この電圧クランプユニット１５０５でこの現象の発生を防ぐことができる。

【0038】

したがって、増分電圧が生成された場合、接地経路の導通の有無および対応する閥値の設定を介して、増分電圧を効果的に除去させることで、出力素子のゲート電圧を望ましい制御レベルにクランプさせることができ、電圧均等化または電圧分配の設定は影響を受けず、安定性がさらに向上する。

【0039】

次に、図５を参照すると、本発明の別の実施例に係る電子負荷システムの回路図である。図５の実施例において、前記第２出力素子１２０ｂと前記制御回路１４０との間に、前記回路構造と同じエンハンスメント型駆動回路１５０ｂを配置し、前記エンハンスメント型駆動回路１５０ｂは前記制御回路１４０によって伝送された電流を増幅し、前記第２出力素子１２０ｂに印加する電圧を生成するために用いられる。前記エンハンスメント型駆動回路１５０ｂは、外部電源Ｖ２を受け取り、ここで前記外部電源Ｖ１が前記外部電源Ｖ２とは異なる。図５の回路配置は、分圧回路１１０にカップリングされた各出力素子および前記制御回路１４０にカップリングされた出力素子が同じ回路構造を有するエンハンスメント型駆動回路によって駆動されることを可能にし、各出力素子が電圧均等化状態で動作され、電子負荷装置の安定性および信頼性を向上させることができる。その他の実施例において、前記第１出力素子１２０ａと前記第２出力素子１２０ｂとの間にさらに多くの出力素子を直列に接続でき、直列に接続された追加のこれら出力素子と前記分圧回路１１０との間が前記エンハンスメント型駆動回路をカップリングし、電子負荷装置１００により高い耐電圧性を持たせる以外に、故障を避けることもでき、安定性および信頼性を向上する。

【0040】

次に、図６を参照すると、本発明の更なる実施例に係る電子負荷システムの回路図である。図６の実施例において、前記エンハンスメント型駆動回路１５０ａと前記分圧回路１１０との間はパラレル駆動回路１６０をカップリングする。これら出力素子（１２０ａ、１２０ｂ）、前記電流検出回路１３０、前記制御回路１４０、および前記エンハンスメント型駆動回路１５０ａは、１つのパワーステージ（Ｐｏｗｅｒ Ｓｔａｇｅ）、すなわち第１パワーステージを構成する。前記パラレル駆動回路１６０の配置を介して、電流をさらに増幅し、並列接続された各パワーステージ、例えば第２パワーステージＰＳ２、第３パワーステージＰＳ３～第ｎパワーステージＰＳｎを効果的に駆動することができる。並列に接続されたこれらパワーステージは、前記電子負荷装置の負荷電流を増やすことができ、電子負荷装置により柔軟な配置方法を提供できる。

【0041】

ここで、前記パラレル駆動回路１６０は、前記分圧回路１１０によって伝送された電流を増幅してバックエンドに接続された各エンハンスメント型駆動回路に供給するための前記電流利得ユニット１５０１と同じ回路構成を有し得る。

【0042】

次に、図７および図８を同時に参照すると、図７はデュアル出力素子を備えた従来の電子負荷システムの外部電圧過渡応答時間の関係図であり；図８は、本発明の図５の実施例に係る電子負荷システムの外部電圧過渡応答時間の関係図である。ここで曲線Ｖｄｓ１は、電子負荷装置における第１出力素子の両端間電圧の変化であり、曲線Ｖｄｓ２が電子負荷装置における第２出力素子の両端間電圧の変化であり、ＤＣ Ｓｏｕｒｃｅが被試験電圧源である。図内の縦軸は電圧、横軸が時間である。図７および図８から分かるように、外部電圧が変化すると、図５の回路構成下では２個の出力素子を電圧均等化の状態に効果的に維持でき；図７とは対照的に、従来の図１の回路構成では、２個の出力素子のターンオン状態が対応しないことで（不平衡電圧によって制御される）、第１出力素子のターンオン速度が遅くなり、電子負荷装置の動作電圧が１個の出力素子の耐電圧を超えると、第１出力素子が毀損する。

【0043】

次に、図９および図１０を同時に参照すると、図９は、デュアル出力素子を備えた従来の電子負荷システムのロードオン時の応答時間の関係図であり；図１０は、本発明の図５の実施例に係る電子負荷システムのロードオン時の応答時間の関係図である。図内の縦軸の上部は電流、下部が電圧、横軸が時間である。図９および図１０から分かるように、従来の図１の回路構成では、被試験電源装置が固定電圧を供給する時、ロードオン瞬間に、分圧回路は追加の電流を第１出力素子のゲートに供給して前記第１出力素子を駆動して導通させる必要があるが、分圧回路が電流を供給することにより、分圧回路を電圧ムラ状態にし、第１出力素子の両端間電圧Ｖｄｓ１と第２出力素子の両端間電圧Ｖｄｓ２が不平衡となり、電子負荷装置の動作電圧が１個の出力素子の耐電圧を超えると、出力素子に損傷リスクがある。対照的に本願の図４の回路構成では、電圧ムラ現象が明らかに解消されている。

【産業上の利用可能性】

【0044】

上記をまとめると、出力素子と分圧回路との間に追加で増設されたエンハンスメント型駆動回路を介して制御回路にカップリングしていない出力素子の駆動能力を確保することで、応答電を迅速に調整し、応答期間を短くして全体的な応答速度を上げ、過渡変化を抑制し、負荷回路上で発生する遅延問題も解決し、電子負荷装置内の各出力素子が電圧を均等化することで迅速に駆動され、出力素子の損傷リスクが軽減され、電子負荷装置の安定性および信頼性を向上させる。

【0045】

本発明は上述で最良の実施例を開示したが、当業者であれば理解できるように、この実施例は単に本発明を説明するために用いたのみであり、本発明の範囲を限定すると理解されるべきではない。注意すべきは、この実施例と同等効果を有する変化および置換はすべて、本発明の範疇内に含まれることである。このため、本発明の保護範囲は、特許請求の範囲の定義に準じる。

【符号の説明】

【0046】

１００ 電子負荷装置
１０ 電子負荷装置
１１ 分圧回路
１２ａ 第１出力素子
１２ｂ 第２出力素子
１３ 電流検出回路
１４ 制御回路
２０ 被試験電源装置
１１０ 分圧回路
１２０ａ 第１出力素子
１２０ｂ 第２出力素子
１３０ 電流検出回路
１４０ 制御回路
１５０ａ エンハンスメント型駆動回路
１５０ｂ エンハンスメント型駆動回路
１５０１ 電流利得ユニット
１５０３ インピーダンスユニット
１５０５ 電圧クランプユニット
１６０ パラレル駆動回路
２００ 被試験電源装置
Ｉ１ 前段電流
Ｉ２ 後段電流
Ｌ１ 上部ループ
Ｌ２ 下部ループ
ＰＳ２ 第２パワーステージ
ＰＳ３ 第３パワーステージ
ＰＳｎ 第ｎパワーステージ
Ｖ１ 外部電源
Ｖ２ 外部電源
Ｖａ 第１電圧レベルポイント
Ｖｂ 第２電圧レベルポイント
ＤＣ Ｓｏｕｒｃｅ 被試験電圧源
Ｖｄｓ１ 第１出力素子の両端間電圧変化の曲線
Ｖｄｓ２ 第２出力素子の両端間電圧変化の曲線
Ｓ１ 調整制御信号

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】