特許 7118989 プログラマブル・サプライ・ジェネレータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-08-05

(45)【発行日】2022-08-16

(54)【発明の名称】プログラマブル・サプライ・ジェネレータ

(51)【国際特許分類】

   G05F 1/56 20060101AFI20220808BHJP

【ＦＩ】

G05F1/56 310V

【請求項の数】 25

(21)【出願番号】P 2019547381

(86)(22)【出願日】2018-03-05

(65)【公表番号】

(43)【公表日】2020-05-28

(86)【国際出願番号】 US2018020982

(87)【国際公開番号】W WO2018186970

(87)【国際公開日】2018-10-11

【審査請求日】2021-03-01

(31)【優先権主張番号】15/479,217

(32)【優先日】2017-04-04

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】593096712

【氏名又は名称】インテル コーポレイション

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100091214

【弁理士】

【氏名又は名称】大貫 進介

(74)【代理人】

【識別番号】100112759

【弁理士】

【氏名又は名称】藤村 直樹

(72)【発明者】

【氏名】ナ，タエシック

(72)【発明者】

【氏名】クリシュナムルティ，ハリシュ ケイ．

(72)【発明者】

【氏名】リウ，シャオセン

【審査官】麻生 哲朗

(56)【参考文献】

【文献】特開２０１４－２４１００４（ＪＰ，Ａ）

【文献】特表２００９－５０３７０５（ＪＰ，Ａ）

【文献】特開２００９－００９４３１（ＪＰ，Ａ）

【文献】特表２０１６－５４１０７７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０５Ｆ １／５６

(57)【特許請求の範囲】

【請求項1】

第１コンパレータを含む第１フィードバック・ループによりディジタルに制御される第１デバイス群；及び
増幅器を含む第２フィードバック・ループの一部であるアナログ回路により制御される第２デバイス群であって、前記第１デバイス群は前記第２デバイス群と並列に結合されている、第２デバイス群；
を含み、前記第１デバイス群及び前記第２デバイス群は、ターゲットの電源電圧変動除去比（ＰＳＲＲ）が得られるように制御される、装置。

【請求項2】

前記第１及び第２デバイス群は第１電力供給ノード及び第２電力供給ノードに結合され、前記第２電力供給ノードは負荷に結合される、請求項１に記載の装置。

【請求項3】

前記第２デバイス群内の少なくとも１つのデバイスは常時オンである、請求項１に記載の装置。

【請求項4】

前記第１フィードバック・ループは第２コンパレータを含み、前記第１及び第２コンパレータは第１及び第２リファレンスを受信し、前記第１リファレンスは前記第２リファレンスと相違する、請求項１－３のうち何れか１項に記載の装置。

【請求項5】

前記第１フィードバック・ループは、前記第１コンパレータの出力を受信する第１入力と、前記増幅器の出力を受信する第２入力とを有するシフト・レジスタを含む、請求項４に記載の装置。

【請求項6】

前記シフト・レジスタの出力は、前記第１デバイス群を制御するために使用される、請求項５に記載の装置。

【請求項7】

前記シフト・レジスタの前記出力は、少なくとも２ビットを有するバスである、請求項６に記載の装置。

【請求項8】

前記シフト・レジスタの出力は、前記第１コンパレータ及び／又は前記増幅器の前記出力によりマスクされる、請求項６に記載の装置。

【請求項9】

前記シフト・レジスタの前記出力と所定の第１信号とを受信する第１マルチプレクサ群を有し、前記第１マルチプレクサ群の前記出力は、前記第１デバイス群をディジタルに制御する、請求項６に記載の装置。

【請求項10】

前記シフト・レジスタの前記出力と所定の第２信号とを受信する第２マルチプレクサ群を有し、前記第２マルチプレクサ群の前記出力は、前記第２デバイス群の少なくとも１つのデバイスをターン・オン又はオフにする、請求項９に記載の装置。

【請求項11】

前記第１及び第２マルチプレクサ群は、プログラム可能な制御により制御される、請求項１０に記載の装置。

【請求項12】

前記増幅器は、電力供給レベルとグランド・レベルとの間にある出力を生成し、前記出力は前記第２デバイス群を制御する、請求項１－３のうち何れか１項に記載の装置。

【請求項13】

前記第１及び第２デバイス群は、ｐ型トランジスタ、ｎ型トランジスタ、又はそれらの組み合わせを有する、請求項１－３のうち何れか１項に記載の装置。

【請求項14】

入力電力供給ノードと出力電力供給ノードとに結合されるディジタル低ドロップアウト（ＬＤＯ）；及び
前記ディジタルＬＤＯに並列に結合される一群のアナログＬＤＯであって、前記一群のうち少なくとも１つのＬＤＯは常時オンである、一群のアナログＬＤＯ；
を有し、前記ディジタルＬＤＯ及び前記一群のアナログＬＤＯは、ターゲットの電源電圧変動除去比（ＰＳＲＲ）が得られるように制御される、装置。

【請求項15】

前記ディジタルＬＤＯと前記一群のアナログＬＤＯとを制御するディジタル・コントローラを有する請求項１４に記載の装置。

【請求項16】

所望の電源電圧変動除去比（ＰＳＲＲ）に従って前記ディジタル・コントローラの出力をマスクするロジックを有する、請求項１４に記載の装置。

【請求項17】

前記一群のアナログＬＤＯは非レール・ツー・レール出力により制御されるｐ型デバイスを含み、前記ディジタルＬＤＯはレール・ツー・レール出力により制御されるｐ型デバイスを含む、請求項１４－１６のうち何れか１項に記載の装置。

【請求項18】

メモリと、前記メモリに結合されるプロセッサとを有するシステムであって、前記プロセッサは、サプライ・ジェネレータにより給電されるプロセッサ・コアを含み、前記サプライ・ジェネレータは：
第１コンパレータを含む第１フィードバック・ループによりディジタルに制御される第１デバイス群；及び
増幅器を含む第２フィードバック・ループの一部であるアナログ回路により制御される第２デバイス群であって、前記第１デバイス群は前記第２デバイス群と並列に結合されている、第２デバイス群；及び
前記プロセッサが他のデバイスと通信することを可能にするワイヤレス・インターフェース；
を有し、前記第１デバイス群及び前記第２デバイス群は、ターゲットの電源電圧変動除去比（ＰＳＲＲ）が得られるように制御される、システム。

【請求項19】

前記第１及び第２デバイス群は第１電力供給ノード及び第２電力供給ノードに結合され、前記第２電力供給ノードは前記プロセッサ・コアに結合される、請求項１８に記載のシステム。

【請求項20】

前記第２デバイス群内の少なくとも１つのデバイスは常時オンである、請求項１８－１９のうち何れか１項に記載のシステム。

【請求項21】

入力電力供給ノードと出力電力供給ノードとに結合されるディジタル低ドロップアウト（ＬＤＯ）；及び
前記ディジタルＬＤＯに並列に結合される一群のアナログＬＤＯであって、前記ディジタルＬＤＯ及び前記一群のアナログＬＤＯは、ターゲットの電源電圧変動除去比（ＰＳＲＲ）を得るように制御可能である、一群のアナログＬＤＯ；
を有する装置。

【請求項22】

前記一群のアナログＬＤＯは非レール・ツー・レール出力により制御されるｐ型デバイスを含み、前記ディジタルＬＤＯはレール・ツー・レール出力により制御されるｐ型デバイスを含む、請求項２１に記載の装置。

【請求項23】

前記出力電力供給ノードにおける出力が閾値の限界の外にある場合に、前記ディジタルＬＤＯのフィードバック・ループを無効化する回路を有する請求項２１に記載の装置。

【請求項24】

前記出力電力供給ノードにおける出力が閾値より上又は下にある場合に、前記ディジタルＬＤＯのフィードバック・ループを無効化する回路を有する請求項２１に記載の装置。

【請求項25】

入力電力供給ノードと出力電力供給ノードとに結合されるディジタル低ドロップアウト（ＬＤＯ）を制御するステップ；及び
前記ディジタルＬＤＯに並列に結合される一群のアナログＬＤＯを、ターゲットの電源電圧変動除去比（ＰＳＲＲ）を得るように制御するステップ；
を有する方法。

【発明の詳細な説明】

【背景技術】

【0001】

優先権
本出願は、２０１７年４月０４日付けで出願された「プログラマブル・サプライ・ジェネレータ」と題する米国特許出願第１５／４７９，２１７号に関する優先権を主張し、これは全体的にリファレンスに組み込まれる。

【0002】

背景
現在、集積回路（ＩＣ）設計は、多数の電力ドメインを組み込んでおり、多くの低ドロップアウト回路（ＬＤＯ）を必要とし、必要とされる仕様は様々である。例えば、モノのインターネット（ＩｏＴ）スペースにおける幾つかのアプリケーションは、それらのＬＤＯに関して静止電流が殆ど無いことを必要する一方、電源電圧変動除去比（ＰＳＲＲ）等の性能パラメータはあまり重要ではない。他方、無線周波数（ＲＦ）及び高速入出力（ＩＯｓ）トランシーバ等のアプリケーションは、高いＰＳＲＲ ＬＤＯ設計を必要とするかもしれない。したがって、これらの目標を満たすために幾つものＬＤＯ設計が必要とされ、多大な設計労力を招く。

【図面の簡単な説明】

【0003】

本開示の実施形態は、以下に与えられる詳細な説明から、及び本開示の様々な実施形態の添付の図面からより完全に理解されるであろうが、これらは、本開示を特定の実施形態に限定するものと解釈されるべきではなく、単に説明及び理解のためのみのものであるに過ぎない。

【0004】

【図1】図１は、本開示の幾つかの実施形態による、モジュラー低ドロップアウト（ＬＤＯ）回路のハイ・レベル・アーキテクチャを示す。

【0005】

【図2】図２は、本開示の幾つかの実施形態による図１のモジュラーＬＤＯの概略図を示す。

【0006】

【図3】図３は、本開示の幾つかの実施形態による図１のモジュラーＬＤＯの概略図を示す。

【0007】

【図4】図４は、本開示の幾つかの実施形態によるモジュラーＬＤＯの動作を示すプロットを示す。

【0008】

【図5】図５は、本開示の幾つかの実施形態によるモジュラーＬＤＯのステップ・ロード及びアンロード挙動を示すプロットを示す。

【0009】

【図6】図６は、本開示の幾つかの実施形態によるモジュラーＬＤＯの電源電圧変動除去比（ＰＳＲＲ）を示すプロットを示す。

【0010】

【図7】図７は、本開示の幾つかの実施形態によるクランプ及び非クランプ機能を有する非同期ＬＤＯ回路の概略図を示す。

【0011】

【図8A】図８Ａは、本開示の幾つかの実施形態による非同期ＬＤＯ回路のクランプ動作及び非クランプ動作をそれぞれ示すプロットを示す。

【図8B】図８Ｂは、本開示の幾つかの実施形態による非同期ＬＤＯ回路のクランプ動作及び非クランプ動作をそれぞれ示すプロットを示す。

【0012】

【図9】図９は、本開示の幾つかの実施形態によるモジュラー・クランプ及び非クランプ機能を有する非同期ＬＤＯ回路の概略図を示す。

【0013】

【図10】図１０は、本開示の幾つかの実施形態による図９の非同期ＬＤＯの動作を示すプロットを示す。

【0014】

【図11】図１１は、幾つかの実施形態によるモジュラー及び／又は非同期ＬＤＯ回路を有するスマート・デバイス又はコンピュータ・システム又はＳｏＣ （システム・オン・チップ）を示す。

【発明を実施するための形態】

【0015】

様々な実施形態は、低い静止電流又は高い電源電圧変動除去比（ＰＳＲＲ）の要求される仕様を提供するためのモジュール式で設定可能なＬＤＯ回路（以下、「ＬＤＯ」と呼ぶ）を説明する。ディジタルＬＤＯ（Ｄ－ＬＤＯ）回路又はモジュール（以下、「Ｄ－ＬＤＯ」と呼ぶ）は、多数のｐ型パワー・スイッチを使用し、所与の負荷に対して幾つのｐ型パワー・スイッチがターン・オンされるかを決定するので、本質的にモジュール性を有する。様々な実施形態は、プログラム可能なＰＳＲＲを提供するために、Ｄ－ＬＤＯにおけるこの固有のモジュール性を使用する。幾つかの実施形態では、Ｄ－ＬＤＯの単位ｐ型スイッチの分解能に等しいか又はそれより僅かに大きい単位負荷電流を提供することが可能な１つ又は複数のアナログＬＤＯ回路又はモジュール（以下、「アナログＬＤＯ」と呼ぶ）が使用される。

【0016】

ここで、「アナログＬＤＯ」（ＡＬＤＯ）という用語は、一般に、非レール・ツー・レール信号（例えば、供給レベルとグランド・レベルとの間にある電圧レベルを有する信号）によって制御可能である少なくとも１つのトランジスタを有するＬＤＯアーキテクチャを有する回路を指す。ここで、非レール・ツー・レール信号は、アナログ信号とも呼ばれる。ここで、「アナログ信号」という用語は、一般に、その信号の時間変化特性が他の時間変動量の表現である連続信号を指す。例えば、アナログ信号は、供給レベルとグランド・レベルとの間の連続的な電圧レベルを有するバイアス信号である。

【0017】

ここで、「ディジタルＬＤＯ」という用語は、一般に、レール・ツー・レール信号（例えば、供給レベル又はグランド・レベルのうちの１つである電圧レベルを有する信号）によって制御可能である少なくとも１つのトランジスタを有するＬＤＯアーキテクチャを有する回路を指す。レール・ツー・レール信号はまた、ディジタル信号とも呼ばれる。ここで、「ディジタル信号」という用語は、一般に、２つの可能な値、即ち、供給レール・レベルに等しい論理ハイ値と、グランド・レール・レベルに等しい論理ロー値とを有し得るシーケンス離散信号を指す。ディジタル信号は、一般に、レール・ツー・レールを（例えば、供給レベルからグランド・レベルへ）トグルする。

【0018】

幾つかの実施形態では、ローディング・アプリケーション（ａ ｌｏａｄｉｎｇ ａｐｐｌｉｃａｔｉｏｎ）が、より高い又はより低いＰＳＲＲを要求する場合、ディジタルｐ型パワー・スイッチは、必要に応じて単位アナログＬＤＯに置き換えられ、そして、所与のＰＳＲＲ要件に対して最低電流を提供する。幾つかの実施形態では、ＰＳＲＲの必要性に基づいて、単一の又は「Ｎ」個のアナログＬＤＯ（「Ｎ」は２以上の整数である）がイネーブルにされることが可能である。例えば、より高いＰＳＲＲのために、より多くのアナログＬＤＯが、Ｄ－ＬＤＯと共に動作するようにイネーブルにされることが可能である。幾つかの実施形態のアーキテクチャは、単一の単位アナログＬＤＯ設計を用いてモジュール性を提供し、また、変化する負荷電流による最適な電流消費のために、負荷による静止電流消費をスケーリングすることができる。幾つかの実施形態のアーキテクチャは、ディジタル・コントローラを使用して、単位アナログＬＤＯの個数（又は一群のアナログＬＤＯ）をプログラムし、所与のＰＳＲＲ要件に対して最適な電流消費をもたらす。従って、様々な実施形態のＬＤＯアーキテクチャは、同じ設計で低い静止電流のＬＤＯ又は高いＰＳＲＲのＬＤＯに関する設計に関して容易に適合させるために、モジュラー・アーキテクチャでＰＳＲＲにプログラム可能性を提供する。ここで、事物の「セット」又は「群」という用語は、一般に、共通の特性を有する１つ又は複数の事物を指す。例えば、一群のアナログＬＤＯは、１つ以上のアナログＬＤＯを含む。

【0019】

従来のＤ－ＬＤＯは、通常、動作を実現するためにクロック信号が使用される同期制御方式を採用している。このようなＤ－ＬＤＯでは、電圧追従速度は、クロック信号の動作周波数を増加させることにより、増加させることが可能である。しかしながら、クロック周波数の増加は、消費電力の増加という結果を招く。電圧追従速度と電流効率との間のトレード・オフは、同期Ｄ－ＬＤＯレギュレータ設計に存在する。

【0020】

様々な実施形態はまた、大きな負荷ステップ変化によって引き起こされる大きな電圧ドループ（ａ ｌａｒｇｅ ｖｏｌｔａｇｅ ｄｒｏｏｐ）を回避する非同期Ｄ－ＬＤＯを描写する。幾つかの実施形態の非同期Ｄ－ＬＤＯは、負荷がステップ・アップする又はアンロードする場合に、電圧ドループ制限を許容にする。幾つかの実施形態では、非同期Ｄ－ＬＤＯは、クランプ（例えば、すべてのパワー・スイッチをオンにする）及び非クランプ（例えば、すべてのパワー・スイッチをオフにする）動作を決定するために、２つの（例えば、高及び低の）基準電圧閾値を使用する。幾つかの実施形態では、出力電圧（例えば、負荷に供給される電圧）が低い基準電圧よりも低くなると、クランプ動作が行われる。幾つかの実施形態では、出力電圧が高い基準電圧よりも高くなると、非クランプ機能が実行される。幾つかの実施形態では、出力電圧が低い基準電圧と高い基準電圧との間にある場合に、シフトされたレジスタ値が、パワー・デバイス（例えば、ｐ型デバイス、ｎ型デバイス、又はそれらの組み合わせ）の強さを決定する。幾つかの実施形態では、シフトされたレジスタ値は、クランプ信号及び非クランプ信号によって決定される。例えば、シフト・レジスタ値は、クランプ信号のアサーションとともに増加し、非クランプ信号のアサーションとともに値を減らす。

【0021】

従来の同期又は非同期Ｄ－ＬＤＯ設計では、シフト・レジスタは、調整中に唯１つのパワー・スイッチが、ターン・オン又はオフにされることを許容する。この場合、ループの速度が、最大電圧ドループを決定する。幾つかの実施形態では、クランプ動作は、全てのパワー・スイッチをターン・オンにする一方、非クランプ動作は、全てのパワー・スイッチをターン・オフにすることを、負荷ステップが変化した場合に行う。この例では、大きなステップのロード／アンロード変化において、パワー・デバイスが速やかにターン・オン／オフにされ、それにより最大電圧ドループ又は電圧オーバーシュートが低減又は最小化されることが可能になる。幾つかの実施形態では、Ｄ－ＬＤＯは、クロック・レス設計であり、従って、従来の同期Ｄ－ＬＤＯよりも電力消費を更に低減することを可能にする。他の技術的効果は、様々な図面及び実施形態から明らかになるであろう。

【0022】

以下の説明では、本開示の実施形態のより十分な説明を提供するために、多数の詳細が論じられる。しかしながら、本開示の実施形態がこれらの具体的な詳細なしに実施されてもよいことは、当業者にとって明らかであろう。他の例では、本開示の実施形態を曖昧にしてしまうことを回避するために、周知の構造及びデバイスは、詳細にではなくブロック図の形態で示される。

【0023】

実施形態の対応する図面において、信号は線（ライン）で表されることに留意されたい。幾つかのラインは、より多くの構成要素の信号経路を示すためにより太くされているかもしれず、及び／又は主要な情報の流れる方向を示すために１つ以上の端部に矢印を有するかもしれない。このような図示は、限定であるようには意図されていない。むしろ、ラインは、回路又は論理ユニットの理解を容易にするために、１つ又は複数の例示的な実施形態に関連して使用される。設計の必要性又は好みによって規定される任意の表現される信号は、実際には、何れかの方向に進行し得る１つ又は複数の信号を含んでもよく、任意の適切なタイプの信号方式で実装されてよい。

【0024】

明細書を通じて、及び特許請求の範囲において、「接続された」という用語は、如何なる中間デバイスも無しに接続された物体間の電気的、機械的、又は磁気的な接続のような直接的な接続を意味する。「結合された」という用語は、接続される物体間の直接的な電気的、機械的、又は磁気的な接続、或いは１つ又は複数の受動的又は能動的な中間デバイスを介する間接的接続などの直接的又は間接的な接続を意味する。「回路」又は「モジュール」という用語は、互いに協働して所望の機能を提供するように構成される１つ又は複数の受動的及び／又は能動的なコンポーネントを示し得る。「信号」という用語は、少なくとも１つの電流信号、電圧信号、磁気的な信号、又はデータ／クロック信号を示し得る。「ある」（“ａ”，“ａｎ”）、及び「その」（“ｔｈｅ”）の意味は、複数の参照を含む。「～における」（ｉｎ）の意味は、「～の中で」及び「～の上で」を含む。

【0025】

「実質的に」、「近い」、「近似的に」、「付近」、及び「約」という用語は、一般に、（具体的に指定されない限り）目標値の＋／１０％以内であることを指す。別段の指定がない限り、共通のオブジェクトを記述するための順序形容詞「第１」、「第２」、及び「第３」等の使用は、同様の対象の異なるインスタンスが参照されていることを単に示しているに過ぎず、そのように記述される対象が、時間的に、空間的に、ランキングで、又は任意の他の方法で、所与の順序になければならないことを暗示するようには意図されていない。

【0026】

本開示の目的のために、「Ａ及び／又はＢ」及び「Ａ又はＢ」という言い回しは、（Ａ）、（Ｂ）又は（Ａ及びＢ）を意味する。本開示の目的のために、「Ａ、Ｂ、及び／又はＣ」という言い回しは、（Ａ）、（Ｂ）、（Ｃ）、（Ａ及びＢ）、（Ａ及びＣ）、（Ｂ及びＣ）、又は（Ａ、Ｂ及びＣ）を意味する。

【0027】

実施形態の目的に関し、ここで説明される様々な回路及び論理ブロック内のトランジスタは、金属酸化物半導体（ＭＯＳ）トランジスタ又はそれらの派生物であり、ＭＯＳトランジスタは、ドレイン、ソース、ゲート、及びバルク端子を含む。トランジスタ及び／又はＭＯＳトランジスタの派生物はまた、Ｔｒｉ－Ｇａｔｅ及びＦｉｎＦＥＴトランジスタ、ＴＦＥＴ（Ｇａｔｅ Ａｌｌ Ａｒｏｕｎｄ Ｃｙｌｉｎｄｒｉｃａｌ Ｔｒａｎｓｉｓｔｏｒｓ、Ｔｕｎｎｅｌｉｎｇ ＦＥＴ）、スクエア・ワイヤー（Ｓｑｕａｒｅ Ｗｉｒｅ）、又は長方形リボン・トランジスタ（Ｒｅｃｔａｎｇｕｌａｒ Ｒｉｂｂｏｎ Ｔｒａｎｓｉｓｔｏｒｓ）、強誘電体ＦＥＴ（ＦｅＦＥＴ）、又はカーボン・ナノチューブ又はスピントロニック・デバイス等のトランジスタ機能を実装する他のデバイスを含む。ＭＯＳＦＥＴの対称的なソース及びドレイン端子、即ち同等の端子は、ここでは可換に使用される。一方、ＴＦＥＴデバイスは、非対称なソース端子及びドレイン端子を有する。当業者は、本開示の範囲から逸脱することなく、例えば、ＢＪＴ ＰＮＰ／ＮＰＮ、ＢｉＣＭＯＳ、ＣＭＯＳ、ｅＦＥＴ等のバイポーラ接合トランジスタなどの他のトランジスタが使用されてもよいことを理解するであろう。「ＭＮ」という用語は、ｎ型トランジスタ（例えば、ＮＭＯＳ、ＮＰＮ ＢＪＴ等）を示し、「ＭＰ」という用語は、ｐ型トランジスタ（例えば、ＰＭＯＳ、ＰＮＰ ＢＪＴ等）を示す。

【0028】

図１は、本開示の幾つかの実施形態によるモジュラーＬＤＯ１００のハイ・レベル・アーキテクチャを示す。幾つかの実施形態では、モジュラーＬＤＯ１００は、Ｄ－ＬＤＯ１０１、アナログＬＤＯ１０２、制御論理又は回路１０３、ＰＳＳＲプログラム可能論理又は回路１０４、第１電力供給ノード１０５（例えば、非ゲート電力供給ノード）、第２電力供給ノード１０６（例えば、ゲート電力供給ノード）、Ｄ－ＬＤＯ制御信号線１０７、制御論理又は回路の制御信号線１０８、基準電圧１０９、アナログＬＤＯの制御信号線１１０、基準電圧１１１、負荷キャパシタ１１２（モジュラーＬＤＯの範囲内又は範囲外に存在し得る）、及び負荷１１３（例えば、処理コア、ロジック、又は任意の電力ドメイン）を有する。

【0029】

幾つかの実施形態では、Ｄ－ＬＤＯ１０１は、第１電力供給ノード１０５と第２電力供給ノード１０６との間に結合されたｐ型パワー・トランジスタを有する。幾つかの実施形態では、これらのｐ型パワー・トランジスタは、ディジタル・コントローラによってディジタルに制御され、ディジタル・コントローラは、第２供給ノード１０６における電圧（又はその電圧の派生）を１つ又は複数の基準電圧１０９と比較し、相応にパワー・トランジスタ（例えば、ｐ型トランジスタ、ｎ型トランジスタ、又はそれらの組合せ）をターン・オン又はオフにする。ここで、「ディジタル（に）制御される」という用語は、一般に、デバイスを完全にターン・オフ又はオンにするために、論理ハイ（例えば、信号を搬送するラインが供給レベルまでチャージされる）又は論理ロー（例えば、信号を搬送するライン又はノードがグランド・レベルまでディスチャージされる）の何れかである信号によって、デバイスを制御することを指す。幾つかの実施形態では、Ｄ－ＬＤＯ１０１は、第２供給ノード１０６における電圧（又はその電圧の派生）を１つ又は複数の基準電圧１０９と比較する１つ又は複数の比較器を有する。幾つかの実施形態では、比較器の出力は、比較結果に従ってその出力をインクリメント又はデクリメントするシフト・レジスタにより受信される。

【0030】

幾つかの実施形態では、アナログＬＤＯ１０２は、第１供給ノード１０５と第２供給ノード１０６との間に結合され、且つアナログ信号によって制御可能な１つ以上のｐ型デバイスを含む。１つ以上のｐ型デバイスはまた、ｎ型デバイス、又はｐ型デバイスとｎ型デバイスとの組み合わせによって置換されることも可能である。ここで、「アナログ信号」という用語は、一般に、非レール・ツー・レール信号を指す。例えば、アナログ信号は、ノード１０５における電力供給の電圧レベルとグランドとの間の電圧であってもよい。幾つかの実施形態では、アナログＬＤＯ１０２は、ノード１０６における電圧（又はその電圧の派生）を電圧基準１１１と比較する比較器又は増幅器を含む。このようにして、アナログＬＤＯ１０２のｐ型デバイスを流れる電流が調整され、ノード１０６における電圧を調整する。幾つかの実施形態では、アナログＬＤＯ１０２は常時オンである。ここで、「常時オン」デバイスという用語は、一般に、パワーアップされた電力供給レベルを使用して、アクティブであるか、又は通常状態で動作するデバイスを指す。

【0031】

幾つかの実施形態では、アナログＬＤＯ１０２は、複数のアナログＬＤＯを含み、ＬＤＯのうちの少なくとも１つは常時オンであるが、他のＬＤＯは、ライン１１０における制御信号によってターン・オン／オフ（例えば、イネーブル）にされ得る。ここで、ノード及び信号のためのラベルは、交換可能に使用され得る。例えば、１１０は、文脈に応じて、ノード１１０、又はノード若しくはライン１１０における信号を示すことができる。幾つかの実施形態では、ブロック１０２内の全てのアナログＬＤＯは、制御信号１１０によってイネーブル又はディスエーブルされることが可能である。

【0032】

幾つかの実施形態では、負荷１１３がより高い又はより低いＰＳＲＲを要求する場合、Ｄ－ＬＤＯ１０１のディジタル・パワー・スイッチは、必要に応じて、アナログＬＤＯ（例えば、ブロック１０２のＬＤＯ）で置き換えられ及び／又は補完され、所与のＰＳＲＲ要件に対して最低電流を提供する。幾つかの実施形態では、ブロック１０２内の単一又は「Ｎ」個のアナログＬＤＯ（「Ｎ」は２以上の整数である）は、ＰＳＲＲの必要性に基づいてイネーブルにされることが可能である。

【0033】

例えば、より高いＰＳＲＲに対して、ブロック１０２のより多くのアナログＬＤＯが、Ｄ－ＬＤＯ１０１と連動して動作するようにイネーブルにされることが可能である。幾つかの実施形態のアーキテクチャは、単一の単位アナログＬＤＯ設計によるモジュール性を提供するだけでなく、負荷電流を変化させる最適な電流消費のために、負荷による静止電流消費をスケーリングする。幾つかの実施形態のアーキテクチャは、ディジタル・コントローラ（例えば、Ｄ－ＬＤＯ１０１及び／又は制御回路１０３の一部）を使用して、ブロック１０２の単位アナログＬＤＯの数をプログラムし、所与のＰＳＲＲ要件に対して最適な電流消費を与える。従って、様々な実施形態のＬＤＯアーキテクチャは、同じ設計で低い静止電流ＬＤＯ又は高いＰＳＲＲ ＬＤＯの設計に容易に適合させるために、モジュラー・アーキテクチャでＰＳＲＲにプログラム可能性を提供する。幾つかの実施形態では、ＰＳＲＲのプログラム可能性は、イネーブルにされるべきブロック１０２のアナログＬＤＯの数を決定することが可能なロジック１０４によって提供される。

【0034】

図２は、本開示の幾つかの実施形態による図１のモジュラーＬＤＯの概略図２００を示す。任意の他の図の要素と同じ参照番号（又は名称）を有する図２の要素は、説明されたものと同様の任意の方法で動作又は機能することが可能であるが、そのように限定されないことを指摘しておく。

【0035】

幾つかの実施形態では、Ｄ－ＬＤＯ１０１は、比較器２０１ａ及び２０１ｂと、シフト・レジスタ２０１ｅと、パワー・デバイス２０１_ｇ１－Ｎとを有し、ここで「Ｎ」は整数である。比較器２０１ａ及び２０１ｂを実施するために、任意の適切な比較器の設計が使用され得る。幾つかの実施形態では、電圧基準１０９は、比較器２０１ａ及び２０１ｂの非反転端子にそれぞれ供給される２つの基準電圧１０９ａ及び１０９ｂを表す。例えば、基準電圧１０９ａはＶｒｅｆ＋ｏｆｆｓｅｔである一方、基準電圧１０９ｂはＶｒｅｆ－ｏｆｆｓｅｔであり、ここで「ｏｆｆｓｅｔ」はプログラム可能である又は所定の電圧レベル（例えば、３５ｍＶ）であるとすることができる。幾つかの実施形態では、シフト・レジスタ２０１ｅは、それぞれ出力２０１ｃ及び２０１ｄに従って、ノード２０１ｆ／１０８におけるその出力値をデクリメント又はインクリメントすることができる。例えば、ノード２０１ｃにおける出力がハイである一方、ノード２０１における出力がローである場合、シフト・レジスタ２０１ｅはノード２０１ｆ／１０８における出力値を１だけデクリメントする。幾つかの実施形態では、この値は、Ｎビット値であり、パワー・デバイス２０１_ｇ１－Ｎをターン・オン／オフするために使用される。幾つかの実施形態では、出力コード２０１ｆ／１０８の１つ又は複数のビットが、１つ又は複数のアナログＬＤＯ１０２をイネーブルにするために使用されることが可能である。

【0036】

実施形態は、パワー・デバイス当たり１つのｐ型トランジスタＭＰｄを示すが、任意の数のトランジスタが、パワー・デバイス毎に詰め込まれることが可能である。例えば、トランジスタは、各パワー・デバイスにおいて並列に一緒に結合され得る。幾つかの実施形態では、各パワー・デバイス内のトランジスタは、スタック又はカスコード接続される。例えば、ノード１０５における電力供給が、プロセス・ノードの許容供給範囲よりも高い場合、パワー・デバイス内のトランジスタを保護するために、ノード１０５と１０６との間にトランジスタがスタックされることが可能である。様々な実施形態は、パワー・デバイス用のｐ型トランジスタに限定されない。例えば、幾つかの実施形態では、パワー・デバイスは、ｎ型デバイス、ｐ型デバイス、又はそれらの組み合わせを含む。

【0037】

幾つかの実施形態では、出力コード２０１ｆ／１０８は、ＰＳＳＲ論理１０４からの制御信号２０５ａ／ｂに従って、ロジック１０３によってマスクされる。例えば、より高いＰＳＳＲが望まれる場合、ＰＳＳＲロジック１０４は、選択ライン２０５ｂが１つ以上のアナログＬＤＯをイネーブルにすることを引き起こすことができる。幾つかの実施形態では、アナログＬＤＯブロック１０２は、１つ又は複数のアナログＬＤＯ２０２_１－Ｎを含み、ここで「Ｎ」は整数である（Ｄ－ＬＤＯ１０１のｐ型電力デバイスの数「Ｎ」と同じであってもよいし相違していてもよい）。幾つかの実施形態では、アナログＬＤＯ２０２_１は、ノード１０５及び１０６に結合されたトランジスタと、比較器又はオペアンプ２０２_１ａとを含む。幾つかの実施形態では、比較器又はオペアンプ２０２_１ａは、ノード１０６における電圧（又はその派生）が基準電圧１１１と同じになるように、トランジスタＭＰａの駆動強度を調整する。

【0038】

幾つかの実施形態では、制御ロジック１０３は、入力２０１ｆ／１０８（例えば、シフト・レジスタ２０１ｅの出力）と、所定の又はプログラム可能な入力２０３ｄ及び２０３ｃとをそれぞれ受け取るマルチプレクサ２０３ａ及び２０３ｂを含む。幾つかの実施形態では、マルチプレクサ２０３ａ及び２０３ｂはそれぞれ選択信号２０５ｂ及び２０５ａによって制御可能である。幾つかの実施形態によれば、選択信号２０５ｂ及び２０５ａの論理値は、所望のＰＳＳＲに従ってロジック１０４によって決定される。幾つかの実施形態では、ＰＳＳＲを増大させるために、幾つかの（又は全ての）パワー・デバイス２０１_ｇ１－Ｎがターン・オフにされ、より多くのアナログＬＤＯがマルチプレクサ２０３ｂ及び２０２ａによってそれぞれターン・オンにされることができる。幾つかの実施形態では、マルチプレクサ２０３ｂの出力２０３ｅ（１０７と同じ）は、パワー・デバイス２０１_ｇ１－Ｎを制御するために使用される。幾つかの実施形態では、マルチプレクサ２０３ａの出力２０３ｆ（１１０と同じ）は、アナログＬＤＯ２０２_１－Ｎを制御する（例えば、イネーブル又はディスエーブルにする）ために使用される。

【0039】

図３は、本開示の幾つかの実施形態による図１のモジュラーＬＤＯの概略図３００を示す。任意の他の図の要素と同じ参照番号（又は名称）を有する図３の要素は、説明されたものと同様の任意の方法で動作又は機能することが可能であるが、そのように限定されないことを指摘しておく。

【0040】

幾つかの実施形態では、Ｄ－ＬＤＯ１０１は、制御ロジック１０３によって提供されるクランプ及び／又は非クランプ機能を組み込む。ここで、「クランプ」又は「非クランプ」という用語は、一般に、フィードバック・ループがオーバーライド又は無効化される機能を指す。例えば、出力供給ノードにおける出力電圧が閾値レベルの外（例えば、上又は下）にある場合、クランプ又は非クランプの状況が生じ、その状況でＬＤＯのパワー・トランジスタは、ＬＤＯのフィードバック・ループの動きによらず、ターン・オン又はオフに強制されることが可能である。幾つかの実施形態では、制御ロジック１０３は、ＮＯＲゲート３０３ａ及び３０３ｂと、インバータ３０３ｃとを含む。幾つかの実施形態では、シフト・レジスタ２０１ｅの出力２０１ｆ／１０８は、インバータ３０３ｃによって反転される。幾つかの実施形態では、インバータ３０３ｃの出力は、ＮＯＲゲート３０３ａへの入力として提供され、ＮＯＲゲート３０３ａはまた比較器２０１ａの出力２０１ｃも入力として受け取る。ここで、出力２０１ｃの論理レベルは、非クランプ動作（例えば、非クランプ動作がイネーブルにされるか又はディスエーブルにされるか）を示す。幾つかの実施形態では、ＮＯＲゲート３０３ａの出力は、ＮＯＲゲート３０３ｂへの入力として提供され、ＮＯＲゲート３０３ｂはまた比較器２０１ｂの出力２０１ｄも入力として受け取る。ここで、出力２０１ｄの論理レベルは、クランプ動作（例えば、クランプ動作がイネーブルにされるか又はディスエーブルにされるか）を示す。幾つかの実施形態では、ＮＯＲゲート３０３ｂの出力は、パワー・ゲート・デバイス２０１_ｇ１－Ｎを制御するために使用される。幾つかの実施形態では、シフト・レジスタ２０１ｅの出力２０１ｆ／１０８はまた、アナログＬＤＯ２０２_１－Ｎをイネーブル又はディスエーブルにするためにも使用される。幾つかの実施形態では、アナログＬＤＯ２０２_１－Ｎのうちの少なくとも１つのアナログＬＤＯは、常時オンである。一実施形態では、ブロック１０２に関連する「Ｎ」が５である場合に、アナログＬＤＯ２０２_１が常時オンである一方、４つのアナログＬＤＯ２０２_２－５ がイネーブル又はディスエーブルにされるように動作可能である。

【0041】

幾つかの実施形態では、負荷１１３への電流の大部分は、Ｄ－ＬＤＯ１０１によって供給され、その残りは、アナログＬＤＯブロック１０２によって供給される。幾つかの実施形態では、負荷ステップ変動中に、Ｄ－ＬＤＯ１０１は、特定の許容範囲内になるように、ノード１０６における出力電圧をクランプするために、全てのパワー・デバイス２０１_ｇ１－Ｎ をターンＯＮ／ＦＦにすることが可能なクランプ／非クランプ動作を組み込み、その間シフト・レジスタ値２０１ｆ／１０８はインクリメント／デクリメントされてパワー・デバイス２０１_ｇ１－Ｎの数を正しい量にする。幾つかの実施形態によれば、（例えば、パワー・デバイス２０１_ｇ１－Ｎ がクランプ又はディスエーブルされるので）パワー・デバイス２０１_ｇ１－Ｎ によって提供されない任意の残りの負荷電流は、アナログＬＤＯ１０２によって提供される。従って、アナログＬＤＯ１０２は最終的にはターゲット基準電圧１１１に対して出力電圧を調整し、Ｄ－ＬＤＯ１０１の固有のトグル動作を排除する。従って、前述の他の全ての利点に加えて、様々な実施形態はまた、アナログＬＤＯ１０２を並列に追加することによって、パワー・スイッチのゲートを充電及び放電することによって生じるＤ－ＬＤＯ１０１内のスイッチング電流も低減する。

【0042】

幾つかの実施形態では、シフト・レジスタ２０１ｅは、ノード１０６における出力電圧（Ｖｏｕｔ）がそれぞれ高い基準電圧１０９ａと低い基準電圧１０９ｂとの間にある場合に、パワー・スイッチ２０１_ｇ１－Ｎ を制御する。Ｖｏｕｔが低い基準電圧を下回ると、クランプ信号２０１ｄは全てのパワー・スイッチ２０１_ｇ１－Ｎ をターン・オンにし、シフト・レジスタ２０１ｅのカウントを１だけ増加させる。そして、Ｖｏｕｔが高い基準電圧を上回ると、非クランプ信号２０１ｃが、全てのパワー・スイッチ２０１_ｇ１－Ｎ をターン・オフにし、シフト・レジスタ２０１ｅのカウントを１だけ減少させる。

【0043】

図４は、本開示の幾つかの実施形態によるモジュラーＬＤＯ３００の動作を示すプロット４００を示す。任意の他の図の要素と同じ参照番号（又は名称）を有する図４の要素は、説明されたものと同様の任意の方法で動作又は機能することが可能であるが、そのように限定されないことを指摘しておく。

【0044】

ここで、ｘ軸は時間であり、ｙ軸は波形１０９ａ、１０９ｂ、２０１ｃ、２０１ｄの電圧である。２０１ｆ／１０８のところの数字は、シフト・レジスタ出力値を時間経過とともに示す。ＭＰｄのところの数字は、Ｄ－ＬＤＯ１０１においてターンオンされるｐ型パワー・デバイスの数を示す。プロット４００は、単一の常時オン・アナログＬＤＯを有するモジュラーＬＤＯ３００のタイミング図を示す。この例では、それぞれの単位ディジタル・パワー・スイッチ２０１_ｇ１－Ｎ は１ｍＡを供給することができ、アナログＬＤＯ単位モジュール１０２（例えば、２０２_１）もまた１ｍＡを供給することができる。タイミング図は、要求される負荷電流が４．５ｍＡであり、従って、アナログＬＤＯとディジタルＬＤＯとの組み合わせを必要とする状況を示す。

【0045】

この構成において、アイデアは、Ｄ－ＬＤＯ１０１によって電流の大部分を提供し、その残りをアナログＬＤＯ２０１_１によって提供することである。負荷ステップ変更中、Ｄ－ＬＤＯ１０１はまた、出力電圧をある許容範囲内にクランプするために、全てのｐ型パワー・デバイスをターン・オン／オフにすることが可能なクランプ／非クランプ動作を組み込む。ここで、許容範囲は１０９ａ及び１０９ｂ（例えば、＋／－３５ｍＶ）の間である。時間Δｔ_ｃは、Ｄ－ＬＤＯ１０１の比較器の伝播遅延を示す。Ｖｏｕｔ（例えば、ノード１０６における電圧）がＶｒｅｆ１０９ｂを下回ると、ノード２０１ｃにおいて信号がアサートされ、ｐ型デバイス２０１_ｇ１－Ｎ がターン・オン（例えば、クランプ）される必要があることを示す。従って、ノード１０６における電圧は上昇し始める。ノード１０６における電圧がＶｒｅｆ１０９ａを超えて上昇すると、ノード２０１ｄにおいて信号がアサートされ、ｐ型デバイス２０１_ｇ１－Ｎ がターン・オフ（例えば、非クランプ）される必要があることを示す。

【0046】

幾つかの実施形態では、ディジタル・マシン（例えば、有限状態マシン又は何らかの好適な制御装置）は、ノード２０６における出力が安定し、電圧許容範囲内に留まるように、アナログＬＤＯ２０１_１をターン・オンする。この例では、クランプ／非クランプ動作中に、シフト・レジスタ２０１ｅの値２０１ｆ／１０８は、ｐ型パワー・デバイスの数を正しい量（この場合は４）にするために、インクリメント／デクリメントされる。この実施形態では、必要とされる負荷電流は４．５ｍＡであるので、残りの０．５ｍＡは、アナログＬＤＯ ２０１_１によって提供され、最終的に、出力電圧をターゲット基準電圧に調整し、ディジタルＬＤＯ固有のトグル動作を排除する。

【0047】

図５は、本開示の幾つかの実施形態によるモジュラーＬＤＯのステップ・ロード及びアンロード挙動を示すプロット５００を示す。任意の他の図の要素と同じ参照番号（又は名称）を有する図５の要素は、説明されたものと同様の任意の方法で動作又は機能することが可能であるが、そのように限定されないことを指摘しておく。ここで、ｘ軸は時間であり、ｙ軸は負荷電流（すなわち、Ｉｌｏａｄ）を表すサブ・プロット５０１の電流であり、ｙ軸は様々なＬＤＯ構成に対するノード１０６における電圧を表すサブ・プロット５０２の電圧であり（すなわち、Ｖｏｕｔ）、サブ・プロット５０３のｙ軸は、ターン・オンにされたＤ－ＬＤＯ１０１のｐ型デバイスの数（すなわち、＃ＭＰＯＳ＿ＯＮ）であり、サブ・プロット５０４のｙ軸は、イネーブルにされたアナログＬＤＯ１０２の数（すなわち、ＡＬＤＯ＿ＯＮ）である。

【0048】

プロット５００は、１、２、３、４個のアナログＬＤＯ使用ケースに対するステップ・ロード及びアンロード・シミュレーションを示す。この例では、１つのアナログＬＤＯがデフォルトで常時オンである。負荷電流が１ｍＡから１０ｍＡへ変化した後のＶｏｕｔにおけるトグル又はリップルは、Ｄ－ＬＤＯ動作に起因する。互いに重なり合う種々の波形は、異なる個数のアナログＬＤＯがターン・オンされるためである。これらの重畳波形をもたらす様々な構成は：
ａ）２個のアナログＬＤＯ－アナログＬＤＯが６個のＡＬＤＯ＿ＯＮ信号毎にターン・オンにされる、
ｂ）３個のアナログＬＤＯ－アナログＬＤＯが４個のＡＬＤＯ＿ＯＮ信号毎にターン・オンにされる、及び
ｃ）４個のアナログＬＤＯ－アナログＬＤＯが３個のＡＬＤＯ＿ＯＮ信号毎にターン・オンにされる、である。

【0049】

図６は、本開示の幾つかの実施形態によるモジュラーＬＤＯ２００の電源電圧変動除去比（ＰＳＲＲ）を示すプロット６００を示す。ここで、ｘ軸は周波数であり、ｙ軸はＰＳＲＲ（ｄＢ）である。より多くのアナログＬＤＯがイネーブルにされるにつれて、ＰＳＲＲは減少する。

【0050】

表１は、図１のモジュラーＬＤＯアーキテクチャと従来のアナログＬＤＯとの比較を示す。アナログＬＤＯとのＩＳＯ比較のために、以下の仮定がなされる：１０ｍＡである最大負荷電流、２００ｐＦである出力キャパシタンス、及び１５０ｍＶである最大電圧ドループ。

【表1】

【0051】

表１は、同じ条件の下でアナログＬＤＯと比較して電流を４倍減らすことができる、単一の常時オン・アナログＬＤＯを有する種々の実施形態のモジュラーＬＤＯアーキテクチャを示し、なぜなら、１）種々の実施形態は非同期の低いパワー・ディジタルＬＤＯを使用し、そして２）ｐ型デバイス・スイッチング電流はアナログＬＤＯ１０２を加えることによって除去されるからである。

【0052】

図７は、本開示の幾つかの実施形態によるクランプ機能及び非クランプ機能を有する非同期ＬＤＯ回路７００の概略図を示す。任意の他の図の要素と同じ参照番号（又は名称）を有する図７の要素は、説明されたものと同様の任意の方法で動作又は機能することが可能であるが、そのように限定されないことを指摘しておく。図７は、アナログＬＤＯブロック１０２の除去を除いて、図３と同様である。様々な実施形態において、ｐ型パワー・デバイス２０１_ｇ１－Ｎの制御は非同期である（例えば、クロック遷移とは無関係である）。

【0053】

幾つかの実施形態では、非同期Ｄ－ＬＤＯ７００は、大きな負荷ステップ変動によって引き起こされる大きな電圧ドループを回避する。幾つかの実施形態の非同期Ｄ－ＬＤＯ７００は、負荷がステップ・アップ又はアンロードする場合に電圧ドループ制限を許容する。幾つかの実施形態では、非同期Ｄ－ＬＤＯ７００は、クランプ（例えば、全てのパワー・スイッチをターン・オンする）及び非クランプ（例えば、全てのパワー・スイッチをターン・オフする）動作を決定するために、２つの（例えば、高及び低の）基準電圧閾値１０９ａ及び１０９ｂをそれぞれ使用する。幾つかの実施形態では、ノード１０６における出力電圧（例えば、負荷に供給される電圧）が、低い基準電圧１０９ｂより低くなると、クランプ動作が行われる。幾つかの実施形態では、出力電圧が高い基準電圧１０９ａよりも高くなると、非クランプ機能が実行される。幾つかの実施形態では、出力電圧が低い基準電圧と高い基準電圧との間にある場合に、シフト・レジスタ値２０１ｆは、ｐ型パワー・デバイス２０１_ｇ１－Ｎの強さを決定する。幾つかの実施形態では、シフト・レジスタ値は、クランプ信号２０１ｃ及び非クランプ信号２０１ｄによってそれぞれ決定される。例えば、シフト・レジスタ値２０１ｆは、クランプ信号２０１ｃのアサーションにより増加し、非クランプ信号２０１ｄのアサーションにより値を減少させる。

【0054】

従来の同期又は非同期Ｄ－ＬＤＯ設計では、シフト・レジスタは、調整中に唯１つのパワー・スイッチがターン・オン又はオフにされることを許容している。この場合、ループの速度が最大電圧ドループを決定する。幾つかの実施形態では、クランプ動作は、全てのパワー・スイッチ２０１_ｇ１－Ｎをターン・オンにする一方、非クランプ動作は、全ての電力スイッチ２０１_ｇ１－Ｎをターン・オフにすることを、ロード・ステップ変化の際に行う。一実施形態では、大きなステップ・ロード／アンロード変化において、ｐ型パワー・デバイス２０１_ｇ１－Ｎは直ちにターン・オン／オフにされ、その結果、最大電圧ドループ又は電圧オーバーシュートが低減又は最小化されることが可能である。幾つかの実施形態では、Ｄ－ＬＤＯ７００は、クロック・レス設計であり、従って、従来の同期Ｄ－ＬＤＯよりも電力消費を更に低減することを可能にする。

【0055】

図８Ａ－Ｂは、本開示の幾つかの実施形態による非同期ＬＤＯ回路のクランプ動作及び非クランプ動作をそれぞれ示すプロット８００及び８２０を示す。プロット８００は、５つのサブ・プロット８０１、８０２、８０３、８０４、及び８０５を示す。サブ・プロット８０１は、例えば０．５ｍＡから４．５ｍＡへステップ・アップする負荷電流を示す。サブ・プロット８０２はノード１０６における電圧を示す。サブ・プロット８０３はクランプ信号２０１ｄを示す。サブ・プロット８０４は非クランプ信号２０１ｃを示す。サブ・プロット８０５は、ターン・オンされるｐ型パワー・デバイス２０１_ｇ１－Ｎの数を示す。グラフ８００は、Ｄ－ＬＤＯ７００が、ステップ・ロード変化の場合にｐ型パワー・スイッチ２０１_ｇ１－Ｎをクランプすることによって、ノード１０６における最大電圧ドループを最小化又は低減し、最終的に落ち着くことを示す。

【0056】

プロット８２０は、５つのサブ・プロット－８２１、８２２、８２３、８２４、及び８２５を示す。サブ・プロット８２１は、例えば４．５ｍＡから０．５ｍＡへステップ・ダウンする負荷電流を示す。サブ・プロット８２２はノード１０６における電圧を示す。サブ・プロット８２３はクランプ信号２０１ｄを示す。サブ・プロット８２４は非クランプ信号２０１ｃを示す。サブ・プロット８２５は、ターン・オンされるｐ型パワー・デバイス２０１_ｇ１－Ｎの数を示す。この実施形態では、Ｄ－ＬＤＯ７００は、ステップ・アンロード変化の場合に全てのｐ型パワー・スイッチ２０１_ｇ１－Ｎを非クランプすることによって、ノード１０６における電圧オーバーシュートを最小化し、最終的に落ち着いている。

【0057】

図９は、本開示の幾つかの実施形態によるモジュラー・クランプ及び非クランプ機能を有する非同期ＬＤＯ９００の概略図を示す。任意の他の図の要素と同じ参照番号（又は名称）を有する図９の要素は、説明されたものと同様の任意の方法で動作又は機能することが可能であるが、そのように限定されないことを指摘しておく。非同期ＬＤＯ回路９００は、幾つかの実施形態により、供給電圧変化を処理することが可能である。供給電圧変動の間に、最大負荷電流の必要性を満たすために、ｐ型パワー・スイッチ２０１_ｇ１－Ｎの強さを調節することが必要とされ得る。

【0058】

図７と比較してここでの制御論理１０３は、幾つかの実施形態に従って、ｐ型パワー・スイッチ２０１_ｇ１－Ｎに関する「Ｎ」個の論理回路９０３_１－Ｎに分割される。例えば、論理回路９０３_１はｐ型パワー・スイッチ２０１_ｇ１を駆動し、論理回路９０３_２はｐ型パワー・スイッチ２０１_ｇ２を駆動する等々。幾つかの実施形態では、それぞれの論理回路（例えば、９０３_１）は、図示のように互いに結合されたＡＮＤゲート９０３ａ、ＮＯＲゲート３０３ａ、ＯＲゲート９０３ｂ、及びＮＡＮＤゲート９０３ｃを含む。幾つかの実施形態では、ＮＯＲゲート３０３ａもまた、非クランプ信号２０１ｃによって制御される。幾つかの実施形態では、ＯＲゲート９０３ｂもまたクランプ信号２０１ｄによって制御される。幾つかの実施形態では、シフト・レジスタ２０１ｅは、全部で「Ｎ」個の論理ユニット９０３_１－Ｎ を制御し、各ユニットは、「Ｍ」個のｐ型スイッチ（例えば、各パワー・スイッチ２０１_ｇ１のうちのＭ個のｐ型スイッチ）を制御する。各論理ユニットは、ｐ型スイッチの強さを制御する制御ビット（例えば、Ｏｎ－ｅｎ＜Ｍ－１：０＞９０３ｄ及びＣｌａｍｐ＿ｅｎ＜Ｍ－１：０＞９０３ｅ）を受信する。

【0059】

図１０は、本開示の幾つかの実施形態による非同期ＬＤＯ９００の動作を示すプロット１０００を示す。プロット１０００は４つのサブ・プロット１００１、１００２、１００３、１００４を示す。サブ・プロット１００１は、ノード１０５における入力供給電圧の電圧傾斜である。サブ・プロット１００２は、負荷１１３を流れる負荷電流である。サブ・プロット１００３は、ｐ型パワー・デバイス（例えば、２０１_１）の強さの調整を示す。サブ・プロット１００４は、ノード１０６における電圧を示す。この例では、サブ・プロット１００１によって示されるように、供給電圧が上昇するにつれて、単位ｐ型スイッチ（例えば、スイッチ２０１_１）の強さが、より強くなり、一連の非クランプ動作及びクランプ動作をトリガする。単位ｐ型スイッチ（例えば、スイッチ２０１_１）の強さを０．９μｓで調整した後、ピーク電圧は減少している。

【0060】

表２は、ＬＤＯ９００の性能を従来のアナログＬＤＯと比較している。アナログＬＤＯとのＩＳＯ比較のために、以下の仮定がなされる：最大負荷電流は１０ｍＡであり、出力キャパシタンスは２００ｐＦであり、最大電圧ドループは１５０ｍＶである。

【表2】

【0061】

表２は、ＬＤＯ９００が、同じ条件の下でアナログＬＤＯと比較して、電流を２倍減少させることができることを示している。

【0062】

図１１は、幾つかの実施形態によるモジュール式及び／又は非同期式のＬＤＯ回路を有するスマート・デバイス又はコンピュータ・システム又はＳｏＣ（システム・オン・チップ）を示す。任意の他の図の要素と同じ参照番号（又は名称）を有する図１１の要素は、説明されたものと同様の任意の方法で動作又は機能することが可能であるが、そのように限定されないことを指摘しておく。

【0063】

図１１は、平坦な表面インターフェース・コネクタが使用されることが可能なモバイル・デバイスの実施形態のブロック図を示す。幾つかの実施形態では、コンピューティング・デバイス１６００は、コンピューティング・タブレット、携帯電話又はスマートフォン、ワイヤレス対応ｅリーダ、又は他のワイヤレス・モバイル・デバイス等のモバイル・コンピューティング・デバイスを表す。特定のコンポーネントが一般的に示されており、そのようなデバイスの全てのコンポーネントがコンピューティング・デバイス１６００に示されているわけではないことが理解されよう。

【0064】

幾つかの実施形態では、コンピューティング・デバイス１６００は、説明される幾つかの実施形態によれば、モジュラー式及び／又は非同期式のＬＤＯ回路を有する第１のプロセッサ１６１０を含む。幾つかの実施形態によれば、コンピューティング・デバイス１６００の他のブロックが、モジュラー式及び／又は非同期式のＬＤＯ回路を含むこともできる。本開示の様々な実施形態はまた、システムの実施形態が無線デバイス、例えば、セルラー電話又はパーソナル・ディジタル・アシスタント等に組み込まれ得るように、無線インターフェース等のネットワークインターフェースを１６７０の中に含んでもよい。

【0065】

幾つかの実施形態では、プロセッサ１６１０は、マイクロプロセッサ、アプリケーション・プロセッサ、マイクロ・コントローラ、プログラマブル論理デバイス、又は他の処理手段などの１つ又は複数の物理デバイスを含むことができる。プロセッサ１６１０によって実行される処理動作は、アプリケーション及び／又はデバイス機能が実行されるオペレーティング・プラットフォーム又はオペレーティング・システムの実行を含む。処理動作は、人間のユーザー又は他のデバイスとのＩ／Ｏ（入力／出力）に関連する動作、電力管理に関連する動作、及び／又はコンピューティング・デバイス１６００を別のデバイスに接続することに関連する動作を含む。処理動作はまた、オーディオＩ／Ｏ及び／又はディスプレイＩ／Ｏに関連する動作を含んでもよい。

【0066】

幾つかの実施形態では、コンピューティング・デバイス１６００は、オーディオ機能をコンピューティング・デバイスに提供することに関連するハードウェア（例えば、オーディオ・ハードウェア及びオーディオ回路）及びソフトウェア（例えば、ドライバ、コーデック）コンポーネントを表すオーディオ・サブシステム１６２０を含む。オーディオ機能は、スピーカ及び／又はヘッドホン出力、並びにマイクロフォン入力を含むことができる。そのような機能のためのデバイスは、コンピューティング・デバイス１６００に統合され得る、又はコンピューティング・デバイス１６００に接続され得る。一実施形態では、ユーザーは、プロセッサ１６１０によって受信及び処理されるオーディオ・コマンドを提供することによって、コンピューティング・デバイス１６００と相互作用する。

【0067】

幾つかの実施形態では、コンピューティング・デバイス１６００は、ディスプレイ・サブシステム１６３０を含む。ディスプレイ・サブシステム１６３０は、コンピューティング・デバイス１６００と相互作用するために視覚的及び／又は触覚的なディスプレイをユーザーに提供するハードウェア（例えば、ディスプレイ・デバイス）及びソフトウェア（例えば、ドライバ）コンポーネントを表す。ディスプレイ・サブシステム１６３０は、ユーザーに表示を提供するために使用される特定のスクリーン又はハードウェア・デバイスを含むディスプレイ・インターフェース１６３２を含む。一実施形態では、ディスプレイ・インターフェース１６３２は、表示に関連する少なくとも幾つかの処理を実行するために、プロセッサ１６１０とは別個のロジックを含む。一実施形態では、ディスプレイ・サブシステム１６３０は、ユーザーに出力及び入力の両方を提供するタッチ・スクリーン（又はタッチ・パッド）デバイスを含む。

【0068】

幾つかの実施形態では、コンピューティング・デバイス１６００は、Ｉ／Ｏコントローラ１６４０を含む。Ｉ／Ｏコントローラ１６４０は、ユーザーとの相互作用に関連するハードウェア・デバイス及びソフトウェア・コンポーネントを表す。Ｉ／Ｏコントローラ１６４０は、オーディオ・サブシステム１６２０及び／又はディスプレイ・サブシステム１６３０の一部であるハードウェアを管理するように動作可能である。更に、Ｉ／Ｏコントローラ１６４０はコンピューティング・デバイス１６００に接続する追加のデバイスのための接続ポイントを示し、そのデバイスを介してユーザーはシステムと相互作用することができる。例えば、コンピューティング・デバイス１６００に取り付けられることが可能なデバイスは、マイクロフォン・デバイス、スピーカ又はステレオ・システム、ビデオ・システム又は他のディスプレイ・デバイス、キーボード又はキーパッド・デバイス、あるいは他のＩ／Ｏデバイス（カード・リーダ又は他のデバイス等の特定のアプリケーションと共に使用するためのもの）を含むことができる。

【0069】

上述したように、Ｉ／Ｏコントローラ１６４０は、オーディオ・サブシステム１６２０及び／又はディスプレイ・サブシステム１６３０と相互作用することが可能である。例えば、マイクロフォン又は他のオーディオ・デバイスを介した入力は、コンピューティング・デバイス１６００の１つ又は複数のアプリケーション又は機能のための入力又はコマンドを提供することができる。更に、表示出力の代わりに、又は追加的に、オーディオ出力が提供されることが可能である。別の例では、ディスプレイ・サブシステム１６３０がタッチ・スクリーンを含む場合に、ディスプレイ・デバイスは、Ｉ／Ｏコントローラ１６４０によって少なくとも部分的に管理されることが可能な入力デバイスとしても動作する。Ｉ／Ｏコントローラ１６４０によって管理されるＩ／Ｏ機能を提供するために、コンピューティング・デバイス１６００に追加のボタン又はスイッチもまた存在し得る。

【0070】

幾つかの実施形態では、Ｉ／Ｏコントローラ１６４０は、加速度計、カメラ、光センサ、又は他の環境センサ、あるいはコンピューティング・デバイス１６００に包含され得る他のハードウェア等のデバイスを管理する。入力は、直接的なユーザー相互作用の一部とし、（例えば、ノイズのフィルタリング、輝度検出のためのディスプレイの調整、カメラのフラッシュの適用、又は他の特徴などの）システムの動作に影響を及ぼすようにシステムに環境入力を提供することができる。

【0071】

幾つかの実施形態では、コンピューティング・デバイス１６００は、バッテリ電力使用量、バッテリの充電、及び節電動作に関連する特徴を管理する電力管理部１６５０を含む。メモリ・サブシステム１６６０は、コンピューティング・デバイス１６００に情報を保存するためのメモリ・デバイスを含む。メモリは、不揮発性（メモリ・デバイスへの電力が中断された場合に状態が変化しない）及び／又は揮発性（メモリ・デバイスへの電力が中断された場合に状態は不確定である）メモリ・デバイスを含むことができる。メモリ・サブシステム１６６０は、アプリケーション・データ、ユーザー・データ、音楽、写真、文書、又は他のデータ、並びにコンピューティング・デバイス１６００のアプリケーション及び機能の実行に関連するシステム・データ（長期的又は一時的なもの）を格納することができる。

【0072】

実施形態の要素はまた、コンピュータ実行可能命令（例えば、ここで説明される任意の他のプロセスを実現するための命令）を保存するためのマシン読み取り可能な媒体（例えば、メモリ１６６０）として提供される。マシン読み取り可能な媒体（例えば、メモリ１６６０）は、フラッシュ・メモリ、光ディスク、ＣＤ－ＲＯＭ、ＤＶＤ ＲＯＭ、ＲＡＭ、ＥＰＲＯＭ、ＥＥＰＲＯＭ、磁気又は光カード、相変化メモリ（ＰＣＭ）、又は電子的な又はコンピュータ実行可能な命令を記憶するのに適した他のタイプのマシン読み取り可能な媒体を含むことができるが、これらに限定されない。例えば、本開示の実施形態は、通信リンク（例えば、モデム又はネットワーク接続）を介してデータ信号によってリモート・コンピュータ（例えば、サーバー）から要求元コンピュータ（例えば、クライアント）へ転送され得るコンピュータ・プログラム（例えば、ＢＩＯＳ）としてダウンロードされてもよい。

【0073】

幾つかの実施形態では、コンピューティング・デバイス１６００は、接続部１６７０を有する。接続部１６７０は、コンピューティング・デバイス１６００が、外部デバイスと通信することを可能にするために、ハードウェア・デバイス（例えば、無線及び／又は有線コネクタ及び通信ハードウェア）及びソフトウェア・コンポーネント（例えば、ドライバ、プロトコル・スタック）を含む。コンピューティング・デバイス１６００は、他のコンピューティング・デバイス、ワイヤレス・アクセスポイント又は基地局などの別個のデバイス、並びにヘッドセット、プリンタ、又は他のデバイス等の周辺機器とすることができる。

【0074】

接続部１６７０は、複数の異なるタイプの接続を含むことができる。一般化するために、コンピューティング・デバイス１６００は、セルラー接続１６７２及びワイヤレス接続１６７４とともに示されている。セルラー接続１６７２は、一般に、ＧＳＭ（登録商標）（ｇｌｏｂａｌ ｓｙｓｔｅｍ ｆｏｒ ｍｏｂｉｌｅ ｃｏｍｍｕｎｉｃａｔｉｏｎｓ）又は変形もしくは派生、ＣＤＭＡ（ｃｏｄｅ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅ ａｃｃｅｓｓ）又は変形もしくは派生、ＴＤＭ（ｔｉｍｅ ｄｉｖｉｓｉｏｎ ｍｕｌｔｉｐｌｅｘｉｎｇ）又は変形もしくは派生、又は他のセルラー・サービス規格を介して提供されるような、無線キャリアにより提供されるセルラー・ネットワーク接続を指す。ワイヤレス接続（又はワイヤレス・インターフェース）１６７４は、セルラーではないワイヤレス接続を指し、パーソナル・エリア・ネットワーク（Ｂｌｕｅｔｏｏｔｈ（登録商標）、Ｎｅａｒ Ｆｉｅｌｄなど）、ローカル・エリア・ネットワーク（Ｗｉ－Ｆｉなど）、及び／又はワイド・エリア・ネットワーク（ＷｉＭａｘなど）、又は他の無線通信を含むことができる。

【0075】

幾つかの実施形態では、コンピューティング・デバイス１６００は、ペリフェラル接続部１６８０を含む。ペリフェラル接続部１６８０は、ハードウェア・インターフェース及びコネクタ、並びにペリフェラル接続を行うためのソフトウェア・コンポーネント（例えば、ドライバ、プロトコル・スタック）を含む。コンピューティング・デバイス１６００は、他のコンピューティング・デバイスに対するペリフェラル・デバイスであるとすること（「ｔｏ」１６８２）、及びペリフェラル・デバイスをそこに接続すること（「ｆｒｏｍ」１６８４）の双方であり得ることを理解されたい。コンピューティング・デバイス１６００は、一般に、コンピューティング・デバイス１６００におけるコンテンツを管理する（例えば、ダウンロード及び／又はアップロードする、変更する、同期させる）等の目的のために、他のコンピューティング・デバイスに接続するための「ドッキング」コネクタを有する。更に、ドッキング・コネクタは、コンピューティング・デバイス１６００が、例えばオーディオビジュアルその他のシステムへのコンテンツ出力を制御することを可能にする特定のペリフェラルに接続することを、コンピューティング・デバイス１６００に許容することができる。

【0076】

コンピューティング・デバイス１６００は、専用のドッキング・コネクタ又は他の専用の接続ハードウェアに加えて、共通の又は標準のコネクタを介して周辺接続１６８０を為すことができる。共通のタイプは、ユニバーサル・シリアル・バス（ＵＳＢ）コネクタ（これは、多数の異なるハードウェア・インターフェースのうち任意のものを含むことができる）、ＭＤＰ（ＭｉｎｉＤｉｓｐｌａｙＰｏｒｔ）を含むＤｉｓｐｌａｙＰｏｒｔ、ＨＤＭＩ（登録商標）（Ｈｉｇｈ Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ）、Ｆｉｒｅｗｉｒｅ、又は他のタイプを含むことができる。

【0077】

「実施形態」、「一実施形態」、「幾つかの実施形態」、又は「他の実施形態」に関する明細書中での言及は、実施形態に関連して説明された特定の特徴、構造、又は特性が、必ずしも全ての実施形態にではなく、少なくとも幾つかの実施形態に含まれることを意味する。「実施形態」、「一実施形態」、又は「幾つかの実施形態」の様々な出現は、必ずしも全て同じ実施形態を参照しているわけではない。明細書が、コンポーネント、特徴、構造、又は特性が「～を含み得る」、「～を含むかもしれない」、又は「～を含むことができる」と述べている場合、その特定のコンポーネント、特徴、構造、又は特性は、包含されることを要しない。明細書又は請求項が「ある（“ａ”ｏｒ“ａｎ”）」というエレメントに言及する場合、それは、１つのエレメントのみが存在することを意味しない。明細書又は特許請求の範囲が「追加の」エレメントを指す場合、それは、１つより多い追加のエレメントが存在することを排除しない。

【0078】

更に、特定の特徴、構造、機能、又は特性が、１つ又は複数の実施形態において任意の適切な方法で組み合わせられてもよい。例えば、第１実施形態は、２つの実施形態に関連する特定の特徴、構造、機能、又は特性が相互に排他的でない場合はどこでも第２実施形態と組み合わせられてよい。

【0079】

本開示は、その特定の実施形態に関連して説明されてきたが、そのような実施形態の多くの代替、修正、及び変形が、前述の説明に照らして当業者に明らかであろう。本開示の実施形態は、添付の特許請求の範囲の広義の範囲内に属するように、そのような全ての代替、修正、及び変形を包含するように意図されている。

【0080】

更に、集積回路（ＩＣ）チップ及び他のコンポーネントへの周知の給電／接地接続は、例示及び議論の簡潔さのために、また開示を不明瞭にしないために、提示された図面内で示されたり示されなかったりするかもしれない。更に、配置はブロック図で示されるかもしれないが、それは開示を曖昧にすることを避けるためであり、また、そのようなブロック図構成の実施に関する詳細は、本開示が実施されるプラットフォームに大きく依存するという事実を考慮したためである（すなわち、そのような詳細は、十分に当業者の理解の範囲内にあるはずである）。本開示の例示的な実施形態を説明するために特定の詳細（例えば、回路）が説明される場合、本開示は、これらの特定の詳細を伴わずに、又はそれらの変形を伴って実施され得ることが、当業者には明らかであるはずである。従って本説明は限定するものでなく例証として解釈されるべきである。

【0081】

以下の具体例は、更なる実施形態に関する。具体例における事項は、１つ又は複数の実施形態のどこで使用されてよい。ここで説明される装置の全ての選択的な特徴は、方法又はプロセスに関して実施されてもよい。ここでの様々な実施形態は、任意の他の実施形態と組み合わせられることが可能であり、それによって様々な組み合わせを可能にする。

【0082】

具体例１は：第１コンパレータを含む第１フィードバック・ループによりディジタルに制御される第１デバイス群；及び増幅器を含む第２フィードバック・ループの一部であるアナログ回路により制御される第２デバイス群であって、第１デバイス群は第２デバイス群と並列に結合されている、第２デバイス群を含む装置である。

【0083】

具体例２は具体例１の全ての特徴を含み、第１及び第２デバイス群は第１電力供給ノード及び第２電力供給ノードに結合され、第２電力供給ノードは負荷に結合されている。

【0084】

具体例３は具体例１の全ての特徴を含み、第２デバイス群内の少なくとも１つのデバイスは常時オンである、又は入力電力供給はオンである。

【0085】

具体例４は具体例１の全ての特徴を含み、第１フィードバック・ループは第２コンパレータを含み、第１及び第２コンパレータは第１及び第２リファレンスを受信し、第１リファレンスは第２リファレンスと相違する。

【0086】

具体例５は具体例４の全ての特徴を含み、第１フィードバック・ループは、第１コンパレータの出力を受信する第１入力と、増幅器の出力を受信する第２入力とを有するシフト・レジスタを含む。

【0087】

具体例６は具体例５の全ての特徴を含み、シフト・レジスタの出力は、第１デバイス群を制御するために使用される。

【0088】

具体例７は具体例６の全ての特徴を含み、シフト・レジスタの出力は、少なくとも２ビットを有するバスである。

【0089】

具体例８は具体例６の全ての特徴を含み、シフト・レジスタの出力は、第１コンパレータ及び／又は増幅器の出力によりマスクされる。

【0090】

具体例９は具体例６の全ての特徴を含み、具体例６の装置が、シフト・レジスタの前記出力と所定の第１信号とを受信する第１マルチプレクサ群を有し、第１マルチプレクサ群の出力は、第１デバイス群をディジタルに制御する。

【0091】

具体例１０は具体例９の全ての特徴を含み、具体例１０の装置は、シフト・レジスタの出力と所定の第２信号とを受信する第２マルチプレクサ群を有し、第２マルチプレクサ群の出力は、第２デバイス群の少なくとも１つのデバイスをターン・オン又はオフにする。

【0092】

具体例１１は具体例１０の全ての特徴を含み、第１及び第２マルチプレクサ群は、プログラム可能な制御により制御される。

【0093】

具体例１２は具体例１の全ての特徴を含み、増幅器は電力供給レベルとグランド・レベルとの間にある出力を生成し、出力は第２デバイス群を制御する。

【0094】

具体例１３は具体例１の全ての特徴を含み、第１及び第２デバイス群は、ｐ型トランジスタ、ｎ型トランジスタ、又はそれらの組み合わせを有する。

【0095】

具体例１４は：入力電力供給ノードと出力電力供給ノードとに結合されるディジタル低ドロップアウト（ＬＤＯ）；及びディジタルＬＤＯに並列に結合される一群のアナログＬＤＯであって、一群のうち少なくとも１つのＬＤＯは常時オンである、一群のアナログＬＤＯを有する装置である。

【0096】

具体例１５は具体例１４の全ての特徴を含み、具体例１５の装置は、ディジタルＬＤＯと一群のアナログＬＤＯとを制御するディジタル・コントローラを有する。

【0097】

具体例１６は具体例１４の全ての特徴を含み、具体例１４の装置は、所望の電源電圧変動除去比（ＰＳＲＲ）に従ってディジタル・コントローラの出力をマスクするロジックを有する。

【0098】

具体例１７は具体例１４の全ての特徴を含み、一群のアナログＬＤＯは非レール・ツー・レール出力により制御されるｐ型デバイスを含み、ディジタルＬＤＯはレール・ツー・レール出力により制御されるｐ型デバイスを含む。

【0099】

具体例１８は、メモリと、メモリに結合されるプロセッサとを有するシステムであって、プロセッサは、サプライ・ジェネレータにより給電されるプロセッサ・コアを含み、サプライ・ジェネレータは：第１コンパレータを含む第１フィードバック・ループによりディジタルに制御される第１デバイス群；及び増幅器を含む第２フィードバック・ループの一部であるアナログ回路により制御される第２デバイス群であって、第１デバイス群は第２デバイス群と並列に結合されている、第２デバイス群；及びプロセッサが他のデバイスと通信することを可能にするワイヤレス・インターフェースを有する。

【0100】

具体例１９は具体例１８の全ての特徴を含み、第１及び第２デバイス群は第１電力供給ノード及び第２電力供給ノードに結合され、第２電力供給ノードはプロセッサ・コアに結合される。

【0101】

具体例２０は具体例１８の全ての特徴を含み、第２デバイス群内の少なくとも１つのデバイスは常時オンである。

【0102】

具体例２１は：入力電力供給ノードと出力電力供給ノードとに結合されるディジタル低ドロップアウト（ＬＤＯ）；及びディジタルＬＤＯに並列に結合される一群のアナログＬＤＯであって、ディジタルＬＤＯ及び一群のアナログＬＤＯは、ターゲットの電源電圧変動除去比（ＰＳＲＲ）を得るように制御可能である、一群のアナログＬＤＯを有する装置である。

【0103】

具体例２２は具体例２１の全ての特徴を含み、一群のアナログＬＤＯは非レール・ツー・レール出力により制御されるｐ型デバイスを含み、ディジタルＬＤＯはレール・ツー・レール出力により制御されるｐ型デバイスを含む。

【0104】

具体例２３は具体例２１の全ての特徴を含み、具体例２３の装置は、出力電力供給ノードにおける出力が閾値の限界の外にある場合に、ディジタルＬＤＯのフィードバック・ループを無効化する回路を有する。

【0105】

具体例２４は具体例２１の全ての特徴を含み、具体例２３の装置は、出力電力供給ノードにおける出力が閾値より上又は下にある場合に、ディジタルＬＤＯのフィードバック・ループを無効化する回路を有する。

【0106】

具体例２５は：入力電力供給ノードと出力電力供給ノードとに結合されるディジタル低ドロップアウト（ＬＤＯ）を制御するステップ；及びディジタルＬＤＯに並列に結合される一群のアナログＬＤＯを、ターゲットの電源電圧変動除去比（ＰＳＲＲ）を得るように制御するステップを有する方法である。

【0107】

具体例２６は具体例２５の全ての特徴を含み、一群のアナログＬＤＯは非レール・ツー・レール出力により制御されるｐ型デバイスを含み、ディジタルＬＤＯはレール・ツー・レール出力により制御されるｐ型デバイスを含む。

【0108】

具体例２７は具体例２５の全ての特徴を含み、具体例２７の方法は、出力電力供給ノードにおける出力が閾値の限界の外にある場合に、ディジタルＬＤＯのフィードバック・ループを無効化するステップを含む。

【0109】

具体例２８は具体例２５の全ての特徴を含み、具体例２８の方法は、出力電力供給ノードにおける出力が閾値より上又は下にある場合に、ディジタルＬＤＯのフィードバック・ループを無効化するステップを含む。

【0110】

具体例２９は：入力電力供給ノードと出力電力供給ノードとに結合されるディジタル低ドロップアウト（ＬＤＯ）を制御する手段；及びターゲットの電源電圧変動除去比（ＰＳＲＲ）を得るように、ディジタルＬＤＯに並列に結合される一群のアナログＬＤＯを制御する手段を含む装置である。

【0111】

具体例３０は具体例２９の全ての特徴を含み、一群のアナログＬＤＯは非レール・ツー・レール出力により制御されるｐ型デバイスを含み、ディジタルＬＤＯはレール・ツー・レール出力により制御されるｐ型デバイスを含む。

【0112】

具体例３１は具体例２９の全ての特徴を含み、具体例３１の装置は、出力電力供給ノードにおける出力が閾値の限界の外にある場合に、ディジタルＬＤＯのフィードバック・ループを無効化する手段を含む。

【0113】

具体例３２は具体例２９の全ての特徴を含み、具体例３２の装置は、出力電力供給ノードにおける出力が閾値より上又は下にある場合に、ディジタルＬＤＯのフィードバック・ループを無効化する手段を含む。

【0114】

具体例３３は、メモリと、メモリに結合されるプロセッサとを含むシステムであり、プロセッサは、サプライ・ジェネレータにより給電されるプロセッサ・コアを含み、サプライ・ジェネレータは：具体例１－１３、具体例１４－１７、具体例２１－２４又は具体例２９－３２のうち何れか１項に記載の装置；及びプロセッサが他のデバイスと通信することを可能にする無線インターフェースを含む。

【0115】

要約は技術的開示の性質及び要旨を読者が把握ることを可能にするように提供される。要約は、特許請求の範囲又は意味を限定するためには使用されないという理解の下に提出されている。以下の特許請求の範囲は、詳細な説明に組み込まれ、各請求項はそれ自体が別個の実施形態として成立する。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8A】

【図8B】

【図9】

【図10】

【図11】