IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ マイクロン テクノロジー, インク.の特許一覧

特許7123142セルの外乱を低減するためにリーカ・デバイスをキャパシタ構成に組み込む方法、およびリーカ・デバイスを組み込むキャパシタ構成
<>
  • 特許-セルの外乱を低減するためにリーカ・デバイスをキャパシタ構成に組み込む方法、およびリーカ・デバイスを組み込むキャパシタ構成 図1
  • 特許-セルの外乱を低減するためにリーカ・デバイスをキャパシタ構成に組み込む方法、およびリーカ・デバイスを組み込むキャパシタ構成 図2
  • 特許-セルの外乱を低減するためにリーカ・デバイスをキャパシタ構成に組み込む方法、およびリーカ・デバイスを組み込むキャパシタ構成 図3
  • 特許-セルの外乱を低減するためにリーカ・デバイスをキャパシタ構成に組み込む方法、およびリーカ・デバイスを組み込むキャパシタ構成 図3A
  • 特許-セルの外乱を低減するためにリーカ・デバイスをキャパシタ構成に組み込む方法、およびリーカ・デバイスを組み込むキャパシタ構成 図4
  • 特許-セルの外乱を低減するためにリーカ・デバイスをキャパシタ構成に組み込む方法、およびリーカ・デバイスを組み込むキャパシタ構成 図5
  • 特許-セルの外乱を低減するためにリーカ・デバイスをキャパシタ構成に組み込む方法、およびリーカ・デバイスを組み込むキャパシタ構成 図6
  • 特許-セルの外乱を低減するためにリーカ・デバイスをキャパシタ構成に組み込む方法、およびリーカ・デバイスを組み込むキャパシタ構成 図7
  • 特許-セルの外乱を低減するためにリーカ・デバイスをキャパシタ構成に組み込む方法、およびリーカ・デバイスを組み込むキャパシタ構成 図8
  • 特許-セルの外乱を低減するためにリーカ・デバイスをキャパシタ構成に組み込む方法、およびリーカ・デバイスを組み込むキャパシタ構成 図9
  • 特許-セルの外乱を低減するためにリーカ・デバイスをキャパシタ構成に組み込む方法、およびリーカ・デバイスを組み込むキャパシタ構成 図10
  • 特許-セルの外乱を低減するためにリーカ・デバイスをキャパシタ構成に組み込む方法、およびリーカ・デバイスを組み込むキャパシタ構成 図11
  • 特許-セルの外乱を低減するためにリーカ・デバイスをキャパシタ構成に組み込む方法、およびリーカ・デバイスを組み込むキャパシタ構成 図12
  • 特許-セルの外乱を低減するためにリーカ・デバイスをキャパシタ構成に組み込む方法、およびリーカ・デバイスを組み込むキャパシタ構成 図13
  • 特許-セルの外乱を低減するためにリーカ・デバイスをキャパシタ構成に組み込む方法、およびリーカ・デバイスを組み込むキャパシタ構成 図14
  • 特許-セルの外乱を低減するためにリーカ・デバイスをキャパシタ構成に組み込む方法、およびリーカ・デバイスを組み込むキャパシタ構成 図15
  • 特許-セルの外乱を低減するためにリーカ・デバイスをキャパシタ構成に組み込む方法、およびリーカ・デバイスを組み込むキャパシタ構成 図16
  • 特許-セルの外乱を低減するためにリーカ・デバイスをキャパシタ構成に組み込む方法、およびリーカ・デバイスを組み込むキャパシタ構成 図17
  • 特許-セルの外乱を低減するためにリーカ・デバイスをキャパシタ構成に組み込む方法、およびリーカ・デバイスを組み込むキャパシタ構成 図18
  • 特許-セルの外乱を低減するためにリーカ・デバイスをキャパシタ構成に組み込む方法、およびリーカ・デバイスを組み込むキャパシタ構成 図19
  • 特許-セルの外乱を低減するためにリーカ・デバイスをキャパシタ構成に組み込む方法、およびリーカ・デバイスを組み込むキャパシタ構成 図20
  • 特許-セルの外乱を低減するためにリーカ・デバイスをキャパシタ構成に組み込む方法、およびリーカ・デバイスを組み込むキャパシタ構成 図21
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-08-12
(45)【発行日】2022-08-22
(54)【発明の名称】セルの外乱を低減するためにリーカ・デバイスをキャパシタ構成に組み込む方法、およびリーカ・デバイスを組み込むキャパシタ構成
(51)【国際特許分類】
   H01L 27/1159 20170101AFI20220815BHJP
   H01L 27/11507 20170101ALI20220815BHJP
【FI】
H01L27/1159
H01L27/11507
【請求項の数】 15
(21)【出願番号】P 2020532568
(86)(22)【出願日】2018-11-28
(65)【公表番号】
(43)【公表日】2021-02-22
(86)【国際出願番号】 US2018062811
(87)【国際公開番号】W WO2019118178
(87)【国際公開日】2019-06-20
【審査請求日】2020-07-06
(31)【優先権主張番号】15/843,278
(32)【優先日】2017-12-15
(33)【優先権主張国・地域又は機関】US
(73)【特許権者】
【識別番号】595168543
【氏名又は名称】マイクロン テクノロジー,インク.
(74)【代理人】
【識別番号】100121083
【弁理士】
【氏名又は名称】青木 宏義
(74)【代理人】
【識別番号】100138391
【弁理士】
【氏名又は名称】天田 昌行
(74)【代理人】
【識別番号】100074099
【弁理士】
【氏名又は名称】大菅 義之
(74)【代理人】
【識別番号】100106851
【弁理士】
【氏名又は名称】野村 泰久
(72)【発明者】
【氏名】チャヴァン,アショニタ エー.
(72)【発明者】
【氏名】クック,ベス アール.
(72)【発明者】
【氏名】ナハール,マニュジ
(72)【発明者】
【氏名】ラマスワミ,ドゥライ ヴィシャーク ニルマル
【審査官】宮本 博司
(56)【参考文献】
【文献】特開2002-313954(JP,A)
【文献】米国特許出願公開第2017/0236828(US,A1)
【文献】特開2006-203128(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H01L 27/1159
H01L 27/11507
(57)【特許請求の範囲】
【請求項1】
装置を形成する方法であって、
支持用構造の中に延びる開口部を形成することと、
前記開口部下部電極材料内張りすることであって、各開口部内の前記下部電極材料は内側領域を有する上開き容器状下部電極を形成し、前記上開き容器状下部電極の各々の上面は前記支持用構造の上面よりも下方まで窪み、前記開口部は、前記上開き容器状下部電極の窪んだ前記上面よりも上方に露出された側壁領域を有する、ことと、
前記上開き容器状下部電極の各々の前記内側領域を狭めるように前記上開き容器状下部電極の前記内側領域絶縁材料内張りすることと、
前記上開き容器状下部電極の各々の狭められた前記内側領域内に上部電極を形成することであって、前記上部電極、前記絶縁材料、および前記上開き容器状下部電極の各々は共に、複数のキャパシタを形成する、ことと、
前記上部電極にわたって延びるとともに、前記上部電極を互いに結合するプレート材料を形成することと、
前記上開き容器状下部電極の各々を前記プレート材料に電気的に結合するリーカ・デバイスを形成することであって、前記リーカ・デバイスを形成することは、前記露出された側壁領域に沿って延びるようにリーカ・デバイス材料を形成することを含む、こと
を含む方法。
【請求項2】
前記絶縁材料は、強誘電性の絶縁材料である、請求項1に記載の方法。
【請求項3】
前記リーカ・デバイスは、Ge、Si、O、N、およびCのうちの1つ以上と組み合わせ、Ti、Ni、およびNbのうちの1つ以上を含む、請求項1に記載の方法。
【請求項4】
前記リーカ・デバイスは、連続して垂直に延びるセグメントを備える、請求項1に記載の方法。
【請求項5】
前記リーカ・デバイスは、不連続で垂直に延びるセグメントを備える、請求項1に記載の方法。
【請求項6】
前記リーカ・デバイス材料は、前記上開き容器状下部電極の各々の前記内側領域に沿って形成される、請求項1に記載の方法。
【請求項7】
前記リーカ・デバイスは、リーカ・デバイス材料を含んでおり、前記支持用構造は、第2の材料の上に第1の材料を備え、前記第1の材料と前記第2の材料の間の界面は、前記上開き容器状下部電極の各々の窪んだ前記上面よりも下にあり、
前記上部電極の形成後に、各前記キャパシタの上部領域を露出させたままにするように前記第1の材料を取り除くことであって、各前記キャパシタの露出された前記上部領域は、前記上開き容器状下部電極のうちの関連する1つの一部と、前記上開き容器状下部電極のうちの前記関連する1つの前記一部の上の前記絶縁材料の一部とを含む、露出された上部側壁領域を有する、ことと、
各前記キャパシタの前記露出された上部側壁領域に沿って延びるように前記リーカ・デバイス材料を形成することであって、各前記露出された上部側壁領域に沿った前記リーカ・デバイス材料は、前記上開き容器状下部電極のうちの前記関連する1つの前記一部に沿っておよび前記絶縁材料の前記一部に沿って延びる垂直に延びるリーカ・デバイスとして構成される、ことと、
前記キャパシタの上におよび前記キャパシタの前記上部側壁領域に沿ってあるように前記プレート材料を形成することであって、前記キャパシタの前記上部側壁領域に沿った前記プレート材料は、前記垂直に延びるリーカ・デバイスに直接対する、ことと、
をさらに含む、請求項1に記載の方法。
【請求項8】
支持用構造によって支持される水平に離間された上開き容器状下部電極であって、前記上開き容器状下部電極の上面は前記支持用構造の上面よりも下方にあり、前記支持用構造の垂直に延びる面は前記上開き容器状下部電極の前記上面よりも上方にある、上開き容器状下部電極と、
前記支持用構造の前記垂直に延びる面に沿った、および前記上開き容器状下部電極の内側領域内のリーカ・デバイス材料と、
前記リーカ・デバイス材料の上、および前記上開き容器状下部電極の前記内側領域内の絶縁材料であって、前記絶縁材料は、前記上開き容器状下部電極内上開き容器状絶縁構造として構成される、絶縁材料と、
前記上開き容器状絶縁構造の中に延びる上部電極であって、前記上部電極は、TiSiNおよびTiNのうちの一方または両方からなり、前記上部電極、前記上開き容器状絶縁構造、および前記上開き容器状下部電極は共に、複数のキャパシタを構成する、上部電極と、
前記上部電極にわたって延びるとともに、前記上部電極を互いに結合するプレート材料であって前記プレート材料は、前記上部電極とは異なる組成を含み、且つ、前記リーカ・デバイス材料に直接対しており、前記リーカ・デバイス材料は、前記上開き容器状下部電極を前記プレート材料に電気的に結合し、且つ、過剰電荷の少なくとも一部を前記上開き容器状下部電極から前記プレート材料へ放電するように構成される、プレート材料と
を備える装置。
【請求項9】
前記リーカ・デバイス材料は、Ge、Si、O、N、およびCのうちの1つ以上と組み合わせ、Ti、Ni、およびNbのうちの1つ以上を含む、請求項8に記載の装置。
【請求項10】
前記絶縁材料は、強誘電性の絶縁材料である、請求項8に記載の装置。
【請求項11】
装置を形成する方法であって、
持用構造の中に延びる開口部を形成することであって、前記支持用構造は前記開口部間に上面を有する、ことと、
前記開口部下部電極材料内張りすることであって、各開口部内の前記下部電極材料は内側領域を有する上開き容器状下部電極を形成し、各上開き容器状下部電極の上面は前記支持用構造の上面よりも下方に窪んでおり、前記開口部の各々は内部に収容された前記上開き容器状下部電極の窪んだ前記上面よりも上方に前記支持用構造の露出された垂直に延びる面を有する、ことと、
前記支持用構造の前記上面の上に、前記支持用構造の前記露出された垂直に延びる面に沿って、および前記上開き容器状下部電極の前記内側領域内にリーカ・デバイス材料を形成することと、
前記リーカ・デバイス材料の上に絶縁材料を形成することであって、前記絶縁材料は、前記上開き容器状下部電極の前記内側領域を狭めるように前記上開き容器状下部電極の前記内側領域内に延びる、ことと、
前記上開き容器状下部電極の狭められた前記内側領域内に上部電極を形成することであって、前記上部電極、前記絶縁材料、および前記上開き容器状下部電極は共に、複数のキャパシタを形成する、ことと、
前記上部電極にわたって延びるとともに、前記上部電極を互いに結合するプレート材料を形成することであって、前記プレート材料は前記リーカ・デバイス材料に直接対し、前記リーカ・デバイス材料は前記上開き容器状下部電極を前記プレート材料に電気的に結合し、且つ、過剰電荷の少なくとも一部を前記上開き容器状下部電極から前記プレート材料へ放電するように構成されること
を含む方法。
【請求項12】
前記絶縁材料は、強誘電性の絶縁材料である、請求項11に記載の方法。
【請求項13】
前記リーカ・デバイス材料は、Ge、Si、O、N、およびCのうちの1つ以上と組み合わせ、Ti、Ni、およびNbのうちの1つ以上を含む、請求項11に記載の方法。
【請求項14】
前記リーカ・デバイス材料を前記形成することは、
前記支持用構造の前記上面の上に、前記支持用構造の前記露出された垂直に延びる面に沿って、および前記上開き容器状下部電極の前記内側領域内に第1の組成物を堆積させることであって、前記第1の組成物は第1の伝導性を有する、ことと、
前記第1の組成物を化学的に改良して、前記第1の組成物を前記第1の伝導性よりも小さい第2の伝導性を有する第2の組成物に変換することと
を含む、請求項11に記載の方法。
【請求項15】
前記絶縁材料は、前記支持用構造の前記上面の上に、前記支持用構造の前記露出された垂直に延びる面に沿って、および前記上開き容器状下部電極の前記内側領域内に延びており、
前記上部電極を前記形成することは、
絶縁材料の上に上部電極材料を形成することであって、前記上部電極材料は、前記支持用構造の前記上面の上に、前記支持用構造の前記露出された垂直に延びる面に沿って、および前記上開き容器状下部電極の前記内側領域内に延び、前記上部電極材料、前記絶縁材料、前記リーカ・デバイス材料、および前記下部電極材料は共に、組立体を形成する、ことと、
前記支持用構造の前記上面の上から前記上部電極材料を取り除くように前記組立体の上面を研磨すること
を含む、請求項11に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
セルの外乱を低減するためにリーカ・デバイスをキャパシタ構成に組み込む方法、およびリーカ・デバイスを組み込むキャパシタ構成。
【背景技術】
【0002】
しばしば、コンピュータおよび他の電子システム(例えば、デジタル・テレビ、デジタル・カメラ、携帯電話など)は、情報を記憶するために1つまたは複数のメモリ・デバイスを有する。ますます、メモリ・デバイスは、より高密度の記憶容量を実現するためにサイズが減少している。密度の増加が実現されるときでも、消費者は、メモリ・デバイスが、メモリ・デバイスに記憶したデータについての高速アクセスおよび信頼性を維持しつつ、より少ない電力を使用することもしばしば要求する。
【0003】
メモリ・セル内のリークは、少なくとも、そうしたことがデータを確実に記憶することを難しくさせ、さもなければ電力を浪費させ得るという理由により問題になり得る。回路がますますより小さい寸法にスケール変更されるにつれて、リークは、ますます制御困難になり得る。
【0004】
望ましくないリークを減少させまたは防ぎさえさせる構成を開発するとともに、そのような構成を製造する方法を開発することが望ましい。
【図面の簡単な説明】
【0005】
図1】例示のキャパシタを製造する例示の方法の例示のプロセス段階における例示の組立体の概略断面図である。
図2】例示のキャパシタを製造する例示の方法の例示のプロセス段階における例示の組立体の概略断面図である。
図3】例示のキャパシタを製造する例示の方法の例示のプロセス段階における例示の組立体の概略断面図である。
図3A図3のプロセス段階における組立体の上面図である。
図4】例示のキャパシタを製造する例示の方法の例示のプロセス段階における例示の組立体の概略断面図である。
図5】例示のキャパシタを製造する例示の方法の例示のプロセス段階における例示の組立体の概略断面図である。
図6】例示のキャパシタを製造する例示の方法の例示のプロセス段階における例示の組立体の概略断面図である。
図7】例示のキャパシタを製造する例示の方法の例示のプロセス段階における例示の組立体の概略断面図である。
図8】例示のキャパシタを製造する例示の方法の例示のプロセス段階における例示の組立体の概略断面図である。
図9】例示のキャパシタを製造する例示の方法の例示のプロセス段階における例示の組立体の概略断面図である。
図10】例示のキャパシタを製造する例示の方法の例示のプロセス段階における例示の組立体の概略断面図である。いくつかの実施形態において、図10のプロセス段階は、図6のものに従い得る。
図11】例示のキャパシタを製造する例示の方法の例示のプロセス段階における例示の組立体の概略断面図である。いくつかの実施形態において、図10のプロセス段階は、図6のものに従い得る。
図12】例示のキャパシタを製造する例示の方法の例示のプロセス段階における例示の組立体の概略断面図である。いくつかの実施形態において、図12のプロセス段階は、図3のものに従い得る。
図13】例示のキャパシタを製造する例示の方法の例示のプロセス段階における例示の組立体の概略断面図である。いくつかの実施形態において、図12のプロセス段階は、図3のものに従い得る。
図14】例示のキャパシタを製造する例示の方法の例示のプロセス段階における例示の組立体の概略断面図である。いくつかの実施形態において、図12のプロセス段階は、図3のものに従い得る。
図15】例示のキャパシタを製造する例示の方法の例示のプロセス段階における例示の組立体の概略断面図である。いくつかの実施形態において、図12のプロセス段階は、図3のものに従い得る。
図16】例示のキャパシタを製造する例示の方法の例示のプロセス段階における例示の組立体の概略断面図である。いくつかの実施形態において、図12のプロセス段階は、図3のものに従い得る。
図17】例示のキャパシタを製造する例示の方法の例示のプロセス段階における例示の組立体の概略断面図である。いくつかの実施形態において、図17のプロセス段階は、図2ものに従い得る。
図18】例示のキャパシタを製造する例示の方法の例示のプロセス段階における例示の組立体の概略断面図である。いくつかの実施形態において、図17のプロセス段階は、図2ものに従い得る。
図19図16のものに代替する例示のプロセス段階における例示の組立体の概略断面図である。
図20】強誘電性キャパシタを備える例示のメモリ・アレイの概略図である。
図21】強誘電性キャパシタを備える例示のメモリ・セルの概略図である。
【発明を実施するための形態】
【0006】
いくつかの実施形態は、キャパシタの下部電極に沿った電荷蓄積を減少させるために、リーカ・デバイスの利用を含む。リーカ・デバイスは、下部電極を電導性プレートに結合することができる。電導性プレートは、キャパシタの上部電極に沿っていることができ、上部電極を互いに電気的に結合するために利用することができる。リーカ・デバイスは、下部電極と電導性プレートの間に問題となる短絡を与えずに、過剰電荷が下部電極から電導性プレートへ流出することを可能にするように合わせられた伝導性(または代わりに抵抗)を有し得る。
【0007】
ほとんどではないにしても、多くの主なメモリ・セルの外乱のメカニズムは、セル下部(CB:cell bottom)電極ノードにおけるポテンシャルの蓄積による。以下により詳細に論じられるように、この外乱のメカニズムは、強誘電性RAM(FERAM)にあてはまる。しかしながら、他のタイプの電子デバイスも開示した主題事項から利益を受け得る。
【0008】
一実施形態では、メモリ・アレイ内の各メモリ・セルは、単一のビットにおける「0」または「1」からなる2進値を表すように2つのデータ状態のうちの一方にプログラムされ得る。そのようなセルは、シングル・レベル・セル(SLC:Single-Level Cell)と呼ばれる場合がある。これらのタイプのセルに関する様々な動作は、半導体および関連技術において個別に知られている。
【0009】
メモリ・セルの配置にかかわらず、上で論じられた主な外乱のメカニズムは、異なる要因により生じ得る。例えば、セル下部-ノードの電荷は、プレートの不具合、アクセス・トランジスタのリーク、セル間相互作用、および/または他の要因などのいくつかの要因により生じ得る。メモリ・セル内の誘電体材料がかなり大きくリークする場合、セルの状態は、悪影響を受け得る。
【0010】
本明細書に記載された様々な実施形態では、リーカ・デバイスは、個々のメモリ・セルに関連したキャパシタの下部ノードにおけるポテンシャルのビルド・アップを防ぐために、メモリ・アレイに導入される。例示の実施形態は、図1図21を参照して説明される。
【0011】
図1図9は、リーカ・デバイスをキャパシタのアレイに組み込む第1の方法を説明するために利用される。
【0012】
図1を参照すると、組立体(すなわち、装置、構造物など)10は、基部12の上に構造14を備える。
【0013】
基部12は、半導体材料を含むことができ、例えば、単結晶シリコンを含み得る、それから本質的になり得る、またはそれからなり得る。基部12は、半導体基板と呼ばれ得る。用語「半導体基板」は、限定するものではないが(単独または他の材料を含む集合体のどちらかの)半導体ウェハ、および(単独または他の材料を含む集合体のどちらかの)半導体材料層などのバルク半導体材料を含む半導体材料を含む任意の構造物を意味する。用語「基板」は、限定するものではないが、上述した半導体基板を含む任意の支持用構造を指す。いくつかの応用では、基部12は、集積回路製造に関連した1つまたは複数の材料を含む半導体基板に対応し得る。そのような材料は、例えば、耐熱性の金属材料、バリア材料、拡散材料、絶縁体材料などのうちの1つまたは複数を含み得る。
【0014】
基部12と構造14の間に設けられたさらなる材料、構成要素などが存在し得ることを示すために基部12と構造14の間に間隙が示されている。
【0015】
構造14は、第2の材料18の上に第1の材料16を備え、第1および第2の材料は界面17に沿って互いに直に隣接するように示されている。第1の材料は、第2の材料に対して選択的にエッチング可能であり得る。例えば、いくつかの実施形態では、第1の材料16は、窒化ケイ素を含み得る、それから本質的になり得る、またはそれからなり得るとともに、第2の材料18は、二酸化ケイ素を含み得る、それから本質的になり得る、またはそれからなり得る。
【0016】
構造14は、第1の材料16の上面にわたって延びる上面15を有する。
【0017】
伝導性材料20は、第2の材料18の下部領域内に示される。伝導性材料20は、伝導性相互接続である。本明細書に記載された加工は、キャパシタ(例えば、図9に示されるキャパシタ)を形成し、伝導性材料20は、そのようなキャパシタの電極をさらなる回路(例えば、トランジスタ)と結合するために利用され得る。
【0018】
伝導性材料20は、任意の適切な組成物、または組成物の組合せを含むことができ、例えば、様々な金属(例えば、チタン、タングステン、コバルト、ルテニウム、ニッケル、白金など)、金属を含有する組成物(例えば、金属ケイ化物、金属窒化物、金属炭化物など)、および/または伝導的にドープされた半導体材料(例えば、伝導的にドープされたケイ素、伝導的にドープされたゲルマニウムなど)のうちの1つまたは複数のようなものである。
【0019】
例示した実施形態では、材料16および18が、均質であることが示されるが、他の実施形態では、材料16および18の一方または両方は、2種以上の組成物の異種の組合せであり得る。
【0020】
材料16は、任意の適切な厚さに形成されてもよく、いくつかの実施形態では、約100オングストローム(Å)から約500Åまでの範囲内の厚さに形成され得る。
【0021】
構造14は、構造がそこに形成されたキャパシタを最終的に支持することができるという点で「支持用構造」と呼ばれ得る。
【0022】
図2を参照すると、開口部22は、支持用構造14に形成される。開口部22は、材料16および18を通じて延び、伝導性材料20の上面を露出させる。開口部22は、任意の適切な加工で形成することができる。例えば、パターンのあるマスク(図示せず)が、支持用構造14の上に設けられ、開口部22の位置を定めるために利用されてもよく、そして、開口部22は、1つまたは複数の適切なエッチングを用いて支持用構造14の中に延ばされ得る。続いて、パターンのあるマスクは、図2の組立体を残すように取り除かれ得る。
【0023】
図3を参照すると、開口部22には、(下部電極材料と呼ばれ得る)電極材料24が内張りされる。電極材料24は、任意の適切な組成物または組合せの組合せを含むことができ、例えば、様々な金属(例えば、チタン、タングステン、コバルト、ルテニウム、ニッケル、白金など)、金属を含有する組成物(例えば、金属ケイ化物、金属窒化物、金属炭化物など)、および/または伝導的にドープされた半導体材料(例えば、伝導的にドープされたケイ素、伝導的にドープされたゲルマニウムなど)のうちの1つまたは複数のようなものである。いくつかの実施形態では、電極材料24は、窒化チタンを含み得る、それから本質的になり得る、またはそれからなり得る。
【0024】
電極材料24は、各開口部内に上開き容器状下部電極26として構成される。各下部電極は、上面27を有し、これは、支持用構造14の上面15より下まで窪まされる。
【0025】
各開口部22は、内部に収容された上開き容器状下部電極26の窪んだ上面27の上方に支持用構造14の露出された垂直に延びる面29を有する。例示した実施形態では、下部電極26の上面27は、第1および第2の材料16/18間の界面17の上方で延び、それに応じて、垂直に延びる面29は、第1の材料16だけを含む。
【0026】
容器状電極26は、内部に延びる内側領域28を有する。上から見るとき、電極26は、任意の適切な形状を有することができ、それに応じて内側領域28は、任意の適切な形状を有することができる。例えば、図3Aは、下部電極26が円形であるとともに円形の内側領域28を含む例示の応用における図3の加工段階における組立体10の上面図を示す。他の実施形態では、下部電極26は、例えば、楕円形形状、多角形形状などを含む他の形状を有してもよい。
【0027】
下部電極26は、任意の適切な加工を利用して形成され得る。例えば、いくつかの実施形態では、初めに、電極材料24は、支持用構造14の上面15にわたって延びるとともに、開口部22の内に延びるように形成することができる。続いて、過剰な材料24が、示された上開き容器状下部電極26として構成される残りの材料24を残すように1つまたは複数の適切なエッチングで取り除かれ得る。
【0028】
電極材料24は、任意の適切な厚さを有することができ、いくつかの実施形態では、約10Åから約200Åまでの範囲内の厚さを有することができる。
【0029】
図4を参照すると、下部電極26の内側領域28には、絶縁材料30が内張りされている。絶縁材料30は、上開き容器状下部電極26の内側領域28を狭める。
【0030】
絶縁材料30は、それが最終的にキャパシタ構成に利用されるので、キャパシタ絶縁材料と呼ばれ得る。キャパシタ絶縁材料の少なくとも一部は、強誘電性の絶縁材料を含んでよく、いくつかの実施形態では、キャパシタ絶縁材料の全体が強誘電性の絶縁材料である。
【0031】
強誘電性の絶縁材料は、任意の適切な組成物、または組成物の組合せを含むことができ、いくつかの例示の実施形態では、遷移金属酸化物、ジルコニウム、酸化ジルコニウム、ニオブ、酸化ニオブ、ハフニウム、酸化ハフニウム、チタン酸ジルコン酸鉛、およびチタン酸バリウム・ストロンチウムのうちの1つまたは複数を含むことができる。また、いくつかの例示の実施形態では、強誘電性の絶縁材料は、その中にドーパントを有することができ、これは、ケイ素、アルミニウム、ランタン、イットリウム、エルビウム、カルシウム、マグネシウム、ストロンチウム、および希土類元素のうちの1つまたは複数を含む。
【0032】
絶縁材料30は、任意の適切な厚さに形成することができ、いくつかの実施形態では、約30Åから約250Åまでの範囲内の厚さを有することができる。
【0033】
上部電極材料32は、絶縁材料30の上かつ容器状下部電極26の中に延びる狭まった内側領域28内に形成される。
【0034】
上部電極材料32は、任意の適切な組成物、または組成物の組合せを含むことができ、例えば、様々な金属(例えば、チタン、タングステン、ルテニウム、コバルト、ニッケル、白金など)、金属を含有する組成物(例えば、金属ケイ化物、金属窒化物、金属炭化物など)、および/または伝導的にドープされた半導体材料(例えば、伝導的にドープされたケイ素、伝導的にドープされたゲルマニウムなど)のうちの1つまたは複数数のようなものである。いくつかの実施形態では、電極材料32は、ケイ化モリブデン、窒化チタン、窒化チタン・シリコン(titanium silicon nitride)、ケイ化ルテニウム(ruthenium silicide)、ルテニウム、モリブデン、窒化タンタル、窒化タンタル・シリコン(tantalum silicon nitride)、およびタングステンのうちの1つまたは複数を含み得る、それから本質的になり得る、またはそれからなり得る。
【0035】
電極材料32は、任意の適切な厚さを有してもよく、いくつかの実施形態では、約10Åから約200Åまでの範囲内の厚さを有することができる。
【0036】
電極材料24および32は、いくつかの実施形態では、互いに同じ組成物を含んでよく、または互いに対して異なる組成物を含んでもよい。いくつかの実施形態では、電極材料24および32は共に、窒化チタンを含み得る、それから本質的になり得る、またはそれからなり得る。
【0037】
図5を参照すると、組立体10は、平坦化された上面33を形成するように平坦化(例えば、化学的機械研磨)を受ける。平坦化は、電極材料32を上部電極36にパターン付けし、絶縁材料30を上開き容器状絶縁構造34にパターン付けする。電極26および36は、それらの間の絶縁材料30と一緒に、複数のキャパシタ38を形成する。いくつかの実施形態では、キャパシタ38は、強誘電性キャパシタであり得る。
【0038】
図6を参照すると、第1の材料16(図5)は、キャパシタ38の上部側壁領域39を露出させるように取り除かれる。上部側壁領域39は、キャパシタ38の露出された部分37に沿っていると考えることができる。
【0039】
露出された上部側壁領域39は、絶縁材料30の部分(すなわち、セグメント)の下に下部電極26の部分(すなわち、セグメント)を備える。いくつかの実施形態では、露出された上部側壁領域39は、約100Åから約500Åまでの範囲内で高さHを有することができる。
【0040】
図7を参照すると、リーカ・デバイス材料40は、組立体10の上面にわたって形成され、リーカ・デバイス材料40は、キャパシタ38の上面に沿って、材料18の上面に沿って、およびキャパシタ38の上部側壁領域39に沿って延びる。
【0041】
リーカ・デバイス材料は、任意の適切な組成物、または組成物の組合せを含むことができる。いくつかの実施形態では、リーカ・デバイス材料40は、ゲルマニウム、ケイ素、酸素、窒素、および炭素のうちの1つまたは複数と組み合わせて、チタン、ニッケル、およびニオブのうちの1つまたは複数を含み得る、それから本質的になり得る、またはそれからなり得る。いくつかの実施形態では、リーカ・デバイス材料は、Si、Ge、SiN、TiSiN、TiO、TiN、NiO、NiON、およびTiONのうちの1つまたは複数を含み得る、それから本質的になり得る、またはそれからなり得るものであり、ただし、化学式は、特定の化学量論よりもむしろ主成分を示す。いくつかの実施形態では、リーカ・デバイス材料は、チタン、酸素、および窒素を含み得る、それから本質的になり得る、またはそれからなり得る。いくつかの実施形態では、リーカ・デバイス材料は、単独でまたは任意の適切な組合せで、アモルファスシリコン、一酸化ニオブ、シリコンリッチ窒化ケイ素などを含むことができる。
【0042】
いくつかの実施形態では、リーカ・デバイス材料は、約2Åから約20Åまでの範囲内の厚さを有する連続層であり得る。いくつかの実施形態では、リーカ・デバイス材料は、約6Åから約15Åまでの範囲内の厚さを有する連続層であり得る。リーカ・デバイス材料40の厚さは、リーカ・デバイス材料の水平に延びるセグメント41に沿った垂直厚さに対応するとともに、リーカ・デバイス材料の垂直に延びるセグメント43に沿った水平厚さに対応することに留意されたい。
【0043】
図8を参照すると、リーカ・デバイス材料40は、スペーサ(すなわち、非等方性)エッチングを用いて垂直に延びるリーカ・デバイス44にパターン付けされる。リーカ・デバイス44は、下部電極26と電気的に結合され、示された実施形態では、下部電極26に直接接触する。各リーカ・デバイス44は、キャパシタ38の上部側壁領域39に関連した下部電極材料24のセグメント、および絶縁材料30のセグメントに沿って延びる。
【0044】
図9を参照すると、プレート材料46は、キャパシタ38の上部電極36にわたって延びるとともに、上部電極を互いに電気的に結合するように形成される。プレート材料46は、キャパシタ38の上部電極36に直接対するとともに、垂直に延びるリーカ・デバイス44に直接対する。
【0045】
プレート材料46は、任意の適切な電気的に伝導性の材料を含むことができ、例えば、様々な金属(例えば、チタン、タングステン、コバルト、ニッケル、ルテニウム、白金など)、金属を含有する組成物(例えば、金属ケイ化物、金属窒化物、金属炭化物など)、および/または伝導的にドープされた半導体材料(例えば、伝導的にドープされたケイ素、伝導的にドープされたゲルマニウムなど)のうちの1つまたは複数のようなものである。プレート材料46は、上部電極36とは何らか異なる組成物を含むことができる。例えば、いくつかの実施形態では、上部電極36は、TiSiNおよび/またはTiN(ただし、化学式は、特定の化学量論ではなく主な組成物をリストにする)を含み得、それから本質的になり得、またはそれからなり得、ならびにプレート材料46は、タングステンを含み得る、それから本質的になり得る、またはそれからなり得る。
【0046】
リーカ・デバイス44は、任意の過剰電荷の少なくとも一部を下部電極26からプレート材料46へ放電することを可能にするために、キャパシタ38の下部電極26をプレート材料46と電気的に結合する。いくつかの実施形態では、リーカ・デバイス44の電気抵抗は、リーカ・デバイス44が、低い十分な伝導性(例えば、高い十分な抵抗)を有しつつ、適切な伝導性を下部電極26から過剰電荷を取り除くように合わされ、それによってリーカ・デバイス44は、プレート材料46への下部電極26を望ましくなく電気的に短絡させない。
【0047】
いくつかの実施形態では、キャパシタ38は、キャパシタを適切な回路構成要素と結合することによって(例えば、強誘電性のメモリ・セルのような)メモリ・セル50に組み込むことができる。例えば、トランジスタ48は、伝導性相互接続20を介して下部電極26に結合されるように、図9に概略的に示されている。トランジスタ48、および/または他の適切な構成要素は、任意の適切なプロセス段階で製造することができる。例えば、いくつかの実施形態では、トランジスタ48は、図1の例示したプロセス段階の前の加工段階で製造することができる。
【0048】
メモリ・セル50は、メモリ・アレイの一部とすることができ、例えば、FeRAM(強誘電性ランダム・アクセス・メモリ)アレイのようなものである。
【0049】
いくつかの実施形態では、リーカ・デバイス44は、メモリ・セル50内の下部電極26を電導性プレート材料46に結合する抵抗性相互接続であると考えられ得る。リーカ・デバイスがあまりにリークしやすい場合、1つまたは複数のメモリ・セルは、セル間の外乱を受け得る。リーカ・デバイス44が十分にはリーク(伝導)しやすくない場合、下部電極26からの過剰電荷は、流出されない。当業者は、所与のメモリ・アレイのためのリーカ・デバイス44に必要な抵抗を計算するやり方を認識するであろう。いくつかの実施形態では、リーカ・デバイス44は、約0.1メガオームから約5メガオームまでの範囲内の抵抗を有し得る。リーカ・デバイス44に適切な抵抗の決定を行うときに、隣接したメモリ・セル間の分離、メモリ・セル間で使用される誘電体材料、メモリ・セルの物理的寸法、メモリ・セル内に置かれる電荷量、メモリ・アレイのサイズ、メモリ・アレイによって実行される動作の周波数などのような要因が考慮され得る。
【0050】
図8および図9の実施形態は、キャパシタ38の上部側壁領域39に沿って垂直に延びるセグメントだけを備えるようなリーカ・デバイス44を示す。他の実施形態では、リーカ・デバイス44は、他の構成を有することができる。例えば、図10は、図8のプロセス段階に代わるプロセス段階におけるおよび図7のものに従い得る組立体10aを示す。組立体10aは、リーカ・デバイス44aとして構成されたリーカ・デバイス材料40を含み、そのようなリーカ・デバイス構造の各々は、材料18の上面に沿った水平セグメント51、およびキャパシタ38の上部側壁領域39に沿った垂直セグメント53を備える。図11は、図9を参照して上述したメモリ・セルに類似するメモリ・セル50に組み込まれるリーカ・デバイス44aを示す。
【0051】
リーカ・デバイスをメモリ・セルに組み込む別の例示のプロセスが、図12図16を参照して説明される。
【0052】
図12を参照すると、組立体10bが、図3のプロセス段階に従い得るプロセス段階において示される。組立体10bは、内部に延びる開口部22を有する支持用構造14を備えるとともに、開口部22の下部内に上開き容器状下部電極26を備える。材料56は、支持用構造14の上面15の上にかつ開口部22内に堆積される。材料56は、開口部22内で支持用構造の垂直に延びる面29に沿って延びる。材料56は、最終的にリーカ・デバイス材料に変換され前駆体であり、所望のリーカ・デバイス材料に変換されるのに適した任意の組成物を含み得る。いくつかの実施形態では、材料56は、第1の組成物と呼ばれ得る。いくつかの実施形態では、そのような第1の組成物は、窒化チタンを含み得る、それから本質的になり得る、またはそれからなり得る。
【0053】
図13を参照すると、第1の組成物56(図12)は、第1の組成物をリーカ・デバイス材料40に対応する第2の組成物に変換するように化学的に改良される。いくつかの実施形態では、化学的改良は、第1の組成物内の伝導性を下げ、これによって第1の組成物をリーカ・デバイス材料40に変換することを含み得る。化学的改良は、任意の適切な条件を利用することができる。例示した実施形態では、化学的改良は、組立体10bを酸化剤58に露出させることを含み、したがって、材料56をリーカ・デバイス材料40に変換するために、材料56(図12)の酸化を含む。酸化剤は、例えば、オゾン、過酸化水素、二原子酸素などのうちの1つまたは複数を含む任意の適切な酸化剤であり得る。いくつかの実施形態では、図12の第1の組成物56は、窒化チタンを含み、それから本質的になり、またはそれからなり、および図13のリーカ・デバイス材料40は、TiON(ただし、化学式は、特定の化学量論よりもむしろ主成分を示す)を含み、それから本質的になり、またはそれからなる。
【0054】
図12および図13の例示した実施形態は、第1の組成物56が堆積され、その後にリーカ・デバイス材料40に変換されるマルチステップ・プロセスを利用するリーカ・デバイス材料40を形成するが、他の実施形態では、図13のリーカ・デバイス材料40は、支持用構造14の上面15にわたるおよび開口部22内のリーカ・デバイス材料の単なる堆積で形成することができる。リーカ・デバイス材料の形成に利用される方法にもかかわらず、図13のリーカ・デバイス材料40は、図7のリーカ・デバイス材料40を参照して上述した組成物のいずれかを含むことができる。
【0055】
図13のリーカ・デバイス材料40は、容器状下部電極26の内側領域28内を延びるとともに、支持用構造14の側壁面29(そのような側壁面29は、開口部22内かつ下部電極26の最上面27上方にある)に沿っても延びる。リーカ・デバイス材料40は、(図示の通り)連続層であり得る、または不連続であり得る。いくつかの実施形態では、リーカ・デバイス材料40は、約2Åから約20Åまでの範囲内の厚さを有する連続層である。いくつかの実施形態では、リーカ・デバイス材料40は、約6Åから約15Åまでの範囲内の厚さを有する連続層であり得る。
【0056】
図14を参照すると、絶縁材料30は、リーカ・デバイス材料40の上に形成され、上部電極材料32は、絶縁材料30上に形成されている。材料30および32は、図4に関して上で論じた同じ組成物を含み得る。絶縁材料30は、上開き容器状下部電極26の内側領域28内に延び、そのような内側領域を狭め、上部電極材料32は、狭まった内側領域の中に延びる。
【0057】
図15を参照すると、組立体10bは、例えば、化学的機械研磨などの平坦化(すなわち、研磨条件)にかけられる。そのようなものは、平坦化された上面33を形成する。平坦化は、電極材料32を上部電極36にパターン付けし、絶縁材料30を上開き容器状絶縁構造34にパターン付けする。電極26および36は、それらの間の材料40および30と共に、複数のキャパシタ38を形成する。いくつかの実施形態では、キャパシタ38は、強誘電性キャパシタであり得る。
【0058】
図16を参照すると、プレート材料46は、平坦化された上面33に沿って延びるように形成される。プレート材料46は、キャパシタ38の上部電極36を互いに電気的に結合する。プレート材料46は、リーカ・デバイス材料40に直接対しており、したがって、リーカ・デバイス材料40は、下部電極36をプレート材料46に電気的に結合することができる。図16のリーカ・デバイス材料40は、過剰電荷の少なくとも一部を下部電極26からプレート材料46へ放電するように構成された適切な組成物および寸法を有するように構成されてもよい。
【0059】
いくつかの実施形態では、図16の組立体10bは、支持用構造14によって支持される水平に離間された上開き容器状下部電極26を備えると考えられ得る。支持用構造14は、下部電極の上面27の上方に上面33を有する。支持用構造の垂直に延びる面29は、下部電極の上面27から支持用構造の上面33へ、およびプレート材料46の下面47へ延びる。
【0060】
リーカ・デバイス材料40は、支持用構造14の垂直に延びる面29に沿って、およびさらに容器状下部電極26の内側領域28内で延びる。例示した実施形態では、リーカ・デバイス材料40は、下部電極26の内側領域を内張りし、下部電極に直接対する。
【0061】
絶縁材料30は、リーカ・デバイス材料40の上に、および容器状下部電極26の内側領域28内にある。絶縁材料30は、上開き容器状絶縁構造34として構成されている。
【0062】
上部電極36は、容器状絶縁構造34の中に延びる。
【0063】
キャパシタ38は、電極26および36を、それらの間の絶縁材料30と共に備える。いくつかの実施形態では、そのようなキャパシタは、強誘電性キャパシタであり得る。キャパシタ38は、(図示のように)相互接続20を通じてトランジスタ48と結合することができ、メモリ・セル50bに組み込むことができる。そのようなメモリ・セルは、メモリ・アレイ52b内の複数のほぼ同一のメモリ・セルに対応し得る(ただし、用語「ほぼ同一」は、製造および測定の妥当な許容範囲内で同一を意味する)。3つのメモリ・セル50bが示されているが、メモリ・アレイは、任意の適切な個数のメモリ・セル50bを備えてもよく、いくつかの実施形態では、数百個、数千個、数百万個、数十億個などのほぼ同一のメモリ・セルを備えてもよいことを理解されたい。
【0064】
プレート材料46は、キャパシタ38の上部電極36にわたって延び、上部電極を互いに結合する。プレート材料46も、リーカ・デバイス材料40の上面に直接対する。リーカ・デバイス材料は、下部電極26とプレート材料46の間に望ましくない電気的な短絡を生じさせずに、そのような材料が過剰電荷の少なくとも一部を下部電極26からプレート材料46へ放電するように適切な伝導性を有するように構成され得る。
【0065】
図13の例示した実施形態は、第1の材料16と第2の材料18の間で界面17の上方に下部電極26の上面27を有する。したがって、垂直に延びる面29は、第1の材料16にのみ沿っている。図13は、第1の材料16と第2の材料18の間の界面17が下部電極26の上面27にまたはその下方にある一実施形態の一例を示す。他の実施形態では、界面17は、図17および図18を参照して説明されるように下部電極の上面の上にあり得る。
【0066】
図17を参照すると、組立体10cは、図3を参照して上述したものに類似するプロセス段階で示されている。図17の実施形態は、組立体10cの下部電極26は界面17の下に上面27を有し、一方、図3の組立体10に示された下部電極26は界面17の上方に上面27を有するという点で、図3のものとは異なる。
【0067】
図18を参照すると、組立体10cは、図16のものに類似する加工段階で示されている。組立体10cは、アレイ52c内にメモリ・セル50cを備える。メモリ・セル50cは、図16のメモリ・セル50bに類似する。しかしながら、下部電極26の上面27は、材料16と材料18の間で界面17の下にあるという点で違いがある。従って、垂直に延びる面29は、材料16に沿って、およびさらに材料18の上部領域に沿って延びる。いくつかの実施形態では、材料16および18は、それぞれ窒化ケイ素および二酸化ケイ素を備える。そのような実施形態では、図16の構成は、支持材料14の垂直に延びる面29の材料16の窒化ケイ素に沿ってのみ延びるリーカ・デバイス材料40を有するのに対して、図18の構成は、材料16の窒化ケイ素と材料18の二酸化ケイ素の両方に沿って延びるリーカ・デバイス材料40を有する。
【0068】
図1図18の上述の各実施形態に示されたリーカ・デバイス材料40は、連続層である。他の実施形態では、リーカ・デバイス材料は、不連続層であってもよい。例えば、図19は、図16の組立体10bに類似する組立体10dを示すが、リーカ・デバイス材料40が不連続膜である。リーカ・デバイス材料40を通じて延びる開口部は、とても小さくてもよく、いくつかの実施形態では、ピンホール開口部であり得る。図10dの組立体は、メモリ・セル50dに組み込まれたキャパシタ38を有して示されており、これは、メモリ・アレイ52dによって備えられる。
【0069】
上述したメモリ・アレイ(例えば、図9のメモリ・アレイ52、図16のメモリ・アレイ52bなど)は、強誘電性メモリ・アレイとすることができ、任意の適切な構成を有してもよい。例示の強誘電性メモリ・アレイ52は、図20を参照して説明される。メモリ・アレイは、複数のほぼ同一の強誘電性キャパシタ38を含む。ワード線70は、メモリ・アレイの行に沿って延び、デジット線72は、メモリ・アレイの列に沿って延びる。各キャパシタ38は、ワード線およびデジット線の組合せを利用して一意的にアドレス指定されるメモリ・セル50内にある。ワード線70は、ドライバ回路76へ延び、デジット線72は、検出回路78へ延びる。いくつかの応用では、メモリ・アレイ52は、強誘電性ランダム・アクセス・メモリ(FeRAM)として構成されてもよい。
【0070】
メモリ・セル50は、強誘電性キャパシタと組み合わせてトランジスタ48を備えることができる。例えば、いくつかの応用では、各メモリ・セル50は、図21に示されるように、強誘電性キャパシタ38と組み合わせてトランジスタ48を備えることができる。メモリ・セル56は、ワード線70およびデジット線72と結合されて示されている。また、キャパシタ38の電極の一方は、プレート材料46を備えるプレート線と結合されて示されている。プレート線は、強誘電性キャパシタ38の動作状態を制御するために、ワード線70と組み合わせて利用され得る。
【0071】
上で論じた構造は、電子システムに組み込むことができる。そのような電子システムは、例えば、メモリ・モジュール、デバイス・ドライバ、電力モジュール、通信モジュール、プロセッサ・モジュール、および応用特有のモジュールに使用することができ、多層、マルチチップ・モジュールを含むことができる。電子システムは、例えば、カメラ、無線デバイス、ディスプレイ、チップ・セット、セット・トップ・ボックス、ゲーム、照明、ビークル、時計、テレビ、携帯電話、パーソナル・コンピュータ、自動車、工業用制御システム、航空機等などの広範のシステムのいずれかであり得る。
【0072】
別段の定めがない限り、本明細書に記載された様々な材料、物質、組成物などは、例えば、原子層堆積(ALD)、化学気相成長(CVD)、物理気相成長(PVD)などを含む現在知られているまたはこれから開発される任意の適切な方法を用いて形成することができる。
【0073】
用語「誘電性」および「絶縁性」は、絶縁性電気特性を有する材料を説明するために利用され得る。これらの用語は、本開示において同義とみなされる。いくつかの例における用語「誘電性」、および他の例における用語「絶縁性」(または「電気的に絶縁」)の利用は、添付の特許請求の範囲内の先行詞を簡単にするために本開示の範囲内で言い回しの変形与えるものであり得、何らかのかなり大きな化学的または電気的な差異を示すために利用されない。
【0074】
図面における様々な実施形態の特定の配向は、例示のためのものに過ぎず、実施形態は、一部の応用では、示された配向に対して回転されてもよい。本明細書に与えられる説明、および添付の特許請求の範囲は、構造が図面の特定の配向にある、またはそのような配向に対して回転されているかにかかわらず、様々な特徴間に記載された関係を有する任意の構造に関係する。
【0075】
図面を簡単にするために、別段示されていない限り、添付図面の断面図は、断面の平面内の特徴だけを示し、断面の平面の背後の材料を示さない。
【0076】
構造が、別の構造「上に(on)」または「に対して(against)」と上で言及されているとき、それは、直接他の構造上にあってもよく、または介在構造が存在することもできる。対照的に、構造が、別の構造「の直接上に」または「に直接対して」と呼ばれるとき、介在構造は存在しない。
【0077】
構造(例えば、層、材料など)は、この構造が下にある基部(例えば、基板)から概して上向きに延びることを示すために、「垂直に延びる」と呼ばれる場合がある。垂直に延びる構造は、基部の上面に対してほぼ直角に延びていても、そうでなくてもよい。
【0078】
いくつかの実施形態は、装置を形成する方法を含む。開口部は、支持用構造の中に延びるように形成される。開口部には、下部電極材料が内張りされている。各開口部内の下部電極材料は、内側領域を有する上開き容器状下部電極として構成されている。各上開き容器状下部電極の上面は、支持用構造の上面の下方に窪んでいる。上開き容器状下部電極の内側領域には、上開き容器状下部電極の内側領域を狭めるように絶縁材料が内張りされている。上部電極は、上開き容器状下部電極の狭まった内側領域内に形成される。上部電極、絶縁材料、および上開き容器状下部電極は共に、複数のキャパシタを形成する。プレート材料は、上部電極にわたって延びるようにおよび上部電極を互いに結合するように形成される。リーカ・デバイスは、下部電極をプレート材料に電気的に結合するように形成される。
【0079】
いくつかの実施形態は、装置を形成する方法を含む。開口部は、支持用構造の中に延ばされる。支持用構造は、開口部間に上面を有する。開口部は、下部電極材料が内張りされている。各開口部内の下部電極材料は、内側領域を有する上開き容器状下部電極として構成されている。各上開き容器状下部電極の上面は、支持用構造の上面の下方に窪んでいる。各開口部は、内部に収容された上開き容器状下部電極の窪んだ上面の上方に支持用構造の露出された垂直に延びる面を有する。リーカ・デバイス材料は、支持用構造の上面の上に、支持用構造の露出された垂直に延びる面に沿って、および上開き容器状下部電極の内側領域内に形成される。絶縁材料は、リーカ・デバイス材料の上に形成される。絶縁材料は、上開き容器状下部電極の内側領域を狭めるように上開き容器状下部電極の内側領域内に延びる。上部電極は、上開き容器状下部電極の狭まった内側領域内に形成される。上部電極、絶縁材料、および上開き容器状下部電極は共に、複数のキャパシタを形成する。プレート材料は、上部電極にわたって延びるようにおよび上部電極を互いに結合するように形成される。プレート材料は、リーカ・デバイス材料に直接対する。リーカ・デバイス材料は、下部電極をプレート材料に電気的に結合し、過剰電荷の少なくとも一部を上開き容器状下部電極からプレート材料へ放電するように構成されている。
【0080】
いくつかの実施形態は、支持用構造によって支持された水平に離間された上開き容器状下部電極を有する装置を含む。上開き容器状下部電極の上面は、支持用構造の上面の下方にある。支持用構造の垂直に延びる面は、上開き容器状下部電極の上面の上方にある。リーカ・デバイス材料は、支持用構造の垂直に延びる面に沿って、および上開き容器状下部電極の内側領域内にある。絶縁材料は、リーカ・デバイス材料の上、および上開き容器状下部電極の内側領域内にある。絶縁材料は、上開き容器状下部電極内で上開き容器状絶縁構造として構成される。上部電極は、上開き容器状絶縁構造の中に延びる。上部電極、上開き容器状絶縁構造、および上開き容器状下部電極は共に、複数のキャパシタによって構成される。プレート材料は、上部電極にわたって延び、上部電極を互いに結合する。プレート材料は、リーカ・デバイス材料に直接対する。リーカ・デバイス材料は、下部電極をプレート材料に電気的に結合し、過剰電荷の少なくとも一部を上開き容器状下部電極からプレート材料へ放電するように構成されている。
図1
図2
図3
図3A
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14
図15
図16
図17
図18
図19
図20
図21