(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-08-15
(45)【発行日】2022-08-23
(54)【発明の名称】電源制御装置
(51)【国際特許分類】
H02M 3/28 20060101AFI20220816BHJP
【FI】
H02M3/28 H
(21)【出願番号】P 2018175074
(22)【出願日】2018-09-19
【審査請求日】2021-08-19
(73)【特許権者】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】110001933
【氏名又は名称】特許業務法人 佐野特許事務所
(72)【発明者】
【氏名】佐藤 好則
(72)【発明者】
【氏名】名手 智
【審査官】麻生 哲朗
(56)【参考文献】
【文献】特開2004-304885(JP,A)
【文献】特開2010-081749(JP,A)
【文献】特開2014-112996(JP,A)
(58)【調査した分野】(Int.Cl.,DB名)
H02M 3/28
(57)【特許請求の範囲】
【請求項1】
スイッチング電源の制御主体となる電源制御装置であって、
負荷に応じて出力スイッチの最小オン幅を設定する最小オン幅設定部を有
し、
前記最小オン幅設定部は、
前記負荷に応じた傾きで変化する第1電圧を生成する第1電圧生成部と、
所定の第2電圧を生成する第2電圧生成部と、
前記第1電圧と前記第2電圧を比較することにより最小オン幅設定信号を生成するコンパレータと、
を含み、
前記第1電圧生成部は、
その両端間電圧が前記第1電圧として出力されるキャパシタと、
前記負荷に応じて前記キャパシタの充電電流を生成する充電電流生成部と、
前記出力スイッチのオンタイミングで前記キャパシタを放電する放電スイッチと、
を含む、電源制御装置。
【請求項2】
前記最小オン幅設定部は、前記負荷が軽いほど前記最小オン幅を大きくする
、請求項1に記載の電源制御装置。
【請求項3】
前記充電電流生成部は、
前記負荷に応じてオン/オフされる第1電流を生成する第1電流源と、
常にオンされる第2電流を生成する第2電流源と、
を含み、
前記第1電流と前記第2電流を足し合わせて前記充電電流を生成する
、請求項1又は2に記載の電源制御装置。
【請求項4】
前記充電電流生成部は、前記負荷への直流出力電圧とその目標値との差分値に応じた出力検出信号を電流信号に変換し、前記電流信号を前記充電電流として出力する
、請求項1又は2に記載の電源制御装置。
【請求項5】
前記充電電流生成部は、
電圧信号である前記出力検出信号を前記電流信号に変換する電圧/電流変換部と、
前記電流信号をミラーして前記充電電流を生成するカレントミラーと、
を含む
、請求項4に記載の電源制御装置。
【請求項6】
前記スイッチング電源は、絶縁型であり、前記最小オン幅が大きいほど前記出力スイッチに流れる一次電流のピーク電流値が引き上げられる
、請求項1~5のいずれか一項に記載の電源制御装置。
【請求項7】
請求項1~
6のいずれか一項に記載の電源制御装置と、
前記電源制御装置により制御されるスイッチング出力段と、
を有する
、スイッチング電源。
【請求項8】
請求項
7に記載のスイッチング電源と、
前記スイッチング電源から電力供給を受けて動作する負荷と、
を有する
、電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書中に開示されている発明は、電源制御装置に関する。
【背景技術】
【0002】
従来より、絶縁型スイッチング電源の制御主体として、電源制御装置(いわゆる電源IC)が広く一般に用いられている。
【0003】
なお、上記に関連する従来技術の一例としては、特許文献1を挙げることができる。
【先行技術文献】
【特許文献】
【0004】
【発明の概要】
【発明が解決しようとする課題】
【0005】
しかしながら、従来の電源制御装置では、軽負荷時や無負荷時の消費電力低減について更なる改善の余地があった。
【0006】
本明細書中に開示されている発明は、本願の発明者らにより見出された上記の課題に鑑み、軽負荷時や無負荷時の消費電力を低減することのできる電源制御装置を提供することを目的とする。
【課題を解決するための手段】
【0007】
本明細書中に開示されている電源制御装置は、スイッチング電源の制御主体であって、負荷に応じて出力スイッチの最小オン幅を設定する最小オン幅設定部を有する。
【0008】
なお、本発明のその他の特徴、要素、ステップ、利点、及び、特性については、以下に続く実施形態の詳細な説明やこれに関する添付の図面によって、さらに明らかとなる。
【発明の効果】
【0009】
本明細書中に開示されている発明によれば、軽負荷時や無負荷時の消費電力を低減することのできる電源制御装置を提供することが可能となる。
【図面の簡単な説明】
【0010】
【
図1】絶縁型スイッチング電源を備えた電子機器の全体構成を示す図
【
図3】電源ICにおける動作モード切替の条件を示す図
【
図4】電源ICにおける動作モード切替の一例を示すタイミングチャート
【
図5】コントローラの第1構成例(動作モード切替に関連する部分)を示す図
【
図6】軽負荷モードにおける電源ICの内部動作状態を示す図
【
図7】軽負荷モードにおけるピーク電流制御の一例を示すタイミングチャート
【
図8】無負荷モードにおける電源ICの内部動作状態を示す図
【
図9】無負荷モードにおけるピーク電流制御の一例を示すタイミングチャート
【
図10】コントローラの第2構成例(バースト制御に関連する部分)を示す図
【
図11】無負荷モードにおけるバースト制御の一例を示すタイミングチャート
【
図14】最小オン幅の切替によるピーク電流制御の一例を示すタイミングチャート
【
図16】最小オン幅切替動作の一例を示すタイミングチャート
【発明を実施するための形態】
【0011】
<絶縁型スイッチング電源>
図1は、絶縁型スイッチング電源を備えた電子機器の全体構成を示す図である。本構成例の電子機器Xは、絶縁型スイッチング電源1と、絶縁型スイッチング電源1から電力供給を受けて動作する負荷2と、を有する。
【0012】
絶縁型スイッチング電源1は、一次回路系1p(GND1系)と二次回路系1s(GND2系)との間を電気的に絶縁しつつ、商用交流電源PWから一次回路系1pに供給される交流入力電圧Vac(例えばAC85~265V)を所望の直流出力電圧Vo(例えばDC10~30V)に変換して、二次回路系1sの負荷2に供給する手段であり、整流部10と、DC/DC変換部20と、を含む。
【0013】
整流部10は、交流入力電圧Vacから直流入力電圧Vi(例えばDC120~375V)を生成してDC/DC変換部20に供給する回路ブロックであり、フィルタ11と、ダイオードブリッジ12と、キャパシタ13及び14とを含む。フィルタ11は、交流入力電圧Vacからノイズやサージを除去する。ダイオードブリッジ12は、交流入力電圧Vacを全波整流して直流入力電圧Viを生成する。キャパシタ13は、交流入力電圧Vacの高調波ノイズを除去する。キャパシタ14は、直流入力電圧Viを平滑化する。なお、整流部10の前段には、フューズなどの保護素子を設けてもよい。また、絶縁型スイッチング電源1に直流入力電圧Viが直接供給される場合には、整流部10を割愛することも可能である。
【0014】
DC/DC変換部20は、直流入力電圧Viから所望の直流出力電圧Voを生成して負荷2に供給する回路ブロックであり、電源IC100と、これに外付けされる種々のディスクリート部品(トランスTR、抵抗R1~R8、キャパシタC1~C4、ダイオードD1~D4、Nチャネル型MOS[metal oxide semiconductor]電界効果トランジスタN1、発光ダイオードLED、フォトトランジスタPT、並びに、シャントレギュレータREG)と、を含む。
【0015】
トランスTRは、一次回路系1pと二次回路系1sとの間を電気的に絶縁しつつ互いに逆極性で磁気結合された一次巻線L1(巻数Np)と二次巻線L2(巻数Ns)を含む。また、トランスTRは、電源IC100の電源電圧Vccを生成するための手段として、一次回路系1pに設けられた補助巻線L3(巻数Nd)を含む。
【0016】
一次巻線L1の第1端は、直流入力電圧Viの印加端(=ダイオードブリッジ12の出力端)に接続されている。一次巻線L11の第2端は、トランジスタN1のドレインに接続されている。二次巻線L2の第1端は、ダイオードD4のアノードに接続されている。二次巻線L2の第2端は、二次回路系1sの接地端GND2に接続されている。
【0017】
なお、巻数Np及びNsについては、所望の直流出力電圧Voが得られるように任意に調整すればよい。例えば、巻数Npが多いほど又は巻数Nsが少ないほど直流出力電圧Voは低くなり、逆に、巻数Npが少ないほど又は巻数Nsが多いほど直流出力電圧Voは高くなる。
【0018】
電源IC100は、一次回路系1pに設けられた半導体集積回路装置であり、絶縁型スイッチング電源1(特にDC/DC変換部20)の制御主体となる電源制御装置に相当する。なお、電源IC100は、装置外部との電気的な接続を確立するための手段として、外部端子T1~T8を備えている。もちろん、電源IC100には上記以外の外部端子を設けても構わない。
【0019】
外部端子T1(補助巻線モニタ/外部ラッチ停止端子)は、抵抗R1と抵抗R2との接続ノード(=モニタ電圧Vmの印加端)に接続されている。なお、抵抗R1及びR2は、補助巻線L3の第1端(=誘起電圧Vpの印加端に相当)と第2端(=一次回路系1pの接地端GND1)との間に直列接続されている。このように接続された抵抗R1及びR2は、相互間の接続ノードから、補助巻線L3の誘起電圧Vpに応じたモニタ電圧Vm(={R2/(R1+R2)}×Vp)を出力する分圧部として機能する。
【0020】
ここで、トランジスタN1のオン期間における誘起電圧Vpの電圧値をVponとし、トランジスタN1のオフ期間における誘起電圧Vpの電圧値をVpoffとした場合、Vpon≒-Vi×(Nd/Np)となり、Vpoff≒Vo×(Nd/Ns)となる。
【0021】
つまり、電圧値Vponは、直流入力電圧Viに応じて変動し、電圧値Vpoffは、直流出力電圧Voに依存して変動する。従って、例えば、トランジスタN1のオフ期間において、誘起電圧Vpに応じたモニタ電圧Vmを監視することにより、直流出力電圧Voの過電圧保護を掛けたり、直流出力電圧Voに応じた動作モード切替(詳細は後述)を行ったりすることが可能となる。
【0022】
このように、上記の回路要素群(TR、及び、R1~R2)は、直流出力電圧Voの絶対値に応じたモニタ電圧Vm(=第1出力検出信号に相当)を生成する第1出力検出部として機能する。
【0023】
外部端子T2(=帰還信号入力端子)は、フォトトランジスタPTのコレクタとキャパシタC1の第1端に接続されている。フォトトランジスタPTのエミッタとキャパシタC1の第2端は、いずれも接地端GND1に接続されている。なお、フォトトランジスタPTは、二次回路系1sに設けられた発光ダイオードLEDと共にフォトカプラとして機能し、発光ダイオードLEDからの光信号に応じた帰還電流Ifbを生成する。
【0024】
外部端子T3(=一次電流センス端子)は、トランジスタN1のソース及びバックゲートと抵抗R3の第1端に接続されている。抵抗R3の第2端は、接地端GND1に接続されている。なお、抵抗R3は、トランジスタN1に流れる一次電流Ipをセンス電圧Vcs(=Ip×R3)として検出するためのセンス抵抗として機能する。
【0025】
外部端子T4(=接地端子)は、接地端GND1に接続されている。
【0026】
外部端子T5(=外付けMOSドライブ端子)は、トランジスタN1のゲートに接続されており、ゲート信号G1を外部出力する。トランジスタN1は、直流入力電圧Viの印加端から一次巻線L1を介して接地端GND1に至る電流経路を導通/遮断することにより、一次巻線L1に流れる一次電流Ipをオン/オフするための出力スイッチである。なお、トランジスタN1は、ゲート信号G1がハイレベルであるときにオンし、ゲート信号G1がローレベルであるときにオフする。
【0027】
外部端子T6(=電源端子)は、ダイオードD1のカソードとキャパシタC2の第1端との接続ノード(=電源電圧Vccの印加端)に接続されている。ダイオードD1のアノードは、補助巻線L3の第1端に接続されている。キャパシタC2の第2端は、接地端GND1に接続されている。このように接続されたダイオードD1とキャパシタC2は、補助巻線L3に生じる誘起電圧Vpを整流及び平滑して電源IC100の電源電圧Vccを生成する電源電圧生成部として機能する。トランスTRの一次巻線L1と補助巻線L3との巻線比は、電源IC100に必要な電源電圧Vccを鑑みて適宜設定すればよい。
【0028】
外部端子T7(ノンコネクト端子)は、どこにも接続されていない。
【0029】
外部端子T8(=起動/交流入力電圧モニタ端子)は、抵抗R4の第1端(=高電圧VHの印加端)に接続されている。抵抗R4の第2端は、ダイオードD2及びD3それぞれのカソードに接続されている。ダイオードD2及びD3それぞれのアノードは、ダイオードブリッジ12の正負入力端(=交流入力電圧Vacの印加端)に接続されている。
【0030】
次に、二次回路系1sに設けられた回路要素の接続関係について述べる。
【0031】
ダイオードD4のアノードは、先述の通り、二次巻線L2の第1端に接続されている。ダイオードD4のカソードとキャパシタC3の第1端は、いずれも直流出力電圧Voの出力端に接続されている。キャパシタC3の第2端は、接地端GND2に接続されている。このように接続されたダイオードD4とキャパシタC3は、二次巻線L2に生じる誘起電圧Vsを整流及び平滑して直流出力電圧Voを生成する整流平滑部として機能する。
【0032】
抵抗R5の第1端は、直流出力電圧Voの出力端に接続されている。抵抗R5の第2端は、発光ダイオードLEDのアノードに接続されている。発光ダイオードLEDのカソードは、シャントレギュレータREGのカソードに接続されている。シャントレギュレータREGのアノードは、接地端GND2に接続されている。シャントレギュレータREGのゲート(=制御端子に相当)は、直流出力電圧Voの出力端と接地端GND2との間に直列接続された抵抗R7及びR8相互間の接続ノード(=分圧電圧Vodの印加端、Vod={R8/(R7+R8)}×Vo)に接続されている。抵抗R6とキャパシタC4は、シャントレギュレータREGのゲートとカソードとの間に直列接続されている。
【0033】
シャントレギュレータREGは、ゲートに印加される分圧電圧Vodと所定の内部基準電圧VoREFとがイマジナリショートするように、発光ダイオードLEDの駆動電流ILEDを制御する。
【0034】
より具体的に述べると、Vod>VoREFであるときには、両者の差分値(=|Vod-VoREF|)が大きいほど駆動電流ILEDが増大される。その結果、発光ダイオードLEDの発光が強くなるので、フォトトランジスタPTに流れる帰還電流Ifbが増大する。一方、Vod<VoREFであるときには、両者の差分値(=|Vod-VoREF|)が大きいほど駆動電流ILEDが低減される。その結果、発光ダイオードLEDの発光が弱くなるので、フォトトランジスタPTに流れる帰還電流Ifbが減少する。
【0035】
すなわち、上記の回路要素群(R5~R8、C4、LED、REG、及び、PT)は、直流出力電圧Voとその目標値(={(R7+R8)/R8}×VoREF)との差分値に応じた帰還電流Ifb(=第2出力検出信号に相当)を生成する第2出力検出部として機能する。
【0036】
また、本構成例の絶縁型スイッチング電源1には、電子機器Xの動作状態に応じて直流出力電圧Voの可変制御を行う機能が組み込まれている。このような機能を実装することにより、電子機器Xの低待機電力化を実現することが可能となる。
【0037】
なお、一次回路系1pに設けられた電源IC100は、直流出力電圧Voの目標値を設定する機能を持たない。従って、直流出力電圧Voの可変制御は、二次回路系1sで実施される。本図では、マイコンを用いて抵抗R8の抵抗値を調整することにより、分圧電圧Vodの分圧比を切り替えて直流出力電圧Voを可変制御する構成が例示されているが、直流出力電圧Voの可変制御手法については、何らこれに限定されるものではない。
【0038】
また、上記構成から成るDC/DC変換部20において、トランジスタN1、トランスTR、ダイオードD4、及び、キャパシタC3は、直流入力電圧Viから直流出力電圧Voを生成するフライバック方式の降圧型スイッチング出力段として機能する。
【0039】
当該スイッチング出力段の降圧動作について簡単に説明する。トランジスタN1がオンされているときには、直流入力電圧Viの印加端から一次巻線L1、トランジスタN1、抵抗R3を介して接地端GND1に向けた一次電流Ipが流れるので、一次巻線L1に電気エネルギが蓄えられる。
【0040】
その後、トランジスタN1がオフされると、一次巻線L1と磁気結合された二次巻線L2に誘起電圧Vsが発生し、二次巻線L2からダイオードD4を介して接地端GND2に向けた二次電流Isが流れる。このとき、負荷2には、二次巻線L2の誘起電圧Vsを整流及び平滑した直流出力電圧Voが供給される。
【0041】
以降も、トランジスタN1がオン/オフされることにより、上記と同様のスイッチング動作が繰り返される。
【0042】
このように、本構成例の絶縁型スイッチング電源1によれば、一次回路系1pと二次回路系1sとの間を電気的に絶縁しつつ、交流入力電圧Vacから直流出力電圧Voを生成して負荷2に供給することができる。
【0043】
<電源IC>
図2は、電源IC100の一構成例を示す図である。本構成例の電源IC100には、コンパレータ101~108と、スタータ109と、コントローラ110と、RSフリップフロップ111と、ドライバ112と、ゲイン調整部113と、スロープ補償部114と、加算部115と、オシレータ116と、最大デューティ設定部117と、抵抗118と、Pチャネル型MOS電界効果トランジスタ119が集積化されている。
【0044】
コンパレータ101は、外部端子T1から非反転入力端(+)に入力されるモニタ電圧Vmと、反転入力端(-)に入力される閾値電圧Vth1(=過電圧検出値に相当)とを比較して過電圧検出信号S1を生成する。過電圧検出信号S1は、Vm>Vth1であるときにハイレベルとなり、Vm<Vth1であるときにローレベルとなる。
【0045】
コンパレータ102は、外部端子T1から非反転入力端(+)に入力されるモニタ電圧Vmと、反転入力端(-)に入力される閾値電圧Vth2(<Vth1、軽負荷検出値に相当)とを比較して軽負荷検出信号S2を生成する。軽負荷検出信号S2は、Vm>Vth2であるときにハイレベルとなり、Vm<Vth1であるときにローレベルとなる。
【0046】
コンパレータ103は、外部端子T1から非反転入力端(+)に入力されるモニタ電圧Vmと、反転入力端(-)に入力される閾値電圧Vth3(<Vth2、無負荷検出値に相当)とを比較して無負荷検出信号S3を生成する。無負荷検出信号S3は、Vm>Vth3であるときにハイレベルとなり、Vm<Vth3であるときにローレベルとなる。
【0047】
コンパレータ104は、外部端子T2から非反転入力端(+)に入力される帰還電圧Vfbと、反転入力端(-)に入力される閾値電圧Vth4(=即時復帰検出値に相当)とを比較して即時復帰検出信号S4を生成する。即時復帰検出信号S4は、Vfb>Vth4であるときにハイレベルとなり、Vfb<Vth4であるときにローレベルとなる。
【0048】
コンパレータ105は、外部端子T2から反転入力端(-)に入力される帰還電圧Vfbと、非反転入力端(+)に入力される閾値電圧Vth5(<Vth4、バースト検出値に相当)とを比較してバースト検出信号S5を生成する。従って、バースト検出信号S5は、Vfb<Vth5であるときにハイレベルとなり、Vfb>Vth5であるときにローレベルとなる。
【0049】
コンパレータ106は、加算部115から非反転入力端(+)に入力される基準電圧Vrefと、ゲイン調整部113から反転入力端(-)に入力される分圧帰還電圧Vfb2(=α×Vfb、ただし0<α<1)とを比較してオフタイミング信号S6を生成する。オフタイミング信号S6は、Vref>Vfb2であるときにハイレベルとなり、Vref<Vfb2であるときにローレベルとなる。
【0050】
コンパレータ107は、外部端子T3から非反転入力端(+)に入力されるセンス電圧Vcsと、反転入力端(-)に入力される閾値電圧Vth7(=過負荷検出値に相当)とを比較して過負荷検出信号S7を生成する。過負荷検出信号S7は、Vcs>Vth7であるときにハイレベルとなり、Vcs<Vth7であるときにローレベルとなる。
【0051】
コンパレータ108は、外部端子T3から非反転入力端(+)に入力されるセンス電圧Vcsと、反転入力端(-)に入力される閾値電圧Vth8(=過電流検出値に相当)とを比較して過電流検出信号S8を生成する。過電流検出信号S8は、Vcs>Vth8であるときにハイレベルとなり、Vcs<Vth8であるときにローレベルとなる。
【0052】
なお、本図では明示されていないが、コンパレータ107及び108の前段には、出力スイッチ129がオンされてから所定のマスク期間に亘ってセンス電圧Vcsをゼロ値に固定するマスク処理部を設けるとよい。このような構成とすることにより、トランジスタN1のオン時に生じるセンス電圧Vcsのリンギングノイズの影響を受けずに済む。
【0053】
スタータ109は、絶縁型スイッチング電源1の起動直後や電源IC100の軽負荷モードまたは無負荷モード(詳細は後述)において、電源電圧Vccが所定の閾値電圧よりも低下したときに、外部端子T8の高電圧VHを用いて外部端子T6に外付けされたキャパシタC2を充電ないしは再充電することにより、電源電圧Vccを引き上げる。
【0054】
コントローラ110は、電源IC100各部の動作を統括的に制御する。例えば、トランジスタN1のオンデューティ制御に着目すると、コントローラ110は、オシレータ116から入力される駆動クロック信号CLK(=オンタイミング信号に相当)、コンパレータ106から入力されるオフタイミング信号S6、及び、最大デューティ設定部117から入力される最大デューティ設定信号Dmaxに基づいて、セット信号S9及びリセット信号S10のパルス生成を行う。
【0055】
また、電源IC100の異常保護機能に着目すると、コントローラ110は、過電圧検出信号S1、過負荷検出信号S7、及び、過電流検出信号S8に基づいて、トランジスタN1を強制的にオフするように、リセット信号S10をオフ時の論理レベルに固定する。
【0056】
また、電源IC100の動作モード切替機能(詳細は後述)に着目すると、コントローラ110は、軽負荷検出信号S2、無負荷検出信号S3、及び、即時復帰検出信号S4に基づいて、消費電力の異なる複数の動作モード(=通常モードと少なくとも一つの省電力モード)を切り替える。
【0057】
さらに、コントローラ110は、バースト検出信号S5に基づいて、トランジスタN1のバースト制御(=間欠制御)を行うか否かを決定する機能も備えている。より具体的に述べると、コントローラ110は、基本的に、バースト検出信号S5がハイレベルである間、トランジスタN1をオフし続ける。
【0058】
RSフリップフロップ111は、セット端(S)に入力されるセット信号S9と、リセット端(R)に入力されるリセット信号S10に応じて、出力端(Q)から出力されるPWM[pulse width modulation]信号S11の論理レベルを切り替える。具体的に述べると、RSフリップフロップ111は、セット信号S9がハイレベルに立ち上がったときにPWM信号S11をハイレベルにセットし、リセット信号S10がハイレベルに立ち上がったときにPWM信号S11をローレベルにリセットする。
【0059】
ドライバ112は、PWM信号S11の入力を受けてゲート信号G1を生成し、これを外部端子T5に出力する。より具体的に述べると、ドライバ112は、PWM信号S11がハイレベルであるときにゲート信号G1をハイレベルとし、PWM信号S11がローレベルであるときにゲート信号G1をローレベルとする。
【0060】
ゲイン調整部113は、外部端子T2から入力される帰還電圧Vfbを所定のゲインα(=分圧比α)で分圧することにより、分圧帰還電圧Vfb2(=α×Vfb)を生成する。なお、ゲイン調整部113は、電源IC100の動作モードに応じて、上記のゲインαを切り替える機能を備えている(詳細は後述)。
【0061】
スロープ補償部114は、駆動クロック信号CLKに同期して、三角波状、鋸波状、または、n次スロープ波状(例えばn=2)のスロープ電圧Vslpを生成する。
【0062】
加算部115は、外部端子T3から入力されるセンス電圧Vcs(=一次電流Ipの挙動を模擬した電圧信号)と、スロープ補償部114から入力されるスロープ電圧Vslpを足し合わせて基準電圧Vrefを生成する。このような構成とすることにより、電流モード方式の出力帰還制御が行われるので、出力帰還ループの安定性を高めるとともに、負荷変動時の過渡応答特性を向上することが可能となる。ただし、電圧モード方式の出力帰還制御で足りる場合には、加算部115を割愛することも可能である。
【0063】
オシレータ116は、コントローラ110の駆動クロック信号CLKを生成してコントローラ110に出力する。なお、オシレータ116には、分圧帰還電圧Vfb2を監視して、ピーク負荷時(=定常時よりも負荷が重くなったとき)に一定時間だけ駆動クロック信号CLKの発振周波数を引き上げる機能を持たせるとよい。このような機能を具備すれば、トランジスタN1の低価格化やトランスTRのサイズ縮小を実現することができる。
【0064】
最大デューティ設定部117は、トランジスタN1のオンデューティDon(=スイッチング周期Tに占めるオン期間Tonの割合)を所定の上限値以下に制限するための最大デューティ設定信号Dmaxを生成してコントローラ110に出力する。
【0065】
抵抗118(抵抗値:R118)は、定電圧Vregの印加端と外部端子T2との間に接続されており、外部端子T2に流れる帰還電流Ifbを帰還電圧Vfb(=Vreg-Ifb×R118)に変換する電流/電圧変換素子である。従って、帰還電圧Vfbは、帰還電流Ifbが大きいほど低くなり、帰還電流Ifbが小さいほど高くなる。
【0066】
トランジスタ119のソース及びバックゲートは、定電圧Vregの印加端に接続されている。トランジスタ119のドレインは、抵抗118の一端に接続されている。トランジスタ119のゲートは、パワーセーブ信号PSの入力端に接続されている。このようにして接続されたトランジスタ119は、パワーセーブ信号PSに応じて帰還電流Ifbの流れる電流経路を導通/遮断する。より具体的に述べると、トランジスタ119は、パワーセーブ信号PSがローレベルであるときにオンし、パワーセーブ信号PSがハイレベルであるときにオフする。
【0067】
また、本図では明示されていないが、電源IC100には、上記構成要素以外にも、定電圧生成回路、チャージポンプ回路、ブラウンアウト回路、ソフトスタート回路、交流入力補償回路、周波数ホッピング回路、並びに、各種保護回路(UVLO[under voltage lock out]回路など)を集積化するとよい。
【0068】
<オンデューティ制御>
次に、トランジスタN1のオンデューティ制御について簡単に説明する。先述の通り、Vod>VoREFであるときには、両者の差分値(=|Vod-VoREF|)が大きいほど駆動電流ILEDが増大するので、帰還電流Ifbも増大する。帰還電流Ifbが増大すると、帰還電圧Vfbが低下して基準電圧Vrefとの交差タイミングが早まる。従って、オフタイミング信号S6の立上りタイミングが早くなり、リセット信号S10の立上りタイミングが早くなる。その結果、PWM信号S11(延いてはゲート信号G1)の立下りタイミングが早くなり、トランジスタN1のオンデューティDonが小さくなるので、直流出力電圧Voが低下する。
【0069】
これとは逆に、Vod<VoREFであるときには、両者の差分値(=|Vod-VoREF|)が大きいほど駆動電流ILEDが減少するので、帰還電流Ifbも減少する。帰還電流Ifbが減少すると、帰還電圧Vfbが上昇して基準電圧Vrefとの交差タイミングが遅れる。従って、オフタイミング信号S6の立上りタイミングが遅くなり、リセット信号S10の立上りタイミングが遅くなる。その結果、PWM信号S11(延いてはゲート信号G1)の立下りタイミングが遅くなり、トランジスタN1のオンデューティDonが大きくなるので、直流出力電圧Voが上昇する。
【0070】
このようなオンデューティ制御により、直流出力電圧Voをその目標値(={(R7+R8)/R8}×VoREF)に維持することができる。
【0071】
なお、電源IC100に集積化された各種構成要素のうち、コンパレータ106、コントローラ110、RSフリップフロップ111、ドライバ112、ゲイン調整部113、スロープ補償部114、及び、抵抗118は、帰還電流Ifb(=第2出力検出信号)に基づいてトランジスタN1のオンデューティDonを制御するオンデューティ制御部として機能する。
【0072】
<動作モード切替>
次に、電源IC100の動作モード切替について説明する。先にも述べたように、コントローラ110は、軽負荷検出信号S2、無負荷検出信号S3、及び、即時復帰検出信号S4に基づいて、消費電力の異なる複数の動作モードを切り替える機能を備えている。
【0073】
以下では、上記複数の動作モードとして、通常モード(MODE1)のほかに、軽負荷モード(MODE2)と無負荷モード(MODE3)を備えている場合を例に挙げて説明を続ける。なお、軽負荷モード(MODE2)は、通常モード(MODE2)よりも消費電力の小さい第1の省電力モードであり、無負荷モード(MODE3)は、軽負荷モード(MODE2)よりもさらに消費電力の小さい第2の省電力モードである(それぞれの詳細については後述)。
【0074】
図3は、電源IC100における動作モード切替の条件を示す図である。電源IC100が通常モード(MODE1)であるときに、トランジスタN1のモニタ電圧Vm(より正確にはトランジスタN1のオフ期間におけるモニタ電圧Vm、以下も同様)が閾値電圧Vth2よりも低い状態、すなわち、軽負荷検出信号S2のパルスエッジが検出されない期間が判定時間Tc1に亘って継続すると、電源IC100が通常モード(MODE1)から軽負荷モード(MODE2)に移行する。これとは逆に、電源IC100が軽負荷モード(MODE2)であるときに、モニタ電圧Vmが閾値電圧Vth2よりも高い状態、すなわち、軽負荷検出信号S2のパルスエッジが周期的に検出されている期間が判定時間Tc1に亘って継続すると、電源IC100が軽負荷モード(MODE2)から通常モード(MODE1)に復帰する。
【0075】
また、電源IC100が軽負荷モード(MODE2)であるときに、モニタ電圧Vmが閾値電圧Vth3よりも低い状態、すなわち、無負荷検出信号S3のパルスエッジが検出されない期間が判定時間Tc1に亘って継続すると、電源IC100が軽負荷モード(MODE2)から無負荷モード(MODE3)に移行する。これとは逆に、電源IC100が無負荷モード(MODE3)であるときに、モニタ電圧Vmが閾値電圧Vth3よりも高い状態、すなわち、無負荷検出信号S3のパルスエッジが周期的に検出されている期間が判定時間Tc1に亘って継続すると、電源IC100が無負荷モード(MODE3)から軽負荷モード(MODE2)に復帰する。
【0076】
このように、コントローラ110は、モニタ電圧Vmの監視結果(=軽負荷検出信号S2と無負荷検出信号S3)に応じて、通常モード(MODE1)と軽負荷モード(MODE2)との間、または、軽負荷モード(MODE2)と無負荷モード(MODE3)との間で、電源IC100の動作モード切替を行う。
【0077】
先にも述べたように、トランジスタN1のオフ期間におけるモニタ電圧Vmは、直流出力電圧Voに依存して変動する。従って、上記の動作モード切替によれば、例えば、二次回路系1sで直流出力電圧Voが引き下げられたときに、これを検知して電源IC100の消費電力も引き下げることができるので、電子機器X全体のさらなる低待機電力化を実現することが可能となる。
【0078】
なお、電源IC100では、過電圧検出用のモニタ電圧Vmを動作モード切替用にも流用しているので、外部端子の本数を不必要に増やさずに済む。
【0079】
また、電源IC100が軽負荷モード(MODE2)及び無負荷モード(MODE3)いずれであっても、帰還電圧Vfbが閾値電圧Vth4よりも高い状態、すなわち、即時復帰検出信号S4がハイレベルである状態が所定の判定時間Tc2に亘って継続すると、電源IC100が通常モード(MODE1)に即時復帰する。
【0080】
なお、本明細書中における「即時復帰」とは、モニタ電圧Vmの監視結果に依らず、たとえ無負荷モード(MODE3)であっても軽負荷モード(MODE2)を経ずに通常モード(MODE1)に復帰するという意味であり、即時復帰検出信号S4がハイレベルに立ち上がった時点で即時に通常モード(MODE1)に復帰する場合だけでなく、上記のように、所定の判定時間Tc2を経て通常モード(MODE1)に復帰する場合も含む。
【0081】
このように、コントローラ110は、帰還電流Ifb(延いては帰還電圧Vfb)の監視結果(=即時復帰検出信号S4)に応じて、通常モード(MODE1)への即時復帰を行う。従って、二次回路系1sで直流出力電圧Voの目標値が引き上げられたときには、電源IC100を通常モード(MODE1)に遅滞なく復帰させて、負荷2への供給電力を増やすことができるので、負荷2が重くても直流出力電圧Voを支障なく立ち上げることが可能となる。
【0082】
図4は、電源IC100における動作モード切替の一例を示すタイミングチャートであり、上から順に、ゲート信号G1、スイッチ電圧Vsw(=トランジスタN1のドレイン電圧)、モニタ電圧Vm、マスク信号MASK(=コントローラ110の内部信号)、軽負荷検出信号S2、無負荷検出信号S3、並びに、電源IC100の動作モード(MODE)が描写されている。
【0083】
なお、マスク信号MASKは、軽負荷検出信号S2と無負荷検出信号S3それぞれにマスク処理(=トランジスタN1のオフ期間における論理レベルだけを抽出するための信号処理)を施すための二値信号であり、ゲート信号G1がローレベルに立ち下げられてから所定の監視期間だけハイレベル(=マスク解除時の論理レベル)となる。そこで、本図では、軽負荷検出信号S2及び無負荷検出信号S3として、コンパレータ102及び103の出力信号をそのまま描写するのではなく、マスク処理済みの信号が描写されている。
【0084】
二次回路系1sで直流出力電圧Voの目標値が通常値に設定されているときには、トランジスタN1のオフ期間(=ゲート信号G1のローレベル期間)において、Vm>Vth2となる。このとき、軽負荷検出信号S2と無負荷検出信号S3には、それぞれ周期的なパルスが現れる。コントローラ110は、これらのパルスが検出されている間、電源IC100を通常モード(MODE1)に維持する。
【0085】
一方、二次回路系1sで直流出力電圧Voの目標値が1段階引き下げられると、トランジスタN1のオフ期間において、Vth3<Vm<Vth2となる。このとき、無負荷検出信号S3には先と同じく周期的なパルスが現れるが、軽負荷検出信号S2はローレベルに張り付いた状態となる。コントローラ110は、この状態が所定の判定時間Tc1に亘って継続したとき、電源IC100を通常モード(MODE1)から軽負荷モード(MODE2)に移行する。
【0086】
さらに、二次回路系1sで直流出力電圧Voの目標値がもう1段階引き下げられると、トランジスタN1のオフ期間において、Vm<Vth3となる。このときには、軽負荷検出信号S2だけでなく、無負荷検出信号S3もローレベルに張り付いた状態となる。コントローラ110は、この状態が所定の判定時間Tc1に亘って継続したとき、電源IC100を軽負荷モード(MODE2)から無負荷モード(MODE3)に移行する。
【0087】
<コントローラ(第1構成例)>
図5は、コントローラ110の第1構成例を示す図である。本構成例のコントローラ110は、電源IC100の動作モード切替に関連する機能ブロックとして、エッジ検出部aと、第1タイマ部bと、第2タイマ部cと、動作モード切替部dと、を含む。
【0088】
エッジ検出部aは、軽負荷検出信号S2及び無負荷検出信号S3それぞれのパルスエッジ(例えば立上りエッジ)を検出する回路ブロックであり、インバータa1とDフリップフロップa2~a5を含む。
【0089】
インバータa1は、出力状態信号Noutを論理反転して反転出力状態信号NoutBを生成する。従って、反転出力状態信号NoutBは、出力状態信号Noutがハイレベルであるときにローレベルとなり、出力状態信号Noutがローレベルであるときにハイレベルとなる。出力状態信号Noutは、トランジスタN1のオン/オフ状態を示す信号であり、例えば、トランジスタN1のオン期間にハイレベルとなり、トランジスタN1のオフ期間にローレベルとなる。なお、出力状態信号Noutは、例えば、ゲート信号G1をレベルシフトさせて生成すればよい。
【0090】
Dフリップフロップa2は、クロック入力端に入力されている軽負荷検出信号S2がハイレベルに立ち上がったときに、データ入力端(D)に入力されているハイレベル信号をラッチし、その結果をエッジ検出信号Sa2として出力端(Q)から出力する。
【0091】
Dフリップフロップa3は、クロック入力端に入力されている無負荷検出信号S3がハイレベルに立ち上がったときに、データ入力端(D)に入力されているハイレベル信号をラッチし、その結果をエッジ検出信号Sa3として出力端(Q)から出力する。
【0092】
また、Dフリップフロップa2及びa3は、それぞれのリセット入力端に入力されている反転出力状態信号NoutBによりリセットされる。具体的に述べると、Dフリップフロップa2及びa3は、反転出力状態信号NoutBのローレベル期間(=トランジスタN1のオン期間)にリセット状態(Sa2=Sa3=L)となり、反転出力状態信号NoutBのハイレベル期間(=トランジスタN1のオフ期間)にリセット解除状態となる。
【0093】
Dフリップフロップa4は、クロック入力端に入力されている出力状態信号Noutがハイレベルに立ち上がったときに、データ入力端(D)に入力されているエッジ検出信号Sa2をラッチし、その結果をエッジ検出信号Sa4として出力端(Q)から出力する。
【0094】
Dフリップフロップa5は、クロック入力端に入力されている出力状態信号Noutがハイレベルに立ち上がったときに、データ入力端(D)に入力されているエッジ検出信号Sa3をラッチし、その結果をエッジ検出信号Sa5として出力端(Q)から出力する。
【0095】
また、Dフリップフロップa4及びa5は、それぞれのリセット入力端に入力されているイネーブル信号ENによりリセットされる。具体的に述べると、Dフリップフロップa4及びa5は、イネーブル信号ENのローレベル期間(=電源IC100のディセーブル期間)にリセット状態(Sa4=Sa5=L)となり、イネーブル信号ENのハイレベル期間(=電源IC100のイネーブル期間)にリセット解除状態となる。
【0096】
第1タイマ部bは、所定の判定時間Tc1をカウントする回路ブロックであり、タイマb1~b4と、RSフリップフロップb5及びb6と、インバータb7~b10を含む。
【0097】
タイマb1は、通常モード(MODE1)から軽負荷モード(MODE2)への移行判定用であり、クロック入力端に入力されているクロックパルスCKのパルス数をカウントし、そのカウント値が所定値(=判定時間Tc1に相当)に達したときに、セット信号Sb1をハイレベルに立ち上げる。ただし、タイマb1は、リセット入力端に入力されている反転エッジ検出信号Sa4Bによりリセットされる。より具体的に述べると、タイマb1は、反転エッジ検出信号Sa4Bのローレベル期間(=軽負荷検出信号S2のパルスエッジが周期的に検出されている期間)にリセット状態となり、反転エッジ検出信号Sa4Bのハイレベル期間(=軽負荷検出信号S2のパルスエッジが検出されない期間)にリセット解除状態となる。従って、セット信号Sb1は、反転エッジ検出信号Sa4Bが判定時間Tc1に亘ってハイレベルに維持されたときにハイレベルに立ち上がる。
【0098】
タイマb2は、軽負荷モード(MODE2)から通常モード(MODE1)への復帰判定用であり、クロック入力端に入力されているクロックパルスCKのパルス数をカウントし、そのカウント値が所定値(=判定時間Tc1に相当)に達したときに、リセット信号Sb2をハイレベルに立ち上げる。ただし、タイマb2は、リセット入力端に入力されているエッジ検出信号Sa4によりリセットされる。具体的に述べると、タイマb2は、エッジ検出信号Sa4のローレベル期間(=軽負荷検出信号S2のパルスエッジが検出されない期間)にリセット状態となり、エッジ検出信号Sa4のハイレベル期間(=軽負荷検出信号S2のパルスエッジが周期的に検出されている期間)にリセット解除状態となる。従って、リセット信号Sb2は、エッジ検出信号Sa4が判定時間Tc1に亘ってハイレベルに維持されたときにハイレベルに立ち上がる。
【0099】
タイマb3は、軽負荷モード(MODE2)から無負荷モード(MODE3)への移行判定用であり、クロック入力端に入力されているクロックパルスCKのパルス数をカウントし、そのカウント値が所定値(=判定時間Tc1に相当)に達したときに、セット信号Sb3をハイレベルに立ち上げる。ただし、タイマb3は、リセット入力端に入力されている反転エッジ検出信号Sa5Bによりリセットされる。より具体的に述べると、タイマb3は、反転エッジ検出信号Sa5Bのローレベル期間(=無負荷検出信号S3のパルスエッジが周期的に検出されている期間)にリセット状態となり、反転エッジ検出信号Sa5Bのハイレベル期間(=無負荷検出信号S3のパルスエッジが検出されない期間)にリセット解除状態となる。従って、セット信号Sb3は、反転エッジ検出信号Sa5Bが判定時間Tc1に亘ってハイレベルに維持されたときにハイレベルに立ち上がる。
【0100】
タイマb4は、無負荷モード(MODE3)から軽負荷モード(MODE2)への復帰判定用であり、クロック入力端に入力されているクロックパルスCKのパルス数をカウントし、そのカウント値が所定値(=判定時間Tc1に相当)に達したときに、リセット信号Sb4をハイレベルに立ち上げる。ただし、タイマb4は、リセット入力端に入力されているエッジ検出信号Sa5によりリセットされる。より具体的に述べると、タイマb4は、エッジ検出信号Sa5のローレベル期間(=無負荷検出信号S3のパルスエッジが検出されない期間)にリセット状態となり、エッジ検出信号Sa5のハイレベル期間(=無負荷検出信号S3のパルスエッジが周期的に検出されている期間)にリセット解除状態となる。従って、リセット信号Sb4は、エッジ検出信号Sa5が判定時間Tc1に亘ってハイレベルに維持されたときにハイレベルに立ち上がる。
【0101】
RSフリップフロップb5は、セット端(S)に入力されるセット信号Sb1と、リセット端(R)に入力されるリセット信号Sb2に応じて、出力端(Q)から出力される移行復帰信号Sb5の論理レベルを切り替える。具体的に述べると、RSフリップフロップb5は、セット信号Sb1がハイレベルに立ち上がったときに移行復帰信号Sb5をハイレベルにセットし、リセット信号Sb2がハイレベルに立ち上がったときに移行復帰信号Sb5をローレベルにリセットする。すなわち、移行復帰信号Sb5は、通常モード(MODE1)から軽負荷モード(MODE2)へ移行すべきタイミングでハイレベルに立ち上がり、軽負荷モード(MODE2)から通常モード(MODE1)へ復帰すべきタイミングでローレベルに立ち下がる。
【0102】
RSフリップフロップb6は、セット端(S)に入力されるセット信号Sb3と、リセット端(R)に入力されるリセット信号Sb4に応じて、出力端(Q)から出力される移行復帰信号Sb6の論理レベルを切り替える。より具体的に述べると、RSフリップフロップb6は、セット信号Sb3がハイレベルに立ち上がったときに移行復帰信号Sb6をハイレベルにセットし、リセット信号Sb4がハイレベルに立ち上がったときに移行復帰信号Sb6をローレベルにリセットする。すなわち、移行復帰信号Sb6は、軽負荷モード(MODE2)から無負荷モード(MODE3)へ移行すべきタイミングでハイレベルに立ち上がり、無負荷モード(MODE3)から軽負荷モード(MODE2)へ復帰すべきタイミングでローレベルに立ち下がる。
【0103】
インバータb7は、エッジ検出信号Sa4を論理反転して反転エッジ検出信号Sa4Bを生成する。従って、反転エッジ検出信号Sa4Bは、エッジ検出信号Sa4がハイレベルであるときにローレベルとなり、エッジ検出信号Sa4がローレベルであるときにハイレベルとなる。
【0104】
インバータb8は、エッジ検出信号Sa5を論理反転して反転エッジ検出信号Sa5Bを生成する。従って、反転エッジ検出信号Sa5Bは、エッジ検出信号Sa5がハイレベルであるときにローレベルとなり、エッジ検出信号Sa5がローレベルであるときにハイレベルとなる。
【0105】
インバータb9は、移行復帰信号Sb5を論理反転して反転移行復帰信号Sb5Bを生成する。反転移行復帰信号Sb5Bは、移行復帰信号Sb5がハイレベルであるときにローレベルとなり、移行復帰信号Sb5がローレベルであるときにハイレベルとなる。
【0106】
インバータb10は、移行復帰信号Sb6を論理反転して反転移行復帰信号Sb6Bを生成する。反転移行復帰信号Sb6Bは、移行復帰信号Sb6がハイレベルであるときにローレベルとなり、移行復帰信号Sb6がローレベルであるときにハイレベルとなる。
【0107】
第2タイマ部cは、所定の判定時間Tc2をカウントする回路ブロックであり、タイマc1を含む。
【0108】
タイマc1は、軽負荷モード(MODE2)及び無負荷モード(MODE3)から通常モード(MODE1)への即時復帰判定用であり、クロック入力端に入力されているクロックパルスCKのパルス数をカウントし、そのカウント値が所定値(=判定時間Tc2に相当)に達したときに、即時復帰信号Sc1をハイレベルに立ち上げる。ただし、タイマc1は、リセット入力端に入力されている即時復帰検出信号S4によりリセットされる。具体的に述べると、タイマc1は、即時復帰検出信号S4のローレベル期間(=帰還電圧Vfbが閾値電圧Vth4よりも低い期間)にリセット状態となり、即時復帰検出信号S4のハイレベル期間(=帰還電圧Vfbが閾値電圧Vth4よりも高い期間)にリセット解除状態となる。従って、即時復帰信号Sc1は、即時復帰検出信号S4が判定時間Tc2に亘ってハイレベルに維持されたときにハイレベルに立ち上がる。
【0109】
なお、本図では、タイマb1~b4及びタイマc1として、それぞれ、パルスカウンタ(=デジタルタイマ)を用いた構成例を挙げたが、アナログタイマを用いてもよい。
【0110】
動作モード切替部dは、反転移行復帰信号Sb5B及びSb6Bと即時復帰信号Sc1に基づいてモード信号M1~M3を生成する回路ブロックであり、Dフリップフロップd1~d3とアップダウンカウンタd4を含む。
【0111】
Dフリップフロップd1は、クロック入力端に入力されている駆動クロック信号CLKがハイレベルに立ち上がったときに、データ入力端(D)に入力されている反転移行復帰信号Sb5Bをラッチし、その結果をアップダウン信号Sd1として出力端(Q)から出力する。
【0112】
Dフリップフロップd2は、クロック入力端に入力されている駆動クロック信号CLKがハイレベルに立ち上がったときに、データ入力端(D)に入力されている反転移行復帰信号Sb6Bをラッチし、その結果をアップダウン信号Sd2として出力端(Q)から出力する。
【0113】
Dフリップフロップd3は、クロック入力端に入力されている駆動クロック信号CLKがハイレベルに立ち上がったときに、データ入力端(D)に入力されている即時復帰信号Sc1をラッチし、その結果をリセット信号Sd3として出力端(Q)から出力する。
【0114】
また、Dフリップフロップd1~d3は、それぞれのリセット入力端に入力されているイネーブル信号ENによりリセットされる。より具体的に述べると、Dフリップフロップd1~d3は、イネーブル信号ENのローレベル期間(=電源IC100のディセーブル期間)にリセット状態(Sd1=Sd2=Sd3=L)となり、イネーブル信号ENのハイレベル期間(=電源IC100のイネーブル期間)にリセット解除状態となる。
【0115】
アップダウンカウンタd4は、アップダウン信号Sd1及びSd2の立上りエッジ及び立下りエッジが生じたときに、モード信号M1~M3の論理レベルを切り替える。
【0116】
なお、以下の説明の前提として、モード信号M1は、電源IC100が通常モード(MODE1)であるときにハイレベルとなり、他の動作モードではローレベルとなるものとする。一方、モード信号M2は、電源IC100が軽負荷モード(MODE2)であるときにハイレベルとなり、他の動作モードではローレベルとなるものとする。また、モード信号M3は、電源IC100が無負荷モード(MODE3)であるときにハイレベルとなり、他の動作モードではローレベルとなるものとする。
【0117】
つまり、モード信号M1~M3を「M1M2M3」の3ビット信号として理解すると、アップダウンカウンタd4の出力値は、「100b」、「010b」、「001b」という3つの値を取り得ることになり、それぞれの出力値が通常モード(MODE1)、軽負荷モード(MODE2)、及び、無負荷モード(MODE3)に対応することになる。
【0118】
例えば、アップダウンカウンタd4の出力値が「100b」であるときに、軽負荷検出信号S2のパルスエッジが判定時間Tc1に亘って検出されず、アップダウン信号Sd1がローレベルに立ち下がると、アップダウンカウンタd4の出力値が「010b」にカウントダウンされる。このカウントダウンにより、電源IC100の動作モードは、通常モード(MODE1)から軽負荷モード(MODE2)に移行される。
【0119】
一方、アップダウンカウンタd4の出力値が「010b」であるときに、軽負荷検出信号S2のパルスエッジが判定時間Tc1に亘って周期的に検出され、アップダウン信号Sd1がハイレベルに立ち上がると、アップダウンカウンタd4の出力値が「100b」にカウントアップされる。このカウントアップにより、電源IC100の動作モードは、軽負荷モード(MODE2)から通常モード(MODE1)に復帰される。
【0120】
また、例えば、アップダウンカウンタd4の出力値が「010b」であるときに、無負荷検出信号S3のパルスエッジが判定時間Tc1に亘って検出されず、アップダウン信号Sd2がローレベルに立ち下がると、アップダウンカウンタd4の出力値が「001b」にカウントダウンされる。このカウントダウンにより、電源IC100の動作モードは、軽負荷モード(MODE2)から無負荷モード(MODE3)に移行される。
【0121】
一方、アップダウンカウンタd4の出力値が「001b」であるときに、無負荷検出信号S3のパルスエッジが判定時間Tc1に亘って周期的に検出され、アップダウン信号Sd2がハイレベルに立ち上がると、アップダウンカウンタd4の出力値が「010b」にカウントアップされる。このカウントアップにより、電源IC100の動作モードは、無負荷モード(MODE3)から軽負荷モード(MODE2)に復帰される。
【0122】
また、アップダウンカウンタd4は、Dフリップフロップd3から入力されるリセット信号Sd3によりリセットされる。より具体的に述べると、アップダウンカウンタd4の出力値が「010b」または「001b」であるときに、帰還電圧Vfbが判定時間Tc2に亘って閾値電圧Vth4を継続的に上回り、リセット信号Sd3がハイレベルに立ち上がると、アップダウンカウンタd4の出力値が「100b」にリセットされる。このリセットにより、電源IC100の動作モードは、軽負荷モード(MODE2)または無負荷モード(MODE3)から通常モード(MODE1)に即時復帰される。
【0123】
なお、アップダウンカウンタd4は、リセット入力端に入力されているイネーブル信号ENによってもリセットされる。より具体的に述べると、アップダウンカウンタd4は、イネーブル信号ENのローレベル期間(=電源IC100のディセーブル期間)にリセット状態となり、イネーブル信号ENのハイレベル期間(=電源IC100のイネーブル期間)にリセット解除状態となる。
【0124】
<軽負荷モード>
図6は、軽負荷モード(MODE2)における電源IC100の内部動作状態を示す図である。本図中の×印で示すように、軽負荷モード(MODE2)では、コンパレータ101及び107と、コントローラ110の一部(=過電圧検出信号S1と過負荷検出信号S7の信号処理に関連する機能部)が動作を停止し、それぞれの消費電流が削減される。
【0125】
図7は、軽負荷モード(MODE2)におけるピーク電流制御の一例を示すタイミングチャートである。なお、上段には帰還電圧Vfbが描写されており、下段にはセンス電圧Vcsが描写されている。
【0126】
本図で示すように、軽負荷モード(MODE2)では、トランジスタN1に流れる一次電流Ipのピーク電流値(=センス電圧Vcsのピーク値Vcspに相当)が、通常モード(MODE1)と比べて、例えば1.5倍に引き上げられる。
【0127】
このようなピーク電流制御によれば、トランジスタN1を1回オンするだけでより多くの一次電流Ipを流すことができるようになる。従って、例えば、本図で示したように、帰還電圧Vfbが閾値電圧Vth5を下回り、トランジスタN1のバースト制御が行われるケースでは、バースト解除時のスイッチング回数を減らすことができるので、スイッチング損失を低減することが可能となる。
【0128】
以上のように、軽負荷モード(MODE2)では、通常モード(MODE1)よりも電源IC100の消費電流が低減されると共に、バースト解除時のピーク電流値が引き上げられることにより、電源IC100の低待機電力化が実現されている。
【0129】
<無負荷モード>
図8は、無負荷モード(MODE3)における電源IC100の内部動作状態を示す図である。本図中の×印で示すように、無負荷モード(MODE3)では、先の軽負荷モード(MODE2)と同様の消費電流低減が行われるほか、さらに、トランジスタN1のバースト停止期間において、コンパレータ101~103、コンパレータ106~108、オシレータ116、最大デューティ設定部117、並びに、コントローラ110のほぼ全ての部分(=即時復帰検出信号S4とバースト検出信号S5の信号処理に関連する機能部以外)が動作を停止し、それぞれの消費電流が削減される。
【0130】
また、無負荷モード(MODE3)では、トランジスタN1のバースト停止期間において、トランジスタ119がオフされる。従って、帰還電流Ifbの流れる電流経路が遮断されるので、電源IC100の消費電流が大幅に削減される。
【0131】
図9は、無負荷モード(MODE3)におけるピーク電流制御の一例を示すタイミングチャートである。なお、先の
図7と同様、上段には帰還電圧Vfbが描写されており、下段にはセンス電圧Vcsが描写されている。
【0132】
本図で示すように、無負荷モード(MODE3)では、トランジスタN1に流れる一次電流Ipのピーク電流値(=センス電圧Vcsのピーク値Vcspに相当)が、通常モード(MODE1)と比べて、例えば2倍に引き上げられる。従って、軽負荷モード(MODE2)よりも、さらにバースト解除時のスイッチング回数を減らすことができるので、スイッチング損失をより一層低減することが可能となる。
【0133】
なお、一次電流Ipのピーク電流値を2倍に引き上げても、センス電圧Vcsのピーク値(=2Vcsp)は、過電流検出値Vocpよりも十分に低くなるように設定されている。従って、無負荷モード(MODE3)で意図しない過電流保護が掛かることはない。
【0134】
さらに、無負荷モード(MODE3)では、バースト停止時間が常に所定値(例えば10ms)以上となるように制御される(詳細は後述)。
【0135】
以上のように、無負荷モード(MODE3)では、バースト停止時間が所定値以上となるように制御され、かつ、軽負荷モード(MODE2)よりもバースト停止時の消費電流が低減されると共にバースト解除時のピーク電流値がさらに引き上げられることにより、電源IC100のさらなる低待機電力化が実現されている。
【0136】
<コントローラ(第2構成例)>
図10は、コントローラ110の第2構成例を示す図である。本構成例のコントローラ110は、無負荷モード(MODE3)のバースト制御に関連する機能ブロックとして、バースト制御部eを含む。
【0137】
バースト制御部eは、無負荷モード(MODE3)において、バースト停止時間が常に所定値(例えば10ms)以上となるように、バースト停止信号STOPとパワーセーブ信号PSを生成する回路ブロックであり、ワンショットパルス生成部e1と、タイマe2及びe3と、論理和演算器e4と、を含む。
【0138】
ワンショットパルス生成部e1は、バースト検出信号S5がハイレベルに立ち上がったときに、リセット信号Se1にワンショットパルスを生成する。
【0139】
タイマe2は、バースト停止時間Tc3(例えば10ms)の計時用であり、クロック入力端に入力されているクロックパルスCKのパルス数をカウントし、そのカウント値が所定値(=バースト停止時間Tc3に相当)に達したときに、タイマ信号Se2をハイレベルからローレベルに立ち下げる。なお、タイマe2は、リセット入力端に入力されているリセット信号Se1のワンショットパルスによりリセットされる。従って、タイマ信号Se2は、バースト検出信号S5がハイレベルに立ち上がった時点でハイレベルに立ち上がり、バースト停止時間Tc3が経過した時点でローレベルに立ち下がる。なお、タイマ信号Se2は、タイマe3に出力される一方、パワーセーブ信号PSとして電源IC100の各部にも出力されている。
【0140】
タイマe3は、回路リカバリ時間Tc4(例えば150μs)の生成用であり、最も簡単な回路構成としては、例えば、タイマ信号Se2を回路リカバリ時間Tc4だけ遅らせて遅延タイマ信号Se3を生成するディレイタイマを用いることができる。なお、回路リカバリ時間Tc4は、電源IC100の各部に電流供給を再開してから、それぞれの動作が安定化するまでの所要待機時間である。
【0141】
論理和演算器e4は、タイマ信号Se2と遅延タイマ信号Se3の論理和信号Se4を生成する。従って、論理和信号Se4は、タイマ信号Se2と遅延タイマ信号Se3の少なくとも一方がハイレベルであるときにハイレベルとなり、タイマ信号Se2と遅延タイマ信号Se3の双方がローレベルであるときにローレベルとなる。なお、論理和信号Se4は、バースト停止信号STOPとして用いられる。
【0142】
<バースト制御>
図11は、無負荷モード(MODE3)におけるバースト制御の一例を示すタイミングチャートであり、上から順に、帰還電圧Vfb、パワーセーブ信号PS、バースト停止信号STOP、ゲート信号G1、センス電圧Vcs、帰還電流Ifb、及び、電源電圧Vccが描写されている。
【0143】
時刻t1において、帰還電圧Vfbが閾値電圧Vth5を下回ると、パワーセーブ信号PS及びバースト停止信号STOPがハイレベルに立ち上がる。その結果、ゲート信号G1がローレベルに固定されてトランジスタN1のスイッチングが停止されるとともに、帰還電流Ifbが遮断される。
【0144】
時刻t1からバースト停止時間Tc3が経過すると、時刻t2において、パワーセーブ信号PSがローレベルに立ち下がる。その結果、帰還電流Ifbが流れ始める。なお、本図では、時刻t1からバースト停止時間Tc3が経過するよりも先に、帰還電圧Vfbが閾値電圧Vth5を上回っているが、無負荷モード(MODE3)では、その時点でパワーセーブ信号PSがローレベルに立ち下げられることはない。
【0145】
時刻t2から回路リカバリ時間Tc4が経過すると、時刻t3において、バースト停止信号STOPがローレベルに立ち下がる。その結果、ゲート信号G1のローレベル固定が解除され、トランジスタN1のスイッチングが再開される。
【0146】
その後、時刻t4において、帰還電圧Vfbが再び閾値電圧Vth5を下回ると、上記と同様のバースト制御が繰り返される。
【0147】
上記したように、無負荷モード(MODE3)におけるバースト制御では、バースト停止時(時刻t1~t3などを参照)において、トランジスタN1のスイッチングが停止されるだけでなく、フォトトランジスタPTに流れる帰還電流Ifbが遮断されるので、電源IC100の待機電力(=トランジスタN1のスイッチング動作により消費される電力+電源IC100の自己動作により消費される電力)を大幅に削減することができる。
【0148】
特に、二次回路系1sで直流出力電圧Voが引き下げられると、補助巻線L3の誘起電圧Vpから生成される電源電圧Vccも低下する。そのため、電源IC100では、スタータ109によるキャパシタC2の再充電が行われるようになるが、無負荷モード(MODE3)におけるバースト制御であれば、電源IC100の消費電力を大幅に削減して、上記再充電の頻度を最小限に抑えることができるので、待機電力の悪化を招かずに済む。
【0149】
なお、本図では、帰還電流Ifbが遮断されている間(時刻t1~t2などを参照)、電源電圧Vccの立下りが緩やかとなり、スタータ109による再充電の頻度が抑えられていることが分かる。
【0150】
<ゲイン調整部(ピーク電流切替部)>
図12は、ゲイン調整部113の一構成例を示す図である。本構成例のゲイン調整部113は、複数の動作モード毎にトランジスタN1に流れる一次電流Ipのピーク電流値を切り替えるピーク電流切替部として機能する回路ブロックであり、抵抗R9~R12と、Nチャネル型MOS電界効果トランジスタN2及びN3と、否定論理和演算器NORと、インバータINVと、を含む。
【0151】
なお、以下の説明では、抵抗R9の抵抗値を3Rとし、抵抗R10の抵抗値をRとし、抵抗R11の抵抗値を0.5Rとし、抵抗R12の抵抗値を1.5Rとする。
【0152】
抵抗R9の第1端は、帰還電圧Vfbの入力端(=外部端子T2)に接続されている。抵抗R9の第2端と抵抗R10の第1端は、分圧帰還電圧Vfb2の出力端に接続されている。抵抗R10の第2端と抵抗R11の第1端は、トランジスタN2のドレインに接続されている。抵抗R11の第1端と抵抗R12の第2端は、トランジスタN2のソース及びバックゲートとトランジスタN3のドレインにそれぞれ接続されている。抵抗R12の第2端は、トランジスタN3のソース及びバックゲートと接地端GND1にそれぞれ接続されている。
【0153】
トランジスタN2のゲートは、否定論理和演算器NORの出力端(=ゲート信号GN2の出力端に相当)に接続されている。従って、トランジスタN2は、ゲート信号GN2がハイレベルであるときにオンし、ゲート信号GN2がローレベルであるときにオフする。
【0154】
トランジスタN3のゲートは、インバーINVの出力端(=ゲート信号GN3の出力端に相当)に接続されている。従って、トランジスタN3は、ゲート信号GN3がハイレベルであるときにオンし、ゲート信号GN3がローレベルであるときにオフする。
【0155】
否定論理和演算器NORは、モード信号M2及びM3の否定論理和演算信号を生成し、これをゲート信号GN2として出力する。従って、ゲート信号GN2は、モード信号M2及びM3の少なくとも一方がハイレベルであるときにローレベルとなり、モード信号M2及びM3の双方がローレベルであるときにハイレベルとなる。
【0156】
インバータINVは、モード信号M3の論理反転信号を生成し、これをゲート信号GN3として出力する。従って、ゲート信号GN3は、モード信号M3がハイレベルであるときにローレベルとなり、モード信号M3がローレベルであるときにハイレベルとなる。
【0157】
上記構成から成るゲイン調整部113において、電源IC100が通常モード(MODE1)であるときは、M2=M3=Lとなり、GN2=GN3=Hとなるので、N2=N3=ONとなる。従って、ゲインαは「1/4(=R/(3R+R))」となる。
【0158】
一方、電源IC100が軽負荷モード(MODE2)であるときは、M2=H、M3=Lとなり、GN2=L、GN3=Hとなるので、N2=OFF、N3=ONとなる。従って、ゲインαは「1/3(=(R+0.5R)/(3R+R+0.5R))」となる。
【0159】
また、電源IC100が無負荷モード(MODE3)であるときは、M2=L、M3=Hとなり、GN2=GN3=Lとなるので、N2=N3=OFFとなる。従って、ゲインαは「1/2(=(R+0.5R+1.5R)/(3R+R+0.5R+1.5R))」となる。
【0160】
なお、次の(1)式から、ゲインαを切り替えることにより、一次電流Ipのピーク電流値も切り替わることが分かる。
【0161】
Ip=Vcs/Rs=α×Vfb/Rs … (1)
【0162】
すなわち、軽負荷モード(MODE2)では、α=1/3に切り替えることにより、通常モード(MODE1、α=1/4)と比べて、一次電流Ipのピーク電流値を1.33倍に増やすことができるので、軽負荷時の効率を改善することが可能となる。
【0163】
また、無負荷モード(MODE3)では、α=1/2に切り替えることにより、通常モード(MODE1、α=1/4)と比べて、一次電流Ipのピーク電流値を2倍に増やすことができるので、無負荷時の効率を改善することが可能となる。
【0164】
<ピーク電流切替>
上記では、電源IC100の動作モード毎に一次電流Ipのピーク電流値を切り替える構成を例に挙げたが、ピーク電流切替(ゲイン調整)は、必ずしも電源IC100の動作モード切替と組み合わせて実施する必要はなく、軽負荷検出時に一次電流Ipのピーク電流値を引き上げることにより、軽負荷時(待機時)の高効率化を実現することができる。
【0165】
なお、軽負荷検出の手法としては、例えば、帰還電圧Vfbが閾値電圧Vth5を下回り、バースト検出信号S5がハイレベルに立ち上がって、コントローラ110によるトランジスタN1のバースト制御が開始されたときに、軽負荷であることを検出して一次電流Ipのピーク電流値を引き上げるとよい。
【0166】
また、例えば、コントローラ110によるトランジスタN1のバースト制御が開始された後、トランジスタN1のバースト停止期間(=帰還電圧Vfbが閾値電圧Vth5を下回っている期間)が所定値よりも長くなったときに、軽負荷であることを検出して一次電流Ipのピーク電流値を引き上げてもよい。
【0167】
また、例えば、センス電圧Vcsのピーク電圧値が低下したこと、或いは、トランジスタN1のオン期間Tonが短くなったことなどを検出して、一次電流Ipのピーク電流値を引き上げることも可能である。
【0168】
一方、ピーク電流切替の手法としては、先にも述べた通り、帰還電圧Vfbのゲインα(=分圧比)を調整することにより、一次電流Ipのピーク電流値を引き上げればよい。
【0169】
<パッケージレイアウト>
図13は、パッケージレイアウトの一例を示す図(XZ平面図)である。本図の電源IC100では、第1チップ100aと第2チップ100bがアイランド100c上に実装されている。
【0170】
第1チップ100aには、高耐圧化の必要な回路ブロック(例えば、高電圧VHの入力を受け付けるスタータ109など)が集積化されている。なお、第1チップ100aは、ワイヤW1及びW2を介して外部端子T8に接続されている。また、第1チップ100aは、ワイヤW3~W6を介して第2チップ100bと接続されている。
【0171】
第2チップ100bには、上記以外の回路ブロック(101~108、及び、110~119)が集積化されている。なお、第2チップ100bは、ワイヤW7~W12を介して外部端子T1~T6とそれぞれ接続されている。
【0172】
なお、本図のパッケージレイアウトでは、アイランド100c上において、第1チップ100aが第2辺寄り(=5ピン~7ピンに近い側)に配置されており、第2チップ100bが第1辺寄り(=1ピン~4ピンに近い側)に配置されている。このようなパッケージレイアウトを採用することにより、ワイヤW1~W12をできるだけ短く敷設することが可能となる。
【0173】
次に、電源IC100を1チップ構成ではなく、2チップ構成とする理由について説明する。高耐圧化の必要な回路ブロックとそれ以外の回路ブロックを仮に1チップ構成とした場合には、高耐圧プロセス領域と低耐圧プロセス領域との間に緩衝領域を設ける必要がある。そのため、チップサイズが非常に大きくなるので大幅なコストアップが招かれる。
【0174】
一方、電源IC100を2チップ構成とすれば、第1チップ100aと第2チップ100bのいずれにも緩衝領域を設ける必要がなくなるので、それぞれのチップサイズの縮小が可能となり、結果的に低コスト化を図ることが可能となる。また、第1チップ100aと第2チップ100bが分離されているので、耐圧的にも非常に有利となる。
【0175】
<最小オン幅切替>
一次巻線L1のインダクタンスをLpとし、スイッチング周波数をFswとした場合、トランジスタN1の消費電力Pは、次の(1)式で表される。
【0176】
【0177】
上記(1)式より、一次電流Ipのピーク電流値が低いほど、スイッチング周波数Fswが高くなる。従って、トランジスタN1のスイッチング回数が増加するので、スイッチング損失が増加してしまう。
【0178】
絶縁型スイッチング電源1の効率を高めるためには、トランジスタN1のスイッチング回数を削減する必要がある。そのための手法として、先出の
図7や
図9では、軽負荷検出時に帰還電圧Vfbのゲインα(=分圧比)を調整することにより、一次電流Ipのピーク電流値を切り替える手法を提案したが、トランジスタN1の最小オン幅を調整することでも、一次電流Ipのピーク電流値を切り替えることができる。以下、詳細に説明する。
【0179】
図14は、最小オン幅の切替によるピーク電流制御の一例を示すタイミングチャートである。なお、上段には帰還電圧Vfbが描写されており、下段には一次電流Ipが描写されている。
【0180】
本図で示したように、トランジスタN1の最小オン幅をTmin1→Tmin2に変更することで、一次電流Ipのピーク電流値をIp1→Ip2に変更することができる。なお、ピーク電流値Ip1及びIp2は、それぞれ、次の(2a)式及び(2b)式で表すことができる。
【0181】
【0182】
上記(2a)式及び(2b)式から、トランジスタN1の最小オン幅を大きくすると、一次電流Ipのピーク電流値を引き上げることができるので、トランジスタN1のスイッチング回数を減らし、延いては、スイッチング損失を削減することが可能となる。
【0183】
特に、軽負荷検出時に最小オン幅を大きくして、一次電流Ipのピーク電流値を引き上げることにより、軽負荷時(待機時)の高効率化を実現することができる。
【0184】
なお、軽負荷検出の手法としては、例えば、帰還電圧Vfbが閾値電圧Vth5を下回り、バースト検出信号S5がハイレベルに立ち上がって、コントローラ110によるトランジスタN1のバースト制御が開始されたときに、軽負荷であることを検出して一次電流Ipのピーク電流値を引き上げるとよい。
【0185】
また、例えば、コントローラ110によるトランジスタN1のバースト制御が開始された後、トランジスタN1のバースト停止期間(=帰還電圧Vfbが閾値電圧Vth5を下回っている期間)が所定値よりも長くなったときに、軽負荷であることを検出して一次電流Ipのピーク電流値を引き上げてもよい。
【0186】
また、例えば、センス電圧Vcsのピーク電圧値が低下したこと、或いは、トランジスタN1のオン期間Tonが短くなったことなどを検出して、一次電流Ipのピーク電流値を引き上げることも可能である。
【0187】
以下では、負荷に応じてトランジスタN1の最小オン幅を設定する最小オン幅設定部の構成及び動作について、具体例を挙げながら詳細に説明する。
【0188】
<最小オン幅設定部>
図15は、最小オン幅設定部の第1実施例を示す図である。本実施例の最小オン幅設定部120は、電流源121及び122と、論理積演算器123と、キャパシタ124と、Nチャネル型MOS電界効果トランジスタ125と、インバータ段126と、可変抵抗127及び128と、コンパレータ129と、を含む。
【0189】
電流源121は、電源端とキャパシタ123の第1端(=電圧V1の出力端)との間に接続されており、論理積演算器123から入力される論理積信号SAに応じてオン/オフされる電流I1を生成する。より具体的に述べると、電流源121は、SA=Hであるときに電流I1をオン(例えばI1=1.0A)し、SA=Lであるときに電流I1をオフ(I1=0A)とする。
【0190】
電流源122は、電源端とキャパシタ123の第1端(=電圧V1の出力端)との間に接続されており、常にオンされる電流I2(例えばI2=0.5μA)を生成する。
【0191】
論理積演算器123は、反転入力端に入力されるモード信号M2と非反転入力端に入力されるイネーブル信号ENとの論理積信号SAを生成する。従って、論理積信号SAは、電源IC100のイネーブル期間(EN=H)において、軽負荷モード以外(M2=L)でハイレベルとなり、軽負荷モード(M2=H)でローレベルとなる。また、電源IC100のディセーブル期間(EN=L)には、モード信号M2の論理レベルに依らず、論理積信号SAがローレベルに固定される。
【0192】
なお、上記の電流源121及び122と論理積演算器123は、負荷に応じてキャパシタ124の充電電流Ichgを生成する充電電流生成部として機能する。ここで、充電電流Ichgは、電流I1と電流I2とを足し合わせた加算電流(=I1+I2)となる。従って、充電電流Ichgは、電流I1のオン/オフに応じて増減する。
【0193】
より具体的に述べると、軽負荷モード以外(M2=L)では、電流I1がオンされるので、充電電流Ichgが1.5μA(=1.0μA+0.5μA)となる。一方、軽負荷モード(M2=H)では、論理積信号SAがローレベルとなるので、充電電流Ichgが0.5μAまで引き下げられる。
【0194】
キャパシタ124の第1端は、コンパレータ129の非反転入力端(+)に接続されている。キャパシタ124の第2端は、接地端に接続されている。すなわち、キャパシタ124の両端間電圧が電圧V1として出力される。なお、キャパシタ124の充電期間におおける電圧V1の傾きは、充電電流Ichgに応じて決定される。
【0195】
より具体的に述べると、軽負荷モード以外(M2=L)では、充電電流Ichgが1.5μAとなるので、電圧V1の傾きが急峻となり、軽負荷モード(M2=H)では、充電電流Ichgが0.5μAまで引き下げられるので、電圧V1の傾きが緩慢となる。
【0196】
トランジスタ125のドレインは、キャパシタ124の第1端に接続されている。トランジスタ125のソース及びバックゲートは、キャパシタ124の第2端に接続されている。トランジスタ125のゲートには、インバータ段126(本図では2段)を介して、ターンオン信号LEBが入力されている。
【0197】
なお、ターンオン信号LEBは、トランジスタN1のオンタイミングで所定のリセット期間(例えば300ns)だけハイレベルに立ち上がるワンショットパルス信号である。従って、トランジスタN1のオンタイミングでは、トランジスタ125がオンしてキャパシタ124が放電される。このように、トランジスタ125は、トランジスタN1のオンタイミングでキャパシタ124を放電する放電スイッチとして機能する。
【0198】
ここまでに説明した構成要素(電流源121及び122、論理積演算器123、キャパシタ124、トランジスタ125、及び、インバータ段126)は、負荷に応じた傾きで変化する電圧V1を生成する第1電圧生成部の構成要素として理解することができる。
【0199】
可変抵抗127及び128は、バンドギャップ基準電圧BGR(例えば1.2V)の印加端と接地端との間に直列接続されており、互いの接続ノードから所定の電圧V2(例えば0.6V)を出力する第2電圧生成部(=分圧回路)として機能する。なお、可変抵抗127及び128は、所定の諧調度(例えば±3ビット)を持ってそれぞれの抵抗値を微調整することが可能である。
【0200】
コンパレータ129は、非反転入力端(+)に入力される電圧V1と反転入力端(-)に入力される電圧V2を比較することにより、最小オン幅設定信号MINを生成する。なお、最小オン幅設定信号MINは、V1<V2であるときにローレベルとなり、V1>V2であるときにハイレベルとなる。
【0201】
上記の最小オン幅設定信号MINは、コンパレータ106で生成されるオフタイミング信号S6とともに、論理積演算器ANDに入力されている。論理積演算器ANDは、最小オン幅設定信号MINとオフタイミング信号S6の論理積信号S6’を生成する。
【0202】
なお、論理積信号S6’は、最小オン幅設定信号MINとオフタイミング信号S6の双方がハイレベルであるときにハイレベルとなり、最小オン幅設定信号MINとオフタイミング信号S6の少なくとも一方がローレベルであるときにはローレベルとなる。
【0203】
すなわち、オフタイミング信号S6がハイレベルに立ち上がっても、その時点で最小オン幅設定信号MINがハイレベルに立ち上がっていなければ、論理積信号S6’はローレベルのままとなる。
【0204】
上記の論理積信号S6’は、コンパレータ108で生成される過電流検出信号S8とともに、論理和演算器ORに入力されている。論理和演算器ORは、論理積信号S6’と過電流検出信号S8の論理和信号を生成し、これをリセット信号S10として、RSフリップフロップ111のリセット端(R)に出力する。
【0205】
なお、リセット信号S10は、論理積信号S6’と過電流検出信号S8の少なくとも一方がハイレベルであるときにハイレベルとなり、論理積信号S6’と過電流検出信号S8の双方がローレベルであるときにローレベルとなる。
【0206】
すなわち、過電流検出信号S8がハイレベル(=過電流検出時の論理レベル)であるときには、論理積信号S6’の論理レベルに依ることなく、リセット信号S10がハイレベルに固定される。
【0207】
なお、上記の論理積演算器AND及び論理和演算器ORは、それぞれ、コントローラ110の構成要素として理解することができる。
【0208】
図16は、最小オン幅切替動作の一例を示すタイミングチャートであり、上から順に、ゲート信号G1、ターンオン信号LEB、電圧V1(及びV2)、最小オン幅設定信号MIN、オフタイミング信号S6、及び、論理積信号S6’が描写されている。なお、本図中の実線は、M2=L(I1オン)なお、本図中の実線は、M2=L(I1オン)における挙動を示しており、本図中の破線は、M2=H(I1オフ)における挙動を示している。
【0209】
時刻t11において、ゲート信号G1がハイレベルに立ち上げられると、ターンオン信号LEBにワンショットパルスが生成される。その結果、電圧V1がゼロ値まで引き下げられた後、充電電流Ichgに応じた傾きで上昇し始める。
【0210】
なお、最小オン幅設定信号MINは、電圧V1がゼロ値にリセットされた時点で、ハイレベルからローレベルに立ち下がり、その後、電圧V1が電圧V2よりも高くなった時点で、ローレベルから再びハイレベルに立ち上がる。
【0211】
ここで、軽負荷モード以外(M2=L)では、充電電流Ichgが1.5μA(=I1+I2)となるので、電圧V1の傾きが急峻となる(V1の実線を参照)。その結果、電圧V1は、時刻t12で電圧V2を上回り、最小オン幅設定信号MINがハイレベルからローレベルに立ち上がる(MINの実線を参照)。この場合、時刻t11~t12が最小オン幅Tmin1に相当する。
【0212】
一方、軽負荷モード(M2=H)では、充電電流Ichgが0.5μA(=I2のみ)まで引き下げられるので、電圧V1の傾きが緩慢となる(V1の破線を参照)。従って、電圧V1は、時刻t12よりも遅い時刻t13でようやく電圧V2を上回り、最小オン幅設定信号MINがハイレベルからローレベルに立ち上がる(MINの破線を参照)。この場合、時刻t11~t13が最小オン幅Tmin2(>Tmin1)に相当する。
【0213】
なお、本図では、最小オン幅設定信号MINのローレベル期間中に、オフタイミング信号S6がハイレベルに立ち上がっている(時刻t11~t12を参照)。しかしながら、先にも述べた通り、最小オン幅設定信号MINがハイレベルに立ち上がっていなければ、論理積信号S6’はローレベルのままとなる。従って、トランジスタN1がオフされることはなく、最小オン幅Tmin1(ないしはTmin2)が維持される。
【0214】
上記したように、軽負荷モード(M2=H)において、最小オン幅Tmin1を大きく設定し、一次電流Ipのピーク電流値を引き上げることにより、軽負荷時(待機時)の高効率化を実現することが可能となる。
【0215】
なお、時刻t14以降においても、上記と同様の動作が繰り返される。
【0216】
図17は、最小オン幅設定部120の第2実施例を示す図である。本実施例の最小オン幅設定部120は、先出の第1実施例(
図15)をベースとしつつ、電流源121及び122と論理積演算器123に代えて、オペアンプ12A、Nチャネル型MOS電界効果トランジスタ12B、抵抗12C、及び、カレントミラー12Dを含む。すなわち、充電電流生成部の構成に変更が加えられている。以下、この変更点について重点的に説明する。
【0217】
オペアンプ12Aの非反転入力端(+)には、帰還電圧Vfbが入力されている。オペアンプ12Aの出力端は、トランジスタ12Bのゲートに接続されている。オペアンプ12Aの反転入力端(-)は、トランジスタ12Bのソース及びバックゲートと、抵抗12Cの第1端に接続されている。抵抗12Cの第2端は、接地端に接続されている。トランジスタ12Bのドレインは、カレントミラー12Dの電流入力端に接続されている。カレントミラー12Dの電流出力端は、キャパシタ124の第1端(=電圧V1の出力端)に接続されている。
【0218】
オペアンプ12Aは、非反転入力端(+)と反転入力端(-)がイマジナリショートするようにトランジスタ12Bのゲート制御を行う。従って、抵抗12Cの第1端には、帰還電圧Vfbと同等の電圧が印加される。その結果、抵抗12C(抵抗値:R12C)には、帰還電圧Vfbに応じた電流信号I0(=Vfb/R12C)が流れる。
【0219】
すなわち、オペアンプ12A、トランジスタ12B、及び、抵抗12Cは、帰還電圧Vfb(=電圧信号である出力検出信号に相当)を電流信号I0に変換する電圧/電流変換部として機能する。
【0220】
カレントミラーは、電流信号I0に応じたミラー電流を生成し、これを充電電流Ichgとして出力する。
【0221】
負荷が軽くなって帰還電圧Vfbが低下すると、電流信号I0が減少する。従って、充電電流Ichgが減少するので、電圧V1の傾きが緩慢となる。その結果、電圧V1と電圧V2との交差タイミングが遅れるので、最小オン幅Tminが大きくなる。
【0222】
すなわち、第2実施例の最小オン幅設定部120であれば、負荷が軽いほど最小オン幅Tminを大きく設定することが可能となる。
【0223】
また、第2実施例の最小オン幅設定部120では、先出のインバータ段126が取り除かれており、トランジスタ125のゲートには、ターンオン信号LEBに代えて、セット信号S9が直接入力されている。このような構成とすることにより、ターンオン信号LEBを生成するためのワンショット回路を割愛し、回路規模を縮小することが可能となる。
【0224】
<その他の変形例>
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
【産業上の利用可能性】
【0225】
本明細書中に開示されている発明は、あらゆる分野(家電分野、自動車分野、産業機械分野など)で用いられる絶縁型スイッチング電源に利用することが可能である。
【符号の説明】
【0226】
1 絶縁型スイッチング電源
1p 一次回路系(GND1系)
1s 二次回路系(GND2系)
2 負荷
10 整流部
11 フィルタ
12 ダイオードブリッジ
13、14 キャパシタ
20 DC/DC変換部
100 電源IC(電源制御装置)
100a 第1チップ
100b 第2チップ
100c アイランド
101~108 コンパレータ
109 スタータ
110 コントローラ
111 RSフリップフロップ
112 ドライバ
113 ゲイン調整部(ピーク電流切替部)
114 スロープ補償部
115 加算部
116 オシレータ
117 最大デューティ設定部
118 抵抗
119 Pチャネル型MOS電界効果トランジスタ
120 最小オン幅設定部
121、122 電流源
123 論理積演算器
124 キャパシタ
125 Nチャネル型MOS電界効果トランジスタ
126 インバータ段
127、128 可変抵抗
129 コンパレータ
12A オペアンプ
12B Nチャネル型MOS電界効果トランジスタ
12C 抵抗
12D カレントミラー
a エッジ検出部
a1 インバータ
a2~a5 Dフリップフロップ
b 第1タイマ部
b1~b4 タイマ
b5、b6 RSフリップフロップ
b7~b10 インバータ
c 第2タイマ部
c1 タイマ
d 動作モード切替部
d1~d3 Dフリップフロップ
d4 アップダウンカウンタ
e バースト制御部
e1 ワンショットパルス生成部
e2、e3 タイマ
e4 論理和演算器
AND 論理積演算器
C1~C4 キャパシタ
D1~D4 ダイオード
INV インバータ
L1 一次巻線
L2 二次巻線
L3 補助巻線
LED 発光ダイオード
N1~N3 Nチャネル型MOS電界効果トランジスタ
NOR 否定論理和演算器
OR 論理和演算器
PT フォトトランジスタ
PW 商用交流電源
R1~R12 抵抗
REG シャントレギュレータ
TR トランス
T1~T8 外部端子
W1~W12 ワイヤ
X 電子機器