特許 7125490 通信チャネルの信号インテグリティ診断

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-08-16

(45)【発行日】2022-08-24

(54)【発明の名称】通信チャネルの信号インテグリティ診断

(51)【国際特許分類】

   H04L 25/02 20060101AFI20220817BHJP

【ＦＩ】

H04L25/02 302B

【請求項の数】 23

(21)【出願番号】P 2020539267

(86)(22)【出願日】2019-01-14

(65)【公表番号】

(43)【公表日】2021-05-13

(86)【国際出願番号】 US2019013530

(87)【国際公開番号】W WO2019143573

(87)【国際公開日】2019-07-25

【審査請求日】2022-01-05

(31)【優先権主張番号】62/618,990

(32)【優先日】2018-01-18

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】15/997,563

(32)【優先日】2018-06-04

(33)【優先権主張国・地域又は機関】US

【早期審査対象出願】

(73)【特許権者】

【識別番号】397050741

【氏名又は名称】マイクロチップ テクノロジー インコーポレイテッド

【氏名又は名称原語表記】ＭＩＣＲＯＣＨＩＰ ＴＥＣＨＮＯＬＯＧＹ ＩＮＣＯＲＰＯＲＡＴＥＤ

(74)【代理人】

【識別番号】110000626

【氏名又は名称】弁理士法人英知国際特許商標事務所

(72)【発明者】

【氏名】クイジック、マーティン

(72)【発明者】

【氏名】アイヤー、ヴェンカトラマン

【審査官】阿部 弘

(56)【参考文献】

【文献】特開２００６－１４８６７２（ＪＰ，Ａ）

【文献】国際公開第２００２／０６９５５５（ＷＯ，Ａ１）

【文献】特開２００８－１４１４６７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｌ ２５／０２

(57)【特許請求の範囲】

【請求項1】

通信チャネルのインテグリティを診断する装置であって、
伝送線路からの入力信号と調整された出力信号との間の利得を自動的に調整することによって、前記伝送線路からの入力信号を調節して、前記調整された出力信号上に所定の電圧振幅を生成するように構成された自動利得回路と、
前記所定の電圧振幅に比例する振幅を有する外乱信号を生成するように構成された外乱発生器と、
前記調整された出力信号に前記外乱信号を付加して加算出力を生成するように構成された加算回路と、
前記加算出力をサンプリングし、前記サンプリングされた加算出力から少なくともデータ信号を生成するように構成されたクロック及びデータ回復回路と、
前記データ信号の信号インテグリティを分析するように構成されたデータプロセッサと、を備える、装置。

【請求項2】

前記データ信号内のエラーレベルを判定することと、
前記エラーレベルを最大許容エラーレベルと比較することと、
前記比較の結果を結果信号で報告することと、によって、前記データ信号を更に分析するように構成された判定回路を更に備える、請求項１に記載の装置。

【請求項3】

前記自動利得回路は、前記調整された出力信号を、選択された最大電圧レベルの実質的に近くに設定するために、電圧制御利得で前記入力信号に対して利得を調整するように更に構成されている、請求項１に記載の装置。

【請求項4】

前記伝送線路は電気信号を搬送するように構成されている、請求項１に記載の装置。

【請求項5】

前記伝送線路は、光信号を搬送するように構成され、前記伝送線路と前記自動利得回路との間に光／電気変換器を更に備える、請求項１に記載の装置。

【請求項6】

前記外乱発生器は、前記クロック及びデータ回復回路のジッタ伝達周波数よりも実質的に高い周波数を有する発振信号として前記外乱信号を生成するように更に構成されている、請求項１に記載の装置。

【請求項7】

前記外乱発生器は、前記ジッタ伝達周波数のコーナー周波数で前記発振信号の前記周波数を生成するように更に構成されている、請求項６に記載の装置。

【請求項8】

前記外乱発生器は、前記所定の電圧振幅の実質的に５０％付近の振幅を有する前記外乱信号を生成するように更に構成されている、請求項６に記載の装置。

【請求項9】

通信チャネルのインテグリティを診断する装置であって、
入力信号の振幅を推定し、振幅指示信号を生成するように構成された受信機と、
前記入力信号の振幅に比例し、かつ前記振幅指示信号に応答する振幅を有する外乱信号を生成するように構成された外乱発生器と、
前記入力信号に前記外乱信号を付加して加算出力を生成するように構成された加算回路と、
前記加算出力をサンプリングし、前記サンプリングされた加算出力から少なくともデータ信号を生成するように構成されたクロック及びデータ回復回路と、
前記データ信号の信号インテグリティを分析するように構成されたデータプロセッサと、を備える、装置。

【請求項10】

前記データプロセッサは、前記振幅指示信号に応答して、前記入力信号の前記振幅に比例する前記振幅を判定するように更に構成されている、請求項９に記載の装置。

【請求項11】

前記外乱発生器は、前記振幅指示信号に応答して、前記入力信号の前記振幅に比例する前記振幅を判定するように更に構成されている、請求項９に記載の装置。

【請求項12】

前記外乱発生器は、前記クロック及びデータ回復回路のジッタ伝達周波数よりも実質的に高い周波数を有する発振信号として前記外乱信号を生成するように更に構成されている、請求項９に記載の装置。

【請求項13】

前記外乱発生器は、前記ジッタ伝達周波数のコーナー周波数で前記発振信号の前記周波数を生成するように更に構成されている、請求項１２に記載の装置。

【請求項14】

通信チャネルの信号インテグリティを診断する方法であって、
前記通信チャネルの伝送線路から入力信号を受信するステップと、
所定の電圧振幅を有する調整された出力信号を生成するために、前記入力信号に対して自動利得機能を実行するステップと、
前記調整された出力信号に外乱信号を付加して加算出力を生成するステップと、
前記加算出力からクロック信号及びデータ信号を回復するステップと、
前記加算出力をデジタル化するステップと、
前記デジタル化された加算出力を分析して、エラーレベルを判定するステップと、を含む、方法。

【請求項15】

前記エラーレベルを最大許容エラーレベルと比較するステップと、
前記比較の結果を結果信号で報告するステップと、を更に含む、請求項１４に記載の方法。

【請求項16】

前記調整された出力信号を、選択された最大電圧レベルの実質的に近くに設定するために、電圧制御利得で前記自動利得機能の前記利得を調整するステップを更に含む、請求項１４に記載の方法。

【請求項17】

前記デジタル化された加算出力を分析するステップは、前記データ信号を分析するステップを含み、
前記クロック信号及び前記データ信号を回復するプロセスから、ジッタ伝達周波数よりも実質的に高い周波数を有する発振信号として前記外乱信号を生成するステップを更に含む、請求項１４に記載の方法。

【請求項18】

前記発振信号の前記周波数は、前記ジッタ伝達周波数のコーナー周波数を含む、請求項１７に記載の方法。

【請求項19】

前記外乱信号を生成するステップは、前記所定の電圧振幅の実質的に半分に近い前記外乱信号の振幅を生成する、請求項１７に記載の方法。

【請求項20】

通信チャネルの信号インテグリティを診断する方法であって、
前記通信チャネルの伝送線路から入力信号を受信するステップと、
所定の電圧振幅を有する調整された出力信号を生成するために、前記入力信号に対して自動利得機能を実行するステップと、
プロセスの２つ以上のループを実行するステップであって、各ループは、
前記調整された出力信号に外乱信号を付加して加算出力を生成するステップと、
前記加算出力をデジタル化するステップと、
前記デジタル化された加算出力を分析して、現在の前記ループに対する前記通信チャネル内の利用可能なマージンを判定するステップと、
前記外乱信号の振幅を調整するステップと、を含む、実行するステップと、
前記２つ以上のループのうちの少なくとも２つからの前記利用可能なマージンに応答して、最終利用可能マージンを示す結果信号を生成するステップと、を含む、方法。

【請求項21】

前記加算出力をデジタル化するステップは、クロック信号及びデータ信号を前記加算出力から回復するステップを更に含み、
前記デジタル化された加算出力を分析するステップは、前記データ信号を分析するステップを含み、
前記クロック信号及び前記データ信号を回復する前記プロセスから、ジッタ伝達周波数よりも実質的に高い周波数を有する発振信号として前記外乱信号を生成するステップを更に含む、請求項２０に記載の方法。

【請求項22】

前記発振信号の前記周波数は、前記ジッタ伝達周波数のコーナー周波数を含む、請求項２１に記載の方法。

【請求項23】

前記外乱信号を生成するステップは、前記所定の電圧振幅の実質的に半分に近い前記外乱信号の振幅を生成する、請求項２１に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

（優先権の主張）
本出願は、２０１８年１月１８日に出願された米国仮特許出願第６２／６１８，９９０号の、「ＳＩＧＮＡＬ ＩＮＴＲＧＲＩＴＹ ＤＩＡＧＮＯＳＴＩＣＳ ＦＯＲ ＣＯＭＭＵＮＩＣＡＴＩＯＮ ＣＨＡＮＮＥＬＳ」に対する出願日の利益を主張し、かつ２０１８年６月４日出願された米国特許出願第１５／９９７，５６３号の、「ＳＩＧＮＡＬ ＩＮＴＲＧＲＩＴＹ ＤＩＡＧＮＯＳＴＩＣＳ ＦＯＲ ＣＯＭＭＵＮＩＣＡＴＩＯＮ ＣＨＡＮＮＥＬＳ」に対する出願日の利益を主張し、これらの各々の内容及び開示は、参照によりその全体が本明細書に組み込まれる。

【0002】

（発明の分野）
本開示の実施形態は、概して、シリアル通信チャネルに関し、より具体的には、通信チャネルにおける信号インテグリティに関する。

【背景技術】

【0003】

多くの組み込み制御システム及び他のコンピューティングシステムでは、周辺デバイスとホストとの間、又は周辺デバイス間のデータの移動は、そのようなシステム内に存在し得る様々なバス上のかなりの量のデータトラフィックであり得る。加えて、このデータトラフィックの一部は、リアルタイムの重要なシステムに関する情報及びコマンドを搬送する場合がある。このため、信号インテグリティは、正確な通信において重要な要因となる。

【0004】

いくつかのシステムでは、信号インテグリティを判定するために、電気伝送線路を介して又は光チャネルを介してのいずれかで、１つの点から別の点にデータを転送するときに、マージンが通信システムにおいて既知であることが重要である。一例として、自動車の高速デジタル通信では、自動車会社は、それらの通信リンクの各々に依然として十分な信号インテグリティマージンがあるかどうかを知ることを望む。通信リンク内の各要素は、経年劣化、機械的応力、温度応力、及びこれらの組み合わせの下で劣化し得る。リンク内の要素は、ケーブルドライバ回路、送信側のコモンモードチョーク、送信側のコネクタ、ケーブル、インラインコネクタ、受信側のコネクタ、受信端の共通モードチョーク、等化器、データリカバリのための位相ロックループ（phase-locked loop、ＰＬＬ）、及びプリント回路基板（printed circuit board、ＰＣＢ）のトレースを含み得る。

【0005】

本開示の発明者らは、ビットエラー率がランタイム中に許容不可能なレベルまで上昇する前に、信号インテグリティマージンを診断するための容易で、速く、安価な方法の必要性を予測している。

【発明の概要】

【0006】

本開示の実施形態は、自動利得モジュール、外乱発生器、加算モジュール、クロック及びデータ回復モジュール、並びにデータプロセッサを含む通信チャネルの受信側を備える。自動利得モジュールは、伝送線路からの入力信号と調整された出力信号との間の利得を自動的に調整することによって、伝送線路からの入力信号を調節して、調整された出力信号上に所定の電圧振幅を生成するように構成される。外乱発生器は、所定の電圧振幅に比例する振幅を有する外乱信号を生成するように構成される。加算モジュールは、調整された出力信号に外乱信号を付加して加算出力を生成するように構成される。クロック及びデータ回復モジュールは、加算出力をサンプリングし、サンプリングされた加算出力から少なくともデータ信号を生成するように構成される。データプロセッサは、データ信号の信号インテグリティを分析するように構成される。

【0007】

本開示の更なる実施形態は、受信機、外乱発生器、加算モジュール、クロック及びデータ回復モジュール、並びにデータプロセッサを含む通信チャネルの受信側を備える。受信機は、入力信号の振幅を推定し、振幅指示信号を生成するように構成される。外乱発生器は、入力信号の振幅に比例し、振幅指示信号に応答する振幅を有する外乱信号を生成するように構成される。加算モジュールは、入力信号に外乱信号を付加して、加算出力を生成するように構成される。クロック及びデータ回復モジュールは、加算出力をサンプリングし、サンプリングされた加算出力から少なくともデータ信号を生成するように構成され、データプロセッサは、データ信号の信号インテグリティを分析するように構成される。

【0008】

本開示のいくつかの他の実施形態は、通信チャネルの信号インテグリティを診断する方法を含む。本方法は、通信チャネルの伝送線路から入力信号を受信するステップと、入力信号に対して自動利得機能を実行して、所定の電圧振幅を有する調整された出力信号を生成するステップと、を含む。本方法はまた、調整された出力信号に外乱信号を付加して加算出力を生成するステップを含む。本方法はまた、加算出力をデジタル化し、デジタル化された加算出力を分析してエラーレベルを判定するステップを含む。

【0009】

本開示の更に他の実施形態は、通信チャネルの信号インテグリティを診断する方法を含む。本方法は、通信チャネルの伝送線路から入力信号を受信するステップと、入力信号に対して自動利得機能を実行して、所定の電圧振幅を有する調整された出力信号を生成するステップを含む。本方法はまた、プロセスの２つ以上のループを実行するステップを含み、各ループは、調整された出力信号に外乱信号を付加して加算出力を生成するステップと、加算出力をデジタル化するステップと、デジタル化された加算出力を分析して、現在のループに対する通信チャネル内の利用可能なマージンを判定するステップと、外乱信号の振幅を調整するステップと、を含む。本方法はまた、２つ以上のループのうちの少なくとも２つからの利用可能なマージンに応答して、最終利用可能なマージンを示す結果信号を生成するステップを含む。

【0010】

本開示の更なる実施形態は、データソースを含む送信側と、データソースから信号を伝達するように構成された伝送線路と、伝送線路からの信号を入力信号として受信するように構成された受信側と、を備える通信システムを含む。受信側は、入力信号と調整された出力信号との間の利得を自動的に調整することによって、伝送線路からの入力信号を調節して、調整された出力信号上に所定の電圧振幅を生成するように構成された自動利得モジュールを含む。受信側はまた、所定の電圧振幅に比例する振幅を有する外乱信号を生成するように構成された外乱発生器と、外乱信号を調整された出力信号に付加して加算出力を生成するように構成された加算モジュールと、を含む。受信側はまた、加算出力をサンプリングし、サンプリングされた加算出力から少なくともデータ信号を生成するように構成されたクロック及びデータ回復モジュールと、データ信号の信号インテグリティを分析するように構成されたデータプロセッサと、を含む。

【図面の簡単な説明】

【0011】

【図1】当該技術分野の状態を表す従来の信号インテグリティチェッカを有する通信チャネルのブロック図である。

【図2】当該技術分野の状態を表す図１の信号インテグリティチェッカから得られ得るアイ（eye）ダイアグラムを示す。

【図3】本開示の実施形態による信号インテグリティ診断を有する通信チャネルのブロック図である。

【図4】光通信リンクを含む、本開示の実施形態による信号インテグリティ診断を有する通信チャネルのブロック図である。

【図5】外乱信号の付加前及び外乱信号の付加後の受信側でのアイダイアグラムを例示する。

【図6】本開示の実施形態で使用され得る加算回路の一例を例示する回路図である。

【図7】通信チャネル上でランタイム信号インテグリティ診断を実行するプロセスを例示するフロー図である。

【図8】所与の通信チャネルのランタイム利用可能な信号インテグリティマージンを判定するプロセスを例示するフロー図である。

【図9】本開示の実施形態含む通信システムを例示するブロック図である。

【発明を実施するための形態】

【0012】

以下の詳細な説明では、本明細書の一部をなし、本開示を実施し得る具体的な例示的実施形態を例示として示す添付の図面を参照する。これらの実施形態は、当業者が本開示を実施することができるように十分に詳細に説明される。しかしながら、他の実施形態が利用され得、本開示の範囲から逸脱することなく、構造、材料、及びプロセスの変更が行われ得る。

【0013】

本明細書で提示される図は、任意の特定の方法、システム、デバイス、又は構造の実際の図であることを意図するものではなく、本開示の実施形態を説明するために用いられる理想化した表現にすぎない。本明細書で提示される図面は、必ずしも縮尺どおりに描画されていない。様々な図面における類似の構造又は構成要素は、読者の便宜のために同一又は類似の付番を保持し得る。しかしながら、付番における類似性は、構造又は構成要素が必ずしもサイズ、組成、構成、又は任意の他の特性において同一であることを意味するものではない。

【0014】

本明細書で概して説明され、図面に例示される実施形態の構成要素は、多種多様な異なる構成で配置及び設計され得ることが容易に理解されるであろう。したがって、様々な実施形態の以下の説明は、本開示の範囲を限定することを目的とするものではなく、単に様々な実施形態を表すものである。実施形態の様々な態様が図面に提示され得るが、図面は、具体的に指示されていない限り、必ずしも尺度どおりに描画されていない。

【0015】

更に、図示及び説明する具体的な実装形態は、単なる例であり、本明細書において別段の指定がない限り、本開示を実施する唯一の方式と解釈されるべきでない。要素、回路、及び機能は、不要に詳述して本開示を不明瞭にしないように、ブロック図の形態で示され得る。逆に、図示され、説明される具体的な実装形態は、単に例示的なものであり、本明細書において別段の指定がない限り、本開示を実施する唯一の方式と解釈されるべきではない。更に、様々なブロック間での論理のブロック定義及びパーティショニングは、例示的な具体的な実装形態である。当業者には、本開示が多数の他のパーティショニングソリューションによって実施され得ることが容易に明らかになるであろう。大部分については、タイミングの考察などに関する詳細は省略されており、かかる詳細は、本開示の完全な理解を得るために必要ではなく、当業者の能力の範囲内である。

【0016】

当業者であれば、情報及び信号は、様々な異なる技術及び技法のいずれかを使用して表され得ることを理解するであろう。例えば、本明細書をとおして参照され得るデータ、命令、コマンド、情報、信号、ビット、記号、及びチップは、電圧、電流、電磁波、磁場若しくは磁性粒子、光場若しくは光学粒子、又はこれらの任意の組み合わせによって表されてもよい。いくつかの図面は、表示及び説明を明確にするために、単一の信号として信号を例示してもよい。当業者は、信号が信号のバスを表し得、このバスは様々なビット幅を有してもよく、本開示は、単一のデータ信号を含む任意の数のデータ信号で実施され得ることを理解するであろう。

【0017】

本明細書に開示する実施形態に関連して記載する様々な例示的な論理ブロック、モジュール、及び回路は、汎用プロセッサ、専用プロセッサ、デジタル信号プロセッサ（Digital Signal Processor、ＤＳＰ）、特定用途向け集積回路（Application Specific Integrated Circuit、ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（Field Programmable Gate Array、ＦＰＧＡ）若しくは他のプログラマブル論理デバイス、別個のゲート若しくはトランジスタ論理、別個のハードウェア構成要素、又は本明細書に記載の機能を実行するように設計されている、これらの任意の組み合わせを用いて実施され得る、又は実行され得る。汎用プロセッサ（本明細書では、ホストプロセッサ又は単にホストとも称され得る）は、マイクロプロセッサであってもよいが、代替的に、プロセッサは、任意のプロセッサ、コントローラ、マイクロコントローラ、又はステートマシンでもあってもよい。プロセッサはまた、ＤＳＰとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、ＤＳＰコアと組み合わせた１つ以上のマイクロプロセッサ、又は任意の他のかかる構成の組み合わせとして実装されてもよい。プロセッサを含む汎用コンピュータは専用コンピュータと見なされ、汎用コンピュータは、本開示の実施形態に関連するコンピューティング命令（例えば、ソフトウェアコード）を実行するように構成されている。

【0018】

非限定的な例として、バイポーラ、ＣＭＯＳ、又はＢｉＣＭＯＳデバイスなどの高速トランジスタを使用する能動アナログ回路を使用して、様々な例示を実施し得る。

【0019】

また、実施形態は、フローチャート、フロー図、構造図、又はブロック図として示すプロセスに関して説明され得ることを留意されたい。フローチャートは、順次プロセスとして動作行為を説明し得るが、これらの行為の多くは、別の順序で、並行して、又は実質的に同時に実行することができる。加えて、行為の順序は再調整され得る。プロセスは、方法、スレッド、機能、手順、サブルーチン、サブプログラムなどに対応し得る。更に、本明細書で開示される方法は、ハードウェア、ソフトウェア、又はその両方において実施され得る。ソフトウェアで実施される場合、機能は、コンピュータ可読媒体上の１つ以上の命令又はコードとして記憶されてもよく、又は送信されてもよい。コンピュータ可読媒体は、コンピュータ記憶媒体及びコンピュータプログラムのある場所から別の場所への転送を容易にする任意の媒体など通信媒体の両方を含む。

【0020】

「第１」、「第２」などの表記を使用した、本明細書の要素に対する任意の言及は、かかる制限が明示的に記載されていない限り、それらの要素の数量又は順序を限定しないことを理解されたい。むしろ、これらの表記は、本明細書において、２つ以上の要素又は要素の例を区別する便利な方法として使用され得る。したがって、第１の要素及び第２の要素への言及は、２つの要素のみが用いられ得ること、又は何らかの方法で第１の要素が第２の要素に先行しなければならないことを意味するものではない。加えて、特に明記しない限り、一組の要素は、１つ以上の要素を含んでもよい。

【0021】

本明細書に記載される要素は、同じ要素の複数の例を含んでもよい。これらの要素は、一般的に数値指示子（例えば１１０）によって示されてもよく、アルファベット指示子が続く数字インジケータ（例えば、１１０Ａ）又は「ダッシュ」の付く数字インジケータ（例えば、１１０－１）によって具体的に示されてもよい。続く説明を容易にするために、ほとんどの部品要素番号インジケータは、要素が導入される又は最も完全に考察される図面の番号で始まる。このため、例えば、図１の要素識別子は、主に数字フォーマット１ｘｘであり、図４の要素は、主に数字フォーマット４ｘｘである。

【0022】

本明細書で使用されるとき、所与のパラメータ、特性、又は条件に言及する際の「実質的に」という用語は、所与のパラメータ、特性、又は条件が、例えば許容可能な製造許容差の範囲内などの、小さいばらつきを満たすことを当業者が理解するであろう程度を意味し、かつ含む。一例として、実質的に満たされる特定のパラメータ、特性、又は条件に応じて、パラメータ、特性、又は条件は、少なくとも９０％満たされ得るか、少なくとも９５％満たされ得るか、更には少なくとも９９％満たされ得る。

【0023】

本明細書で使用するとき、「シリアル通信チャネル」は、情報をシリアルグループのビットとして送信する通信リンクを意味する。リンクのプロトコルは、情報ペイロードとしてビットのグループを含み、それは様々なサイズであり得、例えば、スタートビット、ストップビット、パリティビット、及びアドレスビットなどの他のビットを含み得る。リンクの物理層は、例えばＲＳ－２３２、Ｉ²Ｃ及びＳＭＢｕｓなどのプロトコルを使用する、電気有線接続であってもよい。リンクの物理層はまた、例えば光ファイバなどの光リンクを含んでもよい。

【0024】

本明細書全体をとおして、「一実施形態」、「実施形態」、又は同様の言語への参照は、指示された実施形態に関連して説明される特定の特徴、構造、又は特性が、本開示の少なくとも１つの実施形態に含まれることを意味する。このため、語句「一実施形態では」、「実施形態では」、及び本明細書全体にわたる同様の言語は、必ずしもそうではないが、全てが同じ実施形態を指す場合がある。

【0025】

本明細書に記載される実施形態は、通信チャネルの大部分の分析を提供するためにリアルタイムで動作することができる信号インテグリティ診断システムを提供する。通信チャネルの受信側の要求に応じて、チャネルは、どのくらいのジッタマージン及び垂直アイマージンが依然としてランタイム中のシステムにおいて利用可能であるかについて分析され得る。全てではないにしても、ほとんどの通信チャネル内の構成要素は、受動部品、コネクタ、配線、電気的干渉、ケーブルドライバのような電気回路、等化器、並びにＰＬＬ及びそれらの機能を含めて、分析の一部として試験される。

【0026】

図１は、本開示の発明者らに既知の従来の信号インテグリティチェッカを有する通信チャネル１６０のブロック図である。図２は、図１の信号インテグリティチェッカから得られ得る例示的なアイ（EYE）ダイアグラムを示す。

【0027】

図１では、通信チャネル１６０は、ケーブルドライバ１１２によって調節され、例えば同軸ケーブル、非シールドツイストペア（Unshielded Twisted Pair、ＵＴＰ）ケーブル、シールドツイストペア（Shielded Twisted Pair、ＳＴＰ）ケーブル、等などの伝送線路１１４に沿って送信される信号を生成するデータソース１１０を含む。受信機１２０は、信号を受信し、それをデータプロセッサ及び／又はレコーダ１４１に結果として生じるクロック及びデータを送信するクロック及びデータ回復（Clock and Data Recovery、ＣＤＲ）モジュール１２５に送信する。

【0028】

信号インテグリティチェックのために、追加のデジタイザ１３０を使用して、受信機１２０からの信号をデジタル化する。エラーレベル検出器１３２及びアイ発生器１３４は、信号インテグリティを示すために使用することができるアイパターンを開発するように動作する。アイ発生器１３４は、結果として生じるアイパターンを記憶するためのランダムアクセスメモリ（Random-Access Memory、ＲＡＭ）を含み得る。

【0029】

この従来のシステムは、アイの中央だけでなく、異なる位相及び振幅レベルでも受信側でアイをサンプリングし、例えば、異なるサンプリング点におけるビットエラー率を記録する。受信機１２０の内部にビルドアップされるアイは、対応するメモリマップを有し、それは、例えば、Ｉ２Ｃ（集積回路間）のようなシリアルプロトコルを介して読み出され、図２に示すように表示され得る。

【0030】

このため、これらの従来のシステムでは、複雑なシステムは、ＣＤＲモジュール１２５の前の通信チャネル１６０内のエラーを測定する。このチェックプロセスは遅い可能性があり、ＣＤＲモジュール１２５の特定の種類に対してのみ機能し、かなりの追加のチップ領域を必要とし（ＣＤＲモジュールなしのシステムと比較して）、そして何よりも、ＣＤＲ自体のパフォーマンスを含まない。これらの場合、１つは典型的には、後続のＣＤＲのジッタ許容値について知識や経験に基づいた推測を行い、これは単位間隔の２０％～８０％の間のいずれかであり得る。従来のシステムの魅力は、実験室環境で得られたアイ測定値と同様の結果を生成することであり、それは容易に理解される。しかし、現在、これらのシステムは、後続のＣＤＲの未知の、かつ可変のジッタ許容値のためにマージンの全体像を与えないことが、本開示の発明者らによって理解されている。加えて、従来のシステムは、かなりのシリコン面積と分析を実行するための電力を取り得、非常に遅い場合がある。

【0031】

図３は、本開示の実施形態による信号インテグリティ診断を有する通信チャネル３６０のブロック図である。通信チャネル３６０は、ケーブルドライバ３１２、伝送線路３１４、及び受信機３２１を含み得る。信号を搬送する伝送線路３１４は、電気的（例えば、同軸ケーブル（coax cable）、ＵＴＰケーブル、ＳＴＰケーブル、又は他の好適な電気導管）であってもよく、又は光学的（例えば、ファイバシステム）であってもよい。

【0032】

図３の通信チャネル３６０全体は、データソース３１０、ケーブルドライバ３１２、伝送線路３１４、受信機３２１、加算モジュール３２３、ＣＤＲモジュール３２５、及びデータプロセッサ３４１を含む。信号調節モジュール３３０は、受信機３２１、加算モジュール３２３、及び外乱発生器３２７（本明細書では信号発生器３２７とも呼ばれる）を含む。

【0033】

データソース３１０は、出力３１１でデータを送信し、データは最終的にデータプロセッサ３４１で受信され得る。データソース３１０は、処理ユニット、他のデジタル回路のような、デジタルシステムの出力であってもよく、又は、例えばカメラセンサなどのセンサから直接であってもよい。

【0034】

ケーブルドライバ３１２は、出力３１３を準備して、出力３１３の電圧信号を伝送線路３１４を介して送信する。出力３１３は、任意の好適なデータフォーマットであり得る。非限定的な例として、フォーマットは、非ゼロ復帰（Non-Return to Zero、ＮＲＺ）データ又はマルチレベルデータであり得る。データは、符号化されてもよい（例えば、８ｂ／１０符号化、１２８ｂ／１３０ｂ符号化又は１２８ビット／１３０ビット、ＰＡＭ５符号化）。

【0035】

伝送線路３１４は、信号を受信機３２１の入力３２０に搬送し、自動利得モジュールを含んでもよい。伝送線路３１４は、電気伝送線路（例えば、同軸ケーブル、シールドツイストペア、非シールドツイストペア、及びプリント回路基板上のトレース、例えば、シングルエンド伝送線路及び差動伝送線路など）を含む、任意の種類のものであってもよい。

【0036】

図４は、光通信リンクを含む本開示の実施形態による信号インテグリティ診断を有する通信チャネル３６０のブロック図である。この実施形態では、光伝送線路が使用され得る。送信側において、電気／光変換器４１５が、光ファイバ４１７を介して送信される出力光信号４１６を生成する。受信側で、光／電気変換器４１９が、自動利得を有する受信機３２１への入力信号３２０となる前に、光信号４１８を電気信号に変換し戻す。光データについては、２レベル又は複数レベルのような、同じ符号化及びレベルが使用されてもよい。図４の全ての他の部分は、図３と同じであり、したがって、詳細に説明する必要はない。

【0037】

図３に戻ると、受信端において、受信機３２１は、信号の電圧振幅を既知の値にするように構成された自動利得回路及び／又は自動適応等化器を含むことができ、調整された出力信号３２２に比較的開いたアイを提供する。例えば、限定するものではないが、本明細書で考察された実施形態では、調整された出力信号３２２に対して６００ｍＶの所定の電圧振幅を使用する。

【0038】

調整された出力信号３２２は、加算出力３２４を生成する加算モジュール３２３への１つの入力である。加算出力３２４は、加算出力３２４をサンプリングするＣＤＲモジュール３２５に供給する。ＣＤＲモジュール３２５は、クロックを回復し（例えば、位相ロックループ又は遅延ロックループを使用して）、加算出力３２４内の符号化されたデータをサンプリングして、回復された信号３４０を生成するように構成された任意の種類のデジタイザ（「クロック及びデータ回復モジュール」として更に特徴付けられ得る）であり得、クロック信号及びデータ信号を含み得る。

【0039】

データレコーダとして構成されてもよく、又はそれを含み得るデータプロセッサ３４１は、１つ以上のエラーチェック（例えば、パリティビット、巡回冗長検査（Cyclic Redundancy Check、ＣＲＣ）エラー、及び前方エラー訂正システムを介する）を含む。データプロセッサ３４１は、マイクロプロセッサ、マイクロコントローラ、及び／又は専用回路として構成され得る。

【0040】

外乱発生器３２７は、加算モジュール３２３への第２の入力である外乱信号３２６を生成するように構成される。このため、加算モジュール３２３は、調整された出力信号３２２を外乱信号３２６と組み合わせ、組み合わされた信号に応答して加算出力３２４を生成する。

【0041】

制御された方式で、受信機３２１の直後かつＣＤＲモジュール３２５のサンプラーの前の位置で、調整された出力信号３２２に外乱（すなわち、ノイズ）を付加することによって、制御されたレベルのジッタ、及び制御された量の垂直アイクロージャがシステムに加えられる。追加のジッタ及び垂直アイクロージャの影響は、エラー（例えば、ＣＲＣエラー及び／又はビットエラー）の増加を監視することによって、デジタルレベルでチェックされ得る。アイクロージャのレベルは、既知の振幅を有するデジタル信号を加えることによって調整することができる。結果として、通信チャネル３６０は、必要なマージンの好ましいレベルについて試験することができる。オプションは、例えば、ビデオ信号のブランキングラインなどの信号内の非データ時間中にこの試験を行うか、又は起こり得るビットエラーが望ましくない結果（例えば、自動車事故）につながることができない瞬間にのみこの試験を行うことである。

【0042】

電気通信及び光通信の両方のケースにおいて、いくつかの実施形態は、調節された振幅を有する受信機３２１を出る調整された出力信号３２２を生成する。調整された出力信号３２２のために出力振幅を調整するいくつかの方式が存在する。１つのそのような方法は、自動利得モジュールとして制限増幅器を使用することである。制限増幅器は、増幅が増加し、出力が固定振幅を有するようにクリッピングされる仕方で、２レベルの信号システムに対して良好に機能する。出力振幅を調整する別の方式は、電圧制御利得が受信機３２１の内部に適用され、利得が選択された最大電圧出力レベルまで増加することであり得る。通信チャネル３６０内に存在し得るより高い周波数損失の等化も適用する、より精巧な利得回路が使用されてもよい。そのような場合、いくつかの自動調整が利用可能であり、そのうちの１つは、より低い周波数に対する利得及びより高い周波数に対する別の利得を含み、両方が、既知の（すなわち、所定の）電圧振幅を有する調整された出力信号３２２へ自動利得する。

【0043】

加算モジュール３２３は、調整された出力信号３２２を外乱信号３２６と組み合わせ、既知の振幅に設定され得る。結果として、加算モジュール３２３は、調整された出力信号３２２上に信号インテグリティの劣化を生み出す。この生み出された劣化は、通信チャネル３６０の全てのすでに存在する非理想性の上の劣化を模倣する。

【0044】

外乱発生器３２７は、制御信号３２８に応答して設定され得る出力振幅を有する外乱信号３２６を生成するように構成される。制御信号３２８は、異なるレベルの追加の劣化を生み出すために、異なるレベルの外乱を規定するように構成されてもよい。一般に、これらの異なるレベルは、調整された出力信号３２２の所定の電圧振幅に比例する。外乱信号３２６は、ノイズの追加と見なすことができるが、それを単純な２レベルのデジタル信号にすることによって、それには限界がある（すなわち、限られた既知のレベルの影響を有する）。信号は、データパターン、疑似ランダムバイナリシーケンス（Pseudo-Random Binary Sequence、ＰＲＢＳ）パターンであってもよく、又は単純な便宜的な実施形態では、クロック信号であってもよい。外乱信号３２６のデータレートは、好ましくは、続くデジタイザ／ＣＤＲモジュール３２５のジッタ伝達の「３ｄＢ」又は「コーナー」周波数よりも高くあるべきである。非限定的な例として、１２．５Ｇｂｉｔｓ／秒で動作するデジタイザ／ＣＤＲモジュール３２５は、典型的には、約７ＭＨＺのジッタ伝達のコーナー周波数を有する。そのため、この場合、クロック発振器をパターン発生器として使用すると、クロックは２０ＭＨｚ以上の周波数で数ＧＨｚまで動作することができる。

【0045】

データプロセッサ３４１は、回復された信号３４０上のその着信データストリーム内のエラーレベルを検出するように構成され得る。このエラーは、純粋なビットエラー率（bit error rate、ＢＥＲ）レベル、又は情報価値のある任意の他の指示であり得る。データプロセッサ３４１は、例えば、パリティエラー、ＣＲＣエラー、前方エラー訂正システムから回収するエラーデータ、等を追跡及び使用する様々な技術を使用してエラーレベルの推定を行い得る。エラーレベルは、エラーレベル信号３４２として出力され得る。データプロセッサ３４１はまた、診断プロセスが発生し得るときを示す診断イネーブル信号３５０を生成し得る。

【0046】

本開示の実施形態では、データソース３１０からケーブルドライバ３１２、伝送線路３１４、受信機３２１、加算モジュール３２３、及びＣＤＲモジュール３２５を介して、データプロセッサ３４１で終わる通信チャネル３６０全体が、信号インテグリティ診断に含まれている。これを、診断がＣＤＲモジュール３２５又はデータプロセッサ３４１を含まない図１の従来の通信チャネル１６０と対比する。

【0047】

判定モジュール３４４は、制御信号３２８を介して外乱発生器３２７に命令することができるデジタル回路内の状態マシン、マイクロコントローラ上のプログラム、又はデータプロセッサ３４１内のプログラムモジュールであり得、加算モジュール３２３内の調整された出力信号３２２に加えられるように、外乱信号３２６上の振幅のレベル、データパターン、及び／又はデータレートを生成する。エラーレベル信号３４２は、図７を参照して後に考察されるように、結果信号３４３上に合格／不合格の指示を生成するために、所定の値と比較することができる。

【0048】

判定モジュール３４４はまた、制御信号３２８を介して外乱発生器３２７に、調整された出力信号３２２に加えられる外乱信号３２６に連続していくつかのレベルの振幅を発生させるように命令することができる。その学習から、判定モジュール３４４は、図８を参照して後に考察されるように、許容できないレベル又はエラーに達する前に、システム全体で依然として利用可能である利用可能なマージンのレベルを判定することができる。この利用可能なマージンは、結果信号３４３の一部として出力され得る。

【0049】

図５は、外乱信号３２６の付加前及び外乱信号３２６の付加後の受信側でのアイダイアグラムを例示する。左側は、受信機３２１内の自動利得モジュールによる等化後の１２．５Ｇｂｐｓの調整された出力信号３２２のシミュレーションアイダイアグラム５１０を示す。図５に示すように、差動振幅は６００ｍＶに調整されている。垂直アイ開口は約３００ｍＶであり、ジッタは約２０ピコ秒である。

【0050】

右側は、調整された出力信号３２２に、３００ｍＶの外乱信号３２６（４００ＭＨＺの周波数を有するクロック信号として）が加えられた後の加算出力３２４のアイダイアグラム５２０を示す。このように、外乱信号３２６は、調整された出力信号３２２の振幅に対して５０％の割合の振幅で設定されている。これにより、ジッタは、制御された方式で５０ｐｓまで増加し、アイ開口は約１５０ｍＶに減少している。特に、左及び右のアイダイアグラムは、わずかに異なるＹスケールを有する。

【0051】

いくつかの実施形態は、受信器３２１内に自動利得モジュールなしで構成され得る。かかる実施形態では、受信機３２１への入力信号３２０の振幅を推定するために、振幅検出モジュールが含まれてもよい。振幅指示信号３２９が、受信機３２１から外乱発生器３２７及び／又は判定モジュール３４４に送信されてもよい。振幅指示信号３２９は、任意の自動利得機能がない受信器３２１への入力信号３２０の振幅を示す。振幅指示信号３２９から、判定モジュール３４４及び／又は外乱発生器３２７は、調整された出力信号３２２に比例する外乱信号３２６の適切な電圧レベルを判定することができ、外乱信号はこの場合、振幅の変化を全く含まなくてもよい。

【0052】

図６は、本開示の実施形態で使用され得る加算回路６２３の１つの非限定的な例を例示する回路図を示す。また、図６には、外乱発生器６２７の非限定的な一例も含まれる。加算は、例えば、演算増幅器及び差動増幅器などの多くの好適な回路を使用して、多くの好適な方式で実行され得る。図６の実施形態は、高速用途に好適な回路の非限定的な一例として含まれている。

【0053】

図６では、加算モジュール３２３に出入りする信号は、電流モード論理（Current Mode Logic、ＣＭＬ）原理を使用する差動シグナリングによって処理及び伝達される。このため、受信機３２１（図３）は、例えば、出力信号６２１をトランジスタＭ１及びＭ２に提供するＣＭＬステージで終了する。トランジスタＭ１及びＭ２は、それぞれ電流源Ｉ１及び抵抗器Ｒ１及びＲ２に結合されている。トランジスタＭ１及びＭ２の出力は、抵抗器Ｒ１及びＲ２からなる加算器６２３に進む差動電流信号６２２である。右側から、外乱信号６２６は、信号発生器６２７から来る差動電流として提供される。外乱信号６２６は、抵抗器Ｒ１及びＲ２上のオーム法則を介して、差動電流信号６２２に加えられる。これらの抵抗器上の差動電圧は、デジタイザ／ＣＤＲモジュール３２５（図３）に送られる出力信号６２４として機能する。

【0054】

差動電流信号６２６は、発生器６２７において生成され、判定モジュール３４４（図３）からの制御信号３２８によって駆動される可変電流源Ｉ２を介して振幅を設定可能である。可変電流源Ｉ２の出力は、トランジスタＭ３及びＭ４を介して差動電流に調整される。この実施形態では、外乱信号６２６は、発振器６４０によってクロック信号として生成される。

【0055】

図７は、本開示の実施形態による通信チャネル３６０上で信号インテグリティ診断を実行するプロセスを例示するフロー図である。図７及び図３を参照して、プロセスブロック７０２で、信号が伝送線路３１４から受信される。プロセスブロック７０４で、信号は、振幅を所定の電圧レベルに設定するために自動利得プロセスを受けることができる。プロセスブロック７０６で、干渉信号３２６（本明細書では「外乱信号３２６」とも呼ばれる）が、自動利得信号の振幅に比例する既知の振幅で生成される。プロセスブロック７０８で、結果として得られる加算は、ＣＤＲモジュール３２５によってデジタル化される。プロセスブロック７１０で、デジタル化された加算信号は、上で考察されたように、データプロセッサ３４１によって分析されてエラーレベルを判定する。プロセスブロック７１２で、エラーレベルは、最大許容エラーレベルと比較される。プロセスブロック７１４で、比較の結果は、結果信号３４３の合格／不合格指示として出力される。

【0056】

図８は、所与の通信チャネル３６０に十分な信号インテグリティを定義するプロセスを例示するフロー図である。図８及び図３を参照して、プロセスブロック８０２で、判定モジュール３４４は、制御信号３２８を介して妨害発生器３２７に命令して、調整された出力信号３２２に加えられる外乱信号３２６に連続していくつかのレベルの振幅を発生させる。プロセスブロック８０４で、その学習から、判定モジュール３４４は、システム全体で依然として利用可能である利用可能なマージンのレベルを判定することができる。プロセスブロック８０６で、合格する最大振幅及び／又は利用可能なマージンが、結果信号３４３の一部として出力され得る。

【0057】

一実施形態では、外乱信号３２６が調整された出力信号３２２に付加されるタイミングは、信号内のエラーがデータプロセッサ３４１でのデータの受信又は処理において問題と見なされない特定の期間に管理されている。例えば、ビデオデータを送信するとき、信号インテグリティ診断は、ブランキング期間中に実行されてもよく、エラーの影響は、全システムの動作に極めて重要ではない（すなわち、重大ではない）。診断動作は、例えば、データプロセッサ３４１からの診断イネーブル信号３５０に応答して、ブランキング期間に同期されてもよい。データプロセッサ３４１は、その受信データから情報を抽出するので、受信したデータがどのくらい重要であるかを常に知っており、信号インテグリティ診断のための適切なタイミングを判定することができる。

【0058】

一実施形態では、データソース３１０は、送信されたデータの相対的重要度に関する情報を備えて構成され、送信されたデータの重要性に関する情報をデータプロセッサ３４１に通信する。このため、データソースは、信号インテグリティ診断を実行するのに良好である時間期間の指示を通信し得、又は信号インテグリティ診断を実行するのに悪い時間期間の指示を送信してもよい。符号化の種類に応じて、この通信は、所与の符号化に対して好適な方式で編成されてもよい。例えば、８ｂ／１０ｂ符号化を使用する場合、あるｋコードは、重要でないデータの開始に専用とし、別のｋコードは、システムの重要なデータの開始に専用としてもよい。場合によっては、第２のｋコードは、重要なデータの開始が、ジッタ挿入による実際のビットエラーによって喪失されないことを確実にするために、数回繰り返されてもよい。データソースからの指示に応答して、受信側は、外乱信号を適用するための適切な期間を判定し得る。非限定的な例として、データプロセッサは、データソースからの指示を復号し、診断イネーブル信号３５０を生成して、ジッタ追加をいつ開始／停止するかを判定モジュール３４４に通知してもよい。

【0059】

図９は、本開示の実施形態含む、例示的な通信システム９１０を示すブロック図である。１つ以上の送信側（９２０Ａ、９２０Ｂ）は、１つ以上のセンサ９２５又は他の好適な情報源を含む。データソース３１０はセンサに結合され得、かつ、データソース３１０は、１つ以上のセンサ９２５から受信側９３０にデータを伝達するために伝送線路（９１４Ａ、９１４Ｂ、例えば、図３に示すような３１４及び／又は図５に示すような４１５、４１７、４１９）を駆動するように構成されている。受信側９３０は、図３及び図４に示されるような、信号調節モジュール３３０、ＣＤＲモジュール３２５、及びデータプロセッサ３４１を含み得る。

【0060】

通信システム９１０内の通信チャネル３６０の多くの用途は、本明細書に記載される診断及びシステムを含むがこれらに限定されない、信号インテグリティ技術を組み込んでもよい。非限定的な例として、いくつかの通信システム９１０は、例えば、画像キャプチャ、画像処理（例えば、フレームグラバ）、及び画像データ転送などのセンサ情報を使用するアプリケーションのための通信チャネル３６０を含むように構成され得る。他のセンサ情報としては、例えば、近接センサ、環境センサ、並びにオブジェクト及びイベント検出のための他の好適なセンサなどのセンサからのデータを含み得る。本開示の実施形態によるこれらの通信チャネル３６０は、例えば、工場自動化システム、自動車ビジョンシステム及びマシンビジョンシステム、セキュリティビデオシステム、顔画像キャプチャ及び認識システム、画像キャプチャを組み込んだオブジェクトスキャンシステム、工業検査システム、高解像度ビデオキャプチャ、及びその他などの、多くの一般的なシステム及び組み込みシステムに含まれ得る。

【0061】

更に、本開示の実施形態を含む通信システム９１０は、様々な構成で実装されてもよい。非限定的な例として、伝送線路は双方向であってもよく、送信側（９２０Ａ、９２０Ｂ）及び受信側９３０は同様であってもよく、それにより、各側は、本開示の実施形態に従ってデータを送信し、同時にデータを受信及び処理することができる。別の非限定的な例として、複数の送信側（９２０Ａ、９２０Ｂ）は、単一の伝送線路９１４を共有してもよい。他の非限定的な例として、システムは、例えば、ピアツーピアネットワーク、リングトポロジ、メッシュトポロジ、及びクライアント／サーバタイプのネットワークなどの、異なるトポロジ内の複数のノードで構成されてもよい。

【0062】

本明細書に記載の機能ユニットの多くは、それらの実施独立性をより具体的に強調するために、モジュール、スレッド、又はプログラミングコードの他のセグリゲーションとして標識化されてもよい。モジュールは、ある形態又は別の形態で、少なくとも部分的にハードウェアに実装されてもよい。例えば、モジュールは、カスタムＶＬＳＩ回路又はゲートアレイ、ロジックチップ、トランジスタ、又は他の別個の構成要素などの既製の半導体を備えるハードウェア回路として実装されてもよい。モジュールはまた、フィールドプログラマブルゲートアレイ、プログラマブルアレイ論理、プログラマブル論理デバイスなどプログラマブルハードウェアデバイスに実装されてもよい。

【0063】

モジュールはまた、様々な種類のプロセッサによる実行のために、物理記憶デバイス（例えば、コンピュータ可読記憶媒体）、メモリ、又はそれらの組み合わせに記憶されたソフトウェアを使用して実装されてもよい。

【0064】

実行可能コードの識別されたモジュールは、例えば、例えば、スレッド、オブジェクト、プロシージャ、又は関数として編成され得るコンピュータ命令の１つ以上の物理ブロック又は論理ブロックを含んでもよい。それにもかかわらず、実行可能な識別されたモジュールは、物理的に一緒に位置付けられる必要はないが、論理的に一緒に結合されたときにモジュールを含み、モジュールの規定の目的を達成する、異なる場所に記憶された異なる命令を含んでもよい。

【0065】

実際に、実行可能コードのモジュールは、単一の命令、又は多くの命令であってもよく、異なるプログラムの間のいくつかの異なるコードセグメントにわたって、またいくつかの記憶装置又はメモリデバイスにわたって分散されてもよい。同様に、動作データは、モジュール内で識別され、本明細書に例示されてもよく、任意の好適な形態で具現化され、任意の好適な種類のデータ構造内で編成されてもよい。動作データは、単一のデータセットとして収集されてもよく、又は異なる記憶デバイスにわたって異なる場所に分散されてもよく、少なくとも部分的には、単にシステム又はネットワーク上の電子信号として存在してもよい。モジュール又はモジュールの一部分がソフトウェアに実装される場合、このソフトウェア部分は、本明細書でコンピュータ可読媒体と称される１つ以上の物理デバイスに記憶される。

【0066】

いくつかの実施形態では、このソフトウェア部分は、このソフトウェア部分又はその表現がある期間にわたって同一の物理的位置に存続するように、非一時的状態で記憶される。更に、いくつかの実施形態では、このソフトウェア部分は、非一時的状態及び／又はこのソフトウェア部分を表す信号を記憶することができるハードウェア要素を含む１つ以上の非一時的記憶デバイスに記憶される。ただし、非一時的記憶デバイスの他の部分は、信号の変更及び／又は送信を実行し得る。非一時的記憶デバイスの一例としては、ある期間にわたって、このソフトウェア部分を表す信号及び／又は状態を記憶することができるリードオンリーメモリ（read-only memory、ＲＯＭ）が挙げられる。しかしながら、信号及び／又は状態を記憶する能力は、記憶された信号及び／又は状態と同一である、又はこれらを表す信号を送信する更なる機能によって低下しない。例えば、プロセッサは、対応するソフトウェア命令を実行するために、ＲＯＭにアクセスして記憶された信号及び／又は状態を表す信号を取得し得る。

【0067】

従来の方法及びシステムを含む特定の利点が、本開示のいくつかの実施形態に関連して説明されてきたが、当業者は、他の利点が存在することを認識するであろう。更に、本開示に記載されるもの以外の従来のシステム及び方法の欠点及び欠陥は、本開示に記載される実施形態によって改善されるか、又は克服され得る。

【0068】

本開示は、特定の例示される実施形態に関して記載されているが、当業者は、本発明がそのように限定されないことを認識し、理解するであろう。むしろ、以下に特許請求されるような本発明の範囲及びその法的均等から逸脱することなく、例示され、説明される実施形態に対して数多くの追加、削除、及び修正を行うことができる。加えて、一実施形態の特徴は、本発明者によって想到されるように、別の開示した実施形態の特徴と組み合わせることができるが、それでも、本開示の範囲内に包含される。

【0069】

本開示の更なる非限定的な実施形態は、以下のとおりである。
実施形態１．通信チャネルの受信側であって、伝送線路からの入力信号と調整された出力信号との間の利得を自動的に調整することによって、伝送線路からの入力信号を調節して、調整された出力信号上に所定の電圧振幅を生成するように構成された自動利得モジュールと、所定の電圧振幅に比例する振幅を有する外乱信号を生成するように構成された外乱発生器と、調整された出力信号に外乱信号を付加して加算出力を生成するように構成された加算モジュールと、加算出力をサンプリングし、サンプリングされた加算出力から少なくともデータ信号を生成するように構成されたクロック及びデータ回復モジュールと、データ信号の信号インテグリティを分析するように構成されたデータプロセッサと、を備える、通信チャネルの受信側。

【0070】

実施形態２．データ信号内のエラーレベルを判定することと、エラーレベルを最大許容エラーレベルと比較することと、比較の結果を結果信号で報告することと、によって、データ信号を更に分析するように構成された判定モジュールを更に備える、実施形態１に記載の受信側。

【0071】

実施形態３．自動利得モジュールが、調整された出力信号を、選択された最大電圧レベルの実質的に近くに設定するために、電圧制御利得で入力信号に対して利得を調整するように更に構成されている、実施形態１及び２のいずれか１つに記載の受信側。

【0072】

実施形態４．伝送線路が電気信号を搬送するように構成されている、実施形態１～３のいずれか１つに記載の受信側。

【0073】

実施形態５．伝送線路が、光信号を搬送するように構成され、伝送線路と自動利得モジュールとの間に光／電気変換器を更に備える、実施形態１～４のいずれか１つに記載の受信側。

【0074】

実施形態６．外乱発生器が、クロック及びデータ回復モジュールのジッタ伝達周波数よりも実質的に高い周波数を有する発振信号として外乱信号を生成するように更に構成されている、実施形態１～５のいずれか１つに記載の受信側。

【0075】

実施形態７．外乱発生器が、ジッタ伝達周波数のコーナー周波数で発振信号の周波数を生成するように更に構成されている、実施形態１～６のいずれか１つに記載の受信側。

【0076】

実施形態８．外乱発生器が、所定の電圧振幅の実質的に５０％付近の振幅を有する外乱信号を生成するように更に構成されている、実施形態１～７のいずれか１つに記載の受信側。

【0077】

実施形態９．通信チャネルの受信側であって、入力信号の振幅を推定し、振幅指示信号を生成するように構成された受信機と、入力信号の振幅に比例し、かつ振幅指示信号に応答する振幅を有する外乱信号を生成するように構成された外乱発生器と、入力信号に外乱信号を付加して加算出力を生成するように構成された加算モジュールと、加算出力をサンプリングし、サンプリングされた加算出力から少なくともデータ信号を生成するように構成されたクロック及びデータ回復モジュールと、データ信号の信号インテグリティを分析するように構成されたデータプロセッサと、を備える、通信チャネルの受信側。

【0078】

実施形態１０．データプロセッサが、振幅指示信号に応答して、入力信号の振幅に比例する振幅を判定するように更に構成されている、実施形態９に記載の受信側。

【0079】

実施形態１１．外乱発生器が、振幅指示信号に応答して、入力信号の振幅に比例する振幅を判定するように更に構成されている、実施形態９及び１０のいずれか１つに記載の受信側。

【0080】

実施形態１２．外乱発生器が、クロック及びデータ回復モジュールのジッタ伝達周波数よりも実質的に高い周波数を有する発振信号として外乱信号を生成するように更に構成されている、実施形態９～１１のいずれか１つに記載の受信側。

【0081】

実施形態１３．外乱発生器が、ジッタ伝達周波数のコーナー周波数で発振信号の周波数を生成するように更に構成されている、実施形態９～１２のいずれか１つに記載の受信側。

【0082】

実施形態１４．通信チャネルの信号インテグリティを診断する方法であって、通信チャネルの伝送線路から入力信号を受信するステップと、所定の電圧振幅を有する調整された出力信号を生成するために、入力信号に対して自動利得機能を実行するステップと、調整された出力信号に外乱信号を付加して加算出力を生成するステップと、加算出力をデジタル化するステップと、デジタル化された加算出力を分析してエラーレベルを判定するステップと、を含む、方法。

【0083】

実施形態１５．エラーレベルを最大許容エラーレベルと比較するステップと、比較の結果を結果信号で報告するステップと、を更に含む、実施形態１４に記載の方法。

【0084】

実施形態１６．調整された出力信号を、選択された最大電圧レベルの実質的に近くに設定するために、電圧制御利得で自動利得機能の利得を調整するステップを更に含む、実施形態１４及び１５のいずれか１つに記載の方法。

【0085】

実施形態１７．加算出力をデジタル化するステップが、クロック信号及びデータ信号を加算出力から回復するステップを更に含み、デジタル化された加算出力を分析するステップが、データ信号を分析するステップを含み、クロック信号及びデータ信号を回復するプロセスから、ジッタ伝達周波数よりも実質的に高い周波数を有する発振信号として外乱信号を生成するステップを更に含む、実施形態１４～１６のいずれか１つに記載の方法。

【0086】

実施形態１８．発振信号の周波数が、ジッタ伝達周波数のコーナー周波数を含む、実施形態１４～１７のいずれか１つに記載の方法。

【0087】

実施形態１９．外乱信号を生成するステップが、所定の電圧振幅の実質的に半分に近い外乱信号の振幅を生成する、実施形態１４～１８のいずれか１つに記載の方法。

【0088】

実施形態２０．通信チャネルの信号インテグリティを診断する方法であって、通信チャネルの伝送線路から入力信号を受信するステップと、所定の電圧振幅を有する調整された出力信号を生成するために、入力信号に対して自動利得機能を実行するステップと、プロセスの２つ以上のループを実行するステップであって、各ループが、調整された出力信号に外乱信号を付加して加算出力を生成するステップと、加算出力をデジタル化するステップと、デジタル化された加算出力を分析して、現在のループに対する通信チャネル内の利用可能なマージンを判定するステップと、外乱信号の振幅を調整するステップと、を含む、実行するステップと、２つ以上のループのうちの少なくとも２つからの利用可能なマージンに応答して、最終利用可能マージンを示す結果信号を生成するステップと、を含む、方法。

【0089】

実施形態２１．加算出力をデジタル化するステップが、クロック信号及びデータ信号を加算出力から回復するステップを更に含み、デジタル化された加算出力を分析するステップが、データ信号を分析するステップを含み、クロック信号及びデータ信号を回復するプロセスから、ジッタ伝達周波数よりも実質的に高い周波数を有する発振信号として外乱信号を生成するステップを更に含む、実施形態２０に記載の方法。

【0090】

実施形態２２．発振信号の周波数が、ジッタ伝達周波数のコーナー周波数を含む、実施形態２０及び２１のいずれか１つに記載の方法。

【0091】

実施形態２３．外乱信号を生成するステップが、所定の電圧振幅の実質的に半分に近い外乱信号の振幅を生成する、実施形態２０～２３のいずれか１つに記載の方法。

【0092】

実施形態２４．通信システムであって、データソースを含む送信側と、データソースからの信号を伝達するように構成された伝送線路と、伝送線路からの信号を入力信号として受信するように構成された受信側と、を備え、かつ、入力信号と調整された出力信号との間の利得を自動的に調整することによって、伝送線路からの入力信号を調節して、調整された出力信号上に所定の電圧振幅を生成するように構成された自動利得モジュールと、所定の電圧振幅に比例する振幅を有する外乱信号を生成するように構成された外乱発生器と、調整された出力信号に外乱信号を付加して加算出力を生成するように構成された加算モジュールと、加算出力をサンプリングし、サンプリングされた加算出力から少なくともデータ信号を生成するように構成されたクロック及びデータ回復モジュールと、データ信号の信号インテグリティ分析を実行するように構成されたデータプロセッサと、を備える、通信システム。

【0093】

実施形態２５．データソースが、信号インテグリティ分析のための期間の指示を送信するように構成されており、データプロセッサが、信号インテグリティ分析のための期間の指示に応答して、外乱発生器が外乱信号を生成することを可能にするように更に構成されている、実施形態２４に記載の通信システム。

【0094】

実施形態２６．伝送線路が電気信号を搬送するように構成されている、実施形態２４及び２５のいずれか１つに記載の通信システム。

【0095】

実施形態２７．データソースと伝送線路との間の電気／光変換器と、伝送線路と自動利得モジュールとの間の光／電気変換器と、を更に備え、伝送線路が光ファイバである、実施形態２４～２６のいずれか１つに記載の通信システム。

【0096】

実施形態２８．自動車の高速デジタル通信チャネルの一部として構成された、実施形態２４～２７のいずれか１つに記載の通信システム。

【0097】

実施形態２９．組み込みシステムの一部として構成された、実施形態２４～２８のいずれか１つに記載の通信システム。

【0098】

実施形態３０．画像キャプチャシステムの一部として構成された、実施形態２４～２９のいずれか１つに記載の通信システム。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】