特許 7126528 半導体チップ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-08-18

(45)【発行日】2022-08-26

(54)【発明の名称】半導体チップ

(51)【国際特許分類】

   G01K 7/16 20060101AFI20220819BHJP

   G01K 13/00 20210101ALI20220819BHJP

   H01L 21/822 20060101ALI20220819BHJP

   H01L 27/04 20060101ALI20220819BHJP

【ＦＩ】

G01K7/16 S

G01K13/00

H01L27/04 H

【請求項の数】 14

(21)【出願番号】P 2020048546

(22)【出願日】2020-03-19

(65)【公開番号】P2020160068

(43)【公開日】2020-10-01

【審査請求日】2020-03-19

(31)【優先権主張番号】201910228563.9

(32)【優先日】2019-03-25

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】511268432

【氏名又は名称】台達電子企業管理（上海）有限公司

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(74)【代理人】

【識別番号】100135079

【弁理士】

【氏名又は名称】宮崎 修

(72)【発明者】

【氏名】洪 守玉

(72)【発明者】

【氏名】▲呉▼ 世利

(72)【発明者】

【氏名】周 甘宇

(72)【発明者】

【氏名】高 ▲遠▼

(72)【発明者】

【氏名】施 金汕

(72)【発明者】

【氏名】▲曾▼ ▲剣▼▲鴻▼

【審査官】平野 真樹

(56)【参考文献】

【文献】特開２０１７－０４１５８５（ＪＰ，Ａ）

【文献】特表２０１１－５２４６２６（ＪＰ，Ａ）

【文献】特開２００５－２８６２３８（ＪＰ，Ａ）

【文献】特公昭４２－０２４７８５（ＪＰ，Ｂ１）

【文献】特公昭３９－００９１４０（ＪＰ，Ｂ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０１Ｋ １／００－１９／００

Ｈ０１Ｌ ２１／８２２，２７／０４

(57)【特許請求の範囲】

【請求項1】

対向する第１面及び第２面を有する機能領域と、
前記第１面に設置された第１端と、第２端と、
前記第１面に設置された第３端と、
前記機能領域の前記第１面に設置され前記第１端と前記第３端とを接続する接続部と、を含む、
半導体チップであって、
前記半導体チップは、前記第３端と前記第１端との間で受信される駆動信号に基づいてオン又はオフの切り替えを行い、
前記接続部は、低融点ガラスであり、温度が第１温度より高い場合に導通状態となり、前記第１端と前記第３端との間で短絡することにより、前記半導体チップがオフとなり、温度が第３温度以下である場合に前記接続部は絶縁状態となり、前記第１温度は、前記第３温度以上であり、
前記半導体チップは、第１パッシベーション層を含み、前記第１パッシベーション層は、前記機能領域の第１面に設置され、前記接続部は、前記第１パッシベーション層を覆うことを特徴とする、
半導体チップ。

【請求項2】

前記駆動信号は、電圧であることを特徴とする、請求項１に記載の半導体チップ。

【請求項3】

前記第１端及び前記第２端は、出力端であることを特徴とする、請求項１に記載の半導体チップ。

【請求項4】

前記半導体チップは、さらに金属配線層を含み、前記第１温度は、前記金属配線層の溶融温度より低く、かつ前記半導体チップに半導体特性を失わせる最低温度より低いことを特徴とする、請求項１に記載の半導体チップ。

【請求項5】

前記半導体チップの温度が第２温度以下である場合に正常に動作し、前記第２温度は前記第１温度より低いことを特徴とする、請求項１に記載の半導体チップ。

【請求項6】

前記半導体チップは、金属酸化物半導体電界効果トランジスタ、絶縁ゲートバイポーラトランジスタ、高電子移動度トランジスタ又はバイポーラ接合型トランジスタであることを特徴とする、請求項１に記載の半導体チップ。

【請求項7】

前記半導体チップは、前記接続部を覆う第２パッシベーション層を含むことを特徴とする、請求項１に記載の半導体チップ。

【請求項8】

前記半導体チップは、金属層を含み、前記金属層は、前記接続部と前記第２パッシベーション層の間に設置され、かつ前記接続部に接触し、前記金属層が前記接続部を介して前記第１端及び前記第３端に接続し、又は前記金属層の一端が前記第１端に接続し、前記接続部を介して前記第３端に接続し、又は前記金属層の一端が前記第３端に接触し、前記接続部を介して前記第１端に接続することを特徴とする、請求項７に記載の半導体チップ。

【請求項9】

前記半導体チップの材料は、炭化ケイ素または窒化ガリウムであることを特徴とする、請求項１に記載の半導体チップ。

【請求項10】

前記半導体チップは、金属層を含み、前記金属層は、前記接続部に接触し、前記金属層が前記接続部を介して前記第１端及び前記第３端に接続し、又は前記金属層の一端が前記第１端に接続し、前記接続部を介して前記第３端に接続し、又は前記金属層の一端が前記第３端に接触し、前記接続部を介して前記第１端に接続することを特徴とする、請求項１に記載の半導体チップ。

【請求項11】

半導体チップに適用されるプロセス方法であって、
機能領域と、第１端と、第２端と、第３端とを含むチップ本体を設置するステップ（ａ）と、
前記機能領域の第１面に接続部を形成するステップ（ｂ）とを含み、
前記機能領域は、対向する第１面と第２面とを含み、前記第１端及び前記第３端は、前記第１面に設置され、第１パッシベーション層が、前記機能領域の前記第１面に設置され、前記半導体チップは、前記第１端と前記第３端との間で受信される駆動信号に基づいてオン又はオフに制御され、
前記接続部は、低融点ガラスであり、前記第１端と前記第３端とを接続し、前記接続部の温度が第１温度より高い場合に導通状態となり、前記第１端と前記第３端との間に短絡することにより、前記半導体チップがオフとなり、前記接続部の温度が第３温度以下である場合に絶縁状態となり、前記第１温度は、前記第３温度以上であり、前記接続部は、前記第１パッシベーション層を覆うことを特徴とする、
プロセス方法。

【請求項12】

前記半導体チップの温度が第２温度以下である場合に正常に動作し、前記第２温度は前記第１温度より低いことを特徴とする、請求項１１に記載のプロセス方法。

【請求項13】

前記プロセス方法のステップ（ｂ）において、前記接続部は、物理蒸着、化学蒸着、スピンオングラス又はドット塗布プロセスにより前記機能領域の第１面に形成されることを特徴とする、請求項１１に記載のプロセス方法。

【請求項14】

前記接続部に接触する金属層を形成するステップ（Ｃ）をさらに含み、
前記金属層は、前記接続部を介して前記第１端及び前記第３端に接続し、或いは前記金属層の一端は、前記第１端に接続し、前記接続部を介して前記第３端に接続し、或いは前記金属層の一端は、前記第３端に接触し、前記接続部を介して前記第１端に接続することを特徴とする、請求項１１に記載のプロセス方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は集積回路の技術分野に関し、具体的には、温度制御接続部を有する半導体チップに関する。

【背景技術】

【0002】

新エネルギー自動車、コンピューター装置、自動運転、スマートフォン及び他の通信装置の端末装置などの分野の急速な発展に伴い、上記分野の電源製品に対する要求はますます高くなり、そのうち半導体チップは電源製品における重要な構成部分であり、スイッチング回路、電力増幅回路、整流回路及び駆動回路等に広く用いられているため、半導体チップの信頼性に対する要求が高まってきている。

【0003】

従来の半導体チップは様々な原因、例えば短絡、過電流、放熱異常又は駆動異常などにより、故障前に温度上昇過程が起こる。図１は従来の半導体チップの断面構造概略図である。図１に示すように、半導体チップ１’（例えば金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ））のＧａｔｅ（ゲートＧ）及びＳｏｕｒｃｅ（ソースＳ）のＣｅｌｌ（セル）が周期的に配列され、それぞれ金属によりそれぞれのパッド（図示せず）に接続される。複数のゲートＧ、ソースＳのセルをパッドに接続する金属配線およびパッド自体の金属を総称して金属配線層と呼ぶ。特に説明する必要があるのは、ゲートＧのセルをパッドに接続する配線は一般的に高ドープされた多結晶シリコン及び多結晶シリコンの上の複合金属層の二種類の形態を含み、以下では説明を省略する。ゲートＧとソースＳの間に間隔があり、それぞれの電極が独立して設置される。ある故障が発生した後、チップの温度が高温になり、金属配線層が高温の影響を受けて溶融する場合、金属配線層は溶融し流れていて、金属接続部Ｍを形成する恐れがある。この場合に、溶融した金属が間隔を超えてゲートＧとソースＳを接続し、それによりゲートＧとソースＳの間が短絡し、さらに半導体チップ１’が受動的にオフになる。しかし、半導体チップ１’が高温時には金属配線層の溶融によってオフになるが、正常な温度に復帰した後、溶融して凝縮した金属配線層は依然としてゲートＧ及びソースＳを短絡し、半導体チップ１’は正常に動作できない一方、高温故障が発生する前に、金属配線層自体はゲートＧとソースＳを直接接続するのではなく、溶融後の偶発的な拡散によりゲートＧとソースＳを接続するので、制御不可能である。

【0004】

したがって、上記欠点を克服する半導体チップをどのように開発するかは、現在切実な需要である。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本開示は半導体チップの実用性を高めるために半導体チップを提供することを目的とする。

【課題を解決するための手段】

【0006】

上述目的を実現するために、本開示の一つの実施形態は機能領域、第１端、第２端、第３端及び接続部を備える半導体チップを提供する。機能領域は対向する第１面及び第２面を有する。第１端は第１面に設けられる。第３端は第１面に設けられる。半導体チップは第３端と第１端の間に受信された駆動信号に基づいてオン又はオフの切り替えを行う。接続部は機能領域の第１面に設置されかつ第１端と第３端とを接続し、ここで温度が第１温度より高い場合に接続部は導通状態となり、第１端と第３端の間に短絡することにより半導体チップがオフとなり、温度が第３温度以下である場合、接続部は絶縁状態となり、ここで第１温度は第３温度以上である。

【0007】

そして、上述目的を実現するために、本開示の一つの実施形態は半導体チップに適用されるプロセス方法を提供する。まず、ステップＳ１を実行し、機能領域、第１端、第２端及び第３端を備えるチップ本体を設置する。機能領域は対向する第１面及び第２面を有する。第１端及び第３端は第１面に設置される。半導体チップは第１端と第３端の間に受信された駆動信号に基づいてオン又はオフに制御される。次に、ステップＳ２を実行し、機能領域の第１面に形成されかつ第１端と第３端とを接続する接続部を形成する。接続部の温度が第１温度より高い場合に導通状態となり、第１端と第３端の間に短絡することにより半導体チップはオフとなり、接続部の温度が第３温度以下である場合に絶縁状態となり、ここで第１温度は第３温度以上である。

【図面の簡単な説明】

【0008】

【図1】図１は従来の半導体チップの断面構造概略図である。

【図2】図２は本開示の第１実施形態に係る半導体チップの断面構造概略図である。

【図3】図３は図２に示す半導体チップの接続部の異なる温度での比抵抗変化概略図である。

【図4】図４は図２に示す半導体チップの一つの実施形態の平面構造概略図である。

【図5】図５は図２に示す半導体チップの他の実施形態の平面構造概略図である。

【図6】図６は図２に示す半導体チップのまた一つの実施形態の平面構造概略図である。

【図7】図７は本開示の第２実施形態に係る半導体チップの断面構造概略図である。

【図8】図８は本開示の第３実施形態に係る半導体チップの断面構造概略図である。

【図9】図９は本開示の第４実施形態に係る半導体チップの断面構造概略図である。

【図10】図１０は本開示の第５実施形態に係る半導体チップの断面構造概略図である。

【図11】図１１は本開示の第６実施形態に係る半導体チップの断面構造概略図である。

【図12】図１２は、本開示の第７実施形態に係る半導体チップの断面構造概略図である。

【図13】図１３は、本開示の第８実施形態に係る半導体チップの断面構造概略図である。

【図14】図１４は図２に示す半導体チップのプロセス方法のフローチャートである。

【図15】図１５は図１１に示す半導体チップのプロセス方法のフローチャートである。

【発明を実施するための形態】

【0009】

本開示の特徴及びメリットを具現化するいくつかの典型的な実施形態はあとの説明において詳述する。理解すべきことは、本開示が異なる態様で様々な変化を有することができることである、それらはいずれも本開示の範囲から逸脱せず、かつそのうちの説明及び図示は本質的に説明のために用いられ、本開示を限定するものではない。

【0010】

図２は本開示の第１実施形態の半導体チップの断面構造概略図であり、図３は図２に示す半導体チップの接続部の異なる温度での比抵抗変化概略図である。図に示すように、本開示の半導体チップ１は例えば金属酸化物半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、高電子移動度トランジスタ（ＨＥＭＴ）又はバイポーラ接合型トランジスタ（ＢＪＴ）であり、これらに限定されなく、かつ機能領域１１、第１端１２、第２端（図示せず）、第３端１３及び接続部１４を含む。いくつかの実施形態において、半導体チップ１の材料はシリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）又は窒化ガリウム（ＧａＮ）等で構成されるがこれに限定されない。

【0011】

機能領域１１は、対向する第１面１１１および第２面１１２を含む。第１端１２は、第１面１１１に設けられている。第１端１２は出力端、例えばＭＯＳＦＥＴのソースであってもよい。機能領域１１は、半導体チップ１の半導体材料領域、例えばＳｉ系デバイスのＳｉ材料領域である。第２端は出力端、例えばＭＯＳＦＥＴのドレインである。第３端１３は、第１面に設けられている。第３端１３は例えば入力端、例えばＭＯＳＦＥＴのゲートである。半導体チップ１は第３端１３及び第１端１２が受信した駆動信号に基づいてオン又はオフの切り替えを行い、ここで駆動信号は電圧又は電流であってもよい。いくつかの実施形態において、機能領域１１、第１端１２、第２端及び第３端１３はチップ本体１０を構成することができる。接続部１４は機能領域１１の第１面１１１に設置され、かつ第１端１２と第３端１３とを接続する。ここで、図３を参照し、接続部１４が例えばシステム故障、チップ故障、環境変化などの原因により、一つの環境温度から他の環境温度に移行する時、接続部１４の温度は熱履歴のため徐々に新しい環境温度になる。例えば、接続部１４が二酸化バナジウム（ＶＯ２）であり、接続部１４の温度が第１温度まで上昇すると、接続部１４の比抵抗が低下し導通状態となり、半導体チップ１が第１端１２と第３端１３の間の短絡でオフとなり、これにより半導体チップの温度がさらに上昇して破損することを回避するのに役立つ。また、接続部１４の温度が第３温度まで低下すると、接続部１４の比抵抗が上昇して絶縁状態となり、このとき半導体チップ１は正常動作に復帰することができ、ここで第１温度は第３温度以上である。いくつかの実施形態において、第１温度が第３温度に等しいため、接続部１４の温度が第１温度以下に低下すると絶縁状態となり、このとき半導体チップ１は正常に動作し、接続部１４の温度が第１温度より高い場合に導通状態となり、半導体チップ１は第１端１２と第３端１３の間の短絡でオフとなる。また、接続部１４の温度が第１温度より高い温度から第１温度以下に低下すると、導通状態から絶縁状態に転換する。上記いくつかの実施形態において、第１温度及び第３温度の数値は接続部１４の材料製造、接続部１４の材料厚さ及び接続部１４の温度変化の速さ等の要因に関連する可能性がある。

【0012】

いくつかの実施形態において、接続部１４は温度誘起相転移材料、例えば二酸化バナジウム（ＶＯ２）、ゲルマニウムまた他の元素をドープした二酸化バナジウム、その他の温度誘起相転移材料であってもよいが、これに限られない。または、接続部１４は、低融点ガラス、例えば、バナジン酸塩材料、リン酸塩材料、ホウ酸塩材料またはケイ酸塩材料などであってもよい。低融点ガラスの接続部１４は、酸化鉛－酸化亜鉛－三酸化二ホウ素材料システム（ＰｂＯ-ＺｎＯ-Ｂ２Ｏ３）、酸化鉛－酸化アルミニウム－三酸化二ホウ素材料システム（ＰｂＯ-Ａｌ２Ｏ３-Ｂ２Ｏ３）、酸化鉛－三酸化二ビスマス－三酸化二ホウ素材料システム（ＰｂＯ-Ｂｉ２Ｏ３-Ｂ２Ｏ３）、酸化鉛－三酸化二ホウ素－二酸化ケイ素材料システム（ＰｂＯ-Ｂ２Ｏ３-ＳｉＯ２）、酸化カリウム－鉛－二酸化ケイ素材料システム（Ｋ２Ｏ-Ｐｂ-ＳｉＯ２）、酸化亜鉛-三酸化二ホウ素-二酸化ケイ素材料システム(ＺｎＯ-Ｂ２Ｏ３-ＳｉＯ２)、酸化鉛-二酸化ケイ素-酸化亜鉛-酸化バリウム材料システム(ＰｂＯ-ＳｉＯ２-ＺｎＯ-ＢａＯ)、酸化ナトリウム-酸化バリウム-二酸化ケイ素材料システム(Ｎａ２Ｏ-ＢａＯ-ＳｉＯ２)、酸化亜鉛－三酸化二ホウ素-五酸化二リン材料システム(ＺｎＯ-Ｂ２Ｏ３-Ｐ２Ｏ５)、酸化リチウム-酸化アルミニウム-二酸化ケイ素材料システム(Ｌｉ２Ｏ-Ａｌ２Ｏ３-ＳｉＯ２)、酸化タリウム-五酸化二バナジウム-酸化テルル-酸化ヒ素材料システム(Ｔｌ２Ｏ-Ｖ２Ｏ５-ＴｅＯ２-ＡｓＯ３)、三酸化二ビスマス－三酸化二ホウ素材料システム（Ｂｉ２Ｏ３-Ｂ２Ｏ３）、酸化鉛-五酸化二バナジウム-三酸化二ビスマス-酸化亜鉛材料システム(ＰｂＯ-Ｖ２Ｏ５-Ｂｉ２Ｏ３-ＺｎＯ)、酸化リチウム-酸化亜鉛-二酸化ケイ素材料システム(Ｌｉ２Ｏ-ＺｎＯ-ＳｉＯ２)、酸化スズ-酸化亜鉛-五酸化二リン材料システム(ＳｎＯ-ＺｎＯ-Ｐ２Ｏ５)、五酸化二バナジウム-五酸化二リン-酸化アンチモン材料システム(Ｖ２Ｏ５-Ｐ２Ｏ５-ＳｂＯ)等が挙げられるが、これに限られない。また、接続部１４は、上記材料に他の材料を添加して、融点、強度、熱膨張係数、濡れ性、電気的性能及びプロセス性を調整することができる。

【0013】

以上から分かるように、前述した接続部の材料を使い、第１温度が第３温度に等しいとすると、本開示の半導体チップ１の接続部１４の温度が第１温度以上になると導通状態となり、接続部１４の温度が第１温度以下に低下すると絶縁状態となり、温度が通常温度に戻っても正常に動作できない従来の半導体チップ１’に比べって、本開示の半導体チップ１は接続部１４の異なる温度での状態転換を利用し、高温時に自動的にオフとなり、破損することを回避し、正常な温度に復帰する時に正常に動作することができるため、本開示の半導体チップ１の実用性は高い。

【0014】

本実施例では、半導体チップ１は、パッドと金属配線層（図示せず）を含み、第１温度は金属配線層の溶融温度（例えばアルミニウムの融点の６６０℃）未満であり、かつ半導体チップ１に半導体特性を失わせる最低温度より低いため、半導体チップ１が第１温度によって接続部１４の状態を切り替える際に、金属配線層の設置や半導体チップの特性に影響を与えない。また、半導体チップ１はさらに第２温度を有し、それは半導体チップ１の最高利用可能なジャンクション温度（特に説明するのは、該最高利用可能なジャンクション温度は性能、耐用年数等を総合的に考慮し与えられた温度で、半導体のスイッチング特性を失わせる限界温度より充分に低い）であり、半導体チップ１の温度が第２温度以下に低下した場合、正常に動作する。第２温度が第１温度より低いため、半導体チップ１が正常に動作した状態で、すなわち半導体チップ１の温度が第２温度以下に低下する時、接続部１４が絶縁状態であるため、半導体チップ１が正常に動作する時に二つの制御電極（第１端１２と第３端１３）の間の短絡を回避することができる。以下の表１に示すように、異なる半導体チップ１の材料タイプにおいて、対応する最高ジャンクション温度、半導体特性を失わせる最低温度、接続部１４の材料タイプ及び第１温度の範囲を例示的に示しているが、これに限定されない。

【0015】

【表1】

【0016】

図２に示すとおり、半導体チップ１はさらに第１パッシベーション層１５を含むことができるが、本開示はこれに限定されない。第１パッシベーション層１５は機能領域１１の第１面１１１に設置され、機能領域１１を保護するために用いられる。接続部１４は第１パッシベーション層１５を覆う。ここで、第１パッシベーション層１５の材料は二酸化ケイ素（ＳｉＯ２）、窒化ケイ素（ＳｉＮ）又はポリイミド（ＰＩ）であってもよく、さらに該第１パッシベーション層１５は複合層であってもよく、例えば窒化ケイ素の上にポリイミド層、二酸化ケイ素の上に窒化ケイ素層等が設けられる。この実施形態では、第１端１２と第３端１３との間に位置する機能領域１１の第１面１１１は第１パッシベーション層１５により水分及び汚染を遮断し、したがって接続部１４を形成する材料は水分及び汚染に対する要求が低く、それにより半導体チップ１の構造が実現しやすくかつ製造方法が簡単になる。

【0017】

いくつかの実施形態において、第１端１２は、複数の第１パッド１２１を含む。第３端１３は、第２パッド１３１および第２バスライン１３２を含む。接続部１４は機能領域１１の第１面１１１にある、第１端１２と第３端１３との間の間隔を完全に充填することができる。図４に示すように、接続部１４が第１パッド１２１と第２パッド１３１との間隔及び第１パッド１２１と第２バスライン１３２との間隔を完全に充填することで、半導体チップ１の任意の箇所における温度が第１温度を越えると、接続部１４を導通状態に転換できるため、半導体チップ１の状態転換感度が高い。

【0018】

他のいくつかの実施形態において、第１端１２は、複数の第１パッド１２１を含む。第３端１３は、第２パッド１３１および第２バスライン１３２を含む。接続部１４は機能領域１１の第１面１１１にある、第１端１２と第３端１３との間の間隔を部分に充填する。たとえば、接続部１４は半導体チップ１における熱くなりやすい箇所を充填する。図５に示すように、接続部１４は第１パッド１２１と第２パッド１３１との間の間隔の部分及び第１パッド１２１と第２バスライン１３２との間の間隔の部分を充填する。これにより、一つまたは複数の接続部１４を柔軟に設置することができ、半導体チップ１のコストを低減する。いくつかの実施形態において、例えば図４及び図５に示す半導体チップは、第２端が機能領域１１の第２面１１２に設置される。

【0019】

いくつかの実施形態において、第１端１２は、第１パッド１２１および第１バスライン１２２を含む。第３端１３は、第２パッド１３１および第２バスライン１３２を含む。接続部１４は機能領域１１の第１面１１１にある、第１端１２と第３端１３との間の間隔を部分に充填する。図６に示すように、接続部１４は第１パッド１２１と第２バスライン１３２との間の間隔の部分及び第１バスライン１２２と第２バスライン１３２との間の間隔の部分を充填する。いくつかの実施形態において、例えば図６に示す半導体チップは、第２端１９が機能領域１１の第１面１１１に設置される。

【0020】

図７は本開示の第２実施形態の半導体チップの断面構造概略図である。本実施形態において、第１パッシベーション層１５は機能領域１１の第１面１１１に設置され、かつ少なくとも部分的に第１端１２及び第３端１３を覆う。接続部１４は物理蒸着、化学蒸着、スピンオングラス又はドット塗布プロセスにより機能領域１１の第１面１１１に形成され、さらに半導体チップ１を形成する。接続部１４は第１パッシベーション層１５を覆う。図８は本開示の第３実施形態の半導体チップの断面構造概略図である。本実施形態において、半導体チップはまずパッケージ構造Ｄに設置され、その後、接続部１４を設ける。接続部１４はドット塗布、印刷等のプロセスにより機能領域１１の第１面１１１に形成され、接続部１４は第１パッシベーション層１５を覆う。以上から分かるように、本開示の半導体チップ１はチッププロセス又はパッケージプロセスにおいて接続部１４を設置することができ、接続部１４は第１パッシベーション層１５が設置された後に設置されることができ、したがって、本開示の半導体チップ１のプロセスが柔軟であり、プロセスの困難度を低減することができる。

【0021】

図９は本開示の第４実施形態の半導体チップの断面構造概略図である。図に示すように、本実施形態の半導体チップ２は機能領域２１、第１端２２、第３端２３、接続部２４及び第２パッシベーション層２５を含み、ここで半導体チップ２の機能領域２１、第１端２２、第３端２３、接続部２４はそれぞれ図２に示す半導体チップ１の機能領域１１、第１端１２、第３端１３、接続部１４と同様であるので、同様のユニット構造、動作及び機能はここで説明を省略する。図２に示す実施形態に比べて、図９に示す実施形態において、半導体チップ２の接続部２４は機能領域２１の第１面２１１に設けられる。第２パッシベーション層２５は接続部２４を覆い、接続部２４を保護するために用いられる。第２パッシベーション層２５の材料等は第１パッシベーション層１５と同じであってもよい。

【0022】

図１０は本開示の第５実施形態の半導体チップの断面構造概略図である。図に示すように、本実施形態の半導体チップ３は機能領域３１、第１端３２、第３端３３、接続部３４及び第１パッシベーション層３５を含み、ここで半導体チップ３の機能領域３１、第１端３２、第３端３３、接続部３４及び第１パッシベーション層３５はそれぞれ図２に示す半導体チップ１の機能領域１１、第１端１２、第３端１３、接続部１４及び第１パッシベーション層１５と同様であるので、同様のユニット構造、動作及び機能はここで説明を省略する。図２に示す実施形態に比べて、図１０に示す実施形態において、半導体チップ３はさらに第２パッシベーション層３６を含み、第２パッシベーション層３６は接続部３４を覆い、機能領域３１及び接続部３４を保護し、これにより半導体チップ３はより高い保護能力を得る。いくつかの実施形態において、第１パッシベーション層３５は二酸化ケイ素（ＳｉＯ２）から構成されてもよく、第２パッシベーション層３６はポリイミド（ＰＩ）で構成されてもよいが、これに限定されない。他のいくつかの実施形態において、第２パッシベーション層３６は複合材料例えば良好な被覆及び応力放出を備えるエチルシリケート（ＴＥＯＳ）と窒化ケイ素（ＳｉＮ）の複合層で構成される。

【0023】

図１１は本開示の第６実施形態の半導体チップの断面構造概略図である。図に示すように、本実施形態の半導体チップ４は機能領域４１、第１端４２、第３端４３、接続部４４及び第１パッシベーション層４５を含み、ここで半導体チップ４の機能領域４１、第１端４２、第３端４３、接続部４４及び第１パッシベーション層４５はそれぞれ図２に示す半導体チップ１の機能領域１１、第１端１２、第３端１３、接続部１４及び第１パッシベーション層１５と同様であるので、同様のユニット構造、動作及び機能はここで説明を省略する。図２に示す実施形態に比べて、図１１に示す実施形態において、半導体チップ４はさらに第２パッシベーション層４６及び金属層４７を含む。第２パッシベーション層４６は接続部４４を覆い、機能領域４１及び接続部４４を保護し、これにより半導体チップ４はより高い保護能力を得る。金属層４７は接続部４４と第２パッシベーション層４６の間に設けられ、接続部４４に接触する。金属層４７は第１端４２及び第３端４３に直接接続されず、接続部４４を介して第１端４２及び第３端４３に接続され、これにより第１端４２と第３端４３の間のインピーダンスを低下させる。したがって、接続部４４の温度が第１温度より高くなって導通状態になると、第１端４２と第３端４３とは金属層４７の設置により速やかに短絡することができるので、半導体チップ４はより迅速にオフとなれる。いくつかの実施形態において、第１パッシベーション層４５は二酸化ケイ素（ＳｉＯ２）から構成されてもよく、第２パッシベーション層４６はポリイミド（ＰＩ）で構成されてもよいが、これに限定されない。他のいくつかの実施形態において、第２パッシベーション層４６は複合材料例えば良好な被覆及び応力放出を備えるエチルシリケート（ＴＥＯＳ）と窒化ケイ素（ＳｉＮ）の複合層で構成される。いくつかの実施形態において、金属層４７は物理蒸着法（ＰＶＤ）で形成されることができる。本実施形態における第１パッシベーション層４５及び第２パッシベーション層４６は単独で又は全てを省略することができ、本開示はこれに限定されるものではない。

【0024】

図１２は本開示の第７実施形態の半導体チップの断面構造概略図である。図に示すように、本実施形態の半導体チップ５は機能領域５１、第１端５２、第３端５３、接続部５４及び第１パッシベーション層５５を含み、ここで半導体チップ５の機能領域５１、第１端５２、第３端５３、接続部５４及び第１パッシベーション層５５はそれぞれ図２に示す半導体チップ１の機能領域１１、第１端１２、第３端１３、接続部１４及び第１パッシベーション層１５と同様であるので、同様のユニット構造、動作及び機能はここで説明を省略する。図２に示す実施形態に比べて、図１２の実施形態において、半導体チップ５はさらに第２パッシベーション層５６及び金属層５７を含む。第２パッシベーション層５６は接続部５４を覆い、機能領域５１及び接続部５４を保護することにより、半導体チップ５はより高い保護能力を得る。金属層５７は、接続部５４と第２パッシベーション層５６の間に設けられ、接続部５４に接触する。本実施形態において、金属層５７の一端は第３端５３に接続され、金属層５７は接続部を介して第１端５２に接続され、これにより第１端５２と第３端５３の間のインピーダンスを低下させる。このため、接続部５４の温度が第１温度より高くなって導通状態となると、第１端５２と第３端５３とは金属層５７の設置により速やかに短絡することができるので、半導体チップ５はより迅速にオフとなれる。他のいくつかの実施形態において、金属層５７の一端は第１端５２に接続され、金属層５７は接続部５４を介して第３端５３に接続され、これにより第１端５２と第３端５３の間のインピーダンスを低下させ、半導体チップ５はより迅速にオフとなれる。金属層の一端は、金属層の任意位置にあってもよい。いくつかの実施形態において、第１パッシベーション層５５は二酸化ケイ素（ＳｉＯ２）から構成されてもよく、第２パッシベーション層５６はポリイミド（ＰＩ）で構成されてもよいが、これに限定されない。他のいくつかの実施形態において、第２パッシベーション層５６は複合材料例えば良好な被覆及び応力放出を備えるエチルシリケート（ＴＥＯＳ）と窒化ケイ素（ＳｉＮ）の複合層で構成される。いくつかの実施形態において、金属層５７は物理蒸着法（ＰＶＤ）で形成されることができる。本実施形態における第１パッシベーション層５５及び第２パッシベーション層５６は単独で又は全てを省略することができ、本開示はこれに限定されるものではない。本開示の各実施形態における金属層は接続部に接触するように設置され、直接に接触してもいいし、他の導電性材料を介して間接的に接触してもいい。少なくとも部分的に接触することができればよい。金属層は、接続部と第２パッシベーション層の間に設けられていてもよいし、接続部と第１パッシベーション層の間に設けられていてもよいし、両方に設けられていてもよい。第１パッシベーション層及び/又は第２パッシベーション層を省略すれば、金属層を設け、それが接続部に少なくとも部分的に接触することができればよい。金属層は複数のセグメントに分けられ、複数の層に設置されてもよく、本開示はこれに限定されない。

【0025】

図１３は本開示の第８実施形態の半導体チップの断面構造概略図である。図に示すように、本実施形態の半導体チップ６は機能領域６１、第１端６２、第３端６３及び多結晶シリコン６４を含み、ここで図１３には第２端を省略する。半導体チップ６の機能領域６１、第１端６２、第３端６３はそれぞれ図２に示す半導体チップ１の機能領域１１、第１端１２及び第３端１３と同様であるので、同様のユニット構造、動作及び機能はここで説明を省略する。図２に示す実施形態に比べて、図１３の実施形態において、半導体チップ６は例えばＭＯＳＦＥＴであり、第３端(例えばＭＯＳＦＥＴのゲート)及び第１端(例えばＭＯＳＦＥＴのソース)のセルをパッドに接続する金属配線の間に絶縁媒体７０がある。接続部は、絶縁媒体７０の内部に設けられ、第１端６２と第３端(例えばＭＯＳＦＥＴのゲート)とを接続してもよい。

【0026】

他の実施形態において、図１３に示す半導体チップには、接続部が絶縁層７０の内部に設けられず、絶縁層７０の上に設けられ、かつ第１端６２と第３端６３の間に設置されてもよい。絶縁層７０が機能領域６１の第１面６１１に設けられているので、絶縁層７０に設けられた接続部は、機能領域６１の第１面６１１に設けられているともみなされ、直接接触または間接接触に限定されるものではない。

【0027】

図１４は図２に示す半導体チップのプロセス方法のフローチャートである。まず、ステップＳ１を実行し、機能領域１１、第１端１２、第２端及び第３端１３を備えるチップ本体１０を設置する。機能領域１１は対向する第１面１１１及び第２面１１２を含む。第１端１２及び第３端１３は第１面１１１に設置される。半導体チップ１は第１端１２と第３端１３の間に受信された駆動信号に基づいてオン又はオフに制御される。次に、ステップＳ２を実行し、接続部１４は機能領域１１の第１面１１１に形成されかつ第１端１２と第３端１３とを接続し、ここで接続部１４の温度が第１温度より高い場合に導通状態となり、第１端１２と第３端１３の間に短絡することにより半導体チップ１をオフにし、接続部１４の温度が第３温度以下に低下すると絶縁状態となり、ここで該第１温度は該第３温度以上である。上記プロセス方法は本開示の他の実施形態にも適用することができるため、ここで説明を省略する。

【0028】

図１５は図１１に示す半導体チップのプロセス方法のフローチャートである。まず、ステップＳ１を実行し、機能領域４１、第１端４２、第２端及び第３端４３を備えるチップ本体４０を設置する。機能領域４１は対向する第１面４１１及び第２面４１２を含む。第１端４２及び第３端４３は第１面４１１に設置される。半導体チップ４は第１端４２と第３端４３の間に受信された駆動信号に基づいてオン又はオフに制御される。次に、ステップＳ２を実行し、接続部４４は機能領域４１の第１面４１１に形成されかつ第１端４２と第３端４３を接続し、ここで接続部４４の温度が第１温度より高い場合に導通状態となり、第１端４２と第３端４３の間に短絡することにより半導体チップ４をオフにし、接続部４４の温度が第３温度以下に低下すると絶縁状態となり、ここで該第１温度は該第３温度以上である。次に、ステップＳ３を実行し、金属層４７は形成されかつ接続部４４に接触し、接続部４４を介して第１端４２及び第３端４３に接続し、あるいは、金属層４７の一端は第１端４２に接続し、接続部４４を介して第３端４３に接続し、あるいは、金属層４７の一端は第３端４３に接触し、接続部４４を介して第１端４２に接続する。金属層の一端は、金属層の任意位置にあってもよい。しかし、上記プロセス方法は本開示の他の実施形態にも適用することができるため、ここで説明を省略する。いくつかの実施形態において、ステップＳ２とステップＳ３の順序を変換するか又は同時に完了することができ、本開示はこれに限定されるものではない。

【0029】

本開示の半導体チップの接続部の温度が第１温度よりも高くなると導通状態となり、接続部の温度が第１温度以下に低下すると絶縁状態となり、温度が通常温度に戻っても正常に動作できない従来の半導体チップに比べて、本開示の半導体チップは接続部の異なる温度での状態転換を利用し、高温時に自動的にオフとなって、破損することを回避し、正常な温度に復帰する時に正常に動作することができるため、本開示の半導体チップの実用性は高い。一部の実施形態において、接続部の絶縁状態と導通状態の転換は接続部自体の材料特徴によるため、材料特性により決定された半導体チップの高温オフ、低温正常動作の保護は、安全で確実である。

【符号の説明】

【0030】

１’：半導体チップ
Ｇ：ゲート
Ｓ：ソース
Ｍ：金属接続部
１、２、３、４、５、６：半導体チップ
１０、２０、３０、４０、５０、６０：チップ本体
１１、２１、３１、４１、５１、６１：機能領域
１１１、２１１、３１１、４１１、５１１、６１１：第１面
１１２、２１２、３１２、４１２、５１２、６１２：第２面
１２、２２、３２、４２、５２、６２：第１端
１３、２３、３３、４３、５３、６３：第３端
１４、２４、３４、４４、５４：接続部
６４：多結晶シリコン
７０：絶縁媒体
１５、３５、４５、５５：第１パッシベーション層
２５、３６、４６、５６：第２パッシベーション層
４７、５７：金属層
Ｄ：パッケージ構造
１９：第２端
Ｓ１～Ｓ３：ステップ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】