知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-08-19
(45)【発行日】2022-08-29
(54)【発明の名称】マルチレベル電力変換回路
(51)【国際特許分類】
H02M 7/483 20070101AFI20220822BHJP
【ＦＩ】
H02M7/483
【請求項の数】
4
(21)【出願番号】P 2021566578
(86)(22)【出願日】2019-05-09
(65)【公表番号】
(43)【公表日】2022-07-07
(86)【国際出願番号】 CL2019050038
(87)【国際公開番号】W WO2020223830
(87)【国際公開日】2020-11-12
【審査請求日】2022-05-09
【早期審査対象出願】
(73)【特許権者】
【識別番号】521489089
【氏名又は名称】ユニバーシダッド デ タルカ
【氏名又は名称原語表記】ＵＮＩＶＥＲＳＩＤＡＤ ＤＥ ＴＡＬＣＡ
【住所又は居所原語表記】Ｃａｒｄｅｎａｌ Ｒａｕｌ Ｓｉｌｖａ Ｈｅｎｒｉｑｕｅｚ － Ｅｘ １ Ｐｏｎｉｅｎｔｅ Ｎ １１４１，ＴＡＬＣＡ（ＣＬ）
(74)【代理人】
【識別番号】100109634
【弁理士】
【氏名又は名称】舛谷 威志
(74)【代理人】
【識別番号】100129263
【弁理士】
【氏名又は名称】中尾 洋之
(72)【発明者】
【氏名】リベラ アバーカ，マルコ エステバン
(72)【発明者】
【氏名】ホセインザデ，モハマド アリ
(72)【発明者】
【氏名】サルバンザデ，マリアム
【審査官】土井 悠生
(56)【参考文献】
【文献】米国特許出願公開第２０１４／１９２５７２（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１１／０１１５５３２（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１５／０００３１２７（ＵＳ，Ａ１）
【文献】米国特許出願公開第２０１７／０１６３１７１（ＵＳ，Ａ１）
【文献】T. Sunitha, T. Annamalai, K. Udhayakumar, C. Gopinath，"A New 23 Level Cascaded Multi-Level Inverter with Optimum Structure"，2018 4th International Conference on Electrical Energy Systems，2018年08月23日，p.320-327
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０２Ｍ ７／４８３
ＩＥＥＥ Ｘｐｌｏｒｅ
(57)【特許請求の範囲】
【請求項1】
分散されたコンポーネントを有するマルチレベルの変換ブロックを含む回路構成を有する機能ブロックを含むことを特徴とするマルチレベル電力変換回路であって、Ｖ １ ，Ｖ ２ ，Ｖ ３ 、Ｖ ４ ，Ｖ ５ は、ＤＣ電圧源であり、
Ｓ １ 、Ｓ － １ ，Ｓ ２ 、Ｓ － ２ ，Ｓ ３ 、Ｔ １ 、Ｔ － １ ，Ｔ ２ 、Ｔ － ２ は、半導体スイッチであり、
Ｓ ３ は、双方向半導体スイッチであり、
Ｄ １ およびＤ ２ は、２つの誘電体ダイオードであり、かつ
前記マルチレベルのコンバータブロックのターミナルＸ及びＸ － で連続的な入力電圧であり、
前記負側入力ターミナルＸが、スイッチＳ ２ 及びＳ － ２ の直列となった接続の中間に接続され、
前記正側入力ターミナルＸ － が、スイッチＳ 1 及びＳ － 1 の直列となった接続の中間に接続され、
第１の並列回路が、ダイオードＤ １ の前記アノードに直列に接続された前記スイッチＴ － ２ を含み、両方がスイッチＴ ２ 及び前記電圧源Ｖ ５ の前記負電位の直列となった接続に並列に接続され、
第２の並列回路は、ダイオードＤ ２ の前記カソードに直列に接続された前記スイッチＴ － １ を含み、両方がスイッチＴ １ 及び前記電圧源Ｖ ４ の前記正電位の直列となった接続に並列に接続され、
前記第１及び第２の並列回路が電圧源Ｖ ３ の手段により互いに接続されており、前記第１の並列回路がダイオードＤ １ の前記カソード及びＶ ５ の前記正電位で前記電圧源Ｖ ３ の前記負電位に接続され、前記第２の並列回路が、Ｖ ４ の前記負電位の手段及びＤ ２ の前記アノードによりＶ ３ の前記正電位へと接続され、
前記第１及び第２の並列回路が、直列に接続された前記電圧源Ｖ １ 及びＶ ２ の手段により互いに接続され、前記第１の並列回路が、スイッチＴ ２ 及びＴ － ２ の手段により前記電圧源Ｖ １ の前記正電位に接続され、前記第２の並列回路がスイッチＴ １ 及びＴ － １ の手段により前記電圧源Ｖ ２ の前記負電位に接続されており、
前記電圧源Ｖ ３ が、スイッチＳ ２ でその負電位に接続され、かつスイッチＳ － ２ でその正電位に接続され、
前記電圧源Ｖ １ の前記正電位が、スイッチＳ １ に接続され、前記電圧源Ｖ ２ の前記負電位がスイッチＳ － １ に接続され、
前記双方向スイッチＳ ３ が前記電圧源Ｖ １ 及びＶ ２ の間の前記中間点の１つのターミナルで接続し、かつ他のターミナルが前記スイッチＳ １ 及びＳ － １ の間の前記中間で接続する、
マルチレベル電力変換回路。
【請求項2】
スイッチＳ１、Ｓ－
１およびＳ２，Ｓ－
２は、互いに相補的なデバイスであることを特徴とする、請求項１に記載のマルチレベル電力変換回路。
【請求項3】
直列に接続された複数の機能ブロックを含み、前記機能ブロックの各々は、請求項１に記載の前記回路構成を有することを特徴とする、請求項１に記載のマルチレベル電力変換回路。
【請求項4】
直列に接続された２つの機能ブロックを含み、前記機能ブロックの出力は、互いに非対称であることを特徴とする、請求項３に記載のマルチレベル電力変換回路。【発明の詳細な説明】
【技術分野】
【0001】
本発明は、パワー・エレクトロニクスおよび非線形制御の分野に関し、より詳細には、カスケードブリッジ型のマルチレベル電力回路に関する。
【背景技術】
【0002】
パワー・エレクトロニクス技術の進展により、電力変換器の用途はますます広がっている。マルチレベル変換器は、低い高調波電圧および出力電流並びにスイッチの低い逆電圧に起因して、クリーンエネルギーの生成に加えて、速度の調整および中高電圧の用途で広く使用されている。
【0003】
マルチレベル・インバータ（ＭＬＩ）は、産業用途において選ばれる主要な電力変換装置である。これらの用途は、主に、全電圧および電力範囲用のモータ・ユニットを含む。マルチレベル・インバータは、また、数ある中でも、ネットワークに接続されたシステム、無停電電源システム（ＵＰＳ）、電気自動車およびＦＡＣＴＳにおいて応用されている。
【0004】
当該技術分野では、マルチレベル・インバータのための種々のトポロジーの先例が存在する。例えば、文献ＣＮ２７６８３０３は、多段階カスケード・インバータを提供する実用新案を説明し、これは、使用される部品の数を減少させ、その構造を簡略化し、高電圧および高電力のイベントを制御し、従来のカスケード・インバータと同一レベルを生成することを目的している。実用新案のマルチレベル・カスケード・インバータは、マルチレベルのインバータを形成するようにカスケードされた基本モジュールから構成される。
【0005】
一方、文献ＣＮ１０５４５００６３は、カスケード・ハーフブリッジ型のマルチレベル・インバータおよびその制御方法を提供し、その目的は、制御ストラテジーおよび既存のマルチレベルトのカスケード・ポロジーの欠点を克服することである。制御ストラテジーは、サイクルの制御モードおよび出力レベルの重ね合わせを採用して、マルチレベル出力を生成する。
【0006】
しかしながら、一般的には、電力変換回路は、複雑な構成を有し、多数の構成要素を備える。したがって、上記トポロジーを最適化し、最小の可能な構成要素を用いて所望のレベル数を達成することができる、新規な構成が求められている。
【0007】
結果として、必要なレベル数を達成し、簡略化された構成を有し、かつ、使用されるコンポーネントの数を低減する、電力変換回路のための新規構造が求められている。
【発明の概要】
【0008】
本発明は、図１０に示す回路構成を有する機能ブロックを含む電力変換器の新規な構成を提供する：
ここで、Ｖ１，Ｖ２，Ｖ３、Ｖ４，Ｖ５は、ＤＣ電圧源であり、
Ｓ１、Ｓ－ １（上付きバーが付されたＳ１を表す。以下同様である。)，Ｓ２、Ｓ－ ２，Ｓ３、Ｔ１、Ｔ－ １，Ｔ２、Ｔ－ ２は、半導体スイッチであり、
Ｄ１およびＤ２は、２つの半導体ダイオードである。
ここで、Ｖ１，Ｖ２，Ｖ３、Ｖ４，Ｖ５は、ＤＣ電圧源であり、
Ｓ１、Ｓ－ １（上付きバーが付されたＳ１を表す。以下同様である。)，Ｓ２、Ｓ－ ２，Ｓ３、Ｔ１、Ｔ－ １，Ｔ２、Ｔ－ ２は、半導体スイッチであり、
Ｄ１およびＤ２は、２つの半導体ダイオードである。
【0009】
好ましい実施形態では、回路は、スイッチＳ１、Ｓ－
１およびＳ２，Ｓ－
２が互いに相補的なデバイスであることを特徴とする。
【0010】
他の好適な実施形態では、回路は、スイッチＳ３が双方向スイッチに対応することを特徴とする。
【0011】
他の好適な実施形態では、回路は、直列に接続された複数の機能ブロックをさらに含み、機能ブロックの各々が、図１０に示す回路の構成を有することを特徴とする。さらに他の好適な実施形態では、回路は、直列に接続された２つの機能ブロック含み、機能ブロックの出力が、互いに非対称であることを特徴とする。
【図面の簡単な説明】
【0012】
【発明を実施するための形態】
【0013】
本質的に、本発明は、５つのＤＣ電圧源（Ｖ１，Ｖ２，Ｖ３、Ｖ４，Ｖ５）、８つの単方向半導体スイッチ（Ｓ１、Ｓ－
１，Ｓ２、Ｓ－
２，Ｔ１、Ｔ－
１，Ｔ２、Ｔ－
２）、双方向半導体スイッチＳ３と、２つの半導体ダイオード（Ｄ１およびＤ２）とを備える、マルチレベル電力変換器の新規な構成を提供する。
【0014】
本発明は、分散コンポーネントを有するマルチレベルの変換ブロックを含む回路構成（図１０に示されるような）を有する機能ブロックを含む新奇なマルチレベル電力変換回路を提供し：
Ｖ １ ，Ｖ ２ ，Ｖ ３ 、Ｖ ４ ，Ｖ ５ は、ＤＣ電圧源であり、
Ｓ １ 、Ｓ － １ ，Ｓ ２ 、Ｓ － ２ ，Ｓ ３ 、Ｔ １ 、Ｔ － １ ，Ｔ ２ 、Ｔ － ２ は、半導体スイッチであり、
Ｓ３は、双方向半導体スイッチであり、
Ｄ １ およびＤ ２ は、２つの誘電体ダイオードであり、かつ
前記マルチレベルのコンバータブロックのターミナルＸ及びＸ － で連続的な入力電圧であり、
前記負側入力ターミナルＸが、スイッチＳ ２ 及びＳ － ２ の直列となった接続の中間に接続され、
前記正側ターミナルＸ － がスイッチＳ 1 及びＳ － 1 の直列となった接続の中間に接続され
第１の並列回路が、ダイオードＤ １ の前記アノードに直列に接続されたスイッチＴ － ２ を含み、両方がスイッチＴ ２ 及び電圧源Ｖ ５ の負電位の直列となった接続に並列に接続され、
第２の並列回路は、ダイオードＤ ２ の前記カソードに直列に接続されたスイッチＴ － １ を含み、両方がスイッチＴ １ 及び電圧源Ｖ ４ の正電位の直列となった接続に並列に接続され、
前記第１及び第２の並列回路が電圧源Ｖ ３ の手段により互いに接続されており、前記第１の並列回路がダイオードＤ １ の前記カソード及び正電位Ｖ ５ で前記電圧源Ｖ ３ の前記負電位に接続され、前記第２の並列回路が、前記負電位Ｖ ４ の手段及びＤ ２ のアノードによりＶ ３ の前記正電位へと接続され、
前記第１及び第２の並列回路が、直列に接続された電圧源Ｖ １ 及びＶ ２ の手段により互いに接続され、前記第１の並列回路が、スイッチＴ ２ 及びＴ － ２ の手段により前記電圧源Ｖ １ の前記正電位に接続され、前記第２の並列回路がスイッチＴ １ 及びＴ － １ の手段により前記電圧源Ｖ ２ の前記負電位に接続されており、
前記電圧源Ｖ ３ が、スイッチＳ ２ でその負電位に接続され、かつスイッチＳ － ２ でその正電位に接続され、
前記電圧源Ｖ １ の正電位が、スイッチＳ １ に接続され、前記電圧源Ｖ ２ の前記負電位がスイッチＳ － １ に接続され、
前記双方向スイッチＳ ３ が前記電圧源Ｖ １ 及びＶ ２ の間の前記中間点の１つのターミナルで接続し、かつ他のターミナルがスイッチ １ 及びＳ － １ の間の前記中間で接続する。
Ｖ １ ，Ｖ ２ ，Ｖ ３ 、Ｖ ４ ，Ｖ ５ は、ＤＣ電圧源であり、
Ｓ １ 、Ｓ － １ ，Ｓ ２ 、Ｓ － ２ ，Ｓ ３ 、Ｔ １ 、Ｔ － １ ，Ｔ ２ 、Ｔ － ２ は、半導体スイッチであり、
Ｓ３は、双方向半導体スイッチであり、
Ｄ １ およびＤ ２ は、２つの誘電体ダイオードであり、かつ
前記マルチレベルのコンバータブロックのターミナルＸ及びＸ － で連続的な入力電圧であり、
前記負側入力ターミナルＸが、スイッチＳ ２ 及びＳ － ２ の直列となった接続の中間に接続され、
前記正側ターミナルＸ － がスイッチＳ 1 及びＳ － 1 の直列となった接続の中間に接続され
第１の並列回路が、ダイオードＤ １ の前記アノードに直列に接続されたスイッチＴ － ２ を含み、両方がスイッチＴ ２ 及び電圧源Ｖ ５ の負電位の直列となった接続に並列に接続され、
第２の並列回路は、ダイオードＤ ２ の前記カソードに直列に接続されたスイッチＴ － １ を含み、両方がスイッチＴ １ 及び電圧源Ｖ ４ の正電位の直列となった接続に並列に接続され、
前記第１及び第２の並列回路が電圧源Ｖ ３ の手段により互いに接続されており、前記第１の並列回路がダイオードＤ １ の前記カソード及び正電位Ｖ ５ で前記電圧源Ｖ ３ の前記負電位に接続され、前記第２の並列回路が、前記負電位Ｖ ４ の手段及びＤ ２ のアノードによりＶ ３ の前記正電位へと接続され、
前記第１及び第２の並列回路が、直列に接続された電圧源Ｖ １ 及びＶ ２ の手段により互いに接続され、前記第１の並列回路が、スイッチＴ ２ 及びＴ － ２ の手段により前記電圧源Ｖ １ の前記正電位に接続され、前記第２の並列回路がスイッチＴ １ 及びＴ － １ の手段により前記電圧源Ｖ ２ の前記負電位に接続されており、
前記電圧源Ｖ ３ が、スイッチＳ ２ でその負電位に接続され、かつスイッチＳ － ２ でその正電位に接続され、
前記電圧源Ｖ １ の正電位が、スイッチＳ １ に接続され、前記電圧源Ｖ ２ の前記負電位がスイッチＳ － １ に接続され、
前記双方向スイッチＳ ３ が前記電圧源Ｖ １ 及びＶ ２ の間の前記中間点の１つのターミナルで接続し、かつ他のターミナルがスイッチ １ 及びＳ － １ の間の前記中間で接続する。
【0015】
スイッチＳ１、Ｓ－
１およびＳ２，Ｓ－
２は、互いに相補的なスイッチである。つまり、一方がオープンの場合、他は、必ずクローズされる。この目的は、それぞれ電圧源Ｖ１，Ｖ２およびＶ３が短絡するのを回避することである。
【0016】
スイッチＳ３は、双方向スイッチであり、これは、双方向への電流の通過を可能とする。
【0017】
より良い理解のために、しかしながら、本発明の範囲を限定することなく、上記機能ブロックの説明が以下に示される。上記機能ブロックは、７つのメッシュに分割されるが、これは、本発明の範囲を限定するものではない。本発明の範囲を限定することなく、各メッシュのコンポーネントの説明が時計回りに行われる。
【0018】
メッシュＩは、別の双方向スイッチＳ３に接続されるスイッチＳ１を含み、双方向スイッチＳ３は、次いで、その後に上記スイッチＳ１に接続される電圧源Ｖ１に接続される。
【0019】
メッシュＩＩは、電圧源Ｖ２に接続されるスイッチＳ－
１を含み、電圧源Ｖ２は、次いで、その後にスイッチＳ－
１に接続される双方向スイッチＳ３に接続される。
【0020】
メッシュＩＩＩは、電圧源Ｖ５に接続されるスイッチＴ２を含み、電圧源Ｖ５は、次いでダイオードＤ１に接続される。上記ダイオードＤ１は、次いで、スイッチＴ－
２に接続され、スイッチＴ－
２は、次いで上記スイッチＴ２に接続される。
【0021】
メッシュＩＶは、電圧源Ｖ２に接続された電圧源Ｖ１を含み、電圧源Ｖ２は、次いでスイッチＴ１に接続される。上記スイッチＴ１は、次いで、別の電圧源Ｖ３に接続される電圧源Ｖ４に接続され、次いで、追加の電圧源Ｖ５に接続される。上記電圧源Ｖ５は、次いで、スイッチＴ２に接続され、スイッチＴ２は、電圧源Ｖ１に接続される。
【0022】
メッシュＶは、ダイオードＤ２とともにスイッチＴ－
１を含み、ダイオードＤ２は、電圧源Ｖ４に接続する。上記電圧源Ｖ４は、ついで、スイッチＴ１に接続され、スイッチＴ１は、次いでスイッチＴ－
１に接続される。
【0023】
メッシュＶＩは、スイッチＳ－
２に接続される電圧源Ｖ３を含み、スイッチＳ－
２は、次いで、別のスイッチＳ２に接続される。上記スイッチＳ２は、次いで、上記電圧源Ｖ３に接続される。
【0024】
メッシュＶＩＩ（外部）は、スイッチＳ－
１に接続されるスイッチＳ１を含む。上記スイッチＳ－
１は、スイッチＴ－
１に接続される。そして、上記スイッチＴ－
１は、ダイオードＤ２に接続され、ダイオードＤ２は、次いで、スイッチＳ－
２に接続される。スイッチＳ－
２は、ついでスイッチＳ２に接続され、スイッチＳ２は、次いで、ダイオードＤ１に接続される。ダイオードＤ１は、スイッチＴ－
２に接続され、スイッチＴ－
２は、最終的にスイッチＳ１に接続される。
【0025】
出力電圧は、スイッチＳ１，Ｓ－
１およびＳ３の間に位置する第１ノードと、スイッチＳ２およびＳ－
２の間に位置する第２ノードとの２つのノード間に生成される電圧差から決定される。
【0026】
電源の電圧値および回路のコンポーネントの本質の両方が、本発明の範囲を限定するものではなく、例えば電力変換器が意図する用途に依存するであろう。
【0027】
一方、機能ブロックの出力電圧は、本発明の範囲を限定するものではない。好ましい実施形態においては、０［Ｖ］および１２００［Ｖ］の間の範囲にある。
【0028】
加えて、機能ブロックの出力電流は、本発明の範囲を限定するものではない。好ましい実施形態においては、０［Ａ］および８［Ａ］の範囲である。にもかかわらず、より高い出力電流が、本発明の範囲を限定することなく用いられてもよい。
【0029】
結果として、機能ブロックの出力電力は、本発明の範囲を限定するものでもない。好ましい実施形態においては、これは、０［ｋＷ］および１０［ｋＷ］の範囲にある。
【0030】
本発明の文脈において、要求される保護の範囲を制限することなく、ダイオードは、一方だけ電流を通過することを許可し、反対方向の電流の通過を抑制する２電極電子バルブとして理解されるであろう。
【0031】
本発明の文脈において、要求される保護の範囲を制限することなく、半導体スイッチは、電子半導体バルブを備え、その目的が回路において電流の通過をオープンまたはクローズすることである電子パワー・デバイスとして理解されるであろう。
【0032】
本発明の文脈において、要求される保護の範囲を制限することなく、機能ブロックは、アセンブリが特定の機能を満たすようなやり方で相互接続された電気的および／または電子的要素のセットとして理解されるであろう。
【0033】
本発明の文脈において、要求される保護の範囲を制限することなく、非対称な出力は、その主要なブロックが異なるレベルの出力電圧を生成する構成として理解されるであろう。
【0034】
本発明の文脈において、要求される保護の範囲を制限することなく、直接接続は、デバイスが連続的に接続される接続構成として理解されるであろう。
【0035】
図１は、スイッチの状態が２３レベルの回路の出力電圧に関連付けて見られる一般的な真理値表を示す。上記出力電圧レベルは、以下に詳細を示す。
【0036】
第１の電圧レベルにおいては、スイッチＳ１,Ｓ２，Ｔ１がクローズされており、スイッチＳ－
１，Ｓ－
２，Ｓ３，Ｔ－
１，Ｔ２，Ｔ－
２がオープンされており、電圧出力は、（Ｖ１＋Ｖ２＋Ｖ３＋Ｖ４）である。
【0037】
第２の電圧レベルにおいては、スイッチＳ－
１,Ｓ２，Ｓ３，Ｔ１がクローズされており、スイッチＳ１，Ｓ－
２，Ｔ－
１，Ｔ２，Ｔ－
２がオープンされており、電圧出力は、（Ｖ２＋Ｖ３＋Ｖ４）である。
【0038】
第３の電圧レベルにおいては、スイッチＳ－
１,Ｓ２，Ｔ１がクローズされており、スイッチＳ１，Ｓ－
２，Ｓ３，Ｔ－
１，Ｔ２，Ｔ－
２がオープンされており、電圧出力は、（Ｖ３＋Ｖ４）である。
【0039】
第４の電圧レベルにおいては、スイッチＳ１,Ｓ－
２，Ｔ１がクローズされており、スイッチＳ－
１，Ｓ２，Ｓ３，Ｔ－
１，Ｔ２，Ｔ－
２がオープンされており、電圧出力は、（Ｖ１＋Ｖ２＋Ｖ４）である。
【0040】
第５の電圧レベルにおいては、スイッチＳ－
１,Ｓ－
２，Ｓ３，Ｔ１がクローズされており、スイッチＳ１，Ｓ２，Ｔ－
１，Ｔ２，Ｔ－
２がオープンされており、電圧出力は、（Ｖ２＋Ｖ４）である。
【0041】
第６の電圧レベルにおいては、スイッチＳ－
１,Ｓ－
２，Ｔ１がクローズされており、スイッチＳ１，Ｓ２，Ｓ３，Ｔ－
１，Ｔ２，Ｔ－
２がオープンされており、電圧出力は、（Ｖ４）である。
【0042】
第７の電圧レベルにおいては、スイッチＳ１,Ｓ２，Ｔ－
１がクローズされており、スイッチＳ－
１，Ｓ－
２，Ｓ３，Ｔ－
１，Ｔ２，Ｔ－
２がオープンされており、電圧出力は、（Ｖ１＋Ｖ２＋Ｖ３）である。
【0043】
第８の電圧レベルにおいては、スイッチＳ－
１,Ｓ２，Ｓ３，Ｔ－
１がクローズされており、スイッチＳ１，Ｓ－
２，Ｔ１，Ｔ２，Ｔ－
２がオープンされており、電圧出力は、（Ｖ２＋Ｖ３）である。
【0044】
第９の電圧レベルにおいては、スイッチＳ－
１,Ｓ２，Ｔ－
１がクローズされており、スイッチＳ１，Ｓ－
２，Ｓ３，Ｔ１，Ｔ２，Ｔ－
２がオープンされており、電圧出力は、（Ｖ３）である。
【0045】
第１０の電圧レベルにおいては、スイッチＳ１,Ｓ－
２，Ｔ１がクローズされており、スイッチＳ－
１，Ｓ２，Ｓ３，Ｔ１，Ｔ２，Ｔ－
２がオープンされており、電圧出力は、（Ｖ１＋Ｖ２）である。
【0046】
第１１の電圧レベルにおいては、スイッチＳ－
１,Ｓ－
２，Ｓ３，Ｔ１
－がクローズされており、スイッチＳ１，Ｓ２，Ｓ３，Ｔ１，Ｔ２，Ｔ－
２がオープンされており、電圧出力は、（Ｖ２）である。
【0047】
第１２の電圧レベルにおいては、スイッチＳ１,Ｓ２，Ｔ－
２がクローズされており、スイッチＳ－
１，Ｓ－
２，Ｓ３，Ｔ１，Ｔ－
１，Ｔ２がオープンされており、電圧出力は、（０）である。
【0048】
第１３の電圧レベルにおいては、スイッチＳ－
１,Ｓ２，Ｓ３，Ｔ－
２がクローズされており、スイッチＳ１，Ｓ－
２，Ｔ１，Ｔ－
１，Ｔ２がオープンされており、電圧出力は、（－Ｖ２）である。
【0049】
第１４の電圧レベルにおいては、スイッチＳ－
１,Ｓ２，Ｔ－
２がクローズされており、スイッチＳ１，Ｓ－
２，Ｓ３，Ｔ１，Ｔ－
１，Ｔ２がオープンされており、電圧出力は、（－Ｖ１－Ｖ２）である。
【0050】
第１５の電圧レベルにおいては、スイッチＳ１,Ｓ－
２，Ｔ－
２がクローズされており、スイッチＳ－
１，Ｓ２，Ｓ３，Ｔ１，Ｔ－
１，Ｔ２がオープンされており、電圧出力は、（－Ｖ３）である。
【0051】
第１６の電圧レベルにおいては、スイッチＳ－
１,Ｓ－
２，Ｓ３，Ｔ－
２がクローズされており、スイッチＳ１，Ｓ２，Ｔ１，Ｔ－
１，Ｔ２がオープンされており、電圧出力は、（－Ｖ２－Ｖ３）である。
【0052】
第１７の電圧レベルにおいては、スイッチＳ－
１,Ｓ－
２，Ｔ－
２がクローズされており、スイッチＳ１，Ｓ２，Ｓ３，Ｔ１，Ｔ－
１，Ｔ２がオープンされており、電圧出力は、（－Ｖ１－Ｖ２－Ｖ３）である。
【0053】
第１８の電圧レベルにおいては、スイッチＳ１,Ｓ２，Ｔ２がクローズされており、スイッチＳ－
１，Ｓ－
２，Ｓ３，Ｔ１，Ｔ－
１，Ｔ－
２がオープンされており、電圧出力は、（－Ｖ３）である。
【0054】
第１９の電圧レベルにおいては、スイッチＳ－
１,Ｓ２，Ｓ３，Ｔ２がクローズされており、スイッチＳ１，Ｓ－
２，Ｔ１，Ｔ－
１，Ｔ－
２がオープンされており、電圧出力は、（－Ｖ２－Ｖ５）である。
【0055】
第２０の電圧レベルにおいては、スイッチＳ－
１,Ｓ２，Ｔ２がクローズされており、スイッチＳ１，Ｓ－
２，Ｓ３，Ｔ１，Ｔ－
１，Ｔ－
２がオープンされており、電圧出力は、（－Ｖ１－Ｖ２－Ｖ５）である。
【0056】
第２１の電圧レベルにおいては、スイッチＳ１,Ｓ－
２，Ｔ２がクローズされており、スイッチＳ－
１，Ｓ２，Ｓ３，Ｔ１，Ｔ－
１，Ｔ－
２がオープンされており、電圧出力は、（－Ｖ３－Ｖ５）である。
【0057】
第２２の電圧レベルにおいては、スイッチＳ－
１,Ｓ－
２，Ｓ３，Ｔ２がクローズされており、スイッチＳ１，Ｓ２，Ｔ１，Ｔ－
１，Ｔ－
２がオープンされており、電圧出力は、（－Ｖ２－Ｖ３－Ｖ５）である。
【0058】
第２３の電圧レベルにおいては、スイッチＳ－
１,Ｓ－
２，Ｔ２がクローズされており、スイッチＳ１，Ｓ２，Ｓ３，Ｔ１，Ｔ－
１，Ｔ－
２がオープンされており、電圧出力は、（Ｖ１＋Ｖ２＋Ｖ３＋Ｖ５）である。
【0059】
図２は、機能ブロックの特定の実施形態における経時的な出力電圧を示すグラフを示す。上記グラフにおいては、電圧値が－５５０Ｖおよび５５０Ｖの間の範囲にあることが観測される。
【0060】
図３は、互いに直列に接続され、決定された出力電圧の多数のレベルの提供を実現するよう構成された複数の機能ブロックの包括的なカスケード配置を示す図である。各機能ブロックが生成することができるレベルの数は、図１の真理値表において詳細に説明されている。
【0061】
図４は、本発明の対象である電力変換回路の実施形態の一例を示す。上記実施形態の一例においては、要求される保護の範囲を制限することなく、４５電圧レベルを生成する、出力相の電力変換器の回路が示されている。図４は、直列に接続された２つの機能ブロックを有する提案構造を示す。
【0062】
より好ましい実施形態では、本発明の範囲を制限することなく、図４に示す上記ＤＣ電圧源についての値は、以下の通りである：
Ｖ１，１＝Ｖ２，１＝Ｖ１，２＝Ｖ２，２＝５０Ｖ
Ｖ３，１＝Ｖ３，２＝１５０Ｖ
Ｖ４，１＝Ｖ５，２＝３００Ｖ
Ｖ１，１＝Ｖ２，１＝Ｖ１，２＝Ｖ２，２＝５０Ｖ
Ｖ３，１＝Ｖ３，２＝１５０Ｖ
Ｖ４，１＝Ｖ５，２＝３００Ｖ
【0063】
ピーク出力電圧は、１１００Ｖであり、５０Ｈｚの出力周波数で５０Ｖのステップ電圧を有し、ピーク電流は７．３Ａである。
【0064】
図５は、上記実施形態の一例における第１の機能ブロックの出力電圧を示すグラフである。上記第１の機能ブロックの出力電圧は、－５５０Ｖおよび５５０Ｖの間の範囲のステップ関数を描く。
【0065】
図６は、上記実施形態の一例における第２の機能ブロックの出力電圧を示すグラフである。上記第２の機能ブロックの出力電圧は、ゼロでステップを有する、－５５０Ｖおよび５５０Ｖの間で振動する正弦波関数を描く。
【0066】
図７には、上記実施形態の一例における回路の出力電圧を示すグラフを示す。上記回路の出力電圧は、－１１００Ｖおよび１１００Ｖの間で振動する正弦波関数を描き、これは、第１の機能ブロックの出力電圧と、第２の機能ブロックの出力電圧との合計である。
【0067】
図８は、上記実施形態の一例における回路の出力電流を示すグラフを示す。上記回路の出力電流は、－７．３Ａおよび７．３Ａの間で振動する正弦波関数を描く。
【0068】
図９は、電力変換回路の機能ブロックを形成するメッシュの列挙を示す。上記図面においては、本発明の詳細な説明に説明された各メッシュを参照する列挙が示されている。上記列挙は、本発明のより良い理解を与えるために提供されてり、しかしながら、適用される保護の範囲を限定するものではない。
【0069】
以上詳細を説明した発明に従えば、２３レベルの電力変換回路を得ることが可能であり、この電力変換回路は、簡略化された構成を有し、使用されるコンポーネントの数を削減する。
【0070】
本発明の範囲を限定することなく、当該技術分野において標準的な知識を有する者によって想定される任意のやり方で本発明の技術的特徴の異なる選択肢が組み合わせられてもよいことを理解されたい。
【0071】
次に、本発明の実施形態の実施例が以下提示される。上記実施例の目的は、本発明のより良い理解を与えることであるが、その範囲を限定するものではないことを理解されたい。加えて、異なる実施例で示される技術的特徴は、本発明の範囲を限定することなく、当該技術分野において標準的な知識を有する者によって想定される任意のやり方で、互いに組み合わせられてもよいし、または前述した他の技術的特徴と組み合わせられてもよい。
【実施例】
【0072】
実施例１：本発明の対象である電力変換器の回路の実現
【0073】
【0074】
上記回路の構成が、期待される出力を得ることが可能であることを検証するために、回路のシミュレーションを実施した。上記シミュレーションにおいては、スイッチおよびダイオードなどの半導体デバイスのセットが理想的であるとしている。ＤＣ電圧源について選択された値は、以下の通りである。
Ｖ１，１＝Ｖ２，１＝Ｖ１，２＝Ｖ２，２＝５０Ｖ
Ｖ３，１＝Ｖ３，２＝１５０Ｖ
Ｖ４，１＝Ｖ５，２＝３００Ｖ
Ｖ１，１＝Ｖ２，１＝Ｖ１，２＝Ｖ２，２＝５０Ｖ
Ｖ３，１＝Ｖ３，２＝１５０Ｖ
Ｖ４，１＝Ｖ５，２＝３００Ｖ
【0075】
ピーク出力電圧は、１１００Ｖであり、５０Ｈｚの出力周波数で５０Ｖのステップ電圧を有し、ピーク電流は７．３Ａである。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
