特許 7127369 積層セラミックコンデンサの良否判定方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-08-22

(45)【発行日】2022-08-30

(54)【発明の名称】積層セラミックコンデンサの良否判定方法

(51)【国際特許分類】

   H01G 13/00 20130101AFI20220823BHJP

   G01R 27/02 20060101ALI20220823BHJP

【ＦＩ】

H01G13/00 361D

G01R27/02 R

H01G13/00 361A

H01G13/00 361F

【請求項の数】 4

(21)【出願番号】P 2018109729

(22)【出願日】2018-06-07

(65)【公開番号】P2019212843

(43)【公開日】2019-12-12

【審査請求日】2021-03-09

(73)【特許権者】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】100092071

【弁理士】

【氏名又は名称】西澤 均

(74)【代理人】

【識別番号】100130638

【弁理士】

【氏名又は名称】野末 貴弘

(72)【発明者】

【氏名】原 勝彦

【審査官】鈴木 駿平

(56)【参考文献】

【文献】特開２０００－１２４０８８（ＪＰ，Ａ）

【文献】特開２００２－２９６３１３（ＪＰ，Ａ）

【文献】特開平１１－０８３９２６（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１２／０１５３９６６（ＵＳ，Ａ１）

【文献】特開２００３－２１７９９０（ＪＰ，Ａ）

【文献】特開２０１６－０６２７８１（ＪＰ，Ａ）

【文献】特開２００９－２９５６０６（ＪＰ，Ａ）

【文献】特開２００１－２８４１９７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｇ ４／００－４／１０

Ｈ０１Ｇ ４／１４－４／２２

Ｈ０１Ｇ ４／２５５－４／４０

Ｈ０１Ｇ １３／００－１３／０６

Ｇ０１Ｒ ２７／０２

(57)【特許請求の範囲】

【請求項1】

誘電体セラミックからなる素体と、前記素体の第１の端面および第２の端面に交互に引き出される態様で前記素体に埋設された複数の内部電極と、前記素体の前記第１の端面および前記第２の端面に設けられ、前記内部電極と接続された一対の外部電極とを備える積層セラミックコンデンサを準備する工程と、
前記一対の外部電極に、前記積層セラミックコンデンサの誘電率εに基づいて決定される充電時間Ｔにて所定の電圧を印加する工程と、
前記所定の電圧の印加後に絶縁抵抗を測定する工程と、
測定した前記絶縁抵抗に基づいて、前記積層セラミックコンデンサの良否を判定する工程と、
を備え、
前記充電時間Ｔは、次式（１）で表されるｆａと次式（２）で表されるｆｂとの関係において、次式（３）の関係を満たすことを特徴とする積層セラミックコンデンサの良否判定方法。
ｆａ＝０．９５×（６．２８×ε－６０） …（１）
ｆｂ＝１．０５×（６．２８×ε－６０） …（２）
１／（２ｆｂ）≦Ｔ≦１／（２ｆａ） …（３）

【請求項2】

前記所定の電圧は、前記充電時間Ｔ毎に正と負の値が入れ替わる、周波数ｆ＝１／（２Ｔ）の矩形波電圧であることを特徴とする請求項１に記載の積層セラミックコンデンサの良否判定方法。

【請求項3】

前記所定の電圧は、３００Ｖ以下であることを特徴とする請求項１または２に記載の積層セラミックコンデンサの良否判定方法。

【請求項4】

前記積層セラミックコンデンサの良否を判定する工程では、測定された複数の前記積層セラミックコンデンサの絶縁抵抗の平均値Ｋと分散値σとを求め、測定した前記絶縁抵抗が（Ｋ－４σ）以下である前記積層セラミックコンデンサを不良品と判定することを特徴とする請求項１～３のいずれかに記載の積層セラミックコンデンサの良否判定方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層セラミックコンデンサの良否判定方法に関し、より詳しくは、絶縁抵抗に基づいて、積層セラミックコンデンサの良否を判定する方法に関する。

【背景技術】

【0002】

従来、積層セラミックコンデンサの良品と不良品とを判定する方法が種々提案されている。良品と不良品とを判定する方法の一つとして、積層セラミックコンデンサの絶縁抵抗を測定して、良品と不良品とを判定する方法が知られている。

【0003】

特許文献１には、積層セラミックコンデンサの一対の外部電極間に交流電圧を印加してから絶縁抵抗を測定することによって、不良品を精度よく検出する方法が記載されている。すなわち、交流電圧を印加することによって、内部電極と外部電極との接続が不完全な箇所が破壊されるため、内部電極と外部電極との接続が不完全な不良品を精度よく検出することができると特許文献１には記載されている。

【先行技術文献】

【特許文献】

【0004】

【文献】特開２０００－１２４０８８号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかしながら、特許文献１には、絶縁抵抗を計測する際に、一対の外部電極間に電圧を印加する時間については何ら記載がない。このため、電圧を印加する時間によっては、絶縁抵抗を精度よく測定することができず、良品と判定したものの中に、不良品が含まれてしまう可能性がある。

【0006】

本発明は、上記課題を解決するものであり、絶縁抵抗を精度よく測定して、積層セラミックコンデンサの良品と不良品とを精度よく判定する方法を提供することを目的とする。

【課題を解決するための手段】

【0007】

本発明の積層セラミックコンデンサの良否判定方法は、
誘電体セラミックからなる素体と、前記素体の第１の端面および第２の端面に交互に引き出される態様で前記素体に埋設された複数の内部電極と、前記素体の前記第１の端面および前記第２の端面に設けられ、前記内部電極と接続された一対の外部電極とを備える積層セラミックコンデンサを準備する工程と、
前記一対の外部電極に、前記積層セラミックコンデンサの誘電率εに基づいて決定される充電時間Ｔにて所定の電圧を印加する工程と、
前記所定の電圧の印加後に絶縁抵抗を測定する工程と、
測定した前記絶縁抵抗に基づいて、前記積層セラミックコンデンサの良否を判定する工程と、
を備え、
前記充電時間Ｔは、次式（１）で表されるｆａと次式（２）で表されるｆｂとの関係において、次式（３）の関係を満たすことを特徴とする。
ｆａ＝０．９５×（６．２８×ε－６０） …（１）
ｆｂ＝１．０５×（６．２８×ε－６０） …（２）
１／（２ｆｂ）≦Ｔ≦１／（２ｆａ） …（３）

【0009】

前記所定の電圧は、前記充電時間Ｔ毎に正と負の値が入れ替わる、周波数ｆ＝１／（２Ｔ）の矩形波電圧としてもよい。

【0010】

また、前記所定の電圧は、３００Ｖ以下としてもよい。

【0011】

前記積層セラミックコンデンサの良否を判定する工程では、測定された複数の前記積層セラミックコンデンサの絶縁抵抗の平均値Ｋと分散値σとを求め、測定した前記絶縁抵抗が（Ｋ－４σ）以下である前記積層セラミックコンデンサを不良品と判定してもよい。

【発明の効果】

【0012】

本発明の積層セラミックコンデンサの良否判定方法によれば、積層セラミックコンデンサの誘電率εに基づいて決定される充電時間Ｔにて所定の電圧を印加して絶縁抵抗を測定し、測定した絶縁抵抗に基づいて、良品と不良品とを判定する。充電時間Ｔは、次式（１）で表されるｆａと次式（２）で表されるｆｂとの関係において、次式（３）の関係を満たす。
ｆａ＝０．９５×（６．２８×ε－６０） …（１）
ｆｂ＝１．０５×（６．２８×ε－６０） …（２）
１／（２ｆｂ）≦Ｔ≦１／（２ｆａ） …（３）
これにより、絶縁抵抗を精度よく測定し、積層セラミックコンデンサの良否判定を精度よく行うことができるので、良品と判定したものの中に不良品が含まれることを抑制することができる。

【図面の簡単な説明】

【0013】

【図1】積層セラミックコンデンサの斜視図である。

【図2】図１に示す積層セラミックコンデンサのＩＩ－ＩＩ線に沿った断面図である。

【図3】図１に示す積層セラミックコンデンサのＩＩＩ－ＩＩＩ線に沿った断面図である。

【図4】積層セラミックコンデンサの一対の外部電極の間に印加する矩形波電圧の波形を示す図である。

【図5】積層セラミックコンデンサの良否判定手順を示すフローチャートである。

【発明を実施するための形態】

【0014】

以下に本発明の実施形態を示して、本発明の特徴とするところを具体的に説明する。

【0015】

まず初めに、良否判定を行う対象である積層セラミックコンデンサの構成について説明する。

【0016】

（積層セラミックコンデンサ）
図１は、積層セラミックコンデンサ１０の斜視図である。図２は、図１に示す積層セラミックコンデンサ１０のＩＩ－ＩＩ線に沿った断面図である。図３は、図１に示す積層セラミックコンデンサ１０のＩＩＩ－ＩＩＩ線に沿った断面図である。

【0017】

図１～図３に示すように、積層セラミックコンデンサ１０は、全体として直方体の形状を有する電子部品であり、セラミック素体１１と一対の外部電極１４ａ、１４ｂとを備える。一対の外部電極１４ａ、１４ｂは、図１および図２に示すように、対向するように配置されている。

【0018】

ここでは、一対の外部電極１４ａ、１４ｂが対向する方向を積層セラミックコンデンサ１０の長さ方向Ｌと定義し、後述する内部電極１３ａ、１３ｂの積層方向を厚み方向Ｚと定義し、長さ方向Ｌおよび厚み方向Ｚのいずれの方向にも直交する方向を幅方向Ｗと定義する。

【0019】

セラミック素体１１は、長さ方向Ｌに相対する第１の端面１５ａおよび第２の端面１５ｂと、厚み方向Ｚに相対する第１の主面１６ａおよび第２の主面１６ｂと、幅方向Ｗに相対する第１の側面１７ａおよび第２の側面１７ｂとを有する。

【0020】

セラミック素体１１は、角部および稜線部に丸みを帯びていることが好ましい。ここで、角部は、セラミック素体１１の３面が交わる部分であり、稜線部は、セラミック素体１１の２面が交わる部分である。

【0021】

図２および図３に示すように、セラミック素体１１は、誘電体層１２と、第１の内部電極１３ａおよび第２の内部電極１３ｂとを備える。

【0022】

誘電体層１２は、セラミック素体１１の厚み方向外側に位置する外層誘電体層１２１と、第１の内部電極１３ａと第２の内部電極１３ｂとの間に位置する内層誘電体層１２２とを含む。

【0023】

誘電体層１２は、例えば、誘電体セラミックを主成分とする材料により構成されている。誘電体セラミックの具体例としては、例えば、ＢａＴｉＯ₃、ＣａＴｉＯ₃、ＳｒＴｉＯ₃、ＣａＺｒＯ₃などが挙げられる。誘電体層１２には、例えば、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物などの副成分が適宜添加されていてもよい。

【0024】

第１の内部電極１３ａは、セラミック素体１１の第１の端面１５ａに引き出されている。また、第２の内部電極１３ｂは、セラミック素体１１の第２の端面１５ｂに引き出されている。第１の内部電極１３ａと第２の内部電極１３ｂは、厚み方向Ｚにおいて、内層誘電体層１２２を介して交互に配置されている。

【0025】

第１の内部電極１３ａは、第２の内部電極１３ｂと対向する部分である対向電極部と、対向電極部からセラミック素体１１の第１の端面１５ａまで引き出された部分である引出電極部とを備えている。また、第２の内部電極１３ｂは、第１の内部電極１３ａと対向する部分である対向電極部と、対向電極部からセラミック素体１１の第２の端面１５ｂまで引き出された部分である引出電極部とを備えている。

【0026】

第１の内部電極１３ａの対向電極部と、第２の内部電極１３ｂの対向電極部とが内層誘電体層１２２を介して対向することにより容量が形成され、これにより、コンデンサとして機能する。

【0027】

第１の内部電極１３ａおよび第２の内部電極１３ｂは、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、およびＡｕなどの金属、ＡｇとＰｄの合金などを含有している。第１の内部電極１３ａおよび第２の内部電極１３ｂは、さらに誘電体層１２に含まれるセラミックと同一組成系の誘電体粒子を含んでいてもよい。

【0028】

第１の外部電極１４ａは、セラミック素体１１の第１の端面１５ａの全体に形成されているとともに、第１の端面１５ａから、第１の主面１６ａ、第２の主面１６ｂ、第１の側面１７ａ、および第２の側面１７ｂに回り込むように形成されている。第１の外部電極１４ａは、第１の内部電極１３ａと電気的に接続されている。

【0029】

第２の外部電極１４ｂは、セラミック素体１１の第２の端面１５ｂの全体に形成されているとともに、第２の端面１５ｂから、第１の主面１６ａ、第２の主面１６ｂ、第１の側面１７ａ、および第２の側面１７ｂに回り込むように形成されている。第２の外部電極１４ｂは、第２の内部電極１３ｂと電気的に接続されている。

【0030】

第１の外部電極１４ａおよび第２の外部電極１４ｂは、例えば、焼結金属層とめっき層とを備える。

【0031】

焼結金属層は、ガラスと金属とを含む層であり、１層であってもよいし、複数層であってもよい。焼結金属層に含まれる金属には、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、およびＡｕなどの金属、ＡｇとＰｄの合金などのうちの少なくとも１つが含まれる。

【0032】

焼結金属層は、ガラスおよび金属を含む導電ペーストをセラミック素体に塗布して焼き付けることによって形成される。焼き付けは、セラミック素体１１の焼成と同時に行ってもよいし、セラミック素体１１の焼成後に行ってもよい。

【0033】

焼結金属層上に配置されるめっき層は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、およびＡｕなどの金属、ＡｇとＰｄの合金などのうちの少なくとも１つを含む。めっき層は、１層であってもよいし、複数層であってもよい。ただし、めっき層は、Ｎｉめっき層とＳｎめっき層の２層構造とすることが好ましい。Ｎｉめっき層は、焼結金属層が積層セラミックコンデンサ１０を実装する際のはんだによって侵食されるのを防止する機能を果たす。また、Ｓｎめっき層は、積層セラミックコンデンサ１０を実装する際のはんだの濡れ性を向上させる機能を果たす。

【0034】

（積層セラミックコンデンサの製造方法）
上述した積層セラミックコンデンサ１０の製造方法について簡単に説明する。

【0035】

初めに、誘電体セラミック粉末にバインダと有機溶剤とを配合して分散させたセラミックスラリーを用意する。誘電体セラミック粉末には、例えば、ＢａＴｉＯ₃またはＣａＺｒＯ₃が含まれる。

【0036】

続いて、セラミックスラリーを樹脂フィルム上に塗工することによって、セラミックグリーンシートを作製する。

【0037】

続いて、内部電極用導電性ペーストを用意し、セラミックグリーンシートに内部電極用導電性ペーストを印刷することによって、内部電極パターンを形成する。内部電極用導電性ペーストには、例えばＮｉ粉、有機溶剤、バインダなどが含まれる。内部電極用導電性ペーストの印刷は、例えば、スクリーン印刷やグラビア印刷などの印刷方法を用いることができる。

【0038】

続いて、内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層し、その上に、内部電極パターンが形成されたセラミックグリーンシートを順次積層し、さらにその上に、内部電極パターンが形成されていないセラミックグリーンシートを所定枚数積層して、マザー積層体を作製する。

【0039】

続いて、マザー積層体を、剛体プレス、静水圧プレスなどの方法によりプレスした後、押切り、ダイシング、レーザなどの切断方法により、所定のサイズにカットする。この後、バレル研磨などにより、角部および稜線部に丸みをつける。上述した工程により、未焼成積層体が得られる。この未焼成積層体では、両端面に、内部電極パターンが露出している。

【0040】

続いて、未焼成積層体を焼成することによって、セラミック素体を得る。

【0041】

続いて、セラミック素体の両端面に、外部電極用導電性ペーストを塗工する。外部電極用導電性ペーストには、例えばＣｕを含む金属粒子とガラスが含まれる。

【0042】

続いて、セラミック素体の両端面に塗工された外部電極用導電性ペーストを乾燥させた後、所定の温度で焼き付けを行う。これにより、セラミック素体の両端面に、焼結金属層が形成される。

【0043】

続いて、焼結金属層の上にめっき層を形成する。例えば、燒結金属層の上にＮｉめっきを施し、さらにその上にＳｎめっきを施す。

【0044】

（積層セラミックコンデンサの良否判定方法）
本実施形態における積層セラミックコンデンサ１０の良否判定方法を、図５に示すフローチャートを参照しながら説明する。

【0045】

初めに、上述した構造を有する積層セラミックコンデンサ１０を準備する（ステップＳ１）。上述した構造を有する積層セラミックコンデンサ１０とは、誘電体セラミックからなるセラミック素体１１と、セラミック素体１１の第１の端面１５ａおよび第２の端面１５ｂに交互に引き出される態様でセラミック素体１１に埋設された複数の内部電極１３ａ、１３ｂと、セラミック素体１１の第１の端面１５ａおよび第２の端面１５ｂに設けられ、内部電極１３ａ、１３ｂと接続された一対の外部電極１４ａ、１４ｂとを備える積層セラミックコンデンサである。

【0046】

続いて、積層セラミックコンデンサ１０の一対の外部電極１４ａ、１４ｂの間に、積層セラミックコンデンサ１０の誘電率εに基づいて決定される充電時間Ｔにて所定の電圧を印加する（ステップＳ２）。

【0047】

本実施形態では、充電時間Ｔ毎に正と負の値が入れ替わる、周波数ｆ＝１／（２Ｔ）の矩形波電圧を印加する。すなわち、矩形波電圧の周期は、２Ｔである。

【0048】

図４は、積層セラミックコンデンサ１０の一対の外部電極１４ａ、１４ｂの間に印加する矩形波電圧の波形を示す図である。矩形波電圧の最大値Ｖ１は、３００Ｖ以下であって、例えば、積層セラミックコンデンサ１０の静電容量に基づいて適宜決定する。

【0049】

充電時間Ｔは、次式（１）で表されるｆａと次式（２）で表されるｆｂとの関係において、次式（３）の関係を満たす。
ｆａ＝０．９５×（６．２８×ε－６０） …（１）
ｆｂ＝１．０５×（６．２８×ε－６０） …（２）
１／（２ｆｂ）≦Ｔ≦１／（２ｆａ） …（３）

【0050】

上述した矩形波電圧の周波数ｆは、式（１）で表されるｆａ以上であって、かつ、式（２）で表されるｆｂ以下である。すなわち、ｆａ≦ｆ≦ｆｂの関係が成り立つ。

【0051】

式（１）で表されるｆａ、および、式（２）で表されるｆｂは、積層セラミックコンデンサ１０の良品と不良品とを精度よく判別するために、本願の発明者が実験等を行うことによって見出したものである。

【0052】

一対の外部電極１４ａ、１４ｂに、充電時間Ｔにて所定の電圧を印加した後、既知の方法、例えば、漏れ電流を測定することによって、絶縁抵抗を測定する（ステップＳ３）。

【0053】

なお、絶縁抵抗の測定は、充電時間Ｔ毎に複数回行うようにしてもよい。例えば、絶縁抵抗の測定を複数回行い、その平均値を求めるようにしてもよい。

【0054】

そして、測定した絶縁抵抗に基づいて、積層セラミックコンデンサ１０の良否を判定する（ステップＳ４）。

【0055】

ここでは、複数の積層セラミックコンデンサ１０に対して絶縁抵抗を測定して平均値Ｋと分散値σを求め、絶縁抵抗が（Ｋ－４σ）以下である積層セラミックコンデンサ１０を不良品と判定する。

【0056】

上述した判定方法により、積層セラミックコンデンサ１０の良品と不良品とを精度よく判別することができる。特に、良品と判定したものの中に、不良品が含まれることを抑制することができる。

【0057】

（実施例）
セラミック素体の誘電体層を構成する材料の割合を変更することによって、誘電率が異なる複数種類の積層セラミックコンデンサを作製した。作製した複数種類の積層セラミックコンデンサについて、既知の耐湿試験を行い、構造欠陥が内在している積層セラミックコンデンサの存在を確認した。

【0058】

なお、構造欠陥としては、例えば、積層されている内部電極の近や、内部電極と外部電極との接続不良などが挙げられる。

【0059】

続いて、真空中かつ高温の環境下で、積層セラミックコンデンサを乾燥させて、ＩＲ（絶縁抵抗）劣化を回復させた。

【0060】

その後、上述したように、充電時間Ｔにて、周波数ｆの矩形波電圧を印加して、絶縁抵抗を測定した。そして、測定した絶縁抵抗に基づいて、積層セラミックコンデンサを良品と、不良品とに区別した。具体的には、複数の積層セラミックコンデンサに対して絶縁抵抗を測定して平均値Ｋと分散値σを求め、絶縁抵抗が（Ｋ－４σ）以下である積層セラミックコンデンサ１０を不良品と判定し、それ以外のものを良品と判定した。判定結果を表１に示す。

【0061】

【表1】

【0062】

表１では、誘電率εと周波数ｆ（周期２Ｔ）との関係が異なる１９の判定結果を示しており、左から順に、試料番号、誘電体種、誘電率ε、周波数ｆ（周期２Ｔ）、選別結果、構造欠陥含有率をそれぞれ示している。

【0063】

ここでは、試料番号１～１９の積層セラミックコンデンサをそれぞれ５０００個用意して、良品／不良品の判別を行った。選別結果は、５０００個のうち、良品と判定された割合と、不良品と判定された割合とを示している。

【0064】

構造欠陥含有率は、良品または不良品と判定されたもののうち、実際に構造欠陥が含まれているものの含有率を表している。例えば、試料番号１５の積層セラミックコンデンサについて、良品と判定されたもののうち、実際に構造欠陥が含まれているものの割合は０．３％であり、不良品と判定されたもののうち、実際に構造欠陥が含まれているものの割合は３１．９％である。

【0065】

構造欠陥の有無は、以下の方法で調べた。すなわち、積層セラミックコンデンサを研磨して断面を露出させて、その断面を走査型電子顕微鏡（ＳＥＭ）で観察することによって調べた。ただし、良品と判定されたものについては、無作為に１０００個を選んで、構造欠陥の有無を調べ、不良品と判定されたものについては、全個体を対象として、構造欠陥の有無を調べた。

【0066】

表１に示す試料番号１～１９の積層セラミックコンデンサの誘電率εは、３０、７０、１２５、２５００、３５００のいずれかである。各誘電率εについて、本発明の条件を満たす周波数ｆの範囲は下記の通りである。
誘電率ε＝３０： １２１．９８≦ｆ≦１３４．８２
誘電率ε＝７０： ３６０．６２≦ｆ≦３９８．５８
誘電率ε＝１２５： ６８８．７５≦ｆ≦７６１．２５
誘電率ε＝２５００： １４８５８≦ｆ≦１６４２２
誘電率ε＝３５００： ２０８２４≦ｆ≦２３０１６

【0067】

表１において、試料番号１０～１９の積層セラミックコンデンサの良否判定で印加した交流電圧の周波数ｆは、本発明の条件であるｆａ≦ｆ≦ｆｂの関係を満たしていない。したがって、充電時間Ｔについても、上式（３）の関係を満たしていない。

【0068】

表１に示すように、試料番号１０～１９の積層セラミックコンデンサの良否判定では、良品と判定したものの中に、不良品が含まれている。例えば、試料番号１０の積層セラミックコンデンサの良否判定では、良品と判定したものの中に、０．１％の不良品が含まれている。また、試料番号１９の積層セラミックコンデンサの良否判定では、良品と判定したものの中に、０．５％の不良品が含まれている。

【0069】

一方、試料番号１～９の積層セラミックコンデンサの良否判定で印加した交流電圧の周波数ｆは、式（１）に示すｆａより少し下、または、式（２）に示すｆｂより少し上の値とした。表１に示すように、試料番号１～９の積層セラミックコンデンサの良否判定では、良品と判定したものの中に、構造欠陥のある不良品は１つも含まれていない。

【0070】

また、試料番号１～９の積層セラミックコンデンサの良否判定では、試料番号１０～１９の積層セラミックコンデンサの良否判定の結果のうち、誘電率εが同一のものの判定結果と比較すると、不良品と判定したものの中に、実際に構造欠陥のある不良品が含まれている割合が高いことが分かる。

【0071】

また、表１では示していないが、式（３）の関係を満たす充電時間Ｔにて、ｆａ≦ｆ≦ｆｂの関係を満たす周波数ｆの矩形波電圧を印加して良否判定を行った場合にも、良品と判定したものの中に、不良品が１つも含まれていないことを確認した。また、式（３）の関係を満たす充電時間Ｔにて、周波数ｆの矩形波電圧を印加して良否判定を行った場合には、式（３）の関係およびｆａ≦ｆ≦ｆｂの関係を満たさない場合と比べて、不良品と判定したものの中に、実際に構造欠陥のある不良品が含まれている割合が高いことを確認した。

【0072】

すなわち、式（３）の関係を満たす充電時間Ｔにて、周波数ｆ＝１／（２Ｔ）の矩形波電圧を印加して積層セラミックコンデンサの良否判定を行うと、良品と判定したものの中に不良品が含まれないことを確認できた。また、周波数ｆがｆａより少し下またはｆｂより少し上であって、充電時間Ｔが上式（３）の関係よりわずかに外れる場合でも、良品と判定したものの中に不良品が含まれないことを確認できた。

【0073】

これらのことから、本実施形態における積層セラミックコンデンサの良否判定方法のように、式（３）の関係を満たす充電時間Ｔにて、周波数ｆ＝１／（２Ｔ）の矩形波電圧を印加して積層セラミックコンデンサの良否判定を行うことにより、良品と判定したものの中に不良品が含まれることを抑制することができる。したがって、不良品にも関わらず、良品と判定された積層セラミックコンデンサが電子機器等に使用されることを抑制することができる。

【0074】

また、本実施形態における積層セラミックコンデンサの良否判定方法によれば、不良品と判定したものの中に、実際に欠陥構造のある不良品が含まれている割合を高めることができるので、不良品を検出する精度を向上させることができる。

【0075】

さらに、本実施形態における積層セラミックコンデンサの良否判定方法によれば、充電時間Ｔを、上式（３）の関係を満たす範囲の最小値に設定することにより、短い充電時間で精度よく積層セラミックコンデンサの良否判定を行うことができる。これにより、積層セラミックコンデンサの製造効率を向上させることができる。

【0076】

本発明は、上記実施形態に限定されるものではなく、本発明の範囲内において、種々の応用、変形を加えることが可能である。

【符号の説明】

【0077】

１０ 積層セラミックコンデンサ
１１ セラミック素体
１２ 誘電体層
１３ａ 第１の内部電極
１３ｂ 第２の内部電極
１４ａ 第１の外部電極
１４ｂ 第２の外部電極
１５ａ 第１の端面
１５ｂ 第２の端面
１６ａ 第１の主面
１６ｂ 第２の主面
１７ａ 第１の側面
１７ｂ 第２の側面
１２１ 外層誘電体層
１２２ 内層誘電体層

【図1】

【図2】

【図3】

【図4】

【図5】