発明が解決しようとする課題[発明の詳細な説明]から抜粋

課題を解決するための手段[発明の詳細な説明]から抜粋

発明の効果[発明の詳細な説明]から抜粋

（１）本発明の半導体リレー素子の基本ユニットは、基板上に形成されたバッファ層と、バッファ層上に積層された窒化物半導体からなる電子走行層と、電子走行層上に積層されている、電子走行層を形成する窒化物半導体よりもバンドギャップが大きい窒化物半導体からなる電子供給層と、からなる活性領域と、活性領域の電子供給層上に、第１ドレイン電極と、第１ゲート電極と、第１ソース電極と、第２ソース電極と、第２ゲート電極と、第２ドレイン電極と、が順に配置されていること、第１ソース電極と第２ソース電極は、共通ソース電極で共有されている。

半導体リレーの第１半導体スイッチ領域及び第２半導体スイッチ領域のキャリアが半導体素子内部を相互に移動可能となり、個別チップの半導体スイッチを直列接続した場合に比べ、導通損失を低減させることができる。さらに、同一活性領域に２つの半導体スイッチを逆直列接続で形成でき、小型化が図れる。

本発明の半導体リレー素子によれば、第１半導体スイッチ領域及び第２半導体スイッチ領域は、同一基板上に互いに隣接して形成されているため、製造上、第１半導体スイッチ領域及び第２半導体スイッチ領域のオン閾値分布が近似した値となり、安定した駆動が可能となる。

（２）本発明の半導体リレー素子においては、第１ゲート電極と第２ゲート電極は共有され、共有された共通ソース電極を囲んでゲート配線パターンで電気的に接続されている。このため、第１ゲート電極と第２ゲート電極とを容易かつ確実に同電位にすることができ、外部でゲート同士を接続する必要が無いため回路を小型化できる。

（３）本発明の半導体リレー素子は、電子走行層及び電子供給層を含む活性領域に、複数の共通ソース電極と、複数の共通ソース電極を囲むゲート配線パターンを直列に接続して第１ゲート電極と第２ゲート電極を形成し、第１ゲート電極と第２ゲート電極の間に第１ドレイン電極と第２ドレイン電極を交互に配置した構造である。メイン第１ドレインとメイン第２電極は、活性領域を挟んでメインソース電極と反対側に配置している。半導体リレーの基本ユニットを、並列に複数個並べて集積化する場合の構造である。

本発明の半導体リレー素子によれば、電極パターンの交差は、一方の配線をビアホール等で、他の層に配線して交差を避ける必要があるため、少ない方がよく、本電極パターンの配置により、電極同士の交差をメイン第１ドレイン電極と複数の第２ドレイン電極だけにすることができる。

（４）本発明の半導体リレー素子は、電子走行層及び電子供給層を含む活性領域に、複数の共通ソース電極と、共通ソース電極を囲むゲート配線パターンを直列接続及び平列接続を併用して第１ゲート電極と第２ゲート電極を形成し、第１ゲート電極と第２ゲート電極の間に第１ドレイン電極と第２ドレイン電極を交互に配置した構造である。メイン第２ドレイン電極は、活性領域を挟んでメインソース電極とメイン第１ドレインと反対が配置している。このため、本電極パターンの配置により、電極同士の交差を第１ドレイン電極とメインソース電極だけにすることができる。

（５）本発明の半導体リレー素子は、電子走行層及び電子供給層を含む活性領域に、複数の共通ソース電極と、共通ソース電極を囲むゲート配線パターンを直列に接続して第１ゲート電極と第２ゲート電極を形成し、第１ゲート電極と第２ゲート電極の間に第１ドレイン電極と第２ドレイン電極を交互に配置した構造である。メイン第１ドレイン電極は、活性領域を挟んで、メインソース電極とメイン第２ドレイン電極の逆側に配置され、フィンガー状の第１ドレイン電極とフィンガー状の第２ドレイン電極は、フィンガー状の第１ゲート電極とフィンガー状の第２ゲート電極の間に、交互に配置されている。

この電極パターン配置では、第２ドレイン電極はメインソース電極とゲート配線パターン２つの配線と交差する。この場合、メインソース電極とゲート配線パターンの２つの配線を跨いで他の層に配線し、ビアホールで接続する構造とすることができる。

（６）本発明の半導体リレー素子においては、活性領域にメインソース電極を備え、共通ソース電極は、メインソース電極から、活性領域を貫いて配置され、共通ソース電極の一方の側にメインソース電極からフィンガー状の複数の第１ソース電極を配置し、共通ソース電極の他方の側にメインソース電極からフィンガー状の複数の第２ソース電極を配置している。共通ソース電極の両側に配置される第１ゲート電極と第２ゲート電極は、不活性層領域で電気的に接続されている。共通ソース電極の一方の側に配置される第１ゲート電極は、フィンガー状の複数の第１ソース電極を囲んでメインソース電極に沿って配置され、共通ソース電極の他方の側に配置される第２ゲート電極は、フィンガー状の複数の第２ソース電極を囲んでメインソース電極に沿って配置されている。

この電極パターンの配置により、第１ドレイン電極と第２ドレイン電極は、共通ソース電極を挟んで横方向に分離することができ、それぞれの電極パターンが交差すること無く、平面的に配置できる。

（７）本発明の半導体リレー素子は、活性領域を貫いてメインソース電極を兼ねた共通ソース電極を備えている。活性領域には、共通ソース電極の一方の側にフィンガー状の第１ソース電極を備え、共通ソース電極の他方の側にフィンガー状の第２ソース電極を備えている。第１ゲート電極は、第１ソース電極囲んで共通ソース電極に沿って配置され、第２ゲート電極は、第２ソース電極囲んで共通ソース電極に沿って配置されている。

この電極パターンの配置により、第１ドレイン電極と第２ドレイン電極は、共通ソース電極を挟んで縦方向に分離することができ、それぞれの電極パターンが交差すること無く、平面的に配置できる。

（８）本発明の半導体リレー素子は、活性領域を貫いてメインソース電極を兼ねた共通ソース電極を備えている。活性領域には、共通ソース電極の一方の側にフィンガー状の複数の第１ソース電極を備え、共通ソース電極の他方の側にフィンガー状の複数の第２ソース電極を備えている。第１ゲート電極は、第１ソース電極囲んで共通ソース電極に沿って配置され直列に接続され、第２ゲート電極は、第２ソース電極囲んで共通ソース電極に沿って配置され直列に接続されて、第１ゲート電極と第１ゲート電極は、不活性領域において直列に接続されている。

この電極パターンの配置により、複数の第１ドレイン電極とフック数の第２ドレイン電極は、共通ソース電極を挟んで縦方向に分離することができ、それぞれの電極パターンが交差すること無く、平面的に配置できる。

（９）本発明の半導体リレー素子においては、バッファ層上に積層された窒化物半導体からなる電子走行層は、ＧａＮ（ガリウム・ナイトライド）で形成され、電子走行層上に形成された電子供給層は、バンドギャップエネルギーが異なるＡｌ_ｘＧａ_１－ｘＮ（０．０１≦ｘ≦０．４）で形成されている。このＧａＮ－ＨＥＭＴは横型構造であり、本発明の半導体リレーに好適である。

（１０）本発明の半導体リレー素子においては、第１ドレイン電極と第１ゲート電極と共通ソース電極で構成される第１ＧａＮ－ＨＥＭＴと、第２ドレイン電極と第２ゲート電極と共通ソース電極で構成される第２ＧａＮ－ＨＥＭＴは、ノーマリーオフとなるエンハンスメント型である。ゲートとソース間電位を０とすることによりノーマリーオフとなるため、半導体スイッチに好適である。

（１１）本発明の半導体リレー素子は、電子供給層上には、更に保護膜が形成されている。ＧａＮ－ＨＥＭＴは、半導体表面における不純物準位および界面準位、あるいはこれらの準位密度に関係して、高バイアス印加後に高抵抗(Ｒ_ｏｎ増大)となる電流コラプス現象が存在する。保護膜は、逆方向リーク電流を抑制することができる。

（１２）本発明の半導体リレー素子は、電子走行層及び電子供給層を含む第１活性領域と、電子走行層及び電子供給層を含む第２活性領域と、電子走行層及び電子供給層を含まない不活性領域とを備えている。第１活性領域には、電子供給層上に、第１ドレイン電極と、第１ゲート電極と、第１ソース電極と第２ソース電極を共有した共通ソース電極と、第２ゲート電極と、第２ドレイン電極とが順に配置され、第２活性領域には、電子供給層上に、第３ドレイン電極と、第３ゲート電極と、第３ソース電極とが順に配置されている。

第１活性領域に第１半導体スイッチと第２半導体スイッチが配置され、第２活性領域には、第３半導体スイッチが配置されている。第３半導体スイッチは、半導体リレーのゲート電極に印加される信号の充放電回路に使用され、半導体リレー素子と同じチップ内に存在させている。このため、第３半導体スイッチは、半導体リレーをオン・オフする充放電回路の半導体スイッチとして利用でき、さらなる小型化が実現できる。

（１３）本発明の半導体リレー素子においては、第３半導体スイッチの第３ドレイン電極は、半導体リレーの第１ゲート電極と第２ゲート電極と接続され、第３半導体スイッチの第３ソース電極は、半導体リレーの共通ソース電極と第３ソース電極が接続されている。第３半導体スイッチを充放電回路用として使用する場合は、第３ゲート電極と第３ソース電極に抵抗やダイオード等のディスクリート素子を接続すればよい。このため、半導体リレー素子は充放電回路を含めて、さらに小型化が可能である。

（１４）本発明の半導体リレー素子は、電子走行層及び電子供給層を含む第１活性領域と、電子走行層及び電子供給層を含む第２活性領域とを備えている。第１活性領域には、第１ゲート電極と第２ゲート電極により囲まれた共通ソース電極が複数存在し、第１ゲート電極と第２ゲート電極間に、第１ドレイン電極と第２ドレイン電極が交互に配置されて、横方向に複数の半導体リレーを形成している。第２活性領域には、第３半導体スイッチが形成されている。このため、この第３半導体スイッチは、複数の半導体リレーに共通の充放電回路として利用できる。

（１５）本発明の半導体リレー素子は、電子走行層及び電子供給層を含む第１活性領域と、電子走行層及び電子供給層を含む第２活性領域と、を備えている。第１活性領域には、メインソース電極から一方の側に複数の第１ソース電極が、他方の側に複数の第２ソース電極を備えている。複数の第１ソース電極は第１ゲート電極で囲まれ、複数の第２ソース電極は第２ゲート電極で囲まれ、直列に接続された複数の第１ゲート電極と直列に接続された複数の第２ゲート電極は不活性領域において電気的に接続されている。第１ドレイン電極は、メイン第１ドレイン電極からフィンガー状に第１ゲート電極間に配置され、第２ドレイン電極は、メイン第２ドレイン電極からフィンガー状に第２ゲート電極間に配置され、複数の縦方向に形成された半導体リレーが配置されている。

第２活性領域には、第３半導体スイッチが形成されている。このため、この第３半導体スイッチは、複数の半導体リレーに共通の充放電回路として利用できる。さらに、この半導体リレー及び第３半導体スイッチを接続する電極配置は、それぞれの電極が交差する部分が無く、平面的に配置可能である。

（１６）本発明の半導体リレー素子においては、半導体リレーを構成する第１半導体スイッチと第２半導体スイッチがノーマリーオフとなるエンハンスメント型であり、第３半導体スイッチがノーマリーオンとなるデプレッション型である。このため、半導体リレーは、ゲートとソース間がプラス電位と０電位でオン・オフされ、充放電回路に使用される第３半導体スイッチは、０電位とマイナス電位でオン・オフされる。

（１７）本発明の半導体リレーモジュールは、本発明の（１）に記載の半導体リレー素子と、半導体リレー素子の開閉を制御する制御回路と、を備えている。このため、大電流を流す用途においても、確実な駆動が可能となると共に、回路全体を小型化・簡素化することができる。

（１８）本発明の半導体リレーモジュールは、本発明の（１）に記載の半導体リレー素子と、半導体リレー素子の充放電回路と、半導体リレー素子の開閉を制御する発振回路と、を備えている。このため、大電流を流す用途においても、確実な駆動が可能となると共に、回路全体を小型化・簡素化することができる。

（１９）本発明の半導体リレーモジュールは、本発明の（１２）に記載の半導体リレー素子と、抵抗又はダイオードのディスクリート素子と、半導体リレー素子の開閉を制御する発振回路とを備えている。

第１活性領域に第１半導体スイッチと第２半導体スイッチが配置され、賽２活性領域には、第３半導体スイッチが配置されている。第３半導体スイッチは、半導体リレーのゲート電極に印加される信号の充放電回路に使用され、半導体リレー素子と同じチップ内に存在させている。このため、大電流を流す用途においても、絶縁トランス等を用いずに小型で確実な駆動が可能となり、充放電回路も小型化できるため、回路全体を小型化・簡素化することができる。