知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-08-23
(45)【発行日】2022-08-31
(54)【発明の名称】遊技機
(51)【国際特許分類】
A63F 7/02 20060101AFI20220824BHJP
【ＦＩ】
A63F7/02 326Z
A63F7/02 304Z
A63F7/02 334
【請求項の数】
1
(21)【出願番号】P 2020189947
(22)【出願日】2020-11-16
(62)【分割の表示】P 2017105518の分割
【原出願日】2017-05-29
(65)【公開番号】P2021013843
(43)【公開日】2021-02-12
【審査請求日】2020-11-16
(73)【特許権者】
【識別番号】000144153
【氏名又は名称】株式会社三共
(72)【発明者】
【氏名】小倉 敏男
【審査官】荒井 誠
(56)【参考文献】
【文献】特開２００７－１１１０８３（ＪＰ，Ａ）
【文献】特開２００２－０８５７６４（ＪＰ，Ａ）
【文献】特開２００７－１１７２６４（ＪＰ，Ａ）
【文献】特開平０９－２８３２０９（ＪＰ，Ａ）
【文献】特開２００６－２４７０６３（ＪＰ，Ａ）
【文献】特開２００６－２１８３３３（ＪＰ，Ａ）
【文献】特許第６３１５６２８（ＪＰ，Ｂ１）
【文献】特開２０１２－１８７４１６（ＪＰ，Ａ）
【文献】特開２０１６－１１２４５０（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ａ６３Ｆ ５／０４
Ａ６３Ｆ ７／０２
(57)【特許請求の範囲】
【請求項1】
遊技が可能な遊技機であって、電力を供給可能な電源基板と、
電気部品を制御可能な制御基板と、
前記制御基板に設けられ、信号配線を着脱自在に接続可能な配線接続手段と、
前記制御基板を収納可能な基板ケースと、を備え、
前記制御基板は、
ノイズを防止するための回路が設けられ、
演出の進行を制御可能な制御回路と、
前記制御回路に用いられる電源電圧を生成可能な生成回路と、
安定化回路と、
監視回路と、を含み、
前記生成回路は、該生成回路に入力される前記安定化回路により安定化された所定の入力電圧から、該所定の入力電圧よりも低い電圧であって、演出表示に関する電子部品に供給するための第１出力電圧と、演出に関するデータ読み出し用の電子部品に供給するための第２出力電圧と、を生成し、
前記監視回路は、前記所定の入力電圧を監視し該所定の入力電圧の電圧値が所定値より低いときに前記制御回路に特定信号を出力可能であり、
前記制御基板には、前記安定化回路を介在する第１電源ラインと、前記安定化回路を介在しない第２電源ラインと、が形成され、
前記配線接続手段は、
前記信号配線の信号伝送線と接続可能な信号端子と、
一対の接地端子と、を含み、
前記一対の接地端子は、前記信号端子の両側を挟む位置で前記制御基板上に表面実装され、
前記基板ケースとしてのカバー部材は、前記一対の接地端子および前記信号端子の先端を被覆し、
前記第２電源ラインは、前記第１電源ラインよりも外側に形成される、
ことを特徴とする遊技機。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、パチンコ遊技機等の遊技が可能な遊技機に関する。
【背景技術】
【0002】
パチンコ遊技機等の遊技機において、ＣＰＵやＲＯＭなどの電気部品を接続する信号線に関する技術が提案されている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１４－２２３３３６号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
上記特許文献１に記載の技術によると、例えば信号の同期が乱れやすくなるなど、適切な基板構成が得られなくなるおそれがある。
【0005】
この発明は、上記実状に鑑みてなされたものであり、適切な基板構成が可能な遊技機の提供を目的とする。
【課題を解決するための手段】
【0006】
（Ａ）上記目的を達成するため、本願の請求項に係る遊技機は
遊技が可能な遊技機であって、
電力を供給可能な電源基板と、
電気部品を制御可能な制御基板と、
前記制御基板に設けられ、信号配線を着脱自在に接続可能な配線接続手段と、
前記制御基板を収納可能な基板ケースと、を備え、
前記制御基板は、
ノイズを防止するための回路が設けられ、
演出の進行を制御可能な制御回路と、
前記制御回路に用いられる電源電圧を生成可能な生成回路と、
安定化回路と、
監視回路と、を含み、
前記生成回路は、該生成回路に入力される前記安定化回路により安定化された所定の入力電圧から、該所定の入力電圧よりも低い電圧であって、演出表示に関する電子部品に供給するための第１出力電圧と、演出に関するデータ読み出し用の電子部品に供給するための第２出力電圧と、を生成し、
前記監視回路は、前記所定の入力電圧を監視し該所定の入力電圧の電圧値が所定値より低いときに前記制御回路に特定信号を出力可能であり、
前記制御基板には、前記安定化回路を介在する第１電源ラインと、前記安定化回路を介在しない第２電源ラインと、が形成され、
前記配線接続手段は、
前記信号配線の信号伝送線と接続可能な信号端子と、
一対の接地端子と、を含み、
前記一対の接地端子は、前記信号端子の両側を挟む位置で前記制御基板上に表面実装され、
前記基板ケースとしてのカバー部材は、前記一対の接地端子および前記信号端子の先端を被覆し、
前記第２電源ラインは、前記第１電源ラインよりも外側に形成される、
ことを特徴とする遊技機。
（１）上記目的を達成するため、他の態様に係る遊技機は、遊技が可能な遊技機（例えばパチンコ遊技機１など）であって、複数の信号配線を構成するパターンが形成され（例えば図１７を参照）、前記複数の信号配線により複数の電気部品（例えばＲＡＭ１０２とＣＰＵ１０３など）が接続された基板（例えば主基板１１など）を備え、前記パターンは、前記複数の信号配線が平行または略平行な第１形状となる平行配線部（例えば領域３０ＡＫ１０Ｒなど）と、前記複数の信号配線のうち少なくとも１の信号配線が、他の信号配線と平行ではない第２形状となる特定配線部（例えば領域３０ＡＫ１１Ｒなど）とを含み、前記複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となる。
このような構成によれば、適切な基板構成が可能になる。
遊技が可能な遊技機であって、
電力を供給可能な電源基板と、
電気部品を制御可能な制御基板と、
前記制御基板に設けられ、信号配線を着脱自在に接続可能な配線接続手段と、
前記制御基板を収納可能な基板ケースと、を備え、
前記制御基板は、
ノイズを防止するための回路が設けられ、
演出の進行を制御可能な制御回路と、
前記制御回路に用いられる電源電圧を生成可能な生成回路と、
安定化回路と、
監視回路と、を含み、
前記生成回路は、該生成回路に入力される前記安定化回路により安定化された所定の入力電圧から、該所定の入力電圧よりも低い電圧であって、演出表示に関する電子部品に供給するための第１出力電圧と、演出に関するデータ読み出し用の電子部品に供給するための第２出力電圧と、を生成し、
前記監視回路は、前記所定の入力電圧を監視し該所定の入力電圧の電圧値が所定値より低いときに前記制御回路に特定信号を出力可能であり、
前記制御基板には、前記安定化回路を介在する第１電源ラインと、前記安定化回路を介在しない第２電源ラインと、が形成され、
前記配線接続手段は、
前記信号配線の信号伝送線と接続可能な信号端子と、
一対の接地端子と、を含み、
前記一対の接地端子は、前記信号端子の両側を挟む位置で前記制御基板上に表面実装され、
前記基板ケースとしてのカバー部材は、前記一対の接地端子および前記信号端子の先端を被覆し、
前記第２電源ラインは、前記第１電源ラインよりも外側に形成される、
ことを特徴とする遊技機。
（１）上記目的を達成するため、他の態様に係る遊技機は、遊技が可能な遊技機（例えばパチンコ遊技機１など）であって、複数の信号配線を構成するパターンが形成され（例えば図１７を参照）、前記複数の信号配線により複数の電気部品（例えばＲＡＭ１０２とＣＰＵ１０３など）が接続された基板（例えば主基板１１など）を備え、前記パターンは、前記複数の信号配線が平行または略平行な第１形状となる平行配線部（例えば領域３０ＡＫ１０Ｒなど）と、前記複数の信号配線のうち少なくとも１の信号配線が、他の信号配線と平行ではない第２形状となる特定配線部（例えば領域３０ＡＫ１１Ｒなど）とを含み、前記複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となる。
このような構成によれば、適切な基板構成が可能になる。
【0007】
（２）上記（１）の遊技機において、前記第２形状を含まない信号配線（例えば配線のパターン３０ＡＫ１０Ｄが構成する信号配線など）は、前記複数の電気部品における接続端子間の距離が、前記第２形状を含む信号配線（例えば配線のパターン３０ＡＫ１１Ｄ～３０ＡＫ１３Ｄが構成する信号配線など）よりも長くてもよい。
このような構成においては、適切な基板構成が可能になる。
このような構成においては、適切な基板構成が可能になる。
【0008】
（３）上記（１）または（２）の遊技機において、前記第２形状となる信号配線に近接する所定領域（例えばスペース領域３０ＡＫ０ＳＰなど）には、導体が設けられていなくてもよい。
このような構成においては、適切な基板構成が可能になる。
このような構成においては、適切な基板構成が可能になる。
【0009】
（４）上記（１）から（３）のいずれかの遊技機において、前記基板には、該基板の一面に設けられた信号配線と該基板の他面に設けられた信号配線とを電気的に接続可能なスルーホール（例えばスルーホール３０ＡＫ１Ｈ、３０ＡＫ２Ｈなど）が設けられ、前記複数の信号配線に含まれる各信号配線の配線長は、前記スルーホールにより接続された信号配線について、該スルーホールの長さを含めて同一または略同一となってもよい。
このような構成においては、適切な基板構成が可能になる。
このような構成においては、適切な基板構成が可能になる。
【0010】
（５）上記（１）から（４）のいずれかの遊技機において、前記基板は、複数の層（例えば表面層３０ＡＫ１Ｓ、グランド層３０ＡＫ１Ｌ、電源層３０ＡＫ２Ｌ、配線層３０ＡＫ３Ｌ、電源層３０ＡＫ４Ｌ、裏面層３０ＡＫ２Ｓなど）を含み、前記複数の層のうち前記第２形状となる信号配線が設けられる層に隣接する導体層（例えばグランド層３０ＡＫ１Ｌなど）では、信号の伝送が行われなくてもよい。
このような構成においては、適切な基板構成が可能になる。
このような構成においては、適切な基板構成が可能になる。
【0011】
（６）上記（１）から（５）のいずれかの遊技機において、前記複数の電気部品として、所定の処理を実行可能な処理手段（例えばＣＰＵ１０３など）と、前記処理の実行に関する情報を記憶可能な記憶手段（例えばＲＡＭ１０２など）とが接続されてもよい。
このような構成においては、適切な基板構成が可能になる。
このような構成においては、適切な基板構成が可能になる。
【0012】
（７）あるいは、遊技が可能な遊技機（例えばパチンコ遊技機１など）であって、複数の信号配線を構成するパターンが形成され（例えば図１７を参照）、前記複数の信号配線により複数の電気部品（例えばＲＡＭ１０２とＣＰＵ１０３など）が接続された基板（例えば主基板１１など）を備え、前記パターンは、前記複数の信号配線が平行または略平行な第１形状となる平行配線部（例えば領域３０ＡＫ１０Ｒなど）と、前記複数の信号配線のうち少なくとも１の信号配線が、前記第１形状とは異なる第２形状となる特定配線部（例えば領域３０ＡＫ１１Ｒなど）とを含み、前記複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となってもよい。
このような構成によっても、適切な基板構成が可能になる。
このような構成によっても、適切な基板構成が可能になる。
【0013】
（８）あるいは、遊技が可能な遊技機（例えばパチンコ遊技機１など）であって、複数の信号配線を構成するパターンが形成され（例えば図１７を参照）、前記複数の信号配線により複数の電気部品（例えばＲＡＭ１０２とＣＰＵ１０３など）が接続された基板（例えば主基板１１など）を備え、前記パターンは、前記複数の信号配線のうち少なくとも１の信号配線が、直線形状または略直線形状を含む第１形状となる第１パターン（例えば配線のパターン３０ＡＫ１０Ｄなど）と、前記複数の信号配線のうち前記第１パターンに含まれない他の信号配線が、前記第１形状とは異なる第２形状となる第２パターン（例えば配線のパターン３０ＡＫ１１Ｄ～３０ＡＫ１３Ｄなど）とを含み、前記第１パターンおよび前記第２パターンは、前記複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となってもよい。
このような構成によっても、適切な基板構成が可能になる。
このような構成によっても、適切な基板構成が可能になる。
【0014】
（９）あるいは、遊技が可能な遊技機（例えばパチンコ遊技機１など）であって、複数の信号配線を構成するパターンが形成され（例えば図１７を参照）、前記複数の信号配線により複数の電気部品（例えばＲＡＭ１０２とＣＰＵ１０３など）が接続された基板（例えば主基板１１など）を備え、前記パターンは、前記複数の信号配線のうち少なくとも１の信号配線が、所定区間（例えば区間３０ＡＫ０ＳＣなど）を最短または略最短の距離で接続する第１パターン（例えば配線のパターン３０ＡＫ１０Ｄ、３０ＡＫ１１Ｄなど）と、前記複数の信号配線のうち前記第１パターンに含まれない他の信号配線が、前記所定区間を前記第１パターンよりも長い距離で接続する第２パターン（例えば配線のパターン３０ＡＫ１２Ｄ、３０ＡＫ１３Ｄなど）とを含み、前記第１パターンおよび前記第２パターンは、前記複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となってもよい。
このような構成によっても、適切な基板構成が可能になる。
このような構成によっても、適切な基板構成が可能になる。
【0015】
（１０）上記（８）または（９）の遊技機において、前記第１パターンは、前記複数の電気部品における接続端子間の距離が、前記第２パターンよりも長くてもよい。
このような構成においては、適切な基板構成が可能になる。
このような構成においては、適切な基板構成が可能になる。
【0016】
（１１）上記（８）から（１０）のいずれかの遊技機において、前記第２パターンに近接する所定領域（例えばスペース領域３０ＡＫ０ＳＰなど）には、導体が設けられていなくてもよい。
このような構成においては、適切な基板構成が可能になる。
このような構成においては、適切な基板構成が可能になる。
【0017】
（１２）上記（８）から（１１）のいずれかの遊技機において、前記基板は、複数の層（例えば表面層３０ＡＫ１Ｓ、グランド層３０ＡＫ１Ｌ、電源層３０ＡＫ２Ｌ、配線層３０ＡＫ３Ｌ、電源層３０ＡＫ４Ｌ、裏面層３０ＡＫ２Ｓなど）を含み、前記複数の層のうち前記第２パターンに含まれる信号配線が設けられる層に隣接する導体層（例えばグランド層３０ＡＫ１Ｌなど）では、信号の伝送が行われなくてもよい。
このような構成においては、適切な基板構成が可能になる。
このような構成においては、適切な基板構成が可能になる。
【図面の簡単な説明】
【0018】
【図1】この実施の形態におけるパチンコ遊技機の正面図である。
【図2】パチンコ遊技機に搭載された各種の制御基板などを示す構成図である。
【図3】遊技機用枠の背面図である。
【図4】基板ケースを見た状態の分解斜視図である。
【図5】基板ケースを見た状態の分解斜視図である。
【図6】ベース部材を示す６面図である。
【図7】カバー部材を示す６面図である。
【図8】レセプタクルを見た状態の斜視図である。
【図9】レセプタクルを見た状態の背面図である。
【図10】レセプタクルを見た状態の断面図である。
【図11】配線に対応する伝送経路を示す図である。
【図12】電源電圧の伝送経路を示す図である。
【図13】配線長の関係などを示す図である。
【図14】フィルタ回路の構成例を示す図である。
【図15】ノイズ防止回路の構成例を示す図である。
【図16】電源監視回路を示す図である。
【図17】配線のパターンが形成された部分の構成例を示す図である。
【図18】配線のパターンを説明するための領域や区間を示す図である。
【図20】配線のパターンに対応する設定例を示す図である。
【図23】主基板の構成例を示す断面図である。
【図24】配線のパターンについて他の構成例を示す図である。
【発明を実施するための形態】
【0019】
図１は、この実施の形態に係るパチンコ遊技機１の正面図である。パチンコ遊技機１は、遊技盤２と、遊技機用枠３とを備えている。その他、パチンコ遊技機１は、遊技機用枠３を回動可能に支持する外枠などを備えている。遊技盤２は、遊技盤面を構成するゲージ盤である。遊技機用枠３は、遊技盤２を固定する台枠である。遊技盤２には、ガイドレールなどによって囲まれた遊技領域が形成されている。発射装置から発射された遊技球（遊技媒体）は、発射通路を通過して、遊技領域に打ち込まれる。遊技機用枠３には、ガラス窓を有するガラス扉枠が回動可能に設けられている。
【0020】
遊技盤２の所定位置には、第１特別図柄表示装置４Ａ、第２特別図柄表示装置４Ｂ、画像表示装置５、普通入賞球装置６Ａ、普通可変入賞球装置６Ｂ、特別可変入賞球装置７、普通図柄表示器２０、第１保留表示器２５Ａ、第２保留表示器２５Ｂ、普図保留表示器２５Ｃ、通過ゲート４１などが設けられている。その他、遊技領域における遊技盤面には、風車や多数の障害釘、一般入賞口、アウト口などが設けられていればよい。遊技領域の周辺部には遊技効果ランプ９が設けられている。遊技機用枠３の左右上部位置にはスピーカ８Ｌ、８Ｒが設けられている。
【0021】
遊技機用枠３の右下部位置には、打球操作ハンドル（操作ノブ）が設けられている。打球操作ハンドルは、遊技球を遊技領域に向けて発射するために遊技者等によって操作され、その操作量（回転量）に応じて遊技球の弾発力が調整される。遊技領域の下方における遊技機用枠３の所定位置には、遊技球を保持（貯留）する上皿（打球供給皿）と、上皿からの余剰球などを保持（貯留）する下皿が設けられている。下皿を形成する部材にはスティックコントローラ３１Ａが取り付けられ、上皿を形成する部材にはプッシュボタン３１Ｂが設けられている。
【0022】
第１特別図柄表示装置４Ａ、第２特別図柄表示装置４Ｂ、画像表示装置５の画面上などでは、特別図柄や飾り図柄の可変表示が行われる。これらの可変表示は、普通入賞球装置６Ａに形成された第１始動入賞口を遊技球が通過（進入）したことによる第１始動入賞の発生に基づいて、あるいは、普通可変入賞球装置６Ｂに形成された第２始動入賞口を遊技球が通過（進入）したことによる第２始動入賞の発生に基づいて、実行可能となる。第１特別図柄表示装置４Ａと第２特別図柄表示装置４Ｂはそれぞれ、例えば７セグメントやドットマトリクスのＬＥＤ（発光ダイオード）などを用いて構成され、可変表示ゲームの一例となる特図ゲームにおいて、識別情報（特別識別情報）である特別図柄（特図）が、変動可能に表示（可変表示）される。画像表示装置５は、例えばＬＣＤ（液晶表示装置）などを用いて構成され、各種の演出画像を表示する表示領域を形成している。画像表示装置５の画面上では、特図ゲームにおける第１特別図柄表示装置４Ａによる特別図柄（第１特図）の可変表示や第２特別図柄表示装置４Ｂによる特別図柄（第２特図）の可変表示のそれぞれに対応して、例えば３つといった複数の可変表示部となる飾り図柄表示エリアにて、識別情報（装飾識別情報）である飾り図柄が可変表示される。この飾り図柄の可変表示も、可変表示ゲームに含まれる。一例として、画像表示装置５の画面上には、「左」、「中」、「右」の飾り図柄表示エリア５Ｌ、５Ｃ、５Ｒが配置されている。
【0023】
画像表示装置５の画面上には、保留記憶表示エリア５Ｈが配置されている。保留記憶表示エリア５Ｈでは、特図ゲームに対応した可変表示の保留数（特図保留記憶数）を特定可能に表示する保留表示が行われる。保留表示は、可変表示に関する情報の保留記憶に対応して表示可能なものであればよい。保留記憶表示エリア５Ｈとともに、あるいは、保留記憶表示エリア５Ｈに代えて、第１保留表示器２５Ａと第２保留表示器２５Ｂとを用いた保留表示が行われてもよい。
【0024】
図２は、各種基板や周辺装置などの構成例を示すブロック図である。パチンコ遊技機１には、例えば図２に示すような主基板１１、演出制御基板１２、音声制御基板１３、ランプ制御基板１４といった、各種制御基板が搭載されている。また、パチンコ遊技機１には、中継基板１５、ドライバ基板１９、電源基板９２なども搭載されている。その他にも、例えば払出制御基板、情報端子基板、発射制御基板、インタフェース基板、タッチセンサ基板などといった、各種の基板が搭載されてもよい。各種制御基板は、導体パターンが形成されて電気部品が実装されるプリント配線板などの電子回路基板だけではなく、電子回路基板に電気部品が実装（搭載）されて特定の電気的機能を実現するように構成された電子回路実装基板を含む概念である。
【0025】
電源基板９２は、外部電源（商用電源）である交流電源からの電力を、主基板１１や演出制御基板１２などの各種制御基板を含めた電気部品に供給可能となるように構成されている。電源基板９２は、例えば交流（ＡＣ）を直流（ＤＣ）に変換するための整流回路、所定の直流電圧を特定の直流電圧（例えば直流１２Ｖや直流５Ｖなど）に変換するための電源回路などを、備えている。電源基板９２にて生成された電圧は、ドロア中継基板を介して主基板１１や演出制御基板１２などに供給されてもよい。
【0026】
主基板１１には、遊技制御用マイクロコンピュータ１００、スイッチ回路１１０、ソレノイド回路１１１などが搭載されている。主基板１１では、ゲートスイッチ２１、始動口スイッチ（第１始動口スイッチ２２Ａおよび第２始動口スイッチ２２Ｂ）、カウントスイッチ２３といった、各種検出用のスイッチから取り込んだ信号が、スイッチ回路１１０を介して遊技制御用マイクロコンピュータ１００に伝送される。ゲートスイッチ２１は、通過ゲート４１を通過した遊技球（ゲート通過球）を検出する。ゲートスイッチ２１によるゲート通過球の検出に基づいて、普通図柄表示器２０による普通図柄の可変表示が実行可能となる。第１始動口スイッチ２２Ａは、第１始動入賞口を通過（進入）した遊技球を検出する。第２始動口スイッチ２２Ｂは、第２始動入賞口を通過（進入）した遊技球を検出する。カウントスイッチ２３は、大入賞口を通過（進入）した遊技球を検出する。第１始動入賞口や第２始動入賞口、大入賞口といった、各種の入賞口を通過した遊技球が検出された場合には、それぞれの入賞口に対応して予め個数が定められた賞球としての遊技球が払い出される。
【0027】
主基板１１では、遊技制御用マイクロコンピュータ１００からのソレノイド駆動信号が、ソレノイド回路１１１を介して普通電動役物用のソレノイド８１や大入賞口扉用のソレノイド８２に伝送される。普通電動役物用のソレノイド８１は、普通可変入賞球装置６Ｂに形成された第２始動入賞口を遊技球が通過しにくい状態（または通過しない状態）と通過しやすい状態（または通過する状態）とに変化可能にする。大入賞口扉用のソレノイド８２は、特別可変入賞球装置７に形成された大入賞口を遊技球が通過不可能な状態と通過可能な状態とに変化可能にする。主基板１１からは、第１特別図柄表示装置４Ａ、第２特別図柄表示装置４Ｂ、普通図柄表示器２０などの表示制御を行うための指令信号が伝送される。
【0028】
主基板１１に搭載された遊技制御用マイクロコンピュータ１００は、例えば１チップのマイクロコンピュータであり、遊技制御用のプログラムや固定データ等を記憶するＲＯＭ１０１と、遊技制御用のワークエリアを提供するＲＡＭ１０２と、遊技制御用のプログラムを実行して制御動作を行うＣＰＵ１０３と、ＣＰＵ１０３とは独立して乱数値を示す数値データの更新を行う乱数回路１０４と、Ｉ／Ｏ（Input/Output port）１０５とを備えて構成される。一例として、遊技制御用マイクロコンピュータ１００では、ＣＰＵ１０３がＲＯＭ１０１から読み出したプログラムを実行することにより、パチンコ遊技機１における遊技の進行を制御するための処理が実行される。主基板１１に搭載された遊技制御用マイクロコンピュータ１００では、例えば乱数回路１０４やＲＡＭ１０２の所定領域に設けられた遊技用ランダムカウンタなどにより、遊技の進行を制御するために用いられる各種の乱数値を示す数値データが更新可能にカウント（生成）される。遊技の進行を制御するために用いられる乱数は、遊技用乱数ともいう。
【0029】
演出制御基板１２は、中継基板１５を介して主基板１１から伝送された制御信号（演出制御コマンド）の受信に基づいて、画像表示装置５、スピーカ８Ｌ、８Ｒ、遊技効果ランプ９、演出用モータ６０および演出用ＬＥＤ６１といった演出用の電気部品による演出動作を制御可能とする。演出制御基板１２には、演出制御用ＣＰＵ１２０やＲＯＭ１２１、ＲＡＭ１２２、表示制御部１２３、乱数回路１２４、Ｉ／Ｏ１２５などが搭載されている。
【0030】
演出制御基板１２に搭載された演出制御用ＣＰＵ１２０は、ＲＯＭ１２１から読み出した演出制御用のプログラムや固定データ等を用いて、演出用の電気部品による演出動作を制御するための処理を実行する。演出制御基板１２に搭載された表示制御部１２３は、演出制御用ＣＰＵ１２０からの表示制御指令などに基づき、画像表示装置５における表示動作の制御内容を決定する。例えば、表示制御部１２３は、画像表示装置５の表示画面内に表示させる演出画像の切換タイミングを決定することなどにより、飾り図柄の可変表示や各種の演出表示を実行させるための制御を行う。
【0031】
演出制御基板１２には、コントローラセンサユニット３５Ａと、プッシュセンサ３５Ｂとが接続されている。コントローラセンサユニット３５Ａは、傾倒方向センサと、トリガセンサとを含んでいる。傾倒方向センサは、スティックコントローラ３１Ａの操作桿に対する傾倒操作が行われたときに、複数のセンサを用いて操作桿の傾倒方向を検出可能にする。トリガセンサは、スティックコントローラ３１Ａの操作桿に設けられたトリガボタンに対する押引操作の有無を検出可能にする。すなわち、コントローラセンサユニット３５Ａにより、スティックコントローラ３１Ａの操作桿に対する傾倒動作やトリガボタンに対する押引動作といった、スティックコントローラ３１Ａを用いた遊技者の動作を検出することができる。プッシュセンサ３５Ｂにより、プッシュボタン３１Ｂに対する押下動作といった、プッシュボタン３１Ｂを用いた遊技者の動作を検出することができる。演出制御基板１２では、例えば乱数回路１２４やＲＡＭ１２２の所定領域に設けられた演出用ランダムカウンタなどにより、演出の実行を制御するために用いられる各種の乱数値を示す数値データが更新可能にカウント（生成）される。演出の実行を制御するために用いられる乱数は、演出用乱数ともいう。
【0032】
演出制御基板１２は、第１基板１２Ａと、該第１基板１２Ａに対し基板対基板接続される第２基板１２Ｂとを有する。第１基板１２Ａには、演出制御用ＣＰＵ１２０や表示制御部１２３のグラフィックスプロセッサなどが搭載され、第２基板１２Ｂには、ＲＯＭ１２１や画像データメモリといった機種に固有なデータなどが記憶された電気部品が搭載されている。表示制御部１２３のグラフィックスプロセッサは、演出制御用ＣＰＵ１２０の機能を統合したマイクロプロセッサであってもよいし、演出制御用ＣＰＵ１２０とは別個のチップとして構成されたマイクロプロセッサであってもよい。
【0033】
音声制御基板１３は、演出制御基板１２とは別個に設けられた音声出力制御用の制御基板であり、演出制御基板１２からの指令や制御データなどに基づいて、スピーカ８Ｌ、８Ｒから音声を出力させるための音声信号処理を実行する処理回路などが搭載されている。なお、演出制御基板１２に搭載された表示制御部１２３を構成するグラフィックスコントローラなどが音声信号処理を実行可能であれば、音声制御基板１３に帯域フィルタや増幅回路などを搭載すればよい。あるいは、音声制御基板１３を省略して、演出制御基板１２の基板上に帯域フィルタや増幅回路などを搭載してもよい。ランプ制御基板１４は、演出制御基板１２とは別個に設けられたランプ出力制御用の制御基板であり、演出制御基板１２からの指令や制御データなどに基づいて、遊技効果ランプ９などにおける点灯や消灯を行うランプドライバ回路などが搭載されている。ドライバ基板１９は、演出制御基板１２とは別個に設けられた電気部品駆動用の制御基板であり、演出制御基板１２からの指令や制御データなどに基づいて、演出用モータ６０に含まれる各種モータの回動制御や演出用ＬＥＤ６１に含まれる各種ＬＥＤの点灯制御などを行うためのドライバ回路などが搭載されている。ドライバ基板１９からの出力信号は、演出用モータ６０に含まれる各モータと、演出用ＬＥＤ６１に含まれる各ＬＥＤとに向けて伝送される。
【0034】
パチンコ遊技機１においては、遊技媒体としての遊技球を用いた所定の遊技が行われ、その遊技結果に基づいて所定の遊技価値が付与可能となる。遊技球を用いた遊技の一例として、パチンコ遊技機１における遊技機用枠３の右下部位置に設けられた打球操作ハンドルが遊技者によって所定操作（例えば回転操作）されたことに基づいて、所定の打球発射装置が備える発射モータなどにより、遊技媒体としての遊技球が遊技領域に向けて発射される。遊技領域を流下した遊技球が、各種の入賞口を通過（進入）した場合に、賞球としての遊技球が払い出される。特別図柄や飾り図柄の可変表示結果が「大当り」となった場合には、大入賞口が開放されて遊技球が通過（進入）しやすい状態となることで、遊技者にとって有利な有利状態としての大当り遊技状態となる。
【0035】
有利状態は大当り遊技状態に限定されず、時短状態や確変状態といった特別遊技状態が含まれてもよい。その他、大当り遊技状態にて実行可能なラウンド遊技の上限回数が第２ラウンド数（例えば「７」）よりも多い第１ラウンド数（例えば「１５」）となること、時短状態にて実行可能な可変表示の上限回数が第２回数（例えば「５０」）よりも多い第１回数（例えば「１００」）となること、確変状態における大当り確率が第２確率（例えば１／５０）よりも高い第１確率（例えば１／２０）となること、通常状態に制御されることなく大当り遊技状態に繰り返し制御される回数である連チャン回数が第２連チャン数（例えば「５」）よりも多い第１連チャン数（例えば「１０」）となることの一部または全部といった、遊技者にとってより有利な遊技状況となることが含まれていてもよい。
【0036】
主基板１１では、電源基板９２からの電力供給が開始されると、遊技制御用マイクロコンピュータ１００のＣＰＵ１０３が起動し、ＣＰＵ１０３によって遊技制御メイン処理の実行が開始される。遊技制御メイン処理において、ＣＰＵ１０３は、割込み禁止に設定した後、必要な初期設定を行う。初期設定が終了すると、割込み許可とした後、ループ処理に入る。以後、所定時間（例えば２ミリ秒）ごとにＣＴＣから割込み要求信号がＣＰＵ１０３へ送出され、ＣＰＵ１０３は定期的に遊技制御用タイマ割込み処理を実行する。
【0037】
遊技制御用タイマ割込み処理は、スイッチ処理、メイン側エラー処理、情報出力処理、遊技用乱数更新処理、特別図柄プロセス処理、普通図柄プロセス処理、コマンド制御処理などを含んでいる。スイッチ処理では、各種スイッチから入力される検出信号の状態を判定する。メイン側エラー処理では、パチンコ遊技機１の異常診断を行い、必要ならば警告を発生可能とする。情報出力処理では、ホール管理コンピュータに供給される所定のデータを出力する。遊技用乱数更新処理では、遊技用乱数の少なくとも一部をソフトウェアにより更新する。特別図柄プロセス処理では、特別図柄の表示制御や大入賞口の開閉動作設定などを、所定の手順で行うために、各種の処理が選択されて実行される。普通図柄プロセス処理では、普通図柄の表示制御や普通可変入賞球装置６Ｂにおける可動翼片の傾動動作設定などを、所定の手順で行うために、各種の処理が選択されて実行される。
【0038】
特別図柄プロセス処理では、まず、始動入賞判定処理が実行される。始動入賞判定処理を実行した後には、特図プロセスフラグの値に応じて選択した処理が実行される。このとき選択可能な処理は、特別図柄通常処理、変動パターン設定処理、特別図柄変動処理、特別図柄停止処理、大当り開放前処理、大当り開放中処理、大当り開放後処理、大当り終了処理などを含んでいればよい。
【0039】
始動入賞判定処理では、第１始動入賞や第２始動入賞が発生したか否かを判定し、発生した場合には特図保留記憶数を更新するための設定などが行われる。特別図柄通常処理では、特図ゲームの実行を開始するか否かの判定が行われる。また、特別図柄通常処理では、特別図柄や飾り図柄の可変表示結果を「大当り」とするか否かの判定が行われる。さらに、特別図柄通常処理では、可変表示結果に対応して、特図ゲームにおける確定特別図柄の設定などが行われる。変動パターン設定処理では、可変表示結果などに基づいて、変動パターンの決定などが行われる。特別図柄変動処理では、特別図柄を変動させるための設定や、変動開始からの経過時間を計測するための設定などが行われる。特別図柄停止処理では、特別図柄の変動を停止させ、可変表示結果となる確定特別図柄を停止表示（導出）させるための設定などが行われる。
【0040】
大当り開放前処理では、可変表示結果が「大当り」に対応して、大当り遊技状態において大入賞口を開放状態とするための設定などが行われる。大当り開放中処理では、大入賞口を開放状態から閉鎖状態に戻すか否かの判定などが行われる。大当り開放後処理では、大入賞口を閉鎖状態に戻した後、ラウンドの実行回数が上限値に達したか否かを判定し、達していなければ次回のラウンドを実行可能とし、達していれば大当り遊技状態を終了させるための設定などが行われる。大当り終了処理では、大当り遊技状態の終了を報知するエンディング演出の実行期間に対応した待ち時間が経過するまで待機した後、確変制御や時短制御を開始するための設定などが行われる。
【0041】
演出制御基板１２では、電源基板９２からの電力供給が開始されると、演出制御用ＣＰＵ１２０が演出制御メイン処理の実行を開始する。演出制御メイン処理では、所定の初期化が行われた後、タイマ割込みが発生する毎に、コマンド解析処理、演出制御プロセス処理、演出用乱数更新処理が実行される。コマンド解析処理では、主基板１１から伝送された演出制御コマンドを解析し、解析結果に応じたフラグがセットされる。演出制御プロセス処理では、演出用の電気部品を所定の手順に従って制御するために、各種の処理が選択されて実行される。演出用乱数更新処理では、演出用乱数を生成するためのカウント値などをソフトウェアにより更新する。
【0042】
演出制御プロセス処理では、まず、保留表示更新処理が実行される。保留表示更新処理を実行した後には、演出プロセスフラグの値に応じて選択した処理が実行される。このとき選択可能な処理は、可変表示開始待ち処理、可変表示開始設定処理、可変表示中演出処理、可変表示停止処理、大当り表示処理、大当り中演出処理、エンディング演出処理などを含んでいればよい。
【0043】
保留表示更新処理では、保留記憶表示エリア５Ｈの表示を、特図保留記憶数に応じて更新するための設定などが行われる。可変表示開始待ち処理では、特別図柄や飾り図柄の可変表示を開始するか否かの判定などが行われる。可変表示開始設定処理では、飾り図柄の可変表示を開始するための設定などが行われる。可変表示中演出処理では、飾り図柄の可変表示に対応して、演出用の電気部品を演出制御パターンに従って制御するための設定などが行われる。可変表示停止処理では、飾り図柄の可変表示を停止して可変表示結果となる確定飾り図柄を導出する制御などが行われる。
【0044】
大当り表示処理では、可変表示結果が「大当り」に対応して、大当りの発生を報知する演出（ファンファーレ演出）を実行するための制御などが行われる。大当り中演出処理では、大当り遊技状態に対応して、演出用の電気部品を演出制御パターンに従って制御するための設定などが行われる。エンディング演出処理では、大当り遊技状態の終了に対応して、エンディング演出の実行を制御するための設定などが行われる。
【0045】
図３は、パチンコ遊技機１が備える遊技機用枠３の背面図である。遊技機用枠３の背面上部には、球タンク１５０、ターミナル基板１５４が設けられている。また、補給通路１５１、払出装置１５２、賞球通路１５３も設けられている。遊技盤２の背面には、遊技制御基板用の基板ケース４００、演出制御基板用の基板ケース８００、カバー体３０１が設けられている。基板ケース４００は、主基板１１を収納する。基板ケース８００は、演出制御基板１２を収納する。カバー体３０１は、透明な合成樹脂などを用いて構成され、基板ケース８００と基板ケース４００の上部とを覆っている。遊技制御基板用の基板ケース４００の下方位置には、払出制御基板９１と、電源基板９２とが、前後に重畳するように設けられている。
【0046】
図４～図７を参照して、演出制御基板用の基板ケース８００の構造を説明する。図４は、基板ケース８００を左後部の斜め上方から見た状態を示す分解斜視図である。図５は、基板ケース８００を右前部の斜め上方から見た状態を示す分解斜視図である。図６は、ベース部材８０１を示す６面図である。図７は、カバー部材８０２を示す６面図である。基板ケース８００は、ベース部材８０１と、カバー部材８０２とから構成され、演出制御基板１２を前後から挟持するように組み付けられる。ベース部材８０１は演出制御基板１２の前面側を覆い、カバー部材８０２は演出制御基板１２の背面側を覆う。
【0047】
ベース部材８０１は、透明な熱可塑性合成樹脂からなり、縦長略長方形状に形成されるベース板８０１ａと、上下及び左右側辺に背面側に向けて立設される側壁８０１ｂ～８０１ｅとから構成され、背面側に向けて開口する箱状に形成されている。ベース板８０１ａには、ボス８０３、８０４、係止バー８０５、係止フック８０６、係止孔８０７、被係止部８０８、ワンウェイネジ８０９のネジ穴８１０、取付孔８１１、基板支持用リブ８１２、８１３、段部８１４ａ、８１４ｂ、リブ８１５が設けられている。
【0048】
カバー部材８０２は、透明な熱可塑性合成樹脂からなり、縦長略長方形状に形成されるベース板８２１ａと、上下及び左右側辺に背面側に向けて立設される側壁８２１ｂ～８１１ｅとから構成され、背面側に向けて開口する箱状に形成されている。ベース板８２１ａには、ネジ８２２が螺入されるネジ穴８２３、位置決め凸部８２４、ネジ８２５が螺入されるネジ穴８２６、位置決め凸部８２７、係止フック８３１、係止片８３２、係止部８３３、ワンウェイネジ８０９の取付孔８３４ａが形成された取付片８３４、音量調整用スイッチ８３５ａを外部に臨ませるスイッチ用開口８３５、コネクタ用開口８３６、８３７が設けられている。
【0049】
コネクタ用開口８３６は、ベース板８２１ａの上部右側にて、第１基板１２Ａに搭載された各種基板側コネクタＫＣＮ１０を外部に臨ませるために、縦長形状となるように形成されている。各種基板側コネクタＫＣＮ１０は、レセプタクルＫＲＥ１～ＫＲＥ４を含んでいればよい。レセプタクルＫＲＥ１は、主基板配線用のコネクタポートである。レセプタクルＫＲＥ２は、電源基板配線用のコネクタポートである。レセプタクルＫＲＥ３は、ドライバ基板配線用のコネクタポートである。レセプタクルＫＲＥ４は、音声制御基板配線用のコネクタポートである。なお、レセプタクルの配置や接続される配線は、パチンコ遊技機１の仕様に応じて任意に変更されたものであってもよい。
【0050】
主基板配線用のレセプタクルＫＲＥ１は、主基板１１との間で電気的に接続される信号配線（主基板配線）を着脱自在に接続可能な配線接続装置の構成を有している。電源基板配線用のレセプタクルＫＲＥ２は、電源基板９２との間で電気的に接続される信号配線（電源基板配線）を着脱自在に接続可能な配線接続装置の構成を有している。ドライバ基板配線用のレセプタクルＫＲＥ３は、ドライバ基板１９との間で電気的に接続される信号配線（ドライバ基板配線）を着脱自在に接続可能な配線接続装置の構成を有している。音声制御基板配線用のレセプタクルＫＲＥ４は、音声制御基板１３との間で電気的に接続される信号配線（音声制御基板配線）を着脱自在に接続可能な配線接続装置の構成を有している。
【0051】
図８～図１０は、レセプタクルＫＲＥ１の構成例を示している。図８（Ａ）は、左後部の斜め下方から見た状態を示す斜視図である。図８（Ｂ）は、左後部の斜め上方から見た状態を示す斜視図である。図９は、カバー部材８０２の外部にてレセプタクルＫＲＥ１の付近を背面側（後部側）から見た状態を示す背面図である。図１０は、レセプタクルＫＲＥ１の付近を下方側から見た状態を示す断面図である。レセプタクルＫＲＥ１は、差込口ＯＰ１が形成されたハウジングと、端子ＴＡ０１～ＴＡ０３とを備えている。
【0052】
差込口ＯＰ１は、主基板配線に設けられたコネクタプラグを差し込んで装着可能な開口部である。端子ＴＡ０１～ＴＡ０３は、例えば銅などの金属を用いて構成され、差込口ＯＰ１に主基板配線のコネクタプラグが差し込まれたときに、コネクタプラグに設けられた複数の端子のうちで、対応する位置に配置された端子と接触して電気的に導通する金属部材である。レセプタクルＫＲＥ１では、信号端子となる端子ＴＡ０２の両側を挟む位置で、一対の接地端子となる端子ＴＡ０１、ＴＡ０３が演出制御基板１２の基板上に表面実装されている。主基板配線では、信号伝送線となる信号ラインの両側を挟む位置で、一対の接地電圧線となる接地ラインが設けられていてもよい。あるいは、主基板配線として同軸ケーブルを用いて、同軸ケーブルの内部導体が端子ＴＡ０２と電気的に接続され、同軸ケーブルの外部導体が端子ＴＡ０１、ＴＡ０３と電気的に接続されるように構成してもよい。
【0053】
レセプタクルＫＲＥ１は、端子配置面となる側面ＰＬ１にて、端子ＴＡ０１～ＴＡ０３が外部に引き出され、演出制御基板１２（第１基板１２Ａ）の基板上に設けられた接続パッドに接合させることができる。端子を接続パッドに接合させる方式は、はんだなどを用いた金属接合方式であってもよいし、導電性樹脂接合や異方性導電部材接合などの接着接合方式であってもよい。側面ＰＬ１の背面側となる側面ＰＬ２の側には、固定用金具ＳＳ０１、ＳＳ０２が設けられている。
【0054】
基板ケース８００のカバー部材８０２において、コネクタ用開口８３６のうちで、レセプタクルＫＲＥ１に対応して形成された開口領域８３６ａは、他のレセプタクルに対応して形成された開口領域に比べて開口幅が狭くなるように形成されてもよい。レセプタクルＫＲＥ１の端子ＴＡ０１～ＴＡ０３は、それぞれ開口領域８３６ａにて基板ケース８００から露出する露出部と基板ケース８００に被覆されて露出しない被覆部とを有するように形成されている。例えば、端子ＴＡ０１～ＴＡ０３において、対応する接続パッドに接合する先端部は、基板ケース８００のカバー部材８０２に被覆されて露出しない被覆部に含まれていればよい。
【0055】
基板ケース８００のカバー部材８０２には、部品収容部８０２ａと、開口領域８３６ａにおける内側端面となる内周壁面８３６ｂを形成する開口周縁部８４０とが、勾配部８２１ｅ１を介して一体形成されていればよい。部品収容部８０２ａは、演出制御基板１２の基板上に実装された電気部品の少なくとも一部を収容可能に形成されている。開口領域８３６ａにおいて、内周壁面８３６ｂとレセプタクルＫＲＥ１との間隔は、部品収容部８０２ａに遠い側の内周壁面８３６ｂとレセプタクルＫＲＥ１の側面ＰＬ２との間隔が開口幅Ｗ１であり、部品収容部８０２ａに近い側の内周壁面８３６ｂとレセプタクルＫＲＥ１の端子配置面となる側面ＰＬ１との間隔が開口幅Ｗ２である。そして、開口幅Ｗ２は、開口幅Ｗ１よりも広くなるように、開口領域８３６ａやレセプタクルＫＲＥ１の配置が調整されていればよい。レセプタクルＫＲＥ１の端子ＴＡ０１～ＴＡ０３において、対応する接続パッドに接合されて表面実装された実装位置となる先端部は、開口領域８３６ａにおける内周壁面８３６ｂを形成する開口周縁部８４０により被覆される。カバー部材８０２における開口周縁部８４０と演出制御基板１２の基板面とにより、レセプタクルＫＲＥ１の実装位置に近接して、空間としてのスペースＳＰ１が形成されている。
【0056】
端子ＴＡ０１は、演出制御基板１２の基板上に設けられたダミーパッドＤＰ１に接合される。端子ＴＡ０３は、演出制御基板１２の基板上に設けられたダミーパッドＤＰ２に接合される。また、端子ＴＡ０１、ＴＡ０３は、接続パッドＧＰＡ１に接合される。接続パッドＧＰＡ１は、演出制御基板１２に設けられたスルーホールを介して、接地用の配線パターンが形成された配線層ＬＹ４に接続されていればよい。図１０に示す演出制御基板１２の基板断面は、絶縁層ＬＹ１と絶縁層ＬＹ３との間に配線層ＬＹ２が形成され、レセプタクルＫＲＥ１が表面実装される側には、例えばポリイミドなどを用いて、保護層ＬＹ０が形成されていればよい。このように、演出制御基板１２における配線パターンは、演出制御基板１２の基板内にて内層部となる絶縁層ＬＹ１と絶縁層ＬＹ３との間に設けられた配線層ＬＹ２に形成されてもよい。あるいは、演出制御基板１２における配線パターンは、演出制御基板１２の基板上にて表面形成されてもよい。端子ＴＡ０２は、信号伝送用の配線パターンと電気的に接続された接続パッドに接合される。
【0057】
レセプタクルＫＲＥ１が備える固定用金具ＳＳ０１は、演出制御基板１２の基板上に設けられたダミーパッドＤＰ３に接合される。レセプタクルＫＲＥ１が備える固定用金具ＳＳ０２は、演出制御基板１２の基板上に設けられたダミーパッドＤＰ４に接合される。このように、端子ＴＡ０１～ＴＡ０３が配置される側面ＰＬ１の背面側となる側面ＰＬ２の側にて、固定用金具ＳＳ０１、ＳＳ０２が、演出制御基板１２の基板上に設けられたダミーパッドＤＰ３、ＤＰ４に接合されるようにすればよい。
【0058】
主基板１１から演出制御基板１２に対しては、演出制御コマンドが送信されるところ、そのコマンドを伝送するための主基板配線では、信号伝送線となる信号ラインが１本のみとなる場合がある。これに対応して、演出制御基板１２の基板上に表面実装されるレセプタクルＫＲＥ１では、信号端子となる端子ＴＡ０２のみを設ける場合も考えられる。この場合には、レセプタクルＫＲＥ１の高さに応じた演出制御基板１２の基板表面からの突出量に対して、レセプタクルＫＲＥ１の横幅や奥行きに応じた演出制御基板１２の基板上における接合面の面積が減少しやすくなるので、レセプタクルＫＲＥ１の表面実装による接合強度を十分に確保できなくなるおそれがある。そこで、レセプタクルＫＲＥ１では、信号端子となる端子ＴＡ０２の両側を挟む位置で、一対の接地端子となる端子ＴＡ０１、ＴＡ０３が演出制御基板１２の基板上に表面実装されるようにする。これにより、レセプタクルＫＲＥ１の表面実装による接合強度を十分に確保できる適切な基板構成が可能になる。また、信号端子となる端子ＴＡ０２の両側が一対の接地端子となる端子ＴＡ０１、ＴＡ０３で挟まれているので、ノイズの影響を受けにくい適切な基板構成が可能になる。
【0059】
レセプタクルＫＲＥ１において、端子ＴＡ０１は演出制御基板１２の基板上に設けられたダミーパッドＤＰ１に接合され、端子ＴＡ０３は演出制御基板１２の基板上に設けられたダミーパッドＤＰ２に接合される。また、端子ＴＡ０１～ＴＡ０３の先端部は、基板ケース８００のカバー部材８０２に被覆されるように配置する。このように、端子ＴＡ０１、ＴＡ０３がダミーパッドＤＰ１、ＤＰ２に接合されているので、レセプタクルＫＲＥ１の表面実装による接合強度を十分に確保できる適切な基板構成が可能になる。端子ＴＡ０１～ＴＡ０３の先端部が基板ケース８００のカバー部材８０２に被覆されるので、端子と基板面との接合部分といった、表面実装における重要な部位を保護できる適切な基板構成が可能になる。なお、信号端子となる端子ＴＡ０２については、ダミーパッドに接合されてもよいし、ダミーパッドには接合されないようにしてもよい。信号端子となる端子ＴＡ０２をダミーパッドには接合されないようにすることで、導体形状の影響による信号劣化を防止してもよい。
【0060】
レセプタクルＫＲＥ１において、端子ＴＡ０１～ＴＡ０３が配置される側面ＰＬ１の背面側となる側面ＰＬ２の側にて、固定用金具ＳＳ０１は演出制御基板１２の基板上に設けられたダミーパッドＤＰ３に接合され、固定用金具ＳＳ０２は演出制御基板１２の基板上に設けられたダミーパッドＤＰ４に接合される。このように、固定用金具ＳＳ０１、ＳＳ０２がダミーパッドＤＰ３、ＤＰ４に接合されているので、レセプタクルＫＲＥ１の表面実装による接合強度を十分に確保できる適切な基板構成が可能になる。なお、固定用金具ＳＳ０１、ＳＳ０２などの金属部材を基板上に接合する方法によらず、例えばレセプタクルＫＲＥ１のハウジングと同様の合成樹脂などを用いた固定部材を基板上に接着させるといった、任意の固定部材を基板上に接合できるものであればよい。
【0061】
基板ケース８００のカバー部材８０２における部品収容部８０２ａは、演出制御基板１２の基板上に実装された電気部品の少なくとも一部を収容可能に形成され、開口領域８３６ａにおける内周壁面８３６ｂとレセプタクルＫＲＥ１との間隔は、部品収容部８０２ａに近い側の開口幅Ｗ２が遠い側の開口幅Ｗ１よりも広く形成されている。部品収容部８０２ａに近い側は、レセプタクルＫＲＥ１において端子ＴＡ０１～ＴＡ０３が外部に引き出される端子配置面となる側面ＰＬ１の側となる。これに対し、部品収容部８０２ａに遠い側は、レセプタクルＫＲＥ１において端子配置面の背面側となる側面ＰＬ２の側となる。したがって、開口領域８３６ａにおける内周壁面８３６ｂとレセプタクルＫＲＥ１との間隔は、端子配置面となる側面ＰＬ１に対応する側の開口幅Ｗ２が端子配置面の背面となる側面ＰＬ２に対応する側の開口幅Ｗ１よりも広く形成されている。このように開口幅が調整されているので、例えばカバー部材８０２を容易に取り付けたり取り外したり位置合わせができる適切な基板構成が可能になる。また、カバー部材８０２の取付け時や取外し時にレセプタクルＫＲＥ１の端子配置面とカバー部材８０２とが衝突することによる破損を抑制できる適切な基板構成が可能になる。
【0062】
レセプタクルＫＲＥ１の端子ＴＡ０１～ＴＡ０３は、それぞれ開口領域８３６ａにて基板ケース８００のカバー部材８０２により被覆されず露出する露出部と基板ケース８００のカバー部材８０２により被覆されて露出しない被覆部とが形成される。このように、各端子ＴＡ０１～ＴＡ０３には、露出部とは異なり、被覆されて露出しない被覆部が形成されるので、端子と基板面との接合部分といった、表面実装における重要な部位を保護できる適切な基板構成が可能になる。
【0063】
レセプタクルＫＲＥ１の端子ＴＡ０１～ＴＡ０３において、演出制御基板１２の基板上で対応する接続パッドに接合するように表面実装された実装位置は、開口領域８３６ａにおける内周壁面８３６ｂを形成するカバー部材８０２の開口周縁部８４０により被覆される。そして、カバー部材８０２の開口周縁部８４０と演出制御基板１２の基板面とにより、レセプタクルＫＲＥ１の実装位置に近接するスペースＳＰ１が形成される。このように、カバー部材８０２の開口周縁部８４０と演出制御基板１２の基板面とが位置調整可能に配置されるので、レセプタクルＫＲＥ１の実装位置を保護できる適切な基板構成が可能になる。
【0064】
図１１（Ａ）は、主基板配線に対応する伝送経路を示している。図１１（Ａ）に示すように、主基板配線用のレセプタクルＫＲＥ１にて、端子ＴＡ０２に供給された信号ＳＣＤは、入力ドライバ回路１３０を介して、演出制御用ＣＰＵ１２０に入力される。レセプタクルＫＲＥ１の端子ＴＡ０１、ＴＡ０３は、接地（グランドラインに接続）されている。
【0065】
図１１（Ｂ）は、電源基板配線に対応する伝送経路を示している。電源基板配線用のレセプタクルＫＲＥ２は、端子ＴＡ１１～ＴＡ３０を備えている。このうち、レセプタクルＫＲＥ２において外側に対応する端子ＴＡ１１、ＴＡ１２と端子ＴＡ２９、ＴＡ３０とは、いずれも接地（グランドラインに接続）されている。また、端子ＴＡ１１、ＴＡ１２、ＴＡ２９、ＴＡ３０の他にも、端子ＴＡ２５、ＴＡ２６は、接地（グランドラインに接続）されている。レセプタクルＫＲＥ２の端子ＴＡ１３、ＴＡ１４には、直流３４Ｖの電源電圧ＶＳＬ２が供給される。レセプタクルＫＲＥ２の端子ＴＡ１５～ＴＡ２０には、直流１２Ｖの電源電圧ＶＤＤ２が供給される。レセプタクルＫＲＥ２の端子ＴＡ２１～ＴＡ２４には、直流５Ｖの電源電圧ＶＣＣ２が供給される。レセプタクルＫＲＥ２の端子ＴＡ２７、ＴＡ２８には、直流１２Ｖの電源電圧ＶＤＤ３が供給される。
【0066】
電源基板配線用のレセプタクルＫＲＥ２に接続された電源基板配線を経由して電源基板９２から演出制御基板１２に供給された直流３４Ｖの電源電圧ＶＳＬ２は、そのまま電源電圧ＶＳＬとして演出制御基板１２から出力され、ドライバ基板配線用のレセプタクルＫＲＥ３に接続されたドライバ基板配線を経由して、ドライバ基板１９に供給される。例えば、電源基板配線用のレセプタクルＫＲＥ２において、電源電圧ＶＳＬ２の供給を受ける端子ＴＡ１３、ＴＡ１４は、電源ラインＬＳＬに接続され、電源ラインＬＳＬがドライバ基板配線用のレセプタクルＫＲＥ３における所定端子に接続されている。図４に示すように、電源基板配線用のレセプタクルＫＲＥ２はドライバ基板配線用のレセプタクルＫＲＥ３と隣接して設けられ、電源ラインＬＳＬは演出制御基板１２における主要な電気回路や電気部品に接近しない演出制御基板１２の端部を通過するように配置されていればよい。
【0067】
図１２は、電源電圧ＶＳＬの伝送経路を示している。電源基板９２では、変圧回路５０１、直流電圧生成回路５０２などを用いて、外部電源である商用電源から直流３４Ｖの電源電圧ＶＳＬ２が生成される。例えば変圧回路５０１では、交流２４Ｖの電源電圧が生成される。直流電圧生成回路５０２は、整流回路や平滑回路を含み、交流２４Ｖの電源電圧を整流、平滑して直流３４Ｖの電源電圧ＶＳＬ２を生成する。直流３４Ｖの電源電圧ＶＳＬ２は、フィードバック制御などによる電圧制御が行われていないので、交流２４Ｖの電源電圧の変動により、直流３４Ｖの電源電圧ＶＳＬ２も変動する。このように、レセプタクルＫＲＥ２の端子ＴＡ１３、ＴＡ１４に供給される直流３４Ｖの電源電圧ＶＳＬ２は、電圧制御が行われていない変動幅（リップル成分）が大きい直流電圧である。これに対し、レセプタクルＫＲＥ２の端子ＴＡ１５～ＴＡ２０に供給される直流１２Ｖの電源電圧ＶＤＤ２、レセプタクルＫＲＥ２の端子ＴＡ２１～ＴＡ２４に供給される直流５Ｖの電源電圧ＶＣＣ２、レセプタクルＫＲＥ２の端子ＴＡ２７、ＴＡ２８に供給される直流１２Ｖの電源電圧ＶＤＤ３は、いずれも電源基板９２において、フィードバック制御による電圧制御が行われ、直流３４Ｖの電源電圧ＶＳＬと比較して、変動幅（リップル成分）が少ない直流電圧であればよい。
【0068】
演出制御基板１２において、直流３４Ｖの電源電圧ＶＳＬに対応する電源ラインＬＳＬにはフィルタ回路などの電圧を安定化する安定化回路が介在しない。その一方で、ドライバ基板１９では、直流３４Ｖの電源電圧ＶＳＬをフィルタ回路５１１に入力して、電圧を安定化する。また、演出制御基板１２において、直流３４Ｖの電源電圧ＶＳＬとは異なる電源電圧に対応する電源ラインにはフィルタ回路などにより電圧を安定化する安定化回路が介在する。
【0069】
例えば電源基板配線用のレセプタクルＫＲＥ２において、直流１２Ｖの電源電圧ＶＤＤ２が供給される端子ＴＡ１５～ＴＡ２０は、フィルタ回路１３１ａに接続され、直流５Ｖの電源電圧ＶＣＣ２が供給される端子ＴＡ２１～ＴＡ２４は、フィルタ回路１３１ｂに接続され、直流１２Ｖの電源電圧ＶＤＤ３が供給される端子ＴＡ２７、ＴＡ２８は、フィルタ回路１３１ｃに接続されている。フィルタ回路１３１ａの出力部は直流１２Ｖの電源電圧ＶＤＳを供給する電源ラインＬＤＳに接続され、フィルタ回路１３１ｂの出力部は直流５Ｖの電源電圧ＶＣＣを供給する電源ラインＬＣＣに接続され、フィルタ回路１３１ｃの出力部は直流１２Ｖの電源電圧ＶＤＣを供給する電源ラインＬＤＣに接続されている。こうして、フィルタ回路１３１ａはレセプタクルＫＲＥ２の端子ＴＡ１５～ＴＡ２０と直流１２Ｖの電源電圧ＶＤＳに対応する電源ラインＬＤＳとの間に介在し、フィルタ回路１３１ｂはレセプタクルＫＲＥ２の端子ＴＡ２１～ＴＡ２４と直流５Ｖの電源電圧ＶＣＣに対応する電源ラインＬＣＣとの間に介在し、フィルタ回路１３１ｃはレセプタクルＫＲＥ２の端子ＴＡ２７、ＴＡ２８と直流１２Ｖの電源電圧ＶＤＣに対応する電源ラインＬＤＣとの間に介在する。
【0070】
電源ラインＬＳＬは、直流３４Ｖの電源電圧ＶＳＬを供給するために設けられている。電源ラインＬＤＳは、直流１２Ｖの電源電圧ＶＤＳを供給するために設けられている。電源ラインＬＣＣは、直流５Ｖの電源電圧ＶＣＣを供給するために設けられている。電源ラインＬＤＣは、直流１２Ｖの電源電圧ＶＤＣを供給するために設けられている。したがって、フィルタ回路が介在しない電源ラインＬＳＬは、フィルタ回路が介在する電源ラインＬＤＳ、ＬＣＣ、ＬＤＣのいずれと比較しても、高い電源電圧を供給するために設けられている。
【0071】
レセプタクルＫＲＥ２では、直流１２Ｖの電源電圧ＶＤＤ２が供給される６つの端子ＴＡ１５～ＴＡ２０、直流５Ｖの電源電圧ＶＣＣ２が供給される４つの端子ＴＡ２１～ＴＡ２４、直流１２Ｖの電源電圧ＶＤＤ３が供給される２つの端子ＴＡ２７、ＴＡ２８が設けられる一方で、直流３４Ｖの電源電圧ＶＳＬ２が供給される２つの端子ＴＡ１３、ＴＡ１４が設けられる。そのため、レセプタクルＫＲＥ２では、電源電圧が供給される端子のうちで、フィルタ回路に接続された端子ＴＡ１５～ＴＡ２０、ＴＡ２１～ＴＡ２４、ＴＡ２７、ＴＡ２８の端子数が、フィルタ回路に接続されていない端子ＴＡ１３、ＴＡ１４の端子数よりも多くなる。なお、それぞれの電源電圧に対応した端子数は、電源容量や負荷電流に応じて設定したものであればよい。
【0072】
レセプタクルＫＲＥ２では、端子ＴＡ１５～ＴＡ２０に直流１２Ｖの電源電圧ＶＤＤ２が供給され、端子ＴＡ２１～ＴＡ２４に直流５Ｖの電源電圧ＶＣＣ２が供給され、端子ＴＡ２７、ＴＡ２８に直流１２Ｖの電源電圧ＶＤＤ３が供給される一方で、端子ＴＡ１３、ＴＡ１４に直流３４Ｖの電源電圧ＶＳＬ２が供給される。そして、レセプタクルＫＲＥ２の端子ＴＡ１５～ＴＡ２０と直流１２Ｖの電源電圧ＶＤＳを供給する電源ラインＬＤＳとの間にはフィルタ回路１３１ａが介在し、レセプタクルＫＲＥ２の端子ＴＡ２１～ＴＡ２４と直流５Ｖの電源電圧ＶＣＣを供給する電源ラインＬＣＣとの間にはフィルタ回路１３１ｂが介在し、レセプタクルＫＲＥ２の端子ＴＡ２７、ＴＡ２８と直流１２Ｖの電源電圧ＶＤＣを供給する電源ラインＬＤＣとの間にはフィルタ回路１３１ｃが介在する。これに対し、レセプタクルＫＲＥ２の端子ＴＡ１３、ＴＡ１４と直流３４Ｖの電源電圧ＶＳＬを供給する電源ラインＬＳＬとの間にはフィルタ回路が介在しない。このように、フィルタ回路が介在する電源ラインＬＤＳ、ＬＣＣ、ＬＤＣは、直流１２Ｖあるいは直流５Ｖといった複数種類の電源電圧を供給可能であり、フィルタ回路が介在しない電源ラインＬＳＬは、直流３４Ｖという一種類の電源電圧を供給可能である。レセプタクルＫＲＥ２では、端子ＴＡ１３、ＴＡ１４が端子ＴＡ１５～ＴＡ２４などよりも外側に配置されている。あるいは、レセプタクルＫＲＥ２では、端子ＴＡ１５～ＴＡ２４、ＴＡ２７、ＴＡ２８のうちで、例えば端子ＴＡ１５～ＴＡ２４のように、端子ＴＡ１３、ＴＡ１４よりも内側に配置された端子が含まれている。
【0073】
レセプタクルＫＲＥ２では、端子ＴＡ１１、ＴＡ１２と、端子ＴＡ２９、ＴＡ３０との間に、端子ＴＡ１３～ＴＡ２４、ＴＡ２７、ＴＡ２８が配置される。端子ＴＡ１３～ＴＡ２４、ＴＡ２７、ＴＡ２８は、いずれも電源電圧が供給される端子であり、各種の電源電圧に接続される電源電圧端子となる。これに対し、端子ＴＡ１１、ＴＡ１２と、端子ＴＡ２９、ＴＡ３０とは、いずれも電源電圧が供給されない端子であり、接地電圧に接続される接地端子となる。したがって、レセプタクルＫＲＥ２では、接地端子となる端子ＴＡ１１、ＴＡ１２と端子ＴＡ２９、ＴＡ３０との間に、電源電圧端子となる端子ＴＡ１３～ＴＡ２４、ＴＡ２７、ＴＡ２８が配置される。
【0074】
レセプタクルＫＲＥ２では、端子ＴＡ１１、ＴＡ１２と、端子ＴＡ２５、ＴＡ２６との間に、端子ＴＡ１３、ＴＡ１４と、端子ＴＡ１５～ＴＡ２４とが配置され、端子ＴＡ２５、ＴＡ２６と、端子ＴＡ２９、ＴＡ３０との間に、端子ＴＡ２７、ＴＡ２８が配置される。端子ＴＡ１３、ＴＡ１４は、直流３４Ｖの電源電圧ＶＳＬ２が供給される端子であり、電源電圧ＶＳＬ２に接続される電源電圧端子である。端子ＴＡ１５～ＴＡ２０は、直流１２Ｖの電源電圧ＶＤＤ２が供給される端子であり、電源電圧ＶＤＤ２に接続される電源電圧端子である。端子ＴＡ２１～ＴＡ２４は、直流５Ｖの電源電圧ＶＣＣ２が供給される端子であり、電源電圧ＶＣＣ２に接続される電源電圧端子である。端子ＴＡ２７、ＴＡ２８は、直流１２Ｖの電源電圧ＶＤＤ３が供給される端子であり、電源電圧ＶＤＤ３に接続される電源電圧端子である。そのため、直流３４Ｖの電源電圧ＶＳＬ２に接続される電源電圧端子としての端子ＴＡ１３、ＴＡ１４と、直流３４Ｖの電源電圧ＶＳＬ２以外の電源電圧に接続される電源電圧端子としての端子ＴＡ１５～ＴＡ２４、ＴＡ２７、ＴＡ２８のうちの一部である端子ＴＡ１５～ＴＡ２４とが、接地端子となる端子ＴＡ１１、ＴＡ１２と端子ＴＡ２５、ＴＡ２６との間に配置される。また、直流３４Ｖの電源電圧ＶＳＬ２以外の電源電圧に接続される電源電圧端子としての端子ＴＡ１５～ＴＡ２４、ＴＡ２７、ＴＡ２８のうちで、他の一部である端子ＴＡ２７、ＴＡ２８が、接地端子となる端子ＴＡ２５、ＴＡ２６と端子ＴＡ２９、ＴＡ３０との間に配置される。
【0075】
端子ＴＡ２７、ＴＡ２８に供給される直流１２Ｖの電源電圧ＶＤＤ３は、降圧コンバータ回路１３２により直流１．０５Ｖの電源電圧を生成するために用いられる。直流１．０５Ｖの電源電圧は、例えば表示制御部１２３のグラフィックスプロセッサといった、特定のマイクロプロセッサに供給される。したがって、レセプタクルＫＲＥ２では、電源電圧に接続される端子ＴＡ１３～ＴＡ２４、ＴＡ２７、ＴＡ２８のうちで、変動幅（リップル成分）が比較的に大きい直流３４Ｖの電源電圧ＶＳＬ２に接続される端子ＴＡ１３、ＴＡ１４は、表示制御部１２３のグラフィックスプロセッサといった特定のマイクロプロセッサに供給する電源電圧の生成に用いられる直流１２Ｖの電源電圧ＶＤＤ３に接続されるＴＡ２７、ＴＡ２８から最も離れて配置される。
【0076】
演出制御基板１２では、直流３４Ｖの電源電圧ＶＳＬ２を安定化してから電源電圧ＶＳＬとして出力する場合も考えられる。しかしながら、演出制御基板１２では直接的な用途のない直流３４Ｖの電源電圧ＶＳＬ２を安定化する回路素子の設置は、部品点数や基板容積の増大を招き、電力損失や製造コストも増加する。また、特別な回路素子の設置により、演出制御基板１２のリユースや共通化が困難になるおそれもある。そこで、電圧制御が行われていない直流３４Ｖの電源電圧ＶＳＬ２は、そのまま電源電圧ＶＳＬとして演出制御基板１２から出力され、ドライバ基板１９にてフィルタ回路５１１に入力して電圧を安定化する。これにより、部品点数や基板容積の増大、電力損失や製造コストの増加を防止する適切な基板構成が可能になる。また、演出制御基板１２のリユースや共通化が容易に行われる適切な基板構成が可能になる。また、電源ラインＬＳＬは、演出制御基板１２における主要な電気回路や電気部品から離れて配置されることにより、変動幅（リップル成分）が大きい直流電圧によるノイズの悪影響を防止する適切な基板構成が可能になる。
【0077】
演出制御基板１２において、直流３４Ｖの電源電圧ＶＳＬを供給する電源ラインＬＳＬは、直流１２Ｖの電源電圧ＶＤＳを供給する電源ラインＬＤＳ、直流５Ｖの電源電圧ＶＣＣを供給する電源ラインＬＣＣ、直流１２Ｖの電源電圧ＶＤＳを供給する電源ラインＬＤＳのいずれと比較しても、高い電源電圧となる直流３４Ｖを供給する。一般的に、高い電源電圧を安定化する安定化回路は、低い電源電圧を安定化する安定化回路よりも、回路素子の容積や電力損失が大きなものになりやすく、回路素子の値段が高価なものになりやすい。そこで、高い電源電圧となる直流３４Ｖの電源電圧ＶＳＬを供給する電源ラインＬＳＬにはフィルタ回路が介在しないことにより、基板容積の増大、電力損失や製造コストの増加を防止する適切な基板構成が可能になる。
【0078】
レセプタクルＫＲＥ２において、２つの端子ＴＡ１３、ＴＡ１４には直流３４Ｖの電源電圧ＶＳＬが供給される。これに対し、レセプタクルＫＲＥ２において、６つの端子ＴＡ１５～ＴＡ２０には直流１２Ｖの電源電圧ＶＤＤ２が供給され、４つの端子ＴＡ２１～ＴＡ２４には直流５Ｖの電源電圧ＶＣＣ２が供給され、２つの端子ＴＡ２７、ＴＡ２８には直流１２Ｖの電源電圧ＶＤＤ３が供給される。したがって、演出制御基板１２では、レセプタクルＫＲＥ２にて電源電圧が供給される端子のうちで、フィルタ回路１３１ａ～１３１ｃのいずれかに接続される端子ＴＡ１５～ＴＡ２４、ＴＡ２７、ＴＡ２８の端子数が、フィルタ回路に接続されない端子ＴＡ１３、ＴＡ１４の端子数よりも多くなる。このように端子数が設定されているので、例えば演出制御基板１２にて電圧を安定化する対象となる電源電圧の用途や電源容量などに応じて、配線設計の自由度を向上させる適切な基板構成が可能になる。
【0079】
レセプタクルＫＲＥ２において、電源電圧が供給される端子のうちで、演出制御基板１２にてフィルタ回路１３１ａ～１３１ｃのいずれかに接続される端子ＴＡ１５～ＴＡ２４、ＴＡ２７、ＴＡ２８は、直流１２Ｖの電源電圧ＶＤＤ２を供給可能な端子ＴＡ１５～ＴＡ２０と、直流５Ｖの電源電圧ＶＣＣ２を供給可能な端子ＴＡ２１～ＴＡ２４と、直流１２Ｖの電源電圧ＶＤＤ３を供給可能な端子ＴＡ２７、ＴＡ２８とを、含んでいる。これに対し、レセプタクルＫＲＥ２において、電源電圧が供給される端子のうちで、演出制御基板１２ではフィルタ回路に接続されない端子ＴＡ１３、ＴＡ１４は、直流３４Ｖの電源電圧ＶＳＬ２を供給可能であり、他の種類の電源電圧は供給しない。そのため、フィルタ回路が介在する電源ラインであるか、フィルタ回路が介在しない電源ラインであるかに応じて、供給可能な電源電圧の種類数が異なっている。より具体的には、フィルタ回路が介在する電源ラインは、直流１２Ｖの電源電圧ＶＤＤ２、直流５Ｖの電源電圧ＶＣＣ２、直流１２Ｖの電源電圧ＶＤＤ２といった、複数種類の電源電圧を供給可能であり、フィルタ回路が介在しない電源ラインは、直流３４Ｖの電源電圧ＶＳＬという一種類の電源電圧を供給可能である。このように、電源ラインに対応して供給可能な電源電圧の種類数が異なるので、例えば演出制御基板１２にて電圧を安定化する対象となる電源電圧の用途などに応じて、配線設計の自由度を向上させる適切な基板構成が可能になる。
【0080】
また、フィルタ回路が介在しない電源ラインに接続された端子ＴＡ１３、ＴＡ１４は、フィルタ回路が介在する電源ラインに接続された端子ＴＡ１５～ＴＡ２４などよりも外側に配置されている。このような端子の配置により、例えば演出制御基板１２にて電圧を安定化する対象となる電源電圧の用途などに応じて、配線設計の自由度を向上させる適切な基板構成が可能になる。加えて、端子ＴＡ１３、ＴＡ１４に供給された直流３４Ｖの電源電圧ＶＳＬ２を、そのまま電源電圧ＶＳＬとしてドライバ基板１９に対して出力するための配線長を短縮する適切な基板構成が可能になる。
【0081】
レセプタクルＫＲＥ２において、端子ＴＡ１３～ＴＡ２４、ＴＡ２７、ＴＡ２８は、各種の電源電圧に接続される電源電圧端子となる。これに対し、レセプタクルＫＲＥ２において、端子ＴＡ１１、ＴＡ１２と、端子ＴＡ２９、ＴＡ３０とは、いずれも接地電圧に接続される接地端子となる。そして、端子ＴＡ１３～ＴＡ２４、ＴＡ２７、ＴＡ２８は、端子ＴＡ１１、ＴＡ１２と、端子ＴＡ２９、ＴＡ３０との間に配置されている。このような端子の配置により、ノイズの影響を受けにくい適切な基板構成が可能になる。また、電源電圧を遮蔽して、ノイズの発生を防止する適切な基板構成が可能になる。
【0082】
レセプタクルＫＲＥ２において、端子ＴＡ１５～ＴＡ２４、ＴＡ２７、ＴＡ２８は、直流３４Ｖの電源電圧ＶＳＬ２とは異なる電源電圧に接続される第１電源電圧端子となる。その一方で、レセプタクルＫＲＥ２において、端子ＴＡ１３、ＴＡ１４は、直流３４Ｖの電源電圧ＶＳＬ２に接続される第２電源電圧端子となる。また、レセプタクルＫＲＥ２において、端子ＴＡ１１、ＴＡ１２は接地電圧に接続される第１接地端子となり、端子ＴＡ２５、ＴＡ２６は接地電圧に接続される第２接地端子となり、端子ＴＡ２９、ＴＡ３０は接地電圧に接続される第３接地端子となる。そして、レセプタクルＫＲＥ２では、第２電源電圧端子に含まれる端子ＴＡ１３、ＴＡ１４と、第１電源電圧端子に含まれる端子ＴＡ１５～ＴＡ２４とが、第１接地端子に含まれる端子ＴＡ１１、ＴＡ１２と、第２接地端子に含まれる端子ＴＡ２５、ＴＡ２６との間に配置され、第１電源電圧端子に含まれる端子ＴＡ２７、ＴＡ２８が、第２接地端子に含まれる端子ＴＡ２５、ＴＡ２６と、第３接地端子に含まれる端子ＴＡ２９、ＴＡ３０との間に配置される。このような端子の配置により、ノイズの影響を受けにくい適切な基板構成が可能になる。特に、第２接地端子に含まれる端子ＴＡ２５、ＴＡ２６を、第２電源電圧端子に含まれる端子ＴＡ１３、ＴＡ１４および第１電源電圧端子に含まれる端子ＴＡ１５～ＴＡ２４と、第１電源電圧端子に含まれるＴＡ２７、ＴＡ２８との間に配置させることで、さらにノイズの影響を受けにくい適切な基板構成が可能になる。また、電源電圧を効率よく遮蔽して、さらにノイズの発生を防止する適切な基板構成が可能になる。加えて、直流３４Ｖの電源電圧ＶＳＬ２に接続される端子ＴＡ１３、ＴＡ１４は、表示制御部１２３のグラフィックスプロセッサといった特定のマイクロプロセッサに供給する電源電圧の生成に用いられる直流１２Ｖの電源電圧ＶＤＤ３に接続されるＴＡ２７、ＴＡ２８から離れて配置されるので、特定のマイクロプロセッサがノイズの影響を受けにくい適切な基板構成が可能になる。
【0083】
演出制御基板１２では、レセプタクルＫＲＥ２の端子ＴＡ１５～ＴＡ２０にて供給された電源電圧ＶＤＤ２から、分岐点ＤＢ１にて電源電圧ＶＤＬが分岐される。このような分岐点ＤＢ１にて電源電圧ＶＤＬが分岐された後に、フィルタ回路１３１ａにより電源電圧ＶＤＳを安定化する。電源電圧ＶＤＬは、例えば演出用ＬＥＤ６１に含まれる特定のＬＥＤといった、特定の電気部品を駆動するために用いられる直流１２Ｖの電源電圧である。電源電圧ＶＤＳは、増幅回路５２１に供給され、音声信号を出力するために用いられる直流１２Ｖの電源電圧である。このように、フィルタ回路１３１ａは、１の電源電圧ＶＤＤ２を、電源電圧ＶＤＬと電源電圧ＶＤＳとに分岐した後に、電源電圧ＶＤＳを安定化する。演出制御基板１２には、増幅回路５２１が設けられ、スピーカ８Ｌ、８Ｒに供給される音声信号を出力可能としてもよい。
【0084】
図１３（Ａ）は、電源電圧ＶＤＳを供給するための配線における配線長の関係を示している。演出制御基板１２において、電源電圧ＶＤＳを増幅回路５２１に供給するための電源ラインＬＤＳは、分岐点ＤＢ１からフィルタ回路１３１ａの入力部までの配線長ＬＬ１を有する配線と、フィルタ回路１３１ａの出力部から増幅回路５２１の入力部までの配線長ＬＬ２を有する配線とを、含んでいればよい。そして、配線長ＬＬ２は、配線長ＬＬ１よりも短くなるように、演出制御基板１２における配線や回路の配置が調整されていればよい。このように、フィルタ回路１３１ａから増幅回路５２１までの配線長ＬＬ２は、電源電圧ＶＤＳを分岐点ＤＢ１にて分岐させてからフィルタ回路１３１ａまでの配線長ＬＬ１よりも短くなる。なお、増幅回路５２１やフィルタ回路１３１ａは、演出制御基板１２に設置されるものに限定されず、音声制御基板１３に設置されてもよい。
【0085】
図１３（Ｂ）は、増幅回路５２１やフィルタ回路１３１ａを音声制御基板１３に設置した場合における電源電圧ＶＤＳの伝送経路を示している。電源基板９２では、変圧回路５０１、直流電圧生成回路５０２などを用いて、外部電源である商用電源から直流１２Ｖの電源電圧ＶＤＤ２が生成される。直流１２Ｖの電源電圧ＶＤＤ２は、電源基板配線用のレセプタクルＫＲＥ２において、端子ＴＡ１５～ＴＡ２０に供給される。演出制御基板１２では、レセプタクルＫＲＥ２の端子ＴＡ１５～ＴＡ２０にて供給された電源電圧ＶＤＤ２から、分岐点ＤＢ１にて電源電圧ＶＤＬが分岐された後、そのまま電源電圧ＶＤＳとして演出制御基板１２から出力され、音声基板配線用のレセプタクルＫＲＥ４に接続された音声制御基板配線を経由して、音声制御基板１３に供給されてもよい。例えば、電源基板配線用のレセプタクルＫＲＥ２において、電源電圧ＶＤＤ２の供給を受ける端子ＴＡ１５～ＴＡ２０は、電源ラインＬＤＳに接続され、電源ラインＬＤＳが音声制御基板配線用のレセプタクルＫＲＥ４における所定端子に接続されていればよい。演出制御基板１２において、直流１２Ｖの電源電圧ＶＤＳに対応する電源ラインＬＤＳにはフィルタ回路などの電圧を安定化する安定化回路が介在しなくてもよい。その一方で、音声制御基板１３では、直流１２Ｖの電源電圧ＶＤＳをフィルタ回路１３１ａに入力して、電圧を安定化する。こうして安定化された電源電圧ＶＤＳを増幅回路５２１に供給すればよい。
【0086】
音声制御基板１３には、音声制御用ＩＣ５２２、音声データＲＯＭ５２３などが設けられてもよい。音声制御用ＩＣ５２２は、演出制御基板１２の演出制御用ＣＰＵ１２０などから出力された指令（音番号データなど）に応じて、音声や効果音を生成するための信号処理を実行する。音声データＲＯＭ５２３は、音番号データに応じた制御データを記憶している。音番号データに応じた制御データは、所定期間（例えば飾り図柄の可変表示期間）における音声や効果音の出力態様を時系列的に示すデータの集まりである。なお、音声制御基板１３に設けられる各種の構成を、演出制御基板１２に設けられるように構成し、音声制御基板１３を備えないものであってもよい。
【0087】
音声制御用ＩＣ５２２などにより生成された音声信号を増幅して、スピーカ８Ｌ、８Ｒなどに出力可能な増幅回路５２１は、電源電圧に変動が生じると、出力される音声信号に歪みが生じるといった、音質に悪影響が及ぶおそれがある。そこで、直流１２Ｖの電源電圧ＶＤＳは、フィルタ回路１３１ａにより安定化した後に、増幅回路５２１に供給される。演出制御基板１２において、１の電源電圧ＶＤＤ２を、特定の電気部品を駆動するための電源電圧ＶＤＬと、増幅回路５２１に供給するための電源電圧ＶＤＳとに分岐した後に、フィルタ回路１３１ａを用いて安定化した電源電圧ＶＤＳを増幅回路５２１に供給する。このように、フィルタ回路１３１ａを用いて安定化した電源電圧ＶＤＳを増幅回路５２１に供給することで、増幅回路５２１を安定して動作させる適切な基板構成が可能になる。
【0088】
増幅回路５２１に供給するための電源電圧ＶＤＳに対応する電源ラインＬＤＳにおいて、フィルタ回路１３１ａから増幅回路５２１までの配線長ＬＬ２は、分岐点ＤＢ１にて電源電圧ＶＤＬが分岐されてからフィルタ回路１３１ａに入力するまでの配線長ＬＬ１よりも短くなる。このように、フィルタ回路１３１ａを用いて安定化した電源電圧ＶＤＳを増幅回路５２１に供給するまでの配線長を短くすることで、ノイズの影響を受けにくく、増幅回路５２１を安定して動作させる適切な基板構成が可能になる。
【0089】
演出制御基板１２では、レセプタクルＫＲＥ２の端子ＴＡ２１～ＴＡ２４にて供給された電源電圧ＶＣＣ２から、電源電圧ＶＣＬが分岐される。電源電圧ＶＣＬが分岐された後に、フィルタ回路１３１ｂにより電源電圧ＶＣＣを安定化する。電源電圧ＶＣＬは、例えば演出用モータ６０に含まれる特定のモータや演出用ＬＥＤ６１に含まれる特定のＬＥＤといった、特定の電気部品を駆動するために用いられる直流５Ｖの電源電圧である。電源電圧ＶＣＣは、例えば演出制御用ＣＰＵ１２０といった、所定の電気回路を駆動するために用いられる直流５Ｖの直流電源である。このように、フィルタ回路１３１ｂは、１の電源電圧ＶＣＣ２を、電源電圧ＶＣＬと電源電圧ＶＤＤとに分岐した後の電源電圧ＶＤＤを安定化する。
【0090】
演出制御基板１２では、レセプタクルＫＲＥ２の端子ＴＡ２７、ＴＡ２８にて供給された電源電圧ＶＤＤ３を、フィルタ回路１３１ｃにより安定化した後に、電源電圧ＶＤＣを供給可能に分岐させる。電源電圧ＶＤＣは、電源断の発生を監視するために用いられる直流１２Ｖの電源電圧である。また、電源電圧ＶＤＤ３は、フィルタ回路１３１ｃにより安定化した後に、降圧コンバータ回路１３２に入力される。降圧コンバータ回路１３２は、１入力２出力の直流電圧を変換する回路である。図１１に示す降圧コンバータ回路１３２は、直流１２Ｖの電源電圧ＶＤＤ３をフィルタ回路１３１ｃにより安定化した電圧が入力されて、直流１．０５Ｖの電源電圧と、直流３．３Ｖの電源電圧とに変換して出力する。降圧コンバータ回路１３２の出力部は、直流１．０５Ｖの電源電圧を供給する電源ラインＬ１０と、直流３．３Ｖの電源電圧を供給する電源ラインＬ３３とに接続されている。直流１．０５Ｖの電源電圧は、例えば表示制御部１２３に含まれるグラフィックスプロセッサといった、所定の電気回路を駆動するために用いられる。直流３．３Ｖの電源電圧は、例えばＲＯＭ１２１や表示制御部１２３に含まれる画像データメモリといった、所定の電気回路を駆動するために用いられる。直流３．３Ｖの電源電圧は、レギュレータ回路１３３にも入力される。レギュレータ回路１３３は、例えばＬＤＯ（Low Drop-Out）レギュレータなどのシリーズレギュレータといったリニア方式の安定化電源回路であればよく、直流３．３Ｖの電源電圧が入力されて、直流１．５Ｖの電源電圧に変換して出力する。レギュレータ回路１３３の出力部は、直流１．５Ｖの電源電圧を供給する電源ラインＬ１５に接続されている。直流１．５Ｖの電源電圧は、例えばＲＡＭ１２２といった、所定の電気回路を駆動するために用いられる。
【0091】
図１４は、フィルタ回路１３１ａ～１３１ｃの構成例を示している。図１４（Ａ）は、電源電圧ＶＤＳに対応するフィルタ回路１３１ａの構成例を示している。図１４（Ｂ）は、電源電圧ＶＣＣに対応するフィルタ回路１３１ｂの構成例を示している。図１４（Ｃ）は、電源電圧ＶＤＣに対応するフィルタ回路１３１ｃの構成例を示している。
【0092】
図１４（Ａ）に示すフィルタ回路１３１ａは、三端子コンデンサ８５ａ、バイパスコンデンサＣ１０、Ｃ１１、電解コンデンサＣ１を用いて構成されていればよい。バイパスコンデンサＣ１０、Ｃ１１は、電解コンデンサＣ１と比較して、高周波のノイズを防止するノイズ対策用の電気部品であり、デカップリングコンデンサともいう。電解コンデンサＣ１は、バイパスコンデンサＣ１０、Ｃ１１と比較して、低周波のノイズを防止するノイズ対策用の電気部品である。三端子コンデンサ８５ａの入力端子（ＩＮ）は、フィルタ回路１３１ａの入力部となり、直流１２Ｖの電源電圧ＶＤＤ２が供給される。三端子コンデンサ８５ａの出力端子（ＯＵＴ）は、フィルタ回路１３１ａの出力部となり、電圧が安定化された直流１２Ｖの電源電圧ＶＤＳを供給する。三端子コンデンサ８５ａの接地端子（ＧＮＤ）は、接地（グランドラインに接続）されている。三端子コンデンサ８５ａの出力端子と接地端子との間には、０．１μＦのバイパスコンデンサＣ１０、４７μＦのバイパスコンデンサＣ１１、１０００μＦの電解コンデンサＣ１が、接続されている。
【0093】
図１４（Ｂ）に示すフィルタ回路１３１ｂは、三端子コンデンサ８５ｂ、バイパスコンデンサＣ１２、Ｃ１３、電解コンデンサＣ２を用いて構成されていればよい。バイパスコンデンサＣ１２、Ｃ１３は、電解コンデンサＣ２と比較して、高周波のノイズを防止するノイズ対策用の電気部品である。電解コンデンサＣ２は、バイパスコンデンサＣ１２、Ｃ１３と比較して、低周波のノイズを防止するノイズ対策用の電気部品である。三端子コンデンサ８５ｂの入力端子（ＩＮ）は、フィルタ回路１３１ｂの入力部となり、直流５Ｖの電源電圧ＶＣＣ２が供給される。三端子コンデンサ８５ｂの出力端子（ＯＵＴ）は、フィルタ回路１３１ｂの出力部となり、電圧が安定化された直流５Ｖの電源電圧ＶＣＣを供給する。三端子コンデンサ８５ｂの接地端子（ＧＮＤ）は、接地（グランドラインに接続）されている。三端子コンデンサ８５ｂの出力端子と接地端子との間には、０．１μＦのバイパスコンデンサＣ１２、４７μＦのバイパスコンデンサＣ１３、１０００μＦの電解コンデンサＣ２が、接続されている。
【0094】
図１４（Ｃ）に示すフィルタ回路１３１ｃは、三端子コンデンサ８５ｃ、バイパスコンデンサＣ１４、電解コンデンサＣ３を用いて構成されていればよい。バイパスコンデンサＣ１４は、電解コンデンサＣ３と比較して、高周波のノイズを防止するノイズ対策用の電気部品である。電解コンデンサＣ３は、バイパスコンデンサＣ１４と比較して、低周波のノイズを防止するノイズ対策用の電気部品である。三端子コンデンサ８５ｃの入力端子（ＩＮ）は、フィルタ回路１３１ｃの入力部となり、直流１２Ｖの電源電圧ＶＤＤ３が供給される。三端子コンデンサ８５ｃの出力端子（ＯＵＴ）は、フィルタ回路１３１ｃの出力部となり、電圧が安定化された直流１２Ｖの電源電圧ＶＤＣを供給する。三端子コンデンサ８５ｃの接地端子（ＧＮＤ）は、接地（グランドラインに接続）されている。三端子コンデンサ８５ｃの出力端子と接地端子との間には、０．１μＦのバイパスコンデンサＣ１４、１０００μＦの電解コンデンサＣ３が、接続されている。
【0095】
フィルタ回路１３１ａ～１３１ｃは、各電源経路の電圧を安定化する安定化回路として機能する。例えばフィルタ回路１３１ａは、電源ラインＬＤＳにより供給される直流１２Ｖの電源電圧ＶＤＳを安定化する。フィルタ回路１３１ｂは、電源ラインＬＣＣにより供給される直流５Ｖの電源電圧ＶＣＣを安定化する。フィルタ回路１３１ｃは、電源ラインＬＤＣにより供給される直流１２Ｖの電源電圧を安定化する。演出制御基板１２には、フィルタ回路１３１ａ～１３１ｃの他にも、各種電源電圧におけるノイズの発生を防止するノイズ防止回路が設けられてもよい。
【0096】
図１５は、演出制御基板１２に設けられるノイズ防止回路の構成例を示している。図１５（Ａ）は、電源電圧ＶＤＬというＬＥＤ用ＤＣ１２Ｖ（直流１２Ｖ）に対応するノイズ防止回路１３５ａの構成例を示している。図１５（Ｂ）は、電源電圧ＶＣＬというＬＥＤ／モータ用ＤＣ５Ｖ（直流５Ｖ）に対応するノイズ防止回路１３５ｂの構成例を示している。図１５（Ｃ）は、電源電圧ＶＣＣというＩＣ用ＤＣ５Ｖ（直流５Ｖ）や直流３．３Ｖの電源電圧というＩＣ用ＤＣ３．３Ｖ（直流３．３Ｖ）に対応するノイズ防止回路１３５ｃの構成例を示している。
【0097】
図１５（Ａ）に示すノイズ防止回路１３５ａは、直列接続されたコンデンサＣ２０および抵抗Ｒ２０と、直列接続されたコンデンサＣ２１および抵抗Ｒ２１と、直列接続されたコンデンサＣ２２および抵抗Ｒ２２とを用いて構成されていればよい。これらの構成は、いずれも電源電圧ＶＤＬを供給する電源ラインＬＤＬと接地電圧を提供する接地端子（グランドライン）とに接続されていればよい。コンデンサＣ２０、Ｃ２１、Ｃ２２は、いずれも０．１μＦのバイパスコンデンサであればよい。抵抗Ｒ２０、Ｒ２１、Ｒ２２は、いずれも２２Ωの抵抗値を有するものであればよい。
【0098】
図１５（Ｂ）に示すノイズ防止回路１３５ｂは、直列接続されたコンデンサＣ２３および抵抗Ｒ２３と、直列接続されたコンデンサＣ２４および抵抗Ｒ２４とを用いて構成されていればよい。これらの構成は、いずれも電源電圧ＶＣＬを供給する電源ラインＬＣＬと接地電圧を提供する接地端子（グランドライン）とに接続されていればよい。コンデンサＣ２３、Ｃ２４は、いずれも０．１μＦのバイパスコンデンサであればよい。抵抗Ｒ２３、Ｒ２４は、いずれも２２Ωの抵抗値を有するものであればよい。
【0099】
図１５（Ｃ）に示すノイズ防止回路１３５ｃは、コンデンサＣ２５～Ｃ２８を用いて構成されていればよい。コンデンサＣ２５は、電源電圧ＶＣＣを供給する電源ラインＬＣＣと接地電圧を提供する接地端子（グランドライン）とに接続されていればよい。コンデンサＣ２６、Ｃ２７、Ｃ２８は、いずれも直流３．３Ｖの電源電圧を供給する電源ラインＬ３３と接地電圧を提供する接地端子（グランドライン）とに接続されていればよい。コンデンサＣ２５～Ｃ２８は、いずれも０．１μＦのバイパスコンデンサであればよい。
【0100】
図１５（Ａ）に示すノイズ防止回路１３５ａでは、コンデンサＣ２０、Ｃ２１、Ｃ２２に加え、抵抗Ｒ２０、Ｒ２１、Ｒ２２が用いられている。図１５（Ｂ）に示すノイズ防止回路１３５ｂでは、コンデンサＣ２３、Ｃ２４に加え、抵抗Ｒ２３、Ｒ２４が用いられている。その一方で、図１５（Ｃ）に示すノイズ防止回路１３５ｃでは、コンデンサＣ２５～Ｃ２８が用いられ、抵抗は用いられていない。このように、ノイズ防止回路１３５ａ、１３５ｂでは、ノイズ防止回路１３５ｃとは異なる回路素子として、抵抗Ｒ２０、Ｒ２１、Ｒ２２や、抵抗Ｒ２３、Ｒ２４が、用いられている。
【0101】
図１５（Ａ）に示すノイズ防止回路１３５ａにより安定化される電源電圧ＶＤＬは、例えば演出用ＬＥＤ６１に含まれる特定のＬＥＤといった、特定の電気部品を駆動するために用いられる。電源ラインＬＤＬは、例えば演出用ＬＥＤ６１に含まれる特定のＬＥＤといった、特定の電気部品を駆動するための電源電圧ＶＤＬを供給する。図１５（Ｂ）に示すノイズ防止回路１３５ｂにより安定化される電源電圧ＶＣＬは、例えば演出用モータ６０に含まれる特定のモータや演出用ＬＥＤ６１に含まれる特定のＬＥＤといった、特定の電気部品を駆動するために用いられる。電源ラインＬＣＬは、例えば演出用モータ６０に含まれる特定のモータや演出用ＬＥＤ６１に含まれる特定のＬＥＤといった、特定の電気部品を駆動するための電源電圧ＶＣＬを供給する。図１５（Ｃ）に示すノイズ防止回路１３５ｃにより安定化される電源電圧ＶＣＣと直流３．３Ｖの電源電圧は、例えば演出制御用ＣＰＵ１２０やＲＯＭ１２１あるいは表示制御部１２３に含まれる画像データメモリといった、特定の制御回路を含む電気回路を駆動するために用いられる。電源ラインＬＣＣは、例えば演出制御用ＣＰＵ１２０といった、特定の制御回路を含む電気回路を駆動するための電源電圧ＶＣＣを供給する。電源ラインＬ３３は、例えばＲＯＭ１２１あるいは表示制御部１２３の画像データメモリといった、特定の制御回路を含む電気回路を駆動するための直流３．３Ｖの電源電圧を供給する。このように、モータやＬＥＤなど特定の電気部品を駆動するための電源電圧に対応するノイズ防止回路１３５ａ、１３５ｂでは、ＣＰＵやＲＯＭなど特定の電気回路を駆動するための電源電圧に対応するノイズ防止回路１３５ｃとは異なる回路素子として、抵抗Ｒ２０、Ｒ２１、Ｒ２２や、抵抗Ｒ２３、Ｒ２４が、用いられている。
【0102】
演出用モータ６０に含まれる特定のモータや演出用ＬＥＤ６１に含まれる特定のＬＥＤのような電流駆動型の回路素子を用いた負荷回路では、負荷回路の過渡現象により過大な突入電流が発生して、電気部品が破損してしまうおそれがある。そこで、ノイズ防止回路１３５ａでは、コンデンサＣ２０に抵抗Ｒ２０を直列接続し、コンデンサＣ２１に抵抗Ｒ２１を直列接続し、コンデンサＣ２２に抵抗Ｒ２２を直列接続する。また、ノイズ防止回路１３５ｂでは、コンデンサＣ２３に抵抗Ｒ２３を直列接続し、コンデンサＣ２４に抵抗Ｒ２４を直列接続する。なお、電源電圧ＶＤＬが安定しているときには、コンデンサＣ２０、Ｃ２１、Ｃ２２が充電状態となり、抵抗Ｒ２０、Ｒ２１、Ｒ２２は非導通状態となるので、電力損失の発生を防止できる。電源電圧ＶＣＬが安定しているときには、コンデンサＣ２３、Ｃ２４が充電状態となり、抵抗Ｒ２３、Ｒ２４は非導通状態となるので、電力損失の発生を防止できる。その一方で、演出制御用ＣＰＵ１２０やＲＯＭ１２１あるいは表示制御部１２３の画像データメモリなどの半導体集積回路では、例えばＣＭＯＳ回路といった、電圧駆動型の回路素子が用いられ、入力インピーダンスが比較的に大きくなる。そのため、回路の過渡現象による突入電流は発生しにくい。そのため、ノイズ防止回路１３５ｃでは、コンデンサＣ２５～Ｃ２８を用いる一方で、抵抗を用いる必要はない。こうして、電源電圧を供給する対象となる回路や電気部品の特性に応じて異なる回路素子を用いたノイズ防止回路を構成することにより、基板容積の増大や製造コストの増加を防止しつつ、ノイズの発生を防止する適切な基板構成が可能になる。
【0103】
図１６は、電源電圧ＶＤＣを用いる電源監視回路１４０を示している。演出制御基板１２では、電源電圧ＶＤＣが電源断の発生を監視するために用いられる。電源監視回路１４０は、例えば停電監視リセットモジュールＩＣを用いて構成され、電源断信号を出力可能な電源監視手段を実現する回路である。例えば電源監視回路１４０は、電源電圧ＶＤＣが所定値（例えば１０Ｖ）を超えると、オフ状態（ハイレベル）の電源断信号を出力する。その一方で、電源電圧ＶＤＣが所定値以下になった期間が、予め定められた待機時間以上継続したときに、オン状態（ローレベル）の電源断信号を出力する。電源監視回路１４０から出力された電源断信号は、演出制御用ＣＰＵ１２０へと伝送される。
【0104】
電源断信号を出力するための監視対象となる電源電圧ＶＤＣは、直流１．０５Ｖの電源電圧や直流３．３Ｖの電源電圧、直流１．５Ｖの電源電圧を生成するために用いられる。直流１．０５Ｖの電源電圧は、例えば表示制御部１２３に含まれるグラフィックスプロセッサといった、所定の電気回路を駆動するために用いられる。直流３．３Ｖの電源電圧は、例えばＲＯＭ１２１や表示制御部１２３に含まれる画像データメモリといった、所定の電気回路を駆動するために用いられる。直流１．５Ｖの電源電圧は、例えばＲＡＭ１２２といった、所定の電気回路を駆動するために用いられる。こうした電気回路に供給される電源電圧の生成に用いられる電源電圧ＶＤＣを監視対象とすることにより、電気回路の動作状態が不安定となる以前に、電源断信号を出力する（オン状態にする）ことができるので、各種電気回路における誤動作を防止できる。
【0105】
演出制御基板１２では、レセプタクルＫＲＥ２の端子ＴＡ２７、ＴＡ２８にて供給された電源電圧ＶＤＤ３を、フィルタ回路１３１ｃにより安定化した後に、降圧コンバータ回路１３２に入力する。降圧コンバータ回路１３２は、入力電圧を用いて、直流１．０５Ｖの電源電圧と、直流１．０５Ｖよりも高い直流３．３Ｖの電源電圧とを生成する。直流３．３Ｖの電源電圧は、レギュレータ回路１３３に入力される。レギュレータ回路１３３は、入力電圧を用いて、直流１．５Ｖの電源電圧を生成する。直流１．５Ｖの電源電圧は、直流１．０５Ｖよりも高いが直流３．３Ｖよりも低い電源電圧となる。このように、降圧コンバータ回路１３２およびレギュレータ回路１３３を用いて、直流１．０５Ｖの電源電圧と、直流１．０５Ｖよりも高い直流１．５Ｖの電源電圧と、直流１．５Ｖよりも高い直流３．３Ｖの電源電圧とを生成することができ、降圧コンバータ回路１３２は、直流１．０５Ｖの電源電圧と、直流３．３Ｖの電源電圧とを出力する一方で、レギュレータ回路１３３は、直流１．５Ｖの電源電圧を出力する。
【0106】
電源電圧ＶＤＤ３を、フィルタ回路１３１ｃにより安定化した後に、分岐させた直流１２Ｖの電源電圧ＶＤＣは、電源断の発生を監視する電源監視回路１４０に供給される。したがって、降圧コンバータ回路１３２の入力電圧は、直流１２Ｖの電源電圧ＶＤＣと共通であり、降圧コンバータ回路１３２の入力電圧が電源監視回路１４０の監視対象になる。なお、電源電圧ＶＤＣを分岐させた後において、降圧コンバータ回路１３２の入力側に、所定容量（例えば４７μＦ）のバイパスコンデンサが接続されてもよい。
【0107】
降圧コンバータ回路１３２およびレギュレータ回路１３３を用いて生成される電源電圧のうち、電圧値が最も小さい低電圧となる直流１．０５Ｖの電源電圧は、例えば表示制御部１２３のグラフィックスプロセッサといった、特定のマイクロプロセッサに供給される。なお、直流１．０５Ｖの電源電圧は、表示制御部１２３のグラフィックスプロセッサに供給されるものに限定されず、例えば演出制御用ＣＰＵ１２０その他に任意のマイクロプロセッサに供給されてもよい。
【0108】
降圧コンバータ回路１３２およびレギュレータ回路１３３を用いて生成される電源電圧のうち、電圧値が最も大きく高電圧となる直流３．３Ｖの電源電圧は、例えばＲＯＭ１２１や表示制御部１２３の画像データメモリなどに供給される。ＲＯＭ１２１は、直流１．５Ｖの電源電圧により駆動する電気部品よりも先に起動可能であればよい。
【0109】
降圧コンバータ回路１３２およびレギュレータ回路１３３を用いて生成される電源電圧のうち、直流１．０５Ｖよりも高く直流３．３Ｖよりは低い直流１．５Ｖの電源電圧は、例えばＲＡＭ１２２に供給される。ＲＡＭ１２２は、例えばＤＤＲ（Double Data Rate）方式で記憶や読出が可能な一時記憶メモリであり、ＳＩＭＭ（Single In-line Memory Module）やＤＩＭＭ（Dual In-line Memory Module）といった、メモリモジュールとして機能する基板を構成する。このようなＲＡＭ１２２を構成する基板は、演出制御基板１２に着脱自在に接続可能な別基板として構成されてもよい。この場合、直流１．５Ｖの電源電圧は、演出制御基板１２とは異なる基板に供給されることになる。
【0110】
降圧コンバータ回路１３２およびレギュレータ回路１３３に代えて、１入力３出力の降圧コンバータ回路を用いた場合には、特別な専用回路が必要になり、製造コストが増加するおそれがある。また、単一の回路における発熱量が増大して、電気回路が破損してしまうおそれがある。そこで、降圧コンバータ回路１３２では、フィルタ回路１３１ｃにより安定化した電源電圧ＶＤＤ３（電源電圧ＶＤＣでも同様）が入力されて、直流１．０５Ｖの電源電圧と、直流３．３Ｖの電源電圧とを出力する。レギュレータ回路１３３では、直流３．３Ｖの電源電圧が入力されて、直流１．５Ｖの電源電圧を出力する。これにより、製造コストの増加を防止するとともに、電気回路での発熱を分散する適切な基板構成が可能になる。
【0111】
降圧コンバータ回路１３２に供給される電圧と同一または略同一の電源電圧ＶＤＣは、電源監視回路１４０に供給され、電源断の発生が監視される。こうして、降圧コンバータ回路１３２およびレギュレータ回路１３３による各種電源電圧の生成に用いられる電源電圧ＶＤＣを、電源監視回路１４０の監視対象とするので、例えば表示制御部１２３のグラフィックスプロセッサといった、パチンコ遊技機１における演出を実行するために重要な電気回路の動作状態が不安定となる以前に、電源断の発生を検出する適切な基板構成が可能になる。
【0112】
降圧コンバータ回路１３２から出力された直流１．０５Ｖの電源電圧は、例えば表示制御部１２３のグラフィックスプロセッサといった、特定のマイクロプロセッサに供給される。降圧コンバータ回路１３２から直流１．０５Ｖの電源電圧を出力させることで、電源断が発生した場合に、レギュレータ回路１３３から出力させた構成よりも長時間が経過するまで直流１．０５Ｖの電源電圧を維持することができる。これにより、電源断が発生した場合に、例えば表示制御部１２３のグラフィックスプロセッサといった、パチンコ遊技機１における演出を実行するために重要な電気回路の動作を可能な限り継続させる適切な基板構成が可能になる。
【0113】
降圧コンバータ回路１３２から出力された直流３．３Ｖの電源電圧は、例えばＲＯＭ１２１に供給され、レギュレータ回路１３３から出力される直流１．５Ｖの電源電圧により駆動するＲＡＭ１２２などの電気部品よりも先に起動可能となる。これにより、電源投入された場合に、例えば演出制御用ＣＰＵ１２０によりＲＯＭ１２１の記憶データを即座に読出できる適切な基板構成が可能になる。
【0114】
レギュレータ回路１３３から出力された直流１．５Ｖの電源電圧は、例えばＲＡＭ１２２といった、演出制御基板１２とは異なる基板として構成されたものに供給されてもよい。このように、演出制御基板１２とは異なる基板に供給される直流１．５Ｖの電源電圧を、降圧コンバータ回路１３２とは異なるレギュレータ回路１３３から出力させることで、製造コストの増加を防止するとともに、電気回路での発熱を分散する適切な基板構成が可能になる。
【0115】
（特徴部３０ＡＫに関する説明）
図１７は、本実施形態の特徴部３０ＡＫに関し、主基板１１における一方の基板面（表面）にて、ＣＰＵ１０３とＲＡＭ１０２とを接続する配線のパターンが形成された部分の構成例を示している。主基板１１では、例えばＲＡＭ１０２とＣＰＵ１０３といった、複数の電気部品を複数の信号配線により接続するために、複数の信号配線を構成する配線のパターンが形成されている。ＣＰＵ１０３は、パチンコ遊技機１における遊技の制御に関して、所定の処理を実行可能に構成された電気部品であり、ＲＡＭ１０２はＣＰＵ１０３による処理の実行に関する情報を記憶可能に構成された電気部品である。
図１７は、本実施形態の特徴部３０ＡＫに関し、主基板１１における一方の基板面（表面）にて、ＣＰＵ１０３とＲＡＭ１０２とを接続する配線のパターンが形成された部分の構成例を示している。主基板１１では、例えばＲＡＭ１０２とＣＰＵ１０３といった、複数の電気部品を複数の信号配線により接続するために、複数の信号配線を構成する配線のパターンが形成されている。ＣＰＵ１０３は、パチンコ遊技機１における遊技の制御に関して、所定の処理を実行可能に構成された電気部品であり、ＲＡＭ１０２はＣＰＵ１０３による処理の実行に関する情報を記憶可能に構成された電気部品である。
【0116】
複数の信号配線を構成する配線のパターンに対し、それらの周囲あるいは信号配線間における領域にて、１または複数のグランド導体が配置されている。グランド導体は、基準グランドや特性インピーダンス調整用グランドとして機能し、グランド電圧に維持される。図１７に示す構成例では、複数のグランド導体として、複数の信号配線の周囲における領域にグランド導体３０ＡＫ１０Ｇおよびグランド導体３０ＡＫ１１Ｇが配置され、複数の信号配線間における領域にグランド導体３０ＡＫ２０Ｇが配置されている。このように、複数の信号配線を構成する配線のパターンが設けられていない空白領域となる空域部分には、１または複数のグランド導体が設けられていてもよい。これにより、複数の信号配線から放射される電磁波ノイズや信号配線間での電磁波ノイズによる電磁妨害を、防止あるいは抑制できる。
【0117】
なお、複数の信号配線の周囲および信号配線間における双方の領域に複数のグランド導体が配置されるものに限定されず、複数の信号配線の周囲または信号配線間における一方の領域にのみグランド導体が配置されるものであってもよい。あるいは、このようなグランド導体が配置されないものであってもよい。
【0118】
図１８は、図１７に示した複数の信号配線を構成する配線のパターンについて、より詳細に説明するための領域や区間を示している。図１８に示す領域３０ＡＫ０１Ｒは、複数の信号配線がＣＰＵ１０３に接続される側の端部における領域である。図１８に示す領域３０ＡＫ１０Ｒは、複数の信号配線がいずれも直線形状または略直線形状で互いに平行または略平行な第１形状となる領域であり、図１８に示す領域３０ＡＫ１１Ｒと領域３０ＡＫ１２Ｒは、少なくとも一部の信号配線が直線形状および略直線形状とは異なる形状で他の信号配線と平行および略平行ではない第２形状となる領域である。図１８に示す区間３０ＡＫ０ＳＣでは、複数の信号配線のうち一部の信号配線が最短または略最短の距離で接続する短距離パターンと短距離パターンに含まれない信号配線が短距離パターンよりも長い距離で接続する長距離パターンとが配置されている。
【0119】
図１９は、図１８に示された領域３０ＡＫ０１Ｒの拡大図である。図１９に示す領域３０ＡＫ０１Ｒにおいて、複数の信号配線を構成する配線のパターンは、パターン３０ＡＫ１０Ｄ～３０ＡＫ１３Ｄと、パターン３０ＡＫ１０ＣＫと、パターン３０ＡＫ１０ＣＳと、パターン３０ＡＫ１０ＲＳと、パターン３０ＡＫ１０Ａ～３０ＡＫ１４Ａとを含んでいる。
【0120】
図２０は、図１９に示された配線のパターンに対応して、信号種類、信号同期の有無、蛇行形状の有無についての設定例を示している。図２０に示す信号種類は、各配線のパターンが構成する信号配線で伝送される電気信号の内容（用途）を示している。図２０に示す信号同期は、他の信号配線で伝送される電気信号に対する同期の有無を示している。図２０に示す蛇行形状は、ＲＡＭ１０２とＣＰＵ１０３との間を接続する各配線のパターンについて、直線形状および略直線形状とは異なる蛇行形状となる部分が設けられているか否かを示している。蛇行形状は、ミアンダ形状やジグザグ形状、あるいは折返し形状とも称され、所定区間における信号配線の延設方向に対し、信号配線が繰り返し折り曲げられることにより、例えば延設方向に直交あるいは略直交する方向に折返し往復する形状であればよい。
【0121】
図２０に示す設定例において、配線のパターン３０ＡＫ１０Ｄ～３０ＡＫ１３Ｄは、いずれもデータ信号を伝送するための信号配線を構成する。各信号配線で伝送されるデータ信号は、例えばクロック信号および他の信号配線で伝送されるデータ信号といった、他の信号配線で伝送される信号と同期して伝送される。配線のパターン３０ＡＫ１０ＣＫは、クロック信号を伝送するための信号配線を構成する。クロック信号は、例えばデータ信号やアドレス信号、チップセレクト信号といった、他の信号配線で伝送される信号と同期して伝送される。配線のパターン３０ＡＫ１０ＣＳは、チップセレクト信号を伝送するための信号配線を構成する。チップセレクト信号は、例えばクロック信号といった、他の信号配線で伝送される信号と同期して伝送される。配線のパターン３０ＡＫ１０ＲＳは、リセット信号を伝送するための信号配線を構成する。リセット信号は、他の信号配線で伝送される信号とは同期しない非同期で伝送される。配線のパターン３０ＡＫ１０Ａ～３０ＡＫ１４Ａは、いずれもアドレス信号を伝送するための信号配線を構成する。各信号配線で伝送されるアドレス信号は、例えばクロック信号および他の信号配線で伝送されるアドレス信号といった、他の信号配線で伝送される信号と同期して伝送される。
【0122】
他の信号配線で伝送される信号と同期して伝送されるデータ信号、クロック信号、チップセレクト信号、アドレス信号のうちデータ信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０Ｄ～３０ＡＫ１３Ｄには、蛇行形状がない配線のパターン３０ＡＫ１０Ｄが含まれている。配線のパターン３０ＡＫ１０Ｄが構成する信号配線で伝送されるデータ信号とは異なるデータ信号、クロック信号、チップセレクト信号、アドレス信号を伝送するための信号配線を構成する配線のパターンは、少なくとも一部分が直線形状および略直線形状とは異なる形状としての蛇行形状となっている。
【0123】
配線のパターン３０ＡＫ１０Ｄが構成するデータ信号を伝送するための信号配線は、他のデータ信号、クロック信号、チップセレクト信号、アドレス信号を伝送するための信号配線に比べて、ＲＡＭ１０２とＣＰＵ１０３における接続端子間の距離が長くなっている。そこで、配線のパターン３０ＡＫ１０Ｄが構成する信号配線で伝送されるデータ信号とは異なるデータ信号、クロック信号、チップセレクト信号、アドレス信号を伝送するための信号配線を構成する配線のパターンは、少なくとも一部分が蛇行形状となることにより、各信号配線の配線長が同一または略同一となる。その一方で、配線のパターン３０ＡＫ１０Ｄには蛇行形状を設ける必要がない。
【0124】
このように、同期信号を伝送するための信号配線のうち複数の電気部品における接続端子間の距離が他の接続端子間の距離と比べて長くなる信号配線は、例えば蛇行形状となる配線部分といった、直線形状および略直線形状とは異なる形状となる配線部分を含まないように、配線のパターンが形成されていればよい。逆にいうと、直線形状または略直線形状などの形状となる一方で蛇行形状のような直線形状および略直線形状とは異なる形状を含まない配線のパターンが構成する信号配線は、蛇行形状のような直線形状および略直線形状とは異なる形状を含む配線のパターンが構成する信号配線と比較して、複数の電気部品における接続端子間の距離が長い。あるいは、同期信号を伝送するための信号配線のうち複数の電気部品における接続端子間の距離が他の接続端子間の距離と比べて長くなる信号配線は、例えば蛇行形状となる配線部分といった、他の信号配線と平行および略平行な形状とは異なる形状となる配線部分を含まないように、配線のパターンが形成されていればよい。逆にいうと、他の信号配線と平行または略平行な形状となる一方で蛇行形状のような平行および略平行な形状とは異なる形状を含まない配線のパターンが構成する信号配線は、蛇行形状のような他の信号配線と平行および略平行な形状とは異なる形状を含む配線のパターンが構成する信号配線と比較して、複数の電気部品における接続端子間の距離が長い。これにより、各信号配線の配線長を同一または略同一とし、複数の信号配線で伝送される信号の遅延時間差（スキュー）が発生することを、防止あるいは抑制できる。複数の信号配線で伝送される信号の遅延時間差を減少させることにより、複数の信号配線で伝送される信号の信頼性を向上させることができる。
【0125】
配線のパターン３０ＡＫ１０ＲＳには、蛇行形状が設けられていない。配線のパターン３０ＡＫ１０ＲＳは、非同期信号であるリセット信号を伝送するための信号配線を構成する。リセット信号などの非同期信号を伝送する場合には、他の信号配線で伝送される信号との遅延時間差を考慮する必要がない。そこで、リセット信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０ＲＳのように、非同期信号が伝送される信号配線を構成する配線のパターンには蛇行形状を設けない。配線のパターンに蛇行形状を設けないようにすれば、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。
【0126】
蛇行形状を設けない配線のパターンとして、グランド電圧に維持されるダミー配線を構成する配線のパターンが配置されてもよい。例えば配線のパターン３０ＡＫ１０ＲＳが構成する信号配線では、リセット信号が伝送されることに代えて、グランド電圧に維持されてもよい。配線のパターン３０ＡＫ１０ＲＳは、データ信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０Ｄ～３０ＡＫ１３Ｄ、クロック信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０ＣＫ、チップセレクト信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０ＣＳで構成される一群のパターンと、アドレス信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０Ａ～３０ＡＫ１４Ａで構成される一群のパターンとの間に配置されている。配線のパターン３０ＡＫ１０ＲＳのような他の信号配線間に配置される信号配線をグランド電圧に維持されるダミー配線とすることにより、複数の信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。蛇行形状を設けない配線のパターンとしては、グランド電圧に維持されるダミー配線に代えて、あるいはグランド電圧に維持されるダミー配線とともに、電源電圧に維持される配線のパターンが配置されてもよい。例えば配線のパターン３０ＡＫ１０ＲＳが構成する信号配線では、リセット信号が伝送されることに代えて、電源電圧に維持されてもよい。なお、電源電圧に維持される配線のパターンは、他の信号配線を構成する配線のパターンと近接して配置すると、それぞれの信号配線どうしの電磁結合などにより、電磁波ノイズが発生するおそれがある。そこで、電源電圧に維持される配線のパターンを配置する場合には、グランド電圧に維持される配線のパターンを配置する場合と比較して、信号配線からの距離が長くなるように、各配線のパターンが形成されてもよい。これにより、信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。
【0127】
図２１は、図１８に示された領域３０ＡＫ１０Ｒの拡大図である。領域３０ＡＫ１０Ｒには、配線のパターン３０ＡＫ１０ＣＫ、３０ＡＫ１０ＣＳ、３０ＡＫ１０ＲＳ、３０ＡＫ１０Ａ～１４Ａが形成されている。これらの配線のパターンは、領域３０ＡＫ１０Ｒにおいて、複数の信号配線がいずれも直線形状または略直線形状で互いに平行または略平行な形状となるように形成されている。このように、領域３０ＡＫ１０Ｒでは、複数の信号配線を構成する配線のパターンがいずれも直線形状または略直線形状となるように形成され、複数の信号配線が互いに平行または略平行な形状となるように配線のパターンが形成されている。
【0128】
図２２は、図１８に示された領域３０ＡＫ１１Ｒの拡大図である。領域３０ＡＫ１１Ｒには、領域３０ＡＫ１０Ｒと同じく、配線のパターン３０ＡＫ１０ＣＫ、３０ＡＫ１０ＣＳ、３０ＡＫ１０ＲＳ、３０ＡＫ１０Ａ～１４Ａが形成されている。これらの配線のパターンは、領域３０ＡＫ１１Ｒにおいて、少なくとも１の信号配線が直線形状または略直線形状となるように形成されている一方で、他の信号配線が直線形状および略直線形状とは異なる形状となるように形成されている。図２２に示す領域３０ＡＫ１１Ｒにおいて、例えばクロック信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０ＣＫ、チップセレクト信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０ＣＳは、複数の折り曲げ部を含むものの、いずれも直線形状または略直線形状となるように形成されている。また、図２２に示す領域３０ＡＫ１１Ｒにおいて、リセット信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０ＲＳは、折り曲げ部を含まない直線形状または略直線形状となるように形成されている。これに対し、図２２に示す領域３０ＡＫ１１Ｒにおいて、アドレス信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０Ａ～３０ＡＫ１４Ａは、複数の折り曲げ部により蛇行形状が形成され、直線形状および略直線形状とは異なる形状となるように形成されている。
【0129】
蛇行形状が形成される部分では、例えば複数の折り曲げ部を介することにより、信号配線が本来の延設方向に対して直交する方向へと屈曲されていればよい。各折り曲げ部では、信号配線が直角よりも大きい角度（鈍角）をなすように折り曲げられることにより、信号配線の延設方向が変更された配線のパターンが形成されていればよい。この場合に、各折り曲げ部における折り曲げ量は、直角よりも小さい角度となるように、信号配線が折り曲げられる。蛇行形状が形成される部分では、第１延設方向と、この第１延設方向に対して直交または略直交する第２延設方向とに、信号配線を延設可能とし、第１延設方向の信号配線を構成する配線のパターンと、第２延設方向の信号配線を構成する配線のパターンとの間には、複数の折り曲げ部が設けられていればよい。このように、信号配線の折り曲げ量が所定角度よりも小さい角度となる複数の折り曲げ部を介して信号配線の延設方向が変更される。折り曲げ量を小さくすることにより、折り曲げ部における配線のパターン幅が大きく変化してしまうことを抑制し、伝送路の特性インピーダンスが急変することを防止して、複数の信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。
【0130】
各信号配線では、折り曲げ部の位置が他の信号配線における折り曲げ部の位置から所定長より長い距離となるように、複数の折り曲げ部が配置されていればよい。所定長は、例えば２ｍｍ～５ｍｍの範囲に含まれる一定長といった、基板設計上の観点から予め定められた長さであればよい。信号配線の折り曲げ部では、特性インピーダンスの変化などにより、電磁波ノイズが発生しやすくなる。複数の信号配線に含まれる１の信号配線を構成する配線のパターンが形成する折り曲げ部は、複数の信号配線に含まれる他の信号配線を構成する配線のパターンが形成する折り曲げ部と接近して配置されると、各信号配線で伝送される信号が電磁波ノイズの影響を受けやすくなるおそれがある。そこで、複数の信号配線に含まれる１の信号配線を構成する配線のパターンが形成する折り曲げ部と、複数の信号配線に含まれる他の信号配線を構成する配線のパターンが形成する折り曲げ部とが、所定長より長い距離となるように間隔をあけて配置することにより、複数の信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。
【0131】
また、領域３０ＡＫ１１Ｒでは、少なくとも１の信号配線が平行および略平行とは異なる形状となるように形成されている。図２２に示す領域３０ＡＫ１１Ｒにおいて、例えばクロック信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０ＣＫと、チップセレクト信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０ＣＳは、いずれも複数の折り曲げ部を介しながら、全体として互いの信号配線が平行または略平行な形状となるように形成されている。これに対し、図２２に示す領域３０ＡＫ１１Ｒにおいて、アドレス信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０Ａ～３０ＡＫ１４Ａは、複数の折り曲げ部により蛇行形状が形成されているので、全体として互いの信号配線が平行または略平行とは異なる形状となるように形成されている。
【0132】
図２２に示す領域３０ＡＫ１１Ｒでは、複数の信号配線のうち少なくとも１の信号配線が、平行および略平行な形状とは異なる蛇行形状などの形状となっている。この領域３０ＡＫ１１Ｒにおいて、信号配線を構成する配線のパターンに近接するスペース領域３０ＡＫ０ＳＰには、少なくとも信号配線と同一の基板上で導体が設けられていない。スペース領域３０ＡＫ０ＳＰは、例えばアドレス信号を伝送するための信号配線を構成する配線のパターン３０ＡＫ１０Ａ～３０ＡＫ１４Ａのうち領域３０ＡＫ１１Ｒにて蛇行形状が設けられた配線のパターン３０ＡＫ１０Ａ～３０ＡＫ１３Ａに近接している。スペース領域３０ＡＫ０ＳＰには導体が設けられていないことにより、複数の信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。蛇行形状となる配線のパターンに近接する領域に導体が設けられている場合には、信号配線から電磁波が放射される可能性があり、信号配線と導体との電磁結合などにより、電磁波ノイズが発生するおそれがある。そこで、例えばスペース領域３０ＡＫ０ＳＰのように、蛇行形状が設けられた配線のパターンに近接する領域には導体が設けられないことで、複数の信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。
【0133】
図２３は、多層配線基板として形成された主基板１１の構成例を示す断面図である。図２３に示す主基板１１は、合成樹脂を重ねて形成された多層構造を有し、各層の表面または内層には様々な配線のパターンを形成可能とされている。このような多層構造を有する主基板１１に形成された配線のパターンを介して、例えばＲＡＭ１０２とＣＰＵ１０３といった、複数の電子部品が電気的に接続される。図２３に示す主基板１１の多層構造は、表面層３０ＡＫ１Ｓと、グランド層３０ＡＫ１Ｌと、電源層３０ＡＫ２Ｌと、配線層３０ＡＫ３Ｌと、電源層３０ＡＫ４Ｌと、裏面層３０ＡＫ２Ｓとを含んでいる。
【0134】
主基板１１における一方の基板面となる表面には、表面層３０ＡＫ１Ｓが設けられ、信号配線を構成する配線のパターン３０ＡＫ１０Ｐおよびパターン３０ＡＫ１１Ｐが形成されている。主基板１１における他方の基板面となる裏面には、裏面層３０ＡＫ２Ｓが設けられ、信号配線を構成する配線のパターン３０ＡＫ２０Ｐが形成されている。主基板１１の表面層３０ＡＫ１Ｓに形成された配線のパターン３０ＡＫ１０Ｐは、主基板１１の表面層３０ＡＫ１Ｓおよび裏面層３０ＡＫ２Ｓを貫通するスルーホール３０ＡＫ１Ｈを介して、裏面層３０ＡＫ２Ｓに形成された配線のパターン３０ＡＫ２０Ｐと電気的に接続されている。主基板１１の表面層３０ＡＫ１Ｓに形成された配線のパターン３０ＡＫ１１Ｐは、主基板１１の表面層３０ＡＫ１Ｓおよび裏面層３０ＡＫ２Ｓを貫通するスルーホール３０ＡＫ２Ｈを介して、裏面層３０ＡＫ２Ｓに形成された配線のパターン３０ＡＫ２０Ｐと電気的に接続されている。このように、主基板１１には、一方の基板面となる表面に設けられた表面層３０ＡＫ１Ｓにおいて信号配線を構成する配線のパターン３０ＡＫ１０Ｐおよびパターン３０ＡＫ１１Ｐと、他方の基板面となる裏面に設けられた裏面層３０ＡＫ２Ｓにおいて信号配線を構成する配線のパターン３０ＡＫ２０Ｐとを、電気的に接続可能なスルーホール３０ＡＫ１Ｈおよびスルーホール３０ＡＫ２Ｈが設けられている。
【0135】
図２３に示すＲＡＭ１０２とＣＰＵ１０３を接続する複数の信号配線に含まれる各信号配線の配線長は、表面層３０ＡＫ１Ｓに形成された配線のパターン３０ＡＫ１０Ｐおよびパターン３０ＡＫ１１Ｐと、裏面層３０ＡＫ２Ｓに形成された配線のパターン３０ＡＫ２０Ｐとが構成する信号配線の配線長だけでなく、スルーホール３０ＡＫ１Ｈおよびスルーホール３０ＡＫ２Ｈの長さを含めて、同一または略同一となる。図２３に示す多層構造を有する主基板１１において、スルーホール３０ＡＫ１Ｈおよびスルーホール３０ＡＫ２Ｈの長さを含めて、各信号配線の配線長を同一または略同一とし、複数の信号配線で伝送される信号の遅延時間差が発生することを、防止あるいは抑制できる。主基板１１のような多層配線基板において複数の信号配線で伝送される信号の遅延時間差を減少させることにより、複数の信号配線で伝送される信号の信頼性を向上させることができる。
【0136】
図２３に示す多層構造を有する主基板１１において、表面層３０ＡＫ１Ｓに隣接する導体層として、グランド層３０ＡＫ１Ｌが設けられている。グランド層３０ＡＫ１Ｌには、１または複数のグランド導体が配置され、グランド導体はグランド電圧に維持される。表面層３０ＡＫ１Ｓにおいて信号配線を構成する配線のパターン３０ＡＫ１０Ｐおよびパターン３０ＡＫ１１Ｐは、少なくともいずれか一方のパターンにおいて、蛇行形状といった、直線形状および略直線形状とは異なる形状で複数の信号配線が平行および略平行な形状とは異なる形状となる領域を含むように形成されていればよい。このような表面層３０ＡＫ１Ｓに隣接する導体層としてのグランド層３０ＡＫ１Ｌでは、信号の伝送が行われない。配線のパターン３０ＡＫ１０Ｐおよびパターン３０ＡＫ１１Ｐが形成された表面層３０ＡＫ１Ｓに隣接する導体層で信号の伝送が行われないので、配線のパターン３０ＡＫ１０Ｐおよびパターン３０ＡＫ１１Ｐが構成する複数の信号配線で伝送される信号が電磁波ノイズの影響を受けにくくなり、他の信号配線に電磁波ノイズの影響が及ぶことも、防止あるいは抑制できる。
【0137】
図２３に示す多層構造を有する主基板１１の裏面層３０ＡＫ２Ｓにおいて信号配線を構成する配線のパターン３０ＡＫ２０Ｐが、蛇行形状といった、直線形状および略直線形状とは異なる形状で複数の信号配線が平行および略平行な形状とは異なる形状となる領域を含むように形成されてもよい。このような裏面層３０ＡＫ２Ｓに隣接する導体層としての電源層３０ＡＫ４Ｌでは、信号の伝送が行われない。電源層３０ＡＫ４Ｌには、１または複数の電源導体が配置され、電源導体は電源電圧に維持される。配線のパターン３０ＡＫ２０Ｐが形成された裏面層３０ＡＫ２Ｓに隣接する導体層で信号の伝送が行われないので、配線のパターン３０ＡＫ２０Ｐが構成する複数の信号配線で伝送される信号が電磁波ノイズの影響を受けにくくなり、他の信号配線に電磁波ノイズの影響が及ぶことも、防止あるいは抑制できる。主基板１１のような多層配線基板において複数の信号配線が設けられる層に隣接する導体層では信号の伝送が行われないないことにより、複数の信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。
【0138】
図２３に示す多層構造を有する主基板１１の配線層３０ＡＫ３Ｌにおいて信号配線を構成する配線のパターンが、蛇行形状といった、直線形状および略直線形状とは異なる形状で複数の信号配線が平行および略平行な形状とは異なる形状となる領域を含むように形成されてもよい。このような配線層３０ＡＫ３Ｌに隣接する導体層としての電源層３０ＡＫ２Ｌや電源層３０ＡＫ４Ｌでは、信号の伝送が行われない。主基板１１のような多層配線基板において複数の信号配線が設けられる配線層３０ＡＫ３Ｌに隣接する導体層では信号の伝送が行われないことにより、複数の信号配線での電磁波ノイズによる電磁妨害の防止あるいは抑制が図られる。ただし、多層配線基板に設けられた内層の導体層である配線層３０ＡＫ３Ｌにおいて信号配線を構成する配線のパターンが蛇行形状などの形状となる領域を含むように形成された場合には、信号配線の断線などによる障害が発生した場合に、配線層３０ＡＫ３Ｌにおける信号配線の状態を基板の外部から確認することが困難になるおそれがある。これに対し、主基板１１の表面層３０ＡＫ１Ｓや裏面層３０ＡＫ２Ｓといった、主基板１１が備える一方の基板面や他方の基板面において信号配線を構成する配線のパターンが蛇行形状などの形状となる領域を含むように形成された場合には、信号配線の断線などによる障害が発生した場合に、表面層３０ＡＫ１Ｓや裏面層３０ＡＫ２Ｓにおける信号配線の状態を基板の外部から確認しやすい適切な基板構成が可能になる。
【0139】
主基板１１の表面層３０ＡＫ１Ｓおよび裏面層３０ＡＫ２Ｓを貫通するスルーホールは、図２３に示すスルーホール３０ＡＫ１Ｈおよびスルーホール３０ＡＫ２Ｈに限定されず、より多くのスルーホールが設けられ、複数の信号配線における各信号配線の配線長を同一または略同一にするために用いられてもよい。複数の信号配線を構成する配線のパターンのうちには、スルーホール３０ＡＫ１Ｈおよびスルーホール３０ＡＫ２Ｈのようなスルーホールを介することなく、例えば主基板１１の表面層３０ＡＫ１Ｓのみに信号配線が配置されるように形成されたパターンが含まれてもよい。配線のパターン３０ＡＫ１０Ｄが構成するデータ信号を伝送するための信号配線といった、複数の電気部品における接続端子間の距離が他の接続端子間の距離と比べて長くなる信号配線は、スルーホール３０ＡＫ１Ｈおよびスルーホール３０ＡＫ２Ｈのようなスルーホールを介することなく、主基板１１の表面層３０ＡＫ１Ｓのみに信号配線が配置されてもよい。逆にいうと、表面層３０ＡＫ１Ｓなど１の導体層にてスルーホールを介することなく形成された配線のパターンが構成する信号配線は、表面層３０ＡＫ１Ｓおよび裏面層３０ＡＫ２Ｓなど複数の導体層にてスルーホールを介して電気的に接続可能となるように形成された配線のパターンが構成する信号配線と比較して、複数の電気部品における接続端子間の距離が長い。
【0140】
複数の信号配線が隣接して設けられる場合には、図２２に示したスペース領域３０ＡＫ０ＳＰのように、小さな空白領域が形成される。この空白領域にスルーホールを設け、例えばグランド層３０ＡＫ１Ｌといった他の導体層と電気的に接続されるように、銅などの導電材料が埋設されたスルーホール電極を有する構成とすることも考えられる。空白領域にスルーホール電極のような導体が設けられる構成では、例えば空白領域における電界分布を安定させるために、多数のスルーホール電極が配置される場合もある。この場合には、主基板１１の表面層３０ＡＫ１Ｓのみでなく、裏面層３０ＡＫ２Ｓにも、例えばバンプといった、スルーホール電極に対応する構造物が配置され、基板上における配線パターンの設計が制約されるという不都合が生じるおそれがある。また、多層配線基板に設けられた内層の導体層であるグランド層３０ＡＫ１Ｌや電源層３０ＡＫ２Ｌ、３０ＡＫ４Ｌなどでは、スルーホール電極が設けられる場合に、そのスルーホール電極の周囲では導体層のパターンを除去することになり、グランド層３０ＡＫ１Ｌや電源層３０ＡＫ２Ｌ、３０ＡＫ４Ｌなど内層の導体層におけるパターンが分断され、導体層におけるパターンの設計が困難になるという不都合が生じるおそれがある。さらに、スルーホール電極に代えて、例えばダミーパッドのような導体が空白領域に設けられ、他の導体層とは接続されないような構成では、この導体が外部からの電磁波ノイズによる影響を受けたり、この導体が複数の信号配線に電磁波ノイズの影響を及ぼしたりして、電磁妨害などの悪影響を与える不都合が生じるおそれがある。これに対し、信号配線を構成する配線のパターンに近接するスペース領域３０ＡＫ０ＳＰには、導体が設けられないことにより、これらの不都合が生じることを、防止あるいは抑制できる。
【0141】
その他、図２２に示したスペース領域３０ＡＫ０ＳＰのように、複数の信号配線が隣接して設けられる場合に形成される空白領域には、例えば基板固定用のネジ穴といった、基板の構成材料とは異なる材料が用いられる構造物が設けられないようにしてもよい。基板固定用のネジ穴が設けられた場合には、ネジ止めにより基板を固定した場合に、ネジの構成材料が外部からの電磁波ノイズによる影響を受け、他の信号配線にも電磁妨害などの悪影響を与える不都合が生じるおそれがある。また、基板に含まれる絶縁層とは誘電率が異なる合成樹脂や誘電材料を用いた構造物、あるいは基板に含まれる導体層とは電気伝導率が異なる合成樹脂や金属材料を用いた構造物が、複数の信号配線に近接した空白領域に設けられた場合には、これらの構造物が外部からの電磁波ノイズによる影響を受けたり、これらの構造物が複数の信号配線に電磁波ノイズの影響を及ぼしたりして、電磁妨害などの悪影響を与える不都合が生じるおそれがある。これに対し、信号配線を構成する配線のパターンに近接するスペース領域３０ＡＫ０ＳＰなどの空白領域には、基板の構成材料とは異なる材料を用いた構造物が設けられないことにより、これらの不都合が生じることを、防止あるいは抑制できる。
【0142】
図１８に示す区間３０ＡＫ０ＳＣでは、データ信号を伝送するための複数の信号配線を形成する配線のパターン３０ＡＫ１０Ｄ～３０ＡＫ１３Ｄのうち１のパターン３０ＡＫ１３Ｄが、蛇行形状といった、直線形状および略直線形状とは異なる形状で他の信号配線と平行および略平行な形状とは異なる形状となる信号配線の部分を含むように形成されている。これに対し、少なくともパターン３０ＡＫ１０Ｄおよびパターン３０ＡＫ１１Ｄは、区間３０ＡＫ０ＳＣにて、蛇行形状を含むことなく、直線形状または略直線形状で互いの信号配線が平行または略平行な形状となるように形成されている。したがって、パターン３０ＡＫ１０Ｄおよびパターン３０ＡＫ１１Ｄは、信号配線が区間３０ＡＫ０ＳＣを最短または略最短で接続するパターンとなる。これに対し、パターン３０ＡＫ１２Ｄおよびパターン３０ＡＫ１３Ｄは、信号配線が区間３０ＡＫ０ＳＣをパターン３０ＡＫ１０Ｄおよびパターン３０ＡＫ１１Ｄよりも長い距離で接続するパターンとなる。
【0143】
区間３０ＡＫ０ＳＣにて、パターン３０ＡＫ１３Ｄが構成する信号配線が蛇行形状などの直線形状および略直線形状とは異なる形状となっている部分では、他のパターン３０ＡＫ１０Ｄ～パターン３０ＡＫ１２Ｄが構成する信号配線は直線形状または略直線形状となるように形成されている。このように、複数の信号配線を構成する配線のパターンのうち１の配線のパターンにより構成される信号配線が蛇行形状などの直線形状および略直線形状とは異なる形状となっている部分では、他の配線のパターンにより構成される信号配線が直線形状または略直線形状となるように形成されてもよい。１の配線のパターンにより構成される信号配線が蛇行形状などの直線形状および略直線形状とは異なる形状となる部分は、他の配線のパターンにより構成される信号配線が直線形状または略直線形状となる部分と重複しないように形成されてもよい。蛇行形状などの直線形状および略直線形状とは異なる形状となる部分が、複数の信号配線について重複しないように配線のパターンが形成されることにより、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。
【0144】
図２４は、複数の信号配線が蛇行形状となる部分が重複しない配線のパターンについて、他の形成例を示している。図２４に示す領域３０ＡＫ２０Ｒでも、複数の信号配線を構成する配線のパターンのうち１の配線パターンにより構成される信号配線が蛇行形状となっている部分では、他の配線のパターンにより構成される信号配線が直線形状または略直線形状となるように形成されている。そして、第１配線のパターンにより構成される第１信号配線が蛇行形状となる部分である第１蛇行部が終了すると、第１配線のパターンとは異なる第２配線のパターンにより構成される第２信号配線が蛇行形状となる部分である第２蛇行部が開始されるように、複数の信号配線を構成する配線のパターンが形成されている。第１蛇行部では、第１信号配線以外の信号配線を構成する配線のパターンとして、第２信号配線を構成する第２配線のパターンを含めた配線のパターンは、各パターンにより構成される信号配線が平行または略平行な形状となるように形成されていればよい。第２蛇行部では、第２信号配線以外の信号配線を構成する配線のパターンとして、第１信号配線を構成する第１配線のパターンを含めた配線のパターンは、各パターンにより構成される信号配線が平行または略平行な形状となるように形成されていればよい。第１蛇行部が終了してから第２蛇行部が開始されるので、第１蛇行部は第２蛇行部と重複しないように配置されている。これにより、多数の信号配線について蛇行形状などの直線形状および略直線形状とは異なる形状となる部分を設けた場合でも、配線のパターンを配置する基板面積の増大が可及的に抑制されて、基板の小型化を図ることができる。
【0145】
複数の信号配線が蛇行形状となる部分が重複しない配線のパターンは、各信号配線の配線長が同一または略同一となるように形成される。こうした複数の信号配線を構成する配線のパターンのうち第１配線のパターンにより構成される第１信号配線は、第２配線のパターンにより構成される第２信号配線が直線形状または略直線形状となる第２直線部に対応して蛇行形状となる第１蛇行部を含む。また、複数の信号配線を構成する配線パターンのうち第２配線のパターンにより構成される第２信号配線は、第１配線のパターンにより構成される第１信号配線が直線形状または略直線形状となる第１直線部に対応して蛇行形状となる第２蛇行部を含む。このように第１蛇行部や第２蛇行部などが含まれることにより、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。
【0146】
あるいは、第１配線のパターンにより構成される第１信号配線が蛇行形状となる第１蛇行部は、第２配線のパターンにより構成される第２信号配線が蛇行形状となる第２蛇行部と異なる方向に信号配線を蛇行させてもよい。このように信号配線を蛇行させることにより、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。
【0147】
あるいは、複数の信号配線が蛇行形状となる配線のパターンは、信号配線の配線幅が狭い第１配線のパターンと、信号配線の配線幅が広い第２配線のパターンとを含んでいてもよい。このように配線のパターンが形成されることにより、例えば複数の信号配線で伝送される信号の種類などに応じて、適切な伝送路特性を有する信号配線が構成され、複数の信号配線で伝送される信号の信頼性を向上させることができる。
【0148】
あるいは、複数の信号配線のうち一部または全部の信号配線が、例えば蛇行形状といった、直線形状および略直線形状とは異なる形状であるとともに、互いに平行または略平行な形状となるように、配線のパターンが形成される平行蛇行部を設けてもよい。平行蛇行部を設けることにより、配線のパターンを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。
【0149】
あるいは、複数の信号配線のうち一部または全部の信号配線が、例えば蛇行形状といった、直線形状および略直線形状とは異なる形状となる非直線部にて、１の信号配線と他の信号配線とに接続された電気部品が実装されるように、配線のパターンが形成されてもよい。このように電気部品を実装することにより、配線のパターンや電気部品などを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。
【0150】
あるいは、複数の信号配線のうち一部または全部の信号配線が、例えば蛇行形状といった、直線形状および略直線形状とは異なる形状となる非直線部を含む場合に、非直線部とは異なる形状となる部分にて各信号配線が電気部品と接続されるように、配線のパターンが形成されてもよい。このように電気部品と接続されることにより、配線のパターンや電気部品などを配置する基板面積の増大が抑制されて、基板の小型化を図ることができる。
【0151】
複数の信号配線のうち少なくとも１の信号配線が直線形状および略直線形状とは異なる形状となるように形成された配線のパターン、あるいは少なくとも１の信号配線が他の信号配線と平行および略平行な形状とは異なる形状となるように形成された配線のパターンは、各信号配線の配線長が同一または略同一となるように形成される。こうした複数の信号配線を構成する配線のパターンのうち第１配線のパターンにより構成される第１信号配線は、第２配線のパターンにより構成される第２信号配線が直線形状および略直線形状とは異なる形状となる部分に対応して、あるいは第２信号配線が第１信号配線と平行および略平行な形状とは異なる形状となる部分に対応して、直線形状または略直線形状となればよい。そして、第２信号配線が直線形状および略直線形状とは異なる形状となる部分、あるいは第２信号配線が第１信号配線と平行および略平行な形状とは異なる形状となる部分には、テストポイントとなる特定導体部を設けてもよい。テストポイントは、信号配線や電気部品による電気的な接続状態を検査するためのプローブを当接可能に構成された特定導体部であればよい。このようにテストポイントを設けることにより、配線のパターンを適切に配置するとともに、各種の構造物を適切に配置して、基板面積の増大が抑制され、基板の小型化を図ることができる。
【0152】
あるいは、テストポイントなどの特定導体部は、はんだ、または銅箔といった、金属材料を用いて形成され、信号配線の配線幅よりも大きい形状を有していればよい。このようにテストポイントなどが形成されることにより、配線のパターンを適切に配置するとともに、各種の構造物を適切に配置して、基板面積の増大が抑制され、基板の小型化を図ることができる。
【0153】
あるいは、テストポイントなどの特定導体部は、多層配線基板に設けられたスルーホールにより、多層配線基板に含まれる複数の層のうち複数の信号配線およびテストポイントが設けられる層とは異なる導体層と、電気的に接続されてもよい。このようにテストポイントなどが形成されることにより、配線のパターンを適切に配置するとともに、各種の構造物を適切に配置して、基板面積の増大が抑制され、基板の小型化を図ることができる。
【0154】
例えば表面側の基板面といった、一方の基板面にて、複数の信号配線のうち少なくとも１の信号配線が直線形状および略直線形状とは異なる形状に形成された配線のパターン、あるいは少なくとも１の信号配線が他の信号配線と平行および略平行な形状とは異なる形状となるように形成された配線のパターンは、各信号配線の配線長が同一または略同一となるように形成される。こうした複数の信号配線を構成する配線のパターンのうち第１配線のパターンにより構成される第１信号配線は、第２配線のパターンにより構成される第２信号配線が直線形状および略直線形状とは異なる形状となる部分に対応して、あるいは第２信号配線が第１信号配線と平行および略平行な形状とは異なる形状となる部分に対応して、直線形状または略直線形状となればよい。そして、例えば裏面側の基板面といった、配線のパターンが形成された一方の基板面とは異なる他方の基板面に、テストポイントとなる特定導体部を設けてもよい。このようにテストポイントを設けることにより、配線のパターンを適切に配置するとともに、各種の構造物を適切に配置して、基板面積の増大が抑制され、基板の小型化を図ることができる。
【0155】
（変形および応用に関する説明）
この発明は上記の実施の形態に限定されず、様々な変形および応用が可能である。例えばパチンコ遊技機１は、上記実施の形態で示した全ての技術的特徴を備えるものでなくてもよく、従来技術における少なくとも１つの課題を解決できるように、上記実施の形態で説明した一部の構成を備えたものであってもよい。例えば上記実施の形態で示した特徴のうちで、適切な基板構成を可能にする少なくとも１の特徴を備えたものであればよい。
この発明は上記の実施の形態に限定されず、様々な変形および応用が可能である。例えばパチンコ遊技機１は、上記実施の形態で示した全ての技術的特徴を備えるものでなくてもよく、従来技術における少なくとも１つの課題を解決できるように、上記実施の形態で説明した一部の構成を備えたものであってもよい。例えば上記実施の形態で示した特徴のうちで、適切な基板構成を可能にする少なくとも１の特徴を備えたものであればよい。
【0156】
上記実施の形態では、複数の電気部品を電気的に接続する複数の信号配線のうち少なくとも１の信号配線が、直線形状および略直線形状とは異なる形状であって、他の信号配線と平行および略平行な形状とは異なる形状として、蛇行形状、ミアンダ形状、ジグザグ形状、折返し形状と称される形状となる部分を含むものとして説明した。これに対し、直線形状および略直線形状とは異なる形状や、他の信号配線と平行および略平行な形状とは異なる形状は、湾曲形状あるいは渦巻き形状といった、蛇行形状とは異なり信号配線の配線長を延長可能あるいは調整可能な任意の形状であればよい。複数の電気部品を電気的に接続する複数の信号配線のうち少なくとも１の信号配線について、その配線長を延長可能な形状となる部分を含むことにより、複数の信号配線に含まれる各信号配線の配線長を同一または略同一とし、複数の信号配線で伝送される信号の遅延時間差を防止あるいは抑制できればよい。
【0157】
複数の信号配線により電気的に接続される複数の電気部品は、主基板１１に搭載されたＲＡＭ１０２およびＣＰＵ１０３に限定されず、パチンコ遊技機１などの遊技機が備える任意の電気部品であればよい。例えば複数の電気部品として、演出制御基板１２に搭載された演出制御用ＣＰＵ１２０およびＲＡＭ１２２が、複数の信号配線により電気的に接続され、複数の信号配線のうち少なくとも１の信号配線が、直線形状および略直線形状とは異なる形状であって、他の信号配線と平行および略平行な形状とは異なる形状となるように、配線のパターンが形成されてもよい。この場合に、演出制御用ＣＰＵ１２０は、パチンコ遊技機１における演出の制御に関して、所定の処理を実行可能に構成された電気部品であり、ＲＡＭ１２２は演出制御用ＣＰＵ１２０による処理の実行に関する情報を記憶可能に構成された電気部品である。あるいは、上記実施の形態におけるＲＡＭ１０２に代えてＲＯＭ１０１といった、ＣＰＵ１０３による処理の実行に関する情報を記憶可能な電気部品であってもよい。あるいは、演出制御用ＣＰＵ１２０に代えて表示制御部１２３が備えるグラフィックスプロセッサといった、演出制御用ＣＰＵ１２０とは異なる演出に関する処理を実行可能な電気部品であってもよい。さらに、ＲＡＭ１２２に代えてＲＯＭ１２１といった、演出制御用ＣＰＵ１２０による処理の実行に関する情報を記憶可能な電気部品であってもよい。また、ＲＡＭ１２２に代えて画像データメモリといった、演出制御用ＣＰＵ１２０あるいは表示制御部１２３のグラフィックスプロセッサによる処理の実行に関する情報を記憶可能な電気部品であってもよい。
【0158】
演出制御基板１２は、上記実施の形態における主基板１１と同様に、多層配線基板として構成されてもよい。上記実施の形態における複数の信号配線は、例えば演出制御基板１２に搭載された演出制御用ＣＰＵ１２０および表示制御部１２３が備えるグラフィックスプロセッサといった、複数の処理装置が電気的に接続されるように、配線のパターンが形成されたものであってもよい。あるいは、複数の信号配線は、表示制御部１２３が備えるグラフィックスプロセッサと、映像信号用の入出力ポートといった、複数の電気部品が電気的に接続されるように、配線のパターンが形成されたものであってもよい。このような複数の電気部品が接続される複数の信号配線には、例えばフィルタ回路やバッファ回路といった、複数の電気部品とは異なる任意の電気回路が介在するように、配線のパターンが形成されたものであってもよい。複数の信号配線では、例えば画像表示装置５におけるＲ（赤）、Ｇ（緑）、Ｂ（青）の表示色について、それぞれのレベル（ＲＧＢ値）を示すデジタル映像信号が、パラレル信号方式で伝送されてもよい。あるいは、複数の信号配線では、遊技の制御や演出の制御に関する信号が、例えばＬＶＤＳ（Low Voltage Differential Signal）方式といったパラレル信号方式で伝送されてもよい。これらのパラレル信号方式では、複数の信号配線において同期した信号伝送が要求されることがある。そこで、上記実施の形態のように、蛇行形状などの形状となる部分が設けられるように配線のパターンを形成することにより、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となり、複数の信号配線で伝送される信号の遅延時間差を減少させることができる。
【0159】
なお、パラレル信号方式で伝送される信号に限定されず、例えば画像表示装置５に供給される映像信号や、スピーカ８Ｌ、８Ｒ、遊技効果ランプ９、演出用モータ６０および演出用ＬＥＤ６１といった演出用の電気部品に供給される制御信号が、シリアル信号方式で伝送される場合に、クロック信号を伝送するための信号配線と、データ信号を伝送するための信号配線とが、上記実施の形態における複数の信号配線に含まれてもよい。さらに、映像信号や制御信号がシリアル信号方式で伝送される場合に、差動信号伝送方式により信号を伝送するための信号配線が、上記実施の形態における複数の信号配線に含まれてもよい。
【0160】
例えば配線のパターン３０ＡＫ１０Ｄが構成する信号配線のように、複数の電気部品における接続端子間の距離が他の信号配線よりも長い信号配線についても、直線形状および略直線形状とは異なる形状であり、他の信号配線と平行および略平行な形状とは異なる形状となる部分が含まれるように、配線のパターンが形成されてもよい。複数の電気部品における接続端子間の距離が他の信号配線よりも短い信号配線であっても、基板上における配線パターンの設計によっては、配線長が他の信号配線よりも長くなることがある。このような場合に、複数の信号配線のうち蛇行形状などの形状となる部分が含まれる信号配線と、そのような部分が含まれない信号配線との選択は、基板上における配線パターンの設計に応じて任意に変更されてもよい。
【0161】
レセプタクルＫＲＥ１は、演出制御基板１２の基板上にて表面実装されるものに限定されず、例えば主基板１１の基板上といった、任意の基板上にて表面実装されるものであればよい。各種の電源電圧は、演出制御基板１２に供給されるものに限定されず、例えば主基板１１あるいは払出制御基板といった、任意の制御基板に供給されるものであってもよい。各種の電気回路や電気部品も、演出制御基板１２に配置されるものに限定されず、例えば主基板１１あるいは払出制御基板といった、任意の制御基板に配置されるものであってもよい。
【0162】
この発明は、パチンコ遊技機１に限らずスロットマシンなどにも適用できる。スロットマシンは、例えば複数種類の識別情報となる図柄の可変表示といった所定の遊技を行い、その遊技結果に基づいて所定の遊技価値を付与可能となる任意の遊技機であり、より具体的に、１ゲームに対して所定の賭数（メダル枚数またはクレジット数）を設定することによりゲームが開始可能になるとともに、各々が識別可能な複数種類の識別情報（図柄）を可変表示する可変表示装置（例えば複数のリールなど）の表示結果が導出表示されることにより１ゲームが終了し、その表示結果に応じて入賞（例えばチェリー入賞、スイカ入賞、ベル入賞、リプレイ入賞、ＢＢ入賞、ＲＢ入賞など）が発生可能とされた遊技機である。このようなスロットマシンにおいて、遊技制御を行うための遊技制御用マイクロコンピュータを含めたハードウェア資源と、所定の処理を行うソフトウェアとが協働することにより、上記実施の形態で示されたパチンコ遊技機１が有する特徴の全部または一部を備えるように構成されていればよい。
【0163】
その他にも、遊技機の装置構成や各種の動作などは、この発明の趣旨を逸脱しない範囲で、任意に変更および修正が可能である。加えて、この発明の遊技機は、入賞の発生に基づいて所定数の遊技媒体を景品として払い出す払出式遊技機に限定されるものではなく、遊技媒体を封入し入賞の発生に基づいて得点を付与する封入式遊技機にも適用することができる。スロットマシンは、遊技用価値としてメダル並びにクレジットを用いて賭数が設定されるものに限定されず、遊技用価値として遊技球を用いて賭数を設定するスロットマシンや、遊技用価値としてクレジットのみを使用して賭数を設定する完全クレジット式のスロットマシンであってもよい。
【0164】
（課題解決手段および効果に関する説明）
以上説明したように、本願に係るパチンコ遊技機１などの遊技機では、レセプタクルＫＲＥ１のような配線接続装置において、信号端子となる端子ＴＡ０２の両側を挟む位置で、一対の接地端子となる端子ＴＡ０１、ＴＡ０３が演出制御基板１２の基板上に表面実装されることにより、適切な基板構成が可能になる。
以上説明したように、本願に係るパチンコ遊技機１などの遊技機では、レセプタクルＫＲＥ１のような配線接続装置において、信号端子となる端子ＴＡ０２の両側を挟む位置で、一対の接地端子となる端子ＴＡ０１、ＴＡ０３が演出制御基板１２の基板上に表面実装されることにより、適切な基板構成が可能になる。
【0165】
端子ＴＡ０１、ＴＡ０３がダミーパッドＤＰ１、ＤＰ２に接合され、端子ＴＡ０１～ＴＡ０３の先端部が基板ケース８００のカバー部材８０２に被覆されることにより、適切な基板構成が可能になる。
【0166】
レセプタクルＫＲＥ１には、ダミーパッドＤＰ３、ＤＰ４に接合される固定用金具ＳＳ０１、ＳＳ０２が側面ＰＬ２の側に設けられることにより、適切な基板構成が可能になる。
【0167】
開口領域８３６ａにおける内周壁面８３６ｂとレセプタクルＫＲＥ１との間隔は、部品収容部８０２ａに近い側の開口幅Ｗ２が遠い側の開口幅Ｗ１よりも広く形成されることにより、適切な基板構成が可能になる。
【0168】
レセプタクルＫＲＥ１の端子ＴＡ０１～ＴＡ０３は、それぞれ開口領域８３６ａにて基板ケース８００のカバー部材８０２により被覆されず露出する露出部と基板ケース８００のカバー部材８０２により被覆されて露出しない被覆部とが形成されることにより、適切な基板構成が可能になる。
【0169】
レセプタクルＫＲＥ１の端子ＴＡ０１～ＴＡ０３が表面実装された実装位置は開口周縁部８４０により被覆され、開口周縁部８４０と演出制御基板１２の基板面とが実装位置に近接するスペースＳＰ１を形成することにより、適切な基板構成が可能になる。
【0170】
あるいは、演出制御基板１２では直流３４Ｖの電源電圧ＶＳＬ２がそのまま電源電圧ＶＳＬとして出力され、ドライバ基板１９にてフィルタ回路５１１に入力して電圧を安定化することにより、適切な基板構成が可能になる。
【0171】
直流３４Ｖの電源電圧ＶＳＬを供給する電源ラインＬＳＬにはフィルタ回路が介在しないことにより、適切な基板構成が可能になる。
【0172】
レセプタクルＫＲＥ２において、フィルタ回路１３１ａ～１３１ｃのいずれかに接続される端子ＴＡ１５～ＴＡ２４、ＴＡ２７、ＴＡ２８の端子数が、フィルタ回路に接続されない端子ＴＡ１３、ＴＡ１４の端子数よりも多くなることにより、適切な基板構成が可能になる。
【0173】
フィルタ回路１３１ａ～１３１ｃのいずれかに接続される端子ＴＡ１５～ＴＡ２４、ＴＡ２７、ＴＡ２８は複数種類の電源電圧を供給可能であり、演出制御基板１２ではフィルタ回路に接続されない端子ＴＡ１３、ＴＡ１４は一種類の電源電圧を供給可能であり、端子ＴＡ１３、ＴＡ１４は端子ＴＡ１５～ＴＡ２４などよりも外側に配置されていることにより、適切な基板構成が可能になる。
【0174】
電源電圧端子である端子ＴＡ１３～ＴＡ２４、ＴＡ２７、ＴＡ２８は、接地端子である端子ＴＡ１１、ＴＡ１２と、接地端子である端子ＴＡ２９、ＴＡ３０との間に配置されていることにより、適切な基板構成が可能になる。
【0175】
レセプタクルＫＲＥ２では、第２電源電圧端子に含まれる端子ＴＡ１３、ＴＡ１４と、第１電源電圧端子に含まれる端子ＴＡ１５～ＴＡ２４とが、第１接地端子に含まれる端子ＴＡ１１、ＴＡ１２と、第２接地端子に含まれる端子ＴＡ２５、ＴＡ２６との間に配置され、第１電源電圧端子に含まれる端子ＴＡ２７、ＴＡ２８が、第２接地端子に含まれる端子ＴＡ２５、ＴＡ２６と、第３接地端子に含まれる端子ＴＡ２９、ＴＡ３０との間に配置されることにより、適切な基板構成が可能になる。
【0176】
あるいは、演出制御基板１２において、１の電源電圧ＶＤＤ２を、特定の電気部品を駆動するための電源電圧ＶＤＬと、増幅回路５２１に供給するための電源電圧ＶＤＳとに分岐した後に、フィルタ回路１３１ａを用いて安定化した電源電圧ＶＤＳを増幅回路５２１に供給することにより、適切な基板構成が可能になる。
【0177】
フィルタ回路１３１ａから増幅回路５２１までの配線長ＬＬ２を、分岐点ＤＢ１にて電源電圧ＶＤＬが分岐されてからフィルタ回路１３１ａに入力するまでの配線長ＬＬ１よりも短くすることにより、適切な基板構成が可能になる。
【0178】
あるいは、ノイズ防止回路１３５ａ、１３５ｂでは、ノイズ防止回路１３５ｃとは異なる回路素子である抵抗を用いることにより、適切な基板構成が可能になる。
【0179】
ノイズ防止回路１３５ａ、１３５ｂはモータやＬＥＤなど特定の電気部品を駆動するための電源電圧に対応して設けられ、ノイズ防止回路１３５ｃはＣＰＵやＲＯＭなど特定の電気回路を駆動するための電源電圧に対応して設けられることにより、適切な基板構成が可能になる。
【0180】
あるいは、降圧コンバータ回路１３２では、フィルタ回路１３１ｃにより安定化した電源電圧ＶＤＤ３が入力されて、直流１．０５Ｖの電源電圧と、直流３．３Ｖの電源電圧とを出力し、レギュレータ回路１３３では、直流３．３Ｖの電源電圧が入力されて、直流１．５Ｖの電源電圧を出力することにより、適切な基板構成が可能になる。
【0181】
降圧コンバータ回路１３２に供給される電圧と同一または略同一の電源電圧ＶＤＣは、電源監視回路１４０に供給されることにより、適切な基板構成が可能になる。
【0182】
降圧コンバータ回路１３２から出力された直流１．０５Ｖの電源電圧は、例えば表示制御部１２３のグラフィックスプロセッサといった、特定のマイクロプロセッサに供給されることにより、適切な基板構成が可能になる。
【0183】
降圧コンバータ回路１３２から出力された直流３．３Ｖの電源電圧は、例えばＲＯＭ１２１に供給され、レギュレータ回路１３３から出力される直流１．５Ｖの電源電圧により駆動するＲＡＭ１２２などの電気部品よりも先に起動可能となることにより、適切な基板構成が可能である。
【0184】
レギュレータ回路１３３から出力された直流１．５Ｖの電源電圧は、例えばＲＡＭ１２２といった、演出制御基板１２とは異なる基板として構成されたものに供給されることにより、適切な基板構成が可能になる。
【0185】
（特徴部３０ＡＫの課題解決手段および効果に関する説明）
例えばパチンコ遊技機１など、遊技が可能な遊技機であって、例えば図１７に示すように、複数の信号配線を構成するパターンが形成され、複数の信号配線によりＲＡＭ１０２やＣＰＵ１０３などの複数の電気部品が接続された主基板１１などの基板を備え、パターンは、例えば領域３０ＡＫ１０Ｒなど、複数の信号配線が平行または略平行な第１形状となる平行配線部と、例えば領域３０ＡＫ１１Ｒなど、複数の信号配線のうち少なくとも１の信号配線が、他の信号配線と平行ではない第２形状となる特定配線部とを含み、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となる。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な基板構成が可能になる。
例えばパチンコ遊技機１など、遊技が可能な遊技機であって、例えば図１７に示すように、複数の信号配線を構成するパターンが形成され、複数の信号配線によりＲＡＭ１０２やＣＰＵ１０３などの複数の電気部品が接続された主基板１１などの基板を備え、パターンは、例えば領域３０ＡＫ１０Ｒなど、複数の信号配線が平行または略平行な第１形状となる平行配線部と、例えば領域３０ＡＫ１１Ｒなど、複数の信号配線のうち少なくとも１の信号配線が、他の信号配線と平行ではない第２形状となる特定配線部とを含み、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となる。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な基板構成が可能になる。
【0186】
例えば配線のパターン３０ＡＫ１０Ｄが構成する信号配線など、第２形状を含まない信号配線は、複数の電気部品における接続端子間の距離が、例えば配線のパターン３０ＡＫ１１Ｄ～３０ＡＫ１３Ｄが構成する信号配線など、第２形状を含む信号配線よりも長くてもよい。これにより、配線のパターンを配置する基板面積の増大が抑制されて、基板を小型化するために適切な基板構成が可能になる。
【0187】
例えばスペース領域３０ＡＫ０ＳＰなど、第２形状となる信号配線に近接する所定領域には、導体が設けられていなくてもよい。これにより、複数の信号配線での電磁波ノイズによる電磁妨害が防止あるいは抑制される適切な基板構成が可能になる。
【0188】
基板には、例えばスルーホール３０ＡＫ１Ｈ、３０ＡＫ２Ｈなど、基板の一面に設けられた信号配線と基板の他面に設けられた信号配線とを電気的に接続可能なスルーホールが設けられ、複数の信号配線に含まれる各信号配線の配線長は、スルーホールにより接続された信号配線について、スルーホールの長さを含めて同一または略同一となってもよい。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な基板構成が可能になる。
【0189】
基板は、例えば表面層３０ＡＫ１Ｓ、グランド層３０ＡＫ１Ｌ、電源層３０ＡＫ２Ｌ、配線層３０ＡＫ３Ｌ、電源層３０ＡＫ４Ｌ、裏面層３０ＡＫ２Ｓなど、複数の層を含み、複数の層のうち第２形状となる信号配線が設けられる層に隣接するグランド層３０ＡＫ１Ｌなどの導体層では、信号の伝送が行われなくてもよい。これにより、複数の信号配線での電磁波ノイズによる電磁妨害が防止あるいは抑制される適切な基板構成が可能になる。
【0190】
複数の電気部品として、例えばＣＰＵ１０３など、所定の処理を実行可能な処理手段と、例えばＲＡＭ１０２など、処理の実行に関する情報を記憶可能な記憶手段とが接続されてもよい。これにより、複数の電気部品として処理手段や記憶手段に接続された複数の信号配線で伝送される信号の遅延時間差を減少させる適切な基板構成が可能になる。
【0191】
あるいは、例えばパチンコ遊技機１など、遊技が可能な遊技機であって、例えば図１７に示すように、複数の信号配線を構成するパターンが形成され、複数の信号配線によりＲＡＭ１０２やＣＰＵ１０３などの複数の電気部品が接続された主基板１１などの基板を備え、パターンは、例えば領域３０ＡＫ１０Ｒなど、複数の信号配線が平行または略平行な第１形状となる平行配線部と、例えば領域３０ＡＫ１１Ｒなど、複数の信号配線が第１形状とは異なる第２形状となる特定配線部とを含み、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となってもよい。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な基板構成が可能になる。
【0192】
あるいは、例えばパチンコ遊技機１など、遊技が可能な遊技機であって、例えば図１７に示すように、複数の信号配線を構成するパターンが形成され、複数の信号配線によりＲＡＭ１０２やＣＰＵ１０３などの複数の電気部品が接続された主基板１１などの基板を備え、パターンは、例えば配線のパターン３０ＡＫ１０Ｄなど、複数の信号配線のうち少なくとも１の信号配線が、直線形状または略直線形状を含む第１形状となる第１パターンと、例えば配線のパターン３０ＡＫ１１Ｄ～３０ＡＫ１３Ｄなど、複数の信号配線のうち第１パターンに含まれない他の信号配線が、第１形状とは異なる第２形状となる第２パターンとを含み、第１パターンおよび第２パターンは、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となってもよい。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な基板構成が可能になる。
【0193】
あるいは、例えばパチンコ遊技機１など、遊技が可能な遊技機であって、例えば図１７に示すように、複数の信号配線を構成するパターンが形成され、複数の信号配線によりＲＡＭ１０２やＣＰＵ１０３などの複数の電気部品が接続された主基板１１などの基板を備え、パターンは、複数の信号配線のうち少なくとも１の信号配線が、区間３０ＡＫ０ＳＣなどの所定区間を最短または略最短の距離で接続する配線のパターン３０ＡＫ１０Ｄ、３０ＡＫ１１Ｄなどの第１パターンと、複数の信号配線のうち第１パターンに含まれない他の信号配線が、所定区間を第１パターンよりも長い距離で接続する配線のパターン３０ＡＫ１２Ｄ、３０ＡＫ１３Ｄなどの第２パターンとを含み、第１パターンおよび第２パターンは、複数の信号配線に含まれる各信号配線の配線長が、同一または略同一となってもよい。これにより、複数の信号配線で伝送される信号の遅延時間差を減少させる適切な基板構成が可能になる。
【0194】
第１パターンは、複数の電気部品における接続端子間の距離が、第２パターンよりも長くてもよい。これにより、配線のパターンを配置する基板面積の増大が抑制されて、基板を小型化するために適切な基板構成が可能になる。
【0195】
例えばスペース領域３０ＡＫ０ＳＰなど、第２パターンに近接する所定領域には、導体が設けられていなくてもよい。これにより、複数の信号配線での電磁波ノイズによる電磁妨害が防止あるいは抑制される適切な基板構成が可能になる。
【0196】
基板は、例えば表面層３０ＡＫ１Ｓ、グランド層３０ＡＫ１Ｌ、電源層３０ＡＫ２Ｌ、配線層３０ＡＫ３Ｌ、電源層３０ＡＫ４Ｌ、裏面層３０ＡＫ２Ｓなど、複数の層を含み、複数の層のうち第２パターンに含まれる信号配線が設けられる層に隣接するグランド層３０ＡＫ１Ｌなどの導体層では、信号の伝送が行われなくてもよい。これにより、複数の信号配線での電磁波ノイズによる電磁妨害が防止あるいは抑制される適切な基板構成が可能になる。
【符号の説明】
【0197】
１ … パチンコ遊技機
１１ … 主基板
１２ … 演出制御基板
１３ … 音声制御基板
１９ … ドライバ基板
１２０ … 演出制御用ＣＰＵ
１２１ … ＲＯＭ
１２２ … ＲＡＭ
１２３ … 表示制御部
１３１ａ～１３１ｃ、５１１ … フィルタ回路
１３２ … 降圧コンバータ回路
１３３ … レギュレータ回路
１４０ … 電源監視回路
５２１ … 増幅回路
８００ … 基板ケース
８０２ … カバー部材
ＫＲＥ１～ＫＲＥ４ … レセプタクル
３０ＡＫ１０Ｇ、３０ＡＫ１１Ｇ、３０ＡＫ２０Ｇ … グランド導体
３０ＡＫ０１Ｒ、３０ＡＫ１０Ｒ、３０ＡＫ１１Ｒ、３０ＡＫ１２Ｒ、
３０ＡＫ２０Ｒ … 領域
３０ＡＫ０ＳＣ … 区間
３０ＡＫ１０Ｄ～３０ＡＫ１３Ｄ、３０ＡＫ１０ＣＫ、３０ＡＫ１０ＣＳ、
３０ＡＫ１０ＲＳ、３０ＡＫ１０Ａ～３０ＡＫ１４Ａ、３０ＡＫ１０Ｐ、
３０ＡＫ１１Ｐ、３０ＡＫ２０Ｐ … 配線のパターン
３０ＡＫ１Ｓ … 表面層
３０ＡＫ２Ｓ … 裏面層
３０ＡＫ１Ｌ … グランド層
３０ＡＫ２Ｌ、３０ＡＫ４Ｌ … 電源層
３０ＡＫ３Ｌ … 配線層
３０ＡＫ１Ｈ、３０ＡＫ２Ｈ … スルーホール
１１ … 主基板
１２ … 演出制御基板
１３ … 音声制御基板
１９ … ドライバ基板
１２０ … 演出制御用ＣＰＵ
１２１ … ＲＯＭ
１２２ … ＲＡＭ
１２３ … 表示制御部
１３１ａ～１３１ｃ、５１１ … フィルタ回路
１３２ … 降圧コンバータ回路
１３３ … レギュレータ回路
１４０ … 電源監視回路
５２１ … 増幅回路
８００ … 基板ケース
８０２ … カバー部材
ＫＲＥ１～ＫＲＥ４ … レセプタクル
３０ＡＫ１０Ｇ、３０ＡＫ１１Ｇ、３０ＡＫ２０Ｇ … グランド導体
３０ＡＫ０１Ｒ、３０ＡＫ１０Ｒ、３０ＡＫ１１Ｒ、３０ＡＫ１２Ｒ、
３０ＡＫ２０Ｒ … 領域
３０ＡＫ０ＳＣ … 区間
３０ＡＫ１０Ｄ～３０ＡＫ１３Ｄ、３０ＡＫ１０ＣＫ、３０ＡＫ１０ＣＳ、
３０ＡＫ１０ＲＳ、３０ＡＫ１０Ａ～３０ＡＫ１４Ａ、３０ＡＫ１０Ｐ、
３０ＡＫ１１Ｐ、３０ＡＫ２０Ｐ … 配線のパターン
３０ＡＫ１Ｓ … 表面層
３０ＡＫ２Ｓ … 裏面層
３０ＡＫ１Ｌ … グランド層
３０ＡＫ２Ｌ、３０ＡＫ４Ｌ … 電源層
３０ＡＫ３Ｌ … 配線層
３０ＡＫ１Ｈ、３０ＡＫ２Ｈ … スルーホール
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】