特許 7129268 半導体装置、容量センシングシステム及び方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-08-24

(45)【発行日】2022-09-01

(54)【発明の名称】半導体装置、容量センシングシステム及び方法

(51)【国際特許分類】

   G06F 3/041 20060101AFI20220825BHJP

   G06F 3/044 20060101ALI20220825BHJP

   G01B 7/00 20060101ALI20220825BHJP

   G01D 5/241 20060101ALI20220825BHJP

【ＦＩ】

G06F3/041 512

G06F3/041 580

G06F3/044 Z

G01B7/00 102C

G01D5/241 D

G06F3/041 522

【請求項の数】 20

(21)【出願番号】P 2018150310

(22)【出願日】2018-08-09

(65)【公開番号】P2020027331

(43)【公開日】2020-02-20

【審査請求日】2021-07-28

(73)【特許権者】

【識別番号】502161508

【氏名又は名称】シナプティクス インコーポレイテッド

(74)【代理人】

【識別番号】100205350

【弁理士】

【氏名又は名称】狩野 芳正

(74)【代理人】

【識別番号】100117617

【弁理士】

【氏名又は名称】中尾 圭策

(72)【発明者】

【氏名】楊 学雍

(72)【発明者】

【氏名】種村 哲夫

(72)【発明者】

【氏名】田中 伸和

(72)【発明者】

【氏名】能登 隆行

【審査官】菅原 浩二

(56)【参考文献】

【文献】特開２０１８－０７２９２８（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１１／００６３９９３（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１６／０１８８１０５（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１６／０２８２９９６（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１８／０１１３５３４（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０１４／０２０４０４６（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ ３／０４１

Ｇ０６Ｆ ３／０４４

Ｇ０１Ｂ ７／００

Ｇ０１Ｄ ５／２４１

(57)【特許請求の範囲】

【請求項1】

複数の検出電極から複数の検出信号を取得し、複数の第１搬送波を前記複数の検出信号で変調することで複数の第１ミキサ出力信号を生成し、前記複数の第１ミキサ出力信号を結合するように構成された検出回路部と、
結合された前記複数の第１ミキサ出力信号に基づいてノイズを検出するように構成された処理回路部と、
を備える
半導体装置。

【請求項2】

前記複数の検出信号が、前記複数の検出電極のうちの第１検出電極に対応する第１検出信号を備え、
前記複数の第１搬送波を変調することが、前記複数の検出信号を得るために前記複数の検出電極に印加される駆動信号の第１バーストの間に前記複数の第１搬送波のうちの第１の搬送波を前記第１検出信号で変調することを含み、
前記第１の搬送波が前記駆動信号と位相が異なっている、
請求項１に記載の半導体装置。

【請求項3】

前記複数の検出信号が、更に、前記複数の検出電極のうちの第２検出電極に対応する第２検出信号を備え、
前記複数の第１搬送波を変調することは、前記第１バーストの間に、前記複数の第１搬送波のうちの第２の搬送波を前記第２検出信号で変調することを含む
請求項２に記載の半導体装置。

【請求項4】

前記検出回路部が、更に、
前記駆動信号の第２バーストの間に複数の第２搬送波のうちの第３の搬送波を前記第１検出信号で変調し、前記第２バーストの間に前記複数の第２搬送波のうちの第４の搬送波を前記第２検出信号で変調することによって複数の第２ミキサ出力信号を生成するように構成された
請求項３に記載の半導体装置。

【請求項5】

前記第４の搬送波は、前記駆動信号と同相であるか、前記駆動信号と第１の量だけ位相が異なっている、
請求項４に記載の半導体装置。

【請求項6】

前記第２の搬送波は、前記駆動信号と同相であるか、前記駆動信号と前記第１の量だけ位相が異なっている、
請求項５に記載の半導体装置。

【請求項7】

前記検出回路部は、更に、前記複数の第２ミキサ出力信号を結合するように構成されており、
前記処理回路部は、更に、結合された前記複数の第２ミキサ出力信号に基づいて物体を検出するように構成された
請求項４に記載の半導体装置。

【請求項8】

前記第１の搬送波の位相は、前記駆動信号の位相から第３の量又は第４の量だけずれている
請求項３に記載の半導体装置。

【請求項9】

前記処理回路部は、
結合された前記第１ミキサ出力信号を復調するように構成されたデジタル復調器と、
前記デジタル復調器の出力に基づいて第１デジタル出力を生成するように構成されたデコーダと、
を備える
請求項１に記載の半導体装置。

【請求項10】

複数の検出電極と、
前記複数の検出電極から複数の検出信号を取得し、複数の第１搬送波を前記複数の検出信号で変調することで複数の第１ミキサ出力信号を生成し、前記複数の第１ミキサ出力信号を結合するように構成された検出回路部と、
結合された前記複数の第１ミキサ出力信号に基づいてノイズを検出するように構成された処理回路部と、
を備える
容量センシングシステム。

【請求項11】

前記複数の検出信号が、前記複数の検出電極のうちの第１検出電極に対応する第１検出信号を備え、
前記複数の第１搬送波を変調することが、前記複数の検出信号を得るために前記複数の検出電極に印加される駆動信号の第１バーストの間に前記複数の第１搬送波のうちの第１の搬送波を前記第１検出信号で変調することを含み、
前記第１の搬送波が前記駆動信号と位相が異なっている、
請求項１０に記載の容量センシングシステム。

【請求項12】

前記複数の検出信号が、更に、前記複数の検出電極のうちの第２検出電極に対応する第２検出信号を備え、
前記複数の第１搬送波を変調することは、前記第１バーストの間に、前記複数の第１搬送波のうちの第２の搬送波を前記第２検出信号で変調することを含む
請求項１１に記載の容量センシングシステム。

【請求項13】

前記検出回路部が、更に、
前記駆動信号の第２バーストの間に複数の第２搬送波のうちの第３の搬送波を前記第１検出信号で変調し、前記第２バーストの間に前記複数の第２搬送波のうちの第４の搬送波を前記第２検出信号で変調することによって複数の第２ミキサ出力信号を生成し、前記複数の第２ミキサ出力信号を結合するように構成され、
前記処理回路部は、更に、結合された前記複数の第２ミキサ出力信号に基づいて物体を検出するように構成された
請求項１２に記載の容量センシングシステム。

【請求項14】

前記第２の搬送波は、前記駆動信号と同相であるか、前記駆動信号と第１の量だけ位相が異なっており、
前記第４の搬送波は、前記駆動信号と同相であるか、前記駆動信号と前記第１の量だけ位相が異なっている、
請求項１３に記載の容量センシングシステム。

【請求項15】

前記第１の搬送波の位相は、前記駆動信号の位相から第３の量又は第４の量だけずれており、
前記第２の搬送波の位相は、前記駆動信号の位相から前記第３の量又は前記第４の量だけずれている
請求項１２に記載の容量センシングシステム。

【請求項16】

複数の検出電極から複数の検出信号を取得することと、
複数の第１搬送波を前記複数の検出信号で変調することで複数の第１ミキサ出力信号を生成することと、
前記複数の第１ミキサ出力信号を結合することと、
結合された前記複数の第１ミキサ出力信号に基づいてノイズを検出することと、
を含む
容量センシングのための方法。

【請求項17】

前記複数の検出信号が、
前記複数の検出電極のうちの第１検出電極に対応する第１検出信号と、
前記複数の検出電極のうちの第２検出電極に対応する第２検出信号と、
を備え、
前記複数の第１搬送波を変調することが、
前記複数の検出電極に印加される駆動信号の第１バーストの間に前記複数の第１搬送波のうちの第１の搬送波を前記第１検出信号で変調することと、
前記第１バーストの間に、前記複数の第１搬送波のうちの第２の搬送波を前記第２検出信号で変調することと、
を含む
請求項１６に記載の方法。

【請求項18】

更に、
前記駆動信号の第２バーストの間に複数の第２搬送波のうちの第３の搬送波を前記第１検出信号で変調し、前記第２バーストの間に前記複数の第２搬送波のうちの第４の搬送波を前記第２検出信号で変調することによって複数の第２ミキサ出力信号を生成することを含み、
前記第３の搬送波は前記駆動信号と同相であるか、前記駆動信号と第１の量だけ位相が異なっている
請求項１７に記載の方法。

【請求項19】

前記第２の搬送波の位相は、前記駆動信号と同相であるか、前記駆動信号と前記第１の量だけ位相が異なっており、
前記第４の搬送波の位相は、前記駆動信号と同相であるか、前記駆動信号と前記第１の量だけ位相が異なっている
請求項１８に記載の方法。

【請求項20】

更に、
前記複数の第２ミキサ出力信号を結合することと、
結合された前記複数の第２ミキサ出力信号に基づいて物体を検出することと、
を含む
請求項１８に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に関し、特に、容量センシング（capacitive sensing）を行うための半導体装置及び方法に関する。

【背景技術】

【0002】

容量センシングは、ユーザの指及びスタイラスのような物体の、タッチパネルのような入力デバイスへの接近又は接触を検出する近接検出（proximity sensing）のために用いられる。容量センシングにおいては、偽の動き（motion artifact）が検出されることがあり、容量センシングを行うシステムは、偽の動きの検出を抑制するように設計される。

【発明の概要】

【0003】

一実施形態では、半導体装置が、２Ｎ個のバースト（ただし、Ｎは、２以上の整数）を含むセンシングフレームの間、センサアレイに駆動信号を供給するドライバ回路部と、センサアレイの２Ｎ－１個又は２Ｎ個の検出電極の静電容量にそれぞれに依存する複数の検出信号を変調して複数のミキサ出力を生成するように構成されたミキサ回路部と、複数のミキサ出力の和信号に対してアナログ－デジタル変換を行うＡＤコンバータと、ＡＤコンバータの出力に基づいて、センシングフレームにおけるセンサアレイへの物体の近接検出を行うように構成された処理回路部とを備えている。複数の検出信号のそれぞれが、２Ｎ個のバーストのうちの複数の第１バーストにおいて、駆動信号と同相の第１搬送波又は第１搬送波と位相がπだけずれた第２搬送波で変調される。

【0004】

他の実施形態では、方法が、２Ｎ個のバースト（ただし、Ｎは、２以上の整数）を含むセンシングフレームの間、センサアレイに駆動信号を供給することと、センサアレイの２Ｎ－１個又は２Ｎ個の検出電極の静電容量にそれぞれに依存する複数の検出信号を変調して複数のミキサ出力を生成することと、複数のミキサ出力の和信号に対してアナログ－デジタル変換を行ってデジタルデータストリームを生成することと、デジタルデータストリームに基づいて、センシングフレームにおけるセンサアレイへの物体の近接検出を行うこととを含む。複数の検出信号のそれぞれは、２Ｎ個のバーストのうちの複数の第１バーストにおいて、駆動信号と同相の第１搬送波又は第１搬送波と位相がπだけずれた第２搬送波で変調される。

【図面の簡単な説明】

【0005】

【図1】一実施形態における容量センシングシステムの構成を示すブロック図である。

【図2】一実施形態における容量センシング回路部の構成を示す回路図である。

【図3】一実施形態における容量センシングシステムの動作を示している。

【図4】一実施形態における容量センシング回路部の構成を示す回路図である。

【図5】図４に示す容量センシング回路部の動作を示す回路図である。

【図6】図４に示す容量センシング回路部の動作を示す回路図である。

【図7】図４に示す容量センシング回路部の動作を示す回路図である。

【図8】図４に示す容量センシング回路部の動作を示す回路図である。

【図9】他の実施形態における容量センシングシステムの構成を示すブロック図である。

【発明を実施するための形態】

【0006】

以下では、本開示の実施形態を説明する。以下において、同一又は類似の構成要素は、同一又は対応する参照符号で示すことがある。また、同一の構成要素を互いに区別する場合、参照符号に添字が付されることがある。

【0007】

一実施形態では、図１に示すように、容量センシングシステム１００が、センサアレイ１と、半導体装置２とを備えている。

【0008】

センサアレイ１は、行列に配置された検出電極３を備えている。一実施形態では、センサアレイ１は、タッチパネルに集積化されてもよい。他の実施形態では、センサアレイ１は、液晶表示パネルやＯＬＥＤ（organic light emitting diode）表示パネルのような表示パネルに集積化されてもよい。センサアレイ１が、行列に配置された複数の共通電極を備える液晶表示パネルに集積化される場合、該複数の共通電極が、検出電極３として用いられてもよい。各検出電極３は、半導体装置２に接続される。

【0009】

半導体装置２は、容量センシング回路部４と、演算装置５とを備えている。容量センシング回路部４は、検出電極３の静電容量に依存する信号レベルを有する検出信号を取得し、該検出信号に応じたデジタル出力を生成する。演算装置５は、容量センシング回路部４から受け取ったデジタル出力に対し、ユーザの指やスタイラスのような物体のセンサアレイ１への近接検出のための演算処理を行う。本実施形態では、近接検出のための演算処理は、特定の方向、図１では縦方向に並んだＱ個の検出電極３を単位として行われる。ここで、Ｑは、３以上の整数である。センサアレイ１が表示パネルに集積化される場合、該表示パネルを駆動する表示ドライバ回路部が半導体装置に集積化されてもよい。

【0010】

図２に示すように、容量センシング回路部４は、検出電極３_１～３_Ｑにそれぞれに接続される入力端子１１_１～１１_Ｑと、ドライバ回路部１２と、カレントコンベア（current conveyer）回路部１３と、エンコーダ回路部１４と、ＡＤコンバータ１５と、デコーダ回路部１６とを備えている。なお、図２には、容量センシング回路部４のうち、図１における破線６で囲まれたＱ個の検出電極３に関連する部分の構成が示されている。図２に図示されるＱ個の検出電極３は、図１において縦方向に並んで配置されている。図２の構成では、Ｑ個の検出電極３に対して１個のＡＤコンバータ１５が設けられる。

【0011】

ドライバ回路部１２は、入力端子１１_１～１１_Ｑにそれぞれに接続されたＱ個のドライバ２１_１～２１_Ｑを備えている。ドライバ２１_１～２１_Ｑは、それぞれ、検出電極３_１～３_Ｑに駆動信号を供給する。駆動信号としては、周波数ｆ_ＲＥＦの周期信号が用いられる。ドライバ２１_１～２１_Ｑは、周波数ｆ_ＲＥＦを有する参照クロック信号ＣＬＫ_ＲＥＦが供給されており、参照クロック信号ＣＬＫ_ＲＥＦに同期して駆動信号を生成する。様々な波形の信号が駆動信号として使用可能であり、例えば、正弦波、三角波及び矩形波が駆動信号として用いられ得る。

【0012】

カレントコンベア回路部１３は、それぞれ入力端子１１_１～１１_Ｑに接続されたカレントコンベア２２_１～２２_Ｑを備えている。カレントコンベア２２_１～２２_Ｑは、それぞれ、検出電極３_１～３_Ｑの充放電電流の電流レベルに対応する信号レベルを有する検出信号ｆ_１～ｆ_Ｑを出力する。検出電極３_１～３_Ｑに駆動信号が供給されたときに発生する検出電極３_１～３_Ｑの充放電電流は、検出電極３_１～３_Ｑの自己容量に依存しているから、検出信号ｆ_１～ｆ_Ｑは、検出電極３_１～３_Ｑの自己容量の情報を、周波数ｆ_ＲＥＦを有する周期信号で変調した信号として得られることになる。

【0013】

エンコーダ回路部１４は、移相器２３と、Ｑ個のミキサ２４_１～２４_Ｑとを備えている。移相器２３は、参照クロック信号ＣＬＫ_ＲＥＦに同期して、ミキサ２４_１～２４_Ｑに搬送波Ｍｉｘ１～ＭｉｘＱを供給する。ミキサ２４_１～２４_Ｑは、それぞれ、検出信号ｅ_１～ｅ_Ｑを搬送波Ｍｉｘ１～ＭｉｘＱで変調することでミキサ出力ｇ_１～ｇ_Ｑを生成する。

【0014】

搬送波Ｍｉｘ１～ＭｉｘＱのそれぞれは、信号Φ_－π／２、Φ_０、Φ_π／２、Φ_π、のうちから選択される。ここで、信号Φ_０は、駆動信号と同相(in-phase)の信号、より厳密には、駆動信号の電流波形と同一の位相を有する周期信号であり、信号Φ_πは、駆動信号と逆相(opposite phase)の信号である。一方、信号Φ_π／２は、それぞれ、信号Φ_０から位相がπ／２だけ遅れている周期信号であり、信号Φ_－π／２は、信号Φ_０から位相が－π／２だけ進んでいる、言い換えれば、信号Φ_０から位相が３π／２だけ遅れている周期信号である。

【0015】

ミキサ２４_１～２４_Ｑから出力されるミキサ出力ｇ_１～ｇ_Ｑの和信号が、ＡＤコンバータ１５に供給される。ミキサ出力ｇ_１～ｇ_Ｑが電流信号である場合、ミキサ２４_１～２４_Ｑの出力をＡＤコンバータ１５の入力に共通に接続し、ミキサ出力ｇ_１～ｇ_Ｑの加算を、ワイヤドサムによって実現してもよい。図２には、このような構成が図示されている。

【0016】

検出信号ｆ_ｋの変調に用いられる搬送波Ｍｉｘｋが、信号Φ_０またはΦ_πである場合、ミキサ２４_ｋから出力されるミキサ出力ｇ_ｋは、近接検出に有効な信号成分の情報を有している。一方、搬送波Ｍｉｘｋが信号Φ_π／２またはΦ_－π／２である場合、ミキサ出力ｇ_ｋは、ノイズ成分の情報を有している。搬送波Ｍｉｘｋが信号Φ_π／２またはΦ_－π／２である場合、ミキサ出力ｇ_ｋの信号レベルは、本来はゼロであることが期待される。逆にいえば、ミキサ出力ｇ_ｋの信号レベルがゼロでない場合、検出信号ｅ_ｋがノイズの影響を受けているということができる。一実施形態では、搬送波Ｍｉｘｋが信号Φ_π／２またはΦ_－π／２である場合のミキサ出力ｇ_ｋが、ノイズ検出に用いられてもよい。

【0017】

なお、信号Φ_π／２、Φ_－π／２の代わりに、信号Φ_０、Φ_πと位相が異なる周期信号を用いてもよい。信号Φ_０、Φ_πと位相が異なる周期信号を搬送波Ｍｉｘｋとして用いた場合も、ミキサ出力ｇ_ｋの信号レベルは、ノイズ成分の情報を有しており、ミキサ出力ｇ_ｋがノイズ検出に使用可能である。

【0018】

このような構成のエンコーダ回路部１４は、実質的には、符号分割多重化（code divisional multiplexing）を行っていると考えることもできる。検出信号ｆ_１～ｆ_Ｑには、符号が割り当てられる。移相器２３は、検出信号ｆ_ｋに割り当てられた符号に応じて搬送波Ｍｉｘｋを信号Φ_－π／２、Φ_０、Φ_π／２、Φ_πのうちから選択し、選択した搬送波Ｍｉｘｋを選択されたミキサ２４_ｋに供給する。

【0019】

ＡＤコンバータ１５は、ミキサ２４_１～２４_Ｑから出力されるミキサ出力ｇ_１～ｇ_Ｑの和信号に対してアナログ－デジタル変換を行って、デジタルデータストリームｑを出力する。

【0020】

デコーダ回路部１６は、演算装置５と共に、ＡＤコンバータ１５の出力、即ち、デジタルデータストリームｑを処理する処理回路部を構成している。具体的には、デコーダ回路部１６は、ＡＤコンバータ１５から出力されるデジタルデータストリームｑをデコードしてデジタル出力を生成する。デコーダ回路部１６は、積和演算を行うように構成されており、該積和演算によりデジタル出力が生成される。演算装置５は、デコーダ回路部１６から受け取ったデジタル出力に対し、物体のセンサアレイ１への近接検出のための演算処理を行う。この演算処理は、例えば、物体がセンサアレイ１に接近又は接触した位置を検出するための演算処理を含んでいてもよい。

【0021】

このような構成の容量センシングシステム１００は、下記のように動作する。以下では、まず、Ｑが、４以上の偶数である場合の容量センシングシステム１００の動作について説明する。この場合、Ｎを２以上の整数として、Ｑ＝２Ｎと表すことができる。ただし、後に説明するように、本開示の技術は、Ｑが３以上の奇数である場合についても適用可能である。

【0022】

図３に示すように、本実施形態では、各センシングフレーム(sensing frame)において近接検出が行われる。各センシングフレームは、Ｑ個のバースト（burst）、即ち、２Ｎ個のバーストを含んでいる。当該２Ｎ個のバーストを、それぞれ、バースト＃１～＃(２Ｎ)と記載する。ドライバ２１_１～２１_２Ｎは、バースト＃１～＃(２Ｎ)に渡って、同一波形の駆動信号を検出電極３_１～３_２Ｎに出力し続ける。

【0023】

バースト＃１～＃(２Ｎ)に渡って同一波形の駆動信号が検出電極３_ｉに供給される場合、検出信号ｅ_ｉが、バースト＃１～＃(２Ｎ)に渡って同一波形であることが期待され、よって、ミキサ２４_ｉから出力されるミキサ出力ｇ_ｉもバースト＃１～＃（２Ｎ）に渡って同一波形であることが期待される。バースト＃１～バースト＃（２Ｎ）において、ＡＤコンバータ１５が入力信号をサンプリングする時刻を、それぞれ、ｔ、ｔ＋Ｔ、・・・、ｔ＋（２Ｎ－１）Ｔとし、時刻ｔにおける検出信号ｆ_１～ｆ_２Ｎの信号レベルを、それぞれＡ_１（ｔ）～Ａ_２Ｎ（ｔ）とすると、下記式（１）が成立することが期待される：
Ａ_１（ｔ）＝Ａ_１（ｔ＋Ｔ）＝ ・・・ ＝Ａ_１（ｔ＋（２Ｎ－１）Ｔ）
Ａ_２（ｔ）＝Ａ_２（ｔ＋Ｔ）＝ ・・・ ＝Ａ_２（ｔ＋（２Ｎ－１）Ｔ）
・・・
Ａ_２Ｎ（ｔ）＝Ａ_２Ｎ（ｔ＋Ｔ）＝ ・・・ ＝Ａ_２Ｎ（ｔ＋（２Ｎ－１）Ｔ） （１）

【0024】

記載の簡略化のために、以下において、時刻ｔ、ｔ＋Ｔ、・・・、ｔ＋（２Ｎ－１）Ｔにおける検出信号ｆ_１～ｆ_２Ｎの信号レベルを、単にＡ_１～Ａ_２Ｎと記載することがある。また、エンコーダ回路部１４への入力、即ち、検出信号ｆ_１～ｆ_２Ｎの信号レベルを、総括して入力テンソルａで表すことがある。ここで、入力テンソルａは、下記式（２）で表される

【数1】

【0025】

バースト＃１～＃（２Ｎ）におけるエンコーダ回路部１４の演算は、下記の式（３）により定義されるエンコードテンソルＥとして表すことができる。

【数2】

ここで、エンコードテンソルＥの第ｊ行は、バースト＃ｊにおいてエンコーダ回路部１４において行われる演算を表しており、第ｋ列は、検出信号ｆ_ｋに対して行われる変調を表している。例えば、ミキサ２４_１～２４_Ｑのゲインが１である場合には、エンコードテンソルＥの要素ｅ_ｊｋは、バースト＃ｊにおいて検出信号ｅ_ｋの変調に用いられる搬送波Ｍｉｘｋが、信号Φ_０、Φ_π／２、Φ_π、Φ_－π／２であるときに、それぞれ、ｅ^ｉ０（＝１）、ｅ^ｉπ／２（＝ｉ）、ｅ^ｉπ（＝－１）、ｅ^{－ｉπ／２}（＝－ｉ）である。

【0026】

バースト＃１～＃（２Ｎ）においてＡＤコンバータ１５から出力されるデジタルデータストリームｑの値を、それぞれ、ｑ_１～ｑ_２Ｎとすると、ｑ_１～ｑ_２Ｎは、下記式（４）で表すことができる。

【数3】

【0027】

あるバーストにおいて、ある検出信号ｅ_ｋが信号Φ_０又は信号Φ_０からπだけ位相が遅れた信号Φ_πによって変調される場合、当該バーストにおいてＡＤコンバータ１５に入力される和信号及びＡＤコンバータ１５から出力されるデジタルデータストリームｑは、検出信号ｅ_ｋの近接検出に有効な信号成分の情報を含んでいる。一方、当該検出信号ｅ_ｋが、信号Φ_π／２又はΦ_－π／２によって変調される場合、当該バーストにおいてＡＤコンバータ１５から出力されるデジタルデータストリームｑは、検出信号ｅ_ｋの近接検出に有効な信号成分の情報を含んでおらず、その代わりに、検出信号ｅ_ｋのノイズ成分の情報を含んでいる。

【0028】

デコーダ回路部１６でバースト＃１～＃（２Ｎ）においてデジタルデータストリームｑに対して行われる行列演算をデコードテンソルＸで表し、デコーダ回路部１６から出力されるデジタル出力を出力テンソルｂ_Ｘとして表すと、出力テンソルｂ_Ｘは、下記式（５）と表すことができる。

【数4】

【0029】

式（５）において、エンコードテンソルＥとデコードテンソルＸの積ＸＥが、同一行に１つのみ非零要素を持つとき、デコードテンソルＸは、エンコードテンソルＥで変調された入力テンソルａを復調できると言える。

【0030】

本実施形態では、偽の動き（motion artifact）の検出を抑制するために、検出信号ｅ_１～ｅ_２Ｎのそれぞれが、バースト＃１～＃（２Ｎ）のうちの複数のバーストにおいて、駆動信号と同相の信号Φ_０又は信号Φ_πを用いて変調される。このような動作は、ＡＤコンバータ１５の数を抑制しながら各センシングフレームにおいて近接検出に有効な信号成分の情報をサンプリングする回数を増加し、偽の動きの検出を抑制するために有効である。例えば、各センシングフレームにおいてマルチプレクサを用いて検出信号ｅ_１～ｅ_２ＮをＡＤコンバータに時分割で供給する構成では、近接検出に有効な信号成分の情報は、各センシングフレームにおいて検出信号ｅ_１～ｅ_２Ｎのそれぞれについて１度しかサンプリングされない。これは、サンプリング周波数の低減、即ち、アンダーサンプリングにつながり、偽の動きの検出を招き得る。本実施形態では、近接検出に有効な信号成分の情報が各センシングフレームにおいて複数回サンプリングされるので、実効的なサンプリング周波数を高くすることができ、偽の動きの検出を抑制することができる。

【0031】

検出信号ｅ_１～ｅ_２Ｎのそれぞれが、バースト＃１～＃（２Ｎ）のうちの複数のバーストにおいて、駆動信号と同相の信号Φ_０又は信号Φ_πを用いて変調される場合、エンコードテンソルＥの各列には、実数である要素が２以上存在することになる。しかしながら、後に提示される議論からも理解されるように、このような制約があっても、エンコードテンソルＥとデコードテンソルＸを適切に選択することにより、エンコードテンソルＥとデコードテンソルＸの積ＸＥが同一行に１つのみ非零要素を持つようにすることができる。このようなエンコードテンソルＥとデコードテンソルＸの選択は、エンコーダ回路部１４における搬送波Ｍｉｘ１～Ｍｉｘ（２Ｎ）の選択、及び、デコーダ回路部１６で行われる行列演算を適切に設計することで実現可能である。

【0032】

一実施形態では、近接検出に有効な信号成分の情報をサンプリングするタイミングが、時間的に均一に分散されてもよい。具体的には、各検出信号ｅ_ｋについて、信号Φ_０又は信号Φ_πを用いて変調されるバーストが、時間的に隣接しないように選択されてもよい。一実施形態では、各センシングフレームにおいて、各検出信号ｅ_ｋについて、当該検出信号ｅ_ｋが信号Φ_０又は信号Φ_πで変調されるバーストと、信号Φ_π／２又は信号Φ_－π／２で変調されるバーストとが交互に設けられてもよい。このような動作は、偽の動きの検出を抑制するために有効である。

【0033】

また、近接検出に有効な信号成分の情報を取得する検出電極３が、空間的に均一に分散されてもよい。具体的には、空間的に隣接する２つの検出電極３に対応する検出信号ｅ_２ｐ－１、ｅ_２ｐについて、その一方が信号Φ_０又は信号Φ_πを用いて変調されるバーストにおいて、他方が信号Φ_π／２又は信号Φ_-π／２を用いて変調されてもよい。このような動作は、偽の動きの検出を抑制するために有効である。

【0034】

検出信号ｅ_１～ｅ_Ｑを信号Φ_π／２又は信号Φ_－π／２を用いて変調して得られたミキサ出力に基づいてノイズ検出を行ってもよい。この場合、デコーダ回路部１６は、検出信号ｅ_１～ｅ_Ｑを信号Φ_π／２又は信号Φ_－π／２を用いて変調した成分を取り出すように設計される。一実施形態では、ノイズ成分の情報を取得するタイミングが、時間的に均一に分散されてもよい。具体的には、各検出信号ｅ_ｋについて、信号Φ_π／２又は信号Φ_－π／２を用いて変調されるバーストが、時間的に隣接しないように選択されてもよい。一実施形態では、各検出信号ｅ_ｋは、１つおきのバーストにおいて、信号Φ_π／２又は信号Φ_－π／２を用いて変調されてもよい。また、ノイズ成分の情報を取得するタイミングが、空間的に均一に分散されてもよい。具体的には、空間的に隣接する２つの検出電極３に対応する検出信号ｅ_２ｐ－１、ｅ_２ｐについて、その一方が信号Φ_０又は信号Φ_πを用いて変調されるバーストにおいて、他方は信号Φ_π／２又は信号Φ_－π／２を用いて変調されてもよい。

【0035】

上述されているような、有効な信号成分の情報及びノイズ成分の情報を取得するタイミング及び位置を均一化するという条件は、エンコードテンソルＥにおいて、実数である要素と純虚数である要素とが、市松模様に配置されているとして記述できる。この場合、エンコードテンソルＥは、下記式（６ｂ）、（６ｃ）で表される２つのエンコード行列Ｅ_１、Ｅ_２を用いて下記式（６ａ）で表すことができる。

【数5】

ここで、エンコード行列Ｅ_１は、ｉ＋ｊが偶数である要素ｅ_ｉｊが非零の実数であり、ｉ＋ｊが奇数である要素ｅ_ｉｊが０である行列であり、エンコード行列Ｅ_２は、ｉ＋ｊが偶数である要素ｅ_ｉｊが０であり、ｉ＋ｊが奇数である要素ｅ_ｉｊが非零の実数である行列である。

【0036】

一例を示せば、Ｎ＝２である場合、即ち、１つのＡＤコンバータ１５に対して設けられる検出電極３の数が４である場合、エンコード行列Ｅ_１、Ｅ_２は、下記式（７ａ）、（７ｂ）で表すことができる。

【数6】

【0037】

今、一つの要素が１で、それ以外の要素が０である２×２行列Ｏ_ｋｌを、下記式（８）で定義する。

【数7】

ただし、δ_ｉｊは、クロネッカーのデルタである。具体的には、行列Ｏ_１１、Ｏ_２２、Ｏ_１２、Ｏ_２１は、それぞれ式（９ａ）～（９ｄ）で表される。

【数8】

【0038】

また、２×２行列Ｏ_ｋｌに対応するエンコード行列の部分行列ｅ_ｋｌを、下記式（１０）で定義する。

【数9】

ここで、部分行列ｅ_ｋｌは、Ｎ×Ｎ行列である。

【0039】

部分行列ｅ_ｋｌ及び行列Ｏ_ｋｌを用いると、エンコード行列Ｅ_１、Ｅ_２は、下記式（１１ａ）、（１１ｂ）のように表すことができる。

【数10】

ここで、下記の演算子：

【数11】

は、クロネッカー積（Kronecker product）である。

【0040】

一例を示せば、Ｎ＝２である場合、即ち、１つのＡＤコンバータ１５に対して設けられる検出電極３の数が４である場合、エンコード行列Ｅ_１、Ｅ_２は、下記式（１２ａ）、（１２ｂ）で表すことができる。

【数12】

エンコード行列Ｅ_１の部分行列ｅ_１１、ｅ_２２、及び、エンコード行列Ｅ_２の部分行列ｅ_１２、ｅ_２１は、２×２行列であり、これらの行列を下記式（１３ａ）～（１３ｄ）で定義することで、Ｎ＝２である場合に式（１１ａ）、（１１ｂ）が成り立つことが理解されよう。

【数13】

【0041】

エンコード行列Ｅ_ｍが、基本とする線形変換Ｖ_ｍに対応しているとすると、エンコードテンソルＥは、下記式（１４）で表すことができる。

【数14】

【0042】

また、基本とする線形変換Ｗ_ｍに対応するデコード行列をＸ_ｍとすると、デコードテンソルＸは、下記式（１５）で表すことができる。

【数15】

【0043】

この場合、出力テンソルｂ_Ｘは、下記式（１６）で表される。

【数16】

ここで、Ｍ＝２としている。即ち、式（１４）では、基本とする線形変換として行列Ｖ_１、Ｖ_２の２つが選択され、式（１５）では、基本とする線形変換として行列Ｗ_１、Ｗ_２の２つが選択されている。ここで、行列Ｖ_１、Ｖ_２は互いに直交しており、行列Ｗ_１、Ｗ_２は、互いに直交している。

【0044】

ここで、エンコードテンソルＥとデコードテンソルＸの積ＸＥは、下記式（１７）で表される。

【数17】

式（１７）に示された積ＸＥが、同一行に１つのみ非零要素を持つとき、デコードテンソルＸは、エンコードテンソルＥで変調された入力テンソルａを復調できるといえる。

【0045】

デコード行列Ｘ_１、Ｘ_２は、行列Ｏ_ｘｌを用いて、下記式（１８）、（１９）で表すことができる。

【数18】

【数19】

ここで、式（１８）の行列ｘ_１１、ｘ_１２、ｘ_２１、ｘ_２２は、デコード行列Ｘ_１の部分行列であり、式（１９）の行列ｙ_１１、ｙ_１２、ｙ_２１、ｙ_２２は、デコード行列Ｘ_２の部分行列である。

【0046】

行列Ｏ_ｋｌの性質より、エンコードテンソルＥとデコードテンソルＸとの積ＸＥに含まれる、基本とする線形変換Ｖ_１、Ｖ_２と対応する行列は、下記式（２０）、（２１）で表される。

【数20】

【数21】

【0047】

エンコードテンソルＥとデコードテンソルＸの積ＸＥが、同一行に１つのみ非零要素を持つという条件より、上述された、基本とする線形変換Ｖ_１、Ｖ_２と対応する行列から、次の８本の解くべき方程式が得られる。

【数22】

ここで、ｃ_１～ｃ_１６は、任意定数であり、ｇ、ｇ’、ｈ、ｈ’は、１以上４以下の任意の整数である。

【0048】

式（２２）の８本の方程式に解が存在すれば、エンコードテンソルＥとデコードテンソルＸの積ＸＥが、同一行に１つのみ非零要素を持ち、入力テンソルａを復調できることになる。式（２２）の８本の方程式には、エンコードテンソルＥについて４つ、デコード行列Ｘ_１、Ｘ_２についてそれぞれ４つの１２個の変数行列があり、更に、４つの変数ｇ、ｇ’、ｈ、ｈ’があるので、このままでは、直接に解くことは難しい。しかしながら、解は必ず存在する。一例としては、エンコード行列Ｅ_１、Ｅ_２の全ての部分行列ｅ_１１、ｅ_１２、ｅ_２１、ｅ_２２が、任意の正則な行列ｅに一致し、即ち、

【数23】

が成立し、かつ、デコード行列Ｘ_１の部分行列ｘ_１１、ｘ_１２、ｘ_２１、ｘ_２２及びデコード行列Ｘ_２の部分行列ｙ_１１、ｙ_１２、ｙ_２１、ｙ_２２について、下記式（２４ａ）、（２４ｂ）が成立するような解が、常に存在する。

【数24】

【0049】

上記式（２３）、（２４ａ）、（２４ｂ）を満たすように、エンコード行列Ｅ_１、Ｅ_２の部分行列、デコード行列Ｘ_１の部分行列、及び、デコード行列Ｘ_２の部分行列を選択することにより、入力テンソルａを出力テンソルｂ_Ｘとして復調することができる。これは、デコーダ回路部１６から出力されるデジタル出力として、検出信号ｆ_１～ｆ_２Ｎの信号レベルＡ１～Ａ_２Ｎの情報を得ることができることを意味する。

【0050】

式（２２）の８本の方程式は、制約条件を追加することで解空間を狭くすることができる。加えて、制約条件を適切に設定することで、デコーダ回路部１６の回路規模を低減することができる。

【0051】

例えば、同一列において基本とする線形変換が２種類以上出現しないようにデコード行列を選ぶと、デコーダ回路部１６において同一時間に動作する線形変換回路を１つにできる。これは、回路規模や制御論理規模の面で有利である。

【0052】

例えば、デコード行列Ｘ_１、Ｘ_２として、式（２５）に示す偶数列の要素が全て０である行列Ｘ_１ａ、及び式（２６）に示す奇数列の要素が全てゼロである行列Ｘ_２ａを用いることで、デコード行列に関する変数行列の数を、行列ｘ_１１、ｘ_２１、ｙ_１２、ｙ_２２の４つに制限してもよい。

【数25】

【数26】

【0053】

この場合、エンコードテンソルＥとデコードテンソルＸとの積ＸＥに含まれる、基本とする線形変換Ｖ_１、Ｖ_２と対応する行列は、下記式（２７）、（２８）で表される。

【数27】

【数28】

【0054】

入力テンソルａを復調できる条件、即ち、エンコードテンソルＥとデコードテンソルＸとの積ＸＥが同一行に一つのみ非零要素を持つという条件は、式（２９）に示すように、より厳しく制限できる。

【数29】

ここで、Ｉは単位行列（unit matrix）であり、ｃ_１、ｃ_２、ｃ_３、ｃ_４は、任意定数であり、ｇは、１、２のうちいずれかの整数である。なぜならば、基本とする線形変換Ｖ_１、Ｖ_２と対応する行列の同一行に複数の非零要素が出現しても、デコード結果としては価値がなく冗長であるからである。

【0055】

式（２９）の４本の方程式には、８つの変数行列と１つの変数ｇが存在するため、解は一意には求まらないが、解は実際に存在する。例えば、上記の式（２３）、（２４ａ）を満たすような部分行列ｅ_１１、ｅ_２１、ｅ_１２、ｅ_２２、ｘ_１１、ｘ_２１、ｙ_１２、ｙ_２２は、式（２９）の４本の方程式の解になる。

【0056】

同様に、デコード行列Ｘ_１、Ｘ_２として、式（３０）に示す奇数列の要素が全て０である行列Ｘ_１ｂ、及び式（３１）に示す偶数列の要素が全てゼロである行列Ｘ_２ｂを用いることで、デコード行列に関する変数行列の数を、行列ｘ_１２、ｘ_２２、ｙ_１１、ｙ_２１の４つに制限してもよい。

【数30】

【数31】

【0057】

この場合、エンコードテンソルＥとデコードテンソルＸとの積ＸＥに含まれる、基本とする線形変換Ｖ_１、Ｖ_２と対応する行列は、下記式（３２）、（３３）で表される。

【数32】

【数33】

【0058】

入力テンソルａを復調できる条件、即ち、エンコードテンソルＥとデコードテンソルＸとの積ＸＥが同一行に一つのみ非零要素を持つという条件は、式（３４）に示すように、より厳しく制限できる。

【数34】

【0059】

式（３４）の４本の方程式には、８つの変数行列と１つの変数ｇが存在するため、解は一意には求まらないが、解は実際に存在する。例えば、上記の式（２３）、（２４ｂ）を満たすような部分行列ｅ_１１、ｅ_２１、ｅ_１２、ｅ_２２、ｘ_１２、ｘ_２２、ｙ_１１、ｙ_２１は、式（２９）の４本の方程式の解になる。

【0060】

以上に説明されているように、式（２２）、式（２９）又は式（３４）を満たす解を得た上で、エンコーダ回路部１４は、得られた解のエンコードテンソルＥに応じてミキサ２４に供給する搬送波Ｍｉｘ１～Ｍｉｘ（２Ｎ）を選択するように設計され、デコーダ回路部１６は、得られたデコードテンソルＸに従った積和演算を実行するように設計される。

【0061】

式（４）で表される、ＡＤコンバータ１５から出力されるデジタルデータストリームｑの値ｑ_１～ｑ_２Ｎは、検出信号ｆ_１～ｆ_２Ｎを信号Φ_０、Φ_πで変調した情報、即ち、有効な信号成分の情報に加え、検出信号ｆ_１～ｆ_２Ｎを信号Φ_π／２、Φ_―π／２で変調した情報、即ち、ノイズ成分の情報を有している。デコーダ回路部１６を、検出信号ｆ_１～ｆ_２Ｎを信号Φ_π／２、Φ_―π／２で変調した情報を取り出すように設計することで、ノイズ検出を行ってもよい。

【0062】

出力テンソルｂ_Ｘとして、検出信号ｆ_１～ｆ_２Ｎを信号Φ_０、Φ_πで変調した情報に加え、検出信号ｆ_１～ｆ_２Ｎを信号Φ_０、Φ_πと異なる位相を有する搬送波、具体的には、信号Φ_π／２、Φ_―π／２で変調した情報を取り出すために、一実施形態では、デコーダ回路部１６において、式（２９）の解となるデコード行列Ｘ_１ａ、Ｘ_２ａ、及び、式（３４）の解となるデコード行列Ｘ_１ｂ、Ｘ_２ｂから下記式（３５）で得ることができるデコード行列Ｘａ、Ｘｂを用いてもよい。

【数35】

【0063】

デジタルデータストリームｑにデコード行列Ｘａを適用することにより、奇数番目の要素が検出信号ｆ_１～ｆ_２Ｎを信号Φ_０又はΦ_πで変調した情報、即ち、有効な信号成分の情報に対応し、偶数番目の要素が検出信号ｆ_１～ｆ_２Ｎを信号Φ_π／２、Φ_―π／２で変調した情報、即ち、ノイズ成分の情報に対応するような出力テンソルｂ_Ｘを得ることができる。また、デジタルデータストリームｑにデコード行列Ｘｂを適用することにより、奇数番目の要素が有効な信号成分の情報に対応し、偶数番目の要素がノイズ成分の情報に対応するような出力テンソルｂ_Ｘを得ることができる。デコーダ回路部１６においてＡＤコンバータ１５から出力されるデジタルデータストリームｑに、デコード行列Ｘａ、Ｘｂを作用させることにより、有効な信号成分に対応するデジタル出力と、ノイズ成分に対応するデジタル出力とを得ることができる。

【0064】

一実施形態では、演算装置５は、有効な信号成分に対応するデジタル出力に基づいて近接検出を行い、ノイズ成分に対応するデジタル出力に基づいてノイズ検出を行ってもよい。一実施形態では、あるセンシングフレームにおいてノイズ成分に対応するデジタル出力からノイズの存在を検出した場合、演算装置５が、当該センシングフレームについて得られた有効な信号成分に対応するデジタル出力のデータを破棄してもよい。この場合、物体のセンサアレイ１への近接検出は、ノイズが検出されなかったセンシングフレームにおける、有効な信号成分に対応するデジタル出力に基づいて行われてもよい。

【0065】

上述された本開示の技術は、Ｑが３以上の奇数である場合、例えば、Ｑが２Ｎ－１である場合にも適用可能である。ここで、Ｎは、２以上の整数である。この場合、検出信号ｆ_２Ｎの信号レベルＡ_２Ｎが、第１～第２Ｎバーストのいずれにおいてもゼロであるとして上記と同様の演算が行われる。検出信号ｆ_２Ｎに関する演算結果は、デコーダ回路部１６において廃棄される。

【0066】

以下では、Ｑ＝４かつＮ＝２である場合、即ち、１つのＡＤコンバータ１５に対して設けられる検出電極３の数が４である場合について、具体的な解及び容量センシング回路部４の構成の一例を示す。

【0067】

Ｎ＝２である場合、エンコードテンソルＥは、４×４行列であり、エンコード行列Ｅ_１、Ｅ_２は、式（７ａ）（７ｂ）で記述される。また、エンコード行列Ｅ_１、Ｅ_２の部分行列ｅ_１１、ｅ_１２、ｅ_２１、ｅ_２２、デコード行列Ｘ_１の部分行列ｘ_１１、ｘ_２１、ｘ_１２、ｘ_２２、デコード行列Ｘ_２の部分行列ｙ_１１、ｙ_２１、ｙ_１２、ｙ_２２は、いずれも、２×２行列である。

【0068】

エンコード行列Ｅ_１、Ｅ_２の全ての要素が＋１又は－１であるとき、エンコーダ回路部１４には、可変ゲイン段が不要であり、回路規模の面で有利である。デコード行列Ｘ_１、Ｘ_２についても同様である。そこで、エンコード行列Ｅ_１、Ｅ_２の部分行列ｅ_１１、ｅ_１２、ｅ_２１、ｅ_２２、デコード行列Ｘ_１の部分行列ｘ_１１、ｘ_２１、ｘ_１２、ｘ_２２、デコード行列Ｘ_２の部分行列ｙ_１１、ｙ_２１、ｙ_１２、ｙ_２２を、下記式（３６）の１６個の２×２行列から選択する。

【数36】

【0069】

更に、エンコード行列の部分行列とデコード行列の部分行列が共に正則であれば、デコード行列の部分行列をエンコード行列の部分行列の逆行列の整数倍として扱えるため、計算が簡単になる。よって、解空間を下記式（３７）、（３８）のように制限する。

【数37】

【数38】

ここで、デコード行列の部分行列ｘ_ｋｌ、ｙ_ｋｌについての解空間の制限には、下記式（３９）の関係が利用されている。

【数39】

【0070】

いま、エンコード行列の部分行列が正則であるとき、ｇ＝１、ｃ_１＝ｃ_２＝ｃ_３＝ｃ_４＝４とすると、下記式（４０）

【数40】

を満たすエンコード行列の部分行列とデコード行列の部分行列の最も簡単な例は、下記式（４１）で表されることが分かる。

【数41】

【0071】

上記の式（３７）、（３８）のように解空間が制約される場合、エンコード行列の部分行列とデコード行列の部分行列との行列積において、２つの行列積の和又は差が単位行列の整数倍となるのは、行列積が単位行列の整数倍となるときのみである。つまり、ｇ＝１として、式（２２）は、下記式（４２）と書き換えることができ、

【数42】

式（４２）から、下記式（４３）が得られる。

【数43】

ここで、式（４３）に現れる係数２は、エンコード行列の部分行列の逆行列の整数倍となるデコード行列の部分行列が係数２を持つことによる。

【0072】

今、右辺がゼロ行列になる下記の４本の式（４４）は、等価である。

【数44】

なぜならば、正則な行列同士の積が等しいとき、その逆行列も等しいからである。等価であることは、下記式（４５）、（４６）から容易に示すことができる。

【数45】

【数46】

これは、解を得るためには、行列積が等しくなる２組の正則な２×２行列を探せばよいことを意味している。実際、そのような組は複数存在する。

【0073】

行列積の性質から、乗数行列の２つの列と対応する被乗数行列の２つの行とを同時に交換しても、行列積は変わらない。また、乗数行列の列の符号と対応する被乗数行列の２つの行の符号とが同時に反転しても行列積は変わらない。よって、被乗数行列であるエンコード行列の部分行列ｅ_ｋｌに関する解は、下記式（４７）の関係から、

【数47】

下記式（４８）：

【数48】

と表すことができる最も簡単な解が一つ得られれば、他の解も容易に得られる。例えば、解を下記式（４９）のように選ぶと、２つのエンコード行列の行和の和が常に２になる。

【数49】

式（４９）は、入力テンソルａを復調できる解の一つである。

【0074】

式（４９）に記述された解をより具体的に記述すれば、エンコードテンソルＥ、デコード行列Ｘ_ａ、Ｘ_ｂは、下記式（５０）、（５１）で表すことができる。

【数50】

【数51】

【0075】

この場合、デコード行列Ｘａ、Ｘｂと、エンコードテンソルＥとの積は、下記式（５２）として表される。

【数52】

【0076】

図４に示す実施形態では、エンコーダ回路部１４が、式（５０）に対応する構成を有しており、デコーダ回路部１６が、式（５１）に対応する構成を有している。ここで、１つのＡＤコンバータ１５に対して設けられる検出電極３の数が４である、言い換えれば、Ｑ＝４であり、エンコーダ回路部１４は、搬送波Ｍｉｘ１～Ｍｉｘ４がそれぞれに供給される４つのミキサ２４_１～２４_４を備えている。

【0077】

デコーダ回路部１６は、デジタル復調器２５と、係数供給回路部２６と、デシメータ／フィルタ２７、２８と、デコーダ２９とを備えている。デジタル復調器２５は、駆動信号と同相の局所搬送波及び該同相の局所搬送波からπ／２だけ位相がずれた局所搬送波でデジタルデータストリームｑを復調して復調データを生成する。本実施形態では、デジタル復調器２５は、駆動信号と同相の局所搬送波に相当する係数Φ_０をデジタルデータストリームｑに乗じるデジタルミキサ３１と、該同相の局所搬送波から位相がπ／２だけ遅れた局所搬送波に相当する係数Φ_π／２をデジタルデータストリームｑに乗じるデジタルミキサ３２とを備えている。係数供給回路部２６は、参照クロック信号ＣＬＫ_ＲＥＦに同期して、係数Φ_０をデジタルミキサ３１に供給し、係数Φ_π／２をデジタルミキサ３２に供給する。

【0078】

デコーダ２９は、積和演算回路部３３、３４を備えている。積和演算回路部３３は、デコード行列Ｘ_ａに相当する積和演算を行い、積和演算回路部３４は、デコード行列Ｘ_ｂに相当する積和演算を行う。

【0079】

デジメータ／フィルタ２７は、デジタルミキサ３１の出力を積和演算回路部３３、３４に分配するように構成され、デジメータ／フィルタ２８は、デジタルミキサ３２の出力を積和演算回路部３３、３４に分配するように構成されている。

【0080】

以下では、図４に示す容量センシングシステム１００の動作を説明する。本実施形態では、Ｑ＝４、即ち、Ｎ＝２であり、ドライバ回路部１２は、バースト＃１～＃４に渡って同一波形の駆動信号を検出電極３_１～３_４に供給する。

【0081】

図５に示すように、バースト＃１では、ミキサ２４_１～２４_４は、それぞれ、信号Φ_０、Φ_－π／２、Φ_０、Φ_π／２を搬送波Ｍｉｘ１～Ｍｉｘ４として用いて検出信号ｆ_１～ｆ_４を変調する。このような動作は、式（５０）に示したエンコード行列Ｅ_１、Ｅ_２の第１行に対応している。バースト＃１においてＡＤコンバータ１５から出力されるデジタルデータストリームｑの値ｑ_１は、式（５３）に示すように、
ｑ_１＝（Ａ_１＋Ａ_３）Φ_０－（Ａ_２－Ａ_４）Φ_π／２ （５３）
である。デジタルミキサ３１、３２は、ｑ_１に、それぞれ、係数Φ_０、Φ_π／２を乗じて得られる復調データＢ１．１、Ｂ１．２を出力する。ここで、復調データＢ１．１、Ｂ１．２は、下記式（５４ａ）、（５４ｂ）で表すことができる。
Ｂ１．１＝（Ａ_１＋Ａ_３）Φ_０－（Ａ_２－Ａ_４）Φ_π／２ （５４ａ）
Ｂ１．２＝（Ａ_１＋Ａ_３）Φ_π／２＋（Ａ_２－Ａ_４）Φ_０ （５４ｂ）
デジメータ／フィルタ２７は、デジタルミキサ３１から受け取った復調データＢ１．１を積和演算回路部３３に出力し、デジメータ／フィルタ２８は、デジタルミキサ３２から受け取った復調データＢ１．２を積和演算回路部３４に出力する。

【0082】

図６に示すように、バースト＃２では、ミキサ２４_１～２４_４は、それぞれ、信号Φ_π／２、Φ_０、Φ_－π／２、Φ_０を搬送波Ｍｉｘ１～Ｍｉｘ４として用いて検出信号ｆ_１～ｆ_４を変調する。このような動作は、式（５０）に示したエンコード行列Ｅ_１、Ｅ_２の第２行に対応している。バースト＃２においてＡＤコンバータ１５から出力されるデジタルデータストリームｑの値ｑ_２は、式（５５）に示すように、
ｑ_２＝（Ａ_１－Ａ_３）Φ_π／２＋（Ａ_２＋Ａ_４）Φ_０ （５５）
である。デジタルミキサ３１、３２は、ｑ_２に、それぞれ、係数Φ_０、Φ_π／２を乗じて得られる復調データＢ２．１、Ｂ２．２を出力する。ここで、復調データＢ２．１、Ｂ２．２は、下記式（５６ａ）、（５６ｂ）で表すことができる。
Ｂ２．１＝（Ａ_１－Ａ_３）Φ_π／２＋（Ａ_２＋Ａ_４）Φ_０ （５６ａ）
Ｂ２．２＝－（Ａ_１－Ａ_３）Φ_０＋（Ａ_２＋Ａ_４）Φ_π／２ （５６ｂ）
デジメータ／フィルタ２７は、デジタルミキサ３１から受け取った復調データＢ２．１を積和演算回路部３４に出力し、デジメータ／フィルタ２８は、デジタルミキサ３２から受け取った復調データＢ２．２を積和演算回路部３３に出力する。

【0083】

図７に示すように、バースト＃３では、ミキサ２４_１～２４_４は、それぞれ、信号Φ_０、Φ_π／２、Φ_π、Φ_π／２を搬送波Ｍｉｘ１～Ｍｉｘ４として用いて検出信号ｆ_１～ｆ_４を変調する。このような動作は、式（５０）に示したエンコード行列Ｅ_１、Ｅ_２の第３行に対応している。バースト＃３においてＡＤコンバータ１５から出力されるデジタルデータストリームｑの値ｑ_３は、式（５７）に示すように、
ｑ_３＝（Ａ_１－Ａ_３）Φ_０＋（Ａ_２＋Ａ_４）Φ_π／２ （５７）
である。デジタルミキサ３１、３２は、ｑ_３に、それぞれ、係数Φ_０、Φ_π／２を乗じて得られる復調データＢ３．１、Ｂ３．２を出力する。ここで、復調データＢ３．１、Ｂ３．２は、下記式（５８ａ）、（５８ｂ）で表すことができる。
Ｂ３．１＝（Ａ_１－Ａ_３）Φ_０＋（Ａ_２＋Ａ_４）Φ_π／２ （５８ａ）
Ｂ３．２＝（Ａ_１－Ａ_３）Φ_π／２－（Ａ_２＋Ａ_４）Φ_０ （５８ｂ）
デジメータ／フィルタ２７は、デジタルミキサ３１から受け取った復調データＢ３．１を積和演算回路部３３に出力し、デジメータ／フィルタ２８は、デジタルミキサ３２から受け取った復調データＢ３．２を積和演算回路部３４に出力する。

【0084】

図８に示すように、バースト＃４では、ミキサ２４_１～２４_４は、それぞれ、信号Φ_π／２、Φ_０、Φ_π／２、Φ_０を搬送波Ｍｉｘ１～Ｍｉｘ４として用いて検出信号ｆ_１～ｆ_４を変調する。このような動作は、式（５０）に示したエンコード行列Ｅ_１、Ｅ_２の第４行に対応している。バースト＃２においてＡＤコンバータ１５から出力されるデジタルデータストリームｑの値ｑ_４は、式（５９）に示すように、
ｑ_４＝（Ａ_１＋Ａ_３）Φ_π／２－（Ａ_２－Ａ_４）Φ_０ （５９）
である。デジタルミキサ３１、３２は、ｑ_４に、それぞれ、係数Φ_０、Φ_π／２を乗じて得られる復調データＢ４．１、Ｂ４．２を出力する。ここで、復調データＢ４．１、Ｂ４．２は、下記式（６０ａ）、（６０ｂ）で表すことができる。
Ｂ４．１＝（Ａ_１＋Ａ_３）Φ_π／２－（Ａ_２－Ａ_４）Φ_０ （６０ａ）
Ｂ４．２＝－（Ａ_１＋Ａ_３）Φ_０－（Ａ_２－Ａ_４）Φ_π／２ （６０ｂ）
デジメータ／フィルタ２７は、デジタルミキサ３１から受け取った復調データＢ４．１を積和演算回路部３４に出力し、デジメータ／フィルタ２８は、デジタルミキサ３２から受け取った復調データＢ４．２を積和演算回路部３３に出力する。

【0085】

デコーダ２９の積和演算回路部３３、３４は、バースト＃１～＃４においてデシメータ／フィルタ２７、２８から受け取ったデータＢ１．１～Ｂ１．４、及び、Ｂ２．１～Ｂ２．４に対してデコード行列Ｘａ、Ｘｂに対応する演算を行い、有効な信号成分に対応するデジタル出力４Ａ_１Φ_０、４Ａ_２Φ_０、４Ａ_３Φ_０、４Ａ_４Φ_０、及び、ノイズ成分に対応するデジタル出力４Ａ_１Φ_π／２、４Ａ_２Φ_π／２、４Ａ_３Φ_π／２、４Ａ_４Φ_π／２を算出する。ここで、デコード行列Ｘａ、Ｘｂは、虚数ｉを含んでいるが、積和演算回路部３３、３４は、虚数ｉを乗じる演算を行う場合にデジタルミキサ３２から出力された値を使用し、積和演算回路部３３、３４それ自体は実数の範囲で演算を行うように構成されている。

【0086】

具体的には、積和演算回路部３３は、バースト＃１～＃４で受け取った復調データＢ１．１、Ｂ２．２、Ｂ３．１、Ｂ４．２について下記の行列演算を行うことで、デジタル出力４Ａ_１Φ_０、４Ａ_２Φ_π／２、４Ａ_３Φ_０、４Ａ_４Φ_π／２を算出する。

【数53】

式（６１）に現れる４×４行列は、デコード行列Ｘａに対応しているが、虚数ｉを用いない形式で表現されている。

【0087】

一方、積和演算回路部３４は、バースト＃１～＃４で受け取った復調データＢ１．２、Ｂ２．１、Ｂ３．２、Ｂ４．１について下記式（６２）の行列演算を行うことで、デジタル出力４Ａ_１Φ_π／２、４Ａ_２Φ_０、４Ａ_３Φ_π／２、４Ａ_４Φ_０を算出する。

【数54】

【0088】

演算装置５は、有効な信号成分に対応するデジタル出力４Ａ_１Φ_０、４Ａ_２Φ_０、４Ａ_３Φ_０、４Ａ_４Φ_０に基づいて物体のセンサアレイ１への近接検出のための演算処理を行う。

【0089】

演算装置５は、更に、ノイズ成分に対応するデジタル出力４Ａ_１Φ_π／２、４Ａ_２Φ_π／２、４Ａ_３Φ_π／２、４Ａ_４Φ_π／２に基づいてノイズ検出を行う。検出信号ｆ_１～ｆ_４にノイズの影響がない場合には、デジタル出力４Ａ_１Φ_π／２、４Ａ_２Φ_π／２、４Ａ_３Φ_π／２、４Ａ_４Φ_π／２はゼロであることが期待される。そうでない場合、検出信号ｆ_１～ｆ_４がノイズの影響があると判断できる。

【0090】

以上には、本開示の様々な実施形態が具体的に記載されているが、本開示に記載された技術は、様々な変更と共に実施され得る。例えば、上記には自己容量センシングを行う実施形態が記述されているが、相互容量センシングが行われてもよい。この場合、センサアレイ１に検出電極３_１～３_Ｑに対向する駆動電極が設けられる。ドライバ回路部１２は、検出電極３_１～３_Ｑに対向する駆動電極に駆動信号を供給する。

【0091】

また、図１には、一のＡＤコンバータ１５に対応する検出電極３が縦方向に並んでいる構成が図示されているが、一のＡＤコンバータ１５に対応する検出電極３の配置は、様々に変更可能である。例えば、図９に示すように、検出電極３がＱ個のグループ４０_１～４０_Ｑにグループ化され、グループ４０_１～４０_Ｑが特定方向に、図１では横方向に並んで配置される場合に、異なるグループ４０に属するＱ個の検出電極３が一のＡＤコンバータ１５に対応する検出電極３として選択されてもよい。例えば、図９においてハッチングで示された検出電極３が、一のＡＤコンバータ１５に対応する検出電極３として選択されてもよい。

【符号の説明】

【0092】

１００ ：容量センシングシステム
１ ：センサアレイ
２ ：半導体装置
３ ：検出電極
４ ：容量センシング回路部
５ ：演算装置
６ ：破線
１１ ：入力端子
１２ ：ドライバ回路部
１３ ：カレントコンベア回路部
１４ ：エンコーダ回路部
１５ ：ＡＤコンバータ
１６ ：デコーダ回路部
２１ ：ドライバ
２２ ：カレントコンベア
２３ ：移相器
２４ ：ミキサ
２５ ：デジタル復調器
２６ ：係数供給回路部
２７、２８：デシメータ／フィルタ
２９ ：デコーダ
３１、３２：デジタルミキサ
３３、３４：積和演算回路部
４０ ：グループ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】