特許 7131155 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-08-29

(45)【発行日】2022-09-06

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 21/301 20060101AFI20220830BHJP

   H01L 21/768 20060101ALI20220830BHJP

   H01L 23/532 20060101ALI20220830BHJP

   H01L 21/316 20060101ALI20220830BHJP

【ＦＩ】

H01L21/78 L

H01L21/90 M

H01L21/316 X

【請求項の数】 7

(21)【出願番号】P 2018135135

(22)【出願日】2018-07-18

(65)【公開番号】P2020013882

(43)【公開日】2020-01-23

【審査請求日】2021-04-28

(73)【特許権者】

【識別番号】000106276

【氏名又は名称】サンケン電気株式会社

(74)【代理人】

【識別番号】100097113

【弁理士】

【氏名又は名称】堀 城之

(74)【代理人】

【識別番号】100162363

【弁理士】

【氏名又は名称】前島 幸彦

(72)【発明者】

【氏名】青木 宏憲

【審査官】内田 正和

(56)【参考文献】

【文献】特開２００５－１９１４３６（ＪＰ，Ａ）

【文献】特開２００８－２４３９４３（ＪＰ，Ａ）

【文献】米国特許出願公開第２００８／０２８３９３３（ＵＳ，Ａ１）

【文献】特開２００４－０５５８５２（ＪＰ，Ａ）

【文献】特開２００５－３０２９８５（ＪＰ，Ａ）

【文献】特開２０１９－２１２７０３（ＪＰ，Ａ）

【文献】特開２０１７－０６３２２３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／３０１

Ｈ０１Ｌ ２１／７６８

Ｈ０１Ｌ ２１／３１６

(57)【特許請求の範囲】

【請求項1】

半導体基板の上に、シリコン窒化膜と有機膜を積層構造の中に含む保護膜が形成された半導体装置であって、
前記シリコン窒化膜の上に前記シリコン窒化膜よりも厚く前記有機膜が形成され、
平面視において、前記半導体基板の上で前記シリコン窒化膜が形成された領域の内側に前記有機膜の端部が位置するように、前記有機膜が形成され、
平面視において、前記シリコン窒化膜の端部から見て前記半導体基板の端部がある側と反対側において、前記シリコン窒化膜の端部に沿って延伸し前記半導体基板の表面から掘り下げられた溝が、前記シリコン窒化膜の端部側から、前記半導体基板の端部がある側と反対側に向かって複数列にわたり、前記シリコン窒化膜の端部から、前記半導体基板の端部がある側と反対側に向かうに従い、幅が狭くかつ浅く、前記半導体基板に形成されたことを特徴とする半導体装置。

【請求項2】

平面視における前記有機膜の端部と前記シリコン窒化膜の端部との間の間隔は１０μｍ以上２００μｍ以下とされたことを特徴とする請求項１に記載の半導体装置。

【請求項3】

平面視において、前記シリコン窒化膜の端部が前記半導体基板の端部よりも内側に位置するように、前記シリコン窒化膜が形成され、
平面視における前記シリコン窒化膜の端部と前記半導体基板の端部との間の間隔は５０μｍ以上２００μｍ以下とされたことを特徴とする請求項２に記載の半導体装置。

【請求項4】

前記半導体基板の上にシリコン酸化膜が形成され、前記シリコン窒化膜は前記シリコン酸化膜の上に形成されたことを特徴とする請求項１から請求項３までのいずれか１項に記載の半導体装置。

【請求項5】

前記半導体基板の上にＴＥＯＳ酸化膜が形成され、前記シリコン酸化膜は前記ＴＥＯＳ酸化膜の上に形成されたことを特徴とする請求項４に記載の半導体装置。

【請求項6】

前記有機膜は、ポリイミドで構成されたことを特徴とする請求項１から請求項５までのいずれか１項に記載の半導体装置。

【請求項7】

前記半導体基板は、ＩＩＩ族窒化物半導体からなる層を含む積層構造を具備することを特徴とする請求項１から請求項６までのいずれか１項に記載の半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体ウェハ上に多数が形成された後に切断分離されて得られる半導体装置の構造に関する。

【背景技術】

【0002】

一般的に、半導体装置（各種トランジスタや各種ダイオード）を製造するに際しては、大きな半導体ウェハ（半導体基板）中に多くの単体の半導体チップが配列して形成され、最後に半導体チップ間が切断（ダイシング）されることによって、個々の半導体チップ（半導体装置）が分断されて得られる。この切断は、通常は半導体ウェハと交差する円盤状の回転する切断刃（ブレード）を用いて行われる。この際、切断分離された半導体チップ中の端部（切断刃と当接した側）でチッピング（欠け）が発生することがある。チッピングは、ダイシング時に半導体ウェハ中に発生したクラックに起因して発生する。半導体チップにおいて実際の電気的な動作をする領域（動作領域）はこの端部からは離間しているが、チッピングが大きくなると、このような動作や信頼性に対して悪影響を及ぼす。広バンドギャップのＩＩＩ族窒化物化合物半導体は、パワー半導体素子や発光素子の材料として広く用いられているが、一般的にＧａＮに代表されるＩＩＩ族窒化物化合物半導体はシリコン等と比べて加工の際にクラックが発生しやすいため、特にチッピングが発生しやすい。

【0003】

半導体チップにおける動作領域をこのように切断された端部から十分に離間させることによって、チッピングやクラックによる悪影響を低減することができる。しかしながら、この場合には、半導体チップ単体の実質的な面積が大きくなるため、１枚の半導体ウェハから得られる半導体チップの個数が減少し、半導体チップを安価とすることが困難である。

【0004】

このため、特許文献１には、個々の半導体チップ（半導体装置）において表面に形成された酸化膜（シリコン酸化膜）を端部側で除去し、この酸化膜の端部の形状をテーパー形状（ベベルカット形状）とすることにより、チッピングの発生やクラックの半導体チップ側への進展が抑制できることが記載されている。ここで、酸化膜のベベルカット形状は、機械的加工等によって形成することができる。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２０１７－４１６１６号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

特許文献１に記載の技術において、ベベルカット形状は、半導体チップの全周にわたり形成されるが、このような機械的加工を全ての半導体チップにおいて正確に全周にわたり行うためには、長時間を要した。また、ここで機械的加工を施す必要があるのは酸化膜の端部のみであるが、例えばこの際に半導体基板が損傷すると、半導体チップの電気的特性や信頼性に対する悪影響が発生した。

【0007】

このため、特許文献１に記載の技術によって、ダイシング時におけるチッピングやクラックの発生が抑制された安価な半導体装置を得ることは困難であった。

【0008】

本発明は、かかる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。

【課題を解決するための手段】

【0009】

本発明は、上記課題を解決すべく、以下に掲げる構成とした。
本発明の半導体装置は、半導体基板の上に、シリコン窒化膜と有機膜を積層構造の中に含む保護膜が形成された半導体装置であって、前記シリコン窒化膜の上に前記シリコン窒化膜よりも厚く前記有機膜が形成され、平面視において、前記半導体基板の上で前記シリコン窒化膜が形成された領域の内側に前記有機膜の端部が位置するように、前記有機膜が形成され、平面視において、前記シリコン窒化膜の端部から見て前記半導体基板の端部がある側と反対側において、前記シリコン窒化膜の端部に沿って延伸し前記半導体基板の表面から掘り下げられた溝が、前記シリコン窒化膜の端部側から、前記半導体基板の端部がある側と反対側に向かって複数列にわたり、前記シリコン窒化膜の端部から、前記半導体基板の端部がある側と反対側に向かうに従い、幅が狭くかつ浅く、前記半導体基板に形成されたことを特徴とする。
本発明の半導体装置において、平面視における前記有機膜の端部と前記シリコン窒化膜の端部との間の間隔は１０μｍ以上２００μｍ以下とされたことを特徴とする。
本発明の半導体装置は、平面視において、前記シリコン窒化膜の端部が前記半導体基板の端部よりも内側に位置するように、前記シリコン窒化膜が形成され、平面視における前記シリコン窒化膜の端部と前記半導体基板の端部との間の間隔は５０μｍ以上２００μｍ以下とされたことを特徴とする。
本発明の半導体装置は、前記半導体基板の上にシリコン酸化膜が形成され、前記シリコン窒化膜は前記シリコン酸化膜の上に形成されたことを特徴とする。
本発明の半導体装置は、前記半導体基板の上にＴＥＯＳ酸化膜が形成され、前記シリコン酸化膜は前記ＴＥＯＳ酸化膜の上に形成されたことを特徴とする。
本発明の半導体装置において、前記有機膜は、ポリイミドで構成されたことを特徴とする。
本発明の半導体装置において、前記半導体基板は、ＩＩＩ族窒化物半導体からなる層を含む積層構造を具備することを特徴とする。

【発明の効果】

【0010】

本発明は以上のように構成されているので、ダイシング時におけるチッピングやクラックの発生が抑制された安価な半導体装置を得ることができる。

【図面の簡単な説明】

【0011】

【図1】本発明の実施の形態に係る半導体装置の構造を示す断面図である。

【図2】本発明の実施の形態に係る半導体装置を製造する際のダイシング時の状況を示す断面図である。

【図3】本発明の実施の形態に係る半導体装置を製造する際のダイシング時の状況を示す平面図である。

【図4】本発明の実施の形態に係る半導体装置の比較例（ａ）、実施例のダイシング後の外観写真である。

【図5】本発明の実施の形態に係る半導体装置の変形例の構造を示す断面図である。

【発明を実施するための形態】

【0012】

以下、本発明の実施の形態となる半導体装置について説明する。この半導体装置は、ＩＩＩ族窒化物化合物半導体（ＧａＮ）からなる層を最上部に具備する半導体基板を用いて半導体素子（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）が形成され、その表面には、シリコン窒化膜、厚い有機膜（ポリイミド膜）を少なくとも積層構造中に具備する保護膜が形成されている。

【0013】

図１は、この半導体装置１の構造を示す断面図である。ここで用いられる半導体基板１０においては、シリコン単結晶で構成されたシリコン基板１１の上にバッファ層１２を介してＧａＮ層１３がエピタキシャル成長によって形成されている。図１における動作領域Ｓには、ソース電極、ドレイン電極、ゲート電極等を具備するＨＥＭＴが形成されているが、その構造は従来より知られるものと同様であり、本願発明とは無関係であるため、その記載は省略されている。

【0014】

半導体基板１０（ＧａＮ層１３）の表面には、ＨＥＭＴにおける層間絶縁膜となるＴＥＯＳ酸化膜２１が形成されている。ＴＥＯＳ酸化膜２１は、常温で液体であるＴＥＯＳ（テトラエトキシシラン）を原料として例えばプラズマＣＶＤ等によって形成した酸化膜である。ＴＥＯＳ酸化膜２１は、シラン（ＳｉＨ_４）を原料とした通常のシリコン酸化膜と比べて、厚く形成できる、段差被覆性が高い、等の異なる特性を具備する。前記の通り、ＴＥＯＳ酸化膜２１は層間絶縁層であるため、実際にはその内部に配線等が設けられているが、その記載はここでは省略されている。

【0015】

ＴＥＯＳ酸化膜２１の上には、この半導体装置１における保護膜を構成するための積層構造が構成されている。保護膜は、半導体装置１における表面の絶縁性や耐湿性等の確保と、機械的保護のために設けられる。ここでは、まず、ＴＥＯＳ酸化膜２１の上に、シランを原料として例えばプラズマＣＶＤ等によって形成された酸化膜（シリコン酸化膜）２２が形成される。酸化膜２２の組成はＳｉＯ_２に近いＳｉＯ_ｘであり、ｘの値は成膜条件等により異なる。酸化膜２２の絶縁性は高いが、透湿性が高く、これによって耐湿性を確保することは困難である。

【0016】

酸化膜２２の上には、窒化膜（シリコン窒化膜）２３が形成される。窒化膜２３は、例えばシランとアンモニア等を原料としたプラズマＣＶＤ等によって形成される。窒化膜２３の組成はＳｉ_３Ｎ_４に近いＳｉＮ_ｙであり、ｙの値は成膜条件等により異なる。窒化膜２３は酸化膜２２、ＴＥＯＳ酸化膜２２と比べて緻密な構造を具備するために、透湿性が低く、これによって耐湿性を確保することができる。一方、窒化膜２３を厚く形成することは困難であるため、窒化膜２３のみによって絶縁性や機械的強度を確保することは困難であるために、前記の酸化膜２２と組み合わせた積層構造が採用される。

【0017】

また、上記の酸化膜２２、窒化膜２３を組み合わせた積層構造全体の厚さも、半導体装置１における機械的強度を確保するためには十分ではない。このため、図１においては、最上層に厚い有機膜２４が形成される。有機膜２４は、例えばポリイミドで構成され、その成膜方法は酸化膜２２、窒化膜２３とは異なり、例えば塗布法等によって厚く形成することができる。また、そのパターニングも、例えば有機膜２４を感光性ポリイミドで構成した場合には、マスクを用いた露光を行った後に現像することによって、容易に行うことができる。

【0018】

ここで、この半導体装置１においては、その端部側の構造に特徴を有する。図１において、この半導体装置１（半導体基板１０）の端部Ｅは、ダイシング時のブレードで上下方向に切断されることによって形成される。この際、ＴＥＯＳ酸化膜２１は半導体基板１０の全面にわたり形成されているが、その上側の酸化膜２２、窒化膜２３は、端部Ｅ側では除去されており、酸化膜２２、窒化膜２３の端部Ｅ１は半導体基板１０の端部Ｅから離間している、すなわち、図１において、Ｌ１＞０とされている。更に、窒化膜２３の上の有機膜２４の端部Ｅ２は、酸化膜２２、窒化膜２３の端部Ｅ１よりも内側（端部Ｅから遠い側）に位置している、すなわち、図１において、Ｌ２＞０とされている。

【0019】

図２は、この半導体装置１を製造する際の、ダイシングが行われる際の状況を示す図である。ここでは、大きな半導体ウェハ（半導体基板１０）を用いて左右方向で隣接する２つの半導体装置１が形成され、半導体ウェハにおけるこれらの間が切断刃（ブレード）１００によって厚さ方向で切断される状況が示されている。図１の形状に対応して、この状態においては、半導体基板１０上のＴＥＯＳ酸化膜２１は半導体基板１０の全面にわたり形成されている。一方、酸化膜２２、窒化膜２３は、チップ（左右両側の半導体装置１）間の切断刃１００が当接する箇所（スクライブライン）を挟んで、切断刃１００の幅Ｗよりも広い間隔Ｄ１の間隔をもって形成されている。酸化膜２２、窒化膜２３における間隔Ｄ１の空隙は、例えばドライエッチングによって形成される。

【0020】

更に、有機膜２４は、スクライブラインを挟んで、Ｄ１よりも大きいＤ２の間隔をもって形成されている。有機膜２４における間隔Ｄ２の空隙は、例えば、有機膜２４を感光性ポリイミドで構成した場合には、マスクを用いた露光、現像を経ることによって形成することができる。

【0021】

図３においては、平面視において半導体チップ（半導体装置１）が縦横で２個ずつ並んだ箇所における上面図を模式的に示す。ここでは、縦方向、横方向に沿ったスクライブラインＭ（切断刃１００）がそれぞれ３本ずつ設けられている。なお、図３におけるＷ、Ｄ１、Ｄ２は、強調して示されており、実際にはこれらの間の差はより小さい。また、実際にダイシングを行う際には切断刃１００により１箇所（１本の切断線）毎に切断が行われるが、ここでは便宜上全ての切断箇所における切断刃１００が重複して表示されている。

【0022】

上記の構成によって、切断刃１００によって切断後の半導体装置１におけるチッピングの発生を抑制することができる。図４（ａ）は、上記のようなシリコン基板１１、バッファ層１２、ＧａＮ層１３で構成された半導体基板１０を用い、図１におけるＬ１＝５０μｍ、Ｌ２＝０（図２におけるＤ１＝Ｄ２）とした場合、図４（ｂ）においては、同様の半導体基板１０、Ｗ、Ｄ１とし、Ｌ２＝１０μｍ（Ｄ２＞Ｄ１）とした場合における、切断後の半導体装置１の端部付近の外観写真である。Ｌ２＝１０μｍとした図４（ｂ）の場合においては，図４（ａ）の場合に発生していたチッピングの発生が抑制されている。

【0023】

この原因は、半導体基板１０の端部Ｅ付近におけるクラックの進展しやすさに起因すると推定される。まず、高い機械的強度、ヤング率をもつ窒化膜２３が半導体基板１０の上側に形成されることによって、半導体基板１０は補強されるために、クラックは進展しにくくなると考えられる。しかしながら、窒化膜２３の内部応力は大きいために、特に窒化膜２３の端部Ｅ１では半導体基板１０における内部応力が急激に変化するために、比較的クラックは発生しやすくなる、あるいは窒化膜２３によるクラックの抑制の効果が不十分となる。この際、厚い有機膜２４の端部Ｅ２を半導体基板１０の端部Ｅからみて窒化膜２３の端部Ｅ１よりも遠ざけることによって、半導体基板１０内の内部応力の変動を緩やかにすることができる。これによって、クラックの進展を抑制し、チッピングを抑制することができる。このため、図１において、Ｌ２≧１０μｍ、特にＬ２≧２０μｍとすることが好ましい。また、クラックの動作領域Ｓへの影響を低減するためには、Ｌ１≧５０μｍ、特にＬ１≧７０μｍ、あるいはＬ１＋Ｌ２≧９０μｍとすることが好ましい。ただし、動作領域Ｓとしては要求される特性に応じた一定の面積が必要となるため、Ｌ１、Ｌ２が大きすぎると、実質的にチップ面積が増大し、１枚の半導体ウェハから得られる半導体チップ数が減少し、製造コストが高くなるため、Ｌ１≦２００μｍ（特にＬ１≦１５０μｍ）、Ｌ２≦２００μｍ（特にＬ２≦１５０μｍ）、あるいはＬ１＋Ｌ２≦３００μｍとすることが好ましい。

【0024】

最上層に形成され、かつ最も厚い有機膜２４は、半導体装置の機械的保護という観点からは、半導体基板１０の表面における広い領域を覆うことが好ましいと一般的には予想される。しかしながら、上記の構成においては、窒化膜２３で覆われる半導体基板１０の表面の領域を制限し、かつ有機膜２４で覆われる窒化膜２３の表面の領域を制限することによって、チッピングやクラックが抑制される。

【0025】

上記の半導体装置１を製造するに際して、切断刃１００を用いたダイシングは、従来の半導体装置を製造するに際しても行われていることと変わりがなく、上記の半導体装置１における大きな特徴は、窒化膜２３の端部Ｅ１と有機膜２４の端部Ｅ２の位置関係である。ただし、窒化膜２３／酸化膜２２のパターニングと、有機膜２４のパターニングは、従来の半導体装置においてもボンディングパッド等を露出させるために通常行われており、異なるのは、これらのパターニングをする際のパターン（露光時のマスクのパターン）のみである。このため、従来の半導体装置と比べて、上記の半導体装置１を製造する際の製造コストは上昇せず、上記の半導体装置１を安価に得ることができる。更にこの際、上記の半導体装置１においてはチッピングの発生が抑制されるため、チップ歩留まりが向上する。このため、上記の半導体装置１を特に安価に得ることができる。

【0026】

上記の半導体装置１において、半導体基板１０の外周部付近の構成を工夫することにより、更にクラックによる素子への悪影響、あるいはクラックの発生を抑制することができる。図５は、この半導体装置１の構造を図１に対応させて示す図である。この半導体装置２においては、半導体基板１０における積層構成と、半導体基板１０上の層間絶縁層、保護膜に関する構成は、前記の半導体装置１と同様である。ここでは、半導体基板１０における端部Ｅ（端部Ｅ１）側において、複数の溝が形成されている点が異なる。図５においては、図中左側から順に溝Ｔ１～Ｔ５が形成されている。溝Ｔ１～Ｔ５は、いずれも端部Ｅ１に沿って形成されるため、その平面形状は図３における端部Ｅ１、Ｅ２と同心の相似形状とされ、溝Ｔ１が最も外側、溝Ｔ５が最も内側となる。実際に半導体装置２において電気的に機能する動作領域Ｓは溝Ｔ５よりも更に内側となる。

【0027】

溝Ｔ１～Ｔ５は、半導体基板１０に対してそれぞれ溝Ｔ１～Ｔ５に対応した開口が設けられたマスクを用いたフォトリソグラフィ（フォトレジスト塗布、露光、現像）を行った後に、ドライエッチングを行うことによって形成される。その後、酸化膜２２と同様のシリコン酸化膜を溝Ｔ１～Ｔ５が埋め込まれる程度に厚く形成した後に、半導体基板１０表面のシリコン酸化膜を除去することによって、溝Ｔ１～Ｔ５の中に埋め込み酸化層３０として残存させることができる。その後のＴＥＯＳ酸化膜２１、酸化膜２２、窒化膜２３、有機膜２４の形成、窒化膜２３／酸化膜２２、有機膜２４のパターニングについては、前記の半導体装置１と同様である。

【0028】

この場合において、端部Ｅ側からこの半導体基板１０にクラックが発生した場合、半導体基板１０の端部側から外側のトレンチＴ１まではクラックが進展することがあっても、トレンチＴ１の存在により、これよりも内側（図中右側）にトレンチが進展することが抑制される。ただし、このようにトレンチＴ１が存在すると、半導体基板１０におけるその周囲で内部応力が急激に変動するために、前記の窒化膜２３の端部Ｅ１がある場合と同様に、この部分で半導体基板１０にクラックが発生しやすくなることがある。このため、図５の構成においては、溝Ｔ２～Ｔ５が設けられ、溝Ｔ１から溝Ｔ５の表面からの深さは、半導体基板１０における内部応力に対する各溝の内部応力に対する影響が徐々に小さくなるように、内側（図中右側）に向かって徐々に浅くなるように設定されている。

【0029】

ここで、溝Ｔ１～Ｔ５は、ドライエッチングによって同時形成され、その開口幅Ｘ１～Ｘ５は、Ｘ１＞Ｘ２＞Ｘ３＞Ｘ４＞Ｘ５となるように設定されている。開口幅Ｘ１～Ｘ５は、マスクにおける開口幅として設定することができる。ここで、図示されるように、どの溝においても溝の深さ／開口幅（アスペクト比）は１よりも十分に大きくなっている。このようにアスペクト比の大きな溝を形成する際には、溝の底面側へのドライエッチングの際の反応性ガスが供給される状況が溝の開口幅に応じて異なるため、開口幅が狭いほど底部側でのエッチング速度が低下する。このため、同時にエッチングされた場合でも、上記の開口幅に応じ、溝Ｘ１を最も深く、溝Ｔ５を最も浅くすることができる。また、溝Ｔ１～Ｔ５は、半導体基板１０中の内部応力の急激な変動を抑制するために設けられ、半導体装置２における電気的な動作には全く関与しない。このため、溝Ｔ１～Ｔ５の深さの絶対値に要求される精度は高くない。

【0030】

このため、内部の埋め込み酸化層３０を含む上記の溝Ｔ１～Ｔ５に関わる構造を、容易に形成することができる。なお、上記の例では、各溝の中には埋め込み酸化層３０が設けられるものとしたが、他の構造、例えば導電層で埋め込む、溝の内面に酸化膜を形成した上で導電層で埋め込む、等の構造を用いても同様である。また、上記の例では５つの溝Ｔ１～Ｔ５が用いられたが、その数は適宜設定することができる。

【0031】

また、特に動作領域Ｓにおいてパワー半導体素子が形成され、動作時において半導体基板１０（ＧａＮ層１３）中の電界強度が高くなる場合には、特に外周部における電界強度を緩和するための溝をガードリングとして設けることがある。こうした場合には、このようなガードリングを上記の溝Ｔ１～Ｔ５としても用いることができる。また、図５の例においては、各溝は断面が矩形形状（溝内面の側壁が鉛直方向に沿った形状）とされたが、内径が下側に向かうに従って小さくなるようなテーパー形状としてもよい。こうした形状は、ドライエッチングの条件によって設定することができる。また、図５における左右方向での溝の間隔は等間隔である必要はなく、この間隔は適宜設定が可能である。例えば、内部応力の変動を小さくするために、内側にむかうに従って間隔が広くなるように設定することができる。また、上記の例では、平面視において溝は動作領域Ｓにおける全ての側を囲んで形成されるものとした。しかしながら、動作領域の周囲で溝が全周にわたり連続的に形成されている必要はない。

【0032】

また、上記の例では、半導体基板１０においてＧａＮ層１３が最上部に形成され、ＧａＮ層１３中に半導体素子が形成されるものとした。しかしながら、半導体基板の構造によらず、上記の構成が有効であることは明らかである。この際、チッピング、クラックが発生しやすい層が半導体基板中に存在する場合には、特に上記の構成は有効である。このため、半導体基板において、化合物半導体（ＩＩＩ族窒化物半導体を含む）で構成される層が含まれる場合において、特に上記の構成は有効である。

【符号の説明】

【0033】

１、２ 半導体装置
１０ 半導体基板
１１ シリコン基板
１２ バッファ層
１３ ＧａＮ層
２１ ＴＥＯＳ酸化膜
２２ 酸化膜（シリコン酸化膜）
２３ 窒化膜（シリコン窒化膜）
２４ 有機膜
３０ 埋め込み酸化層
１００ 切断刃（ブレード）
Ｅ、Ｅ１、Ｅ２ 端部
Ｍ スクライブライン
Ｓ 動作領域
Ｔ１～Ｔ５ 溝

【図1】

【図2】

【図3】

【図4】

【図5】