特許 7133743 例えばタップ付きリニアドライバ用の、ＭＯＳＦＥＴ回路、及びサージ保護方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-08-31

(45)【発行日】2022-09-08

(54)【発明の名称】例えばタップ付きリニアドライバ用の、ＭＯＳＦＥＴ回路、及びサージ保護方法

(51)【国際特許分類】

   H05B 45/48 20200101AFI20220901BHJP

【ＦＩ】

H05B45/48

【請求項の数】 15

(21)【出願番号】P 2022508836

(86)(22)【出願日】2020-08-07

(65)【公表番号】

(43)【公表日】2022-08-04

(86)【国際出願番号】 EP2020072219

(87)【国際公開番号】W WO2021028330

(87)【国際公開日】2021-02-18

【審査請求日】2022-04-07

(31)【優先権主張番号】PCT/CN2019/100214

(32)【優先日】2019-08-12

(33)【優先権主張国・地域又は機関】CN

(31)【優先権主張番号】19209749.1

(32)【優先日】2019-11-18

(33)【優先権主張国・地域又は機関】EP

【早期審査対象出願】

(73)【特許権者】

【識別番号】516043960

【氏名又は名称】シグニファイ ホールディング ビー ヴィ

【氏名又は名称原語表記】ＳＩＧＮＩＦＹ ＨＯＬＤＩＮＧ Ｂ．Ｖ．

【住所又は居所原語表記】Ｈｉｇｈ Ｔｅｃｈ Ｃａｍｐｕｓ ４８，５６５６ ＡＥ Ｅｉｎｄｈｏｖｅｎ，Ｔｈｅ Ｎｅｔｈｅｒｌａｎｄｓ

(74)【代理人】

【識別番号】100163821

【弁理士】

【氏名又は名称】柴田 沙希子

(74)【代理人】

【識別番号】100216390

【弁理士】

【氏名又は名称】竹尾 もえ

(72)【発明者】

【氏名】ルオ チェングー

(72)【発明者】

【氏名】ハン シャオウェイ

【審査官】田中 友章

(56)【参考文献】

【文献】特開２０１７－１５８１０６（ＪＰ，Ａ）

【文献】特開２０１３－２０７５５３（ＪＰ，Ａ）

【文献】特開２００１－２４５４６６（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０５Ｂ ４５／４８

Ｈ０３Ｋ １７／００

(57)【特許請求の範囲】

【請求項1】

入力電圧に接続されるドレインと、ゲートと、ソースとを含む第１ＭＯＳＦＥＴ、
前記ソースと、前記ゲートを使用して前記第１ＭＯＳＦＥＴのスイッチングを制御するゲート制御ノードとの間に接続される一方向性回路構成要素、及び
前記ゲート制御ノードと基準電圧との間に接続される閾値回路を有するＭＯＳＦＥＴ回路であって、
前記閾値回路が、前記ソースにおける電圧が、電圧閾値レベルを超えるときに、前記ゲート制御ノードにおける電圧をクランプ電圧レベルにクランプし、前記一方向性回路構成要素を前記ソースから前記ゲート制御ノードへの方向において導通状態にさせ、前記閾値回路の導通を可能にさせ、それによって、前記ゲート制御ノードを、前記第１ＭＯＳＦＥＴをオフにするような電圧に保持するよう適合されるＭＯＳＦＥＴ回路。

【請求項2】

前記一方向性回路構成要素が、前記ソースと前記ゲート制御ノードとの間に、前記一方向性回路構成要素の順方向導通方向で接続され、前記閾値回路が、前記ソースにおける電圧が電圧閾値レベルを超えるときに、前記ソースから前記ゲート制御ノードへの前記一方向性回路構成要素を介した順方向導通を可能にすることによって、前記ゲート制御ノードにおける電圧をクランプ電圧レベルにクランプするように適合され、
前記閾値回路が、前記入力電圧からデカップリングされる請求項１に記載のＭＯＳＦＥＴ回路。

【請求項3】

前記第１ＭＯＳＦＥＴが、Ｎチャネルであり、前記ゲート制御ノードが、前記ゲートであり、前記一方向性回路構成要素を介した導通、及び前記閾値回路の導通が、前記ゲートを、前記ソースにおける電圧より低い電圧に保持する請求項１又は２に記載のＭＯＳＦＥＴ回路。

【請求項4】

前記第１ＭＯＳＦＥＴが、Ｐチャネルであり、前記第１ＭＯＳＦＥＴが、Ｎチャネルのゲート駆動ＭＯＳＦＥＴを含むゲート駆動回路を有し、前記ゲート制御ノードが、前記ゲート駆動ＭＯＳＦＥＴのゲートであり、前記一方向性回路構成要素を介した導通、及び前記閾値回路の導通が、前記ゲート駆動ＭＯＳＦＥＴをオフにし、それによって、前記第１ＭＯＳＦＥＴをオフにする請求項１又は２に記載のＭＯＳＦＥＴ回路。

【請求項5】

前記一方向性回路構成要素が、ダイオードを有し、且つ／又は
前記閾値回路が、ツェナーダイオードを有する請求項１乃至４のいずれか一項に記載のＭＯＳＦＥＴ回路。

【請求項6】

前記ＭＯＳＦＥＴ回路が、前記第１ＭＯＳＦＥＴを含む複数のＭＯＳＦＥＴの直列接続を有し、
前記回路が、各々が前記ＭＯＳＦＥＴのうちのそれぞれの１つのソースとゲート制御ノードとの間に接続される複数の一方向性回路構成要素を有し、
各ＭＯＳＦＥＴの前記ゲート制御ノードと前記基準電圧との間に前記閾値回路が接続され、
前記閾値回路が、各ＭＯＳＦＥＴの前記ゲート制御ノードにおける電圧を、それぞれのＭＯＳＦＥＴの前記ソースにおける電圧が、それぞれの電圧閾値レベルを超え、それによって、それぞれの一方向性回路構成要素を介した順方向導通、及び前記閾値回路の導通を可能にするときに、前記クランプ電圧レベルにクランプし、それによって、それぞれのＭＯＳＦＥＴをオフにするよう適合される請求項１乃至５のいずれか一項に記載のＭＯＳＦＥＴ回路。

【請求項7】

前記閾値回路が、各ＭＯＳＦＥＴの前記ゲート制御ノードにそれぞれの更なる一方向性回路構成要素を介して接続される共有ツェナーダイオードを有する請求項６に記載のＭＯＳＦＥＴ回路。

【請求項8】

ＬＥＤセクションのセットを直列に含むＬＥＤストリングと、
請求項６又は７に記載のＭＯＳＦＥＴ回路であって、各ＬＥＤセクションが、前記複数のＭＯＳＦＥＴのうちのそれぞれの１つに関連付けられ、各ＭＯＳＦＥＴが、関連する前記ＬＥＤセクションにバイパス電流経路を供給するＭＯＳＦＥＴ回路と、
前記入力電圧の瞬時振幅に一致する、バイパスされていない前記ＬＥＤセクションの順方向電圧を与えるよう、前記ＬＥＤセクションのうちの少なくとも１つをバイパスするために、前記入力電圧の前記瞬時振幅に依存して前記ＭＯＳＦＥＴのゲート電圧を制御するためのコントローラとを有するタップ付きリニアＬＥＤドライバ。

【請求項9】

各ＬＥＤセクションと並列のそれぞれのコンデンサ、並びに関連する前記ＭＯＳＦＥＴと前記コンデンサ及び前記ＬＥＤセクションの並列回路との間のダイオードを更に有する請求項８に記載のタップ付きリニアＬＥＤドライバ。

【請求項10】

整流器を更に有し、前記整流器が、ＡＣ電圧を受け取るための入力を有し、前記整流器の出力が、前記ＭＯＳＦＥＴ回路のための前記入力電圧を有する請求項８又は９に記載のタップ付きリニアＬＥＤドライバ。

【請求項11】

前記ＬＥＤストリングと直列に電流源回路を更に有し、前記コントローラが、更に、前記電流源回路を制御するよう構成される請求項８乃至１０のいずれか一項に記載のタップ付きリニアＬＥＤドライバ。

【請求項12】

前記入力電圧と接地との間にコンデンサ構成を更に有する請求項８乃至１１のいずれか一項に記載のタップ付きリニアＬＥＤドライバ。

【請求項13】

前記コンデンサ構成が、前記ＬＥＤストリング全体と並列の第１コンデンサ、及び前記電流源回路と並列の第２コンデンサを有する請求項１２に記載のタップ付きリニアＬＥＤドライバ。

【請求項14】

ＭＯＳＦＥＴ回路のためのサージ保護方法であって、前記ＭＯＳＦＥＴ回路が、
入力電圧に接続されるドレインと、ゲートと、ソースとを含む第１ＭＯＳＦＥＴ、
前記ソースと、前記ゲートを使用して前記第１ＭＯＳＦＥＴのスイッチングを制御するゲート制御ノードとの間に接続される一方向性回路構成要素、及び
前記ゲート制御ノードと基準電圧との間に接続され、前記入力電圧からデカップリングされる閾値回路を有し、
前記方法が、
前記閾値回路を使用して、前記ソースにおける電圧が、閾値電圧レベルを超えるときに、前記ゲート制御ノードにおける電圧の、クランプ電圧レベルへの電圧クランプを実施し、前記一方向性回路構成要素を前記ソースから前記ゲート制御ノードへの方向において導通状態にさせ、前記閾値回路の導通を可能にさせ、それによって、前記ゲート制御ノードを、前記第１ＭＯＳＦＥＴをオフにするような電圧に保持するステップを有するサージ保護方法。

【請求項15】

タップ付きリニアＬＥＤドライバに適用され、前記タップ付きリニアドライバが、ＬＥＤセクションのセットを含むＬＥＤストリングを有し、各ＬＥＤセクションが、前記ＭＯＳＦＥＴ回路のそれぞれのＭＯＳＦＥＴに関連付けられ、前記方法が、各ＭＯＳＦＥＴの前記ゲート制御ノードにおける電圧の、クランプ電圧レベルへの電圧クランプを、前記入力電圧におけるサージ事象の場合にそれぞれのＭＯＳＦＥＴの前記ソースにおける電圧がそれぞれの閾値電圧レベルを超えるときに、実施するステップを有する請求項１４に記載のサージ保護方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、広くは、ＭＯＳＦＥＴ回路に関し、例えばＬＥＤ照明負荷を駆動するための、タップ付きリニアドライバ回路にとってとりわけ興味深い。

【背景技術】

【0002】

背景技術

【0003】

ＬＥＤのためのタップ付きリニアドライバ（ＴＬＤ）はよく知られている。それらは、スイッチモードドライバとは異なり、ドライバの電磁干渉（ＥＭＩ）性能を劣化させる高周波スイッチング要素を含まない。

【0004】

スタック構成（stacked arrangement）においては、駆動されるべきＬＥＤが、直列ストリングに配設され、ストリングのセクションが、それぞれのバイパススイッチによって選択的にバイパスされる。各セクションは、一般に、一連の個別のＬＥＤを有する。スイッチング動作は、主電源周期中の様々な時点における主電源電圧を、必要とされるＬＥＤ順方向電圧と一致させることを目的とする。そうすることによって、ＴＬＤは、スイッチモードドライバに匹敵する高い効率を維持する。

【0005】

ＴＬＤのための多くのトポロジが知られている。一般に、ＴＬＤに完全に整流された入力を供給するために入力に整流器が設けられる。

【0006】

基本的なスタックトポロジ（stacked topology）は、単一の電流源を使用し、それぞれのＬＥＤ又はＬＥＤのグループの周りにバイパススイッチを有する。

【0007】

バイパススイッチの制御は、電圧ベースの制御を使用して達成されてもよい。これは、瞬時入力電圧を測定し、入力電圧とＬＥＤ電圧とが一致させられるようにスイッチを制御することを含む。他の例においては、スイッチの電流ベースの制御は、スイッチが、通常は閉じられており、電流が或る特定の予め設定されたレベルを超える場合にのみ開くという原理に基づいている。

【発明の概要】

【発明が解決しようとする課題】

【0008】

ＴＬＤへの入力における電圧サージの事象において、及び広くはＭＯＳＦＥＴ回路のサージ事象がある場合に、問題が生じる。サージ事象は、回路ノードにおける電圧の上昇を引き起こし、これらの上昇した電圧は、１つ以上のＭＯＳＦＥＴなどの回路構成要素によって許容される必要がある。

【0009】

より低い定格の構成要素でサージ事象に耐えることができることは望ましいだろう。

【0010】

US20140265861A1は、サージ制御回路が、ＢＵＳ上の入力電圧を検出してＭＯＳＦＥＴをオフにするＭＯＳＦＥＴ及びサージ制御回路を開示している。

【課題を解決するための手段】

【0011】

本発明の概念は、例えばソースとドレインとの間の電圧サージ事象に応答して、（ＭＯＳＦＥＴがオンであったことを意味する）ソース電圧が閾値レベルを超えるときにＭＯＳＦＥＴをオフにするようＭＯＳＦＥＴゲート電圧をクランプするＭＯＳＦＥＴ回路を提供することにある。それ故、サージ電圧はＭＯＳＦＥＴの両端には印加されず、ＭＯＳＦＥＴは保護される。ＮＭＯＳの或る特定の例においては、このようなサージ事象の間は、ＭＯＳＦＥＴをオフにするよう、ゲートが、ソースにおける電圧より低い電圧に保持されるが、通常動作の間は、そうではない。これは、入力電圧の望ましくない上昇からの自動的な保護を提供する。

【0012】

本発明は、請求項によって規定されている。

【0013】

本発明によれば、
入力電圧に接続されるドレインと、ゲートと、ソースとを含む第１ＭＯＳＦＥＴ、
前記ソースと、前記ゲートを使用して前記第１ＭＯＳＦＥＴのスイッチングを制御するゲート制御ノードとの間に接続される一方向性回路構成要素、及び
前記ゲート制御ノードと基準電圧との間に接続される閾値回路を有するＭＯＳＦＥＴ回路であって、
前記閾値回路が、前記ソースにおける電圧が、電圧閾値レベルを超え、前記一方向性回路構成要素及び前記閾値回路を順方向導通させるときに、前記ゲート制御ノードにおける電圧をクランプ電圧レベルにクランプし、それによって、前記ゲート制御ノードを、前記第１ＭＯＳＦＥＴをオフにするような電圧に保持するよう適合されるＭＯＳＦＥＴ回路が提供される。

【0014】

このＭＯＳＦＥＴ回路は、前記入力電圧の望ましくない上昇からの保護を提供する。ＭＯＳＦＥＴがオンにされるとき、前記入力電圧の上昇に応じてソース電圧が上昇する。これらの上昇した電圧から前記ＭＯＳＦＥＴを保護するために、前記ＭＯＳＦＥＴは自動的にオフにされる。これは、前記ソースにおける電圧が、前記一方向性回路構成要素が導通するほど十分に高いときに、前記ゲート制御ノードが前記閾値回路の前記クランプ電圧レベルに達したことから、起こる。これは、例えばＮチャネルＭＯＳＦＥＴの場合には、前記ゲートを前記ソース電圧より低く保持することによって、前記ＭＯＳＦＥＴをオフにする。従って、ゲート電圧をクランプすることによって、前記ソース電圧がクランプされ、前記ＭＯＳＦＥＴがオフにされる。

【0015】

このやり方においては、前記ＭＯＳＦＥＴがさらされる電圧（又は電圧差）が低減されることができる。これは、より低電圧の構成要素が使用され得ることを意味する。

【0016】

実施形態においては、前記閾値回路（Ｄ１７、Ｒ４、Ｄ１３）は、前記入力電圧からデカップリング（decouple）される。この実施形態は、入力電圧検出に基づくサージ保護を除外する。

【0017】

前記一方向性回路構成要素は、例えば、前記ソースと前記ゲート制御ノードとの間に、前記一方向性回路構成要素の順方向導通方向（forward conduction direction）で接続され、前記閾値回路は、前記ソースにおける電圧が電圧閾値レベルを超えるときに、前記ソースから前記ゲート制御ノードへの前記一方向性回路構成要素を介した順方向導通（forward conduction）を可能にすることによって、前記ゲート制御ノードにおける電圧をクランプ電圧レベルにクランプするように適合される。

【0018】

従って、この一方向性回路構成要素は、前記ソース電圧が、前記閾値回路によって設定される最大ゲート制御ノード電圧を超えて上昇するときに、前記ソースから前記ゲート制御ノードへの導通経路を供給する。

【0019】

例の第１セットにおいては、前記第１ＭＯＳＦＥＴは、Ｎチャネルであり、前記ゲート制御ノードは、前記ゲートであり、前記一方向性回路構成要素を介した導通、及び前記閾値回路の導通は、前記ゲートを、前記ソースにおける電圧より低い電圧に保持する。従って、前記ゲートは、ローにプル（pull）されて、ＮチャネルのＭＯＳＦＥＴをオフにすることができる。

【0020】

例の第２セットにおいては、前記第１ＭＯＳＦＥＴは、Ｐチャネルであり、前記第１ＭＯＳＦＥＴは、Ｎチャネルのゲート駆動ＭＯＳＦＥＴを含むゲート駆動回路を有し、前記ゲート制御ノードは、前記ゲート駆動ＭＯＳＦＥＴのゲートであり、前記一方向性回路構成要素を介した導通、及び前記閾値回路の導通は、前記ゲート駆動ＭＯＳＦＥＴをオフにし、それによって、前記第１ＭＯＳＦＥＴをオフにする。

【0021】

ＰチャネルのＭＯＳＦＥＴのゲートのプルダウンは、トランジスタをオンにする。従って、プルダウンされた電圧が前記ＰチャネルのＭＯＳＦＥＴをオフにするために使用されることができるように、ゲート駆動回路が使用される。前記ゲート駆動ＭＯＳＦＥＴは、インバータとして機能する。

【0022】

前記一方向性回路構成要素は、ダイオードを有してもよい。

【0023】

このダイオードは、前記ソース電圧が、前記閾値回路によって設定される最大ゲート制御ノード電圧を超えて上昇するときに、前記ソースと前記ゲート制御ノードとの間の導通経路を供給する。

【0024】

前記閾値回路は、前記入力電圧のサージ事象に応答して、前記ゲート制御ノードにおける電圧をクランプするよう適合されてもよい。従って、前記ＭＯＳＦＥＴは、最大許容サージ事象の電圧に耐える必要はない。

【0025】

前記閾値回路は、例えば、ツェナーダイオードを有する。前記閾値回路は、前記ツェナーダイオードと直列に電流制限抵抗器も有してもよい。前記電流制限抵抗器は、前記閾値回路の構成要素を保護する。

【0026】

前記回路は、例えば、前記第１ＭＯＳＦＥＴを含む複数のＭＯＳＦＥＴの直列接続を有し、前記回路は、各々が前記ＭＯＳＦＥＴのうちのそれぞれの１つのソースからゲート制御ノードへその順方向導通方向で接続される複数の一方向性回路構成要素を有し、各ＭＯＳＦＥＴの前記ゲート制御ノードと前記基準電圧との間に前記閾値回路が接続され、前記閾値回路は、各ＭＯＳＦＥＴの前記ゲート制御ノードにおける電圧を、それぞれのＭＯＳＦＥＴの前記ソースにおける電圧が、それぞれの電圧閾値レベルを超え、それによって、それぞれの一方向性回路構成要素を介した順方向導通、及び前記閾値回路の導通を可能にするときに、前記クランプ電圧レベルにクランプし、それによって、それぞれのＭＯＳＦＥＴをオフにするよう適合される。

【0027】

この場合には、前記閾値回路は、前記入力電圧の上昇を、複数のＭＯＳＦＥＴに分けることを可能にし、故に、各個別のＭＯＳＦＥＴの電圧処理能力は更に下げられることができる。

【0028】

前記閾値回路は、各ＭＯＳＦＥＴの前記ゲート制御ノードにそれぞれの更なる一方向性回路構成要素を介して接続される共有ツェナーダイオードを有してもよい。

【0029】

前記更なる一方向性回路構成要素（例えば、ダイオード）は、前記ゲート間に絶縁を供給し、故に、前記ＭＯＳＦＥＴは、独立して駆動され得る。しかしながら、前記閾値回路は、前記クランプ電圧を設定するために共有ツェナーダイオードを使用する。従って、追加の回路のオーバーヘッドは低レベルに保たれる。

【0030】

本発明は、
ＬＥＤセクションのセットを直列に含むＬＥＤストリングと、
上記で規定されているようなＭＯＳＦＥＴ回路であって、各ＬＥＤセクションが、前記ＭＯＳＦＥＴのうちのそれぞれの１つに関連付けられ、各ＭＯＳＦＥＴが、関連する前記ＬＥＤセクションにバイパス電流経路を供給するＭＯＳＦＥＴ回路と、
前記入力電圧の瞬時振幅に一致する、バイパスされていない前記ＬＥＤセクションの順方向電圧を与えるよう、前記ＬＥＤセクションのうちの少なくとも１つをバイパスするために、前記入力電圧の前記瞬時振幅に依存して前記ＭＯＳＦＥＴのゲート電圧を制御するためのコントローラとを有するタップ付きリニアＬＥＤドライバも提供する。

【0031】

タップ付きのリニアドライバ（ＴＬＤ）、とりわけバイナリＴＬＤは、前記ＭＯＳＦＥＴ回路の或る好ましい用途である。

【0032】

前記タップ付きリニアＬＥＤドライバは、各ＬＥＤセクションと並列のそれぞれのコンデンサ、並びに関連する前記ＭＯＳＦＥＴと前記コンデンサ及び前記ＬＥＤセクションの並列回路との間のダイオードを更に有してもよい。

【0033】

前記タップ付きリニアＬＥＤドライバは、整流器を更に有してもよく、前記整流器は、ＡＣ電圧を受け取るための入力を有し、前記整流器出力の出力は、前記ＭＯＳＦＥＴ回路のための前記入力電圧を有する。

【0034】

従って、前記入力電圧は、整流されたＡＣ信号である。それは、時間と共に変化する電圧を有する。前記コントローラは、既知のやり方で、予め整流されたＡＣ入力の特定の位相に対応する、この入力電圧のレベルに依存して、前記ＭＯＳＦＥＴを制御し、従って、バイパス機能を制御する。

【0035】

前記タップ付きリニアＬＥＤドライバは、前記ＬＥＤストリングと直列に電流源回路を更に有してもよく、前記コントローラは、更に、前記電流源回路を制御するためのものである。コンデンサ構成が、例えば、前記入力電圧と接地との間にある。

【0036】

このコンデンサ構成は、瞬間的なサージ電流を吸収し、従って、ＭＯＳＦＥＴからそらすことを可能にすることによって、電磁両立性（ＥＭＣ）の向上を提供する。

【0037】

前記コンデンサ構成は、前記ＬＥＤストリング全体と並列の第１コンデンサ、及び前記電流源回路と並列の第２コンデンサを有してもよい。

【0038】

前記第１コンデンサが、瞬間的なサージ電流を吸収し、従って、ＭＯＳＦＥＴからそらすことを可能にすることによって、電磁両立性（ＥＭＣ）の向上を提供する。前記第２コンデンサは、前記第１コンデンサと共に分圧器として機能し、それによって、サージ事象があるときに前記電流源の両端の電圧を設定する。前記第２コンデンサはまた、ＥＭＣを向上させると共に、全高調波歪みを低減させる可能性がある。

【0039】

本発明は、ＭＯＳＦＥＴ回路のためのサージ保護方法であって、前記ＭＯＳＦＥＴ回路が、
入力電圧に接続されるドレインと、ゲートと、ソースとを含む第１ＭＯＳＦＥＴ、
前記ソースと、前記ゲートを使用して前記第１ＭＯＳＦＥＴのスイッチングを制御するゲート制御ノードとの間に接続される一方向性回路構成要素、及び
前記ゲート制御ノードと基準電圧との間に接続される閾値回路を有し、
前記方法が、
前記閾値回路を使用して、前記ソースにおける電圧が、閾値電圧レベルを超え、前記ソースと前記ゲート制御ノードとの間の前記一方向性回路構成要素、及び前記閾値回路を順方向導通させるときに、前記ゲート制御ノードにおける電圧の、クランプ電圧レベルへの電圧クランプを実施し、それによって、前記ゲート制御ノードを、前記第１ＭＯＳＦＥＴをオフにするような電圧に保持するステップを有するサージ保護方法も提供する。

【0040】

これは、上記で規定されている前記ＭＯＳＦＥＴ回路によって実施される方法である。

【0041】

前記サージ保護方法は、タップ付きリニアＬＥＤドライバに適用されてもよく、前記タップ付きリニアドライバは、ＬＥＤセクションのセットを含むＬＥＤストリングを有し、各ＬＥＤセクションは、前記ＭＯＳＦＥＴ回路のそれぞれのＭＯＳＦＥＴに関連付けられ、前記方法は、各ＭＯＳＦＥＴの前記ゲート制御ノードにおける電圧の、前記クランプ電圧レベルへの電圧クランプを、前記入力電圧におけるサージ事象の場合にそれぞれのＭＯＳＦＥＴの前記ソースにおける電圧がそれぞれの閾値電圧レベルを超えるときに、実施するステップを有する。

【0042】

下記の実施形態を参照して、本発明のこれら及び他の態様を説明し、明らかにする。

【図面の簡単な説明】

【0043】

ここで、添付図面を参照して本発明の例について詳細に説明する。

【図1】既知のタップ付きリニアドライバアーキテクチャを簡略された形態で示す。

【図2】図１の回路の実施例をより詳細に示す。

【図3】例として、サージ事象の前後のコントローラの出力電圧のうちの１つを示す。

【図4】本発明の例による、ＮチャネルのＭＯＳＦＥＴをベースとした、図２の回路の修正例を示す。

【図5】図４の回路について図３と同じプロットを示す。

【図6】図２の回路及び図４の回路についての電流源の両端の電圧を示す。

【図7】本発明の例による図２の回路のＰチャネルのバージョンへの修正例を示す。

【図8】本発明が適用された、ハーフブリッジをベースとした共振コンバータ回路を示す。

【発明を実施するための形態】

【0044】

図を参照して本発明について説明する。

【0045】

詳細な説明及び特定の例は、装置、システム及び方法の例示的な実施形態を示しているが、説明の目的のためのものでしかなく、本発明の範囲を限定しようとするものではないことは理解されたい。本発明の装置、システム及び方法のこれら及び他の特徴、態様及び利点は、以下の説明、添付の特許請求の範囲及び添付の図面からよりよく理解されるようになるだろう。図は、単に概略的なものに過ぎず、縮尺通りには描かれていないことは、理解されたい。図の全体を通して、同じ参照符号は、同じ又は同様のパーツを示すために使用されていることも、理解されたい。

【0046】

本発明は、例えばソースとドレインとの間の電圧サージ事象に応答して、ソース電圧が閾値レベルを超えるときに（直接、又はゲート制御回路を介して）ＭＯＳＦＥＴゲート電圧をクランプするＭＯＳＦＥＴ回路を提供する。とりわけ、このようなサージ事象の間は、ゲートが、第１ＭＯＳＦＥＴをオフにするための、ソースを基準とする電圧に保持されるが、通常動作の間は、そうではない。これは、特にＭＯＳＦＥＴがスイッチング中にオン状態にあるときの、入力電圧の望ましくない上昇からの自動的な保護を提供する。ゲート（又はゲート制御ノード）と基準電圧との間には閾値回路が接続される。ソースにおける電圧が、電圧閾値レベルを超えるときは、ソースとゲート（又はゲート制御ノード）との間の導通が許され、閾値回路の導通も許される。

【0047】

図１は、一般的な動作原理を説明するために、タップ付きリニアドライバの基本的なスタックトポロジを簡略化された概略的な形態で示している。リニアドライバ回路は、入力として全波整流主電源信号を受信する。整流器は、示されていないが、一般に、ダイオードブリッジ回路を有する。単一の電流源１０が、セクションＤ１、Ｄ２、Ｄ３、Ｄ４を有するＬＥＤストリングを通る電流を引き出す。各セクションは、１つ以上のＬＥＤを直列に有し、場合により、抵抗器も有する。

【0048】

各セクション内のＬＥＤの数は、他のセクションと同じであってもよく、又は異なっていてもよく、各々、（異なるセクションは異なる色である）同じ色のＬＥＤの集合体であってもよい。他の例においては、全てのＬＥＤが同じ色であってもよく、セクションが異なる色のＬＥＤを有してもよい。

【0049】

セクションＤ１から最後のセクションＤ４の全てのセクションが、示されているようにそれぞれの並列バイパススイッチＳ１、Ｓ２、Ｓ３、Ｓ４を有する（但し、Ｄ１については、Ｄ１が常に接続されるバージョンにおいては、並列バイパススイッチは省略されてもよい）。

【0050】

スイッチは、ＬＥＤストリング（即ち、バイパスされていないセクション）の両端の電圧を、主電源電圧サイクルの各整流された半周期の間の特定の時点における主電源電圧に合わせるよう動作される。電流源１０は、ＬＥＤに供給されるべきである電力に対応する必要とされる電流（好ましくは、低い全高調波歪みのための正弦波）をＬＥＤに供給する。

【0051】

瞬時整流主電源電圧と、接続されているセクションのＬＥＤ電圧との間の差は、電流源１０を通して小さくされる。このやり方においては、電流源１０を通してエネルギが消散される。

【0052】

スイッチＳ１乃至Ｓ４を制御するための或る手法は、コントローラ１２を使用してスイッチの電圧ベースの制御を提供するものである。瞬時入力電圧が、コントローラ１２によって測定され、入力電圧と、合計ＬＥＤセクション電圧とを合わせるために、スイッチが切り替えられる。そうすることによって、線形電流源１０３における損失は最小限に抑えられる。

【0053】

スイッチＳ１乃至Ｓ４を制御するための他の手法は、バイパススイッチが通常は閉じられている電流ベースの制御を使用するものである。前記スイッチは、電流が或る特定の予め設定されたレベルを超えるときに開く。このやり方においては、電圧情報が必要とされず、スイッチを流れる電流に基づいてスイッチングが行われる。

【0054】

同様に、インダクタ又はコンデンサのような電力転流構成要素（power commutation component）を備えるスイッチモード電源の場合は、スイッチ又はスイッチ構成が、電力転流を制御するよう高周波でオン及びオフに切り替えられる。これについては、図８を参照することによって、より詳細に説明する。

【0055】

要するに、スイッチがオンである瞬間がある。その瞬間にサージが来るときには、スイッチの両端にサージが印加され、これはスイッチに損傷を与え得る。

【0056】

図２は、図１の回路の、バイパススイッチの電圧ベースの制御での実施例をより詳細に示している。

【0057】

各ＬＥＤセクションＤ１乃至Ｄ４は、この例においてはＮチャネルのＭＯＳＦＥＴ Ｍ１乃至Ｍ４として実施されている、関連する並列バイパススイッチを有する。

【0058】

ＴＬＤ回路、とりわけスタックＴＬＤの問題は、ＬＥＤに脈動ＤＣ電流を供給することによる光のちらつきである。その脈動の周波数は、主電源電圧の周波数の２倍、即ち、１００Ｈｚ又は１２０Ｈｚである。この脈動が、光のちらつきとして見られる。

【0059】

この問題に対処するために、電解コンデンサＣ１乃至Ｃ４が、各ＬＥＤセクションと並列に１つずつ追加される。そうすることによって、ＬＥＤの低いリップルと高い力率との両方が維持される。

【0060】

並列コンデンサＣ１乃至Ｃ４は、ダイオードＤ５乃至Ｄ８によってデカップリングされる。これらは、隣接する２つのＬＥＤセクション間の接合部に１つのデカップリングダイオードが存在するように、主発光ダイオードセクションＤ１乃至Ｄ４と直列にある。例えば、デカップリングダイオードＤ６は、ＬＥＤセクションＤ１及びＤ２の間に直列にある。

【0061】

関連するスイッチが非導通状態にあるときは、電流源によって引き出される駆動電流が、ＬＥＤセクションと並列のコンデンサを充電し、スイッチが導通状態にあるときは、コンデンサが、ＬＥＤセクションへ放電される。このやり方においては、電流の脈動は低減され、従って、光のちらつきは低減される。

【0062】

各スイッチと直列にあるデカップリングダイオードＤ５乃至Ｄ８は、スイッチが導通状態にあり、ＬＥＤセクションがバイパスされているときに、コンデンサがスイッチＭ１乃至Ｍ４を介して放電するのを防止する。

【0063】

前記回路は、ＭＯＳＦＥＴ Ｍ１乃至Ｍ４の直列接続を有する。各ＭＯＳＦＥＴは、ソース、ドレイン及びゲートを有する。第１ＭＯＳＦＥＴ Ｍ１は、入力電圧ＢＵＳに接続されるそのドレインを有する。最後のＭＯＳＦＥＴ Ｍ４は、電流源１０に接続されるそのソースを有し、電流源１０は、コントローラ１２によって制御されるそのゲート電圧を有する更なるＭＯＳＦＥＴ Ｍ５として実施されている。

【0064】

各ＭＯＳＦＥＴのゲートは、その導通状態を制御する。より広くは、制御信号が印加されるゲート制御ノードが存在する。図２の場合には、ゲート制御ノードは、実際のゲートであるが、以下に説明するように、ＭＯＳＦＥＴの制御のためのコマンド信号と実際のゲートとの間のインターフェースとなる回路が各ＭＯＳＦＥＴのためにあってもよい。

【0065】

各バイパススイッチＭＯＳＦＥＴ Ｍ１乃至Ｍ４は、ソースからゲートへ（より広くは、ソースとゲート制御ノードとの間に）その順方向導通方向で接続される一方向性回路構成要素、とりわけダイオードを有する。これらのダイオードは、Ｄ１８乃至Ｄ２１として示されている。これらのダイオードは、追加される回路構成要素であってもよく、又はＭＯＳＦＥＴパッケージの一部であってもよい。

【0066】

図２は、更に、ダイオードＤ９乃至Ｄ１２のフルダイオードブリッジ整流器として形成され、ライブ及びニュートラル主電源入力を受け取り、整流されたバス電圧ＢＵＳをドライバ回路に供給する入力整流器を示している。

【0067】

分圧器Ｒ２、Ｒ３、及びフィルタコンデンサＣ５は、コントローラ１２によって、バイパススイッチＭ１乃至Ｍ４の動作のタイミングを計るために使用される、瞬時入力電圧の検出を提供する。電流検出抵抗器Ｒ１は、所望の電流を供給するための電流源Ｍ５の制御を可能にするためにコントローラ１２に供給されるフィードバック電圧を生成するために使用される。

【0068】

この回路の問題は、構成要素、とりわけバイパススイッチＭ１乃至Ｍ４が、起こり得るサージ事象を考慮に入れるよう設計される必要があることである。

【0069】

屋外の１０ｋＶサージアプリケーションの場合は、一般に、照明器具にサージ保護デバイスが設けられる。これは、ドライバへの残留電圧入力を、２ｋＶの残留電圧入力に制限する。既知のドライバ設計においては、この残留電圧は、図２において示されているように、電圧依存抵抗器ＶＤＲを使用してバスラインにおいて７９４Ｖにクランプされる。

【0070】

このトポロジにおいては、ＭＯＳＦＥＴ Ｍ１乃至Ｍ４は、バイナリ規則（binary rule）に従ってオン及びオフに切り替えている。スイッチング期間中、ＭＯＳＦＥＴ Ｍ１乃至Ｍ４のオン状態は、状態「１」と定義されることができ、オフ状態は状態「０」と定義されることができる。入力主電源電圧の位相が、０°から９０°（最大）へ進み、次いで、９０°から１８０°へ進むにつれて、ＭＯＳＦＥＴ Ｍ１乃至Ｍ４は、バイナリ状態「００００」からバイナリ状態「１１１１」へ切り替わり、次いで、バイナリ状態「１１１１」からバイナリ状態「００００」へ戻る。主電源入力の整流により、１８０°から３６０°までの主電源電圧の位相に対しては同じプロセスが生じる。

【0071】

ＭＯＳＦＥＴ Ｍ１乃至Ｍ４の、オンにされるときのドレイン・ソース間電圧は、ＶＭ１ｏｎ乃至ＶＮ４ｏｎと示され得る。Ｍ５のドレイン・ソース間電圧は、ＶＭ５と示される。

【0072】

サージ事象の間の残留バス電圧は、Ｖｂｕｓと示され得る。

【0073】

ダイオードの順方向電圧は、デカップリングダイオードについてはＶＤ５乃至ＶＤ８と示されることができ、ソース・ゲート間ダイオードについてはＶＤ１８乃至ＶＤ２１と示されることができる。

【0074】

コントローラ１２の出力制御ピンにおける電圧は、Ｖｏｕｔ１乃至Ｖｏｕｔ４であり、これらの電圧は、ＭＯＳＦＥＴ Ｍ１乃至Ｍ４のゲートに印加される。

【0075】

ＭＯＳＦＥＴ Ｍ１乃至Ｍ４の如何なる状態でもサージ事象は生じ得る。最も悪い状態は、Ｍ１乃至Ｍ４の各々がオンにされている「１１１１」である。このような場合には、回路における電圧は、

【数1】

【数2】

【数3】

【数4】

【数5】

であり得る。

【0076】

従って、電流源ＭＯＳＦＥＴ Ｍ５の電圧は、０Ｖ（位相角ゼロにおける主電源）からサージ限界近く、この例においては７９４Ｖまで、Ｖｂｕｓに追従する。

【0077】

Ｍ５のドレイン・接地間接続は、通常、大きな寄生コンデンサを有するので、ｉ（ｔ）＝Ｃ＊（ｄｖ／ｄｔ）により、バイパスＭＯＳＦＥＴ Ｍ１乃至Ｍ４は、非常に大きな瞬時衝撃電流を有する。

【0078】

従って、ＭＯＳＦＥＴ及びＩＣピンの電圧は、残留サージ電圧Ｖｂｕｓに近く、非常に大きな瞬時衝撃電流がトランジスタＭ１乃至Ｍ４を流れることが分かる。

【0079】

この問題に対処するための既知の手法は、残留サージ電圧に耐えることができるコントローラ及びＭＯＳＦＥＴを使用し、サージ電流に耐えることができるＭＯＳＦＥＴを選択するものである。これは、コストを増大させ、より多くのスペースを必要とする。

【0080】

図３は、例として、サージ事象の前後の電圧Ｖｏｕｔ１を示している。

【0081】

サージ事象はピンＶｏｕｔ１に残留サージ電圧（例えば７９４Ｖ）をもたらすことが分かる。

【0082】

図４は、本発明の例による図２の回路の修正例を示している。図２と同じ構成要素には、同じ参照符号が付与されており、説明は繰り返さない。

【0083】

図２と比較した修正点は、各バイパスＭＯＳＦＥＴ Ｍ１乃至Ｍ４のゲート（従って、より広くは、上記で説明したようなゲート制御ノード）と、基準電圧Ｖｒｅｆとの間に閾値回路を追加することである。

【0084】

閾値回路は、基準電圧に接続するツェナーダイオードＤ１３、及びツェナーダイオードと直列の電流制限抵抗器Ｒ４を有する。Ｄ１３は、例えば、３５０Ｖの閾値電圧を有する。Ｒ４は、１０ｋオーム未満の抵抗値を持ち、サージ抵抗器である。抵抗器Ｒ４の、ツェナーダイオードＤ１３の反対側の端子においてノードＮ１が定義されている。このノードＮ１は、各バイパスＭＯＳＦＥＴ Ｍ１乃至Ｍ４のゲートに、それぞれの更なる一方向性回路構成要素、例えばダイオードＤ１４乃至Ｄ１７を介して接続する。これらは、以下の記載においてはクランプダイオードと呼ばれる。

【0085】

従って、閾値回路全体が、各バイパスＭＯＳＦＥＴ Ｍ１乃至Ｍ４のゲートと、基準電圧Ｖｒｅｆとの間に接続される。閾値回路は、各ＭＯＳＦＥＴのゲートにおける電圧を、（主に、ツェナーダイオードＤ１３の閾値に依存する、即ち、Ｒ４の影響を無視する）クランプ電圧レベルにクランプする。このクランプは、それぞれのＭＯＳＦＥＴのソースにおける電圧がそれぞれの電圧閾値レベルを超えるときに行われる。この閾値電圧レベルは、関連するソース・ゲート間ダイオードＤ１８乃至Ｄ２１がソースからゲートへの方向に導通状態になり、関連するクランプダイオードＤ１４乃至Ｄ１７が導通状態になるのに十分である。従って、各ソースは、同じ極性で、即ち、ソースからノードＮ１への順方向導通方向で直列にある２つのダイオード（例えば、Ｄ１８及びＤ１７）を介してノードＮ１に接続する。

【0086】

閾値回路は、とりわけ、入力電圧のサージ事象に応答してゲートにおける電圧をクランプするよう適合される。しかしながら、回路の通常の動作電圧は、クランプダイオードＤ１４乃至Ｄ１７をオンにするのに十分であるソース電圧をもたらさない。

【0087】

それぞれの一方向性回路構成要素（Ｄ１８乃至Ｄ２１）と、閾値回路、とりわけ、それぞれのクランプダイオード（Ｄ１４乃至Ｄ１７）及び共有ツェナーダイオードＤ１３の導通とを通して、順方向導通が可能にされる。これは、ゲートが（ダイオードＤ１８乃至Ｄ２１の両端の電圧降下に対応する量だけ）ソースよりも低い電圧にあることから、それぞれのＭＯＳＦＥＴをオフにする。

【0088】

サージ事象時に導通している如何なるＭＯＳＦＥＴも、非導通状態に切り替わる。従って、スイッチの状態の初めの組み合わせが何であれ、サージ事象に応答して全てのＭＯＳＦＥＴがオフにされる。

【0089】

閾値回路は、入力電圧の上昇を、（電流源ＭＯＳＦＥＴ Ｍ５を含む）複数のＭＯＳＦＥＴに分けることを可能にし、故に、各個別のＭＯＳＦＥＴの電圧処理能力は下げられることができる。それは、低コストで、省スペースの解決策を提供し、前記解決策は、ＥＭＩ（電磁干渉）性能、ＴＨＤ（全高調波歪み）及び高電位性能も改善することができる。

【0090】

図４は、入力電圧ＢＵＳと接地との間のコンデンサ構成も示している。コンデンサ構成は、ＬＥＤストリング全体と並列の第１コンデンサＣ６、及び電流源回路Ｍ５と並列の第２コンデンサＣ７を有する。

【0091】

コンデンサＣ６は、バイパス及びＥＭＣコンデンサである。サージ事象が引き起こされるとき、Ｃ６は、瞬時衝撃電流を低減させるようＭＯＳＦＥＴ Ｍ１乃至Ｍ４からの電流をバイパスすることができる。通常動作の間、Ｃ６は、ＥＭＣを向上させるために充電及び放電される。

【0092】

Ｃ７は、Ｃ６と入力電圧を分圧するために使用される。サージ事象が引き起こされるとき、この分圧は、ＶＭ５が、Ｖｂｕｓ－ＶＤ１－ＶＤ２－ＶＤ３－ＶＤ４近くになることができることを意味し、それと同時に、それはまた、Ｍ１乃至Ｍ５を通る電流を減少させる。Ｖｂｕｓの最大電圧は既知であり、これに基づいてＣ６及びＣ７のための適切な容量値が設定され得る。

【0093】

Ｃ７は、ＥＭＣ及びＴＨＤも改善することができる。ＭＯＳＦＥＴ Ｍ１乃至Ｍ４のオン及びオフへの切り替えは、インパルス電圧及び電流を生じさせ、故に、Ｃ７は、電流及び電圧の変化率を制限するよう、吸収コンデンサとして機能する。

【0094】

回路は、サージ事象があるときはトランジスタをオフにするように動作する。回路動作を分析するために、上記の定義に加えて、バイパスＭＯＳＦＥＴ Ｍ１乃至Ｍ４の、オフにされるときのドレイン・ソース間電圧は、ＶＭ１ｏｆｆ乃至ＶＮ４ｏｆｆと定義されることができ、コンデンサＣ１乃至Ｃ４の両端の電圧は、ＶＣ１乃至ＶＣ４と定義される。これは、

【数6】

【数7】

【数8】

【数9】

を与える。

【0095】

ドライバが正常に動作しているときは、ノードＮ１における電圧は、Ｄ１３を通る電流がないように３５０Ｖ未満である。

【0096】

サージ事象が引き起こされるとき、その瞬間にＭ１がオンである場合には、Ｍ１のソース電圧はすぐに３５０Ｖを超えて上昇する。Ｍ１のゲート電圧はすぐに３５０Ｖを超えて上昇し、故に、Ｍ１のゲートから接地への電流経路が存在するような、Ｄ１８、Ｄ１７、Ｒ４、Ｄ１３の、接地への経路がつながる。この電流が流れるとすぐに、ゲート電圧はソース電圧よりも下がり、故に、ＭＯＳＦＥＴ Ｍ１はオフになる。

【0097】

同じやり方で、
Ｄ１６、Ｒ４、Ｄ１３が、Ｍ２のためのオフにする経路を提供し、
Ｄ１５、Ｒ４、Ｄ１３が、Ｍ３のためのオフにする経路を提供し、
Ｄ１４、Ｒ４、Ｄ１３が、Ｍ４のためのオフにする経路を提供する。

【0098】

いずれの場合にも、オフにする経路は、それぞれのＭＯＳＦＥＴのソース電圧が閾値電圧を越えて上昇するときに、アクティブになる。この閾値電圧は、例えば、２つのダイオードの順方向電圧の分だけツェナーダイオードＤ１３の閾値電圧より高い、即ち、３５０Ｖ＋１．４Ｖである。

【0099】

抵抗器は、接地への電流を制限し、それによって、ループ内の構成要素が壊されないことを確実にし、ＭＯＳＦＥＴ Ｍ１乃至Ｍ４のゲートからソースの電圧は、ブレークダウン電圧を超えない。

【0100】

従って、（Ｍ１乃至Ｍ４のゲート電圧に対応する）Ｖｏｕｔ１乃至Ｖｏｕｔ４が（ダイオードＤ１４乃至Ｄ１７の順方向閾値よりも高いことによって）クランプ電圧を超えるとき、Ｄ１４乃至Ｄ１７が導通し、電流がＲ４及びＤ１３を介して接地へ流れ、ＭＯＳＦＥＴ Ｍ１乃至Ｍ４はオフに切り替わる。

【0101】

オフに切り替えられるとき、以下の電圧が生じる。

【数10】

【数11】

【数12】

【数13】

【数14】

【0102】

２３０ＶＡＣの入力電圧、及び７９４Ｖのサージ残留電圧と仮定すると、これは、

【数15】

【数16】

【数17】

【数18】

を与え、従って、

【数19】

【数20】

【数21】

【数22】

【数23】

を与える。

【0103】

図５は、図３と同じプロットをプロット５０として示している。プロット５２は、図４の回路を使用するＶｏｕｔ１のためのものである。

【0104】

図６は、図２の回路のための電圧ＶＭ５をプロット６０として示しており、図４の回路のための電圧ＶＭ５をプロット６２として示している。

【0105】

本発明は、電圧依存抵抗器ＶＤＲによって提供されるクランプ電圧を減少させる必要性をなくす。これは、その場合、通常の主電源電圧により構成要素が故障する可能性がある場合があることから、望ましくない。クランプ電圧が低ければ低いほど、必要とされる構成要素は多くなる。

【0106】

上記の分析から、異なるＭＯＳＦＥＴは異なる電圧定格を有し得ることが分かる。

【0107】

例えば、ＭＯＳＦＥＴ Ｍ１は、Ｄ５、（並列の）Ｃ１及びＤ１でクランプされ、Ｍ２は、Ｄ６、Ｃ２及びＤ２でクランプされ、以下同様にクランプされる。ダイオードＤ１乃至Ｄ４は、異なる電圧を有する。

【0108】

例として、２３０ＶＡＣの入力電圧の場合、ソース・ドレイン間電圧定格は、Ｍ１については２００Ｖ、Ｍ２については１００Ｖ、Ｍ３については６０Ｖ、Ｍ４については３０Ｖとすることができる。

【0109】

上記の例は、入力電圧の瞬時振幅に従ってＬＥＤを切り替えるタップ付きリニアドライバを使用して、本発明について説明している。本発明は、ＬＥＤが、切り替えられず、固定される単純なリニアドライバにも適用されることができることに留意されたい。

【0110】

上記の例は、ＮチャネルのＭＯＳＦＥＴ回路をベースにしている。しかしながら、図７において示されているように、同じ概念がＰチャネルのＭＯＳＦＥＴ回路に適用され得る。

【0111】

図４と同じ構成要素には、同じ参照符号が付与されており、説明は繰り返さない。ＭＯＳＦＥＴ Ｍ１乃至Ｍ４は、ここでは、Ｐチャネルのデバイスである。

【0112】

これは、ゲートがロー基準にプルされる場合に、ＰチャネルのＭＯＳＦＥＴがオンになることを意味し、これは、望まれている機能とは逆の機能である。従って、各ＭＯＳＦＥＴ Ｍ１乃至Ｍ４は、ＭＯＳＦＥＴのゲートに接続するゲート制御回路を有する。ゲート制御回路は、小さなＮチャネルのＭＯＳＦＥＴ Ｑ１乃至Ｑ４と、プルアップ抵抗器Ｒ５乃至Ｒ８とを有する。プルアップ抵抗器は、それぞれのＰチャネルのＭＯＳＦＥＴのドレインとゲートとの間にある。ゲート制御回路に対する入力は、ゲート制御ノードであり、閾値回路のダイオードＤ１４乃至Ｄ１７が、このゲート制御ノードと基準電圧との間を接続する。ダイオードＤ１８乃至Ｄ２１は、ソースとそれぞれのゲート制御ノードとの間を接続する。

【0113】

ソースがハイにプルされるとき、この場合も先と同様に、２つのダイオードを通る、例えば、Ｍ１のソースから、ダイオードＤ１８を通り、ダイオードＤ１７を通る導通経路が存在する。これは、Ｑ１のゲートをプルダウンし、このことは、Ｑ１をオフにする。その場合、プルアップ抵抗器Ｒ８が、ＭＯＳＦＥＴ Ｍ１のゲートをドレイン電圧までプルアップし、このことは、ＰチャネルのＭＯＳＦＥＴ Ｍ１をオフにする。

【0114】

その他の点では、回路機能は上記の通りである。従って、本発明の概念は、ＮチャネルのＭＯＳＦＥＴ回路及びＰチャネルのＭＯＳＦＥＴ回路に適用され得ることが分かる。

【0115】

上記では、ＮチャネルのＴＬＤ回路及びＰチャネルのＴＬＤ回路に関連して、本発明について説明している。しかしながら、本発明は、より広く、電圧サージにさらされ得るＭＯＳＦＥＴ回路に適用され、とりわけ、ＭＯＳＦＥＴの直列接続がある場合に適用される。その場合、本発明は、回路ノードに現れる残留電圧を低減することを可能にする、且つ／又は残留電圧を複数のＭＯＳＦＥＴ間で分けることを可能にする。

【0116】

図８は、本発明の概念が適用された、ハーフブリッジをベースとしたスイッチモード電源の例に示している。回路は、プルアップ型のＮチャネルのＭＯＳＦＥＴ（pull up n-channel MOSFET） Ｍ１００と、プルダウン型のＮチャネルのＭＯＳＦＥＴ Ｍ２００とを含むハーフブリッジを有する。２つのＭＯＳＦＥＴは、入力ＢＵＳと接地との間に直列にある。これらの２つのＭＯＳＦＥＴ間の接合部は、コンデンサＣ３００及びインダクタＬ１００から成るＬＣ回路に接続する。インダクタＬ１００は、絶縁変圧器の一次側である。二次側は、負荷（図示せず）に接続する。

【0117】

ＭＯＳＦＥＴのゲートに印加される通常の制御信号を生成するための回路は、示されていない。前記通常の制御信号は、高周波のスイッチング信号である。図８は、サージ保護のために追加される回路構成要素しか示していない。基本的には、２つのＭＯＳＦＥＴは、交互にオン／オフにされる。

【0118】

ＭＯＳＦＥＴ Ｍ１００がオンにされているときにサージが来るときは、サージは、ＭＯＳＦＥＴ Ｍ１００に損傷を与え得る。プルアップ型のＭＯＳＦＥＴ Ｍ１００は、ソースとゲートとの間に接続される一方向性回路構成要素、例えばダイオードＤ３００を含む、上記と同じ閾値回路を有する（この回路においては、ゲート自体がゲート制御ノードである）。ツェナーダイオードＤ４００及び抵抗器Ｒ１００から成る閾値回路が、ゲートと、基準電圧として機能する接地との間に接続されている。プルアップ型のＭＯＳＦＥＴは、サージ事象に応答して、上記で説明したのと同じやり方で、Ｄ３００及びＤ４００を介した導通によって、オフにされる。

【0119】

ＭＯＳＦＥＴ Ｍ１００が、オン状態にあっても、オフ状態にあっても、プルダウン型のＭＯＳＦＥＴ Ｍ２００もサージ事象によってオフにされる。ソースが、固定基準、即ち、接地に接続されることから、異なるシャットダウン回路が使用される。プルダウン型のＭＯＳＦＥＴ Ｍ２００のゲートは、オペアンプＵ１００によって制御される。反転入力には、抵抗分割器Ｒ２００、Ｒ３００によって、入力電圧ＢＵＳのスケーリングされたもの（scaled version）が供給される。入力ＢＵＳがハイであるとき、反転入力は、非反転入力における基準電圧を超えて上昇し、故に、オペアンプＵ１００の出力は、ローにプルされ、プルダウン型のＭＯＳＦＥＴ Ｍ２００をオフにする。

【0120】

サージ事象が発生した場合、入力電圧ＢＵＳは、２つの部分に分けられ、故に、２つのＭＯＳＦＥＴのドレイン・ソース間電圧は、残留サージ電圧の半分に制限され、従って、より低電圧の構成要素が使用され得る。

【0121】

ＭＯＳＦＥＴは、各々、サージ事象の間、導通経路を供給するための、ダイオード及びコンデンサＤ１００、Ｃ１００、Ｄ２００、Ｃ２００を並列に有する。

【0122】

図８は、タップ付きリニアドライバ回路ではないＭＯＳＦＥＴ回路の一例としてのスイッチモード電源回路の簡略化されたほんの一例に過ぎない。このことは、本発明が、サージ事象に耐えるよう設計されるＭＯＳＦＥＴ回路に一般的に適用可能であることを示している。

【0123】

当業者は、請求項記載の発明の実施において、図面、明細及び添付の特許請求の範囲の研究から、開示されている実施形態に対する変形を、理解し、達成することができる。特許請求の範囲において、「有する」という単語は、他の要素又はステップを除外せず、単数形表記は、複数性を除外しない。単一のプロセッサ又は他のユニットが、特許請求の範囲において挙げられている複数のアイテムの機能を果たしてもよい。単に、或る特定の手段が、相互に異なる従属請求項において挙げられているという事実は、これらの手段の組み合わせは有利になるようには使用されることができないことを示すものではない。特許請求の範囲又は明細書において「～するよう適合される」という用語が使用されている場合には、「～するよう適合される」という用語は、「～するよう構成される」という用語と同等であるよう意図されていることに留意されたい。特許請求の範囲における如何なる参照符号も、範囲を限定するものとして解釈されるべきではない。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】