特許 7139470 ドループ除去回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-09-09

(45)【発行日】2022-09-20

(54)【発明の名称】ドループ除去回路

(51)【国際特許分類】

   H03F 1/32 20060101AFI20220912BHJP

   H03F 3/24 20060101ALI20220912BHJP

【ＦＩ】

H03F1/32

H03F3/24

【請求項の数】 3

(21)【出願番号】P 2021009593

(22)【出願日】2021-01-25

(65)【公開番号】P2022113379

(43)【公開日】2022-08-04

【審査請求日】2021-01-25

(73)【特許権者】

【識別番号】000221155

【氏名又は名称】東芝電波プロダクツ株式会社

(74)【代理人】

【識別番号】100108855

【弁理士】

【氏名又は名称】蔵田 昌俊

(74)【代理人】

【識別番号】100103034

【弁理士】

【氏名又は名称】野河 信久

(74)【代理人】

【識別番号】100179062

【弁理士】

【氏名又は名称】井上 正

(74)【代理人】

【識別番号】100075672

【弁理士】

【氏名又は名称】峰 隆司

(74)【代理人】

【識別番号】100153051

【弁理士】

【氏名又は名称】河野 直樹

(74)【代理人】

【識別番号】100162570

【弁理士】

【氏名又は名称】金子 早苗

(72)【発明者】

【氏名】青山 哲

(72)【発明者】

【氏名】藤木 直也

【審査官】▲高▼橋 徳浩

(56)【参考文献】

【文献】米国特許出願公開第２０１７／０１３３９８７（ＵＳ，Ａ１）

【文献】米国特許出願公開第２０２０／００１４３３６（ＵＳ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０３Ｆ１／００－Ｈ０３Ｆ３／７２

Ｈ０３Ｇ１／００－Ｈ０３Ｇ３／３４

Ｈ０３Ｋ３／００－Ｈ０３Ｋ３／８６

(57)【特許請求の範囲】

【請求項1】

第１ドレイン端を備え、所定電圧が前記第１ドレイン端に供給される第１トランジスタと、
前記第１ドレイン端と共通接続される第２ドレイン端を備え、前記所定電圧が前記第２ドレイン端に供給される第２トランジスタと、
前記所定電圧が出力される端子と前記第２ドレイン端との間に設けられ、交流電圧を通過させるキャパシタと、
前記第１トランジスタおよび前記第２トランジスタのそれぞれのゲートに信号を分配し、前記信号により前記第１トランジスタおよび前記第２トランジスタの動作を同期させるカプラと、
を備えるドループ除去回路。

【請求項2】

前記第１トランジスタおよび前記第２トランジスタを同時にオンさせて、過渡電流を、前記キャパシタを介して前記第２ドレイン端に印加し、前記所定電圧から過渡電流に相当する電圧だけ低い直流電圧を、前記第１ドレイン端に印加する、
請求項１に記載のドループ除去回路。

【請求項3】

前記第１トランジスタは、ＧａＮ－ＨＥＭＴデバイスで構成される、請求項１または請求項２に記載のドループ除去回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、パルス信号におけるドループ現象の除去回路に関する。

【背景技術】

【0002】

レーダー装置などに使用されるパルス信号やバースト信号を増幅する増幅器（以下、「アンプ」と呼ぶ）として、ＧａＡｓデバイスを用いたＡ級のアンプが使用されている。

【0003】

しかし、近年のレーダー装置では、増幅度の高い高効率のアンプや、ＡＢ級のアンプを用いてパルス信号やバースト信号を増幅することが多い。

【0004】

特に、ＧａＮ－ＨＥＭＴデバイスを用いた増幅度の高い高効率のアンプは、高周波数のパルス信号を出力可能とし、小型にも拘わらず従来に比べて単位面積当たりで大きなパワーを出力可能とし、さらに駆動可能温度も２５０［℃］という特性を有する。

【先行技術文献】

【特許文献】

【0005】

【文献】特開平１－２５６００８号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

ＧａＮ－ＨＥＭＴデバイスを用いた高効率のアンプは、これまで使用してきたＡ級のアンプに比して高効率且つ高周波数のパルス信号を出力するため、当該Ａ級のアンプでは問題とならなかったパルス信号に関する２つのドループ現象が顕著に現れる。

【0007】

まず、第１のドループ現象では、アンプを常時駆動させるとＧａＮ－ＨＥＭＴデバイスが発熱するため、当該アンプの利得が減少し、パルス信号における出力電力のピーク値が時間経過と共に低下する。つまり、常時アンプを駆動し続けることで当該アンプが出力するパルス信号の波形が崩れてしまう。

【0008】

第１のドループ現象は、当該アンプの前段に信号発生器が配置され、この信号発生器により利得の減少が回避されている。

【0009】

具体的には、アンプが出力するパルス信号の利得が、この信号発生器を用いて制御される。これにより時間経過と共に生じるアンプの出力電力のピーク値の低下が回避される。

【0010】

ただし、アンプが出力する尖頭電力が最大値付近に達し、３次歪みが増大する場合には、更にデジタルプリディストータを用いて発熱および時間経過によるパルス信号の劣化を補正することで第１のドループ現象は解決される。

【0011】

第２のドループ現象では、アンプ起動時における急激な利得の上昇により、瞬間的に当該アンプの出力電圧が上昇する。これは、アンプを起動した直後では当該アンプが発熱していないため、パルス信号における立ち上がり時の瞬間的（例えば、５０［ｎｓｅｃ］）な利得の上昇が顕著に現れてしまうことに起因する。

【0012】

特に、ＧａＮ－ＨＥＭＴデバイスを用いた高効率のアンプは、高周波数のパルス信号を出力するため、広いパルス幅を有するパルス信号を出力するＡ級のアンプに比べて、瞬間的な利得の上昇が顕著に表れてしまう。

【0013】

そこで従来、前段に配置される信号発生器を用いて、アンプに出力するパルス信号の利得を調整している。

【0014】

具体的には、信号発生器によるパルス信号の信号レベルを徐々に上昇させ、この複数のパルス信号から構成される包絡線をなだらかな立ち上がりの形状とすることで瞬間的な利得の上昇が回避されている。

【0015】

しかし、これについては瞬間的に発生する現象であるため、第２のドループ現象についてはデジタルプリディストータでは対処することができない。

【0016】

本発明が解決しようとする課題は、パルス信号の立ち上がり時の瞬間的な利得の上昇を防止することができるドループ除去回路を提供することである。

【課題を解決するための手段】

【0017】

実施形態のドループ除去回路は、第１ドレイン端を備え、所定電圧が前記第１ドレイン端に供給される第１トランジスタと、前記第１ドレイン端と共通接続される第２ドレイン端を備え、前記所定電圧が前記第２ドレイン端に供給される第２トランジスタと、前記所定電圧が出力される端子と前記第２ドレイン端との間に設けられ、交流電圧を通過させるキャパシタと、前記第１トランジスタおよび前記第２トランジスタのそれぞれのゲートに信号を分配し、前記信号により前記第１トランジスタおよび前記第２トランジスタの動作を同期させるカプラと、を備える。

【図面の簡単な説明】

【0018】

【図1】ドループ現象を除去するためのトランジスタ１５を組み込んだドループ除去回路１０を示す図である。

【図2】ドループ除去回路１０を起動させるためのタイムチャートを示す図である。

【図3】前記ドループ除去回路１０の変形例を示した図である。

【発明を実施するための形態】

【0019】

以下、本発明の実施形態のドループ除去回路について図面を参照して説明する。

【0020】

図１は、ドループ現象を除去するためのトランジスタ１５を組み込んだドループ除去回路１０を示す図である。このドループ除去回路１０は、主にレーダー装置などに搭載される。

【0021】

図２は、ドループ除去回路１０を起動させるためのタイムチャートを示す図である。

【0022】

ドループ除去回路１０は、カプラ１１、キャパシタ１２～１４、トランジスタ１５、１６、ドレイン定電圧源１７、ゲートバイアス定電圧源１８、および抵抗Ｒ１～Ｒ５を備える。

【0023】

カプラ１１は、前段に配置された（図示せぬ）信号発生器から出力されるアナログ高周波信号（交流電圧Ｖａｃ）を分割し、キャパシタ１２およびキャパシタ１３のそれぞれに当該アナログ高周波信号を出力する機能を有する。

【0024】

このとき、カプラ１１によって分割されたアナログ高周波信号は、コヒーレント、すなわち同じタイミングでキャパシタ１２およびキャパシタ１３に出力される。

【0025】

キャパシタ１３は、カプラ１１と、トランジスタ１６との間に設置される。このキャパシタ１３は、ドレイン定電圧源１７からの直流電圧Ｖｄｃをカットし、交流電圧Ｖａｃのみを通過させることで、当該交流電圧Ｖａｃを後段のトランジスタ１５のゲート端に印加する機能の他、後述するゲートバイアス定電流源１８からの定電流Ｉｃに起因した電圧をトランジスタ１６のゲート端で保持する機能を有する。

【0026】

トランジスタ１６は、ＧａＮ－ＨＥＭＴデバイスを用いて構成され、ゲート端（Ｇａｔｅ）、ドレイン端（Ｄｒａｉｎ）、およびソース端（Ｓｏｕｒｃｅ）を備える。ドレイン端にはドレイン定電圧源１７からの直流電圧Ｖｄｃが供給され、ソース端は抵抗Ｒ５を介して接地される。

【0027】

そして、アナログ高周波信号としての電圧と、後述するゲートバイアス定電流源１８からの直流電圧Ｖｄｃとが重畳してトランジスタ１６のゲートに印加されると、トランジスタ１６はオン状態となり、このタイミングでドレイン定電圧源１７から供給される直流電圧Ｖｄｃによってドレイン電流Ｉｄがソース端に向かって流れる。

【0028】

ここで、このドループ除去回路１０を搭載したレーザー装置を起動させて、パルス信号を出力する際、仮にトランジスタ１５とトランジスタ１６とが同時にオン状態とならないと、ドレイン定電圧源１７からの直流電圧Ｖｄｃ全体がトランジスタ１６のドレイン端に印加されてしまう。

【0029】

この結果、図２（ｈ）に示すように、５０［ｎｓｅｃ］程度の山なり形状のドレイン電流Ｉｄ（これを「ひげ」と呼ぶ）がトランジスタ１６に流れる。

【0030】

ここで図２（ｈ）に示すドレイン電流Ｉｄの内、この山なり形状の部分を交流電流Ｉａｃと見なすことができ、それ以外を直流電流Ｉｄｃと見なすことができる。

【0031】

このようにレーダーを起動させた直後のパルス信号に、トランジスタ１６からこの山なり形状のドレイン電流Ｉｄが発生することが、前述した第２のドループ現象に対応し、ドレイン端から出力されるパルス信号幅が短いほど顕著に現れる。

【0032】

そこで、本実施形態では、以下に説明を続けるように、トランジスタ１６に流れる山なり形状のドレイン電流Ｉｄを、トランジスタ１５にて吸収させる構成を採用する。

【0033】

キャパシタ１２は、カプラ１１とトランジスタ１５との間に配置される。このキャパシタ１２は、キャパシタ１３と同様の機能を有する。

【0034】

すなわち、キャパシタ１２は、直流電圧Ｖｄｃをカットし、交流電圧Ｖａｃのみ通過させることで、当該交流電圧Ｖａｃを後段のトランジスタ１５のゲート端に印加する機能の他、ゲートバイアス定電流源１８からの定電流Ｉｃに起因した電圧をトランジスタ１５のゲート端で保持する機能を有する。

【0035】

キャパシタ１４は、ドレイン定電圧源１７の出力端と、トランジスタ１５のドレイン端との間に設けられる。このキャパシタ１４は、キャパシタ１２と同様に、直流電圧Ｖｄｃをカットし、交流電圧Ｖａｃのみ通過させることで、当該交流電圧Ｖａｃをトランジスタ１５のドレイン端に印加する機能を有する。

【0036】

また、このキャパシタ１４の電気容量Ｃは、上述した山なり形状の部分の交流電流Ｉａｃに相当する電荷を蓄積する機能を有する。

【0037】

すなわち、このキャパシタ１４に蓄積された電荷を放電しつつ、交流電流Ｉａｃに相当する電圧をドレイン定電圧源１７から吸収し、当該ドレイン定電圧源１７によるトランジスタ１６へ供給される電圧を一時的に低下させる機能を有する。

【0038】

トランジスタ１５は、ゲート端、ドレイン端、およびソース端を備える。ドレイン端はキャパシタ１４および抵抗Ｒ４にそれぞれ接続され、ソース端は抵抗Ｒ３を介して接地される。

【0039】

ドレイン定電圧源１７は、キャパシタ１４およびトランジスタ１６のドレイン端に対して直流電圧Ｖｄｃを印加する。

【0040】

ゲートバイアス定電流源１８は、常時定電流Ｉｃを出力する。この定電流源Ｉｃが抵抗Ｒ１および抵抗Ｒ２を流れることで発生するゲート電圧Ｖｇ（“Ｈ”レベル）がトランジスタ１５、１６のゲートに印加されることとなる。

【0041】

ただし、“Ｈ”レベルのゲート電圧Ｖｇはトランジスタ１５、トランジスタ１６の閾値よりも低いことから、当該“Ｈ”レベルのゲート電圧Ｖｇが印加された場合であっても、トランジスタ１５、１６はオン状態とならず、カプラ１１からのアナログ高周波信号が重畳されることで、トランジスタ１５およびトランジスタ１６がオン状態とされる。

【0042】

つまり、カプラ１１から供給されたアナログ高周波信号およびゲバイアス定電流源１８から供給された電圧が重畳してトランジスタ１５のゲート端に印加され、当該トランジスタ１５がトランジスタ１６と同時にオン状態となると、キャパシタ１４において過渡現象が発生する。すなわち、トランジスタ１５がオンする以前からキャパシタ１４には、ドレイン定電圧源１７から供給された直流電圧Ｖｄｃにより電荷が蓄積されており、トランジスタ１５のオンと同時に当該キャパシタ１４に蓄積されていた電荷が当該トランジスタ１５のドレイン端を介してソース端に流れ出す。

【0043】

この結果、当該キャパシタ１４が蓄積していた電荷が減少するため、この減少分を埋めようとドレイン定電圧源１７から過渡電流Ｉｔがキャパシタ１４に流れ、山なり形状の交流電流Ｉａｃに相当する電圧によってキャパシタ１４に電荷が蓄積される。

【0044】

その後、キャパシタ１４が充電され、定常状態に遷移すると、当該キャパシタ１４はドレイン定電圧源１７からの直流電圧Ｖｄｃをカットする。これは、たとえトランジスタ１５がオンしても、その後キャパシタ１４は過渡電流Ｉｔを流さないからである。

【0045】

このように、本来であれば、トランジスタ１６のドレイン端に印加される、山なり形状の交流電流Ｉａｃに相当する電圧をキャパシタ１４で吸収することから、当該トランジスタ１６における５０［ｎｓｅｃ］程度の山なり形状のドレイン電流Ｉｄの発生を防止することができる。

【0046】

ドループ除去回路１０の動作について図２を用いて説明する。

【0047】

ここで図２（ａ）は、ドレイン定電圧源１７が出力する直流電圧Ｖｄｃを示し、同図（ｂ）は、図示せぬ信号発生回路が出力するアナログ高周波信号（交流電流Ｉａｃ）を示し、同図（ｃ）は、ゲートバイアス定電流源１８が出力する定電流Ｉｃを示し、同図（ｄ）はトランジスタ１５のオン、オフの様子を示し、同図（ｅ）は、キャパシタ１４で発生する過渡現象による電荷の放電とチャージの様子を示し、同図（ｆ）は、トランジスタ１６のオン、オフの様子を示し、同図（ｇ）は、トランジスタ１６に流れるドレイン電流Ｉｄを示し、同図（ｈ）は、トランジスタ１６に流れるドレイン電流Ｉｄ（従来）を示す。

【0048】

時刻ｔ０にて、図２（ｂ）に示すように信号発生回路からのアナログ高周波信号がカプラ１１にてコヒーレントに分割され、その後、当該アナログ高周波信号がキャパシタ１３およびキャパシタ１４を介してトランジスタ１５およびトランジスタ１６のゲート端にそれぞれ供給される。

【0049】

更に、図２（ｃ）に示すようにゲートバイアス定電流源１８が定電流Ｉｃを出力しているため、図２（ｄ）および図２（ｆ）に示すように、定電流Ｉｃに起因したゲート電圧Ｖｇと、アナログ高周波信号の電圧と、が重畳して、時刻ｔ０にてトランジスタ１５、および１６がそれぞれ同時にオンする。

【0050】

また、図２（ａ）に示すようにドレイン定電圧源１７は、時刻ｔ０以前から直流電圧Ｖｄｃを出力していることから、時刻ｔ０以前からキャパシタ１４には電荷が蓄積されている。

【0051】

つまり、トランジスタ１５が時刻ｔ０にてオン状態となることで、図２（ｅ）に示すようにキャパシタ１４にて電荷を放電する過渡現象が発生し、過渡電流Ｉｔが流れる（過渡現象（放電））。

【0052】

また同時にこの放電された電荷を蓄積しようとドレイン定電圧源１７からの直流電圧Ｖｄｃがキャパシタ１４に供給され、当該キャパシタ１４に過渡電流Ｉｔが流れる（過渡現象（チャージ））。

【0053】

このように、トランジスタ１５がトランジスタ１６と同時にオンすることで、キャパシタ１４にてドレイン定電圧源１７からの直流電圧Ｖｄｃを一時的に引き込むことができる。

【0054】

このため、トランジスタ１６のドレイン端には山なり形状の交流電流Ｉａｃを含むドレイン電流Ｉｄが発生せず、本来のドレイン定電圧源１７が出力する直流電圧Ｖｄｃよりも、キャパシタ１４にて蓄積された電荷に相当する電圧だけ低い電圧が当該トランジスタ１６のドレイン端に印加される。

【0055】

この結果、図２（ｇ）のように、トランジスタ１６にて山なり形状の交流電流Ｉａｃを含むドレイン電流Ｉｄの発生を防止することができる。

【0056】

その後、５０［ｎｓｅｃ］経過後においてもキャパシタ１４には直流電圧Ｖｄｃが印加されるが、当該直流電圧Ｖｄｃをカットするためトランジスタ１５にはドレイン電流Ｉｄが発生せず、その値は０［Ａ］となる。

【0057】

これに対して、ドレイン定電圧源１７からの直流電圧Ｖｄｃがトランジスタ１６のドレイン端に印加されることから、当該トランジスタ１６にて５０［ｎｓｅｃ］以降もドレイン電流Ｉｄが流れることとなる。

【0058】

その後、時刻ｔ１になると、信号発生回路からのアナログ高周波信号が反転することから、トランジスタ１５、トランジスタ１６はオフ状態となる。

【0059】

そして、時刻ｔ２となると再度信号発生回路からのアナログ高周波信号により、トランジスタ１６がオン状態となって、ドレイン電流Ｉｄが流れ、これがパルス信号として出力される。

【0060】

したがって、実施形態のドループ除去回路１０によれば、ＧａＮ－ＨＥＭＴデバイスから構成されたトランジスタ１６の他に、トランジスタ１５を設け、当該トランジスタ１５およびトランジスタ１６の動作が同期するように、カプラ１１を用いてアナログ高周波信号を同時にこれらトランジスタ１５、１６のゲートに印加する。また、トランジスタ１５およびトランジスタ１６のドレイン端のそれぞれにドレイン定電圧源１７からの直流電圧Ｖｄｃを供給し、さらに交流電圧Ｖａｃのみ通過させるキャパシタ１４を当該ドレイン定電圧源１７の出力端とトランジスタ１５のドレイン端との間に配置する。

【0061】

これにより、アンプの温度の低さに起因した、トランジスタ１６の利得の急激な上昇によって発生する山なり形状のドレイン電流Ｉｄを、キャパシタ１４を介してトランジスタ１５のドレイン端に流すことで、それまでトランジスタ１６に流れていた山なり形状のドレイン電流Ｉｄを当該トランジスタ１５に引き込むことができる。

【0062】

これにより、トランジスタ１６のドレイン端から出力されるパルス信号として、ドループ現象が抑制され、整形された矩形波を得ることができる。

【0063】

この結果、これまでのような信号発生器に依存して、アナログ高周波信号を低い信号レベルから徐々に上げ、なだらかな包絡線を形成する必要性もなくなり、常時最大のピーク値である信号レベルを出力すればよくなる。

【0064】

したがって、信号レベルの低いアナログ高周波信号を発生させずに済むため、当該低い信号レベルを含んだ入力信号と対比するとデューティー比を下げることができ、消費電力を低減することができる。

【0065】

さらに、図２（ｇ）に示すように山なり形状のドレイン電流Ｉｄがトランジスタ１６では発生しないことから、当該ドレイン電流Ｉｄの発生によるトランジスタ１６の発熱を低減できる。

【0066】

仮に、トランジスタ１６が発熱すると、当該トランジスタ１６の出力を決定する、出力電力の飽和レベルと、３次高調波とのインターセプトポイント（交点）の位置が低下していき、これによってパルス信号の３次歪みが顕著に発生するところ、たとえ５０［ｎｓｅｃ］といえども、トランジスタ１６の発熱を低減することができることから、インターセプトポイントの位置が低下することによる３次歪みの発生を抑えることが出来る。

【0067】

さらに、周波数が高くなり、パルス幅が数１０［ｍｓｅｃ］～数１００［ｍｓｅｃ］から更に狭くなると、ドループ現象が発生する時間幅が、パルス信号のパルス幅と同等の長さになってくる。そうすると、ドループ現象によって生じた山なり形状の部分に起因してパルス信号の形状が崩れ、どこがパルス信号の電圧レベルのピーク値なのか分からないといった問題が生じるところ、構成のドループ除去回路１０によれば、ドループ現象を抑制することができることから、このような問題も抑制することができる。

【0068】

なお、本実施形態のドループ除去回路１０では、トランジスタ１５をトランジスタ１６と同時にオンさせ、キャパシタ１４に交流電流Ｉａｃを流す構成を採用したが、これに限られない。すなわち、図３に示すように、ドループ除去回路１０は、カプラ１１とキャパシタ１２との間に検波器（ダイオード）１７を設け、キャパシタ１４を廃した構成であってもよい。

【0069】

図３は、前記ドループ除去回路１０の変形例を示した図である。

【0070】

この場合、カプラ１１からのアナログ高周波信号が検波器１７によって検波された結果、当該アナログ高周波信号のうちの正の電圧レベルの信号部分がキャパシタ１２を介してトランジスタ１５のゲート端に印加されることになり、この正の電圧レベルの信号部分によってトランジスタ１５がオン状態となる。

【0071】

この検波器１７を介すため、カプラ１１からのアナログ高周波信号がトランジスタ１５、およびトランジスタ１６に印加されるタイミングにずれはあるものの、山なり形状のドレイン電流Ｉｄの全てがトランジスタ１６に流れる前に、トランジスタ１５にてその一部でも引き込むことが出来れば、トランジスタ１６のドレイン端から出力されるパルス信号における山なり形状の抑制ができる。

【0072】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

【符号の説明】

【0073】

１０…ドループ除去回路、１１…カプラ、１２、１３、１４…キャパシタ、
１５、１６…トランジスタ、１７…ドレイン定電圧源、
１８…ゲートバイアス定電流源、Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５…抵抗。

【図1】

【図2】

【図3】