特許 7141499 三相交流電源の欠相検出装置及び欠相検出方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B1)

(11)【特許番号】

(24)【登録日】2022-09-13

(45)【発行日】2022-09-22

(54)【発明の名称】三相交流電源の欠相検出装置及び欠相検出方法

(51)【国際特許分類】

   G01R 29/18 20060101AFI20220914BHJP

   G01R 25/08 20060101ALI20220914BHJP

【ＦＩ】

G01R29/18 Q

G01R25/08

【請求項の数】 10

(21)【出願番号】P 2021112952

(22)【出願日】2021-07-07

【審査請求日】2021-07-07

(31)【優先権主張番号】202110266261.8

(32)【優先日】2021-03-11

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】502330713

【氏名又は名称】台達電子工業股▲ふん▼有限公司

【氏名又は名称原語表記】ＤＥＬＴＡ ＥＬＥＣＴＲＯＮＩＣＳ， ＩＮＣ．

【住所又は居所原語表記】Ｎｏ．２５２，ＳｈａｎＹｉｎｇ Ｒｄ．，Ｇｕｉｓｈａｎ Ｄｉｓｔ．，Ｔａｏｙｕａｎ Ｃｉｔｙ ３３３，Ｔａｉｗａｎ， Ｒ．Ｏ．Ｃ．

(74)【代理人】

【識別番号】110001519

【氏名又は名称】特許業務法人太陽国際特許事務所

(72)【発明者】

【氏名】鄭隆傑

(72)【発明者】

【氏名】簡劭全

(72)【発明者】

【氏名】廖書鴻

(72)【発明者】

【氏名】呉▲イ▼軒

【審査官】永井 皓喜

(56)【参考文献】

【文献】特開平９－３０８０８３（ＪＰ，Ａ）

【文献】特開２０１１－５３１０８（ＪＰ，Ａ）

【文献】特開２０１４－６６５６６（ＪＰ，Ａ）

【文献】特開２００１－２９６３２４（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０１Ｒ ２９／１８

Ｇ０１Ｒ ２５／０８

Ｇ０１Ｒ ３１／０８

Ｇ０１Ｒ ３１／５０

Ｇ０１Ｒ ３１／００

Ｈ０２Ｈ ３／３４

(57)【特許請求の範囲】

【請求項1】

第１周期を有する三相交流電源の任意の２組の線間電圧を受信し、前記任意の２組の線間電圧にそれぞれ対応する第１のデジタル信号及び第２のデジタル信号を出力するアナログデジタル変換器と、
前記第１のデジタル信号及び前記第２のデジタル信号を受信し、前記第１のデジタル信号及び前記第２のデジタル信号に対して排他的論理和演算を行って、レベル信号を生成する排他的論理和演算器と、
前記レベル信号を受信し、前記レベル信号が高レベルに維持される時間長さに基づいて、高レベル時間カウント値を加算し、前記レベル信号が低レベルに維持される時間長さに基づいて、低レベル時間カウント値を加算する信号演算器と、を含み、
前記信号演算器は、前記高レベル時間カウント値を加算する場合、低レベル時間カウント値をゼロにリセットし、前記低レベル時間カウント値を加算する場合、高レベル時間カウント値をゼロにリセットし、
前記信号演算器は、前記高レベル時間カウント値が前記第１周期の１／３時間長さ以上である場合、又は前記低レベル時間カウント値が前記第１周期の１／６時間長さ以上である場合、前記三相交流電源に欠相異常が発生したと判定することを特徴とする三相交流電源の欠相検出装置。

【請求項2】

前記信号演算器は、前記低レベル時間カウント値が前記第１周期の１／６時間長さ以上である場合、前記任意の２組の線間電圧の共通位相電圧に欠相異常が発生したと判定することを特徴とする請求項１に記載の三相交流電源の欠相検出装置。

【請求項3】

前記信号演算器は、前記高レベル時間カウント値が前記第１周期の１／３時間長さ以上である場合、前記任意の２組の線間電圧の非共通位相電圧に欠相異常が発生したと判定することを特徴とする請求項１に記載の三相交流電源の欠相検出装置。

【請求項4】

前記三相交流電源の各相電圧を計測する３つの電圧センサを備え、前記三相交流電源の前記任意の２組の線間電圧を出力する電圧検出回路をさらに含むことを特徴とする請求項１に記載の三相交流電源の欠相検出装置。

【請求項5】

前記アナログデジタル変換器は、前記電圧検出回路により前記三相交流電源の前記任意の２組の線間電圧を受信することを特徴とする請求項４に記載の三相交流電源の欠相検出装置。

【請求項6】

第１周期を有する三相交流電源の任意の２組の線間電圧を取得するステップと、
前記任意の２組の線間電圧にそれぞれ対応する第１のデジタル信号及び第２のデジタル信号を取得するステップと、
前記第１のデジタル信号及び前記第２のデジタル信号に対して排他的論理和演算を行って、レベル信号を生成するステップと、
前記レベル信号が高レベルに維持される時間長さにおいて高レベル時間カウント値を加算し、レベル信号が低レベルに維持される時間長さにおいて低レベル時間カウント値を加算するステップと、
前記高レベル時間カウント値を加算する場合、低レベル時間カウント値をゼロにリセットし、前記低レベル時間カウント値を加算する場合、高レベル時間カウント値をゼロにリセットするステップと、
前記高レベル時間カウント値が前記第１周期の１／３時間長さ以上である場合、又は前記低レベル時間カウント値が前記第１周期の１／６時間長さ以上である場合、前記三相交流電源に欠相異常が発生したと判定するステップと、を含むことを特徴とする三相交流電源の欠相検出方法。

【請求項7】

前記低レベル時間カウント値が前記第１周期の１／６時間長さ以上である場合、前記任意の２組の線間電圧の共通位相電圧に欠相異常が発生したと判定することを特徴とする請求項６に記載の三相交流電源の欠相検出方法。

【請求項8】

前記高レベル時間カウント値が前記第１周期の１／３時間長さ以上である場合、前記任意の２組の線間電圧の非共通位相電圧に欠相異常が発生したと判定することを特徴とする請求項６に記載の三相交流電源の欠相検出方法。

【請求項9】

前記レベル信号は、時間長さが前記第１周期の１／２時間長さである第２周期を有することを特徴とする請求項６に記載の三相交流電源の欠相検出方法。

【請求項10】

前記第１周期において、前記高レベル時間カウント値が前記第１周期の１／３時間長さ以上であるか否かを２回検出し、前記低レベル時間カウント値が前記第１周期の１／６時間長さ以上であるか否かを２回検出することを特徴とする請求項９に記載の三相交流電源の欠相検出方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電源異常検出装置及び検出方法に関し、特に三相交流電源の欠相検出装置及び欠相検出方法に関する。

【背景技術】

【0002】

可変電圧可変周波数制御インバータは、通常、三相交流電圧を入力電源とし、この三相電圧回路の一方の相に断線等の異常現象が発生すると、図１に示すように、入力欠相の状態となる。入力欠相時に全波整流により得られた直流入力電圧（ｓｏｕｒｃｅ ｖｏｌｔａｇｅ）が大きく揺らぐため、さらに直流母線間電圧（ＤＣ ｂｕｓ ｖｏｌｔａｇｅ）が揺らぐことになり、モータ駆動制御に不利である。

【0003】

図２に示すように、現行のレベル型欠相検出構造は、付加された三相交流入力電圧センサを用いて三相（例えばＡＢＣ三相又はＲＳＴ三相）入力電圧の電圧値をそれぞれ読み取り、更にこの三相電圧物理量で入力電圧源が異常か否かを判定する。図３に示すように、その動作原理及び波形は、設定した高（ｈｉｇｈ）と低（ｌｏｗ）電圧レベルと、電圧センサで読み取った電圧デジタル情報とを比較する。電圧情報がｌｏｗ電圧レベル（Ｖ_Ｌ）より低い又はｈｉｇｈ電圧レベル（Ｖ_Ｈ）より高ければ、タイマをリセットしてゼロにする（ｐｈａｓｅ ｃｏｕｎｔｅｒ＝０）。逆に、一定時間内に電圧情報に変化がなければ、タイマは上限値に加算され、この相の入力電圧が異常と判定される（ＡＣ ｓｔａｂｌｅ＝０）。しかし、この検出方法は、欠相状態であると判定するには、一定の観察時間を待たなければならず、このように、ハードコストが高いだけでなく、判定時間が長すぎるため、現在の業界の高まる需要に対応できなくなった。

【0004】

そこで、現行の方法に比べてより速く、精確であり、しかも交流電源の異常検出の応答時間を高めるだけでなく、回路の使用需要も相対的に低下し、システム性能の向上、及びコスト低減の目的を達成する三相交流電源の欠相検出装置及び欠相検出方法をどのように設計するかが、本願発明者によって検討された重要な課題である。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明は、上述のような課題を解決するためになされたものであり、三相交流電源の欠相検出装置及び欠相検出方法を提供することを目的とする。

【課題を解決するための手段】

【0006】

上記目的を達成するために、本発明に係る三相交流電源の欠相検出装置は、第１周期を有する三相交流電源の任意の２組の線間電圧を受信し、前記任意の２組の線間電圧にそれぞれ対応する第１のデジタル信号及び第２のデジタル信号を出力するアナログデジタル変換器と、前記第１のデジタル信号及び前記第２のデジタル信号を受信し、前記第１のデジタル信号及び前記第２のデジタル信号に対して排他的論理和演算を行って、レベル信号を生成する排他的論理和演算器と、前記レベル信号を受信し、前記レベル信号が高レベルに維持される時間長さに基づいて、高レベル時間カウント値を加算し、前記レベル信号が低レベルに維持される時間長さに基づいて、低レベル時間カウント値を加算する信号演算器と、を含み、前記信号演算器は、前記高レベル時間カウント値を加算する場合、低レベル時間カウント値をゼロにリセットし、前記低レベル時間カウント値を加算する場合、高レベル時間カウント値をゼロにリセットし、前記信号演算器は、前記高レベル時間カウント値が前記第１周期の１／３時間長さ以上である場合、又は前記低レベル時間カウント値が前記第１周期の１／６時間長さ以上である場合、前記三相交流電源に欠相異常が発生したと判定する。

【0007】

一実施形態において、前記低レベル時間カウント値が前記第１周期の１／６時間長さ以上である場合、前記任意の２組の線間電圧の共通位相電圧に欠相異常が発生したと判定する

【0008】

一実施形態において、前記信号演算器は、前記高レベル時間カウント値が前記第１周期の１／３時間長さ以上である場合、前記任意の２組の線間電圧の非共通位相電圧に欠相異常が発生したと判定する。

【0009】

一実施形態において、三相交流電源の欠相検出装置は、前記三相交流電源の各相電圧を計測する３つの電圧センサを備え、前記三相交流電源の前記任意の２組の線間電圧を出力する電圧検出回路をさらに含む。

【0010】

一実施形態において、前記アナログデジタル変換器は、前記電圧検出回路により前記三相交流電源の前記任意の２組の線間電圧を受信する。

【0011】

上記目的を達成するために、本発明に係る三相交流電源の欠相検出方法は、第１周期を有する三相交流電源の任意の２組の線間電圧を取得するステップと、前記任意の２組の線間電圧にそれぞれ対応する第１のデジタル信号及び第２のデジタル信号を取得するステップと、前記第１のデジタル信号及び前記第２のデジタル信号に対して排他的論理和演算を行って、レベル信号を生成するステップと、前記レベル信号が高レベルに維持される時間長さにおいて高レベル時間カウント値を加算し、レベル信号が低レベルに維持される時間長さにおいて低レベル時間カウント値を加算するステップと、前記高レベル時間カウント値を加算する場合、低レベル時間カウント値をゼロにリセットし、前記低レベル時間カウント値を加算する場合、高レベル時間カウント値をゼロにリセットするステップと、前記高レベル時間カウント値が前記第１周期の１／３時間長さ以上である場合、又は前記低レベル時間カウント値が前記第１周期の１／６時間長さ以上である場合、前記三相交流電源に欠相異常が発生したと判定するステップと、を含む。

【0012】

一実施形態において、前記低レベル時間カウント値が前記第１周期の１／６時間長さ以上である場合、前記任意の２組の線間電圧の共通位相電圧に欠相異常が発生したと判定する。

【0013】

一実施形態において、前記高レベル時間カウント値が前記第１周期の１／３時間長さ以上である場合、前記任意の２組の線間電圧の非共通位相電圧に欠相異常が発生したと判定する。

【0014】

一実施形態において、前記レベル信号は、時間長さが前記第１周期の１／２時間長さである第２周期を有する。

【0015】

一実施形態において、前記第１周期において、前記高レベル時間カウント値が前記第１周期の１／３時間長さ以上であるか否かを２回検出し、前記低レベル時間カウント値が前記第１周期の１／６時間長さ以上であるか否かを２回検出する。

【発明の効果】

【0016】

本発明に係る三相交流電源の欠相検出装置及び欠相検出方法によれば、三相交流電源側にアナログデジタル変換器を設けて、任意の２組の線間電圧のデジタル信号を取得し、この２組のデジタル信号を基礎としてアルゴリズム設計を行って、三相交流電源の位相差等の状態を識別することを完成し、現行の方法に比べてより速く、精確であり、しかも交流電源の異常検出の応答時間を高めるだけでなく、回路の使用需要も相対的に低下し、システム性能の向上、及びコスト低減の目的を達成することができる。

【0017】

本発明の目的を達成するためになされた本発明の技術、手段、及び効果をより良く理解するために、本発明の目的及び特徴は、本発明の詳細な説明及び添付図面を参照することによってより良く理解されると考えられるが、添付図面は、参照及び説明のみを提供するものであり、本発明を限定するものではない。

【図面の簡単な説明】

【0018】

【図1】欠相異常発生時の直流入力電圧と直流母線間電圧との変化を示す波形図である。

【図2】従来のレベル型欠相検出のアーキテクチャ図である。

【図3】従来のレベル型欠相検出の概略動作図である。

【図4A】本発明に係る三相交流電源の欠相検出装置の一実施形態を示すブロック図である。

【図4B】本発明に係る三相交流電源の欠相検出装置の別の実施形態を示すブロック図である。

【図5】本発明に係る線間電圧とデジタル信号との関係を示概略波形図である。

【図6】本発明に係るレベル信号とデジタル信号との関係を示す概略波形図である。

【図7】本発明に係る高、低レベル時間カウント値とレベル信号との関係を示す概略波形図である。

【図8】本発明に係るＳ相断線の欠相検出波形の概略図である。

【図9】本発明に係るＲ相断線の欠相検出波形の概略図である。

【図10】本発明に係るＴ相断線の欠相検出波形の概略図である。

【図11】本発明に係る三相交流電源の欠相検出方法を示すフローチャートである。

【発明を実施するための形態】

【0019】

本発明の技術的内容及び詳細な説明について、図面を参照しながら以下に説明する。

【0020】

図４Ａは、本発明に係る三相交流電源の欠相検出装置の一実施形態を示すブロック図である。図４Ａに示すように、三相交流電源の欠相検出装置１０（以下、「欠相検出装置１０」と略す）は、アナログデジタル変換器１１と、排他的論理和演算器１２と、信号演算器１３とを含む。

【0021】

いくつかの実施形態では、アナログデジタル変換器１１は三相交流電源の任意の２組の線間電圧を受信する。例えば、アナログデジタル変換器１１は、三相（ＲＳＴ三相）交流電源のＲＳ線間電圧（Ｒ相とＳ相間の線間電圧）、ＳＴ線間電圧（Ｓ相とＴ相間の線間電圧）及びＴＲ線間電圧（Ｔ相とＲ相間の線間電圧）の３組のうち任意の２組を受信することができる。ここで、アナログデジタル変換器１１は、各相電圧（例えば、Ｒ相、Ｓ相及びＴ相電圧）を受信し、そして受信した各相電圧を合成してＲＳ線間電圧、ＳＴ線間電圧及びＴＲ線間電圧としてもよく、又は図４Ａに例示されるように、アナログデジタル変換器１１により受信する前に、各相電圧（例えば、Ｒ相、Ｓ相及びＴ相電圧）は、予め合成されてＲＳ線間電圧、ＳＴ線間電圧及びＴＲ線間電圧とされて（例えば、三相３線式の配線方式又は三相４線式の配線方式）、アナログデジタル変換器１１により受信してもよいが、本発明はこれらに限定されない。ここで、アナログデジタル変換器１１は、アナログ信号（例えば、三相交流電の信号）を、デジタルコントローラ（又は他のデジタル信号プロセッサ或いはデジタルチップ）が演算できるデジタル信号に変換するものである。

【0022】

図４Ｂは、本発明に係る三相交流電源の欠相検出装置の別の実施形態を示すブロック図である。いくつかの実施形態では、図４Ｂに示すように、欠相検出装置１０は電圧検出回路１４をさらに含む。ここで、電圧検出回路１４は、３つの電圧センサ１４１，１４２，１４３と合成回路１４４とを含む。３つの電圧センサ１４１，１４２，１４３は、それぞれ三相（ＲＳＴ三相）交流電源のＲ相電圧、Ｓ相電圧、Ｔ相電圧を計測する。そして、合成回路１４４は、３つの電圧センサ１４１，１４２，１４３によって計測された三相（ＲＳＴ三相）交流電源に基づいて、三相（ＲＳＴ三相）交流電源のＲＳ線間電圧（Ｒ相とＳ相間の線間電圧）、ＳＴ線間電圧（Ｓ相とＴ相間の線間電圧）及びＴＲ線間電圧（Ｔ相とＲ相間の線間電圧）の３組のうち任意の２組をアナログデジタル変換器１１に出力する。図４Ｂを例に説明すると、アナログデジタル変換器１１は、電圧検出回路１４を介してＲＳ線間電圧Ｖ_ＲＳ及びＳＴ線間電圧Ｖ_ＳＴを受信する。ここで、合成回路１４４は三相３線式の配線方式又は三相４線式の配線方式であってもよいが、本発明はこれらに限定されない。

【0023】

本発明に係る欠相検出装置１０の動作及び原理についての説明の便宜上、ＲＳ線間電圧及びＳＴ線間電圧の２組の線間電圧を採用する場合を例にして以下に説明する。したがって、図４Ａにおけるアナログデジタル変換器１１はＲＳ線間電圧Ｖ_ＲＳ及びＳＴ線間電圧Ｖ_ＳＴを受信するため、ＴＲ線間電圧Ｖ_ＴＲが図示されない。ＳＴ線間電圧とＴＲ線間電圧の２組を選択すること、又はＴＲ線間電圧とＲＳ線間電圧の２組を選択することについては、上記と同様であるので、ここでは省略し、また別途図示しない。

【0024】

図５は、本発明に係る線間電圧とデジタル信号との関係を示概略波形図である。図５を併せて参照すると、ＲＳ線間電圧Ｖ_ＲＳとＳＴ線間電圧Ｖ_ＳＴとの位相差が１２０度（電気角度）、すなわち１周期の１／３時間長さである。アナログデジタル変換器１１は、ＲＳ線間電圧Ｖ_ＲＳとＳＴ線間電圧Ｖ_ＳＴとを受信し、ＲＳ線間電圧Ｖ_ＲＳ及びＳＴ線間電圧Ｖ_ＳＴに対してアナログ（信号）からデジタル（信号）に変換する処理を行う。図５に示すように、ＲＳ線間電圧Ｖ_ＲＳは、時点ｔ１から時点ｔ３までの間に正の値となり、１つの周期後に時点ｔ５から時点ｔ７までの間にも正の値となる。また、上記の時点ｔ１，ｔ３，ｔ５，ｔ７がＲＳ線間電圧Ｖ_ＲＳのゼロ電圧値の交差点となる。同様に、ＳＴ線間電圧Ｖ_ＳＴは、時点ｔ４から時点ｔ６までの間に正の値となる。また、上記の時点ｔ４，ｔ６がＳＴ線間電圧Ｖ_ＳＴのゼロ電圧値の交差点となる。なお、アナログデジタル変換器１１としては、シュミットトリガ（Ｓｃｈｍｉｔｔ ｔｒｉｇｇｅｒ）であってもよいが、本発明はこれに限定されず、アナログ信号をデジタル信号に変換する機能を有する回路であれば、すべてアナログデジタル変換器１１として本発明に用いることができる。ここで、シュミットトリガの動作原理と技術情報は、Ｗｉｋｉｐｅｄｉａを参照することができる。例えば、ｈｔｔｐｓ：／／ｅｎ．ｗｉｋｉｐｅｄｉａ．ｏｒｇ／ｗｉｋｉ／Ｓｃｈｍｉｔｔ＿ｔｒｉｇｇｅｒのＷｅｂページに開示されているため、ここでは説明を省略する。

【0025】

時点ｔ４から時点ｔ６の正の値のＳＴ線間電圧Ｖ_ＳＴと時点ｔ５から時点ｔ７までの正の値のＲＳ線間電圧Ｖ_ＲＳを例にとると、ＳＴ線間電圧Ｖ_ＳＴは時点ｔ４で負の値から正の値に変化し、ＲＳ線間電圧Ｖ_ＲＳは時点ｔ５で負の値から正の値に変化し、時点ｔ４と時点ｔ５との電気角度差は１２０度であり、１周期の時間長さの３分の１である。

【0026】

アナログデジタル変換器１１によりアナログデジタル変換処理（すなわち、アナログ信号をデジタル信号に変換する処理）を行った後に、ＲＳ線間電圧Ｖ_ＲＳに対応するＲＳデジタル信号Ｓ_ＲＳ（以下、第１のデジタル信号とも称する）、及びＳＴ線間電圧Ｖ_ＳＴに対応するＳＴデジタル信号Ｓ_ＳＴ（以下、第２のデジタル信号とも称する）を取得することができる。すなわち、ＳＴデジタル信号Ｓ_ＳＴは、時点ｔ４～時点ｔ６において高レベル信号となる（ただし、時点ｔ２～時点ｔ４及び時点ｔ６～時点ｔ８において低レベル信号となる）。また、ＲＳデジタル信号Ｓ_ＲＳは、時点ｔ５～時点ｔ７において高レベル信号となる（ただし、時点ｔ３～時点ｔ５及び時点ｔ７～時点ｔ９において低レベル信号となる）。

【0027】

図４Ａを併せて参照すると、排他的論理和演算器１２は、第１のデジタル信号（すなわち、ＲＳデジタル信号Ｓ_ＲＳ）及び第２のデジタル信号（すなわち、ＳＴデジタル信号Ｓ_ＳＴ）を受信して、第１のデジタル信号及び第２のデジタル信号に対して排他的論理和演算（ｅｘｃｌｕｓｉｖｅ ＯＲ ｏｐｅｒａｔｉｏｎ）を行って、レベル信号Ｓ_ＸＯＲを生成する。排他的論理和演算の原則に基づいて、入力された２つのレベルが異なる（すなわち、一方が高レベルであり、他方が低レベルである）場合には、排他的論理和演算器１２が演算して出力したレベル信号Ｓ_ＸＯＲは高レベル信号となる一方、入力された２つの信号のレベルが同一である（すなわち、両方が高レベルであるか、又は両方が低レベルである）場合には、排他的論理和演算器１２が演算して出力したレベル信号Ｓ_ＸＯＲは低レベル信号となる。

【0028】

したがって、上述したＲＳデジタル信号Ｓ_ＲＳとＳＴデジタル信号Ｓ_ＳＴとの異なる時間帯におけるレベルの高低に基づいて、排他的論理和演算器１２によりＲＳデジタル信号Ｓ_ＲＳとＳＴデジタル信号Ｓ_ＳＴとを排他的論理和演算して得られた異なる時間帯における対応するレベル信号Ｓ_ＸＯＲのレベルは次の表１に示す。

【0029】

【表1】

【0030】

図６は、本発明に係るレベル信号とデジタル信号との関係を示す概略波形図である。図６から明らかなように、排他的論理和演算器１２によりＲＳデジタル信号Ｓ_ＲＳ及びＳＴデジタル信号Ｓ_ＳＴを排他的論理和演算して得られたレベル信号Ｓ_ＸＯＲのレベル変化を明確に見ることができる。言い換えれば、本発明に係る位相型三相交流電源の欠相検出ハードウェア回路ロジックは、ＲＳ線間電圧Ｖ_ＲＳとＳＴ線間電圧Ｖ_ＳＴが正であれば、対応するＲＳデジタル信号Ｓ_ＲＳとＳＴデジタル信号Ｓ_ＳＴはｈｉｇｈレベルであり、逆に、ＲＳ線間電圧Ｖ_ＲＳとＳＴ線間電圧Ｖ_ＳＴが負であれば、対応するＲＳデジタル信号Ｓ_ＲＳとＳＴデジタル信号Ｓ_ＳＴはｌｏｗレベルであるので、正常な三相入力時にコントローラ／制御ユニットは位相差１２０度のＲＳデジタル信号Ｓ_ＲＳとＳＴデジタル信号Ｓ_ＳＴを受信することができる。

【0031】

図４Ａを併せて参照すると、信号演算器１３は、レベル信号Ｓ_ＸＯＲを受信して、レベル信号Ｓ_ＸＯＲのレベル状況に応じて加算カウントを行う。例えば、レベル信号Ｓ_ＸＯＲが高レベルに維持（継続）されることに基づいて、高レベル時間カウント値Ｃ_ＮＴＨを加算し、レベル信号Ｓ_ＸＯＲが低レベルに維持されることに基づいて、低レベル時間カウント値Ｃ_ＮＴＬを加算する。図７は、本発明に係る高、低レベル時間カウント値とレベル信号との関係を示す概略波形図である。図７を併せて参照すると、三相交流電源が正常（欠相異常なし）の場合、上記の表１より、時点ｔ１～ｔ２では、ＲＳデジタル信号Ｓ_ＲＳがｈｉｇｈレベル、ＳＴデジタル信号Ｓ_ＳＴがｈｉｇｈレベルであるため、レベル信号Ｓ_ＸＯＲはｌｏｗレベルとなるので、低レベル時間カウント値Ｃ_ＮＴＬは継続的に加算され、高レベル時間カウント値Ｃ_ＮＴＨはゼロにリセットされる。

【0032】

同様に、時点ｔ４～ｔ５では、ＲＳデジタル信号Ｓ_ＲＳがｌｏｗレベル、ＳＴデジタル信号Ｓ_ＳＴがｈｉｇｈレベルであるため、レベル信号Ｓ_ＸＯＲはｈｉｇｈレベルとなるので、高レベル時間カウント値Ｃ_ＮＴＨは継続的に加算され、低レベル時間カウント値Ｃ_ＮＴＬはゼロにリセットされる。そして、次の時点ｔ５～ｔ６では、ＲＳデジタル信号Ｓ_ＲＳがｈｉｇｈレベル、ＳＴデジタル信号Ｓ_ＳＴがｈｉｇｈレベルであるため、レベル信号Ｓ_ＸＯＲはｌｏｗレベルとなるので、低レベル時間カウント値Ｃ_ＮＴＬは継続的に加算され、高レベル時間カウント値Ｃ_ＮＴＨはゼロにリセットされる。さらに、次の時点ｔ６～ｔ７では、ＲＳデジタル信号Ｓ_ＲＳがｈｉｇｈレベル、ＳＴデジタル信号Ｓ_ＳＴがｌｏｗレベルであるため、レベル信号Ｓ_ＸＯＲはｈｉｇｈレベルとなるので、高レベル時間カウント値Ｃ_ＮＴＨは継続的に加算され、低レベル時間カウント値Ｃ_ＮＴＬはゼロにリセットされる。

【0033】

このため、上記の三相交流電源が正常動作である場合、高レベル時間カウント値Ｃ_ＮＴＨの加算及び低レベル時間カウント値Ｃ_ＮＴＬの加算は交互に行われる。すなわち、時点ｔ４～ｔ５では、高レベル時間カウント値Ｃ_ＮＴＨの加算動作（低レベル時間カウント値Ｃ_ＮＴＬがゼロにリセット）が行われ、時点ｔ５～ｔ６では、低レベル時間カウント値Ｃ_ＮＴＬの加算動作（高レベル時間カウント値Ｃ_ＮＴＨがゼロにリセット）が行われる。また、ＲＳデジタル信号Ｓ_ＲＳ及びＳＴデジタル信号Ｓ_ＳＴの高、低レベルが重畳する特性により、１周期中において高レベル時間カウント値Ｃ_ＮＴＨの加算時間は、当該１周期の１／３時間長さ（すなわち１／３Ｔであり、例えば時点ｔ４～ｔ５）以上になることはなく、次の低レベル時間カウント値Ｃ_ＮＴＬの加算動作に入ることとなる。同様に、低レベル時間カウント値Ｃ_ＮＴＬの加算時間長さは、当該１周期の１／６時間長さ（すなわち１／６Ｔであり、例えば時点ｔ５～ｔ６）以上になることはなく、次の高レベル時間カウント値Ｃ_ＮＴＨの加算動作に入ることとなる。ここで、レベル信号Ｓ_ＸＯＲの周期（例えば、第２周期）の時間長さは、当該１周期（例えば、第１周期）の１／２時間長さである。これにより、第１周期において、高レベル時間カウント値Ｃ_ＮＴＨが第１周期の１／３時間長さ以上であるか否かを２回検出するとともに、低レベル時間カウント値Ｃ_ＮＴＬが第１周期の１／６時間長さ以上であるか否かを２回検出することができる。

【0034】

したがって、この法則の特性の下で、信号演算器１３は、高レベル時間カウント値Ｃ_ＮＴＨと低レベル時間カウント値Ｃ_ＮＴＬとの大きさを判定し、三相交流電源に欠相異常が発生しているか否かを判定することができる。言い換えれば、信号演算器１３は、高レベル時間カウント値Ｃ_ＮＴＨが周期の１／３時間長さ以上であると判定した場合、又は、低レベル時間カウント値Ｃ_ＮＴＬが周期の１／６時間長さ以上であると判定した場合に、三相交流電源に欠相異常が発生する。このとき、信号演算器１３は、欠相異常が発生したことを通知する出力信号Ｓ_ＯＵＴを提供することも、欠相異常が発生したか否かを通知する異なるレベルの出力信号Ｓ_ＯＵＴを提供することもできる。例えば、信号演算器１３は、高レベル時間カウント値Ｃ_ＮＴＨが周期の１／３時間長さ以上である場合、又は低レベル時間カウント値Ｃ_ＮＴＬが周期の１／６時間長さ以上である場合には、高レベルの出力信号Ｓ_ＯＵＴを提供して欠相異常が発生したことを通知してもよい。逆に、信号演算器１３は、高レベル時間カウント値Ｃ_ＮＴＨが周期の１／３時間長さ以上でない場合、又は低レベル時間カウント値Ｃ_ＮＴＬが周期の１／６時間長さ以上でない場合には、低レベルの出力信号Ｓ_ＯＵＴを提供して欠相異常が発生していないことを通知してもよい。

【0035】

言い換えれば、レベル信号Ｓ_ＸＯＲがｈｉｇｈレベルであれば、高レベル時間カウント値Ｃ_ＮＴＨを継続的に加算し、低レベル時間カウント値Ｃ_ＮＴＬをゼロにする。逆に、レベル信号Ｓ_ＸＯＲがｌｏｗレベルであれば、低レベル時間カウント値Ｃ_ＮＴＬを継続的に加算し、高レベル時間カウント値Ｃ_ＮＴＨをゼロにする。これにより、ＲＳデジタル信号Ｓ_ＲＳとＳＴデジタル信号Ｓ_ＳＴとの位相差を判定することができる。三相交流電圧が正常に入力されている場合、高レベル時間カウント値Ｃ_ＮＴＨを加算した値は周期の時間長さの１／３未満であり、低レベル時間カウント値Ｃ_ＮＴＬを加算した値は周期の時間長さの１／６未満である。このため、高レベル時間カウント値Ｃ_ＮＴＨ又は低レベル時間カウント値Ｃ_ＮＴＬを加算して正常値を超えた場合には、交流電源に欠相異常が発生したと判定する。

【0036】

なお、異なる実施形態において、排他的論理和演算器１２及び信号演算器１３は、独立した２つの回路又は素子とされてもよく、又は排他的論理和演算器１２及び信号演算器１３は、１つの論理回路に整合されてもよいが、本発明はこれらに限定されない。

【0037】

以下では、ＲＳ線間電圧Ｖ_ＲＳ及びＳＴ線間電圧Ｖ_ＳＴの２組の線間電圧（ＲＳデジタル信号Ｓ_ＲＳ及びＳＴデジタル信号Ｓ_ＳＴに対応）を処理することを例にして、ＲＳＴ三相の個別に断線欠相について説明する。図８は、本発明に係るＳ相断線の欠相検出波形の概略図である。Ｓ相が断線したときの波形は図８に示すように、Ｓ相が断線しているため、ＲＳ線間電圧Ｖ_ＲＳは電圧Ｖ_Ｒ（Ｖ_ＲＳ＝Ｖ_Ｒ－Ｖ_Ｓ＝Ｖ_Ｒ－０＝Ｖ_Ｒ）に相当し、ＳＴ線間電圧Ｖ_ＳＴは電圧－Ｖ_Ｔ（Ｖ_ＳＴ＝Ｖ_Ｓ－Ｖ_Ｔ＝０－Ｖ_Ｔ＝－Ｖ_Ｔ）に相当する。そのため、ＲＳ線間電圧Ｖ_ＲＳ（電圧Ｖ_Ｒに相当）とＳＴ線間電圧Ｖ_ＳＴ（電圧－Ｖ_Ｔに相当）とは同相（電気角度差なし）となるので、排他的論理和演算によって得られたレベル信号Ｓ_ＸＯＲはｌｏｗレベルに維持される。したがって、信号演算器１３から提供される出力信号Ｓ_ＯＵＴは、低レベル時間カウント値Ｃ_ＮＴＬが最大低レベル時間カウント値（すなわち１／６Ｔ）までカウントされたときに、Ｓ相欠相エラーの通知となる。また、入力電圧周期あたりにおいて、位相型欠相検出装置（すなわち本発明の実施形態方式）により検出できる回数は４回であり、図８の上から４番目の波形図に示すように、その検出回数はレベル型欠相検出装置（すなわち従来の検出方式）の２倍であるので、判定応答がより速くなる。ハードウェアの面では、レベル型欠相検出装置は、３組の電圧センサ（図２に示す）を付加する必要があり、しかも三相電圧値を読み取るために、アナログデジタル変換器のピン（ＡＤＣピン）を３つ使用する必要がある。本発明の位相型欠相検出装置は、従来のレベル型欠相検出装置と比べて、任意の２組の線間電圧（例えばＲＳ線間電圧とＳＴ線間電圧）のデジタル信号のみを読み取り、しかもＲＳデジタル信号Ｓ_ＲＳとＳＴデジタル信号Ｓ_ＳＴの２つのデジタル信号を読み取るように入出力ピン（ＩＯ ｐｉｎ）を２つのみ用いる、又は排他的論理和演算によって得られたレベル信号Ｓ_ＸＯＲ（デジタル信号）を読み取るように入出力ピンを１つのみ用いることができる。全体的に言えば、交流電源の異常検出応答時間を高めるだけでなく、回路の使用需要も相対的に低下し、システム性能の向上、コストの低減の目的を達成することができる。

【0038】

図９は、本発明に係るＲ相断線の欠相検出波形の概略図である。Ｒ相が断線したときの波形は図９に示すように、Ｒ相が断線しているため、ＲＳ線間電圧Ｖ_ＲＳは電圧－Ｖ_Ｓ（Ｖ_ＲＳ＝Ｖ_Ｒ－Ｖ_Ｓ＝０－Ｖ_Ｓ＝－Ｖ_Ｓ）に相当し、ＳＴ線間電圧Ｖ_ＳＴは電圧Ｖ_ＳＴ（Ｖ_ＳＴ＝Ｖ_Ｓ－Ｖ_Ｔ＝Ｖ_ＳＴ）に維持される。そのため、ＲＳ線間電圧Ｖ_ＲＳ（電圧－Ｖ_Ｓに相当）とＳＴ線間電圧Ｖ_ＳＴ（電圧－Ｖ_ＳＴに相当）とは逆相となるので、排他的論理和演算によって得られたレベル信号Ｓ_ＸＯＲはｈｉｇｈレベルに維持される。したがって、信号演算器１３から提供される出力信号Ｓ_ＯＵＴは、高レベル時間カウント値Ｃ_ＮＴＨが最大高レベル時間カウント値（すなわち１／３Ｔ）までカウントされたときに、Ｒ相欠相エラーの通知となる。また、入力電圧周期あたりにおいて、位相型欠相検出装置（すなわち本発明の実施形態方式）により検出できる回数は４回であり、図９の上から４番目の波形図に示すように、その検出回数はレベル型欠相検出装置（すなわち従来の検出方式）の２倍であるので、判定応答がより速くなる。ハードウェアの面では、レベル型欠相検出装置は、３組の電圧センサ（図２に示す）を付加する必要があり、しかも三相電圧値を読み取るために、アナログデジタル変換器のピン（ＡＤＣピン）を３つ使用する必要がある。本発明の位相型欠相検出装置は、従来のレベル型欠相検出装置と比べて、任意の２組の線間電圧（例えばＲＳ線間電圧とＳＴ線間電圧）のデジタル信号のみを読み取り、しかもＲＳデジタル信号Ｓ_ＲＳとＳＴデジタル信号Ｓ_ＳＴの２つのデジタル信号を読み取るように入出力ピン（ＩＯ ｐｉｎ）を２つのみ用いる、又は排他的論理和演算によって得られたレベル信号Ｓ_ＸＯＲ（デジタル信号）を読み取るように入出力ピンを１つのみ用いることができる。全体的に言えば、交流電源の異常検出応答時間を高めるだけでなく、回路の使用需要も相対的に低下し、システム性能の向上、コストの低減の目的を達成することができる。

【0039】

図１０は、本発明に係るＴ相断線の欠相検出波形の概略図である。Ｔ相が断線したときの波形は図１０に示すように、Ｔ相が断線しているため、ＲＳ線間電圧Ｖ_ＲＳはＶ_ＲＳ（Ｖ_ＲＳ＝Ｖ_Ｒ－Ｖ_Ｓ＝Ｖ_ＲＳ）に維持され、ＳＴ線間電圧Ｖ_ＳＴは電圧Ｖ_Ｓ（Ｖ_ＳＴ＝Ｖ_Ｓ－Ｖ_Ｔ＝Ｖ_Ｓ－０＝Ｖ_Ｓ）に相当する。そのため、ＲＳ線間電圧Ｖ_ＲＳとＳＴ線間電圧Ｖ_ＳＴとは逆相となるので、排他的論理和演算によって得られたレベル信号Ｓ_ＸＯＲはｈｉｇｈレベルに維持される。したがって、信号演算器１３から提供される出力信号Ｓ_ＯＵＴは、高レベル時間カウント値Ｃ_ＮＴＨが最大高レベル時間カウント値（すなわち１／３Ｔ）までカウントされたときに、Ｔ相欠相エラーの通知となる。また、入力電圧周期あたりにおいて、位相型欠相検出装置（すなわち本発明の実施形態方式）により検出できる回数は４回であり、図１０の上から４番目の波形図に示すように、その検出回数はレベル型欠相検出装置（すなわち従来の検出方式）の２倍であるので、判定応答がより速くなる。ハードウェアの面では、レベル型欠相検出装置は、３組の電圧センサ（図２に示す）を付加する必要があり、しかも三相電圧値を読み取るために、アナログデジタル変換器のピン（ＡＤＣピン）を３つ使用する必要がある。本発明の位相型欠相検出装置は、従来のレベル型欠相検出装置と比べて、任意の２組の線間電圧（例えばＲＳ線間電圧とＳＴ線間電圧）のデジタル信号のみを読み取り、しかもＲＳデジタル信号Ｓ_ＲＳとＳＴデジタル信号Ｓ_ＳＴの２つのデジタル信号を読み取るように入出力ピン（ＩＯ ｐｉｎ）を２つのみ用いる、又は排他的論理和演算によって得られたレベル信号Ｓ_ＸＯＲ（デジタル信号）を読み取るように入出力ピンを１つのみ用いることができる。全体的に言えば、交流電源の異常検出応答時間を高めるだけでなく、回路の使用需要も相対的に低下し、システム性能の向上、コストの低減の目的を達成することができる。

【0040】

さらに、上述した図８、図９、図１０の三相のそれぞれが断線した場合についての説明から分かるように、低レベル時間カウント値Ｃ_ＮＴＬが周期の１／６時間長さ以上である場合には、いずれか２組の線間電圧に位相の同じ（共通位相）電圧に欠相異常が発生していると判定することができる。図８に示すように、共通位相（Ｓ相）が断線した場合には、低レベル時間カウント値Ｃ_ＮＴＬが周期の１／６時間長さ以上となるように継続的に加算される。高レベル時間カウント値Ｃ_ＮＴＨが周期の１／３時間長さ以上である場合には、いずれか２組の線間電圧に位相の異なる（非共通位相）電圧に欠相異常が発生していると判定することができる。図９に示すように、非共通位相（Ｒ相）が断線した場合、又は図１０に示すように、非共通位相（Ｔ相）が断線した場合には、高レベル時間カウント値Ｃ_ＮＴＨが周期の１／３時間長さ以上となるように継続的に加算される。

【0041】

図１１は、本発明に係る三相交流電源の欠相検出方法を示すフローチャートである。欠相検出方法は、以下のステップを含む。まず、第１周期を有する三相交流電源の任意の２組の線間電圧を取得する（ステップＳ１０）。例えば、三相（ＲＳＴ三相）交流電源のＲＳ線間電圧（Ｒ相とＳ相間の線間電圧）、ＳＴ線間電圧（Ｓ相とＴ相間の線間電圧）及びＴＲ線間電圧（Ｔ相とＲ相間の線間電圧）の３組のうち任意の２組を取得する。次に、２組の線間電圧に対してアナログ（信号）からデジタル（信号）に変換する処理を行い、第１のデジタル信号及び第２のデジタル信号を取得する（ステップＳ２０）。

【0042】

次に、第１のデジタル信号及び第２のデジタル信号に対して排他的論理和演算を行って、レベル信号を生成する（ステップＳ３０）。入力された２つのレベルが異なる（すなわち、一方が高レベルであり、他方が低レベルである）場合には、演算出力の結果、すなわちレベル信号は高レベル信号となる一方、入力された２つの信号のレベルが同一である（すなわち、両方が高レベルであるか、又は両方が低レベルである）場合には、演算出力の結果、すなわちレベル信号は低レベル信号となる。

【0043】

その後、レベル信号（すなわち排他的論理和演算の結果）が高レベルに維持されていれば（ステップＳ４１）、高レベル時間カウント値を加算する（ステップＳ５１）。逆に、レベル信号（すなわち排他的論理和演算の結果）が低レベルに維持されていれば（ステップＳ４２）、低レベル時間カウント値を加算する（ステップＳ５２）。高レベル時間カウント値を加算するときには、低レベル時間カウント値をゼロにリセットする（ステップＳ６１）。低レベル時間カウント値を加算するときには、高レベル時間カウント値をゼロにリセットする（ステップＳ６２）。三相交流電源が正常動作である場合に、高レベル時間カウント値の加算及び低レベル時間カウント値の加算は交互に行われる。三相交流電源が通常動作のときに、高レベル時間カウント値の加算と低レベル時間の計数値の加算は交互に行われる。また、第１のデジタル信号及び第２のデジタル信号の高、低レベルが重畳する特性により、第１周期中において高レベル時間カウント値の加算時間長さは、第１周期の１／３時間長さ（すなわち１／３Ｔ）以上になることはなく、次の低レベル時間カウント値の加算動作に入ることとなる。同様に、低レベル時間カウント値の加算時間長さは、第１周期の１／６時間長さ（すなわち１／６Ｔ）以上になることはなく、次の高レベル時間カウント値の加算動作に入ることとなる。

【0044】

このため、高レベル時間カウント値が第１周期の１／３時間長さ以上であると判定した場合、すなわちステップＳ７１で「はい」と判定した場合には、三相交流電源に欠相異常が発生したと判定する（ステップＳ８０）。或いは、低レベル時間カウント値が第１周期の１／６時間長さ以上であると判定した場合、すなわちステップＳ７２で「はい」と判定した場合にも、三相交流電源に欠相異常が発生したと判定する（ステップＳ８０）。逆に、ステップＳ７１で「いいえ」と判定した場合、又はステップＳ７２で「いいえ」と判定した場合には、欠相異常は発生していないので、再びステップＳ３０に戻る。

【0045】

以上説明したように、本発明に係る三相交流電源の欠相検出装置及び欠相検出方法は、三相交流電源側にアナログデジタル変換器１１を設け、ＲＳ線間電圧Ｖ_ＲＳ及びＳＴ線間電圧Ｖ_ＳＴのデジタル信号（ＲＳデジタル信号Ｓ_ＲＳとＳＴデジタル信号Ｓ_ＳＴ）を取得し、この２つの信号を基礎としてアルゴリズム設計を行って、三相電源の位相差等の状態を識別することができる。従来の欠相判定メカニズムに比べてより速く、精確であり、可変電圧可変周波数制御インバータの交流電源に対する識別度、厳密度を高めることができる。

【0046】

以上をまとめると、本発明の特徴と利点は次の通りである。
（１）三相交流電源側にアナログデジタル変換器を設けて任意の２組の線間電圧のデジタル信号を取得し、この２組の信号を基礎としてアルゴリズム設計を行い、三相電源の位相差等の状態を識別することができ、現行の方法に比べてより速く、精確である。
（２）本発明に係る入力欠相を即時に判定できる位相型欠相検出アーキテクチャ及びアルゴリズムは、現行方法の欠点を解決し、交流電源が異常であるか否かをより厳密に検証することができる。
（３）全体的に交流電源の異常検出の応答時間を高めるだけでなく、回路の使用需要も相対的に低下し、システム性能の向上、コストの低減の目的を達成することができる。

【0047】

以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されないことは言うまでもなく、本発明の範囲を限定するものではなく、本発明の全ての範囲は以下の特許請求の範囲に基づくものであり、本発明の特許請求の範囲に合致する精神とその類似の変形例は、本発明の範囲に含まれるべきであり、当業者であれば、本発明の技術的範囲内において、容易に思いつくことができ、また、その変形例や修正例も、以下の特許請求の範囲に含まれる。

【符号の説明】

【0048】

１０ 三相交流電源の欠相検出装置
１１ アナログデジタル変換器
１２ 排他的論理和演算器
１３ 信号演算器
１４ 電圧検出回路
１４１，１４２，１４３ 電圧センサ
１４４ 合成回路
Ｖ_ＲＳ ＲＳ線間電圧
Ｖ_ＳＴ ＳＴ線間電圧
Ｖ_ＴＲ ＴＲ線間電圧
Ｓ_ＲＳ ＲＳデジタル信号
Ｓ_ＳＴ ＳＴデジタル信号
Ｓ_ＸＯＲ レベル信号
Ｓ_ＯＵＴ 出力信号
ｔ１～ｔ９ 時点
Ｖ_Ｈ 高電圧レベル
Ｖ_Ｌ 低電圧レベル

【要約】

【課題】三相交流電源の欠相検出装置及び欠相検出方法を提供する。
【解決手段】三相交流電源の欠相検出方法は、第１周期を有する三相交流電源の任意の２組の線間電圧を取得するステップと、第１のデジタル信号及び第２のデジタル信号を取得するステップと、第１のデジタル信号及び第２のデジタル信号に対して排他的論理和演算を行ってレベル信号を生成するステップと、レベル信号が高レベルに維持されているときに高レベル時間カウント値を加算し、低レベル時間カウント値をゼロにリセットし、レベル信号が低レベルに維持されているときに低レベル時間カウント値を加算し、高レベル時間カウント値をゼロにリセットするステップと、高レベル時間カウント値が第１周期の１／３時間長さ以上である場合、又は低レベル時間カウント値が第１周期の１／６時間長さ以上である場合、三相交流電源に欠相異常が発生したと判定するステップと、を含む。
【選択図】図４Ａ

【図1】

【図2】

【図3】

【図4A】

【図4B】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】