特許 7141804 リソース管理のための方法、装置、電子機器及び記憶媒体

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-09-14

(45)【発行日】2022-09-26

(54)【発明の名称】リソース管理のための方法、装置、電子機器及び記憶媒体

(51)【国際特許分類】

   G06F 9/50 20060101AFI20220915BHJP

   G06F 9/455 20060101ALI20220915BHJP

   G06F 13/10 20060101ALI20220915BHJP

【ＦＩ】

G06F9/50 120A

G06F9/455 150

G06F13/10 330C

【請求項の数】 15

【外国語出願】

(21)【出願番号】P 2020039504

(22)【出願日】2020-03-09

(65)【公開番号】P2021028820

(43)【公開日】2021-02-25

【審査請求日】2020-07-15

(31)【優先権主張番号】201910741694.7

(32)【優先日】2019-08-12

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】514322098

【氏名又は名称】ベイジン バイドゥ ネットコム サイエンス テクノロジー カンパニー リミテッド

【氏名又は名称原語表記】Ｂｅｉｊｉｎｇ Ｂａｉｄｕ Ｎｅｔｃｏｍ Ｓｃｉｅｎｃｅ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ．

【住所又は居所原語表記】２／Ｆ Ｂａｉｄｕ Ｃａｍｐｕｓ， Ｎｏ．１０， Ｓｈａｎｇｄｉ １０ｔｈ Ｓｔｒｅｅｔ， Ｈａｉｄｉａｎ Ｄｉｓｔｒｉｃｔ， Ｂｅｉｊｉｎｇ １０００８５， Ｃｈｉｎａ

(73)【特許権者】

【識別番号】521457387

【氏名又は名称】クンルンシン テクノロジー （ベイジン） カンパニー リミテッド

【氏名又は名称原語表記】Ｋｕｎｌｕｎｘｉｎ Ｔｅｃｈｎｏｌｏｇｙ （Ｂｅｉｊｉｎｇ） Ｃｏｍｐａｎｙ Ｌｉｍｉｔｅｄ

【住所又は居所原語表記】ＣＷ Ｓｅｃｔｉｏｎ， Ｆ／４， Ｂｕｉｌｄｉｎｇ １， Ｎｏ．１０， Ｓｈａｎｇｄｉ １０ｔｈ Ｓｔｒｅｅｔ， Ｈａｉｄｉａｎ Ｄｉｓｔｒｉｃｔ， １００１０１， Ｂｅｉｊｉｎｇ， Ｃｈｉｎａ

(74)【代理人】

【識別番号】110000729

【氏名又は名称】特許業務法人 ユニアス国際特許事務所

(72)【発明者】

【氏名】ロン、シアンルン

(72)【発明者】

【氏名】チャオ、チーピャオ

(72)【発明者】

【氏名】ハン、チンチェン

(72)【発明者】

【氏名】オウヤン、チエン

(72)【発明者】

【氏名】チー、ウェイ

(72)【発明者】

【氏名】ワン、ヨン

【審査官】坂庭 剛史

(56)【参考文献】

【文献】特開２０１３－０８４１２２（ＪＰ，Ａ）

【文献】国際公開第２０１８／１８０６１３（ＷＯ，Ａ１）

【文献】特表２０１４－５１５１４６（ＪＰ，Ａ）

【文献】特表２０１６－５４１０７２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｆ ９／５０

Ｇ０６Ｆ ９／４５５

Ｇ０６Ｆ １３／１０

(57)【特許請求の範囲】

【請求項1】

コンピュータにより実行されるリソース管理のための方法であって、計算装置と通信可能に結合されたシステムオンチップ（ＳｏＣ）において実行され、前記方法は、
それぞれが計算装置上で動作する仮想マシンに対応するサポートすべき複数の仮想機能を確定するステップと、
物理リソースセットを所定の割合で、前記仮想機能の数と同じである複数の物理リソースサブセットに区分けするステップと、
前記複数の物理リソースサブセットを前記複数の仮想機能にそれぞれ割り当てるステップと、を含み、
前記物理リソースセットを所定の割合で、前記仮想機能の数と同じである複数の物理リソースサブセットに区分けするステップは、
前記物理リソースが１つのマルチチャネルのダイレクトメモリアクセス（ＤＭＡ）ユニットによって提供されることに応答して、前記ＤＭＡの複数のアクセスチャネルを前記所定の割合で複数のチャネルグループに区分けすることを含み、
それぞれのチャネルグループは1つ又は複数のチャネルを含み、前記複数のチャネルグループは、前記複数の物理リソースサブセットにそれぞれ対応し、
前記複数の物理リソースサブセットを前記複数の仮想機能にそれぞれ割り当てるステップは、
前記複数のチャネルグループのそれぞれが前記ＤＭＡユニットにおけるアドレス範囲を確定することと、
前記複数のチャネルグループの対応するアドレス範囲を前記複数の仮想機能にそれぞれ割り当てることと、を含む、
リソース管理のための方法。

【請求項2】

前記物理リソースセットを複数の物理リソースサブセットに区分けするステップは、
前記物理リソースセットが複数の物理ユニットによって提供されることに応答して、前記複数の物理ユニットのセットを前記所定の割合で複数の物理ユニットサブセットに区分けすることを含み、
前記複数の物理ユニットサブセットは前記複数の物理リソースサブセットにそれぞれ対応する請求項１に記載の方法。

【請求項3】

前記複数の物理リソースサブセットを前記複数の仮想機能に割り当てるステップは、
前記複数の物理ユニットサブセットのそれぞれに対して、
前記物理ユニットサブセットを割り当てるべき仮想機能の識別子を確定することと、
前記識別子を前記物理ユニットサブセットの各物理ユニットに関連付けることと、を含む請求項２に記載の方法。

【請求項4】

前記複数の物理ユニットのそれぞれに対して、
前記物理ユニットに関連付けられた識別子により識別される仮想機能を確定するステップと、
前記物理ユニットを前記仮想機能へのサポートに用いるステップと、をさらに含む請求項３に記載の方法。

【請求項5】

前記複数の仮想機能のうちの仮想機能による前記ＤＭＡユニットへのアクセスリクエストに基づいて、前記仮想機能がアクセスすべき前記ＤＭＡユニット内のアドレスを確定することと、
前記アドレスが前記仮想機能に割り当てられたアドレス範囲内にあることに応答して、前記仮想機能による前記アドレスへのアクセスを許可することと、をさらに含む請求項１に記載の方法。

【請求項6】

前記複数の仮想機能に対応する複数の仮想マシンの物理リソース要求量、負荷レベル及びサービス品質レベルのうちの少なくとも１つに基づいて前記所定の割合を確定することをさらに含む請求項１に記載の方法。

【請求項7】

計算装置と通信可能に結合されたシステムオンチップ（ＳｏＣ）に設けられるリソース管理のための装置であって、
それぞれが計算装置上で動作する仮想マシンに対応するサポートすべき複数の仮想機能を確定するように構成される仮想機能確定モジュールと、
物理リソースセットを所定の割合で、前記仮想機能の数と同じである複数の物理リソースサブセットに区分けするように構成されるリソースセット区分けモジュールと、
前記複数の物理リソースサブセットを前記複数の仮想機能にそれぞれ割り当てるように構成されるリソースサブセット割り当てモジュールと、を備え、
前記リソースセット区分けモジュールは、
前記物理リソースが１つのマルチチャネルのダイレクトメモリアクセス（ＤＭＡ）ユニットによって提供されることに応じて、前記ＤＭＡの複数のアクセスチャネルを前記所定の割合で複数のチャネルグループに区分けするように構成される物理リソース区分けモジュールを含み、
それぞれのチャネルグループは1つ又は複数のチャネルを含み、前記複数のチャネルグループは、前記複数の物理リソースサブセットにそれぞれ対応し、
前記リソースサブセット割り当てモジュールは、
前記複数のチャネルグループのそれぞれが前記ＤＭＡユニットにおけるアドレス範囲を確定するように構成されるアドレス範囲確定モジュールと、
前記複数のチャネルグループの対応するアドレス範囲を前記複数の仮想機能にそれぞれ割り当てるように構成されるアドレス範囲割り当てモジュールと、を含む、リソース管理のための装置。

【請求項8】

前記物理ユニット区分けモジュールは、
前記物理リソースセットが複数の物理ユニットによって提供されることに応じて、前記複数の物理ユニットのセットを前記所定の割合で複数の物理ユニットサブセットに区分けするように構成され、
前記複数の物理ユニットサブセットは前記複数の物理リソースサブセットにそれぞれ対応する請求項７に記載の装置。

【請求項9】

前記複数の物理ユニットサブセットのそれぞれに対して、前記リソースサブセット割り当てモジュールは、
前記物理ユニットサブセットを割り当てるべき仮想機能の識別子を確定するように構成される識別子確定モジュールと、
前記識別子を前記物理ユニットサブセットの各物理ユニットに関連付けるように構成される関連付けモジュールと、を含む請求項８に記載の装置。

【請求項10】

前記複数の物理ユニットのそれぞれに対して、前記装置は、
前記物理ユニットに関連付けられた識別子により識別される仮想機能を確定するように構成される関連機能確定モジュールと、
前記物理ユニットを前記仮想機能へのサポートに用いるように構成される仮想機能サポートモジュールと、をさらに備える請求項９に記載の装置。

【請求項11】

前記複数の仮想機能のうちの仮想機能による前記ＤＭＡユニットへのアクセスリクエストに基づいて、前記仮想機能がアクセスすべき前記ＤＭＡユニット内のアドレスを確定するように構成されるアクセスアドレス確定モジュールと、
前記アドレスが前記仮想機能に割り当てられたアドレス範囲内にあることに応答して、前記仮想機能による前記アドレスへのアクセスを許可するように構成されるアクセス許可モジュールと、をさらに備える請求項７に記載の装置。

【請求項12】

前記複数の仮想機能に対応する複数の仮想マシンの物理リソース要求量、負荷レベル及びサービス品質レベルのうちの少なくとも１つに基づいて前記所定の割合を確定するように構成される所定割合確定モジュールをさらに備える請求項７に記載の装置。

【請求項13】

１つ又は複数のプロセッサと、
１つ又は複数のプログラムを格納するための記憶装置であって、前記１つ又は複数のプログラムが前記１つ又は複数のプロセッサによって実行されると、前記１つ又は複数のプロセッサに請求項１～６のいずれか１項に記載の方法を実現させる記憶装置と、
を備える電子機器。

【請求項14】

コンピュータプログラムが格納されるコンピュータ可読記憶媒体であって、
前記プログラムがプロセッサによって実行されると、請求項１～６のいずれか１項に記載の方法を実現する、コンピュータ可読記憶媒体。

【請求項15】

コンピュータプログラムであって、
前記コンピュータプログラムがプロセッサにより実行されると、請求項１～６のいずれか一項に記載の方法を実現させるコンピュータプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本開示の実施形態は、主にコンピュータ技術分野に属し、特に、リソース管理のための方法、装置、電子機器及びコンピュータ可読記憶媒体に関する。

【背景技術】

【0002】

クラウドコンピューティングの急速な発展に伴い、現代データセンターでは、常に仮想化技術によってサーバの物理リソース利用率を向上させることをしている。仮想マシンソフトウェアとハードウェアとの分離により、ソフトウェア管理、故障検出及びシステムメンテナンス等の操作をよりよく行うことができる。仮想化技術を用いることで、一台の物理サーバが複数台の仮想サーバを稼働することができ、それにより物理サーバの利用率が向上され、クラウドコンピューティングのデプロイコストが大幅に低減される。

【0003】

人工知能（ＡＩ）計算はクラウドコンピューティングに幅広く応用され、各種グラフィック処理ユニット（ＧＰＵ）又はＡＩアクセラレーションカードもそれに伴って大量にデプロイされる。シングルルート入出力（Ｉ／Ｏ）仮想化（ＳＲ－ＩＯＶ）技術により、これらのアクセラレーションカードは仮想化を迅速にサポートすることができる。しかしながら、高速カードにより仮想マシンをサポートする従来の技術案では、解決すべき課題が多く残っていた。

【発明の概要】

【発明が解決しようとする課題】

【0004】

本開示の実施形態は、リソース管理のための方法、装置、電子機器及びコンピュータ可読記憶媒体に関する。

【課題を解決するための手段】

【0005】

本開示の第１の態様において、リソース管理のための方法が提供される。該方法は、それぞれが計算装置上で動作する仮想マシンに対応するサポートすべき複数の仮想機能を確定するステップを含む。該方法は、物理リソースセットを所定の割合で、仮想機能の数と同じである複数の物理リソースサブセットに区分けするステップをさらに含む。該方法は、複数の物理リソースサブセットを複数の仮想機能にそれぞれ割り当てるステップ、をさらに含む。

【0006】

本開示の第２の態様において、リソース管理のための装置が提供される。該装置は、それぞれが計算装置上で動作する仮想マシンに対応するサポートすべき複数の仮想機能を確定するように構成される仮想機能確定モジュールを備える。該装置は、物理リソースセットを所定の割合で、仮想機能の数と同じである複数の物理リソースサブセットに区分けするように構成されるリソースセット区分けモジュールをさらに備える。該装置は、複数の物理リソースサブセットを複数の仮想機能にそれぞれ割り当てるように構成されるリソースサブセット割り当てモジュールをさらに備える。

【0007】

本開示の第３の態様において、電子機器が提供される。該電子機器は、１つ又は複数のプロセッサと、記憶装置とを備える。記憶装置は、１つ又は複数のプログラムを格納するために用いられる。１つ又は複数のプログラムが１つ又は複数のプロセッサによって実行されると、１つ又は複数のプロセッサに第１の態様に記載の方法を実現させる。

【0008】

本開示の第４の態様において、コンピュータプログラムが格納されるコンピュータ可読記憶媒体であって、該コンピュータプログラムがプロセッサによって実行されると、第１の態様に記載の方法を実現するコンピュータ可読記憶媒体が提供される。

【0009】

発明の概要に記載された内容は、本開示の実施形態のかなめ又は重要な特徴を限定することを意図するものではなく、本開示の範囲を限定するものでもない。本開示の他の特徴は、以下の説明を通して容易に理解されるであろう。

【図面の簡単な説明】

【0010】

本開示の実施形態の上記及び他の目的、特徴、及び利点は、図面を参照して以下の詳細な説明を読むことにより容易に理解されるであろう。図面において、本開示のいくつかの実施形態は、限定ではなく例として示されている。

【図1】本開示のいくつかの実施形態が実現可能な環境の一例を示す模式図である。

【図2】本開示の実施形態に係るリソースを管理するための方法を示す概略フローチャートである。

【図3】本開示の実施形態に係る物理リソースセットの区分け及び割り当ての例示的なプロセスを示す概略フローチャートである。

【図4】本開示の実施形態に係るアドレス範囲管理用のレジスタを示す概略ブロック図である。

【図5】本開示の実施形態に係るリソースを管理するための装置を示す概略ブロック図である。

【図6】本開示の実施形態を実施するために使用可能な装置を示す概略ブロック図である。

【0011】

全ての図において、同一又は類似の構成要素には、同一又は類似の符号を付している。

【発明を実施するための形態】

【0012】

以下、本開示の原理とその要旨を図面に示すいくつかの例示的な実施形態を参照して説明する。なお、これらの具体的な実施形態を説明するのは、当業者が本開示をよりよく理解して実現するためであり、いかなる方式で本開示の範囲を限定するものではない。

【0013】

上述したように、ＡＩ計算はクラウドコンピューティングに幅広く応用され、各種のＧＰＵ又はＡＩアクセラレーションカードもそれに伴って大量にデプロイされる。しかしながら、従来の解決手段は一般的に時分割多重化のポリシーを用いて物理リソースを仮想化する。例えば、計算リソースに対し、ＧＰＵ又はＡＩアクセラレーションカードは一般的にタイムスロットに基づくスケジューリングポリシーを採用して仮想マシンに計算リソースをスケジューリングする。通常、ある仮想マシンにスケジューリングされる各タイムスロットは、６ミリ秒に設定することができる。該仮想マシンにスケジューリングされたタイムスロットがなくなると、計算リソースの使用を次の仮想マシンに切り替える。各タイムスロット内において、現在動作している仮想マシンは全ての計算リソース（本明細書では単に計算力ともいう）を占有することができる。しかしながら、このような時分割のスケジューリングポリシーは大きなオーバーヘッドを有する。例えば、一般的なＧＰＵコンテキスト切り替えは数百マイクロ秒までの時間を必要とし、例えば０．２～０．５ミリ秒であり、これは６ミリ秒のタイムスロットに対して３．３３％～８．３３％のオーバーヘッドを意味する。

【0014】

また、従来の解決手段では、ＧＰＵとホストとのデータ交換は基本的にダイレクトメモリアクセス（ＤＭＡ）ユニットを介する必要がある。仮想化時には、ダイレクトメモリアクセスユニットも仮想マシン間で時分割多重化される。このため、ソフトウェアのオーバーヘッド及び複雑さが非常に大きくなる。まず、仮想マシン間で安全なアイソレーションを実現するために、ダイレクトメモリアクセスユニットの操作コマンドは仮想マシンマネージャ（ＶＭＭ）又はハイパーバイザ（Ｈｙｐｅｒｖｉｓｏｒ）を介して転送する必要があり、それによりシステム性能が低下する。仮想マシンへの入退出操作（ＶＭ＿Ｅｎｔｒｙ、ＶＭ＿Ｅｘｉｔ）を行うとき、大きなソフトウェアオーバーヘッドが発生するためである。次に、仮想マシンの入退出操作を低減するために、システム性能を確保するためにシステムソフトウェアは、例えば仮影技術（ｖｉｒｔｕａｌ－ｓｈａｄｏｗ）等、複雑な技術的手段を採用する必要がある。このように、生成されたマルチコマンドキュー及び複雑なコマンドリングもシステムソフトウェアの複雑さを増加させる。

【0015】

従来技術における上記の問題及び潜在的な他の問題に鑑みて、本開示の実施形態は、安全かつ空間分割多重化による物理リソースの仮想化を実現することを目的とする、リソース管理のための方法、装置、電子機器、及びコンピュータ可読記憶媒体を提出した。ここでいう空間分割ポリシーとは、物理リソース（例えば、計算リソース）を所定の割合で異なる仮想機能（又は対応する仮想マシン）に割り当て、それにより従来の時分割多重化ポリシーに存在する様々な問題を防止することを意味する。

【0016】

一方、本開示の実施形態において、仮想機能（又は対応する仮想マシン）の間にハードウェアアイソレーション機構を実施することにより、各仮想マシンの実行は他の仮想マシンの影響を受けず、それによりシステムをより安全で信頼可能にさせる。例えば、本開示の実施形態はマルチチャネルのダイレクトメモリアクセスユニットを採用することができ、チャネル間はハードウェアによって分離されてもよく、例えば仮想アクセス制御ユニットによってハードウェアのアイソレーションを実現する。このように、各仮想マシンのアクセスコマンドは、仮想マシンマネージャのインターセプト及び転送を必要とせずに、ダイレクトメモリアクセスユニットを直接操作することができ、それにより複雑なソフトウェアキューも必要とせず、システムのソフトウェアオーバーヘッドが大幅に減少される。また、本開示の実施形態において、仮想マシンマネージャ（又は管理プログラム）は簡単に実現することができる。システムは、初期化時に、仮想マシンの数とリソース割り当て状況に基づいて対応する制御ユニットを配置し、例えば、リソース割り当て情報を記録するレジスタを対応して設定すればよい。

【0017】

要するに、本開示の実施形態は、少ないハードウェアリソースを必要とするため、ハードウェアコストが低い。しかも、ソフトウェアのオーバーヘッドも小さく、時分割ポリシーにおける複雑なスケジューリング及びスケジューリングオーバーヘッドが防止されたので、実現しやすく、メンテナンス及びデプロイメントが簡単である。また、本開示の実施形態は、仮想機能の間にハードウェアのアイソレーションが実現され、それによりシステムの安全性及び信頼性が向上される。なお、本開示の実施形態における仮想マシンのドライバは、仮想化をサポートしない場合と同様でよく、変更を必要としない。これから分かるように、本開示の実施形態は、従来の物理リソース仮想化方法に存在する様々な問題を効果的に解決することができ、それにより物理リソース（例えば、ＡＩアクセラレーションカード）の仮想化をよりよく実現し、特にクラウドコンピューティングの技術シーンに適用する。以下、本開示の実施形態について図面を参照して説明する。

【0018】

図１は、本開示のいくつかの実施形態が実現可能な環境１００の一例の模式図を示している。図１に示すように、環境１００の一例としては、計算装置１０２及びシステムオンチップ（ＳｏＣ）１０４を含むことができる。計算装置１０２は、仮想マシンを動作させることが可能な様々な種類の計算装置であり得、例えば、パーソナルコンピュータ、サーバコンピュータ、携帯型又はノート型の装置、モバイルデバイス（例えば、携帯電話、パーソナルデジタルアシスタントＰＤＡ、メディアプレーヤ等）、マルチプロセッサシステム、消費電子製品、小型コンピュータ、大型コンピュータ、又はこれらのシステムもしくは装置のいずれかを含む分散計算環境などが挙げられるが、これらに限られない。いくつかの実施形態において、計算装置１０２は、ＰＣＩ Ｅｘｐｒｅｓｓ（ＰＣＩｅ）インターフェース機能をサポートしてシステムオンチップ１０４との通信及び相互接続を実現することができる。また、計算装置１０２はさらに、Ｉ／Ｏデバイスの利用率を向上するために、シングルルートＩ／Ｏ仮想化（ＳＲ－ＩＯＶ）機能によりＩ／Ｏデバイスをサポートすることができる。

【0019】

図に示すように、計算装置１０２上で複数の仮想マシン１０６－１，１０６－２，…，１０６－Ｎ（以下、仮想マシン１０６と総称することができる）を動作することができ、ここでＮは自然数を表し、すなわち計算装置１０２において任意の数の仮想マシン１０６を動作することができる。一般的に、仮想マシンは特定のアプリケーションプログラムによって物理マシンのハードウェアプラットフォームに作成されたアプリケーション実行環境を指し、ユーザは、物理マシンを利用すると同様に、該環境によってアプリケーションを実行し且つインタラクションを行うことができる。仮想マシン１０６を作成する際、計算装置１０２は、通常、マネージャを介して、その仮想マシン１０６を管理する計算装置１０２から、仮想マシン１０６の動作に使用するための物理リソースを所定量割り当てる必要がある。該物理リソースは、仮想マシン１０６を動作させるための任意の使用可能な物理リソースであってもよく、計算リソース（例えば、ＣＰＵ、ＧＰＵ、ＦＰＧＡ等）、記憶リソース（例えば、メモリ、記憶ディスク等）、ネットワークリソース（例えば、ネットワークカード等）等を含むが、それらに限定されない。

【0020】

例示的な環境１００では、システムオンチップ１０４は、計算装置１０２と通信可能に結合されている。一般に言えば、システムオンチップとは、完全なシステムを単一のチップに統合することを指し、具体的には、特定の機能を有する複数の集積回路を１枚のチップ上に組み合わせて形成されるシステム又は製品であり、その中には、完全なハードウェアシステムとそれに搭載される組み込みソフトウェアとが含まれる。例えば、ＡＩアクセラレーションカード又は様々なＧＰＵは、システムオンチップ１０４を介して実装できる。しかしながら、ＡＩアクセラレーションカード及びＧＰＵに加えて、システムオンチップ１０４は、必要に応じて任意の適切なシステム又は機能を実装できることを理解されたい。

【0021】

いくつかの実施形態において、システムオンチップ１０４はシングルルートＩ／Ｏ仮想化をサポートすることができ、それによりシステムオンチップ１０４は複数の独立した物理デバイスのように見える。換言すれば、システムオンチップ１０４は物理機能（ＰＦ）及び仮想機能（ＶＦ）をサポートすることができる。例えば、物理機能は、シングルルートＩ／Ｏ仮想化をサポートする全機能のＰＣＩｅ機能であってもよい。物理機能は、一般的なＰＣＩｅデバイスのように発見、管理、構成することができる。これに対して、仮想機能は、物理機能と関連付け可能である軽量なＰＣＩｅ機能である。例えば、各仮想機能は、物理機能から分離して仮想マシンに割り当てることができる。

【0022】

図１の例では、計算装置１０２上で動作するＮ個の仮想マシン１０６に対して、システムオンチップ１０４が仮想機能１０６－１，１０６－２，…，１０６－Ｎ（以下、仮想機能１１６と総称することができる）をサポートすることができ、そのうち仮想機能１１６における各仮想機能は仮想マシン１０６における一つの仮想マシンに対応することができる。なお、図１では、仮想機能１１６は、仮想マシン１０６と１対１対応するように描かれているが、仮想機能１１６と仮想マシン１０６との対応関係はこれに限定されるものではない。他の実施形態において、仮想マシン１０６と仮想機能１１６との間に任意の適切な対応関係を有することができる。

【0023】

システムオンチップ１０４はさらに、仮想機能１１６をサポートするための各種の物理ユニット（例えば、計算ユニット１０８－１，１０８－２，１０８－Ｍ（以下、計算ユニット１０８と総称することができ、ただし、Ｍは自然数）など）と、ダイレクトメモリアクセスユニット１１０とを備える。計算ユニット１０８は、計算リソース（又は計算力）を提供することができるので、仮想機能１１６に仮想計算力を提供することができる。ダイレクトメモリアクセスユニット１１０は、メモリへのアクセスチャネル資源を提供するためのものであり、それゆえに仮想機能１１６に対してメモリへの仮想アクセス能力を提供することができる。

【0024】

システムオンチップ１０４は、その各種動作や各種機能を制御するための制御ユニット１１２をさらに備える。制御ユニット１１２は、制御機能を実現するあらゆる装置であってもよく、専用コンピュータ、汎用コンピュータ、汎用プロセッサ、マイクロプロセッサ、マイクロコントローラ、又はステートマシンを含むが、これらに限定されない。また、制御ユニット１１２はさらに、例えば、ＤＳＰとマイクロプロセッサとの組み合わせ、複数のマイクロプロセッサ、１つ又は複数のマイクロプロセッサとＤＳＰのコアとの組み合わせ、その他のこのような構成など、個別の計算装置又は計算装置の組み合わせとして実現されてもよい。

【0025】

システムオンチップ１０４は、計算ユニット１０８と、ダイレクトメモリアクセスユニット１１０と、制御ユニット１１２とを通信可能に結合する通信リンク１１４をさらに備える。通信リンク１１４は、システムオンチップ１０４の構成要素間の通信や相互接続を実現することができるあらゆる形式の接続や結合であってもよく、各種バスを含むが、これらに限定されない。いくつかの実施形態において、通信リンク１１４はネットワークオンチップ（ＮｏＣ）を含むことができる。

【0026】

なお、図１では、例示的な環境１００のうち、本開示の実施形態に関連するユニット、モジュール又は構成要素のみを模式的に示している。具体的な実現において、例示的な環境１００はさらに他の機能に用いられる他のユニット、モジュール又は構成要素を含むことができる。また、図１には、様々なユニット、モジュール又は構成要素が特定の数だけ描かれているが、これらの特定の数はあくまでも一例に過ぎず、本開示の範囲を限定することを意図するものではない。他の実施形態において、例示的な環境１００は任意の適切な数の様々なユニット、モジュール又は構成要素を含むことができる。したがって、本開示の実施形態は図１に示された具体的な装置、チップ、ユニット、モジュール又は構成要素に限定されるものではなく、仮想マシン及び仮想機能を実現するあらゆる計算システム環境に一般的に適用する。次に、図２を参照しながら、本開示の一実施形態に係るリソース管理のための例示的な方法について説明する。

【0027】

図２は、本開示の実施形態に係るリソースを管理するための方法２００の概略フローチャートを示している。いくつかの実施形態において、方法２００は、計算装置１０２と通信可能に結合されたシステムオンチップ１０４において実行することができる。例えば、方法２００は、システムオンチップ１０４の制御ユニット１１２により実現することができる。この場合、方法２００は、制御ユニット１１２のプロセッサ又は処理ユニットにより実現することができる。他の実施形態において、方法２００の全部又は一部は、例示的な環境１００と独立した計算装置で実現されてもよく、又は例示的な環境１００における他のユニットで実現されてもよい。説明の便宜上、図１を参照して方法２００について説明する。

【0028】

このように、システムオンチップ１０４は、物理機能を仮想化することで、計算装置１０２上で動作する複数の仮想マシン１０６に仮想機能１１６を提供することができる。通常、計算装置１０２上で動作する１つの仮想マシン（例えば、仮想マシン１０６－１）はシステムオンチップ１０４の１つの仮想機能（例えば、仮想機能１１６－１）に対応することができる。しかしながら、他の実施形態において、計算装置１０２上で動作する１つの仮想マシンはシステムオンチップ１０４の複数の仮想機能に対応してもよく、又は計算装置１０２上で動作する複数の仮想マシンはシステムオンチップ１０４の１つの仮想機能に対応してもよい。言い換えると、本開示の実施形態において、計算装置１０２上で動作する仮想マシン１０６とシステムオンチップ１０４がサポートする仮想機能とは、任意の合理的な対応関係を有することができる。

【0029】

そこで、２１０では、計算装置１０２上で動作する仮想マシン１０６に仮想機能をより一層よく提供するために、システムオンチップ１０４の制御ユニット１１２は、まず、システムオンチップ１０４がサポートする複数の仮想機能１１６を確定する。複数の仮想機能１１６の各々は、計算装置１０２上で動作する仮想マシン１０６に対応しているので、制御ユニット１１２は、仮想マシン１０６と仮想機能１１６との対応関係に基づいて、複数の仮想機能１１６を確定することができる。例えば、図１の例において、１つの仮想マシン１０６が１つの仮想機能に対応する場合、制御ユニット１１２は、システムオンチップ１０４がＮ個の仮想マシン１０６のそれぞれに対応するＮ個の仮想ユニット１１６をサポートすべきと判定することができる。同様に、制御ユニット１１２は、仮想マシン１０６と仮想機能１１６との対応関係に関わらず、システムオンチップ１０４がサポートすべき複数の仮想機能１１６を確定することができる。

【0030】

しかしながら、制御ユニット１１２は、上述したように複数の仮想機能１１６を確定することに限定されるものではない。他の実施形態において、制御ユニット１１２はシステムオンチップ１０４の物理リソースの総量に基づいて合理的な数の仮想機能１１６を確定し、続いてこれらの仮想機能１１６を計算装置１０２で動作する仮想マシン１０６に対応する。あるいは、制御ユニット１１２は、システムオンチップ１０４のユーザや管理者からの命令を受け付け、その命令に基づいて、複数の仮想機能１１６を確定してもよい。すなわち、システムオンチップ１０４がサポートすべき複数の仮想機能１１６は、システムオンチップ１０４のユーザや管理者によって構成されてもよい。より具体的には、制御ユニット１１２は、システムオンチップ１０４がサポートすべき複数の仮想機能１１６を任意の適切な方式で確定することができる。

【0031】

２２０では、制御ユニット１１２は、システムオンチップ１０４の物理リソースセットを所定の割合で、仮想機能１１６の数と同じである複数の物理リソースサブセットに区分けする。すなわち、システムオンチップ１０４がＮ個の仮想機能１１６をサポートしている場合、制御ユニット１１２は、システムオンチップ１０４の物理リソースセットを、所定の割合でＮ個の物理リソースサブセットに区分けする。

【0032】

具体的には、制御ユニット１１２は物理リソースセットを提供する物理ユニットの特徴に応じて物理リソースセットをＮ個の物理リソースサブセットに区分けすることができる。例えば、いくつかの場合では、システムオンチップ１０４の物理リソースセットが複数の物理ユニットによって提供される。例えば、図１の例では、システムオンチップ１０４の計算リソースセットは、Ｍ個の計算ユニット１０８により提供される。この場合、制御ユニット１１２は、Ｍ個の計算ユニットをＮ個の物理リソースサブセットに区画することができる。

【0033】

一方、システムオンチップ１０４の物理リソースセットは、１つの物理ユニットによって提供される場合もある。例えば、図１の例では、システムオンチップ１０４のダイレクトメモリアクセスリソースセットは、１つのダイレクトメモリアクセスユニット１１０によって提供される。この場合、制御ユニット１１２は、ダイレクトメモリアクセスユニット１１０の内部リソースをＮ個の物理リソースサブセットに区画することができる。次に、図３を参照して、異なる状況で物理リソースセットを区分けする例を説明する。

【0034】

図３は、本開示の実施形態に係る物理リソースセットの区分け及び割り当ての例示的なプロセス３００の概略フローチャートを示している。プロセス３００は、方法２００の一実施形態と考えることができる。従って、いくつかの実施形態では、プロセス３００は、計算装置１０２と通信可能に結合されたシステムオンチップ１０４において実行されることができる。例えば、プロセス３００は、システムオンチップ１０４の制御ユニット１１２により実現されてもよい。この場合、プロセス３００は、制御ユニット１１２のプロセッサ又は処理ユニットにより実現され得る。他の実施形態において、プロセス３００の全部又は一部は、例示的な環境１００と独立した計算装置で実現されてもよく、又は例示的な環境１００における他のユニットで実現されてもよい。

【0035】

図３に示すように、３１０において、制御ユニット１１２は、システムオンチップ１０４の物理リソースセットが１つの物理ユニットにより提供されるか、又は複数の物理ユニットにより提供されるかを判定することができる。物理リソースセットが複数の物理ユニットにより提供される場合、３２０において、制御ユニット１１２は、複数の物理ユニットのセットを所定の割合で複数の物理ユニットサブセットに区分けし、区分けされた複数の物理ユニットサブセットは、複数の物理リソースサブセットにそれぞれ対応することができる。

【0036】

例えば、図１に示す例では、Ｎの値が３、すなわち、計算装置１０２上で３つの仮想マシン１０６－１、１０６－２及び１０６－３が動作しており、システムオンチップ１０４が３つの仮想機能１１６－１、１１６－２及び１１６－３をサポートしているとする。同時にＭの値を８とすると、すなわちシステムオンチップ１０４は８個の計算ユニット１０８－１～１０８－８を有する。また、物理リソースセットを区分けするための所定の割合が１：２：１であると仮定し、すなわち物理リソースセットは１：２：１の割合で３つの仮想機能１１６－１、１１６－２及び１１６－３、並びに対応する３つの仮想マシン１０６－１、１０６－２及び１０６－３に割り当てられる。

【0037】

この場合、制御ユニット１１２は、８個の計算ユニット１０８－１～１０８－８を３つの物理リソースサブセットに区分けすることができる。これら３つの物理リソースサブセットそれぞれは、３つの仮想機能１１６－１、１１６－２、１１６－３に対応する。一例として、第１の物理リソースサブセットは、２つの計算ユニット（例えば、計算ユニット１０８－１及び１０８－２）を含むことができる。第２の物理リソースサブセットは、４つの計算ユニット（例えば、計算ユニット１０８－３、１０８－４、１０８－５及び１０８－６）を含むことができる。第３の物理リソースサブセットは、２つの計算ユニット（例えば、計算ユニット１０８－７及び１０８－８）を含むことができる。このように区画することにより、ある仮想機能に対して個々の物理ユニットが全体として使用されることを確保することができ、仮想機能間のアイソレーションを向上させることができる。

【0038】

なお、ここで説明した具体的な数の計算ユニット、具体的な数の仮想機能、各物理リソースサブセットに含まれる計算ユニットの数及び具体的な計算ユニット、並びに具体的な所定の割合は、説明及び解釈の目的に用いるものであり、決して本開示の範囲を限定するものではない。他の実施形態において、システムオンチップ１０４は、任意の数の計算ユニット、任意の数の仮想機能、各物理リソースサブセットに含まれ得る任意の数の計算ユニット及び任意の具体的な計算ユニットを含むことができ、物理リソースセットの区分けは任意の所定の割合を用いることができる。

【0039】

一方、制御ユニット１１２は、３１０において、システムオンチップ１０４の物理リソースセットが１つの物理ユニットによって提供されると判定した場合、３５０において、物理ユニットの物理リソースを、複数の物理リソースサブセットにそれぞれ対応可能な複数のリソース部分に所定の割合で区分けしてもよい。例えば、システムオンチップ１０４のダイレクトメモリアクセスリソースは、１つのダイレクトメモリアクセスユニット１１０で提供され、全ての仮想機能１１６で利用することができる。この場合、制御ユニット１１２は、ダイレクトメモリアクセスユニット１１０内のダイレクトメモリアクセスリソースを所定の割合で複数のリソース部分に区分けしてもよい。

【0040】

具体的には、ダイレクトメモリアクセスユニット１１０の内部に８つのアクセスチャネル（以下ＣＨ１～ＣＨ８と呼ばれ得る）があると仮定し、８つの並列に実行されるダイレクトメモリアクセスをサポートすることができるが、これら８つのチャネルは１つのコンフィグレーションインターフェース（例えば、アドバンストペリフェラルバスＡＰＢインターフェース）を共有することができる。また、依然として物理リソースセットを区分けする所定の割合が１：２：１であると仮定し、制御ユニット１１２は、ダイレクトメモリアクセスユニット１１０内の８つのチャネルを３つのリソース部分に区分けしてもよい。これら３つのリソース部分それぞれは、３つの仮想機能１１６－１、１１６－２、１１６－３に対応する。一例として、第１のリソース部分は２つのチャネル（例えばＣＨ１及びＣＨ２）を含むことができる。第２のリソース部分は、４つのチャネル（例えば、ＣＨ３、ＣＨ４、ＣＨ５及びＣＨ６）を含むことができる。第３のリソース部分は、２つのチャネル（例えば、ＣＨ７及びＣＨ８）を含むことができる。このような区分け方式によれば、物理リソースを提供する物理ユニットの数が分けられない場合にも、依然として物理リソースの異なる仮想機能間での区分けを実現することができる。

【0041】

以上、制御ユニット１１２が、１つ又は複数の物理ユニットに応じて物理リソースサブセットを区分けする例について説明した。しかしながら、本開示の実施形態はこれに限定されるものではなく、他の実施形態において、制御ユニット１１２は他の方式を採用して物理リソースサブセットを区分けしてもよい。例えば、制御ユニット１１２は、物理ユニットが複数存在する場合、各物理ユニットを所定の割合で複数のリソース部分に区分けしてもよい。また、例えば、制御ユニット１１２は、物理ユニットが複数存在する場合、一部の物理ユニットを単一の物理ユニットで物理ユニットサブセットに区分けし、他部の物理ユニットそれぞれを複数のリソース部分に区分けしてもよい。より一般的に、制御ユニット１１２は任意の適切な方式を採用し、物理リソースセットを所定の割合で物理リソースサブセットに区分けすることができる。

【0042】

また、物理リソースセットを区分けするための所定の割合は、制御ユニット１１２が様々な相関要因に基づいて適宜確定することができる。例えば、制御ユニット１１２は、複数の仮想機能１１６に対応する複数の仮想マシン１０６の物理リソース要求量に基づいて、所定の割合を確定してもよい。このように、制御ユニット１１２は仮想マシン１０６の実際の要求に応じてシステムオンチップ１０４の物理リソースセットを合理的に区分けすることができる。追加又は代替として、制御ユニット１１２は、仮想マシン１０６の負荷レベルに基づいて所定の割合を確定してもよい。そのため、システムオンチップ１０４の物理リソースセットは現在の負荷がより大きい仮想マシン１０６により多く割り当てることができる。追加又は代替として、制御ユニット１１２は、仮想マシン１０６のサービス品質レベルに基づいて所定の割合を確定してもよい。例えば、制御ユニット１１２はサービス品質レベルがより高い仮想マシン１０６により大きい割合の物理リソースを区分けすることができる。

【0043】

より具体的には、制御ユニット１１２は、システムオンチップ１０４の物理リソースセットをＮ個の物理リソースサブセットに合理的に区分けするために、他のリソース割り当てに影響を与える可能な関連要素に基づいて所定の割合を確定してもよい。また、該所定の割合を設定して調整することにより、システムオンチップ１０４は異なる物理リソース割り当て比率をサポートすることができ、すなわち、複数のパターンであり、例えばパターン１では１／４、１／４及び１／２の比率で物理リソースを区分けすることができ、パターン２では１／２、１／２の比率で物理リソースを区分けすることができ、パターン３では１／１の比率で物理リソースを区分けすることができ、すなわち物理リソースセットを区分けしない。このように、システムオンチップ１０４は仮想機能１１６の間で柔軟な物理リソース割り当てを実現することができる。

【0044】

図２に戻り、２３０において、制御ユニット１１２は、区分けされた複数の物理リソースサブセットを複数の仮想機能にそれぞれ割り当てる。例えば、図１に示す例では、制御ユニット１１２は、区分けされたＮ個の物理リソースサブセットをＮ個の仮想機能１１６－１～１１６－Ｎにそれぞれ割り当てることで、仮想機能に物理リソースを割り当てながら、異なる仮想機能間で物理リソースのアイソレーションを実現している。次に、図３を参照して、異なる状況で物理リソースサブセットの割り当ての一例について説明する。

【0045】

図３に示すように、物理リソースセットが複数の物理ユニットによって提供される場合、制御ユニット１１２は、３３０において、複数の物理ユニットサブセットの各々について、物理ユニットサブセットが割り当てるべき仮想機能の識別子を確定することができる。例えば、上記の仮定された８つの計算ユニットの具体例を用い、制御ユニット１１２は、第１の物理リソースサブセットである計算ユニット１０８－１及び計算ユニット１０８－２について、割り当てるべき仮想機能１１６－１の識別子が１１６－１であると判定することができる。同様に、制御ユニット１１２は、第２の物理リソースサブセットである計算ユニット１０８－３～１０８－６について、割り当てるべき仮想機能１１６－２の識別子が１１６－２であると判定することができる。同様に、制御ユニット１１２は、第３の物理リソースサブセットである計算ユニット１０８－７及び１０８－８について、割り当てるべき仮想機能１１６－３の識別子が１１６－３であると判定することができる。

【0046】

３４０では、制御ユニット１１２は、物理ユニットサブセットの各物理ユニットに、仮想機能の識別子を関連付けることができる。例えば、制御ユニット１１２は、計算ユニット１０８－１及び１０８－２と仮想機能１１６－１の識別子１１６－１とを関連付け、計算ユニット１０８－３～１０８－６と仮想機能１１６－２の識別子１１６－２とを関連付け、計算ユニット１０８－７及び１０８－８と仮想機能１１６－３の識別子１１６－３とを関連付けることができる。このようにすると、制御ユニット１１２は、特定の計算ユニットがどの仮想機能に割り当てられているかを直接かつ明確に標識することができる。

【0047】

いくつかの実施形態において、各物理ユニットに関連付けられた仮想機能識別子は、物理ユニットの内部に格納されていてもよく、例えば、物理ユニットの内部のレジスタに格納されていてもよい。一例として、計算ユニット１０８－１に対応する仮想機能１１６－１の識別子１１６－１は、計算ユニット１０８－１の内部レジスタに格納されてもよい。以上の具体例における計算ユニット１０８、仮想機能１１６及び仮想マシン１０６の対応関係を以下の表１に示す。

【表1】

【0048】

制御ユニット１１２は、上記表１に示した関連関係に基づいて、各計算ユニットを対応する仮想機能のサポートに利用することができる。一例として、制御ユニット１１２は、複数の計算ユニット１０８それぞれについて、例えば、計算ユニット１０８－１について、計算ユニット１０８－１に関連付けられた識別子が１１６－１であると判定することができる。この識別子で識別される仮想機能は、仮想機能１１６－１である。そして、制御ユニット１１２は、計算ユニット１０８－１を仮想機能１１６－１のサポートに利用することができる。

【0049】

同様に、制御ユニット１１２は、計算ユニット１０８－２を仮想機能１１６－１のサポートに、計算ユニット１０８－３～計算ユニット１０８－６を仮想機能１１６－２のサポートに、計算ユニット１０８－７及び計算ユニット１０８－８を仮想機能１１６－３のサポートに利用することができる。このように、制御ユニット１１２は、特定の計算ユニットがどの仮想機能に割り当てられているかを簡単かつ明確に判定し、その計算ユニットをその仮想機能のサポートに利用することができる。

【0050】

次に、図３に戻り、物理リソースセットが１つの物理ユニットにより提供された場合、３６０において、制御ユニット１１２は、該物理ユニット内の複数のリソース部分の、物理ユニット内における複数のアドレス範囲を確定することができる。例えば、上記のダイレクトメモリアクセスユニット１１０に８つのアクセスチャネルが含まれると仮定した例を使用し、制御ユニット１１２は、ダイレクトメモリアクセスユニット１１０の第１のリソース部分（すなわち、チャネルＣＨ１及びＣＨ２）の第１のアドレス範囲、ダイレクトメモリアクセスユニット１１０の第２のリソース部分（すなわち、チャネルＣＨ３～ＣＨ６）の第２のアドレス範囲、ダイレクトメモリアクセスユニット１１０の第３のリソース部分（すなわち、チャネルＣＨ７及びＣＨ８）の第３のアドレス範囲を確定することができる。

【0051】

３７０では、制御ユニット１１２は、確定された複数のアドレス範囲を複数の仮想機能にそれぞれ割り当てることができる。例えば、制御ユニット１１２は、第１のアドレス範囲を仮想機能１１６－１に割り当て、第２のアドレス範囲を仮想機能１１６－２に割り当て、第３のアドレス範囲を仮想機能１１６－３に割り当てることができる。このように、制御ユニット１１２は、異なるアドレス範囲が示す異なるリソース部分を複数の仮想機能にそれぞれ割り当てることができ、それにより単一の物理ユニット内のアクセス可能な異なるリソース部分の形態で、異なる仮想機能の間でハードウェアアイソレーションを実現する。次に、図４を参照して、アドレス範囲によって単一の物理ユニット内の異なるリソース部分にアクセスする例について説明する。

【0052】

図４は、本開示の実施形態に係るアドレス範囲管理用のレジスタ４００の概略ブロック図を示している。図４に示すように、システムオンチップ１０４は、仮想機能１１６の各仮想機能に対して対応するレジスタ４００を設けることができる。レジスタ４００は、一部のアクセス可能なアドレス範囲を対象にしてもよく、有効ビット４１０、開始アドレス（ｂａｓｅ）フィールド４２０及びアドレス空間サイズ（ｓｉｚｅ）フィールド４３０を含むことができる。

【0053】

有効ビット４１０は、該アドレスが検査を必要とするか否か、すなわちレジスタ４００が対象とするアドレス範囲が該仮想機能にアクセスされるか否かを示すことができる。例えば、レジスタ４００に記録されているアドレス範囲の仮想機能１１６－１に対する有効ビット４１０が０に設定されている場合、仮想機能１１６－１がそのアドレス範囲にアクセス可能であることを示す。逆に、レジスタ４００に記録されているアドレス範囲の仮想機能１１６－１に対する有効ビット４１０が１に設定されている場合には、仮想機能１１６－１がそのアドレス範囲にアクセスできないことを示す。なお、ここでの有効ビット４１０の具体的な取り得る値は一例に過ぎず、本開示の範囲を限定することを意図するものではない。他の実施形態において、有効ビット４１０は異なる具体的な取り得る値を採用して特定の意味を代表することができ、さらに複数のビットを採用して表示することができる。

【0054】

開始アドレスフィールド４２０は、レジスタ４００が対象とするアドレス範囲の開始アドレスを示し、アドレス空間サイズフィールド４３０は、レジスタ４００が対象とするアドレス範囲のアドレス空間サイズを示す。したがって、いくつかの実施形態において、特定の仮想機能の正当なアクセスのアドレス範囲（有効ビット幅を２６ビットと仮定する）は、｛ｂａｓｅ，８ビット０｝＜＝アドレス［２５：０］＜｛ｂａｓｅ，８ビット０｝＋ｓｉｚｅというように表すことができる。また、いくつかの実施形態において、レジスタ４００は、３２ビットのビット長（例えば、０～３２ビットで表される）を有するように設定されてもよい。この場合、アドレス空間サイズフィールド４３０は、ビット０～１２を含み、開始アドレスフィールド４２０は、ビット１３～３０を含み、有効ビット４１０は、ビット３１を含むことができる。しかし、他の実施形態において、レジスタ４００は任意のビット数を有してもよく、そのうちの各フィールドは任意の適切なビット数を有してもよい。また、いくつかの実施形態において、ダイレクトメモリアクセスユニット１１０におけるアドレス範囲の最小割付粒度を２５６バイトに設定してもよい。しかしながら、本開示の実施形態において、他の粒度も可能であることが理解される。

【0055】

いくつかの実施形態において、レジスタ４００は仮想アクセス制御ユニット（ＶＡＣ）に設けられることができる。該仮想アクセス制御ユニットは、例えば、システムオンチップ１０４に設けられたアクセス制御モジュールであり、その主な機能は物理機能及び仮想機能へのアクセス制御を含むことができる。システムセキュリティのために、仮想化プロセス中に異なる仮想マシンに対してハードウェアアイソレーションを行う必要がある。こうすると、物理機能と仮想機能とがアクセス可能なチャネルは、異なるものであってもよい。一般的に、物理機能はシステムオンチップ１０４上の全てのチャネルにアクセスすることができ、仮想機能はその一部のチャネルにしかアクセスできない。例えば、物理機能は、図４に示されたレジスタ４００にアクセスすることができ、仮想機能は、レジスタ４００にアクセスすることができない。

【0056】

これにより、制御ユニット１１２は、物理リソースセットを提供する単一の物理ユニットにアクセスする際に、複数の仮想機能のうちの仮想機能の物理ユニットへのアクセスリクエストに基づいて、仮想機能のアクセスすべき物理ユニット内のアドレスを確定することができる。制御ユニット１１２は、確定されたアドレスが仮想機能に割り当てられたアドレスの範囲内である場合には、仮想機能がそのアドレスにアクセスすることを許可し、そうでない場合には、仮想機能がそのアドレスにアクセスすることを許可しないようにしてもよい。このように、制御ユニット１１２は、仮想機能が割り当てられていないリソース部分にアクセスすることを防止し、それにより異なる仮想機能が単一の物理ユニット内においてアクセス可能な異なるリソース部分間でのハードウェアアイソレーションを確保することができる。

【0057】

一例として、図１のダイレクトメモリアクセスユニット１１０の内部リソースの開始アドレスを０ｘＤＡＤＡ＿００００とし、各チャネルが０ｘ２００のレジスタ空間を必要とし、依然として３つの仮想機能１１６－１、１１６－２及び１１６－３（及び対応する仮想マシン１０６－１、１０６－２及び１０６－３）に１：２：１で区分けして使用すると仮定すると、レジスタ４００の対応する構成は、次の表２のように表すことができる。ここで、符号「０ｘ」はその後の数字が１６進数であることを表す。

【表2】

【0058】

この場合、仮想機能１１６－１（仮想マシン１０６－１に対応）がアドレス０ｘＤＡＤＡ＿０２００へのアクセスを要求したとする。このアドレスは、０ｘＤＢ４０＿０４００で定義されるアドレス範囲（０ｘＤＡＤＡ＿００００～０ｘＤＡＤＡ＿０３ＦＦ）内であるため、このアクセスは正当である。この場合、制御ユニット１１２は、仮想機能１１６－１が該アドレスに正常にアクセスできるように許可することができる。また、例えば、仮想機能１１６－１が、アドレス０ｘＤＡＤＡ＿０５００へのアクセスを要求したとする。このアドレスが０ｘＤＢ４０＿０４００で定義されたアドレス範囲（０ｘＤＡＤＡ＿００００～０ｘＤＡＤＡ＿０３ＦＦ）内にないため、このアクセスは不正である。この場合、制御ユニット１１２は、（例えば、仮想アクセス制御ユニットを介して）アクセスエラー情報を返信することで、仮想機能１１６－１による該アドレスへのアクセスを禁止するようにすることができる。

【0059】

このように、制御ユニット１１２は仮想機能（又は仮想マシン）が他の仮想機能（仮想マシン）に割り当てられたリソースにアクセスすることを効果的に防止することができ、それにより仮想マシン間のハードウェアアイソレーションが実現された。いくつかの実施形態において、システムオンチップ１０４はさらに、仮想機能１１６－１～１１６－Ｎによるダイレクトメモリアクセスユニット１１０へのアクセスを制御するための別体のレジスタ構成チャネルを設けてもよい。

【0060】

図５は、本開示の実施形態に係るリソースを管理するための装置５００の概略ブロック図を示している。いくつかの実施形態において、装置５００は、図１の計算装置１０２内に含まれるか、又は計算装置１０２として実現されてもよい。

【0061】

図５に示すように、装置５００は、仮想機能確定モジュール５１０、リソースセット区分けモジュール５２０及びリソースサブセット割り当てモジュール５３０を備える。仮想機能確定モジュール５１０は、サポートすべき複数の仮想機能を確定するように構成され、複数の仮想機能それぞれが計算装置上で動作する仮想マシンに対応する。リソースセット区分けモジュール５２０は、物理リソースセットを所定の割合で、仮想機能の数と同じである複数の物理リソースサブセットに区分けするように構成される。リソースサブセット割り当てモジュール５３０は、複数の物理リソースサブセットを複数の仮想機能にそれぞれ割り当てるように構成されている。

【0062】

いくつかの実施形態において、リソースセット区分けモジュール５２０は、物理リソースセットが複数の物理ユニットによって提供されることに応じて、複数の物理ユニットのセットを所定の割合で複数の物理ユニットサブセットに区分けするように構成される物理ユニット区分けモジュールを含み得、複数の物理ユニットサブセットは複数の物理リソースサブセットにそれぞれ対応する。

【0063】

いくつかの実施形態において、複数の物理ユニットサブセットそれぞれについて、リソースサブセット割り当てモジュール５３０は、物理ユニットサブセットの割り当てるべき仮想機能の識別子を確定するように構成される識別子確定モジュールと、識別子を物理ユニットサブセットの各物理ユニットに関連付けるように構成される関連付けモジュールとを含み得る。

【0064】

いくつかの実施形態において、複数の物理ユニットそれぞれについて、装置５００はさらに、物理ユニットに関連付けられた識別子により識別される仮想機能を確定するように構成される関連機能確定モジュールと、物理ユニットを仮想機能へのサポートに用いるように構成される仮想機能サポートモジュールとを含み得る。

【0065】

いくつかの実施形態において、リソースセット区分けモジュール５２０は、物理リソースが１つの物理ユニットによって提供されることに応じて、物理ユニットの物理リソースを所定の割合で複数のリソース部分に区分けするように構成される物理リソース区分けモジュールを含み得、複数のリソース部分は、複数の物理リソースサブセットにそれぞれ対応する。

【0066】

いくつかの実施形態において、リソースサブセット割り当てモジュール５３０は、複数のリソース部分の物理ユニット内における複数のアドレス範囲を確定するように構成されるアドレス範囲確定モジュールと、複数のアドレス範囲を複数の仮想機能にそれぞれ割り当てるように構成されるアドレス範囲割り当てモジュールとを含み得る。

【0067】

いくつかの実施形態において、装置５００は、複数の仮想機能における仮想機能による物理ユニットへのアクセスリクエストに基づいて、仮想機能がアクセスすべき物理ユニット内のアドレスを確定するように構成されるアクセスアドレス確定モジュールと、アドレスが仮想機能に割り当てられたアドレス範囲内であることに応じて、仮想機能によるアドレスへのアクセスを許可するように構成されるアクセス許可モジュールと、を含み得る。

【0068】

いくつかの実施形態において、装置５００はさらに、複数の仮想機能に対応する複数の仮想マシンの物理リソース要求量、負荷レベル及びサービス品質レベルのうちの少なくとも１つに基づいて所定の割合を確定するように構成される所定割合確定モジュールを含み得る。

【0069】

いくつかの実施形態において、装置５００は、計算装置と通信可能に結合されたシステムオンチップ上に設けられてもよい。

【0070】

図６は、本開示の実施形態を実施するために使用可能な装置６００の概略ブロック図を示している。図６に示すように、装置６００は、読み出し専用メモリ（ＲＯＭ）６０２に格納されているコンピュータプログラム命令又は記憶ユニット６０８からランダムアクセスメモリ（ＲＡＭ）６０３にロードされたコンピュータプログラム命令によって様々な適当な動作及び処理を実行することができる中央処理装置（ＣＰＵ）６０１を備える。ＲＡＭ６０３には、装置６００の動作に必要な様々なプログラム及びデータが更に格納されることが可能である。ＣＰＵ６０１、ＲＯＭ６０２及びＲＡＭ６０３は、バス６０４を介して互いに接続されている。入力／出力（Ｉ／Ｏ）インターフェース６０５もバス６０４に接続されている。

【0071】

装置６００において、キーボード、マウスなどの入力ユニット６０６と、様々なタイプのディスプレイ、スピーカなどの出力ユニット６０７と、磁気ディスク、光ディスクなどの記憶ユニット６０８と、ネットワークカード、モデム、無線通信送受信機などの通信ユニット６０９とを含む複数のコンポーネントは、Ｉ／Ｏインターフェース６０５に接続されている。通信ユニット６０９は、装置６００がインターネットなどのコンピュータネットワーク及び／又は様々な電気通信ネットワークを介して他の装置と情報又はデータの交換を可能にする。

【0072】

上述した様々なプロセス及び処理（例えば、例示的な方法２００及び３００）は、処理ユニット６０１によって実行可能である。例えば、いくつかの実施形態では、例示的な方法２００及び３００は、記憶ユニット６０８などのような機械可読媒体に有形に含まれるコンピュータソフトウェアプログラムとして実現されてもよい。いくつかの実施形態では、コンピュータプログラムの一部又は全部は、ＲＯＭ６０２及び／又は通信ユニット６０９を介して装置６００にロード及び／又はインストールされてもよい。コンピュータプログラムがＲＡＭ６０３にロードされ、ＣＰＵ６０１によって実行されると、上述した例示的な方法２００及び３００のうちの１つ又は複数のステップを実行可能である。

【0073】

本明細書で説明したように、「…を含む」という用語及びそれに類似する用語は、「…を含むがそれらに限定されない」という非限定の表現として理解されるべきである。「…に基づいて」という用語は、「…に少なくとも部分的に基づいて」と理解されるべきである。「１つの実施形態」又は「該実施形態」という用語は、「少なくとも１つの実施形態」と理解されるべきである。なお、「第１」、「第２」等の用語は、異なるオブジェクト又は同一のオブジェクトを意味することができる。本明細書では、他の明確か暗黙的な定義がさらに含まれ得る。

【0074】

本明細書で説明したように、「確定」という用語は、様々な動作をカバーしている。例えば、「確定」は、演算、計算、処理、導出、調査、検索（例えば、テーブル、データベース又は他のデータ構造におけるルックアップ）、確かめること等を含むことができる。また、「確定」は、受信（例えば、情報を受信すること）やアクセス（例えば、メモリ上のデータにアクセスすること）などが含まれ得る。また、「確定」は、解析、選択、選び取り、確立などが含まれ得る。

【0075】

なお、本開示の実施形態は、ハードウェア、ソフトウェア又はソフトウェアとハードウェアとの組み合わせによって実現することができる。ハードウェア部分は専用ロジックで実現され得、ソフトウェア部分はメモリに格納され、マイクロプロセッサや専用設計ハードウェアなどのような適切な命令実行システムで実行され得る。上述した装置及び方法は、コンピュータ実行可能な命令を使用するか、及び／又はプロセッサ制御コードに含まれることで実現され得ることは、当業者にとっては理解できるであろう。例えば、プログラマブルメモリ又は、光学や電気信号キャリアなどのデータキャリアにはそのようなコードが提供されている。

【0076】

また、本開示の方法の操作は図面において特定の順序で説明されているが、望ましい結果を達成するために、これらの操作がその特定の順序で実行されなければならないこと、又は示された操作のすべてが実行されなければならないことを意味しない。代わりに、フローチャートに描かれているステップは別の順序で実行されてもよい。追加的又は代替的に、一部のステップを省略すること、いくつかのステップを１つのステップに組み合わせること、及び／又は１つのステップを複数のステップに区分けすることも可能である。また、本開示の２つ以上の装置の特徴及び機能が１つの装置において具現化されてもよいことを注意されたい。逆に、上述した１つの装置の特徴及び機能は、さらに複数の装置に区分けされて具現化されることが可能である。

【0077】

いくつかの具体的な実施形態を参照して本開示を説明したが、本開示は、開示された具体的な実施形態に限定されるものではないことを理解されたい。本開示は、添付された特許請求の範囲の精神及び範囲内に含まれる様々な修正及び同等の配置を網羅することを意図している。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】