特許 7143879 分布型ＲＣ終端器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-09-20

(45)【発行日】2022-09-29

(54)【発明の名称】分布型ＲＣ終端器

(51)【国際特許分類】

   H01L 21/822 20060101AFI20220921BHJP

   H01L 27/04 20060101ALI20220921BHJP

   H01G 4/40 20060101ALI20220921BHJP

   H01C 13/00 20060101ALI20220921BHJP

【ＦＩ】

H01L27/04 P

H01L27/04 C

H01L27/04 D

H01G4/40 307A

H01C13/00 C

【請求項の数】 15

(21)【出願番号】P 2020502148

(86)(22)【出願日】2018-07-16

(65)【公表番号】

(43)【公表日】2020-09-17

(86)【国際出願番号】 IB2018000742

(87)【国際公開番号】W WO2019016587

(87)【国際公開日】2019-01-24

【審査請求日】2021-06-23

(31)【優先権主張番号】17305946.0

(32)【優先日】2017-07-17

(33)【優先権主張国・地域又は機関】EP

(73)【特許権者】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】110000914

【氏名又は名称】弁理士法人ＷｉｓｅＰｌｕｓ

(72)【発明者】

【氏名】ノルマン， ニコラ

(72)【発明者】

【氏名】ブーヴィエ， ステファン

【審査官】市川 武宜

(56)【参考文献】

【文献】米国特許出願公開第２０１４／０１９７５１８（ＵＳ，Ａ１）

【文献】特開２００２－１２４６３９（ＪＰ，Ａ）

【文献】特開昭５３－３１９３４（ＪＰ，Ａ）

【文献】特開２００９－５９９９０（ＪＰ，Ａ）

【文献】特開平８－１０７１８６（ＪＰ，Ａ）

【文献】特開２０１３－１２０８１５（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２１／８２２

Ｈ０１Ｌ ２７／０４

Ｈ０１Ｇ ４／４０

Ｈ０１Ｃ １３／００

(57)【特許請求の範囲】

【請求項1】

目標負荷抵抗を有する無線周波数（ＲＦ）送電器に配置される半導体素子（３００、４００）であって、
低オーミック基板（３０２）と、
前記低オーミック基板（３０２）上に配置された第一の誘電体層（３０４、４０２）と、
前記第一の誘電体層（３０４、４０２）上に配置された導電層（３０６）と、
前記導電層（３０６）上に配置された第二の誘電体層（３０８）と、
前記第二の誘電体層（３０８）上に配置された抵抗層（３１０）と、を備え、
前記低オーミック基板（３０２）、前記第一の誘電体層（３０４、４０２）、及び前記導電層（３０６）は垂直コンデンサを形成しており、
前記第二の誘電体層（３０８）及び前記抵抗層（３１０）は抵抗素子を形成しており、
前記低オーミック基板（３０２）の抵抗率は、所定値より高い周波数において前記導電層（３０６）が基準接地を構成するように設定されており、
前記第二の誘電体層（３０８）及び前記抵抗層（３１０）は、前記抵抗素子のインピーダンスが、前記基準接地に対して、前記ＲＦ送電器の前記目標負荷抵抗と整合するように構成されている、半導体素子（３００、４００）。

【請求項2】

前記低オーミック基板（３０２）の抵抗率は１ｍΩ・ｃｍ以下である、請求項１に記載の半導体素子（３００、４００）。

【請求項3】

前記低オーミック基板（３０２）はドープ材料を含有している、請求項１又は２に記載の半導体素子（３００、４００）。

【請求項4】

前記低オーミック基板（３０２）の厚さは１００マイクロメートル以下である、請求項１～３のいずれか１項に記載の半導体素子（３００、４００）。

【請求項5】

前記第一の誘電体層（３０４、４０２）は、平面状であるか、前記低オーミック基板（３０２）内にエッチングされたトレンチ内に積層されている、請求項１～４のいずれか１項に記載の半導体素子（３００、４００）。

【請求項6】

前記第二の誘電体層（３０８）の厚さは０．２マイクロメートル以上０．３マイクロメートル以下である、請求項１～５のいずれか１項に記載の半導体素子（３００、４００）。

【請求項7】

前記抵抗層（３１０）のシート抵抗は１０ｍΩ／□以上２０Ω／□以下である、請求項１～６のいずれか１項に記載の半導体素子（３００、４００）。

【請求項8】

前記抵抗層（３１０）は、チタン、白金、又は銅で形成された金属化層に相当する、請求項１～７のいずれか１項に記載の半導体素子（３００、４００）。

【請求項9】

前記抵抗層（３１０）は窒化タンタルで形成されている、請求項１～７のいずれか１項に記載の半導体素子（３００、４００）。

【請求項10】

前記第二の誘電体層（３０８）及び前記抵抗層（３１０）はマイクロストリップ伝送線路を形成している、請求項１～９のいずれか１項に記載の半導体素子（３００、４００）。

【請求項11】

前記抵抗層（３１０）の側面を１つ以上囲むよう配置された第一の補助接地平面（６０２）を更に有しており、
前記第二の誘電体層（３０８）、前記第一の補助接地平面、及び前記抵抗層（３１０）はコプレーナ伝送線路を形成している、請求項１～９のいずれか１項に記載の半導体素子（３００、４００）。

【請求項12】

前記抵抗層（３１０）の側面を１つ以上囲むよう配置された第一の補助接地平面（６０２）と、前記抵抗層（３１０）上に配置された第二の補助接地平面（８０２）とを更に有しており、
前記第二の誘電体層（３０８）、前記第一及び第二の補助接地平面（６０２、８０２）、並びに前記抵抗層（３１０）はストリップライン伝送線路を形成している、請求項１～９のいずれか１項に記載の半導体素子（３００、４００）。

【請求項13】

前記垂直コンデンサはデカップリングコンデンサを構成し、前記抵抗素子は広帯域ダンピング抵抗器を構成する、請求項１～１２のいずれか１項に記載の半導体素子（３００、４００）。

【請求項14】

前記ＲＦ送電器の包絡線終端回路を形成している、請求項１～１３のいずれか１項に記載の半導体素子（３００、４００）。

【請求項15】

目標負荷抵抗を有する無線周波数（ＲＦ）送電器で使用するための半導体素子を製造する方法であって、
低オーミック基板（３０２）を用意する工程と、
前記低オーミック基板（３０２）上に第一の誘電体層（３０４、４０２）を形成する工程と、
前記第一の誘電体層（３０４、４０２）上に導電層（３０６）を形成する工程と、
前記導電層（３０６）上に第二の誘電体層（３０８）を形成する工程と、
前記第二の誘電体層（３０８）上に抵抗層（３１０）を形成する工程と、を備え、
前記第二の誘電体層（３０８）及び前記抵抗層（３１０）は抵抗素子を形成しており、
前記低オーミック基板（３０２）を用意する工程は、所定値より高い周波数において前記導電層（３０６）が基準接地を構成するように前記低オーミック基板（３０２）の抵抗率を設定する工程を備え、
前記第二の誘電体層（３０８）を形成する工程及び前記抵抗層（３１０）を形成する工程は、前記抵抗素子のインピーダンスが、前記基準接地に対して、前記ＲＦ送電器の前記目標負荷抵抗と整合するように前記第二の誘電体層（３０８）及び前記抵抗層（３１０）を構成する工程を備える、半導体素子の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、抵抗素子及び容量素子を含む集積構造に関する。

【背景技術】

【0002】

例えば、光トランシーバーやＲＦ電力増幅器といった無線周波数（ＲＦ）用途等の各種用途においては、抵抗器及びコンデンサ等の受動素子が必要となることが多い。これらの用途に対しては動作帯域幅の拡大が続いており、場合によっては数ＧＨｚにまで達しているため、受動素子の挙動を制御することが望ましい。とりわけ、受動素子による帯域幅制限を管理することで、動作帯域幅全体にわたって受動素子の周波数特性をほぼ一定に保つことが望ましい。

【0003】

例えば、デカップリングコンデンサ及びダンピング抵抗器を使用してＲＦ用途の信号終端を構成することが多い。従来、これら２つの部品は、基板特性に対して相反する要件のため、別々の基板において別々の素子（ｄｅｖｉｃｅ）として実装されてきた。ＤＣからギガヘルツ帯まで安定したインピーダンス値を有する抵抗器等の広帯域抵抗器を実現するため、典型的には高オーミック基板（高抵抗基板）を用いて基板全体に形成される寄生インピーダンスを低減する必要があった。一方、デカップリングコンデンサの接地返送路を容易に良好なものとするためには、低オーミック基板（低抵抗基板）が必要であった。

【0004】

コンデンサ及び抵抗器に対して別々の基板を用意することで各部品の性能を安定化できるものの、実装するためには回路面積をより大きくし、相互接続の数をより多くし、且つ製造プロセスをより長期化する必要がある。

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明は、コンデンサ及び抵抗素子が同一のダイに集積された半導体素子を提供する。一実施形態において、上記コンデンサはデカップリングコンデンサを構成し、上記抵抗素子は広帯域ダンピング抵抗器を構成する。（抵抗素子ではなくコンデンサの設計留意点に対応している）低抵抗率基板を使用しているにも関わらず、広帯域幅にわたって抵抗素子の抵抗をほぼ一定に保つことができる。低抵抗率基板により、コンデンサの接地返送路を良好なものにできる。広帯域幅にわたってインピーダンスがほぼ一定となるように構成された半導体素子は、終端回路等のインピーダンス制御回路において使用するのに非常に好適なものとなる。

【課題を解決するための手段】

【0006】

すなわち、本発明の第一の態様は、
基板と、
上記基板上に配置された第一の誘電体層と、
上記第一の誘電体層上に配置された導電層と、
上記導電層上に配置された第二の誘電体層と、
上記第二の誘電体層上に配置された抵抗層と、を備え、
上記基板、上記第一の誘電体層、及び上記導電層は垂直コンデンサを形成しており、
上記第二の誘電体層及び上記抵抗層は抵抗素子を形成しており、
上記基板の抵抗率は、所定値より高い周波数において上記導電層が基準接地を構成するように設定されており、
上記第二の誘電体層及び上記抵抗層は、上記抵抗素子のインピーダンスが上記基準接地に対して所定の抵抗と整合するように構成されている、半導体素子を提供する。

【0007】

典型的には、上記基板は低抵抗率となるよう構成されている。一実施形態において、上記基板の抵抗率は１ｍΩ・ｃｍ以下である。一実装例において、上記基板はドープ材料を含有するよう構成されている。別の実施形態において、上記基板の厚さは１００マイクロメートル以下である。上記基板の抵抗率が低いことで、上記コンデンサは良好な接地返送路を有することができ、該コンデンサはデカップリングコンデンサとして非常に好適なものとなる。別の実施形態において、上記コンデンサは更に寄生成分が極めて低くなるように（すなわち、等価直列抵抗（ＥＳＲ）及び等価直列インダクタンス（ＥＳＬ）が極めて低くなるように）構成されているため、低周波数及び高周波数においてインピーダンスが低くなる。

【0008】

いくつかの実施形態において、上記第一の誘電体層は、平面状であるか、上記基板内にエッチングされたトレンチ内に積層されている。トレンチを形成することで垂直コンデンサの表面積を増大させることができ、ひいてはその容量を増大させることができる。一実施形態において、上記垂直コンデンサは、パッシブ集積共通基板（Ｐａｓｓｉｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｏｍｍｏｎ ｓｕｂｓｔｒａｔｅ（ＰＩＣＳ（登録商標）））技術を用いて形成されている。特定の一実施形態において、上記垂直コンデンサの単位面積あたり容量は６ｎＦ／ｍｍ^２より大きいことが好ましい。

【0009】

いくつかの実施形態において、上記第二の誘電体層の厚さは０．２マイクロメートル以上０．３マイクロメートル以下である。

【0010】

いくつかの実施形態において、上記抵抗層のシート抵抗は１０ｍΩ／□以上２０Ω／□以下である。一実施形態において、上記抵抗層は、アルミナで形成された金属化層に相当する。この実施形態は、抵抗素子の抵抗が１ＧＨｚ超において約０．５Ωとなる必要があるような用途に適している。別の実施形態において、抵抗素子の目標抵抗は約５０Ωである。この場合、上記抵抗層は窒化タンタルで形成されていてもよい。

【0011】

いくつかの実施形態によれば、上記第二の誘電体層及び上記抵抗層（すなわち、上記抵抗素子）は伝送線路を形成している。上記第二の誘電体層及び上記抵抗層はマイクロストリップ伝送線路を形成するように構成されていてもよく、この場合、上記抵抗層は上記第二の誘電体層の上部に配置されている。別の実施形態において、上記抵抗層の側面を１つ以上囲むようにして第一の補助接地平面を形成する材料を配置することで、上記第二の誘電体層、上記第一の補助接地平面、及び上記抵抗層は、接地されたコプレーナ伝送線路を形成している。更に別の実施形態において、上記抵抗層の側面を１つ以上囲むようにして第一の補助接地平面を形成する材料を配置し、且つ上記抵抗層の上面にわたって第二の補助接地平面を形成する材料を配置することで、上記第二の誘電体層、上記第一及び第二の補助接地平面を形成する材料、並びに上記抵抗層はストリップライン伝送線路を形成している。

【0012】

いくつかの実施形態において、上記伝送線路のインピーダンスは、所定の周波数帯にわたってほぼ一定に保たれるよう構成されている。このような構成の場合、伝送線路の構成（マイクロストリップ、コプレーナ、又はストリップライン）、上記第二の誘電体層及び上記抵抗層に使用される材料、上記抵抗層及び／又は上記第二の誘電体層の形状及び厚さ等を含む、上記伝送線路のいくつかの性質を適合させてもよい。

【0013】

上記に関連して、第二の態様によれば、本発明は、
基板を用意する工程と、
上記基板上に第一の誘電体層を形成する工程と、
上記第一の誘電体層上に導電層を形成する工程と、
上記導電層上に第二の誘電体層を形成する工程と、
上記第二の誘電体層上に抵抗層を形成する工程と、を備え、
上記第二の誘電体層及び上記抵抗層は抵抗素子を形成しており、
上記基板を用意する工程は、所定値より高い周波数において上記導電層が基準接地を構成するように上記基板の抵抗率を設定する工程を備え、
上記第二の誘電体層を形成する工程及び上記抵抗層を形成する工程は、上記抵抗素子のインピーダンスが上記基準接地に対して所定の抵抗と整合するように上記第二の誘電体層及び上記抵抗層を構成する工程を備える、半導体素子の製造方法を提供する。

【0014】

添付の図面には本発明のいくつかの実施形態が図示されており、明細書と併せて、本発明をどのように実施すればよいかについての情報を当該分野の当業者に教示している。

【図面の簡単な説明】

【0015】

【図1】図１は、無線周波数（ＲＦ）伝送システムの簡略回路図である。

【図2】図２は、一実施形態に係るＲＦ伝送システムの簡略回路図である。

【図3】図３は、一実施形態に係る抵抗器－コンデンサ（ＲＣ）構造の断面図である。

【図4】図４は、一実施形態に係る別のＲＣ構造の断面図である。

【図5】図５は、図３又は図４に示したＲＣ構造の一部の三次元図である。

【図6】図６は、一実施形態に係る別のＲＣ構造の一部の断面図である。

【図7】図７は、図６に示したＲＣ構造部分の三次元図である。

【図8】図８は、一実施形態に係る別のＲＣ構造の一部の断面図である。

【図9】図９は、図８に示したＲＣ構造部分の三次元図である。

【図10】図１０は、一実施形態に係るＲＣ構造の抵抗素子が有する周波数特性の性能を示す図である。

【発明を実施するための形態】

【0016】

添付の図面を参照して本開示を説明する。概して、ある要素が最初に登場する図面は、典型的には対応する参照番号の一番左側にある数字で示されている。

【0017】

図１は、無線周波数（ＲＦ）伝送システム１００の簡略回路図である。ＲＦ伝送システム１００は、例えば、ＲＦ送電器又は電力増幅器であってもよい。あるいは、ＲＦ伝送システム１００は、光トランシーバーの入力段であってもよい。図１に示す通り、ＲＦ伝送システム１００は、ソース抵抗１０２と、特性インピーダンスＺｃを有する伝送線路１０４と、抵抗器－コンデンサ（ＲＣ）回路１０６とを有する。ＲＣ回路１０６は、抵抗器１０８及びコンデンサ１１０を含む。

【0018】

一実施形態において、ＲＦ伝送システム１００が包絡線（ｅｎｖｅｌｏｐｅ）注入を用いたＲＦ送電器である場合、ＲＣ回路１０６は、デカップリングコンデンサとして作用するコンデンサ１１０及びダンピング抵抗器として作用する抵抗器１０８を有する包絡線終端回路を構成する。この場合、ＲＣ回路１０６は、低抵抗終端器（１Ω未満）を構成することで、ＬＣに誘導されたスパイク及び振動を排除できる。別の実施形態において、ＲＦ伝送システム１００が光トランシーバーにおいて使用される場合、ＲＣ回路１０６は、５０Ωの伝送線路と整合するよう適合された終端器（５０Ω程度）を構成してもよい。

【0019】

一実施形態において、ＲＦ伝送システム１００は、ソースインピーダンス、特性インピーダンス、及び負荷インピーダンスを有するインピーダンス整合線路のように取り扱われる。ＲＣ回路１０６は、インピーダンス整合線路の負荷として取り扱われる。インピーダンス整合は、ソースインピーダンス、伝送線路の特性インピーダンス、及び負荷インピーダンスが等しくなるように実施される。これにより、ソースから負荷への最大電力伝送を確保するとともに、負荷からの出力反射を低減できる。

【0020】

一実施形態において、コンデンサ１１０のデカップリング性能を高めるために、コンデンサ１１０は、低周波数及び高周波数の両方において寄生成分が極めて低くなるように（すなわち、等価直列抵抗（ＥＳＲ）及び等価直列インダクタンス（ＥＳＬ）が極めて低くなるように）設計されている。これにより、動作周波数帯の全域にわたってコンデンサ１１０のインピーダンスを低くすることができる。更に、コンデンサ１１０の接地返送路を良好なものとするため、低オーミック基板が使用される。

【0021】

上述の通り、コンデンサ性能のために使用される低オーミック基板は、典型的には抵抗器１０８の広帯域性能の要件とは適合しない。これは、低オーミック基板が典型的には基板全体で寄生インピーダンスを増大させ、抵抗器１０８に対する周波数可変実効抵抗となるためである。一実施形態においては、広い周波数範囲にわたって実効抵抗を実質的に一定とするため、抵抗の寄生成分が制御されている。集積体において、抵抗器１０８はコンデンサ１１０の上部に直接配置される。加えて、抵抗器１０８は、コンデンサ１１０の上板によって構成された基準接地に基づいて調整される伝送線路のように設計されている。これは、上記したコンデンサ設計の選択肢により、より高い周波数において、接地された広帯域分流器（ｓｈｕｎｔ）としてコンデンサ１１０が挙動するためである。

【0022】

一実施形態においては、抵抗器１０８による寄生（誘導性寄生及び容量性寄生）がコンデンサの上板全体に分布して、抵抗器１０８のＡＣインピーダンスがそのＤＣ抵抗と等しい。

【0023】

抵抗器を伝送線路として取り扱うという概念を図２で更に説明する。図２は、一実施形態に係るＲＦ伝送システム２００の簡略回路図である。ＲＦ伝送システム２００は、ソース抵抗２０２と、ＤＣ抵抗Ｚ０と等しい特性インピーダンスＺｃを有する伝送線路２０４と、ＲＣ回路２０６とを有する。ＲＣ回路２０６は、ＤＣ抵抗がＺ０に等しい抵抗器２０８と、コンデンサ２１０とを含む。コンデンサ２１０は、図示の通り、接地された広帯域分流器として挙動するよう設計されているため、ＲＣ回路２０６は、コンデンサ２１０が構成する基準接地に接続されたＤＣ抵抗Ｚ０の伝送線路２１２として表すことができる。

【0024】

実施形態の実装例を以下に説明する。これらの実装例は単に説明を目的としたものであり、限定するものではない。

【0025】

図３は、一実施形態に係るＲＣ構造３００の断面図である。一実施形態において、ＲＣ構造３００は、包絡線注入を利用したＲＦ送電器で使用される包絡線終端回路を形成している。一実施形態において、ＲＣ構造３００は、デカップリングコンデンサ及び広帯域ダンピング抵抗器を構成する。

【0026】

図３に示す通り、ＲＣ構造３００は、基板３０２と、基板３０２上に配置された第一の誘電体層３０４と、第一の誘電体層３０４上に配置された導電層３０６と、導電層３０６上に配置された第二の誘電体層３０８と、第二の誘電体層３０８上に配置された抵抗層３１０とを含む。

【0027】

基板３０２、第一の誘電体層３０４、及び導電層３０６は垂直コンデンサを形成しており、導電層３０６は上部コンデンサ板を構成し、基板３０２は底部コンデンサ板を構成する。

【0028】

一実施形態において、上記垂直コンデンサは、寄生成分が極めて低く（すなわち、ＥＳＲ及びＥＳＬが低く）、且つ容量が大きくなるよう構成されている。特定の一実施形態において、上記垂直コンデンサの単位面積あたり容量は、６ｎＦ／ｍｍ^２より大きいことが好ましい。一実装例において、上記垂直コンデンサは、パッシブ集積共通基板（ＰＩＣＳ（登録商標））技術を用いて形成されてもよい。

【0029】

上記垂直コンデンサの接地返送路を良好なものとするために、基板３０２は低オーミック基板となるよう構成されている。実施形態において、基板３０２の抵抗率は、所定値より高い周波数において導電層３０６が基準接地を構成するように設定されている。いくつかの実施形態において、基板３０２の抵抗率は１ｍΩ・ｃｍ以下である。このように低い抵抗率を達成するために、いくつかの実施形態において、基板３０２はドープ材料を含有している。その代わりとして又はそれに加えて、基板３０２は、厚さが１００マイクロメートル以下であってもよい。実施形態において、基板３０２は、ガリウム、ヒ化ガリウム、窒化ガリウム等でＮ型又はＰ型にドープした珪素材料で形成されてもよい。

【0030】

第一の誘電体層３０４は珪素酸化物で形成できるが、窒化物、窒化アルミナ等の他の材料を使用してもよい。一実施形態において、第一の誘電体層３０４は、上記した材料の一種以上で形成された層を組み合わせたものを含む。第一の誘電体層３０４は、図３に示す通り、平面状であってもよい。あるいは図４に示す通り、第一の誘電体層４０２は、基板３０２内にエッチングされた一つ以上の三次元トレンチ内に積層されていてもよい。トレンチを形成することで垂直コンデンサの表面積を増大させることができ、ひいてはその容量を増大させることができる。

【0031】

導電層３０６はアルミナで形成できるが、アルミナ合金、チタン、白金、銅等の他の材料を使用してもよい。上述の通り、導電層３０６は、垂直コンデンサの上板を構成する。所定値より高い周波数において、導電層３０６は、後述する通り、抵抗素子を調整するのに使用される基準接地を構成する。

【0032】

第二の誘電体層３０８及び抵抗層３１０は、抵抗素子を形成する。第二の誘電体層３０８は、珪素酸化物、窒化物、ポリイミド等で形成できる。いくつかの実施形態、例えば、動作周波数範囲にわたって抵抗素子の目標抵抗が０．５Ωである実施形態において、第二の誘電体層３０８の厚さは０．２マイクロメートル以上０．３マイクロメートル以下であってもよい。

【0033】

一実施形態において、第二の誘電体層３０８及び抵抗層３１０は、上記抵抗素子のインピーダンスが、導電層３０６によって構成された基準接地に対して所定の抵抗と整合するように構成されている。一実施形態において、上記所定の抵抗は、各用途によって目的とされる負荷抵抗に相当する（例えば０．５Ω、５０Ω等）。

【0034】

実施形態において、抵抗層３１０のシート抵抗は１０ｍΩ／□以上２０Ω／□以下である。１ＧＨｚを超える周波数において上記抵抗素子の抵抗が約０．５Ωとなる必要がある用途に適した一実施形態において、抵抗層３１０は、アルミナで形成された金属化層として形成されてもよいが、チタン、白金、銅等の他の材料を使用してもよい。別の実施形態において、抵抗層３１０はタンタルで形成されているが、窒化タンタル、タングステン、又はこれらの組み合わせ等の他の材料を使用してもよい。このような実施形態は、抵抗素子の目標抵抗が約５０Ωとなる用途に適している。

【0035】

上述の通り、実施形態によれば、第二の誘電体層３０８及び抵抗層３１０は伝送線路を形成する。用途によって異なる伝送線路構造を使用できる。例えば、図３、図４、及び図５に示す通り、第二の誘電体層３０８及び抵抗層３１０は、マイクロストリップ伝送線路を形成するよう構成してもよい。このような構造において、抵抗層３１０は全体が第二の誘電体層３０８上に配置されている。この構造は実装が容易であるという点で有利である。しかしながら、第二の誘電体層３０８が空気に直接触れるため、外部の電磁摂動の影響を受けやすい場合がある。

【0036】

別の実施形態において、図６の断面図及び図７の三次元図に示す通り、抵抗層３１０の側面を１つ以上囲むようにして、第一の補助接地平面６０２を形成する材料が配置されている。第二の誘電体層３０８を貫通して第一の補助接地平面６０２を導電層３０６へと接続するためのビア６０４が形成されている。これにより、接地されたコプレーナ伝送線路が形成される。コプレーナ伝送線路構造は、より低いインピーダンス（例えば、０．５Ωの範囲）が必要な実施形態において有用となり得るものである。一般には、マイクロストリップ構造等を使用した場合よりも本構造を使用した場合の方がインピーダンスを更に低減できるからである。第一の補助接地平面を形成する材料は、アルミナ又は銅で形成されていてもよい。

【0037】

更に別の実施形態において、図８の断面図及び図９の三次元図に示す通り、第一の補助接地平面を形成する材料６０２に加えて、抵抗層３１０上に第二の補助接地平面８０２を形成する材料が配置されている。具体的には、第一の補助接地平面６０２及び抵抗層３１０の上部に酸化物層８０４が配置されており、酸化物層８０４の上部に第二の補助接地平面８０２が配置されている。酸化物層８０４を貫通して第二の補助接地平面８０２を第一の補助接地平面６０２へと接続するためのビア８０６が形成されている。上記コプレーナ伝送線路構造と同様に、第一の補助接地平面６０２は、ビア６０４を用いて導電層３０６へと接続されている。これにより、ストリップライン伝送線路が形成される。本構造の利点としては、抵抗層３１０を外部の電磁摂動からより良好に保護できる点が挙げられる。第二の補助接地平面を形成する材料は、アルミナ又は銅で形成されていてもよい。

【0038】

実施形態において、上記伝送線路のインピーダンスは、所定の周波数帯にわたってほぼ一定に保持されるよう構成されている。このような構成は、上記伝送線路の性質、例えば、伝送線路の構造（マイクロストリップ、コプレーナ、又はストリップライン）、第二の誘電体層３０８及び抵抗層３１０に使用される材料、抵抗層３１０及び／又は第二の誘電体層３０８の形状及び厚さ等を含む、一つ以上の性質を適切に設定することで達成できる。

【0039】

例えば、伝送線路の抵抗成分及び誘導成分は、抵抗層３１０及び第二の誘電体層３０８の寸法及び電気的性質、並びに基準接地／補助接地平面に対する抵抗層３１０の配置を適切に設定することで制御できる。例えば、一実施形態において、第二の誘電体層３０８の厚さは選択可能であり、抵抗層３１０の寸法、抵抗率、及び誘電率は、第二の誘電体層３０８の厚さに基づいて設定できる。一実施形態において、第二の誘電体層３０８が厚いほど、抵抗層３１０の幅を狭くして伝送線路のインピーダンスを一定且つそのＤＣ抵抗値と同じ値で保持するのにより適切である。

【0040】

一例として、ＤＣからギガヘルツ帯までの動作周波数範囲にわたってインピーダンスを０．５Ωにほぼ等しく保持するためには、以下に例示する構造（マイクロストリップ構造）が使用できる。インピーダンスの低周波数部分（例えば、ＤＣ抵抗）は、抵抗層３１０の抵抗率によって駆動する。平方抵抗（Ｒｓｑｕａｒｅ）が３０ｍΩ、トラック幅（ｗ）が７５マイクロメートルとした場合、トラック長（Ｌ）が１２５０マイクロメートルであると、以下の式（１）を用いて抵抗終端は０．５Ωとなる。

【数1】

【0041】

インピーダンスのより高周波部分又はＡＣ部分については、マイクロストリップ伝送線路の設計式（例えば、Ｂｒｉａｎ Ｃ．Ｗａｄｅｌｌ、「Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｄｅｓｉｇｎ Ｈａｎｄｂｏｏｋ」、Ａｒｔｅｃｈ Ｈｏｕｓｅ、１９９１年を参照）を用いて必要な伝送線路パラメータを算出できる。この例の場合、抵抗層３１０の上記パラメータ（すなわち、平方抵抗、トラック長Ｌ、及びトラック幅ｗ）を用いて、第二の誘電体層３０８の誘電率及び厚さを約３．９及び約０．２マイクロメートルとすれば、ＧＨｚ帯における抵抗終端は０．５Ωとなる。

【0042】

別の実施形態において、ＤＣからギガヘルツ帯までの動作周波数範囲にわたって目標抵抗５０Ωを達成するためには、上記と同様のアプローチで構造を得てもよい。構造の一例において、抵抗層３１０の抵抗率が１０Ω／□、トラック長（Ｌ）が５．５マイクロメートル、トラック幅（ｗ）が０．５μｍであってもよく、第二の誘電体層３０８の誘電率が約３．９、厚さが３マイクロメートルであってもよい。

【0043】

当業者であれば容易に理解できることであるが、上記実施例において、上記実施例とは異なるものの依然として式（１）を満たす平方抵抗、トラック幅（ｗ）、及びトラック長（Ｌ）の値を有する抵抗層３１０を使用しても、ＤＣ抵抗の目標値（それぞれ０．５Ω又は５０Ω）が得られる。抵抗層３１０の平方抵抗、トラック幅（ｗ）、及びトラック長（Ｌ）が、実施例で与えられた値と異なる場合、伝送線路のパラメータ（及び、特に、第二の誘電体層３０８の特性）は、必要に応じてマイクロストリップ伝送線路の設計式を用いて調整することで、ギガヘルツ帯までのインピーダンスを所望の０．５Ω又は５０Ωとすることができる。

【0044】

図１０は、一実施形態に係る例示的ＲＣ構造の抵抗素子が有する周波数特性の性能を示す図である。上記例示的ＲＣ構造は５ｎＦの垂直コンデンサを構成し、ＤＣから５ＧＨｚまでの周波数帯にわたって抵抗素子の目標抵抗を０．５Ωとした。抵抗素子にはマイクロストリップ伝送線路構造を使用した。

【0045】

図１０の曲線１００２に示す通り、本実施形態に係る上記抵抗素子は、目標周波数帯の全体にわたって抵抗が約０．５Ωでほぼ一定である。従って、動作周波数帯にわたって素子の性能を均一にできる。

【0046】

一方、曲線１００４は、インピーダンスを制御していない抵抗器の性能を示す。インピーダンスを制御していない抵抗器は、高オーミック基板の上部に配置されており、伝送線路としての寸法合わせが実施されていない。図示の通り、制御していないインピーダンスは１０^８Ｈｚ（１００ＭＨｚ）付近で急激に上昇し始め、約１０^９Ｈｚ（１ＧＨｚ）でほぼ２倍の値になる。この結果から、動作周波数帯にわたって素子の性能が均一ではないことがわかる。

【0047】

上記実施形態の説明により、本開示の一般的な性質は十分明らかになったので、当該技術の知識を適用することで、過度の実験を実施することなく、本開示の一般的概念から逸脱することなく、各種用途に合わせて実施形態を容易に改変及び／又は適合できるであろう。本明細書中の表現又は用語は説明を目的としたものであって限定するためのものではなく、本明細書中の用語又は表現は、教示及び指示を鑑みて当業者が解釈すべきものである。

【0048】

本開示に係る実施形態の広さ及び範囲は、上述した例示的な実施形態によって限定されるものではなく、特許請求の範囲に従ってのみ規定されるものである。

【符号の説明】

【0049】

１００、２００：無線周波数（ＲＦ）伝送システム
１０２、２０２：ソース抵抗
１０４、２０４：伝送線路
１０６、２０６：抵抗器－コンデンサ（ＲＣ）回路
１０８、２０８：抵抗器
１１０、２１０：コンデンサ
３００、４００：ＲＣ構造
３０２：基板
３０４、４０２：第一の誘電体層
３０６：導電層
３０８：第二の誘電体層
３１０：抵抗層
６０２：第一の補助接地平面
６０４、８０６：ビア
８０２：第二の補助接地平面
８０４：酸化物層
１００２、１００４：曲線

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】