特許 7145054 半導体素子収納用パッケージおよび半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-09-21

(45)【発行日】2022-09-30

(54)【発明の名称】半導体素子収納用パッケージおよび半導体装置

(51)【国際特許分類】

   H01L 23/36 20060101AFI20220922BHJP

   H01L 23/08 20060101ALI20220922BHJP

   H01L 23/12 20060101ALI20220922BHJP

【ＦＩ】

H01L23/36 Z

H01L23/08 A

H01L23/12 J

【請求項の数】 9

(21)【出願番号】P 2018219937

(22)【出願日】2018-11-26

(65)【公開番号】P2020088141

(43)【公開日】2020-06-04

【審査請求日】2021-03-10

(73)【特許権者】

【識別番号】000006633

【氏名又は名称】京セラ株式会社

(74)【代理人】

【識別番号】100075557

【弁理士】

【氏名又は名称】西教 圭一郎

(72)【発明者】

【氏名】中本 真二

(72)【発明者】

【氏名】久保田 耕治

(72)【発明者】

【氏名】中谷 充宏

(72)【発明者】

【氏名】松本 俊之

【審査官】井上 和俊

(56)【参考文献】

【文献】特開２００７－２４３１４５（ＪＰ，Ａ）

【文献】特開２０１８－０５６２４７（ＪＰ，Ａ）

【文献】特開２００６－１２８２５２（ＪＰ，Ａ）

【文献】特開２０１６－０１４０９９（ＪＰ，Ａ）

【文献】実開平０４－０７０７５２（ＪＰ，Ｕ）

【文献】特開２００７－３３５４２３（ＪＰ，Ａ）

【文献】特開２００２－３７２４７３（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２３／３６

Ｈ０１Ｌ ２３／０８

Ｈ０１Ｌ ２３／１２

(57)【特許請求の範囲】

【請求項1】

半導体素子が載置される載置部を有する基体であって、第１金属材料で構成される第１金属層と、前記第１金属層の表面に位置しニッケルを含む第２金属材料で構成される第２金属層と、前記第２金属層の表面に位置し金を含む第３金属材料で構成される第３金属層と、を有し、前記第３金属層側には、前記第１金属材料または前記第２金属材料が露出している第１領域を有する基体と、
前記基体の前記第３金属層側に位置する、樹脂材料を含む枠体であって、前記載置部を囲む環状の枠体と、
前記基体と前記枠体とを接合する接合材と、を備え、
前記基体は、平面視において、前記枠体が重なる環状の対向領域を有しており、
前記第１領域は、平面視において、前記対向領域内に位置するとともに、前記対向領域の内縁と間を空けて位置する半導体素子収納用パッケージ。

【請求項2】

前記第１領域は、平面視において、前記対向領域の外縁と間を空けて位置する、請求項１記載の半導体パッケージ。

【請求項3】

前記基体は、前記第２金属層と前記第３金属層との間に、パラジウムを含む第４金属材料で構成される第４金属層をさらに有し、
前記第１領域は、前記第１金属材料、前記第２金属材料あるいは前記第４金属材料が露出している、請求項１または２記載の半導体素子収納用パッケージ。

【請求項4】

前記第１領域は、環状である、請求項１～３のいずれか１つに記載の半導体素子収納用パッケージ。

【請求項5】

前記枠体のうち前記第１領域と接合する領域は、第１溝部を有する、請求項１～４のいずれか１つに記載の半導体素子収納用パッケージ。

【請求項6】

前記第１領域は、前記第１溝部に対向する位置に、前記第１溝部に沿った突条部を有する、請求項５記載の半導体素子収納用パッケージ。

【請求項7】

前記第１領域は、第２溝部を有する、請求項１～６のいずれか１つに記載の半導体素子収納用パッケージ。

【請求項8】

前記基体は、前記第３金属層側において、前記第１金属層の表面に第３溝部および／または第１凸部を有しており、
前記第３溝部は、平面視において、前記枠体と重なって位置している、請求項１～７のいずれか１つに記載の半導体パッケージ。

【請求項9】

請求項１～８のいずれか１つに記載の半導体素子収納用パッケージと、
前記基体と電気的に絶縁されたリード端子と、
前記載置部に載置されるとともに前記リード端子に電気的に接続された半導体素子と、を備える半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体素子収納用パッケージおよび半導体装置に関するものである。

【背景技術】

【0002】

半導体素子は高集積化、高密度化が急激に進み、半導体素子の作動時に発する単位体積、単位面積当たりの熱量が急激に多くなっている。たとえば、パワーデバイス等の大電力、大電流を制御する半導体素子は、高い放熱性が求められることから、放熱性能に特化するための放熱基板によって構成された基体上に載置固定される。この場合、半導体素子を収納するための半導体素子収納用パッケージは、基体と、基体の外周部に半導体素子載置部を囲繞するように取着接合されて立設される、絶縁体を含む枠体と、半導体素子と外部の回路基板とを電気的に導通するための接続端子と、によって基本的に構成される。基体の表面には、半導体素子を接合して実装し、ボンディングワイヤ等で半導体素子の電極と接続端子とを電気的に接続する。

【0003】

特許文献１記載の接着方法では、基体の表面に金薄膜が設けられている場合、基体にレーザ光を照射して下地を露出させ、紫外線硬化樹脂を材料とする接着剤で半導体素子を強固に固定する。

【先行技術文献】

【特許文献】

【0004】

【文献】国際公開ＷＯ２０１６／００２２５５号

【発明の概要】

【発明が解決しようとする課題】

【0005】

半導体素子収納用パッケージの信頼性を向上させるには、基体と枠体との接合についても、強固に接合をする必要がある。特に、枠体を樹脂材料としたときに、十分な接合強度を得ることが望まれていた。

【課題を解決するための手段】

【0006】

本開示の半導体素子収納用パッケージは、半導体素子が載置される載置部を有する基体であって、第１金属材料で構成される第１金属層と、前記第１金属層の表面に位置し、ニッケルを含む第２金属材料で構成される第２金属層と、前記第２金属層の表面に位置し、金を含む第３金属材料で構成される第３金属層と、を有し、前記第３金属層側には、前記第１金属材料または前記第２金属材料が露出している第１領域を有する基体と、
前記基体の前記第３金属層側に位置する、樹脂材料を含む枠体であって、前記載置部を囲む環状の枠体と、
前記基体と前記枠体とを接合する接合材と、を備え、
前記基体は、平面視において、前記枠体が重なる環状の対向領域を有しており、
前記第１領域は、平面視において、前記対向領域内に位置するとともに、前記対向領域の内縁と間を空けて位置している。

【0007】

また本開示の半導体装置は、上記の半導体素子収納用パッケージと、
前記基体と電気的に絶縁されたリード端子と、
前記載置部に載置されるとともに前記リード端子に電気的に接続された半導体素子と、を備える。

【発明の効果】

【0008】

本開示の半導体素子収納用パッケージによれば、基体が、ニッケルを含む第２金属材料または第１金属材料が露出している第１領域を有することにより、枠体と基体との接合強度を高めることができる。

【0009】

本開示の半導体装置は、接合強度が向上した半導体素子収納用パッケージを備えることで、信頼性を高めることができる。

【図面の簡単な説明】

【0010】

【図1】第１実施形態の半導体素子収納用パッケージを示す外観斜視図である。

【図2】第１実施形態の半導体素子収納用パッケージを示す平面図である。

【図3】第１実施形態の半導体素子収納用パッケージを示す分解斜視図である。

【図4】基体の拡大断面図である。

【図5】基体の平面図である。

【図6】第２実施形態の半導体素子収納用パッケージの構成を示す拡大断面図である。

【図7】第３実施形態の半導体素子収納用パッケージの構成を示す拡大断面図である。

【図8】第４実施形態の半導体素子収納用パッケージ１の構成の一部である基体を示す拡大断面図である。

【図9】一実施形態の半導体素子収納用パッケージを備える半導体装置の構成を示す斜視図である。

【図10】本発明の一実施形態の半導体素子収納用パッケージを備える半導体装置の他の例の構成を示す斜視図である。

【図11】実施例の接合強度を示すグラフである。

【発明を実施するための形態】

【0011】

以下、実施形態に係る半導体素子収納用パッケージおよび半導体装置について、図面を参照しつつ説明する。なお、以降の図において同一の構成については同一の参照符を用いて説明する。図１は、第１実施形態の半導体素子収納用パッケージを示す外観斜視図である。図２は、第１実施形態の半導体素子収納用パッケージを示す平面図であり、図３は、第１実施形態の半導体素子収納用パッケージを示す分解斜視図である。図４は、基体２の拡大断面図である。

【0012】

半導体素子収納用パッケージ１は、基体２と枠体９とを備え、さらに接続端子７を有していてもよい。半導体素子収納用パッケージ１が収納可能な半導体素子５１は、特に限定されないが、例えば、ＳｉＣ系やＧａＮ系のパワーデバイス等の大電力、大電流を用いる素子で、発熱量が比較的大きな素子であっても収納可能である。

【0013】

基体２は、放熱性能を高めた放熱基板である金属板２ａとその表面に設けた被膜層２ｂとによって構成される。基体２は、第１面３に半導体素子５１が載置される載置部５を有している。金属板２ａは、たとえば矩形板状に形成される第１金属層である。被膜層２ｂは、金属板２ａ表面に薄膜を積層したものである。載置部５は、半導体素子収納用パッケージ１に収納される半導体素子５１をガラス、樹脂、ろう材等の接着剤を介して基体２の表面に接着固定するための領域である。また、半導体素子５１の熱を効率よく外部へ放熱させるために、半導体素子５１がペルチェ素子等の熱電冷却素子（図示せず）に搭載された状態で載置部５に載置固定されていてもよい。

【0014】

金属板２ａの材料としては、具体的には、鉄、銅、ニッケル、クロム、コバルト、モリブデンまたはタングステンのような金属、あるいはこれらの金属の合金または複合材、たとえば銅－タングステン合金、銅－モリブデン合金、鉄－ニッケル－コバルト合金などを用いることができる。また、これらを複数枚重ねて板状としたものであってもよい。たとえば、銅／モリブデン／銅を重ねたもの、銅／銅－モリブデン合金／銅を重ねたものなどであってもよい。上記の金属材料のインゴット（塊）に切削加工法、金型加工法、圧延加工法、打ち抜き加工法のような従来周知の金属加工法を施すことによって基体２を構成する金属板２ａを作製することができる。

【0015】

被膜層２ｂは、金属板２ａの表面にめっき法など公知の薄膜形成方法を用いて形成したものである。本実施形態では、被膜層２ｂは、第２金属層２ｂ１と第３金属層２ｂ２とを含み、金属板２ａの表面に第２金属層２ｂ１が設けられ、第２金属層２ｂ１上にさらに第３金属層２ｂ２が設けられている。第２金属層２ｂ１は、たとえば、めっき法によって形成されており、厚みが２～５μｍである。第３金属層２ｂ２も、第２金属層２ｂ１と同様に、たとえば、めっき法によって形成されており、厚みが０．１～１．０μｍである。第２金属層２ｂ１は、ニッケルを含む第２金属材料で構成される層である。第２金属材料は、ニッケルを含んでいればよく、ニッケル合金であってもよい。ニッケル合金としては、たとえば、銅－ニッケル合金などがある。第３金属層２ｂ２は、金を含む第３金属材料で構成される層である。第３金属材料は、金を含んでいればよく、金合金であってもよい。金合金としては、たとえば、金－ニッケル合金などがある。以下では、第２金属層２ｂ１をニッケル層２ｂ１と呼び、第３金属層２ｂ２を金層２ｂ２と呼ぶが、各層の金属材料を限定するものではない。

【0016】

接続端子７は、載置部５に載置される半導体素子５１と、図示されない外部の回路基板や各種装置とを電気的に接続するリード端子である。接続端子７は、例えば、銅、鉄、ニッケル、コバルト、クロム、タングステン、モリブデンおよびマンガンなどの金属材料、あるいはこれらの金属の合金または複合材からなり、金属材料の板材が所定の形状に加工されて作製される。接続端子７は、枠体９の、たとえば表面において、接着剤材等の接合材を介して接合される。接続端子７の一方端には半導体素子５１の電極が電気的に接続され、接続端子７の他方端には図示されない外部の回路基板などの配線導体が導電性接着剤を介して電気的に接続される。半導体素子５１と接続端子７との接続は、電気信号が伝送できればどのような接続でもよく、ボンディングワイヤによる接続、フリップチップ接続、異方性導電フィルム（ＡＣＦ）による接続などであってもよい。

【0017】

枠体９は、電気絶縁材料である樹脂材料を含む。枠体９は基体２の第１面３に、載置部５を囲むように接合される。枠体９は、載置部５を取り囲んでいればよく、載置部５は、たとえば、枠体９の内側の中央部分にあってもよく、その他の部分にあってもよい。また、基体２と枠体９とは、ほぼ同じ外形状を有していてもよいし、基体２が枠体９よりも大きく、基体２が枠体９より延出する部分があってもよいし、その逆に、基体２より枠体９が延出する部分を有していてもよい。枠体９は、一種の樹脂材料からなっていてもよいが、たとえば、複数種類の樹脂材料が積層された構造であってもよい。樹脂材料としては、例えば、ポリイミド樹脂またはエポキシ樹脂など、電気絶縁性を有する樹脂材料を用いることができ、ガラスエポキシなどの複合材料であってもよい。

【0018】

樹脂材料を含む枠体９は、基体２の第１面３に接合材８を用いて接合される。接合材８は、ポリイミド樹脂、エポキシ樹脂またはシリコーン樹脂などの樹脂材料を主成分とする接着剤を用いることができる。接合材８と基体２との接合強度については、接合材８と金層２ｂ２との強度が相対的に弱いために、十分な接合強度が得られない場合がある。本実施形態の基体２は、被膜層２ｂ側、詳細には金層２ｂ２側において、ニッケルまたは金属板２ａの第１金属材料（たとえば、銅）が露出している第１領域２０を有する。この第１領域２０は、基体２と枠体９との対向領域の少なくとも一部である。

【0019】

図５は、基体２の平面図である。基体２と枠体９との対向領域２１は、平面視したときに、基体２に枠体９が重なる投影領域である。図５に示すように、対向領域２１は、枠体９の形状が投影されるので、基体２の第１面３における環状の外周部分となっている。第１領域２０は、対向領域２１内に位置しており、本実施形態では、対向領域２１と同様に環状の領域となっている。第１領域２０は、対向領域２１内において、中央付近に位置していてもよく、基体２の外方寄りに位置していてもよく、内方寄りに位置していてもよい。

【0020】

第１領域２０では、接合材８との強度低下の原因となる金を部分的に除去し、金以外の金属材料を露出させている。金以外の金属材料は、ニッケルまたは金属板２ａの第１金属材料（たとえば、銅）である。金層２ｂ２のみを除去すれば、その下のニッケル層２ｂ１が露出する。金層２ｂ２に加えて、ニッケル層２ｂ１も除去すれば、さらにその下の金属板２ａが露出する。ニッケルおよび金属板２ａの第１金属材料（たとえば、銅）と、上記のような樹脂材料を主成分とする接合材８とは、金と接合材８との接合強度に比べて大きな接合強度を得ることができる。

【0021】

本実施形態のように、基体２の金層２ｂ２側に、ニッケルまたは金属板２ａの第１金属材料が露出する第１領域２０を設けることで、接合材８を介した基体２と枠体９との接合強度を高くすることができる。

【0022】

なお、基体２と枠体９とは、第１領域２０だけではなく、対向領域２１内であれば、接合材８によって接合させてもよい。第１領域２０に比べて接合強度は、小さいが、対向領域２１内の金層２ｂ２と枠体９とも接合させることはできる。第１領域２０を含めて、なるべく広い範囲で接合材８によって接合することで、接合面積を広くして接合強度を向上させることができる。

【0023】

次に、本発明の第２実施形態の半導体素子収納用パッケージ１について、図６に基づき説明する。図６は、本発明の第２実施形態の半導体素子収納用パッケージの構成を示す拡大断面図である。本実施形態は、枠体９の形状が異なっている以外は第１実施形態と同様の構成である。本実施形態では、枠体９の、第１領域２０と対向する領域に第１溝部９０を設けている。第１溝部９０は、枠体９の、第１領域２０と対向する領域の少なくとも一部が、枠体９の内部側に、すなわち第１領域２０から離れる側に退避しており、接合材８がこの第１溝部９０内に入り込んで、接合される。第１溝部９０を設けた場合、枠体９と接合材８との接合面積が、第１溝部９０を設けない場合に比べて大きくなっている。これにより、枠体９と基体２との接合強度が向上する。

【0024】

第１溝部９０の断面形状は、特に限定されないが、円や楕円を二分割したもの、矩形の一部、多角形の一部などであってもよい。また、第１溝部９０は枠体９の形状に沿って、環状に設けられていてもよく、環の一部が途切れていたり、一定間隔で第１溝部９０が設けられていない箇所などがあってもよい。また、基体２の第１領域２０では、たとえば、金層２ｂ２を除去する、または金層２ｂ２およびニッケル層２ｂ１を除去する、さらには、金属板２ａの表面に溝を設けるなどにより、基体２側には第２溝部２２を設けてもよい。枠体９に設けられた第１溝部９０と同様に、基体２には第２溝部２２を設けることで、基体２と接合材８との接合面積が、第２溝部２２を設けない場合に比べて大きくなり、枠体９と基体２との接合強度が向上する。

【0025】

次に、本発明の第３実施形態の半導体素子収納用パッケージ１について、図７に基づき説明する。図７は、本発明の第３実施形態の半導体素子収納用パッケージの構成を示す拡大断面図である。本実施形態は、基体２の形状が異なっている以外は第２実施形態と同様の構成である。本実施形態では、基体２の、第１領域２０のうちの第１溝部９０と対向する領域に第１溝部９０に沿って延びる突条部２３を設けている。第１溝部９０と突条部２３とは対向する位置に設けられているので、たとえば、半導体素子収納用パッケージ１の製造工程において、基体２と枠体９とを貼り合わせる際に、凹凸に従って位置合わせが容易になる。さらに、基体２に突条部２３を設けることで、第２溝部２２を設ける場合と同様に、基体２と接合材８との接合面積が、突条部２３を設けない場合に比べて大きくなり、枠体９と基体２との接合強度が向上する。

【0026】

次に、本発明の本発明の第４実施形態の半導体素子収納用パッケージ１について、図８に基づき説明する。図８は、本発明の第４実施形態の半導体素子収納用パッケージの構成の一部である基体を示す拡大断面図である。本実施形態は、基体２の構成が異なっている以外は、第１実施形態と同様の構成である。基体２の被膜層２ｂが、ニッケル層２ｂ１と金層２ｂ２との間に第４金属層２ｂ３を有している。第４金属層２ｂ３も、ニッケル層２ｂ１と同様に、たとえば、めっき法によって形成されており、厚みが０．１～０．５μｍである。第４金属層２ｂ３は、パラジウムを含んでいればよく、パラジウム合金であってもよい。パラジウム合金としては、たとえば、パラジウム－ニッケルなどがある。以下では、第４金属層２ｂ３をパラジウム層２ｂ３と呼ぶが、金属材料を限定するものではない。被膜層２ｂがパラジウム層２ｂ３を含む場合、第１領域２０において、たとえば、金層２ｂ２を除去することで、パラジウム層２ｂ３が露出し、パラジウム層２ｂ３をさらに除去すればニッケル層２ｂ１が露出し、ニッケル層２ｂ１をさらに除去すれば金属板２ａが露出する。接合材８が、これら露出した部分のいずれかと接合することで、金層２ｂ２との接合強度に比べて、強度を大きくすることができる。

【0027】

第２金属層２ｂ１と第３金属層２ｂ２との間に第４金属層２ｂ３を設けることにより、第３金属層２ｂ２の厚みを薄くすることができる。第３金属層２ｂ２が、例えば金層などの比較的高価である材料で構成されており、第４金属層２ｂ３が例えばパラジウム層などの比較的安価である材料で構成されている場合は、半導体素子パッケージ１のコストダウンにつながり、生産性を向上させることができる。

【0028】

なお、被膜層２ｂにパラジウム層２ｂ３を含む、本実施形態の基体２は、第１実施形態だけでなく、第２実施形態および第３実施形態にも適用することができる。

【0029】

図９は、本発明の一実施形態の半導体素子収納用パッケージを備える半導体装置の構成を示す斜視図である。半導体装置５０は、接続端子７を含み、前述の各実施形態に係る半導体素子収納用パッケージ１と、半導体素子５１とを備える。半導体装置５０を組み立てる場合、基体２の載置部５に半導体素子５１を載置して基体２に接着剤等を介して接着固定し、半導体素子５１と接続端子７とをボンディングワイヤ等の接続部材５２を介して電気的に接続する。このようにして、基体２および枠体９を含む半導体素子収納用パッケージ１を用いて、半導体素子５１を収納する半導体装置５０が得られる。半導体装置５０は、上記の半導体素子収納用パッケージ１を備えることで、信頼性を高めることができる。

【0030】

半導体装置５０は、図１０に示す他の例のように、さらに蓋体５３を備えていてもよい。蓋体５３を備えることで、蓋体５３と、枠体９と、基体２とで囲まれる内部空間内に半導体素子５１が封止される。

【0031】

上記の各実施形態における変形例として、第１領域２０は、環状でなくてもよく、一部が途切れていたり、一定間隔で第１領域２０が設けられていてもよい。また、基体２の第１面３において、金以外の金属材料を露出させる構成としては、金層２ｂ２を除去することなく、金層２ｂ２の表面上に、ニッケル、第１金属材料またはパラジウムの薄膜を設けてこれらの金属を露出させてもよい。

【実施例】

【0032】

本実施形態における、基体２と枠体９との接合強度の比較を以下の条件で行った。第３金属層である金層を部分的に除去し、第２金属層であるニッケル層を露出した第３金属層除去サンプルと、第３金属層を除去しない第３金属層ありサンプルとを準備した。両サンプルとも基体２の厚み：１ｍｍ、枠体９の厚み：０．７ｍｍとし、基体２の中央部をプッシュプル（引張圧縮）試験機にて加重速度：７ｍｍ／ｍｉｎで押し付ける。この条件にて、基体２と枠体９の接合界面で破壊が起こる強度を、プッシュプル試験機を用いて測定（Ｎ＝５）した。結果を図１１に示す。

【0033】

第３金属層を除去することにより、基体２と枠体９との接合強度が増していることが明らかとなった。なお、本発明は上述の実施形態の例に限定されるものではなく、数値などの種々の変形は可能である。本実施形態における特徴部の種々の組み合わせは上述の実施形態の例に限定されるものではない。

【符号の説明】

【0034】

１ 半導体素子収納用パッケージ
２ 基体
２ａ 金属板
２ｂ 被膜層
３ 第１面
５ 載置部
７ 接続端子
８ 接合材
９ 枠体
２０ 第１領域
２１ 対向領域
２２ 第２溝部
２３ 突条部
２ｂ１ 第２金属層
２ｂ２ 第３金属層
２ｂ３ 第４金属層
５０ 半導体装置
５１ 半導体素子
５２ 接続部材
５３ 蓋体
９０ 第１溝部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】