特許 7145063 半導体装置およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-09-21

(45)【発行日】2022-09-30

(54)【発明の名称】半導体装置およびその製造方法

(51)【国際特許分類】

   G02F 1/025 20060101AFI20220922BHJP

   G02B 6/12 20060101ALI20220922BHJP

   G02B 6/13 20060101ALI20220922BHJP

   G02B 6/122 20060101ALI20220922BHJP

【ＦＩ】

G02F1/025

G02B6/12 371

G02B6/13

G02B6/122

【請求項の数】 22

(21)【出願番号】P 2018239567

(22)【出願日】2018-12-21

(65)【公開番号】P2020101661

(43)【公開日】2020-07-02

【審査請求日】2021-06-09

(73)【特許権者】

【識別番号】302062931

【氏名又は名称】ルネサスエレクトロニクス株式会社

(74)【代理人】

【識別番号】110002066

【氏名又は名称】弁理士法人筒井国際特許事務所

(72)【発明者】

【氏名】波岡 誠悟

(72)【発明者】

【氏名】中柴 康隆

【審査官】山本 元彦

(56)【参考文献】

【文献】特開２０１８－０１４３９６（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１２／０３２１２４０（ＵＳ，Ａ１）

【文献】国際公開第２０１６／１２５７７２（ＷＯ，Ａ１）

【文献】国際公開第２０１３／１４６３１７（ＷＯ，Ａ１）

【文献】特開２０１２－１９８４６５（ＪＰ，Ａ）

【文献】SHARMA, R. et al.，"Cladding-dependent nature of electro-optic effects in silicon waveguides"，2016 Conference on Lasers and Electro-Optics (CLEO)，STh4E.2，米国，IEEE，2016年12月19日，pp. 1-2

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０２Ｆ １／００－１／１２５

Ｇ０２Ｆ １／２１－７／００

Ｇ０２Ｂ ６／１２－６／１４

ＪＳＴＰｌｕｓ／ＪＳＴ７５８０（ＪＤｒｅａｍＩＩＩ）

ＩＥＥＥ Ｘｐｌｏｒｅ

(57)【特許請求の範囲】

【請求項1】

第１絶縁層と、
前記第１絶縁層上に形成された光導波路と、
前記光導波路を覆うように、前記第１絶縁層上に形成された固定電荷層と、
前記固定電荷層上に形成された第２絶縁層と、
を有し、
前記第１絶縁層の厚さは、２μｍ以上かつ３μｍ以下であり、
前記固定電荷層の厚さは、１ｎｍ以上かつ１０ｎｍ以下であり、
前記第２絶縁層の厚さは、１．５μｍ以上である、半導体装置。

【請求項2】

前記固定電荷層を構成する材料は、酸化ハフニウム、酸化アルミニウム、酸化ジルコニウム、酸化タンタル、酸化チタン、窒化ハフニウム、窒化アルミニウム、酸窒化ハフニウムおよび酸窒化アルミニウムからなる群から選択される少なくとも一種である、請求項１に記載の半導体装置。

【請求項3】

前記固定電荷層を構成する材料は、酸化ハフニウムである、請求項２に記載の半導体装置。

【請求項4】

前記固定電荷層は、前記光導波路の上面および両側面と接するように、前記第１絶縁層上に形成されており、
前記光導波路の前記上面および前記両側面には、反転層が形成されている、請求項１に記載の半導体装置。

【請求項5】

前記光導波路および前記固定電荷層の間に形成された中間層をさらに有し、
前記中間層の厚さは、１ｎｍ以上かつ５ｎｍ以下である、請求項１に記載の半導体装置。

【請求項6】

前記中間層を構成する材料は、酸化シリコンまたは酸窒化シリコンである、請求項５に記載の半導体装置。

【請求項7】

前記光導波路は、前記光導波路の幅方向において、互いに隣接したｐ型半導体部およびｎ型半導体部を含み、かつ
前記固定電荷層は、前記ｎ型半導体部と接している、
請求項１に記載の半導体装置。

【請求項8】

前記光導波路の延在方向に直交する断面において、
前記ｎ型半導体部の占有面積は、前記ｐ型半導体部の占有面積より大きい、
請求項７に記載の半導体装置。

【請求項9】

前記光導波路は、前記光導波路において、互いに反対側に位置する第１側面および第２側面を有し、
前記ｎ型半導体部は、前記光導波路の前記第１側面側に位置しており、
前記ｐ型半導体部は、前記光導波路の前記第２側面側に位置しており、かつ
前記ｐ型半導体部および前記ｎ型半導体部の接合面は、前記光導波路の幅方向において、前記第１側面よりも前記第２側面に近い場所に位置している、
請求項８に記載の半導体装置。

【請求項10】

前記光導波路は、光変調部の一部を構成している、請求項１に記載の半導体装置。

【請求項11】

前記光導波路を構成する材料は、シリコンである、請求項２に記載の半導体装置。

【請求項12】

前記第１絶縁層および前記第２絶縁層を構成する材料は、酸化シリコンである、請求項１１に記載の半導体装置。

【請求項13】

第１絶縁層上に形成された半導体層をドライエッチング法によりパターニングして、光導波路を形成する工程と、
前記光導波路を覆うように前記第１絶縁層上に固定電荷層を形成する工程と、
前記固定電荷層上に第２絶縁層を形成する工程と、
を含み、
前記第１絶縁層の厚さは、２μｍ以上かつ３μｍ以下であり、
前記固定電荷層の厚さは、１ｎｍ以上かつ１０ｎｍ以下であり、
前記第２絶縁層の厚さは、１．５μｍ以上である、半導体装置の製造方法。

【請求項14】

前記固定電荷層を構成する材料は、酸化ハフニウム、酸化アルミニウム、酸化ジルコニウム、酸化タンタル、酸化チタン、窒化ハフニウム、窒化アルミニウム、酸窒化ハフニウムおよび酸窒化アルミニウムからなる群から選択される少なくとも一種である、請求項１３に記載の半導体装置の製造方法。

【請求項15】

前記固定電荷層を構成する材料は、酸化ハフニウムである、請求項１４に記載の半導体装置の製造方法。

【請求項16】

前記光導波路を形成する工程と、前記第２絶縁層を形成する工程の間において、前記光導波路を覆うように、前記第１絶縁層上に中間層を形成する工程をさらに含み、
前記中間層の厚さは、１ｎｍ以上かつ５ｎｍ以下である、請求項１３に記載の半導体装置の製造方法。

【請求項17】

前記中間層を構成する材料は、酸化シリコンまたは酸窒化シリコンである、請求項１６に記載の半導体装置の製造方法。

【請求項18】

前記光導波路は、光変調部を構成している、請求項１３に記載の半導体装置の製造方法。

【請求項19】

前記光導波路の上面および両側面には、反転層が形成されている、請求項５、または６の何れか一項に記載の半導体装置。

【請求項20】

前記固定電荷層は、前記光導波路の上面および両側面と接するように、前記第１絶縁層上に形成されており、
前記光導波路の前記上面および前記両側面には、反転層が形成されている、請求項１３に記載の半導体装置の製造方法。

【請求項21】

前記光導波路を構成する材料は、シリコンである、請求項１４に記載の半導体装置の製造方法。

【請求項22】

前記第１絶縁層および前記第２絶縁層を構成する材料は、酸化シリコンである、請求項２１に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置およびその製造方法に関し、例えば、光導波路を有する半導体装置およびその製造方法に関する。

【背景技術】

【0002】

光通信技術として、シリコンフォトニクス技術が知られている。シリコンフォトニクス技術が採用された半導体装置は、例えば、光導波路内の光の位相を変化させる光変調部を有する（例えば、特許文献１参照）。

【0003】

特許文献１では、ｎ型不純物を含むｎ型半導体部と、ｐ型不純物を含むｐ型半導体部とで構成された光導波路を有するｐｎ型の光変調部が開示されている。光変調部を構成する光導波路は、エッチングでパターニングされている。また、上記ｎ型半導体部および上記ｐ型半導体部は、光導波路の内部において互いに隣接し、ｐｎ接合面を形成している。当該ｐｎ接合面は、光導波路内において、光導波路の両側面と対向するように形成されている。光変調部に逆バイアス電圧を印加すると、上記ｐｎ接合面から光導波路の側面に向かって空乏化領域が拡がる。空乏化領域が形成された状態と、空乏化領域が形成されていない状態とでは、光導波路内を進行する光の位相が異なる。光変調部は、この特性を利用して、光導波路内を進行する光の位相を電気的に制御することができる。

【先行技術文献】

【特許文献】

【0004】

【文献】特表２０１７－５０９０２２号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

光導波路が半導体層のドライエッチングによるパターニングで形成されている場合、光導波路の表面の粗さに起因する光損失が発生し得る。また、光変調部を低い電圧で駆動させる場合には、光導波路内において、空乏化領域を十分に拡げることができず、結果として、光変調部の変調効率が不十分となることがある。このように、従来の光変調器では、半導体装置の特性を高める観点から、改善の余地がある。

【0006】

一実施の形態の課題は、半導体装置の特性を高めることである。その他の課題および新規な特徴は、本明細書および図面の記載から明らかになる。

【課題を解決するための手段】

【0007】

一実施の形態に係る半導体装置は、光導波路を覆っている固定電荷層を有する。

【0008】

一実施の形態に係る半導体装置の製造方法は、半導体層をドライエッチング法により加工することによって、光導波路を形成する工程と、光導波路を覆うように固定電荷層を形成する工程と、を含む。

【発明の効果】

【0009】

一実施の形態に係る半導体装置では、光導波路を有する半導体装置の特性を向上させることができる。

【図面の簡単な説明】

【0010】

【図1】図１は、一実施の形態に係る光電気混載装置の回路構成の一例を示すブロック図である。

【図2】図２は、一実施の形態に係る半導体装置の構成の一例を示す要部底面図である。

【図3】図３は、一実施の形態に係る半導体装置の構成の一例を示す要部断面図である。

【図4】図４は、一実施の形態に係る半導体装置の構成の一例を示す部分拡大断面図である。

【図5】図５は、比較用の光変調部において、空乏化領域が形成された状態を示す部分拡大断面図である。

【図6】図６は、一実施の形態に係る光変調部において、空乏化領域が形成された状態を示す部分拡大断面図である。

【図7】図７は、比較用の第１光導波路を示す部分拡大断面図である。

【図8】図８は、一実施の形態に係る第１光導波路を示す部分拡大断面図である。

【図9】図９は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。

【図10】図１０は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。

【図11】図１１は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。

【図12】図１２は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。

【図13】図１３は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。

【図14】図１４は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。

【図15】図１５は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。

【図16】図１６は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。

【図17】図１７は、一実施の形態に係る半導体装置の製造方法に含まれる工程の一例を示す要部断面図である。

【図18】図１８は、変形例に係る半導体装置の構成の一例を示す要部断面図である。

【発明を実施するための形態】

【0011】

以下、一実施の形態に係る半導体装置について、図面を参照して詳細に説明する。なお、明細書および図面において、同一の構成要件または対応する構成要件には、同一の符号を付し、重複する説明は省略する。また、図面では、説明の便宜上、構成を省略または簡略化している場合もある。

【0012】

（光電気混載装置の回路構成）
図１は、本実施の形態に係る光電気混載装置ＬＥの回路構成の一例を示すブロック図である。

【0013】

図１に示されるように、光電気混載装置ＬＥは、第１電子回路ＥＣ１、半導体装置ＳＤ、光源ＬＳおよびＩＣチップＣＰを有する。本実施の形態に係る半導体装置ＳＤは、光導波路ＯＷ、光変調部ＬＭ、光出力部ＬＯ、光入力部ＬＩおよび受光部ＰＲを有する。ＩＣチップＣＰは、第２電子回路ＥＣ２および第３電子回路ＥＣ３を有する。半導体装置ＳＤの構成の詳細については、後述する。

【0014】

第１電子回路ＥＣ１は、第２電子回路ＥＣ２および第３電子回路ＥＣ３をそれぞれ制御するための電気信号（制御信号）を出力する。また、第１電子回路ＥＣ１は、第３電子回路ＥＣ３から出力された電気信号を受信する。第１電子回路ＥＣ１は、第２電子回路ＥＣ２および第３電子回路ＥＣ３に電気的に接続されている。第１電子回路ＥＣ１は、例えば、制御回路および記憶回路を含む公知のＣＰＵ（Central Processing Unit）またはＦＰＧＡ（Field-Programmable gate array）によって構成されている。

【0015】

光源ＬＳは、光を出射する。光源ＬＳの種類の例には、レーザダイオード（ＬＤ）が含まれる。光源ＬＳからの出射光の波長は、当該出射光が光導波路ＯＷの内部を透過できればよく、光導波路ＯＷを構成する材料に応じて適宜設定され得る。たとえば、光源ＬＳからの出射光のピーク波長は、１．０μｍ以上かつ１．６μｍ以下である。光源ＬＳは、光導波路ＯＷを介して光変調部ＬＭに光学的に接続されている。

【0016】

第２電子回路ＥＣ２は、光変調部ＬＭの動作を制御するための電気信号（制御信号）を出力する。より具体的には、第２電子回路ＥＣ２は、第１電子回路ＥＣ１から受信した制御信号に基づいて、光変調部ＬＭを制御する。第２電子回路ＥＣ２は、光変調部ＬＭに電気的に接続されている。第２電子回路ＥＣ２は、例えば、制御回路を含む公知のトランシーバＩＣによって構成されている。

【0017】

光変調部ＬＭは、第２電子回路ＥＣ２から受信した制御信号に基づいて、光源ＬＳから出射された光の位相を変調する。光変調部ＬＭは、当該制御信号に含まれる情報を含んだ光信号を生成する。光変調部ＬＭの種類は、マッハツェンダ型光変調部である。光変調部ＬＭは、電気制御型光変調部であってもよいし、電気制御および熱制御を併用した併用型光変調部であってもよい。光変調部ＬＭは、光導波路ＯＷを介して、光出力部ＬＯに光学的に接続されている。

【0018】

光出力部ＬＯは、光変調部ＬＭで変調された光信号を、半導体装置ＳＤの外部に出力する。たとえば、光出力部ＬＯは、光信号を外部の光ファイバに向けて出射する。光出力部ＬＯの種類の例には、グレーティングカプラ（ＧＣ）およびスポットサイズコンバータ（ＳＳＣ）が含まれる。

【0019】

光入力部ＬＩは、外部からの光を半導体装置ＳＤの内部に入力する。たとえば、外部の光ファイバから出射された光信号を半導体装置ＳＤの内部に入力する。光入力部ＬＩの種類の例には、グレーティングカプラ（ＧＣ）およびスポットサイズコンバータ（ＳＳＣ）が含まれる。光入力部ＬＩは、光導波路ＯＷを介して、受光部ＰＲに光学的に接続されている。

【0020】

受光部ＰＲは、光入力部ＬＩから受信した光信号に基づいて、電子正孔対を生成する。受光部ＰＲは、光信号を電気信号に変換する。受光部ＰＲは、光電変換特性を有していればよい。受光部ＰＲの種類の例には、アバランシェフォトダイオード型受光部が含まれる。受光部ＰＲは、第３電子回路ＥＣ３に電気的に接続されている。

【0021】

第３電子回路ＥＣ３は、受光部ＰＲから受信した電気信号を処理するとともに、処理された電気信号を第１電子回路ＥＣ１に出力する。より具体的には、第３電子回路ＥＣ３は、受光部ＰＲから受信した電気信号を増幅し、第１電子回路ＥＣ１に出力する。第３電子回路ＥＣ３は、例えば、増幅回路を含む公知のレシーバＩＣによって構成されている。

【0022】

（光電気混載装置の動作）
次いで、本実施の形態に係る光電気混載装置ＬＥの動作例について説明する。

【0023】

まず、光電気混載装置ＬＥの送信用部分について説明する。光源ＬＳからの出射光は、光導波路ＯＷを介して光変調部ＬＭに到達する。第２電子回路ＥＣ２は、第１電子回路ＥＣ１から受信した制御信号に基づいて光変調部ＬＭの動作を制御し、光変調部ＬＭに到達した光を変調する。これにより、電気信号が、光信号に変換される。そして、当該光信号は、光導波路ＯＷを介して光出力部ＬＯに到達し、光出力部ＬＯにおいて半導体装置ＳＤの外部に出射される。半導体装置ＳＤから出力された光信号は、光ファイバなどを介して他の半導体装置に導光される。

【0024】

次いで、光電気混載装置ＬＥの受信用部分について説明する。光ファイバなどを介して他の半導体装置から導光された光信号は、光入力部ＬＩに到達する。当該光信号は、光入力部ＬＩにおいて光導波路ＯＷの内部に導かれる。上記光信号は、光導波路ＯＷを介して受光部ＰＲに到達し、電気信号に変換される。そして、当該電気信号は、第３電子回路ＥＣ３で処理された後、第１電子回路ＥＣ１に送信される。

【0025】

（半導体装置の構成）
次いで、本実施の形態に係る半導体装置ＳＤの構成について説明する。

【0026】

図２は、半導体装置ＳＤの要部底面図であり、図３は、図２中のＡ－Ａ線における半導体装置ＳＤの要部断面図である。

【0027】

図３に示されるように、半導体装置ＳＤは、基板ＳＵＢ、第１絶縁層ＩＬ１、第１光導波路ＯＷ１、光変調部ＬＭ、固定電荷層ＦＣＬ、第２絶縁層ＩＬ２、第１プラグＰＬ１、第１配線ＷＲ１、第３絶縁層ＩＬ３、第２プラグＰＬ２、第２配線ＷＲ２および保護膜ＰＦを有する。詳細については後述するが、光変調部ＬＭは、一対の第２光導波路ＯＷ２と、第２光導波路ＯＷ２の両側面に隣接している二対のスラブ部ＳＬＢと、を有する。

【0028】

なお、詳細については後述するが、第２光導波路ＯＷ２の一部には不純物が含まれる点と、平面視において、第２光導波路ＯＷ２の上記一部が一対のスラブ部ＳＬＢに隣接している点とを除いて、第２光導波路ＯＷ２の構成（大きさ、形状、材料および機能）は、第１光導波路ＯＷ１の構成と同様である。そこで、互いに同様の構成については、重複記載を避ける観点から、第１光導波路ＯＷ１についてのみ説明する。

【0029】

基板ＳＵＢは、第１絶縁層ＩＬ１を介して第１光導波路ＯＷ１や光変調部ＬＭなどの光学素子を支持する支持体である。基板ＳＵＢは、互いに表裏の関係にある第１面（表面）ＳＦ１および第２面（裏面）ＳＦ２を含む。基板ＳＵＢの種類の例には、シリコン基板が含まれる。当該シリコン基板は、例えば、ホウ素（Ｂ）及びリン（Ｐ）などのｐ型不純物を含むシリコン単結晶基板である。たとえば、当該シリコン基板の主面（第１面ＳＦ１）の面方位は（１００）であり、当該シリコン基板の抵抗率は５Ω・ｃｍ以上かつ５０Ω・ｃｍ以下である。基板ＳＵＢの厚さは、例えば、１００μｍ以上かつ９００μｍ以下である。

【0030】

第１絶縁層ＩＬ１は、基板ＳＵＢの第１面ＳＦ１上に形成されている。第１絶縁層ＩＬ１は、第１光導波路ＯＷ１の内部を伝搬する光を第１光導波路ＯＷ１の内部に実質的に閉じ込めるためのクラッド層である。第１絶縁層ＩＬ１は、第１光導波路ＯＷ１を構成する材料の屈折率より小さい屈折率を有する材料で構成されている。第１絶縁層ＩＬ１を構成する材料の例には、酸化シリコン（ＳｉＯ_２）が含まれる。第１絶縁層ＩＬ１を構成する材料の屈折率は、例えば、１．４６である。なお、本明細書における屈折率は、波長１．５μｍの光に対する数値である。

【0031】

第１絶縁層ＩＬ１の厚さは、第１光導波路ＯＷ１からの光の染み出し距離（詳細については後述）より大きいことが好ましい。半導体装置ＳＤに加わる応力を低減させる観点と、半導体装置ＳＤの製造時における静電チャックによる半導体ウェハの貼りつきを抑制する観点とから、第１絶縁層ＩＬ１の厚さは、小さいことが好ましい。たとえば、第１絶縁層ＩＬ１の厚さは、２μｍ以上かつ３μｍ以下である。

【0032】

第１光導波路ＯＷ１は、その内部を光が伝搬可能な経路である。第１光導波路ＯＷ１は、第１絶縁層ＩＬ１上に形成されている。第１光導波路ＯＷ１は、第１絶縁層ＩＬ１および第２絶縁層ＩＬ２により、直接的または間接的に覆われている。本実施の形態では、第１光導波路ＯＷ１の上面および両側面は、固定電荷層ＦＣＬに直接接しており、かつ第１光導波路ＯＷ１の下面は、第１絶縁層ＩＬ１に直接的に接している。

【0033】

第１光導波路ＯＷ１は、第１光導波路ＯＷ１を構成する材料の屈折率より小さい屈折率を有する第１絶縁層ＩＬ１および電荷固定層ＦＣＬによって覆われている。これにより、光は、第１光導波路ＯＷ１の内部に実質的に閉じ込められた状態で、第１光導波路ＯＷ１の内部を進行することができる。ただし、当該光は、当該光の波長オーダ分、第１光導波路ＯＷ１の外部に染み出しながら、第１光導波路ＯＷ１の内部を進行する。

【0034】

第１光導波路ＯＷ１を構成する材料は、その内部を通る光に対して透明な半導体材料である。第１光導波路ＯＷ１を構成する材料の例には、シリコンおよびゲルマニウムが含まれる。第１光導波路ＯＷ１を構成する材料の結晶構造は、単結晶であってもよいし、多結晶であってもよい。第１光導波路ＯＷ１を構成する材料の屈折率は、例えば、３．５である。

【0035】

第１光導波路ＯＷ１の延在方向に直交する断面における第１光導波路ＯＷ１の断面形状は、第１光導波路ＯＷ１の内部を光が伝搬できる形状であればよい。第１光導波路ＯＷ１の断面形状の例には、矩形状および台形状が含まれる。

【0036】

第１光導波路ＯＷ１の幅および高さは、第１光導波路ＯＷ１の内部を光が適切に伝搬できれる大きさであればよい。第１光導波路ＯＷ１の幅および高さは、第１光導波路ＯＷ１の内部を通過する光の波長、および当該光のモードなどの条件に応じて適宜設定され得る。第１光導波路ＯＷ１の幅は、例えば、３００ｎｍ以上かつ５００ｎｍ以下である。第１光導波路ＯＷ１の高さは、例えば、２００ｎｍ以上かつ３００ｎｍ以下である。

【0037】

本実施の形態に係る光変調部ＬＭは、ｐｎ型の光変調部である。光変調部ＬＭは、図２に示されるように、入力用の光導波路ＯＷ_ｉｎと、光導波路ＯＷ_ｉｎから分岐した一対の第２光導波路ＯＷ２（分岐導波路）と、二対のスラブ部ＳＬＢと、出力用の光導波路ＯＷ_ＯＵＴと、を有する。すなわち、光導波路ＯＷ_ｉｎ、光導波路ＯＷ_ＯＵＴおよび第２光導波路ＯＷ２のそれぞれは、光変調部ＬＭの一部を構成している。

【0038】

光導波路ＯＷ_ｉｎおよび光導波路ＯＷ_ＯＵＴの構成（形状および材料など）の例は、第１光導波路ＯＷ１の構成と同様である。また、第２光導波路ＯＷ２のうち、一対のスラブ部ＳＬＢに挟まれている部分に、不純物領域が形成されている点について、第２光導波路ＯＷ２は、第１光導波路ＯＷ１と異なる。そこで、第２光導波路ＯＷ２内における上記不純物領域について説明する。

【0039】

図４は、図３において破線で示される領域の部分拡大断面図である。図４に示されるように、第２光導波路ＯＷ２は、ｐ型半導体からなるｐ型半導体部ＳＰｐと、ｎ型半導体からなるｎ型半導体部ＳＰｎとを有する。また、第２光導波路ＯＷ２は、第２光導波路ＯＷ２の幅方向において互いに反対側に位置する第１側面ＳＳ１および第２側面ＳＳ２を有する。ｐ型半導体部ＳＰｐおよびｎ型半導体部ＳＰｎは、第２光導波路ＯＷ２の幅方向において、互いに隣接するように形成されている。本実施の形態では、ｎ型半導体部ＳＰｎは、第２光導波路ＯＷ２の内部において第１側面ＳＳ１側に形成されている。ｐ型半導体部ＳＰｐは、第２光導波路ＯＷ２の内部において第２側面ＳＳ２側に形成されている。

【0040】

第２光導波路ＯＷ２の内部では、ｐｎ接合面が形成される。当該ｐｎ接合面は、第２光導波路ＯＷ２の両側面に対向するように形成されている。本実施の形態では、上記接合面は、第２光導波路ＯＷ２の幅方向において、第２側面ＳＳ２側に位置している。すなわち、上記ｐｎ接合面は、光導波路の内部において、第１側面ＳＳ１よりも第２側面ＳＳ２に近い。

【0041】

ここで、第２光導波路ＯＷ２「幅方向」とは、第１側面ＳＳ１および第２側面ＳＳ２の対向方向であり、平面視において、第２光導波路ＯＷ２の延在方向に対して垂直な方向である。

【0042】

第２光導波路ＯＷ２の延在方向に直交する断面において、ｎ型半導体部ＳＰｎの占有面積は、ｐ型半導体部ＳＰｐの占有面積より大きくてもよいし、小さくてもよいし、ｐ型半導体部ＳＰｐの占有面積と同じであってもよい。詳細については後述するが、光変調部ＬＭの変調効率を高める観点からは、ｎ型半導体部ＳＰｎの占有面積は、上記断面において、ｐ型半導体部ＳＰｐの占有面積より大きいことが好ましい。本実施の形態では、ｎ型半導体部ＳＰｎの占有面積は、上記断面において、ｐ型半導体部ＳＰｐの占有面積より大きい。

【0043】

一対の第２光導波路ＯＷ２について、一方の第２光導波路ＯＷ２におけるｎ型半導体部ＳＰｎに対するｐ型半導体部ＳＰｐの面積比と、他方の第２光導波路ＯＷ２におけるｎ型半導体部ＳＰｎに対するｐ型半導体部ＳＰｐの面積比とは、互いに同じであってもよいし、異なっていてもよい。本実施の形態では、上記２つの面積比は、互いに同じである。

【0044】

ｎ型半導体部ＳＰｎを構成するｎ型半導体は、ヒ素（Ａｓ）およびリン（Ｐ）などのｎ型不純物を含む。ｎ型半導体部ＳＰｎにおける不純物濃度は、１×１０^１７／ｃｍ^３以上である。また、ｐ型半導体部ＳＰｐを構成するｐ型半導体は、ホウ素（Ｂ）および二フッ化ボロン（ＢＦ_２）などのｐ型不純物を含む。ｐ型半導体部ＳＰｐにおける不純物濃度は、１×１０^１７／ｃｍ^３以上である。

【0045】

二対のスラブ部ＳＬＢは、第１絶縁層ＩＬ１上に形成されている。スラブ部ＳＬＢの構成は、特に限定されず、ｐｎ型変調部のスラブ部として公知の構成が採用され得る。スラブ部ＳＬＢは、第２光導波路ＯＷ２の幅方向において、第２光導波路ＯＷ２と隣接するように第１絶縁層ＩＬ１上に形成されている。本実施の形態では、一対のスラブ部ＳＬＢが、第２光導波路ＯＷ２を両側から挟むように、第１絶縁層ＩＬ１上に形成されている。ｎ型半導体部ＳＰｎに隣接するスラブ部ＳＬＢは、上記ｎ型不純物を含み、ｐ型半導体部ＳＰｐに隣接するスラブ部ＳＬＢは、上記ｐ型不純物を含む。電圧降下を抑制する観点から、スラブ部ＳＬＢにおける不純物濃度は、ｎ型半導体部ＳＰｎおよびｐ型半導体部ＳＰｐにおける不純物濃度より大きいことが好ましい。なお、スラブ部ＳＬＢは、第１プラグＰＬ１と電気的に接続されている。

【0046】

図２に示されているように、光変調部ＬＭでは、入力用の光導波路ＯＷ_ｉｎの内部を伝搬する光は、一対の第２光導波路ＯＷ２に分波され、一対の第２光導波路ＯＷ２の一方または両方で位相差を与えられた後に、出力用の光導波路ＯＷ_ＯＵＴで合波される。そして、光導波路ＯＷ_ＯＵＴで生じる光の干渉により、光の振幅が制御され、結果として、光信号が生成され得る。

【0047】

光変調部ＬＭは、キャリアプラズマ効果によって、第２光導波路ＯＷ２の内部を通過する光の位相を制御することができる。具体的には、ｐ型半導体部ＳＰｐおよびｎ型半導体部ＳＰｎの間に逆バイアス（電圧）を印加することによって、ｐｎ接合面から第２光導波路ＯＷ２の両側面に向かって空乏化領域が拡がる。空乏化領域が形成された状態と、空乏化領域が形成されていない状態とでは、第２光導波路ＯＷ２内を進行する光の位相が異なる。このように、光変調器ＬＭは、第２光導波路ＯＷ２内を進行する光の位相を電気的に制御することができる。

【0048】

固定電荷層ＦＣＬは、第１光導波路ＯＷ１および第２光導波路ＯＷ２を含む光変調部ＬＭを覆うように、第１絶縁層ＩＬ１上に形成されている。固定電荷層ＦＣＬは、第１光導波路ＯＷ１および第２光導波路ＯＷ２上に形成された状態において、第１光導波路ＯＷ１および第２光導波路ＯＷ２を覆うように形成された負の固定電荷を含む絶縁層である。これにより、固定電荷層ＦＣＬは、第１光導波路ＯＷ１および第２光導波路ＯＷ２の表面に反転層を形成する。

【0049】

固定電荷層ＦＣＬは、上記機能を発揮できる材料で構成されており、第１光導波路ＯＷ１および第２光導波路ＯＷ２を構成する材料に応じて選択され得る。固定電荷層ＦＣＬを構成する材料は、酸化ハフニウム、酸化アルミニウム、酸化ジルコニウム、酸化タンタル、酸化チタン、窒化ハフニウム、窒化アルミニウム、酸窒化ハフニウムおよび酸窒化アルミニウムからなる群から選択される少なくとも一種である。固定電荷層ＦＣＬを構成する材料は、酸化ハフニウムであることが好ましい。なお、固定電荷層ＦＣＬは、上記材料で構成された単層膜であってもよいし、上記材料で構成された複数の膜からなる積層膜であってもよい。

【0050】

固定電荷層ＦＣＬは、耐熱性の観点から、シリコン（Ｓｉ）および窒素（Ｎ）などの成分を含んでいてもよい。当該成分の濃度は、固定電荷層ＦＣＬの絶縁性が損なわれない範囲で適宜決定される。

【0051】

固定電荷層ＦＣＬは、第１光導波路ＯＷ１と、第２光導波路ＯＷ２のｎ型半導体部ＳＰｎおよびｐ型半導体部ＳＰｐとに直接的に接していてもよいし、間接的に接していてもよい（後述の変形例参照）。効果的に反転層を形成する観点から、固定電荷層ＦＣＬは、第１光導波路ＯＷ１および第２光導波路ＯＷ２と直接的に接していることが好ましい。本実施の形態では、固定電荷層ＦＣＬは、第１光導波路ＯＷ１および第２光導波路ＯＷ２と直接的に接している。

【0052】

固定電荷層ＦＣＬの厚さは、上記反転層を形成するために十分な厚さであればよい。固定電荷層ＦＣＬの厚さが小さすぎると、上記反転層が十分に形成されず、固定電荷層ＦＣＬによる作用を得られない傾向がある。また、固定電荷層ＦＣＬの厚さが大きすぎると、厚い上記反転層が形成され、空乏化領域を形成した状態と形成していない状態とで、第２光導波路ＯＷ２内を伝搬する光の位相差が小さくなり、結果として、光変調器ＬＭの変調効率が低下する傾向がある。このような観点から、固定電荷層ＦＣＬの厚さは、１ｎｍ以上かつ１０ｎｍ以下であることが好ましく、５ｎｍ程度であることがより好ましい。

【0053】

第２絶縁層ＩＬ２は、固定電荷層ＦＣＬ上に形成されている。第２絶縁層ＩＬ２は、固定電荷層ＦＣＬを介して、第１光導波路ＯＷ１および光変調部ＬＭを覆うように、第１絶縁層ＩＬ１上に形成されている。第２絶縁層ＩＬ２は、第１光導波路ＯＷ１および第２光導波路ＯＷ２を構成する材料の屈折率より小さい屈折率を有する材料で構成されている。第２絶縁層ＩＬ２を構成する材料の例には、酸化シリコン（ＳｉＯ_２）が含まれる。第２絶縁層ＩＬ２を構成する材料の屈折率は、例えば、１．４６である。

【0054】

第２絶縁層ＩＬ２上に形成されている第１配線ＷＲ１によって、第２光導波路ＯＷ２から染み出した光が散乱されるのを抑制する観点から、第２絶縁層ＩＬ２の厚さは、１．５μｍ以上であることが好ましい。また、製造プロセスの容易性の観点から、第２絶縁層ＩＬ２の厚さは、２μｍ程度であることがより好ましい。

【0055】

第１プラグＰＬ１は、第２絶縁層ＩＬ２に形成された貫通孔を埋めるように形成されている。第１プラグＰＬ１は、光変調部ＬＭのスラブ部ＳＬＢと、第１配線ＷＲ１とを互いに電気的に接続している。第１プラグＰＬ１は、第２絶縁層ＩＬ２の厚さ方向に沿って、光変調部ＬＭのｐ型半導体部ＳＰｐおよびｎ型半導体部ＳＰｎに達するように形成されている。第１プラグＰＬ１については、半導体技術においてプラグとして採用されている公知の構成が採用され得る。第１プラグＰＬ１の材料の例には、タングステン（Ｗ）が含まれる。

【0056】

第１配線ＷＲ１は、第２絶縁層ＩＬ２上に形成されている。第１配線ＷＲ１は、第１プラグＰＬ１を介して光変調部ＬＭに電気的に接続されている。第１配線ＷＲ１については、半導体技術において配線として採用されている公知の構成が採用され得る。第１配線ＷＲ１の例には、チタン層、窒化チタン層、アルミニウム層、窒化チタン層およびチタン層がこの順で積層されたアルミニウム配線が含まれる。また、アルミニウム層の代わりに、銅層またはタングステン層が用いられてもよい。本実施の形態では、第１配線ＷＲ１は、上記アルミニウム配線である。

【0057】

第３絶縁層ＩＬ３は、第１配線ＷＲ１を覆うように、第２絶縁層ＩＬ２上に形成されている。第３絶縁層ＩＬ３を構成する材料の例は、第２絶縁層ＩＬ２と同様である。第３絶縁層ＩＬ３の厚さは、例えば、１μｍ以上かつ２．５μｍ以下である。

【0058】

第２プラグＰＬ２は、第３絶縁層ＩＬ３に形成された貫通孔を埋めるように形成されている。第２プラグＰＬ２は、第１配線ＷＲ１および第２配線ＷＲ２を互いに電気的に接続している。第２プラグＰＬ２は、第３絶縁層ＩＬ３の厚さ方向に沿って、第１配線ＷＲ１に達するように形成されている。第２プラグＰＬ２についても、半導体技術においてプラグとして採用されている公知の構成が採用され得る。第２プラグＰＬ２の材料の例には、第１プラグＰＬ１と同様である。

【0059】

第２配線ＷＲ２は、第３絶縁層ＩＬ３上に形成されている。第２配線ＷＲ２は、第２プラグＰＬ２を介して第１配線ＷＲ１に電気的に接続されている。第２配線ＷＲ２については、半導体技術において配線として採用されている公知の構成が採用され得る。第２配線ＷＲ２の材料の例は、第１配線ＷＲ１と同様である。

【0060】

保護膜ＰＦは、第３絶縁層ＩＬ３上に形成されている。保護膜ＰＦには、第２配線ＷＲ２を外部に露出するパッド開口部ＰＯＰが形成されている。保護膜ＰＦは、半導体装置ＳＤを保護することができればよい。保護膜ＰＦの材料の例には、酸化シリコン、酸窒化シリコン、窒化シリコンおよびＰＳＧ（Phospho Silicate Glass）が含まれる。保護膜ＰＦの厚さは、例えば、１μｍ以上かつ２．５μｍ以下である。保護膜ＰＦに形成されたパッド開口部ＰＯＰの内部には、第２配線ＷＲ２の一部が露出している。

【0061】

第２配線ＷＲ２のうち、パッド開口部ＰＯＰから露出した部分は、例えば、ボンディングワイヤのような外部配線と接続されるためのパッド部を構成する。なお、当該外部配線を当該パッド部にボンディングする際に、上記光学素子に対して生じうるダメージを抑制する観点から、平面視において、パッド開口部ＰＯＰは、上記光学素子と重ならないことが好ましい。

【0062】

（固定電荷層ＦＣＬの作用）
ここで、固定電荷層ＦＣＬの作用について説明する。ここでは、（１）光変調部に対する固定電荷層ＦＣＬの作用と、（２）光導波路に対する固定電荷層ＦＣＬの作用とについて説明する。

【0063】

（１）光変調部に対する固定電荷層ＦＣＬの作用
比較のために、固定電荷層ＦＣＬに覆われていない光変調部ＲＬＭ（以下、「比較用の光変調部」ともいう）についても説明する。図５は、比較用の光変調部ＲＬＭにおいて、空乏化領域ＤＲが形成された状態を示す部分拡大断面図であり、図６は、本実施の形態に係る光変調部ＬＭにおいて、空乏化領域ＤＲが形成された状態を示す部分拡大断面図である。図５および図６において、空乏化領域ＤＲは、黒色の領域で示されている。

【0064】

比較用の光変調部ＲＬＭでは、逆バイアスが印加されたとき、第２光導波路ＯＷ２において、ｐｎ接合面から光導波路の側面に向かって空乏化領域ＤＲが形成される。４００ｎｍの幅を有し、かつ２００ｎｍの高さを有する第２光導波路ＯＷ２に対して、５Ｖ程度の逆バイアス電圧が印加された場合を考える。この場合、比較用の光変調部ＲＬＭでは、図５に示されるように、ｐｎ接合面から第２光導波路ＯＷ２の両側面に向かって１００ｎｍ程度ずつ空乏化領域ＤＲが拡がる。すなわち、比較例に係る光変調部ＲＬＭでは、幅４００ｎｍの第２光導波路ＯＷ２に対して形成される空乏化領域ＤＲの幅は２００ｎｍ程度であり、第２光導波路ＯＷ２の内部を十分に空乏化できない。

【0065】

これに対して、本実施の形態に係る光変調部ＬＭでは、固定電荷層ＦＣＬが、光変調部ＬＭを覆っている。これにより、第２光導波路ＯＷ２におけるｎ型半導体部ＳＲｎの表面（上面および側面）には、反転層が形成されている。上記の条件と同様の条件で光変調部ＬＭに逆バイアス電圧が印加された場合、本実施の形態に係る光変調部ＬＭでは、図６に示されるように、ｐｎ接合面から空乏化領域ＤＲが拡がるだけでなく、上記反転層からも空乏化領域ＤＲが拡がる。すなわち、本実施の形態に係る光変調部ＬＭでは、第２光導波路ＯＷ２の第１側面ＳＳ１と、第２光導波路ＯＷ２の上面とからも空乏化領域ＤＲが拡がる。このため、比較用の光変調部ＥＬＭと比較して、空乏化領域ＤＲの大きさを約１．３倍程度大きくできる。すなわち、光変調部ＬＭの変調効率が向上する。なお、上記反転層の形成領域を大きくし、空乏化領域ＤＲをより広範囲に拡げる観点から、第２光導波路ＯＷ２の延在方向に直交する断面において、ｎ型半導体部ＳＰｎの占有面積は、ｐ型半導体部ＳＰｐの占有面積より大きいことが好ましい。

【0066】

（２）光導波路に対する固定電荷層ＦＣＬの作用
比較のために、固定電荷層ＦＣＬに覆われていない第１光導波路ＲＯＷ１（以下、「比較用の第１光導波」ともいう）についても説明する。図７は、比較用の第１光導波路ＲＯＷ１を示す部分拡大断面図であり、図８は、本実施の形態に係る第１光導波路ＯＷ１を示す部分拡大断面図である。図７および図８において、第１光導波路ＲＯＷ１、ＯＷ１の側面の粗さ（「ラインエッジラフネス」ともいう）を強調して示している。

【0067】

半導体層のドライエッチングによって、第１光導波路ＲＯＷ１が形成される場合、図７に示されるように、第１光導波路ＲＯＷ１の側面の表面粗さは、第１光導波路ＯＷ１の上面の表面粗さと比較して大きい傾向がある。このため、第１光導波路ＯＷ１内を光が伝搬する際に、第１光導波路ＯＷ１のラインエッジラフネスに起因して光損失（伝搬損）が生じ得る。

【0068】

しかしながら、本実施の形態に係る第１光導波路ＯＷ１は、固定電荷層ＦＣＬにより覆われている。これにより、図８に示されるように、第１光導波路ＯＷ１の表面には、Ｐ型反転層ＰＩＮが形成されている。第１光導波路ＯＷ１内を伝搬する光は、Ｐ型反転層ＰＩＮの存在により第１光導波路ＯＷ１の表面に到達し難くなる。このため、第１光導波路ＯＷ１のラインエッジラフネスに起因する上記伝搬損が低減される。

【0069】

（半導体装置の製造方法）
次いで、本実施の形態に係る半導体装置ＳＤの製造方法の一例について説明する。図９～図１７は、半導体装置ＳＤの製造方法に含まれる工程の一例を示す要部断面図である。

【0070】

本実施の形態に係る半導体装置ＳＤの製造方法は、（１）半導体ウェハＳＷの準備工程と、（２）光学素子の形成工程と、（３）固定電荷層ＦＣＬの形成工程と、（４）配線層の形成工程と、を含む。

【0071】

（１）半導体ウェハＳＷの準備工程
まず、図９に示されるように、第１面（表面）ＳＦ１および第２面（裏面）ＳＦ２を有する半導体基板ＳＵＢと、半導体基板ＳＵＢの第１面ＳＦ１上に形成された第１絶縁層ＩＬ１と、第１絶縁層ＩＬ１上に形成された半導体層ＳＬと、を有する半導体ウェハＳＷを準備する。半導体ウェハＳＷは、製造されてもよいし、市販品として購入されてもよい。

【0072】

半導体ウェハＳＷは、例えば、ＳＯＩ（Silicon On Insulator）基板である。ＳＯＩ基板の製造方法としては、公知の製造方法から適宜選択され得る。ＳＯＩ基板の製造方法の例には、ＳＩＭＯＸ（Separation by Implantation of Oxygen）法およびスマートカット法が含まれる。

【0073】

半導体基板ＳＵＢの材料の例は、前述の通りである。基板ＳＵＢの厚さは、例えば、７００～９００μｍである。第１絶縁層ＩＬ１の材料および厚さの例は、前述の通りである。半導体層ＳＬの材料の例には、シリコンおよびゲルマニウムが含まれる。半導体層ＳＬの材料の結晶構造は、単結晶であってもよいし、多結晶であってもよい。

【0074】

（２）光学素子の形成工程
次いで、図１０に示されるように、準備した半導体ウェハＳＷを加工して第１光導波路ＯＷ１および光変調部ＬＭなどの光学素子を形成する。本実施の形態では、第１光導波路ＯＷ１と、第２光導波路ＯＷ２およびスラブ部ＳＬＢを有する光変調部ＬＭとが、以下の手順により形成される。上記光学素子の形成方法としては、シリコンフォトニクス技術における光学素子の公知の形成方法から適宜採用され得る。

【0075】

まず、半導体層ＳＬをパターニングして、第１光導波路ＯＷ１、第２光導波路ＯＷ２およびスラブ部ＳＬＢを形成する。具体的には、公知のフォトリソグラフィ技術およびエッチング技術によって、半導体層ＳＬをパターニングする。半導体層ＳＬのエッチング方法は、特に限定されず、例えば、ドライエッチング法である。上記手順を繰り返して、半導体層ＳＬを所望の形状にパターニングする。これにより、第１光導波路ＯＷ１、第２光導波路ＯＷ２およびスラブ部ＳＬＢが形成され得る。

【0076】

次いで、フォトリソグラフィ技術およびイオン注入技術によって、所望の不純物濃度のｎ型不純物を第２光導波路ＯＷ２およびスラブ部ＳＬＢ内に注入する。同様に、所望の不純物濃度のｐ型不純物を第２光導波路ＯＷ２およびスラブ部ＳＬＢ内に注入する。これにより、図４で説明したｎ型半導体部ＳＰｎおよびｐ型半導体部ＳＰｐが形成され得る。以上により、第１光導波路ＯＷ１および光変調部ＬＭが形成され得る。

【0077】

（３）固定電荷層ＦＣＬの形成工程
次いで、図１１に示されるように、第１光導波路ＯＷ１および光変調部ＬＭを覆うように第１絶縁層ＩＬ１上に固定電荷層ＦＣＬを形成する。固定電荷層ＦＣＬは、例えば、固定電荷層ＦＣＬを構成する材料を堆積すればよい。固定電荷層ＦＣＬの形成方法の例には、化学気相成長法（ＣＶＤ法）、スパッタリング法および原子層蒸着法（ＡＬＤ法）が含まれる。

【0078】

（４）配線層の形成工程
次いで、上記配線層を固定電荷層ＦＣＬ上に形成する。前述のとおり、本実施の形態において、上記配線層の形成工程は、第２絶縁層ＩＬ２の形成工程、第１プラグＰＬ１の形成工程、第１配線ＷＲ１の形成工程、第３絶縁層ＩＬ３の形成工程、第２プラグＰＬ２の形成工程、第２配線ＷＲ２の形成工程および保護膜ＰＦの形成工程を含む。

【0079】

まず、図１２に示されるように、第１光導波路ＯＷ１および光変調部ＬＭを覆うように、固定電荷層ＦＣＬ上に第２絶縁層ＩＬ２を形成する。第２絶縁層ＩＬ２の形成方法は、特に限定されず、公知の方法から適宜選択され得る。第２絶縁層ＩＬ２の形成方法の例には、ＣＶＤ法が含まれる。第２絶縁層ＩＬ２を構成する材料の例は、前述のとおりである。なお、必要に応じて、第２絶縁層ＩＬ２の上面は、平坦化処理が施されてもよい。第２絶縁層ＩＬ２の上面の平坦化処理の例には、リフロー法、エッチバック法、およびＣＭＰ（Chemical mechanical polishing）法が含まれる。

【0080】

次いで、図１３に示されるように、光変調部ＬＭにおけるスラブ部ＳＬＢに達する第１プラグＰＬ１を形成する。具体的には、第２絶縁層ＩＬ２に貫通孔を形成した後に、当該貫通孔を埋めるように導電膜を形成すればよい。第１プラグＰＬ１の形成方法は、特に限定されず、公知の方法から適宜選択され得る。上記導電膜の材料の例には、タングステンが含まれる。

【0081】

次いで、図１４に示されるように、第１プラグＰＬ１に電気的に接続された第１配線ＷＲ１を形成する。本実施の形態では、第１配線ＷＲ１は、第２絶縁層ＩＬ２上に形成されたアルミニウム配線である。第１配線ＷＲ１の形成方法は、特に限定されず、公知の方法から適宜選択され得る。たとえば、スパッタリング法によりチタン層、窒化チタン層、アルミニウム層、窒化チタン層およびチタン層がこの順に積層された積層膜を第２絶縁層ＩＬ２上に形成した後、上記積層膜をパターニングすることによって、第１配線ＷＲ１は形成され得る。

【0082】

次いで、図１５に示されるように、第３絶縁層ＩＬ３を第２絶縁層ＩＬ２上に形成した後に、第２プラグＰＬ２を第３絶縁層ＩＬ３内に形成する。本実施の形態では、第３絶縁層ＩＬ３は、第１配線ＷＲ１を覆うように第２絶縁層ＩＬ２上に形成されている。第２プラグＰＬ２は、第１配線ＷＲ１に達するように形成される。第３絶縁層ＩＬ３の形成方法の例は、第２絶縁層ＩＬ２の形成方法と同様である。第２プラグＰＬ２の形成方法の例は、第１プラグＰＬ１の形成方法と同様である。

【0083】

次いで、図１６に示されるように、第２プラグＰＬ２に電気的に接続された第２配線ＷＲ２を形成する。本実施の形態では、第２配線ＷＲ２は、第３絶縁層ＩＬ３上に形成されたアルミニウム配線である。第２配線ＷＲ２の形成方法の例は、第１配線ＷＲ１の形成方法と同様である。

【0084】

次いで、図１７に示されるように、保護膜ＰＦを第３絶縁層ＩＬ３上に形成する。本実施の形態では、保護膜ＰＦは、第２配線ＷＲ２を覆うように第３絶縁層ＩＬ３上に形成される。保護膜ＰＦの形成方法は、特に限定されず、公知の方法から適宜選択され得る。保護膜ＰＦの材料の例は、前述のとおりである。次いで、保護膜ＰＦのうち、第２配線ＷＲ２上に位置する部分を除去する。これにより、第２配線ＷＲ２の一部を露出するパッド開口部ＰＯＰが保護膜ＰＦに形成され得る。

【0085】

最後に、半導体ウェハＳＷをダイシングすることによって、個片化された複数の半導体装置ＳＤが得られる。

【0086】

以上の製造方法により、本実施の形態に係る半導体装置ＳＤを製造することができる。なお、本実施の形態に係る半導体装置ＳＤの製造方法は、必要に応じて、他の工程をさらに含んでいてもよい。たとえば、他の工程の例には、光源としてのレーザダイオードの配置工程、グレーティングカプラの形成工程、スポットサイズコンバータの形成工程、および受光部の形成工程が含まれる。当該他の工程は、シリコンフォトニクス技術において公知の形成方法から適宜採用され得る。

【0087】

（効果）
本実施の形態に係る半導体装置ＳＤは、第１光導波路ＯＷ１と、第２光導波路ＯＷ２を含む光変調部ＬＭとを覆っている固定電荷層ＦＣＬを有する。これにより、第１光導波路ＯＷ１および第２光導波路ＯＷ２における伝搬損が低減される。また、光変調部ＬＭにおいて、広範囲に亘って空乏化領域ＤＲを形成することができる。これにより、光変調部ＬＭの変調効率が向上するため、光変調部ＬＭの小型化を実現できる。これは、結果として、本実施の形態に係る半導体装置ＳＤでは、半導体装置ＳＤの特性を高めることができる。

【0088】

［変形例］
図１８は、変形例に係る半導体装置ＭＳＤの構成の一例を示す要部断面図である。

【0089】

図１８に示されるように、変形例に係る半導体装置ＭＳＤは、少なくとも第２光導波路ＯＷ２および固定電荷層ＦＣＬの間に形成された中間層ＩＮＴをさらに有する。本変形例では、中間層ＩＮＴは、第１光導波路ＯＷ１および第２光導波路ＯＷ２の両方を覆うように、形成されている。固定電荷層ＦＣＬは、中間層ＩＮＴを介して第１光導波路ＯＷ１および光変調部ＬＭを覆うように、第１絶縁層ＩＬ１上に形成されている。中間層ＩＮＴは、第１光導波路ＯＷ１の上面および側面と、第２光導波路ＯＷ２の上面および側面とに直接的に接している。固定電荷層ＦＣＬは、中間層ＩＮＴを介して、第１光導波路ＯＷ１の上面および側面と、第２光導波路ＯＷ２の上面および側面とに間接的に接している。

【0090】

中間層ＩＮＴを構成する材料の例には、酸化シリコン（ＳｉＯ_２）および酸窒化シリコン（ＳｉＯＮ）が含まれる。中間層ＩＮＴの厚さが小さすぎると、第２光導波路ＯＷ２および固定電荷層ＦＣＬの界面準位が十分低減されない傾向がある。中間層ＩＮＴの厚さが大きすぎると、上記反転層が形成されない傾向がある。このような観点から、中間層ＩＮＴの厚さは、１ｎｍ以上かつ５ｎｍ以下であることが好ましい。

【0091】

変形例に係る半導体装置ＭＳＤは、中間層ＩＮＴにより第２光導波路ＯＷ２および固定電荷層ＦＣＬの界面準位を低減することによって、界面準位の数が多い場合にＧＲ（Grown Recombination）センタで発生し得るホール／エレクトロンペアの変動に起因する空乏化領域の大きさの変動を抑制することができる。結果として、光変調部ＬＭの変調動作をより安定にできる。

【0092】

なお、本発明は、上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更され得る。たとえば、上記実施の形態に係る半導体装置ＳＤ、ＭＳＤは、光学素子として、光導波路ＯＷ１および光変調部ＬＭを有する態様について説明したが、必要に応じてグレーティングカプラ、スポットサイズコンバータ、および受光部などの他の光学素子を有していてもよい。

【0093】

また、上記実施の形態では、上記配線層の数が２つの場合について説明したが、上記配線層の数は、３つ以上であってもよい。

【0094】

また、第１配線ＷＲ１および第２配線ＷＲ２が、アルミニウム配線である態様について説明したが、第１配線ＷＲ１および第２配線ＷＲ２は、銅配線であってもよい。この場合、当該銅配線は、例えば、ダマシン法により形成され得る。

【0095】

また、特定の数値例について記載した場合であっても、理論的に明らかにその数値に限定される場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値であってもよい。また、成分については、「Ａを主要な成分として含むＢ」などの意味であり、他の成分を含む態様を排除するものではない。

【符号の説明】

【0096】

ＣＰ ＩＣチップ
ＤＲ 空乏化領域
ＥＣ１ 第１電子回路
ＥＣ２ 第２電子回路
ＥＣ３ 第３電子回路
ＩＬ１ 第１絶縁層
ＩＬ２ 第２絶縁層
ＩＬ３ 第３絶縁層
ＦＣＬ 固定電荷層
ＩＮＴ 中間層
ＬＩ 光入力部
ＬＥ 光電気混載装置
ＬＭ、ＲＬＭ 光変調部
ＯＷ 光導波路
ＯＷ１、ＲＯＷ１ 第１光導波路
ＯＷ２ 第２光導波路
ＰＦ 保護膜
ＰＩＮ 反転層
ＰＬ１ 第１プラグ
ＰＬ２ 第２プラグ
ＰＯＰ パッド開口部
ＳＤ、ＭＳＤ、ＲＳＤ 半導体装置
ＳＦ１ 第１面
ＳＦ２ 第２面
ＳＬ 半導体層
ＳＬＢ スラブ部
ＳＰｎ ｎ型半導体部
ＳＰｐ ｐ型半導体部
ＳＳ１ 第１側面
ＳＳ２ 第２側面
ＳＵＢ 半導体基板
ＳＷ 半導体ウェハ
ＷＲ１ 第１配線
ＷＲ２ 第２配線

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】