発明が解決しようとする課題[発明の詳細な説明]から抜粋

課題を解決するための手段[発明の詳細な説明]から抜粋

発明の効果[発明の詳細な説明]から抜粋

以上の態様から分かるように、本願にて提供されるＦＰＧＡに基づく高精度時間測定方法は、クロックカウントの方式で粗遅延時間ｎＴ _ｐ を測定することと、ＦＰＧＡ内部のキャリーチェーンを利用してＳｔａｒｔ信号の微遅延時間Ｔ _１ 及びＳｔｏｐ信号の微遅延時間Ｔ _２ を測定することと、粗遅延時間ｎＴ _ｐ と微遅延時間Ｔ _１ とＳｔｏｐ信号の微遅延時間Ｔ _２ とに基づいて、測定結果としてＳｔｏｐ信号とＳｔａｒｔ信号との間の時間Ｔを出力すること、とを含み、Ｓｔａｒｔ信号やＳｔｏｐ信号の伝送に、前記キャリーチェーンの出力値としての１と０とが交互に現れる不安定状態があるかを判定し、前記不安定状態がないと判定された場合は、各キャリーチェーンの、最初の出力値０が現れた位置の直前の出力値１の位置を基準としてＳｔａｒｔ信号やＳｔｏｐ信号の微遅延時間Ｔ _１ 、Ｔ _２ を測定し、前記不安定状態があると判定された場合は、各キャリーチェーンの出力値同士を加算しかつ各出力値を１回のみ演算することにより、不安定が発生した位置を確定し、この不安定発生位置を基準としてＳｔａｒｔ信号やＳｔｏｐ信号の微遅延時間Ｔ _１ 、Ｔ _２ を測定する。したがって、全てのキャリーチェーンの出力値を加算することにより、信号の伝送に不安定の要因が発生して１と０が交互に現れる場合であっても、加算による結果に１が現れたキャリーチェーンが計算されているので、算出された信号が通ったキャリーチェーンの位置は、実際に通ったキャリーチェーンの位置により近づき、これにより、測定の時間精度を高めることができる。