ホーム > 特許ランキング > レイセオン カンパニー
知財求人 - 知財ポータルサイト「IP Force」
特許7146784金フリーコンタクトを有する窒化物構造及びそのような構造を形成する方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-09-26
(45)【発行日】2022-10-04
(54)【発明の名称】金フリーコンタクトを有する窒化物構造及びそのような構造を形成する方法
(51)【国際特許分類】
H01L 21/28 20060101AFI20220927BHJP
H01L 21/3205 20060101ALI20220927BHJP
H01L 21/768 20060101ALI20220927BHJP
H01L 23/522 20060101ALI20220927BHJP
H01L 29/417 20060101ALI20220927BHJP
H01L 21/338 20060101ALI20220927BHJP
H01L 29/812 20060101ALI20220927BHJP
【ＦＩ】
H01L21/28 301B
H01L21/28 301R
H01L21/28 301S
H01L21/88 J
H01L29/50 J
H01L29/80 L
H01L29/80 U
【請求項の数】
24
(21)【出願番号】P 2019544889
(86)(22)【出願日】2018-02-13
(65)【公表番号】
(43)【公表日】2020-03-19
(86)【国際出願番号】 US2018017895
(87)【国際公開番号】W WO2018156374
(87)【国際公開日】2018-08-30
【審査請求日】2019-08-19
(31)【優先権主張番号】15/438,148
(32)【優先日】2017-02-21
(33)【優先権主張国・地域又は機関】US
【前置審査】
(73)【特許権者】
【識別番号】503455363
【氏名又は名称】レイセオン カンパニー
(74)【代理人】
【識別番号】100107766
【弁理士】
【氏名又は名称】伊東 忠重
(74)【代理人】
【識別番号】100070150
【弁理士】
【氏名又は名称】伊東 忠彦
(74)【代理人】
【識別番号】100091214
【弁理士】
【氏名又は名称】大貫 進介
(72)【発明者】
【氏名】ラロッシュ，ジェフリー，アール．
(72)【発明者】
【氏名】チュンベス，エドアルド，エム．
(72)【発明者】
【氏名】イプ，ケリー，ピー．
(72)【発明者】
【氏名】カジオール，トーマス，イー．
【審査官】早川 朋一
(56)【参考文献】
【文献】米国特許出願公開第２０１４／０１５９０４９（ＵＳ，Ａ１）
【文献】特開２０１６－０４６３０６（ＪＰ，Ａ）
【文献】特開２０１２－０３３６９０（ＪＰ，Ａ）
【文献】特開２０１２－０２８４４２（ＪＰ，Ａ）
【文献】特表２０１４－５１５５６２（ＪＰ，Ａ）
【文献】特開２０１５－０７３００２（ＪＰ，Ａ）
【文献】特表２００９－５２４２４２（ＪＰ，Ａ）
【文献】特開２０１０－１９２７７１（ＪＰ，Ａ）
【文献】特開２０１０－１３５３９９（ＪＰ，Ａ）
【文献】特開２０１２－２２７４０５（ＪＰ，Ａ）
【文献】米国特許出願公開第２０１５／０２９４９２１（ＵＳ，Ａ１）
【文献】特開２０１２－０２３０７４（ＪＰ，Ａ）
【文献】特開２００９－０３３０９７（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２１／３２０５－２１／３２１５
Ｈ０１Ｌ ２１／７６８
Ｈ０１Ｌ ２３／５２－２３／５３８
Ｈ０１Ｌ ２３／４８－２３／５０
Ｈ０１Ｌ ２３／１２－２３／１５
Ｈ０１Ｌ ２１／６０－２１／６０７
Ｈ０１Ｌ ２１／２８－２１／２８８
Ｈ０１Ｌ ２１／４４－２１／４４５
Ｈ０１Ｌ ２９／４０－２９／５１
Ｈ０１Ｌ ２１／３３７－２１／３３８
Ｈ０１Ｌ ２７／０９５－２７／０９８
Ｈ０１Ｌ ２９／７７５－２９／７７８
Ｈ０１Ｌ ２９／８０－２９／８１２
(57)【特許請求の範囲】
【請求項1】
基板、前記基板上に配置されたＩＩＩ族－Ｎ半導体層、
前記ＩＩＩ族－Ｎ半導体層と接触した多層電気コンタクト構造であり、当該多層電気コンタクト構造は、フィンガー状ドレイン電極構造、フィンガー状ソース電極構造、及びソースパッドを提供し、当該多層電気コンタクト構造は、
前記ＩＩＩ族－Ｎ半導体層と接触した金フリーコンタクト層と、
前記金フリーコンタクト層上に配置され且つ前記金フリーコンタクト層に電気的に接続された金フリーの導電性のエッチング停止層と、
を有する、多層電気コンタクト構造、及び
前記ソースパッドの前記金フリーの導電性のエッチング停止層まで及び前記フィンガー状ソース電極構造の前記金フリーの導電性のエッチング停止層まで、前記基板、前記ＩＩＩ族－Ｎ半導体層、及び前記金フリーコンタクト層を通り抜けている複数の導電ビア、
を有する半導体構造。
【請求項2】
前記多層電気コンタクト構造は、前記金フリーコンタクト層の上に配置されたアルミニウムベースの層を含む、請求項１に記載の半導体構造。
【請求項3】
前記金フリーコンタクト層は、前記ＩＩＩ族－Ｎ半導体層と直に接触しており、前記金フリーコンタクト層及び前記アルミニウムベースの層は、６６０度未満の温度で前記ＩＩＩ族－Ｎ半導体層とともにアニールすることで前記ＩＩＩ族－Ｎ半導体層とのオーミックコンタクトを形成することが可能な物理的アニーリング特性を有する、請求項２に記載の半導体構造。
【請求項4】
当該半導体構造は、前記多層電気コンタクト構造に電気的に接続された電極コンタクトを含む、請求項１に記載の半導体構造。
【請求項5】
半導体構造を形成する方法であって、ＩＩＩ族－Ｎ半導体層が上に配置された基板を用意し、
前記ＩＩＩ族－Ｎ半導体層と接触させて多層電気コンタクト構造を形成し、該多層電気コンタクト構造は、フィンガー状ドレイン電極構造、フィンガー状ソース電極構造、及びソースパッドを提供し、該多層電気コンタクト構造は、前記ＩＩＩ族－Ｎ半導体層と接触した金フリーコンタクト層と、該金フリーコンタクト層上に配置され且つ該金フリーコンタクト層に電気的に接続された金フリーの導電性のエッチング停止層とを有し、
前記ソースパッドの前記金フリーの導電性のエッチング停止層まで及び前記フィンガー状ソース電極構造の前記金フリーの導電性のエッチング停止層まで、前記基板、前記ＩＩＩ族－Ｎ半導体層、及び前記金フリーコンタクト層を通り抜けている複数の導電ビアを形成する、
ことを有する方法。
【請求項6】
前記多層電気コンタクト構造は、前記金フリーコンタクト層の上に配置されたアルミニウムベースの層を含む、請求項５に記載の方法。
【請求項7】
前記金フリーコンタクト層は、前記ＩＩＩ族－Ｎ半導体層と直に接触して形成され、前記金フリーコンタクト層及び前記アルミニウムベースの層が、６６０度未満の温度でアニールされて、前記ＩＩＩ族－Ｎ半導体層とのオーミックコンタクトを形成する、請求項６に記載の方法。
【請求項8】
前記多層電気コンタクト構造は、前記多層電気コンタクト構造に電気的に接続された電極コンタクトを含む、請求項５に記載の方法。
【請求項9】
前記金フリーの導電性のエッチング停止層は、アルミニウム、ニッケル、モリブデン、白金、又はアルミニウムを有する、請求項１に記載の半導体構造。
【請求項10】
前記電気コンタクト構造は、Ｔａ、Ｔｉ、ＴｉＮ、Ｐｔ、Ｎｉ、Ｓｉ、ＡｌＳｉ、Ｗ、又はＭｏとのＡｌの２層以上のスタックを有する、請求項１に記載の半導体構造。
【請求項11】
前記金フリーコンタクト層は金属シリサイドを有する、請求項１に記載の半導体構造。
【請求項12】
前記金属シリサイドは、ＣｏＳｉ２又はＮｉＳｉである、請求項１１に記載の半導体構造。
【請求項13】
前記金属シリサイドは、前記ＩＩＩ族－Ｎ半導体層内にリセス化されている、請求項１１に記載の半導体構造。
【請求項14】
前記金属シリサイドはＣｏＳｉ２又はＮｉＳｉである、請求項１３に記載の半導体構造。
【請求項15】
前記金属シリサイドは、リン（Ｐ）、ヒ素（Ａｓ）、又はアンチモン（Ｓｂ）でドープされている、請求項１１に記載の半導体構造。
【請求項16】
前記金属シリサイドはＣｏＳｉ２又はＮｉＳｉである、請求項１５に記載の半導体構造。
【請求項17】
前記金属シリサイドは、前記ＩＩＩ族－Ｎ半導体層内にリセス化されている、請求項１５に記載の半導体構造。
【請求項18】
前記多層電気コンタクト構造は、前記ＩＩＩ族－Ｎ半導体層内にリセス化されている、請求項１に記載の半導体構造。
【請求項19】
前記電極コンタクトは、金フリーの電極コンタクトである、請求項４に記載の半導体構造。
【請求項20】
前記電極コンタクトは、金フリーの電極コンタクトとして形成される、請求項８に記載の方法。
【請求項21】
基板、前記基板上に配置されたＩＩＩ族－Ｎ半導体構造、
前記ＩＩＩ族－Ｎ半導体構造と接触した多層電気コンタクト構造であり、当該多層電気コンタクト構造は、フィンガー状ドレイン電極構造、フィンガー状ソース電極構造、及びソースパッドを提供し、当該多層電気コンタクト構造は、
前記ＩＩＩ族－Ｎ半導体構造と接触した金フリーコンタクト層と、
前記金フリーコンタクト層上に配置され且つ前記金フリーコンタクト層に電気的に接続された金フリーの導電性のエッチング停止層と、
前記金フリーの導電性のエッチング停止層と電気的に接触した金フリーの電極コンタクトと、
を有する多層電気コンタクト構造、及び
前記ソースパッドの前記金フリーの導電性のエッチング停止層まで及び前記フィンガー状ソース電極構造の前記金フリーの導電性のエッチング停止層まで、前記基板を通り抜けている複数の導電ビアであり、前記金フリーの導電性のエッチング停止層が、当該導電ビアの上面と直に接触した底面と、前記金フリーの電極コンタクトと直に接触した上面とを持つ、導電ビアと、
を有する半導体構造。
【請求項22】
前記金フリーの導電性のエッチング停止層の前記底面の内側部分が、前記導電ビアと接触しており、前記金フリーの導電性のエッチング停止層の前記底面の外側部分が、前記金フリーコンタクト層の外側部分と接触している、請求項２１に記載の半導体構造。
【請求項23】
前記金フリーコンタクト層は、金属シリサイドを有し、該金属シリサイドは、前記ＩＩＩ族－Ｎ半導体構造とオーミックコンタクトしており、且つ該金属シリサイドはドープされている、請求項２１に記載の半導体構造。
【請求項24】
前記金属シリサイドは、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、又はこれらの組み合わせでドープされている、請求項２３に記載の半導体構造。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、概して、窒化物の上面と接触する金フリーの電気コンタクト構造を有する構造に関する。
【背景技術】
【0002】
技術的に知られているように、例えば窒化ガリウム系（ＡｌＧａＮ／ＧａＮ）高電子移動度トランジスタ（ＨＥＭＴ）など、窒化物半導体として参照されることもあるＩＩＩ族窒化物半導体を有する数多くのモノリシックマイクロ波集積回路（ＭＭＩＣ）が、高周波及び高電力（ハイパワー）の用途でますます使用されている。以降では、ＩＩＩ族窒化物をＩＩＩ族－Ｎとして参照することもあり、これは例えば、二元のＩｎＮ、ＧａＮ、ＡｌＮ合金、例えばＡｌｘＧａ１－ｘＮ（ＡｌＧａＮ）合金などの三元合金、及び他の窒素系合金を含む。
【0003】
これらのＨＥＭＴデバイスの潜在能力を実現するためには、低抵抗で、良好なエッジ鋭敏性の、信頼性のある金属－金属コンタクト、及び金属－半導体オーミックコンタクトを達成することが必要である。大抵のＩＩＩ族－Ｎファウンドリ金属－金属及び金属－半導体低抵抗オーミックコンタクトは、（伝送線路及びオーミックコンタクトのために）シート抵抗を低減させるように、及び能動デバイスに対して最も低い金属－半導体オーミックコンタクト抵抗を達成するのに必要とされる高温アニール中の酸化を減らすよう、金（Ａｕ）を使用している。
【0004】
これまた知られているように、多くのモノリシックマイクロ波集積回路（ＭＭＩＣ）及び他の集積回路（ＩＣ）において、マウントされたチップへのグランド及び電気信号の双方のために、ＭＭＩＣの底面に電気的な接続がなされ、これらの接続は、基板及び／又は基板の少なくとも一部上の半導体エピタキシャル層を通り抜ける導電ビアを通じて、これらビアをウエハ上のメタライゼーション（前面側メタライゼーションとして参照されることもある）に接続する電気コンタクトに対してなされる。
【0005】
伝統的に、ＩＩＩ族－ＮのＨＥＭＴ ＭＭＩＣ及びデバイスは、ＩＩＩ－Ｖ族ファウンドリにおいてリフトオフに基づく処理によって製造される。しかしながら、最近、ＩＩＩ族－Ｎ ＨＥＭＴは、Ｓｉ ＣＭＯＳファウンドリ環境で、高歩留まりシリコン（Ｓｉ）のような、Ａｕフリーのサブトラクティブ処理技術を用いて製造され始めている。より具体的には、“リフトオフ”プロセスは、表面のうち材料が堆積されるべき選択部分を露出させる窓をマスクが有するものである。材料がマスク上に堆積され、材料の一部が、表面の露出された選択部分上へと窓を通り抜ける。溶媒を用いて、マスクが、マスク上の材料の部分（堆積された材料のうち不所望の部分）とともにリフトオフされ、表面のうち上記露出された選択部分上に材料の所望部分が残される。“サブトラクティブ”プロセスは、先ず材料が表面全体に堆積されるものである。次いで、堆積された材料の選択部分（処理後に残ることになる部分）のみを覆ってマスクが形成され、堆積された材料の不所望部分は露出される。次いで、エッチャントをマスクと接触させ、それにより、露出されている不所望部分が除去される一方で、マスクが、材料のうち覆われている所望部分をエッチャントが除去するのを防ぐ。
【0006】
よく知られていることには、Ｓｉ ＣＭＯＳファウンドリに対して、（伝統的なＩＩＩ－Ｖ族ファウンドリで処理される）ＩＩＩ－Ｖ族化合物半導体デバイス及び回路の歩留まり及びコストは、小さいウエハ出来高、処理中の基板ハンドリングの増加、金属ラインを画成するためのリフトオフベースの処理技術の広範な使用、及びサブ５００ｎｍゲートリソグラフィのための時間のかかる電子ビームリソグラフィの使用によって、長いこと制限されてきた。一方、Ｓｉ ＣＭＯＳファウンドリ環境は、大きいウエハ出来高、大きいウエハ径（≧２００ｍｍ）、高度に自動化されたカセット・ツー・カセットウエハ製造又は処理ツール、サブトラクティブ処理技術、高度な光リソグラフィクラスタツール及び技術（サブ１００ｎｍの造形を画成することが可能）、及び設備の発展とテクノロジノードの発展との双方を駆り立てるムーアの法則パラダイムという利益を有する。
【0007】
しかしながら、前述のように、Ｓｉファウンドリ基盤及び付随するＳｉ ＣＭＯＳウエハ出来高の利益を活用するためには、開発されるＩＩＩ族－ＮプロセスがＡｕフリーでなければならない。金はＳｉにおいては深い準位のトラップドーパントである。従って、致命的な歩留まり問題を引き起こし得る深刻な汚染の懸念であるため、Ｓｉ ＣＭＯＳファウンドリ製造ラインのフロントエンド又はバックエンドにおいてＡｕは許されない。
【0008】
従って、Ｓｉファウンドリ環境におけるＧａＮ（又は他のＩＩＩ－Ｖ族）デバイスウエハの金フリー処理は、例えばアルミニウム（Ａｌ）又は銅（Ｃｕ）などの、Ｓｉファウンドリバックエンドオブライン（ＢＥＯＬ）に適合したメタライゼーションの使用を必要とする。銅は、優れた導電率及びエレクトロマイグレーション耐性を持つので、これらの金属の中で、使用するのに最も魅力的である。しかしながら、揮発性の銅ドライエッチング副生成物の欠如のため、フォトレジストマスキング及びプラズマエッチングがアルミニウムでは大いなる成功を伴って使用されてきたフォトリソグラフィの技術によってでは、容易には、銅をサブトラクティブにパターニングすることができない。銅を処理するために、ダマシンプロセス（これもサブトラクティブである）が開発された。Ｃｕダマシンプロセスでは、典型的には下に位置する絶縁層（通常は二酸化シリコン）である銅のためのホスト絶縁体材料が、銅を形成すべきところに開口トレンチを有するようにパターニングされる。この絶縁層上に、トレンチをかなり過充填する銅の厚いコーティングが堆積され、化学機械平坦化（ＣＭＰ）を用いて、絶縁層の頂面上に延在する余分な銅が除去される。絶縁層のトレンチ内に充填されたＣｕは除去されずに、パターン形成された導電インターコネクトとなる。
【0009】
これまた技術的に知られているように、Ｃｕは管理可能なものではあるが、Ｓｉファウンドリに対してそれ自身の汚染リスクをもたらすものでもある。周囲材料への銅の拡散はそれらの特性を劣化させることになるので、バリア層が全ての銅インターコネクトを完全に取り囲むべきである。典型的に、Ｃｕメタルインターコネクトの底面及び側面に沿った拡散バリアとして作用する薄いタンタル（Ｔａ）及び／又は窒化タンタル（ＴａＮ）メタル層（Ｔａ／ＴａＮ／Ｃｕめっきシードメタルスタックの一部としてのもの）で、トレンチがライニングされる。Ｃｕ ＣＭＰ後に、インターコネクトメタルの頂面がＳｉＮｘで被覆され、これが、層間酸化物堆積中の酸化を防止する頂部界面拡散バリアとして作用するとともに、更なるインターコネクト形成のための（二酸化シリコンのトレンチエッチング中の）エッチング停止層として作用する。しかしながら、ビアを形成するために塩素（又は他の酸化剤）系エッチングを必要とするウエハ貫通ビア又は半導体層貫通ビアによって裏面から前面へのメタルインターコネクトが支援されるとき、追加のプロセス複雑性が生じる。塩化物系のエッチング副生成物は不揮発性であり、このエッチングプロセスは劣化したＣｕ界面をもたらす。
【発明の概要】
【0010】
開示によれば、半導体構造が提供され、当該半導体構造体は、基板と、該基板上に配置されたＩＩＩ族－Ｎ半導体層と、ＩＩＩ族－Ｎ半導体層と接触した多層電気コンタクト構造とを有する。電気コンタクト構造は、ＩＩＩ族－Ｎ半導体層と接触した金フリーコンタクト層と、該金フリーコンタクト層に電気的に接続された金フリーの導電性のエッチング停止層とを有する。導電ビアが、エッチング停止層まで基板を通り抜けている。
【0011】
一実施形態において、多層電気コンタクト構造は、金フリーコンタクト層の上に配置されたアルミニウムベースの層を含む。
【0012】
一実施形態において、金フリーコンタクト層は、ＩＩＩ族－Ｎ半導体層と直に接触しており、金フリーコンタクト層及びアルミニウムベースの層は、６６０度未満の温度でＩＩＩ族－Ｎ半導体層とともにアニールすることでＩＩＩ族－Ｎ半導体層とのオーミックコンタクトを形成することが可能な物理的アニーリング特性を有する。
【0013】
一実施形態において、電極コンタクトが、多層電気コンタクト構造に電気的に接続され、多層電気コンタクト構造及び電極コンタクトは、ソース、ドレイン又はゲートの電極構造を提供している。
【0014】
一実施形態において、電極コンタクトは、金フリーの電極コンタクトである。
【0015】
一実施形態において、半導体構造を形成する方法が提供される。当該方法は、ＩＩＩ族－Ｎ半導体層が上に配置された基板を用意し、ＩＩＩ族－Ｎ半導体層と接触させて多層電気コンタクト構造を形成し、該多層電気コンタクト構造は、ＩＩＩ族－Ｎ半導体層と接触した金フリーのコンタクト層と、該コンタクト層に電気的に接続された金フリーの導電性のエッチング停止層とを有し、エッチング停止層まで基板を通り抜けている導電ビアを形成することを有する。
【0016】
一実施形態において、コンタクト層は、ＩＩＩ族－Ｎ半導体層と直に接触して形成され、コンタクト層及びアルミニウムベースの層が、６６０度未満の温度でアニールされて、ＩＩＩ族－Ｎ半導体層とのオーミックコンタクトを形成する。
【0017】
一実施形態において、半導体構造が提供され、当該半導体構造は、ＩＩＩ族－Ｎ半導体層と、金属窒化物を含んだ電気コンタクト構造であり、金属シリサイドがＩＩＩ族－Ｎ半導体層とオーミックコンタクトしている、電気コンタクト構造とを有する。
【0018】
一実施形態において、ＩＩＩ族－Ｎ層と接触した導電性オーミックコンタクトを形成する方法が提供され、当該方法は、電気コンタクト構造とＩＩＩ族－Ｎ半導体層との間にオーミックコンタクトを形成することを有し、該形成することは、電気コンタクト構造の第１の金属とＩＩＩ族－Ｎ半導体層との間に金属窒化物を形成し、そして、電気コンタクト構造の第２の金属を第１の金属内に及びＩＩＩ族－Ｎ半導体層の上面に拡散させることを有し、拡散させることは、電気コンタクトの第３の金属又は金属窒化物との混ざり合いを防止することを含む。
【0019】
一実施形態において、混ざり合いを防止することは、オーミックコンタクトの第３の金属又は金属窒化物の堆積に先立って、オーミックコンタクト形成中に、電気コンタクト構造の第１の金属及び第２の金属を形成してアニールすることを有する。
【0020】
一実施形態において、混ざり合いを防止することは、電気コンタクトメタル堆積プロセス中に、電気コンタクト構造の第２の金属と第３の金属又は金属窒化物との間に、部分的に酸化された中間層を形成することを有する。
【0021】
一実施形態において、混ざり合いを防止することは、電気コンタクト構造の金属堆積プロセス中に第３の金属を金属窒化物として形成することを有する。
【0022】
一実施形態において、半導体構造が提供され、当該半導体構造は、基板と、該基板の上面上のＩＩＩ族－Ｎ層であり、基板の上面まで当該ＩＩＩ族－Ｎ層を通り抜ける窓を有するＩＩＩ族－Ｎ層と、基板の上面上に、窓の中に配置され、ＩＩＩ族－Ｎ層とオーミックコンタクトしたコンタクト構造とを有する。
【0023】
一実施形態において、半導体構造が提供され、当該半導体構造は、基板と、該基板の上面上のＩＩＩ族－Ｎ層であり、当該ＩＩＩ族－Ｎ層は、基板の上面まで当該ＩＩＩ族－Ｎ層を通り抜ける窓を有し、該窓が当該ＩＩＩ族－Ｎ層の側壁を露出させる、ＩＩＩ族－Ｎ層と、窓の中に配置され、ＩＩＩ族－Ｎ層の露出された側壁とオーミックコンタクトしたコンタクト構造とを有する。
【0024】
一実施形態において、エッチング停止層は、アルミニウム、ニッケル、モリブデン、白金、又はアルミニウムを有する。
【0025】
一実施形態において、電気コンタクト構造は、Ｔａ、Ｔｉ、ＴｉＮ、Ｐｔ、Ｎｉ、Ｓｉ、ＡｌＳｉ、Ｗ、又はＭｏとのＡｌの２層以上のスタックを有する。
【0026】
一実施形態において、電気コンタクト構造は金属シリサイドを有する。
【0027】
一実施形態において、電気コンタクト構造は、ＣｏＳｉ２又はＮｉＳｉである金属シリサイドを有する。
【0028】
一実施形態において、金属シリサイドは、ＩＩＩ族－Ｎ半導体層内にリセス化されている。
【0029】
一実施形態において、半導体構造が提供され、当該半導体構造は、ＩＩＩ族－Ｎ半導体層と、該ＩＩＩ族－Ｎ半導体層とオーミックコンタクトしたソース電極構造及びドレイン電極構造と、ソース電極構造とドレイン電極構造との間に配置され、ＩＩＩ族－Ｎ半導体層と接触したゲート電極構造とを有し、ソース電極構造、ドレイン電極構造及びゲート電極構造は各々、電気コンタクト構造と、該電気コンタクト構造上の電極コンタクトとを有し、各電極コンタクトが同様の材料である。
【0030】
一実施形態において、電極コンタクトは、金フリーの導電性材料である。
【0031】
一実施形態において、電極コンタクトの各々が、ライナと、該ライナ上に配置された金フリーの導電性材料とを有する。
【0032】
一実施形態において、電極コンタクトは、共平面の上面を有する。
【0033】
一実施形態において、半導体構造が提供され、当該半導体構造は、ＩＩＩ族－Ｎ半導体層と、該ＩＩＩ族－Ｎ半導体層とオーミックコンタクトしたソース電極構造及びドレイン電極構造と、ソース電極構造とドレイン電極構造との間に配置され、ＩＩＩ族－Ｎ半導体層と接触したゲート電極構造とを有し、ソース電極構造、ドレイン電極構造及びゲート電極構造は各々、電気コンタクト構造と、該電気コンタクト構造上の電極コンタクトとを有し、電極コンタクトが共平面の上面を有する。
【0034】
一実施形態において、電極コンタクトの各々が、金フリーの導電性材料を有する。
【0035】
一実施形態において、半導体構造を形成する方法が提供され、当該方法は、ＩＩＩ族－Ｎ半導体層を設け、ソース電気コンタクト構造及びドレイン電気コンタクト構造がＩＩＩ族－Ｎ半導体層とオーミックコンタクトし、ソース電気コンタクト構造とドレイン電気コンタクト構造との間に配置されるゲート電気コンタクト構造がＩＩＩ族－Ｎ半導体層と接触し、複数の電極コンタクトを同時に形成し、複数の電極コンタクトの各々が、ソース電気コンタクト構造、ドレイン電気コンタクト構造及びゲート電気コンタクト構造のうちの対応する１つの上に形成されて該１つに電気的に接続される、ことを有する。
【0036】
一実施形態において、半導体構造を形成する方法が提供され、当該方法は、ＩＩＩ族－Ｎ半導体層を設け、該ＩＩＩ族－Ｎ半導体層上に、複数の層を有するゲート電極を形成することを有し、上記複数の層は、ニッケル（Ｎｉ）、窒化チタン（ＴｉＮ）、ニッケル／窒化タンタル（Ｎｉ／ＴａＮ）、ニッケル／タンタル（Ｎｉ／Ｔａ）、ニッケル／タンタル／窒化タンタル（Ｎｉ／Ｔａ／ＴａＮ）、ニッケル／モリブデン、（Ｎｉ／Ｍｏ）、窒化チタン／タングステン（ＴｉＮ／Ｗ）、又はドープされた金属シリサイド、を含む単一の材料又は複数の材料を有し、ゲート電極の形成は、窒化チタン（ＴｉＮ）、窒化チタン／タングステン（ＴｉＮ／Ｗ）、又はドープされた金属シリサイドを有する複数の層のうちの１つ以上を、塩素系若しくはフッ素系のエッチャント又はこれらの組み合わせを有するドライエッチャントでエッチングすることを有する。
【0037】
一実施形態において、ゲート電極の形成は、ニッケル／窒化タンタル（Ｎｉ／ＴａＮ）、ニッケル／タンタル（Ｎｉ／Ｔａ）、ニッケル／タンタル／窒化タンタル（Ｎｉ／Ｔａ／ＴａＮ）を有する複数の層のうちの１つ以上をウェットエッチングでエッチングすることを有する。
【0038】
このような構成では、前面側の金フリーのメタルインターコネクトコンタクト構造と、裏面側のエッチングされるビアとの間で、ウエハの前面側に、シリコンファウンドリに適合した、サブトラクティブにパターニングされる基板貫通ビア（ＴＳＶ）エッチング停止メタル層が配置される。例えばニッケル又はモリブデン又は白金などの金属が、塩素系の裏面側ビアエッチング用のエッチング停止層として使用される一方で、アルミニウムが、フッ素系エッチング用のエッチングストッパとして機能することができる。これらのメタルエッチング停止層は、インターコネクトコンタクト構造の前面から裏面への抵抗に対する悪影響を軽減するために、可能な限り薄くされる。
【0039】
一実施形態において、電気コンタクト構造は、当該電気コンタクト構造の第３の金属層（混ざり合いを防止する層）より上に配置された導電性のエッチング停止層を含む。この実施形態では、前面側の処理及び裏面側のウエハ薄化の後に、裏面側ビアホールが、導電性エッチング停止層で終了する二段階（２ステップ）エッチングプロセスを伴う化学ドライエッチングを用いて形成される。ビアホールエッチングプロセスの第１ステップにて、基板の底面の露出した部分に、フッ素系ドライエッチングを用いてビアホールが形成される。このフッ素系エッチングは、ＩＩＩ族－Ｎ層上で選択的に停止する。第２ステップにて、ビアホール内で露出したＩＩＩ族－Ｎ層の底面が塩素系ドライエッチングにさらされる。この塩素系の裏面側ビアホールドライエッチングは、ＩＩＩ族－Ｎ層及び電気コンタクト構造を貫いてビアホールエッチングを続け、そして、電気コンタクト構造メタルの導電性エッチング停止層で終了する。
【0040】
一実施形態において、電気コンタクト構造の最初の３つの金属のうちの１つがまた導電性エッチング停止層であり、化学エッチングは、基板及び誘電体層を貫く単一のフッ素系エッチャントでビアホールを形成することを有する。この実施形態では、電気コンタクト構造の堆積に先立って、ＩＩＩ族－Ｎ材料を基板に対して選択的にエッチングして、ビアホールを形成すべきところでＩＩＩ族－Ｎ材料に開口（アパーチャ）を形成する。次いで、アパーチャが、基板と同様にフッ素系ケミストリにてエッチングされることができる誘電体材料で充填される。次いで、その最初の３つの層のうちの１つがフッ素系ケミストリに対するエッチング停止層を含むものである電気コンタクト構造が堆積され、そして、残りの前面側処理が続けられる。結果として、裏面側処理において、単一のフッ素系ドライエッチングを用いて、電気コンタクト構造内に埋め込まれたエッチング停止層まで基板及びアパーチャ誘電体を貫いて、ビアホールを選択的にエッチングすることができる。
【0041】
一実施形態において、電気コンタクト構造の最初の３つの金属のうちの１つがまた導電性エッチング停止層であり、化学エッチングは、基板層を貫く単一のフッ素系エッチャントでビアホールを形成することを有する。この実施形態では、電気コンタクト構造の堆積に先立って、ＩＩＩ族－Ｎ材料を基板に対して選択的にエッチングして、ビアホールを形成すべきところでＩＩＩ族－Ｎ材料に開口（アパーチャ）を形成する。次いで、アパーチャ内に電気コンタクト構造が堆積され（故に、アパーチャの底で基板に直に接触する）、残りの前面側処理が続けられる。結果として、裏面側処理において、単一のフッ素系ドライエッチングを用いて、電気コンタクト構造内に埋め込まれたエッチング停止層まで基板を貫いて、ビアホールを選択的にエッチングすることができる。
【0042】
本開示の１つ以上の実施形態の細部が、添付の図面及び以下の記載にて説明される。本開示のその他の特徴、目的及び利点が、これらの記載及び図面並びに請求項から明らかになる。
【図面の簡単な説明】
【0043】
【図1A】本開示に従った、ここでは高電子移動度トランジスタ（ＨＥＭＴ）である電界効果トランジスタ（ＦＥＴ）の簡略化した断面図である。
【図5A】本開示の他の一実施形態に従った半導体構造の概略断面図である。
【図6Da】本開示の他の一実施形態に従った半導体構造の拡大部分を示す概略断面図である。
【0044】
様々な図中の似通った参照符号は同様の要素を指し示している。
【発明を実施するための形態】
【0045】
次いで、図１Ａ及び１Ｂを参照するに、ここではＨＥＭＴであるマルチゲート電界効果トランジスタ（ＦＥＴ）１２が中に形成された半導体構造１０が示されている。ＦＥＴ１２は、図１Ａに示すように、金フリーの（すなわち、金を含まない）ゲートパッド１６に相互接続された、ここでは例えば４つの、複数の金フリーのフィンガー状のゲート電極コンタクト構造１４１－１４４と、金フリーのドレインパッド２０に相互接続された、ここでは例えば２つの、複数の金フリーのフィンガー状ドレイン電極構造１８１－１８２と、金フリーの導電インターコネクト構造２４によって相互接続された、ここでは例えば３つの、複数の金フリーのソース電極構造２２１－２２３とを含んでいる。理解されるべきことには、ゲート電極構造１４１－１４４、ソース電極構造２２１－２２３、及びドレイン電極構造１８１－１８２の数は、示されるものよりも多く（又は少なく）てもよい。いずれにしても、ゲート電極構造１４１－１４４の各々が、ドレイン電極構造１８１－１８２のうちの対応する１つと、ソース電極構造２２１－２２３のうちの対応する１つとの間に配置されて、ドレイン電極構造１８１－１８２のうちの上記対応する１つと、ソース電極構造２２１－２２３のうちの上記対応する１つとの間での半導体構造１０内のキャリアの流れを制御する。また、図示のように、２つのパッド２６１、２６２が設けられ、導電インターコネクト構造２４の両端に接続されている。これらのパッド２６１、２６２は、それぞれ、半導体構造１０を通り抜ける導電ビア３０１、３０２によって、半導体構造１０の底面を覆って形成された導電層２８に接続されている。図２Ａ－２Ｔに関して更に詳細に説明するように、構造１０の前面側又は頂面側が、マルチゲートＦＥＴ１２を形成するようにシリコンファウンドリにて処理される。
【0046】
より具体的には、図２Ａを参照するに、半導体構造１０が、より詳細に、ここでは例えばシリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、又はシリコン・オン・インシュレータ（ＳＯＩ）である基板３２を含むように示されている。基板３２の上部上にＩＩＩ族－Ｎ半導体層３４の層があり、ここでは例えば、基板３２の上面を覆っておよそ１－５ミクロンの厚さを有し、そして、ＩＩＩ族－Ｎ半導体層３４の上面上に、ここでは例えばおよそ５－３０ｎｍの厚さを有する窒化アルミニウムガリウム（ＡｌｘＧａ１－ｘＮ、ただし、ｘは０＜ｘ≦１）である第２のＩＩＩ族－Ｎ半導体層３６が続いている。理解されるべきことには、層３４はここではＧａＮバッファ構造であり、これはまた、図示していない核形成層及び歪み緩和層を含み、典型的に、窒化アルミニウム（ＡｌＮ）及び窒化アルミニウムガリウム（ＡｌｘＧａ１－ｘＮ、ただし、ｘは０＜ｘ≦１）である。図１Ａに示すメサ構造を形成するよう、従来からのシリコン（Ｓｉ）ファウンドリ適合サブトラクティブパターニング（リソグラフィ及びエッチング）技術を用いて、ＩＩＩ族－Ｎ半導体層３４及びＩＩＩ族－Ｎ半導体層３６の一部が除去される。なお、しかしながら、図１Ａにおいてエッチングされたメサ構造によって提供されている電気的分離（アイソレーション）は、同じ被マスク層の（エッチングの代わりに）イオン注入（ここでは例えば窒素）によって提供されてもよい。これはプレーナ構造をもたらすことになる。後述するように、構造１０は、上で図１Ａ及び１Ｂにて示したマルチゲートＦＥＴ１２を形成するように処理される。なお、フィンガー状のゲート電極構造１４１－１４４、ドレイン電極構造１８１－１８２、及びソース電極構造２２１－２２３はメサ１１上にあるが、ゲートパッド１６、ドレインパッド２０、及び２つのパッド２６１、２６２はメサ１１から外れている。
【0047】
次に図２Ｂを参照するに、図２Ａに示した構造の前面側又は頂面側が、ここでは例えば窒化シリコンＳｉＮｘであるパッシベーション層３８で被覆される。図２Ｃに示すように、層３８の選択された部分を貫く窓又は開口４０１－４０７を形成するように、従来からのシリコン（Ｓｉ）ファウンドリ適合サブトラクティブパターニング（リソグラフィ及びエッチング）技術を用いて層３８が処理され、それにより、パッド２６１、２６２、ゲートパッド１６及びドレインパッド２０（図１Ａ及び１Ｂ）が形成されることになるところで、窓４０１及び４０７が、下に位置するＧａＮ層３４の表面部分を露出させるとともに、ソース電極構造２２１－２２３及びドレイン電極構造１８１－１８２（図１Ａ及び１Ｂ）が形成されることになるところで、窓４０２－４０６が、下に位置するＡｌＧａＮ層３６の部分を露出させる。
【0048】
次に図２Ｄを参照するに、電気コンタクト構造４２１－４２７は構成において同じであり、ここでは電気コンタクト構造４２１であるそのうちの例示的な１つを、以下の（Ａ）－（Ｃ）を含むように、より詳細に図３Ｂに示す。（Ａ）チタン（Ｔｉ）又はタンタル（Ｔａ）の底部層４２ａと、層４２ａ上の例えばアルミニウム又はＳｉドープトアルミニウム（Ａｌ１－ｘＳｉｘ）（ただし、Ｓｉドーピングのｘは典型的に≦０．０５）の層４２ｂと、例えばタンタル（Ｔａ）又は金属窒化物（ここでは例えば窒化チタン（ＴｉＮ））である層４２ｃ、（Ｂ）オーミックコンタクト構造４２ＯＣ上に配置された、ここでは例えばニッケル又はモリブデン又は白金である金フリーの導電性エッチング停止層４２ＥＳ、及び（Ｃ）図２Ｋに関連して説明するここでは銅ダマシン電極コンタクトである金フリーの電極コンタクト。なお、エッチング停止層は、特定のエッチャントに対して、そのエッチャントがエッチング停止層に達する前にエッチングされる材料をエッチングする速度よりも半分未満（≦１／２）の速度でエッチングされる。層４２ａ、４２ｂ、４２ｃ及び４２ＥＳは、図２Ｃに示した構造の表面の上に及び開口４０１－４０７を通って配置される。なお、電気コンタクト構造４２１及び４２７は、２つのパッド２６１、２６２（図１Ｂ）の上に配置されてそれらに電気的に接続され、電気コンタクト構造４２２、４２４、及び４２６は、ソース電極構造２２１－２２３の上に配置されてそれらに電気的に接続され、電気コンタクト構造４２３及び４２５は、ドレイン電極構造１８１及び１８２の上に配置されてそれらに電気的に接続され、電気コンタクト構造４２１及び４２７は、ＧａＮ層３４と接触して形成される。堆積の後、従来からのシリコン（Ｓｉ）ファウンドリ適合サブトラクティブパターニング（リソグラフィ及びエッチング）技術を用いて、オーミックコンタクト構造４２ＯＣの層４２ａ、４２ｂ及び４２ｃが形成される（具体的には、オーミックコンタクト構造４２ＯＣが、塩素系ドライエッチングケミストリを用いてドライエッチングされる）。次いで、後述するアニールプロセス中に、電気コンタクト構造４２２－４２６が、ここではＡｌＧａＮ層ＩＩＩ族－Ｎ半導体層３６とオーミックコンタクトして形成される。ここで、例えば、電気コンタクト構造４２１－４２７は、６０ｎｍより大きい厚さである。
【0049】
より具体的には、オーミックコンタクト構造４２ＯＣの各々は、トリメタルスタックであり、（ａ）Ｔｉ又はＴａの底部層４２ａ（これは、層４２ａを堆積させるのに先立って、層３６の中まで塩素プラズマ系ドライエッチングによって、構造４２２－４２６に関して（図２Ｄａに示すように）ＩＩＩ族－Ｎ半導体層３６の上面部分内にリセス化されてもよい）と、（ｂ）ここでは例えばアルミニウム又はＳｉドープトアルミニウムＡｌ１－ｘＳｉｘ層４２ｂ（ただし、ｘは１未満であり、ここではｘは典型的に≦０．０５）であるアルミニウムベースの層４２ｂと、（ｃ）アルミニウムベースの層４２ｂ上の例えばタンタル又は金属窒化物（ここでは例えば窒化チタン（ＴｉＮ））の層４２ｃである頂部メタル層４２ｃとを含んでいる。層４２ａ及び層４２ｃの典型的な厚さは５－３０ｎｍであり、一方、層４２ｂは、オーミックコンタクト三層構造４２ＯＣスタック用に選択されるメタル層に応じて５０－３５０ｎｍの範囲とし得る。
【0050】
より具体的には、最適なコンタクト形態を維持するため、及び汚染制御のため、半導体オーミックコンタクトを形成するためのオーミックコンタクト構造４２ＯＣのアニールは、アルミニウムの融点未満（≦６６０℃）に保たれる。このような低温アニールは典型的に、定常状態の温度において窒素雰囲気中で５分より長く（≧５分）かかる。より具体的には、ここでは例えばＴｉ又はＴａ層４２ａである金属－半導体オーミックコンタクト構造体４２ＯＣの第１の金属要素が、ここでは例えばＡｌｘＧａ１－ｘＮ層３６であるＩＩＩ族－Ｎ表面上に直に堆積され、又はそれと接触して配置され、そして、オーミックコンタクト構造４２ＯＣのオーミックコンタクト形成アニール（ここではオーミックアニールとしても参照する）中の周囲温度から定常状態への温度ランプの間に、ＩＩＩ族－Ｎ材料界面層３６内のＶ族元素である窒素と反応することによって、金属窒化物を形成する。なお、温度ランプは、線形温度ランプが使用されるとき典型的に≦１５℃／秒であるが、金属窒化物の形成においてＩＩＩ族－Ｎ表面層３６との第１の金属層４２ａの相互作用を最適化するために、段階的温度ランププロファイル及び混合段階及び線形ランププロファイルも全て使用され得るものである。次に、≧５分にわたる≦６６０℃での定常状態アニールプロセス中に、ここでは例えばアルミニウム層４２ｂである第２のいっそう低抵抗の金属が、第１の金属（ここでは層４２ａ）、形成された金属窒化物、及びＩＩＩ族－Ｎ材料（ここでは層３６）の表面の中に拡散して、非常に低抵抗のオーミックコンタクトをもたらす。最後に、オーミックコンタクトを形成する金属－半導体オーミックコンタクト構造４２ＯＣのここでは層４２ａ及び４２ｂである第１及び第２の金属と、ＩＩＩ族－Ｎ材料層３６との間での、≦６６０℃の温度での相互作用の量を最大にするために、これら２つの層（ここでは層４２ａ及び４２ｂ）の上にこれら２つの層のうちの上側の層（ここでは層４２ｂ）と接触して配置された第３の金属層（金属窒化物又は金属、ここでは層４２ｃ）との混ざり合いを防止する必要がある。
【0051】
オーミックコンタクト構造体４２ＯＣの最初の２つの層（ここでは層４２ａ及び４２ｂ）と第３の層（ここでは層４２ｃ）との混ざり合いの防止は、いくつかの手法で達成されることができる。第１に、それは、第１及び第２の金属（層４２ａ及び４２ｂ）の二層スタックとしてオーミックコンタクト構造４２ＯＣを堆積させて該オーミックコンタクト構造４２ＯＣをアニールし、その後、第３の金属（ここでは層４２ｃ）の堆積に先立って、酸化された界面を除去する（酸化された界面のドライエッチング、ウェットエッチング、又はインサイチュドライスパッタ除去による）ことによって達成され得る。第２に、オーミックコンタクト構造４２ＯＣの３つ全ての金属層４２ａ、４２ｂ及び４２ｃがオーミックコンタクト構造４２ＯＣのオーミックアニールに先立って堆積されるときには、以下の２つの方法のうちの１つを用いて、オーミックコンタクト構造４２ＯＣとＩＩＩ族－Ｎ半導体層３６との間に低温（≦６６０℃）オーミックコンタクトを形成し得る。第１の方法では、図４を参照するに、オーミックコンタクト構造４２ＯＣの金属窒化物層（例えばＴｉＮ又はＴａＮなど、ここでは層４２ｃ）が、第２のアルミニウム層（４２ｂ）と接触して配置され、≦６６０℃でのアニール中に層４２ｂと混ざり合いに耐え、金属層４２ａが、ＩＩＩ族－Ｎ層３６及び金属層４２ｂと合金化されて、図４Ａａに示すように、層４２ａとＩＩＩ族－Ｎ層３６との間に金属窒化物中間層ａ（ＩＬａ）が形成されて（なお、アニール後に層４２ａのいくらかの未合金化部分Ｕｎ－Ｌが存在してもよく、金属窒化物中間層は不連続であってもよい）、ポストアニールオーミックコンタクト構造４２ＯＣを形成する。第２の方法では（図４Ｂを参照するに）、オーミックコンタクト構造４２ＯＣ堆積プロセス中又はオーミックコンタクト構造４２ＯＣのオーミックアニール中に堆積装置及び／又はアニール装置の中で使用されるガス中に存在するか又は該装置中に意図的に導入されるかのいずれかである酸素との反応によって、薄い（～１－１０ｎｍ厚）部分的に酸化された第２の金属（ここではアルミニウム層４２ｂ）若しくは第３の金属（ここではＴａ、ＴｉＮ、又はＴａＮ層４２ｃ）又はこれらの組み合わせである中間層ｂ（ＩＬｂ）が形成される。この部分的に酸化された金属中間層ＩＬｂは、図４Ｂａに示すように、第２の金属層（ここではアルミニウム層４２ｂ）と第３の金属又は金属窒化物層（ここではＴａ、ＴｉＮ、又はＴａＮ層４２ｃ）との間に形成され、又は、≦６６０℃でのアニール中に混ざり合いに耐える第２のアルミニウム層（４２ｂ）と接触して形成され、ポストアニールオーミックコンタクト構造４２ＯＣ’を形成する。別の言い方をすれば、第２の方法（図４Ｂ及び図４Ｂａ）では、金属堆積プロセス中及び／又はアニールプロセス中の酸化物中間層ＩＬｂの形成によって、アニール中に第３の金属層４２ｃ（金属窒化物又は金属）が層４２ｂと混ざり合うことが防止され、この酸化物中間層ＩＬｂは、層４２ｂと層４２ｃとの間に形成され、また、金属層４２ａが、ＩＩＩ族－Ｎ層３６及び金属層４２ｂと合金化されて、層４２ａとＩＩＩ族－Ｎ層３６との間に金属窒化物中間層ＩＬａが形成される（なお、アニール後に層４２ａのいくらかの未合金化部分Ｕｎ－Ｌが存在してもよい）。従って、一実施形態（図４Ｂ及び４Ｂａ）においては、電気コンタクト構造メタル堆積プロセス及び／又はオーミックアニールプロセス中に、オーミックコンタクト構造４２ＯＣの第２の金属と第３の金属との間に、部分的に酸化された中間層ＩＬｂを形成することによって、混ざり合いが防止される。第１の方法（図４Ａ及び４Ａａ）においては、層４２ｃとして金属又は金属窒化物層を形成することによって、混ざり合いが防止される。
【0052】
上述のように、オーミックコンタクト構造に少量のシリコンドーパントを添加することによって、金属－半導体オーミックコンタクト抵抗の更なる最適化も達成され得る。シリコンは、例えば電子線蒸着及びスパッタリングなどの複数の方法によって付与され得る。シリコンは、（シリコンスパッタリングターゲットのスパッタリングによって、又は電子線蒸着によって）オーミックコンタクト構造４２ＯＣ内の別個の層として付与されてもよいし、あるいは、複数の純粋ターゲット（ここでは例えばシリコン及びアルミニウム）を同時スパッタリングすることによって、又はＳｉドープされたターゲットをスパッタリングすることによって、シリコンを別の層の中に混ぜることによって付与されてもよい（ここでは例えばＳｉドープされたアルミニウムであるＡｌ１－ｘＳｉｘ層４２ｂ、ただし、Ｓｉドーピングのｘは典型的に≦０．０５）。
【0053】
従って、低温でのオーミックコンタクト形成アニールは、以下のようにまとめることができ、すなわち、周囲温度から定常状態アニール温度へのアニールプロセスの温度ランプ段階中に、ここでは層４２ａであるオーミックコンタクト構造４２ＯＣの第１の金属と金属窒化物を形成し、ここでは層４２ｂである電気コンタクト構造の第２の金属が、第１の金属の中へ、そして、ここでは層３６であるＩＩＩ族－Ｎ半導体層の上面へと拡散して、ＩＩＩ族－Ｎ層３６とオーミックコンタクト構造体４２ＯＣとの界面に形成されるオーミックコンタクトの抵抗を下げ、そして、ＩＩＩ族－Ｎ半導体層３６と接触した第１の金属、及びオーミックコンタクト層の第２の金属４２ｂが、オーミックアニールプロセス中にオーミックコンタクト層の第３の金属（又は金属窒化物）４２ｃと混ざり合うのが防止され、そして、第１の金属及び第２の金属及び第３の金属（金属窒化物又は金属）は、オーミックコンタクト形成アニールプロセスの間、それらの融点未満に維持される。最初の２つの金属（層４２ａ及び４２ｂ）の第３の金属（層４２ｃ）との混ざり合いの防止は、最初の２つの金属の、ＩＩＩ族－Ｎ界面との、低温での相互作用を間接的に促進させ、それによって、より低いコンタクト抵抗を支援する。上述のアニールプロセスの後、図３Ｂに示すように、ここでは例えばニッケル、モリブデン又は白金である導電性のエッチング停止層４２ＥＳが、層４２ｃ上に配置される。
【0054】
【0055】
次に図２Ｆを参照するに、フィンガー状ゲート電極構造１４１－１４４（図１Ａ及び１Ｂ）が（この実施形態では、ここではＡｌＧａＮ層であるＩＩＩ族－Ｎ半導体層３６とショットキーコンタクトして）形成されることになるＩＩＩ族－Ｎ半導体層３６の部分を露出させるように、従来からのシリコン（Ｓｉ）ファウンドリ適合リソグラフィ及びエッチング処理技術を用いて、層４４内に開口又は窓４６が形成される。
【0056】
次に図２Ｇを参照するに、シリコン（Ｓｉ）ファウンドリ適合リソグラフィ及びエッチングプロセスを用いて、図３Ａにて更に詳細に説明するフィンガー状ゲート電極構造１４１－１４４（図１Ａ及び１Ｂ）が、図示のように、開口又は窓４６を通して形成される。より具体的には、ゲート電極構造１４１－１４４の各々は構成において同じであり、ここではゲート電極構造１４１であるそのうちの例示的な１つを、以下の（Ａ）及び（Ｂ）を含むように、より詳細に図３Ａに示す。（Ａ）ここでは、ＡｌＧａＮ半導体層３６とショットキーコンタクトした、例えばニッケル（Ｎｉ）、窒化チタン（ＴｉＮ）、ニッケル／窒化タンタル（Ｎｉ／ＴａＮ）、ニッケル／タンタル（Ｎｉ／Ｔａ）、ニッケル／タンタル／窒化タンタル（Ｎｉ／Ｔａ／ＴａＮ）、ニッケル／モリブデン（Ｎｉ／Ｍｏ）、窒化チタン／タングステン（ＴｉＮ／Ｗ）、又はドープトシリサイドである単一の材料又は複数の材料であるゲート金属層１４ａを有するゲート電気コンタクト構造１４ＧＣ、及び（Ｂ）図２Ｋに関連して後述するここでは銅ダマシン電極コンタクトである金フリーの電極コンタクト。従来からのシリコン（Ｓｉ）ファウンドリ適合サブトラクティブパターニング技術を用いて形成されるゲート金属層１４ａは、ここでは、ＩＩＩ族－Ｎ半導体層３６とショットキーコンタクトを形成するショットキーコンタクトメタルである。なお、ゲート電気コンタクト構造１４ＧＣは、メタル絶縁ゲートＨＥＭＴ（ＭＩＳＨＥＭＴ）を形成するように、図３Ａに示すように、ゲート金属層１４ａとＩＩＩ族－Ｎ半導体層３６との間に配置された、例えば酸化アルミニウム（Ａｌ２Ｏ３）である薄い（典型的に、～２－１０ｎｍ）誘電体層１４ｂを有していてもよい。なお、ゲート金属層１４ａは、図示のようにＴ字形であってもよいし、あるいは、隣接するドレイン電極構造の方を向いたオーバーハング部１５を有するフィールドプレート構造を形成するよう、図３Ａａに示すようにガンマ字形（Γ字形）であってもよい。
【0057】
なお、ショットキーゲート金属層１４ａが有する金属又は金属窒化物のドライエッチングは、典型的に、塩素系（例えば、Ｎｉ及びＴｉＮをエッチングするため）若しくはフッ素系（例えば、Ｍｏ、ＴｉＮ、Ｗ、Ｔａ、及びＴａＮをエッチングするため）又はこれらの組み合わせ（例えば、ＴｉＮ、Ｗ、Ｔａ、及びＴａＮをエッチングするため）となる。しかしながら、ショットキーゲート金属層１４ａにＮｉが使用されるとき、揮発性のエッチング副生成物の欠如のためにドライエッチングすることがかなり困難となり得る。従って、ここでは例えば塩素（Ｃｌ２）とアルゴン（Ａｒ）のガス混合物であるニッケルドライエッチングは、主に物理的なエッチング（スパッタリング）であり、化学的なエッチングではない。主に物理的なドライエッチングは、下に位置する層に対して乏しいエッチング選択性を有するので、ショットキー層１４ａを含むＮｉをドライエッチングすることは、一部の状況において（ここでは、例えば、ショットキーゲート金属層１４ａのＮｉの厚さとパッシベーション層３８の誘電体の厚さとがほぼ同じであるとき）、パッシベーション層３８内への許容できないオーバーエッチングをもたらすことがある。そのような場合には、パッシベーション層３８とショットキーゲート金属層１４ａのオーバーハング部１５との間に、ここでは例えば二酸化シリコン（ＳｉＯ２）である犠牲誘電体層（図示せず）を堆積させる必要があり得る。
【0058】
Ｎｉを有するショットキーゲート金属層１４ａをエッチングする別の方法は、存在する場合に頂部金属（ここでは、例えば、ＴａＮ、Ｔａ、Ｍｏ、又はこれらの組み合わせ）に対してドライエッチングを使用し、そして、Ｎｉ層に対してはウェットエッチング（ここでは、例えば、ＨＦ、Ｈ３ＰＯ４、ＨＮＯ３若しくはＨ２ＳＯ４系、又はこれらの組み合わせ）を使用するものである。ショットキー金属層１４ａのＮｉウェットエッチャントの選択は、頂部金属層（使用される場合、下の図１０Ｃ－１０Ｇの説明においてのように、底部ショットキー金属層が１４ａ’になり、頂部ショットキー層が１４ａ”になる）に対して高度に選択的であるようにすることが重要である。さらに、マスクされたショットキーゲート金属層１４ａフィーチャの下のニッケルの意図しない除去（ここでは、アンダーカットとしても参照する）は、このプロセスから得られるゲート寸法が再現可能であり且つゲートが意図したように機能するように、最小にされるべきである。結果として、ショットキー金属層１４ａによってマスクされるフィーチャサイズの全幅が縮小するにつれて、アンダーカットを最小化するために、ショットキーゲート金属層１４ａ内のニッケル層の厚さも縮小することになる。ショットキーゲート金属１４ａによって画成される１ミクロン未満（≦１μｍ）のフィーチャサイズの場合、堆積させるショットキーコンタクトゲート金属層１４ａのＮｉの厚さは、ここでは例えば、≦１００ｎｍになる見込みである。
【0059】
ゲート電極構造１４１－１４－４４の形成を、図１０Ａ－１０Ｇに関して更に詳細に示す。従って、図２Ｅ及び２Ｆに関連して上述したように、ここでもＳｉＮｘである誘電体層４４を図１０Ａに示すように形成し、そして、図１０Ｂに示すように層４４内に開口又は窓４６を形成した後に、図１０Ｃに示すように、誘電体層４４の上に及び窓４６を通してＡｌＧａＮ層３６の露出部分上に、ここでは例えばＮｉ又はＴｉＮである第１のゲート金属又はショットキーコンタクトメタル層１４’ａが堆積される。次に、図１０Ｃに示すように、第１のゲート金属又はショットキーコンタクト層の上に、ここでは例えばＴａＮ、Ｔａ、Ｍｏ、又はＷである第２のゲート金属層１４”ａが堆積される。
【0060】
次に、図１０Ｄに示すように、窓４６と位置合わせして第２のゲートコンタクト金属１４”ａの表面の一部の上に、フォトレジスト又はハードマスクのいずれか４５が形成される。図１０Ｅに示すように、マスクによって露出された第２のゲートコンタクト金属１４”ａの部分が、ドライエッチングを用いて除去される。次に、図１０Ｆに示すように、同じマスク４５を使用して、ドライエッチング又はウェットエッチングを用いて第１のゲートコンタクト又はショットキーコンタクトメタル１４’ａの露出部分が除去される。次いで、図１０Ｇに示すように、マスク４５が除去される。
【0061】
ショットキーゲート金属層１４ａが形成された後、処理は、ここでは図２Ｋに示すような銅ダマシン電極コンタクト５４１－５４１１（これらのうち、ここでは電極５４２である例示的な１つを図３Ａに詳細に示している）である前述の電極コンタクトの形成を続ける。なお、銅ダマシン電極コンタクト５４１－５４１１の各々の形成は、図２Ｉに示すような２つの誘電体層（ここではＳｉＮｘ層４８及びＳｉＯ２層５０）の堆積を用いて行われる。ここではＳｉＮｘである第１の層４８は、拡散バリア（その下に銅が配置されているとき）及びエッチングストッパとして機能する。ここではＳｉＯ２層５０である第２の層が、ここではＳｉＮｘである第１の層４８に対して選択的にエッチングされ、次いで、ゲート金属層１４ａを露わにするように第１の層４８がエッチングされ、それにより、その中にここでは銅である金フリー材料が後に堆積されるトレンチが形成される。
【0062】
典型的に、銅ダマシン電極コンタクト５４１－５４１１は、先ず、第２の誘電体層内に形成されたトレンチの中への銅めっきを容易にするために、薄い金属シード層（典型的に、Ｔａ／Ｃｕ、Ｔａ／ＴａＮ、又はＴａＮ／Ｃｕ、且つ≦１００ｎｍ）をスパッタリングすることによって形成される。なお、このシード層はまた、銅拡散バリアとして、及び誘電体に対する密着層としても機能する。次いで、トレンチの過剰な銅オーバーフィルが化学機械研磨（ＣＭＰ）で除去され、それが、トレンチ内に配置された金属だけを置き去りにすることによって金属インターコネクトを画成する。他の銅ダマシン層が追加されるとき、後述するようにこのプロセスが繰り返される。従って、ダマシン電極コンタクト５４１－５４１１は、共平面の上面を有する。
【0063】
前段落に記載したダマシンプロセスを開始し、そして、次に図２Ｈを参照するに、図２Ｇに示した構造の表面を覆って、ここでは例えばＳｉＮｘである誘電体層４８が堆積される。次に図２Ｉを参照するに、層４８を覆って、ここでは例えばＳｉＯ２である第２の誘電体層５０が堆積され、そして、ソース、ドレイン及びゲート電極５４１－５４１１の同時形成のために、従来からのシリコン（Ｓｉ）ファウンドリ適合リソグラフィ及びエッチング技術を用いて、図２Ｊに示すように、層５０及び層４８の選択部分を貫く窓５２を形成してそれによって電気コンタクト構造４２１－４２７及びフィンガー状ゲート電極構造１４１－１４４の頂面を露出させるようにパターニングされ、それにより、図１Ａに関連して上述したゲート電極構造１４１－１４４、ドレイン電極構造１８１－１８２、及びソース電極構造２２１－２２３が完成する。
【0064】
次に図２Ｋを参照するに、上述のようにダマシンプロセスにおいてここではＣｕである余分な金属がＣＭＰによって除去された後、図示のように、電気コンタクト構造４２１－４２７及びフィンガー状ゲート電極構造１４１－１４４の露出した頂面上に電極コンタクト５４１－５４１１が形成されている。電極コンタクト５４１－５４１１の各々は構成において同じであり、ここでは、ソース電極構造２２１－２２３又はドレイン電極構造１８１－１８２の例示的な１つ（ここではソース電極構造２２１）に関する電極コンタクト５４１－５４１１のうちの例示的な１つ（ここでは電極コンタクト５４２）を図３Ｂに示しており、ゲート電極コンタクトのうちの例示的な１つ（ここではゲート電極構造１４１）を図３Ａに示している。故に、図３Ａ及び３Ｂにいっそう明瞭に示されるように、各電極コンタクト５４１－５４１１は、この例において、底面及び側面が密着・銅拡散バリア層５４ａ（ここでは、例えば、タンタル若しくは窒化タンタル又はこれらの組合せ）でライニングされた（表面を覆われた）銅の上部層５４ｂを含んでいる。
【0065】
従って、ドレイン電極構造１８１－１８２の各々及びソース電極構造２２１－２２３の各々は、ＩＩＩ族－Ｎ半導体層３６と接触した多層の電気コンタクト構造であり、ＩＩＩ族－Ｎ半導体層３６とオーミックコンタクトした金フリーコンタクト層４２ＯＣと、金フリーコンタクト層４２ＯＣに電気的に接続された金フリーの導電性のエッチング停止層４２ＥＳと、金フリーのダマシン電極コンタクト５４２、５４４、５４６、５４８及び５４１０のうちの１つとを含んでいる。また、ゲート電極構造１４１－１４４の各々は、金フリーのゲート電気コンタクトと、金フリーのダマシン電極コンタクト５４３、５４５及び５４７のうちの１つとを含んでいる。また、ダマシン電極コンタクト５４２－５４１０の各々は構成において同じであり、８つ全てのダマシン電極コンタクト５４２－５４１０が同時に形成される。
【0066】
次に図２Ｌを参照するに、ＣＭＰの後、表面を覆って、ここでは窒化ケイ素（ＳｉＮｘ）である誘電体層５６が堆積され、次いで、層５６が、ここでは酸化物層５８（ここでは例えば二酸化シリコン）である第２の誘電体層５８で覆われる。
【0067】
次に図２Ｍを参照するに、層５６及び５８が、ソース電極構造２２１－２２３（図１Ｂ）とパッド２６１及び２６２（図１Ｂ）との上に層５６及び５８を貫く開口又は窓６０１－６０５を有するように、従来からのシリコンファウンドリ適合リソグラフィ及びエッチング処理技術を用いてパターニングされ、それにより、図示のように、電極コンタクト５４１、５４２、５４６、５４１０及び５４１１の頂面が露出される。
【0068】
次に図２Ｎを参照するに、従来からのシリコンファウンドリ適合処理技術を用いて、窓６０１－６０５内にそれぞれ上部電気インターコネクト６２１－６２５が形成され、それにより、それぞれ電極コンタクト５４１、５４２、５４６、５４１０及び５４１１への、ひいては、ソース電極構造２２１－２２３（図１Ｂ）とパッド２６１及び２６２（図１Ｂ）への電気接続がなされる。上部電気インターコネクト６２１－６２５の各々は、電極コンタクト５４１、５４２、５４６、５４１０及び５４１１の各々と同じように構成され、ここでは例えばタンタル（Ｔａ）若しくは窒化タンタル（ＴａＮ）又はこれらの組み合わせである密着・銅拡散バリア層６２ａで底面及び側面がライニングされた銅の上部層６２ｂを含む。
【0069】
【0070】
図２Ｐを参照するに、上部電気インターコネクト６２１－６２５の頂面を露出させるように、層６４、６６の選択された部分を貫いて窓６８が形成される。
【0071】
次に図２Ｑを参照するに、上部電気インターコネクト６２１－６２５のように、ここでは例えばタンタル若しくは窒化タンタル又はこれらの組み合わせである密着・銅拡散バリア層２４ａで底面及び側面がライニングされた銅の上部層２４ｂを含む導電インターコネクト構造２４（図１Ａ、１Ｂ）が形成される。
【0072】
図２Ｒを参照するに、図２Ｑに示した構造の表面を覆って、ここではＳｉＮｘである誘電体層７０が形成される。なお、必要な場合には、Ｃｕベースの更なるインターコネクト層が、上述のＣｕインターコネクトと同じように追加され得る。最後のインターコネクト層の付加後、最終テスト又は他の回路（図示せず）への接続を容易にするために、それぞれ、テストパッド層又は入力／出力パッド（図示せず）が付加され得る。この時点で前面側の処理は完了である。
【0073】
前面側処理の完了後、そして、図２Ｓを参照するに、裏面側処理が開始される。より具体的には、ウエハが、図示しない一時的なキャリア上にフェイスダウンで取り付けられ、次いで、ここでは例えば５０又は１００ミクロンまで、ウエハが薄化される。基板３２の底面のうち電極コンタクト５４１及び５４１１の下方の部分を露出させるように、この構造の露出した底面がマスクされる。次に、ここでは例えば六フッ化硫黄（ＳＦ６）であるフッ素系ドライエッチングを用いた、ＳｉＣ又はＳｉ基板３２の底面からのエッチングによって、露出された部分にビアホール７２が形成される。
【0074】
次に図２Ｔを参照するに、基板３２の底面が、ここでは例えば三塩化ホウ素（ＢＣｌ３）と塩素（Ｃｌ２）との組み合わせである塩素系ドライエッチングにさらされ、露出されたＩＩＩ族－Ｎ層３４の部分を貫き、そして、電極コンタクト５４１及び５４１１のオーミックコンタクト構造体４２ＯＣの、露出されたＴｉ又はＴａ層４２ａの内側部分、次いでアルミニウムベースの層４２ｂの内側部分、次いで露出された金属窒化物層４２ｃの内側部分を貫くエッチングによって、（矢印７４によって指し示されるように）ビアホール７２が深くされ続けられ、そして、図示のように、電極コンタクト５４１及び５４１１の下の電気コンタクト構造４２上のエッチング停止層４２ＥＳでエッチングが停止する。
【0075】
次に、図２Ｕを参照するに、図２Ｔの構造の底面が、基板３２の底面上及びビアホール７２内に配置された導電層２８（図１Ａ）を有している。ここでは、例えば、層２８ｂは、ここでは例えばタンタル若しくは窒化タンタル又はこれらの組み合わせである密着・銅拡散バリア層２８ａを備えた銅であり（図２Ｕａに示すように）、導電ビア３０１及び３０２（図１Ａ）とグランドプレーン導体３０３とを形成する。導電ビア３０１及び３０２は、グランドプレーン導体３０３を前面側メタライゼーション層に、そして最終的には、エッチング停止層４２ＥＳから電極コンタクト５４１及び５４１１の底部を介してインターコネクトソース電極構造２２１－２２３に電気的に相互接続する（図１Ａ及び図１Ｂ）。理解されるべきことには、導電ビア３０１及び３０２並びにグランドプレーン３０３は、ここでは例えば金（Ａｕ）層２８ｂとチタン（Ｔｉ）又はチタン／白金（Ｔｉ／Ｐｔ）層２８ａとである他の金属からなる層２８を有することができる。この場合、裏面側処理は、金が汚染問題を提示しない領域で行われる。
【0076】
従って、ここで、図２Ａ－２Ｕに関連して上述した実施形態においては、前面側の処理及び裏面側のウエハ薄化の後に、導電性エッチング停止層４２ＥＳで終了する二段階エッチングプロセスを伴う化学ドライエッチングを用いて、裏面側ビアホール７２が形成される。ビアホールエッチングプロセスの第１ステップにて、ＳｉＣ又はＳｉ基板層３２の底面の露出した部分に、例えば六フッ化硫黄（ＳＦ６）であるフッ素系ドライエッチングを用いてビアホールが形成される。このフッ素系エッチングは、例えば窒化ガリウム（ＧａＮ）及び窒化アルミニウム（ＡｌＮ）などのＩＩＩ族－Ｎ層３４上で選択的に停止する。第２ステップにて、ビアホール７２内で露出したＩＩＩ族－Ｎ層の底面が、例えば三塩化ホウ素（ＢＣｌ３）と塩素（Ｃｌ２）の組み合わせである塩素系ドライエッチングにさらされる。この塩素系の裏面側ビアホール７２ドライエッチングは、ＩＩＩ族－Ｎ層３４及び３６（図２に示した例では、基板層３２を貫いてエッチングした後、“オフ”メサエッチがＩＩＩ－Ｎ層３４を貫いてエッチングしさえすればよい）及び金属－半導体電気コンタクト構造を貫いてビアホールエッチングを続け、そして、電気コンタクト構造メタルの、ここでは例えばニッケル又はモリブデン又は白金である導電性エッチング停止層で終了する。
【0077】
次に図５Ａ－５Ｃを参照して、ここでは、ＭＭＩＣ構造１０’の一部の一実施形態を説明する。ＭＭＩＣ構造１０’は、ここでは例えば、図５Ａに更に詳細に示すようにマルチゲートＨＥＭＴ ＦＥＴを有し、このマルチゲートＨＥＭＴ ＦＥＴは、図示のように、ＩＩＩ族－Ｎ半導体層３６とオーミックコンタクトするとともに、構造１０’の底面に形成された導電層２８へと基板３２、ＩＩＩ族－Ｎ層３４、及びＩＩＩ族－Ｎ半導体層３６を貫通する金フリーの導電ビア３０１－３０３（図５Ｃ）と相互接続された、金フリーのソース電極構造２２１－２２３を提供する、電気コンタクト構造４２２、４２４及び４２６の上にそれぞれ配置された電極コンタクト５４２、５４６及び５４１０と、図示のように、ＩＩＩ族－Ｎ半導体層３６とオーミックコンタクトするとともに、金フリーのドレインパッド２０（図１Ｂ）に相互接続された、金フリーのドレイン電極構造１８１、１８２を提供する、電気コンタクト構造４２３及び４２５の上にそれぞれ配置された電極コンタクト５４４及び５４８と、ＩＩＩ族－Ｎ半導体層３６とショットキーコンタクトするとともに、ゲートパッド１６（図１Ｂ）に接続された、金フリーのドレイン電極構造１８１、１８２を提供する、金フリーのゲート電極構造１４１－１４４の上にそれぞれ配置された電極コンタクト５４３、５４５、５４７及び５４９とを有している。構造１０’は、一対の電極（抵抗Ｒの両端）Ｒ１及びＲ２を有した、ここでは例えば窒化タンタル（ＴａＮ）である抵抗Ｒを含んでおり、一方の電極Ｒ１は、電極コンタクト５４１１、電気コンタクト４２７に接続され、そして、基板３２及びＩＩＩ族－Ｎ層３４を通り抜ける導電ビア３０４（図５Ｃ）によって、構造１０’の底面に形成された金フリーの導電層２８に接続され、他方の電極Ｒ２は、ＩＩＩ族－Ｎ層３４上に配置された電気コンタクト４２８上に配置された電極５４１２上に配置される。構造１０’はまたキャパシタＣを含んでおり、キャパシタＣは、図示のように、電極コンタクト５４１及び電気コンタクト構造４２１（図５Ａ）によって形成された下部プレートＣ１であり、構造１０’の底面に形成された金フリーの導電層２８へと基板３２及びＩＩＩ族－Ｎ層３４を通り抜ける導電ビア３０５に相互接続された下部プレートＣ１と、ここでは層５４ａ（ここでは、例えば、タンタル若しくは窒化タンタル又はこれらの組み合わせ）でライニングされた銅層５４ｂを有する電気インターコネクト５４ａである上部プレートＣ２と、上部プレートＣ２と下部プレートＣ１との間に配置された、ここでは例えば窒化シリコンである誘電体７５とを有している。なお、最後に、多くの回路設計において、キャパシタＣ及び抵抗Ｒは導電ビア３０に接続される必要はない。
【0078】
なお、キャパシタＣの下部プレートＣ１を形成するとともに抵抗Ｒに使用される銅の厚さは、ソース電極構造２２１、２２２及び２２３並びにドレイン電極構造１８１及び１８２に使用される厚さよりも、以下の２つの理由により厚い。第１に、ダマシン処理において形成されるトレンチは、（プレーナ構造を実現するように、上述のメサの代わりに、図示しないイオン注入分離が使用されるのでない限り）“オン”メサ１１電気コンタクト構造４２への“オフ”メサ１１（図１Ｂ及び２Ａ）縦型インターコネクトを実現するために、深くなければならない。第２に、金属層堆積中に形成される全てのコンタクトが、ＣＭＰプロセスにより、層の上面で同じレベルで終端する。
【0079】
なお、また、上述の電気コンタクト構造４２１－４２８は、図２Ａ－２Ｔに関連して上述したのと同じように形成される。従って、ソース電極構造２２１、２２２及び２２３並びにドレイン電極構造１８１及び１８２はＩＩＩ族－Ｎ半導体層３６とオーミックコンタクトし、ゲート電極構造１４１、１４２及び１４３はＩＩＩ族－Ｎ半導体層３６とショットキーコンタクトする。
【0080】
次に、裏面側の処理が、図２Ｓ及び２Ｔにおいてと同様に進められる。より具体的には、ウエハが、図示しない一時的なキャリア上にフェイスダウンで取り付けられ、ここでは例えば５０又は１００ミクロンまで、ウエハが薄化される。図示のように、基板３２の底面のうち電気コンタクト構造４２１、４２２、４２４、４２６及び４２７の中央又は内面部分の下に配置された部分を露出させるように、この構造の露出した底面がマスク７８でマスクされ、従来からのシリコン適合処理技術を用いて処理され、それに続いて、図２Ｓに関連して上述したような、基板３２の露出された部分を貫くビアホール７２をエッチングするための、ここでは例えば六フッ化硫黄（ＳＦ６）である第１のフッ素系ドライエッチングと、図２Ｔに関連して上述したような、露出されたＩＩＩ族－Ｎ層３４及び３６の部分を貫き、次いで、電気コンタクト構造４２１、４２２、４２４、４２６及び４２７の底面の中央又は内側の部分７９ＩＰを貫き、そして構造のエッチング停止層４２ＥＳ（ここでは、例えば、ニッケル、モリブデン又は白金）で停止するエッチングによって、ビア７２を深くし続けるための（電気コンタクト構造のうちここでは電気コンタクト構造４２２である例示的な１つについて図５Ｂａに示す）、ここでは例えば三塩化ホウ素（ＢＣｌ３）と塩素（Ｃｌ２）との組み合わせである塩素系ドライエッチングとが行われる。なお、電気コンタクト構造４２２、４２４、４２６の底面の外側部分７９ＯＰはエッチングされないままであり、従ってＩＩＩ族－Ｎ層３６とオーミックコンタクトしたままである。
【0081】
次に、図５Ｃを参照するに、図２Ｕに関連して説明したように、マスク７８が除去され、裏面側プロセスが実行される。従って、図５Ｂの構造の底面に、図２Ｕａに関連して上述したように、それを覆って及び延在されたビアホール７２の側面と底面を覆って導電層２８が形成されることで、露出した導電性エッチング停止層４２ＥＳ上に導電ビア３０１－３０５が形成され、図示のように、ソース電極構造２２１－２２３、キャパシタＣの下部プレートＣ１及び抵抗の電極Ｒ１が電気的に相互接続される。
【0082】
なお、ここで、電気コンタクト構造４２’は、図５Ａａに示すように、ここではシリサイド層（ここでは、例えば、ニッケルシリサイド（ＮｉＳｉ）又はコバルトシリサイド（ＣｏＳｉ２））である単一のオーミックコンタクト層４２’ＯＣとしてもよい。また、シリサイド層オーミックコンタクト構造４２’ＯＣはまた、コンタクト抵抗をさらに改善するためにドープされてもよい。例えばＮｉＳｉの場合、それはリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）又はこれらの組み合わせでドープされ得る。オーミックコンタクト構造４２’ＯＣを形成するために、ＳｉとＮｉ又はＣｏとが堆積され、エッチバックされ、次いで合金化される。ＮｉＳｉの場合、ここでの合金温度は、例えば、～４５０℃である。ＣｏＳｉ２の場合、ここでは例えば～５５０℃及びそれに続く～７００℃である二段階アニールが使用される。ＩＩＩ族－Ｎ層３６へのより良好なオーミックコンタクトを支援するために、シリサイド層オーミックコンタクト構造４２’ＯＣは、シリサイド層オーミックコンタクト構造４２ＯＣの底面がＩＩＩ族－Ｎ層３６の底面から２－２０ｎｍであるように、ＩＩＩ族－Ｎ半導体層３６の中にリセス化されてもよい。なお、エッチング停止層４２ＥＳは、図示のように、オーミックコンタクト構造４２’ＯＣ上に配置される。ここでは、電気コンタクト構造は、オーミックコンタクト構造４２’ＯＣ上にエッチング停止層４２ＥＳを有するオーミックコンタクト構造４２’ＯＣを含む。
【0083】
次に図６Ａ－６Ｄを参照して、他の一実施形態を説明する。ここでも、図６Ａに示すように、ここでは例えばＳｉ又はＳｉＣである基板３２と、基板３２の上部上のメサ状の（上述のように、エッチング又は注入分離によって画成される）ＩＩＩ族－Ｎ半導体層３４であり、ここでは例えば、基板３２の上面の上で約１－５ミクロンの厚さを持つ窒化ガリウムの層であるＩＩＩ族－Ｎ半導体層３４と、ＩＩＩ族－Ｎ層３４上の、例えば約５－３０ｎｍの厚さを持つここではＡｌｘＧａ１－ｘＮであるＩＩＩ族－Ｎ半導体層３６とを有する構造１０”が示されている。後述するように、構造１０”は、マルチゲートＨＥＭＴを形成するように処理される。しかしながら、ここでは、ソース電極構造２２１－２２３（図１Ｂ）を電気的に相互接続するために、図６Ｂ及び６Ｃに関連して説明する導電ビア９０が形成されることになるＩＩＩ族－Ｎ層３４及び３６の部分に、従来からのシリコンファウンドリ適合サブトラクティブパターニング（リソグラフィ及びエッチング）技術と、ここでは例えば三塩化ホウ素（ＢＣｌ３）及び塩素（Ｃｌ２）の組み合わせドライエッチングとを用いて、開口（アパーチャ）８０がエッチングされる。
【0084】
図６Ｂを参照するに、アパーチャ８０が、フッ素含有ガスにてドライエッチングされることが可能な、ここでは例えばＳｉＮｘ、ＳｉＯ２、モリブデン若しくはポリシリコン又はこれらの組み合わせである半導体又は誘電体又は金属材料８２で充填される。この構造が、図２Ｂ－２Ｋに関連して上述したように処理されることで、電気コンタクト構造４２”１－４２”５が形成される。なお、ここで、電気コンタクト構造４２”１－４２”５は、例えば図２Ａ－２Ｕに関連して上述したエッチング停止層４２ＥＳのような別個のエッチング停止層を含んでおらず、むしろ、この実施形態においては、図６Ｂに関連して説明するように、電気コンタクト構造４２”１－４２”５のオーミックコンタクト構造４２”ＯＣのアルミニウム又はＳｉドープトアルミニウムＡｌ１－ｘＳｉｘ層４２ｂ（ただし、Ｓｉドーピングのｘは典型的に≦０．０５）がエッチング停止層として機能する。図示のように、オーミックコンタクト構造４２ＯＣ１－４２ＯＣ５の上に、それぞれ、電極コンタクト５４１、５４３、５４５、５４７及び５４９が配置される。電気コンタクト構造４２”１、４２”３及び４２”５はソース電極構造２２１－２２３（図１Ｂ）用であり、電気コンタクト構造４２”２及び４２”４はドレイン電極構造１８１，１８２（図１Ｂ）用である。なお、電気コンタクト構造４２”１、４２”３及び４２”５の底面は、表面積において、半導体又は誘電体又は金属材料８２の表面積よりも大きく、図示のように、電気コンタクト構造４２”１、４２”３及び４２”５の外面部分がＩＩＩ族－Ｎ半導体層３６とオーミックコンタクトしている。ゲート電極構造１４１－１４４は、図示のように、ＩＩＩ族－Ｎ半導体層３６とショットキー接触し、図示のように、その上に電極コンタクト５４２、５４４、５４６、及び５４８を有する。
【0085】
電気コンタクト構造４２”１－４２”５のオーミックコンタクト構造層４２ａ、４２ｂ、及び４２ｃ並びに電極コンタクトは、図３Ｂに関連して上述されており、オーミックコンタクト構造４２ＯＣ１－４２ＯＣ５は、Ｔｉ又はＴａの底部層４２ａ（これは、ＩＩＩ族－Ｎ半導体層３６の上面部分の中にリセス化されてもよい）と、ここではアルミニウム又はＳｉドープトアルミニウムＡｌ１－ｘＳｉｘ層であるアルミニウムベースの層の中間層４２ｂと、該アルミニウム又はＳｉドープトアルミニウムＡｌ１－ｘＳｉｘ層上の、ここでは例えばタンタル（Ｔａ）、窒化タンタル（ＴａＮ）又は窒化チタン（ＴｉＮ）であるタンタル又は金属窒化物層とを有し、電極コンタクト５４１－５４９は、導電性金属インターコネクトコンタクトを有し、ここでは、例えば、側面及び底面を拡散バリア層（ここでは、例えば、タンタル若しくは窒化タンタル又はこれらの組み合わせ）でライニングされた銅を有する。従って、裏面側の処理に関して更に詳細に後述するように、留意されたいことには、この実施形態においては、（図２Ａ－２Ｕに関連して上述した）別個のエッチング停止層４２ＥＳは存在せず、むしろ、この実施形においてビア９０（図６Ｃ）を形成するために使用されるフッ素ケミカルエッチャントに起因して、ここでは例えば電気コンタクト構造４２”のアルミニウム（又はＳｉドープトアルミニウムＡｌ１－ｘＳｉｘ）である層４２ｂによってエッチング停止層が提供される。
【0086】
次に、裏面側の処理が、図２Ｕにおいてのように進められる。より具体的には、ウエハが、図示しない一時的なキャリア上にフェイスダウンで取り付けられ、ここでは例えば５０又は１００ミクロンまで、ウエハが薄化される。ソース電極構造２２１－２２３の下方の基板３２の底面部分を露出させるように、この構造の露出した底面がマスク９６（図６Ｃ）でマスクされる。なお、半導体又は誘電体又は金属材料８２の外周部分はマスク９６によって覆われ、従って、電気コンタクト構造４２の内側部分８１ＩＰ（図６Ｃａ）の下で、電気コンタクト構造４２の他の部分８１ＯＰは層３６とオーミックコンタクトしたままである。次に、ここでは例えばＳＦ６であるフッ素系ドライエッチングを用いて、以下のようにビア９０がエッチングされ、すなわち、基板層３２を貫き、材料８２の内部部分（ここでは、例えば、図６ＣａにおいてＳｉＮｘ、ＳｉＯ２、モリブデン又はポリシリコン）及びＴｉ又はＴａの底部層４２ａ（これは、ＩＩＩ族－Ｎ半導体層３６の上面部分の中にリセス化されてもよい）の内部部分８１ＩＰを貫いてビア９０をエッチングし、そして、そのフッ素系エッチングによる副生成物が不揮発性であるアルミニウムベースの層４２ｂの内側部分で停止するフッ素系ドライエッチングを用いてビア９０がエッチングされる。従って、ここでは追加の（別個の）エッチング停止層４２ＥＳは存在せず、むしろ、層４２ｂがエッチング停止層として機能する。
【0087】
次に、図６Ｄを参照するに、図６Ｃの構造の底面が、それを覆って且つ延在したビアホール９０の側面及び底面を覆って形成された、ここでは例えば銅系である導電層２８を有しており、それにより、図２Ｕに関連して上述したように、この構造が図示のように電気コンタクト構造４２”の内側部分又は中央部分を電気的に相互接続するため、そしてひいてはソース電極構造２２１－２２３を相互接続するための、導電ビア９６及びグランドプレーン導体９５が形成されている。この実施形態において、ＩＩＩ族－Ｎ材料は、図６Ａに関連して上述したように、裏面側の処理及びビア９０の形成に先立って、ウエハの前面からエッチングされる。次いで、アパーチャ８０（図６Ａ）が、フッ素系ドライエッチングケミストリでエッチングされることができる材料層８２（ここでは、例えば、ＳｉＮｘ、ＳｉＯ２、モリブデン又はポリシリコン）で充填される。ビア９０を形成するためにエッチングされる必要がある全ての層がもはや基板３２（シリコン、炭化ケイ素（ＳｉＣ）、二酸化シリコン（ＳｉＯ２）、窒化シリコン（ＳｉＮｘ）、又はこれらの組み合わせ）及びアパーチャの半導体又は誘電体又は金属材料８２（ここでは、例えば、ＳｉＮｘ、ＳｉＯ２、モリブデン又はポリシリコン）であると仮定すると、これらの層は全て、フッ素系エッチャントを用いてエッチングされることができる。結果として、この場合、ビアエッチングプロセス全体にフッ素系エッチングが使用される。
【0088】
次に図６Ｄａを参照して、他の一実施形態を説明する。この実施形態においては、図６Ｄにおいてよりも幅広にビア９６がエッチングされるが、ここでも、エッチングが、アルミニウムベースの層４２ｂの内側部分で停止する。従って、やはり、追加の（別個の）エッチング停止層４２ＥＳは存在せず、むしろ、層４２ｂがエッチング停止層として機能する。このケース（図６Ｄａ）では、（図６Ｃａに示した）ビア９０内の誘電体層８２が残っていない。
【0089】
次に図７Ａ－７Ｇを参照するに、他の一実施形態が示されている。ここでは、図２Ｂに示した構造１０’’’が、図示のように窓４０２－４０６のみが形成されることを除いて図２Ｃに関して説明したようにして処理されている。窓４０２－４０６を形成した後、窓４０２、４０４、４０６によって露出された層３６の内側表面部分上に、従来からのシリコン（Ｓｉ）ファウンドリ適合（サブトラクティブ）リソグラフィ及びエッチング処理技術を用いて、ここでは例えば二酸化シリコン又はＳｉＮｘであるエッチング停止層４２ＥＳ’が形成される。なお、図７Ｂでは、層３６の露出表面のうち外側表面部分にはエッチング停止層４２ＥＳ’がない。それに代えて、図示はしないが、全ての窓４０によって露出された層３６の内側表面部分上にエッチング停止層４２ＥＳ’が形成されてもよい。
【0090】
次に図７Ｃを参照するに、エッチング停止層４２ＥＳ’の上に層４２ａ、４２ｂ及び４２ｃが形成されている。なお、層４２ａ、４２ｂ及び４２ｃの外周部分は層３６と直に接触している。故に、図４Ａ、４Ａａ、及び４Ｂ、４Ｂａに関連して上述したアニールプロセスの後、層４２ａ、４２ｂ及び４２ｃの外周部分とＩＩＩ族－Ｎ層３６との間にオーミックコンタクトが形成される。なお、ここでは、電気コンタクト構造４２’’’１、４２’’’３及び４２’’’５は、層４２ａ、４２ｂ及び４２ｃの上ではなく、層４２ａ、４２ｂ及び４２ｃの内側部分の下にあるここではエッチング停止層４２ＥＳ’であるエッチング停止層を含んでいる。従って、電気コンタクト構造４２’’’が層４２ｃの上（電気コンタクト構造４２の上）にエッチング停止層４２ＥＳを含んでいた図３Ｂに関連して上述したが、ここでは、図３Ｂａに示したように、図７Ａ－７Ｆで使用される電気コンタクト構造４２’のエッチング停止層４２ＥＳ’は、電気コンタクト構造４２’’’の層４２ａの内側又は中央部分の下にある。
【0091】
なお、図７Ｃでは、電極コンタクト５４１－５４９が、図示のように、ソース電極構造２２１－２２３、ドレイン電極構造１８１、１８２、及びゲート電極構造１４１－１４４の上側層を同時に形成している。
【0092】
次に図７Ｄを参照するに、前面側の処理の完了後、図２Ｓを参照して、裏面側処理が開始される。より具体的には、ウエハが、図示しない一時的なキャリア上にフェイスダウンで取り付けられ、次いで、ここでは例えば５０又は１００ミクロンまで、ウエハが薄化される。この構造の底面が、マスク内の窓をエッチング停止層４２ＥＳ’の下方に配置してマスクされる。図示のように、ここでは例えばフッ素であるエッチャントを用いて、基板３２を貫くビア１０２がエッチングされる。
【0093】
次に図７Ｅを参照するに、例えばＢＣｌ３及びＣｌ２などの塩素系エッチャントを用いて、ビア１０２がビア１０２’へと延ばされ、図示のように、このエッチングはエッチング停止層４２ＥＳ’で停止する。次に、ＳｉＯ２又はＳｉＮｘのいずれかがエッチング停止層４２ＥＳ’として使用されるとき、フッ素系であるドライエッチングケミストリを用いて、ビアホール１０２’の底からエッチング停止層４２ＥＳ’が除去される。ＳｉＯ２及びＡｌ２Ｏ３層４２ＥＳのエッチング停止層４２ＥＳ’、及び図７Ｆに示すように、一部のＳｉＮｘ層のエッチング停止層４２ＥＳ’を除去するのには、フッ素系ウェットエッチングが好ましい。
【0094】
【0095】
次に図８Ａ－８Ｆを参照するに、ソース電極構造のうちの１つへのオーミックコンタクト、及び裏面側メタライゼーション導電層２８へのソース電極構造の接続を形成するための他の一実施形態が示されている。故に、図８Ａに示すように、ＡｌＧａＮ層３６の上面上に誘電体層３８を形成した後、ここでは例えば塩素系エッチャントＢＣｌ３及びＣｌ２である従来からのリソグラフィ及びドライエッチングプロセスを用いて、図８Ｂに示すように、誘電体層３８とその下に位置するＡｌＧａＮ層３６及びＧａＮ層３４の部分とを貫いて、基板３２の表面まで、窓２００が形成される。
【0096】
次に図８Ｃを参照するに、図２Ｄに関連して上述したように、オーミックコンタクト構造４２ＯＣの層４２ａ、４２ｂ及び４２ｃを有する電気コンタクト構造４２’が順次に堆積され、従来からのリソグラフィ－エッチングプロセスを用いて、図示のようにパターニングされる。オーミックコンタクト構造４２ＯＣは、チタン（Ｔｉ）又はタンタル（Ｔａ）の底部層４２ａと、層４２ａ上の、例えばアルミニウム又はＳｉドープトアルミニウムＡｌ１－ｘＳｉｘ（ただし、Ｓｉドーピングｘは典型的に≦０．０５）である層４２ｂと、例えばタンタル（Ｔａ）又は金属窒化物（ここでは例えば窒化チタン（ＴｉＮ））である層４２ｃとを有する。次に、上述のアニールプロセスを用いて、オーミックコンタクト構造４２ＯＣとＡｌＧａＮ層３６の側壁との間にオーミックコンタクト領域１１０（図８Ｃ）が形成される。次に、図２Ｆ－２Ｈに関連して上述したように、誘電体層４４及び４８が図示のように形成される。
【0097】
次に、図２Ｉに関連して上述したように、ダマシンプロセスが、図８Ｅに示すように誘電体層５０を堆積することによって開始され、続いて、この例では、図２Ｉ－２Ｌに関連して上述したように底面及び側面が密着・銅拡散バリア層５４ａ（ここでは、例えば、タンタル若しくは窒化タンタル又はこれらの組み合わせ）でライニングされた銅の上部層５４ｂを含む電気インターコネクトの形成が行われ、図８Ｆに示すように、上述のダマシン電極コンタクト５４１－５４１１のうちの例示的な１つ（ここでは添え字なしで５４として示す）が得られる。
【0098】
図２Ｍ－２Ｒに関連して上述したように処理が続けられ、その後、図６Ａ－６Ｄに関連して上述したように裏面側処理が開始される。より具体的には、ウエハが、図示しない一時的なキャリア上にフェイスダウンで取り付けられ、ここでは例えば５０又は１００ミクロンまで、ウエハが薄化される。ソース電極構造２２１－２２３の下方の基板３２の底面部分を露出させるように、この構造の露出した底面がマスクされる。次に、ここでは例えばＳＦ６であるフッ素系ドライエッチングを用いて、基板層３２を貫き、Ｔｉ又はＴａの底部層４２ａを貫き、そして、そのフッ素系エッチングによる副生成物が不揮発性であるアルミニウムベースの層４２ｂで停止して、ビア９０がエッチングされる。従って、ここでは追加の（別個の）エッチング停止層４２ＥＳは存在せず、むしろ、図８Ｇに示すように、層４２ｂがエッチング停止層として機能する。
【0099】
【0100】
次に図９Ａ－９Ｅを参照するに、他の一実施形態が示されている。ここでは、図９Ａに示すように、ＡｌＧａＮ層３６の上面上に誘電体層３８を形成した後に、ここでは従来からのリソグラフィ及びドライエッチングプロセス（ここでは、例えば、塩素系エッチャントＢＣｌ３及びＣｌ２）を用いて、図９Ｂに示すように、誘電体層３８とその下に位置するＡｌＧａＮ層３６及びＧａＮ層３４の部分とを貫いて基板３２の表面まで、窓２００が形成される。
【0101】
次に、（図９Ｂに示した）窓２００のエッジ周りのＩＩＩ族－Ｎ半導体層３６の表面部分を露出させるよう、（図９Ｃに示すように）誘電体層３８を横方向にエッチングするフッ素系ドライエッチャントを用いて、窓２０２がエッチングされる。
【0102】
【0103】
本開示の多数の実施形態を説明してきた。そうとはいえ、理解されることには、本開示の精神及び範囲から逸脱することなく様々な変更がなされ得る。例えば、金属－半導体オーミックコンタクト構造４２ＯＣ’は、例えばＴａ／Ａｌ、Ｔｉ／Ａｌ、Ｔａ／Ａｌ／Ｔａ、Ｔａ／Ａｌ１－ｘＳｉｘ／Ｔａ、Ｔａ／Ａｌ／ＴｉＮ、Ｔａ／Ａｌ／Ｎｉ、Ｔｉ／Ａｌ／Ｎｉ、Ｔａ／Ａｌ、Ｔｉ／Ａｌ、Ｔｉ／Ａｌ／Ｗ、Ｔｉ／Ａｌ／Ｍｏ、Ｔｉ／Ａｌ／Ｐｔなどの、Ｔａ、Ｔｉ、ＴｉＮ、Ｐｔ、Ｎｉ、Ｓｉ、ＡｌＳｉ、Ｗ、又はＭｏとのＡｌの２層以上のスタックを有し得る。また、図２Ｊに示した構造は、電極コンタクト５４を形成するのに先立って金フリー製造領域から除去されてもよく、その場合、電極コンタクト５４は金としてもよい。
【0104】
もはや理解されるはずのことには、本開示に従った半導体構造は、基板、前記基板上に配置されたＩＩＩ族－Ｎ半導体層、前記ＩＩＩ族－Ｎ半導体層と接触した多層電気コンタクト構造であり、前記ＩＩＩ族－Ｎ半導体層と接触した金フリーコンタクト層と、前記金フリーコンタクト層に電気的に接続された金フリーの導電性のエッチング停止層と、を有する多層電気コンタクト構造、及び前記エッチング停止層まで前記基板を通り抜けている導電ビア、を含む。当該半導体構造は、以下の特徴のうちの１つ以上を、独立に、又は他の特徴と組み合わせて含み得る：前記多層電気コンタクト構造は、前記金フリーコンタクト層の上に配置されたアルミニウムベースの層を含む；前記金フリーコンタクト層は、前記ＩＩＩ族－Ｎ半導体層と直に接触しており、前記金フリーコンタクト層及び前記アルミニウムベースの層は、６６０度未満の温度で前記ＩＩＩ族－Ｎ半導体層とともにアニールすることで前記ＩＩＩ族－Ｎ半導体層とのオーミックコンタクトを形成することが可能な物理的アニーリング特性を有する；当該半導体構造は、前記多層電気コンタクト構造に電気的に接続された電極コンタクトを含み、且つ前記多層電気コンタクト構造及び前記電極コンタクトは、ソース、ドレイン又はゲートの電極構造を提供している；前記電極コンタクトは、金フリーの電極コンタクトである；前記エッチング停止層は、アルミニウム、ニッケル、モリブデン、白金、又はアルミニウムを有する；前記電気コンタクト構造は、Ｔａ、Ｔｉ、ＴｉＮ、Ｐｔ、Ｎｉ、Ｓｉ、ＡｌＳｉ、Ｗ、又はＭｏとのＡｌの２層以上のスタックを有する；前記電気コンタクト構造は金属シリサイドを有する；前記金属シリサイドは、ＣｏＳｉ２又はＮｉＳｉである；前記金属シリサイドは、前記ＩＩＩ族－Ｎ半導体層内にリセス化されている；前記金属シリサイドは、リン（Ｐ）、ヒ素（Ａｓ）、又はアンチモン（Ｓｂ）でドープされている；及び前記多層構造は、前記ＩＩＩ族－Ｎ半導体内にリセス化されている。
【0105】
もはや理解されるはずのことには、本開示に従った一半導体構造を形成する一方法は、ＩＩＩ族－Ｎ半導体層が上に配置された基板を用意し、前記ＩＩＩ族－Ｎ半導体層と接触させて多層電気コンタクト構造を形成し、該多層電気コンタクト構造は、前記ＩＩＩ族－Ｎ半導体層と接触した金フリーのコンタクト層と、該コンタクト層に電気的に接続された金フリーの導電性のエッチング停止層とを有し、前記エッチング停止層まで前記基板を通り抜けている導電ビアを形成する、ことを含む。当該方法は、以下の特徴のうちの１つ以上を、独立に、又は他の特徴と組み合わせて含み得る：前記多層電気コンタクト構造は、前記金フリーのコンタクト層の上に配置されたアルミニウムベースの層を含む；前記金フリーのコンタクト層は、前記ＩＩＩ族－Ｎ半導体層と直に接触して形成され、前記コンタクト層及び前記アルミニウムベースの層が、６６０度未満の温度でアニールされて、前記ＩＩＩ族－Ｎ半導体層とのオーミックコンタクトを形成する；前記多層電気コンタクト構造は、前記多層電気コンタクト構造に電気的に接続された電極コンタクトを含み、前記多層電気コンタクト構造及び前記電極コンタクトは、ソース、ドレイン又はゲートの電極構造を提供する；及び前記電極コンタクトは、金フリーの電極コンタクトとして形成される。
【0106】
もはや理解されるはずのことには、本開示に従った一半導体構造は、ＩＩＩ族－Ｎ半導体層と、金属シリサイドを含んだ電気コンタクト構造であり、前記金属シリサイドが前記ＩＩＩ族－Ｎ半導体層とオーミックコンタクトしている、電気コンタクト構造と、を含む。当該半導体構造は、前記電気コンタクト構造に電気的に接続された金フリーのエッチング停止層と、導電性の前記エッチング停止層に電気的に接続された導電ビアとを含み得る。
【0107】
もはや理解されるはずのことには、本開示に従ったＩＩＩ族－Ｎ層と接触した導電性オーミックコンタクトを形成する一方法は、電気コンタクト構造とＩＩＩ族－Ｎ半導体層との間にオーミックコンタクトを形成することを含み、前記形成することは、前記電気コンタクト構造の第１の金属と前記ＩＩＩ族－Ｎ半導体層との間に金属窒化物を形成し、そして、前記電気コンタクト構造の第２の金属を前記第１の金属内に及び前記ＩＩＩ族－Ｎ半導体層の上面に拡散させることを有し、前記拡散させることは、前記電気コンタクトの第３の金属又は金属窒化物との混ざり合いを防止することを含む。当該方法は、以下の特徴のうちの１つ以上を、独立に、又は他の特徴と組み合わせて含み得る：前記混ざり合いを防止することは、前記オーミックコンタクトの前記第３の金属又は金属窒化物の堆積に先立って、オーミックコンタクト形成中に、前記電気コンタクト構造の前記第１の金属及び前記第２の金属を形成してアニールすることを有する；前記混ざり合いを防止することは、前記第２の金属と前記第３の金属との間に、部分的に酸化された中間層を形成することを有する；及び前記混ざり合いを防止することは、前記電気コンタクト構造の金属堆積プロセス中に前記第３の金属を金属窒化物として形成することを有する。
【0108】
もはや理解されるはずのことには、本開示に従った一半導体構造は、基板と、前記基板の上面上のＩＩＩ族－Ｎ層であり、前記基板の前記上面まで当該ＩＩＩ族－Ｎ層を通り抜ける窓を有するＩＩＩ族－Ｎ層と、前記基板の上面上に、前記窓の中に配置され、前記ＩＩＩ族－Ｎ層とオーミックコンタクトした電気コンタクト構造と、を含む。
【0109】
もはや理解されるはずのことには、本開示に従った一半導体構造は、基板と、前記基板の上面上のＩＩＩ族－Ｎ層であり、当該ＩＩＩ族－Ｎ層は、前記基板の前記上面まで当該ＩＩＩ族－Ｎ層を通り抜ける窓を有し、該窓が当該ＩＩＩ族－Ｎ層の側壁を露出させる、ＩＩＩ族－Ｎ層と、前記窓の中に配置され、前記ＩＩＩ族－Ｎ層の前記露出された側壁とオーミックコンタクトした電気コンタクト構造と、を含む。当該半導体構造はまた、前記電気コンタクト構造に電気的に接続された金フリーのエッチング停止層と、導電性の前記エッチング停止層に電気的に接続された導電ビアとを含み得る。
【0110】
従って、その他の実施形態も以下の請求項の範囲内にある。
【図1A】
【図1B】
【図2A】
【図2B】
【図2C】
【図2D】
【図2Da】
【図2E】
【図2F】
【図2G】
【図2H】
【図2I】
【図2J】
【図2K】
【図2L】
【図2M】
【図2N】
【図2O】
【図2P】
【図2Q】
【図2R】
【図2S】
【図2T】
【図2U】
【図2Ua】
【図3A】
【図3Aa】
【図3B】
【図3Ba】
【図4A】
【図4Aa】
【図4B】
【図4Ba】
【図5A】
【図5Aa】
【図5B】
【図5Ba】
【図5C】
【図6A】
【図6B】
【図6C】
【図6Ca】
【図6D】
【図6Da】
【図7A】
【図7B】
【図7C】
【図7D】
【図7E】
【図7F】
【図7G】
【図8A】
【図8B】
【図8C】
【図8D】
【図8E】
【図8F】
【図8G】
【図8H】
【図9A】
【図9B】
【図9C】
【図9D】
【図9E】
【図10A】
【図10B】
【図10C】
【図10D】
【図10E】
【図10F】
【図10G】