特許 7148476 電力切替器、電力整流器及び電力変換器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-09-27

(45)【発行日】2022-10-05

(54)【発明の名称】電力切替器、電力整流器及び電力変換器

(51)【国際特許分類】

   H02M 1/08 20060101AFI20220928BHJP

   H02M 7/12 20060101ALI20220928BHJP

   H03K 17/10 20060101ALI20220928BHJP

【ＦＩ】

H02M1/08 C

H02M7/12 X

H02M7/12 K

H03K17/10

【請求項の数】 14

(21)【出願番号】P 2019194441

(22)【出願日】2019-10-25

(65)【公開番号】P2021069232

(43)【公開日】2021-04-30

【審査請求日】2021-09-10

(73)【特許権者】

【識別番号】000003078

【氏名又は名称】株式会社東芝

(74)【代理人】

【識別番号】100091982

【弁理士】

【氏名又は名称】永井 浩之

(74)【代理人】

【識別番号】100091487

【弁理士】

【氏名又は名称】中村 行孝

(74)【代理人】

【識別番号】100105153

【弁理士】

【氏名又は名称】朝倉 悟

(74)【代理人】

【識別番号】100107582

【弁理士】

【氏名又は名称】関根 毅

(74)【代理人】

【識別番号】100118876

【弁理士】

【氏名又は名称】鈴木 順生

(74)【代理人】

【識別番号】100103263

【弁理士】

【氏名又は名称】川崎 康

(72)【発明者】

【氏名】林 祐輔

(72)【発明者】

【氏名】高尾 和人

(72)【発明者】

【氏名】池田 健太郎

【審査官】麻生 哲朗

(56)【参考文献】

【文献】米国特許出願公開第２０１４／００１６３６１（ＵＳ，Ａ１）

【文献】特開２０１６－０１９１１２（ＪＰ，Ａ）

【文献】欧州特許出願公開第０２９９５４９５（ＥＰ，Ａ１）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｍ １／０８

Ｈ０２Ｍ ７／１２

Ｈ０３Ｋ １７／１０

(57)【特許請求の範囲】

【請求項1】

第１制御電極に入力される駆動電圧により、第１電極及び第２電極の間の電流経路を遮断するか否かを切り替えるノーマリオフの第１トランジスタと、
前記第１トランジスタにカスコード接続され、前記第１トランジスタの前記第２電極が接続される第２制御電極を有するノーマリオンの第２トランジスタと、
前記第１トランジスタの前記第１電極及び前記第２電極の間の電圧に基づいて制御電圧を生成する制御電圧生成器と、
前記制御電圧に基づいて、前記第１トランジスタの耐圧以下の前記駆動電圧を生成する駆動電圧生成器と、を備え、
前記第２制御電極には、前記第１トランジスタの前記第１電極及び前記第２電極の間の電圧が印加される、電力切替器。

【請求項2】

前記第１トランジスタの前記第１電極及び前記第２電極の間に接続される第１整流素子と、
前記第２トランジスタの第３電極及び第４電極の間に接続される第２整流素子と、を備え、
前記第１トランジスタがオンになると、前記第２電極から前記第１トランジスタを介して前記第１電極に電流が流れ、かつ前記第４電極から前記第２トランジスタを介して前記第３電極に電流が流れるように、前記第１トランジスタ及び前記第２トランジスタのゲート電圧が設定される、請求項１に記載の電力切替器。

【請求項3】

前記第１トランジスタの前記第１電極及び前記第２電極の間の電圧の極性に基づいて、前記第１トランジスタをオンさせるための前記駆動電圧の生成を前記駆動電圧生成器に指示するか否かを判定する極性判定制御部と、を備え、
前記駆動電圧生成器は、前記極性判定制御部から前記駆動電圧の生成が指示されたときに、前記駆動電圧を前記第１制御電極に印加する、請求項１又は２に記載の電力切替器。

【請求項4】

前記第２トランジスタの耐圧は、前記第１トランジスタの耐圧より高い、請求項１乃至３のいずれか一項に記載の電力切替器。

【請求項5】

前記第２トランジスタにカスコード接続されるノーマリオンの第３トランジスタと、
前記第３トランジスタの第３制御電極と前記第２トランジスタの前記第２制御電極との間に接続される第３整流素子と、を備える、請求項１乃至４のいずれか一項に記載の電力切替器。

【請求項6】

前記第３トランジスタの耐圧は、前記第１トランジスタの耐圧よりも高い、請求項５に記載の電力切替器。

【請求項7】

前記第３トランジスタは、カスコード接続されるｎ個（ｎは２以上の整数）のトランジスタ群を有し、
前記第３トランジスタは、前記ｎの値とカスコード接続された各トランジスタの耐圧の総和により耐圧が調整される、請求項５又は６に記載の電力切替器。

【請求項8】

交流入力電圧が印加される第１入力端子及び第２入力端子と、
整流された電圧が出力される第１出力端子及び第２出力端子と、
前記第１入力端子又は前記第２入力端子と、前記第１出力端子又は前記第２出力端子との間に接続される第１電力切替器と、を備え、
前記第１電力切替器は、
第１制御電極に入力される駆動電圧により、第１電極及び第２電極の間の電流経路を遮断するか否かを切り替えるノーマリオフの第１トランジスタと、
前記第１トランジスタにカスコード接続され、前記第１トランジスタの前記第２電極が接続される第２制御電極を有するノーマリオンの第２トランジスタと、
前記第１トランジスタの前記第１電極及び前記第２電極の間の電圧に基づいて制御電圧を生成する制御電圧生成器と、
前記制御電圧に基づいて、前記第１トランジスタの耐圧以下の前記駆動電圧を生成する駆動電圧生成器と、を備え、
前記第２制御電極には、前記第１トランジスタの前記第１電極及び前記第２電極の間の電圧が印加され、
前記第２電極は前記第１入力端子又は前記第２入力端子に接続され、
前記第２トランジスタの第３電極は前記第１出力端子又は前記第２出力端子に接続される、電力整流器。

【請求項9】

前記第３電極は、半波整流電圧を出力する、請求項８に記載の電力整流器。

【請求項10】

前記第１トランジスタ、前記第２トランジスタ、前記制御電圧生成器及び前記駆動電圧生成器をそれぞれ有する第２電力切替器、第３電力切替器及び第４電力切替器を備え、
前記第１電力切替器は、前記第１入力端子から前記第１出力端子に電流を流すか否かを切り替え、
前記第２電力切替器は、前記第２出力端子から前記第２入力端子に電流を流すか否かを切り替え、
前記第３電力切替器は、前記第２入力端子から前記第１出力端子に電流を流すか否かを切り替え、
前記第４電力切替器は、前記第２出力端子から前記第１入力端子に電流を流すか否かを切り替え、
前記第１出力端子は、全波整流電圧を出力する、請求項８に記載の電力整流器。

【請求項11】

交流入力電圧が印加される第１入力端子及び第２入力端子と、
前記第１入力端子及び前記第２入力端子の間に直列接続され、前記交流入力電圧を分圧した分圧入力電圧を電気的に絶縁した状態で全波整流電圧にそれぞれ変換する複数のＡＣ－ＤＣコンバータと、
前記複数のＡＣ－ＤＣコンバータで変換された前記全波整流電圧を出力する第１出力端子及び第２出力端子と、を備え、
前記ＡＣ－ＤＣコンバータは、
前記分圧入力電圧を整流する電力整流器と、
前記電力整流器の出力電圧の電圧レベルを変換するＤＣ－ＤＣコンバータと、を有し、 前記電力整流器は、第１電力切替器を有し、
前記第１電力切替器は、
第１制御電極に入力される駆動電圧により、第１電極及び第２電極の間の電流経路を遮断するか否かを切り替えるノーマリオフの第１トランジスタと、
前記第１トランジスタにカスコード接続され、前記第１トランジスタの前記第２電極が接続される第２制御電極を有するノーマリオンの第２トランジスタと、
前記第１トランジスタの前記第１電極及び前記第２電極の間の電圧に基づいて制御電圧を生成する制御電圧生成器と、
前記制御電圧に基づいて、前記第１トランジスタの耐圧以下の前記駆動電圧を生成する駆動電圧生成器と、を有し、
前記第２制御電極には、前記第１トランジスタの前記第１電極及び前記第２電極の間の電圧が印加され、
前記第２電極には、前記分圧入力電圧が入力され、
前記第２トランジスタの第３電極から出力された電圧は、前記ＤＣ－ＤＣコンバータに入力される、電力変換器。

【請求項12】

前記ＡＣ－ＤＣコンバータは、
分圧入力電圧が印加される第３入力端子及び第４入力端子と、
整流された電圧が出力される第３出力端子及び第４出力端子と、
前記第１トランジスタ、前記第２トランジスタ、前記制御電圧生成器及び前記駆動電圧生成器をそれぞれ有する第２電力切替器、第３電力切替器及び第４電力切替器と、を備え、
前記第１電力切替器は、前記第３入力端子から前記第３出力端子に電流を流すか否かを切り替え、
前記第２電力切替器は、前記第４出力端子から前記第４入力端子に電流を流すか否かを切り替え、
前記第３電力切替器は、前記第４入力端子から前記第３出力端子に電流を流すか否かを切り替え、
前記第４電力切替器は、前記第４出力端子から前記第３入力端子に電流を流すか否かを切り替え、
前記第３電極は、全波整流電圧を出力する、請求項１１に記載の電力変換器。

【請求項13】

前記ＤＣ－ＤＣコンバータは、
前記電力整流器の出力電圧が印加される第１ノード及び第２ノードの間にカスコード接続される複数のスイッチング素子と、
所定のデューティ比で前記複数のスイッチング素子をオン又はオフするローカルコントローラと、を有する、請求項１１又は１２に記載の電力変換器。

【請求項14】

前記ローカルコントローラは、他のＤＣ－ＤＣコンバータの動作に無関係に、所定のデューティ比で前記複数のスイッチング素子をオン又はオフする、請求項１３に記載の電力変換器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、電力切替器、電力整流器及び電力変換器に関する。

【背景技術】

【0002】

ＡＣ－ＤＣコンバータやＤＣ－ＤＣコンバータ等のセル回路を複数個直列接続したマルチセル回路に入力電圧を印加して電力変換を行う電力変換器が提案されている。この種の電力変換器では、各セル回路の出力電圧や出力電流を制御するスレーブコントローラをセル回路ごとに設けるだけでなく、マルチセル回路内の全セル回路の動作を安定化させるマスタコントローラを設けるのが一般的である。マスタコントローラは、各スレーブコントローラと連携しながら、各セル回路を制御しなければならず、制御が複雑になる。また、マスタコントローラを設けると、部品点数が増える上に、マスタコントローラと全セル回路とを繋ぐ配線が必要となり、配線数も増え、消費電力の増大を招き、小型化も困難になる。

【0003】

また、上述したセル回路は、全波整流回路を備えることが多いが、全波整流回路にダイオードを用いると、ダイオードの電力損失が問題となる。このため、ダイオードにトランジスタを並列接続し、ダイオードに電流を流す代わりに、トランジスタに電流を流すことで、電力損失を抑制する同期整流回路が提案されている。

【0004】

しかしながら、同期整流回路を用いて高電圧の整流を行うには、高耐圧のトランジスタを設ける必要があり、コストが高くなる上に、トランジスタの電力損失を抑制するための複雑な制御回路が要求される。

【先行技術文献】

【特許文献】

【0005】

【文献】特開２０１６－２７７７９号公報

【文献】特開２０１７－７７１１４号公報

【発明の概要】

【発明が解決しようとする課題】

【0006】

本開示の一態様は、簡易な回路構成で、安定した動作が可能な電力切替器、電力整流器及び電力変換器を提供するものである。

【課題を解決するための手段】

【0007】

本実施形態によれば、第１制御電極に入力される駆動電圧により、第１電極及び第２電極の間の電流経路を遮断するか否かを切り替えるノーマリオフの第１トランジスタと、
前記第１トランジスタにカスコード接続され、前記第１トランジスタの前記第２電極が接続される第２制御電極を有するノーマリオンの第２トランジスタと、
前記第１トランジスタの前記第１電極及び前記第２電極の間の電圧に基づいて制御電圧を生成する制御電圧生成器と、
前記制御電圧に基づいて、前記第１トランジスタの耐圧以下の前記駆動電圧を生成する駆動電圧生成器と、を備える電力切替器が提供される。

【図面の簡単な説明】

【0008】

【図1】第１の実施形態による電力切替器の回路図。

【図2】第２トランジスタに第３トランジスタをカスコード接続した電力切替器の回路図。

【図3】第２の実施形態による電力整流器の回路図。

【図4】図３の電力整流器を実際に動作させた場合の電圧／電流波形図。

【図5】第３の実施形態による電力整流器の回路図。

【図6】図５の電力整流器の一変形例の回路図。

【図7】第４の実施形態による電力切替器１を有する電力変換器の概略構成を示すブロック図。

【図8】図７の電力変換器の一例を示す回路図。

【図9】図７の電力変換器内の各部の波形図。

【発明を実施するための形態】

【0009】

以下、図面を参照して、電力切替器、電力整流器及び電力変換器の実施形態について説明する。以下では、電力切替器、電力整流器及び電力変換器の主要な構成部分を中心に説明するが、電力切替器、電力整流器及び電力変換器には、図示又は説明されていない構成部分や機能が存在しうる。

【0010】

（第１の実施形態）
図１は第１の実施形態による電力切替器１の回路図である。図１の電力切替器１は、ノーマリオフの第１トランジスタＱ１と、ノーマリオフの第２トランジスタＱ２と、制御電圧生成器２と、駆動電圧生成器３とを備えている。

【0011】

第１トランジスタＱ１は、第１制御電極に入力される駆動電圧により、第１電極及び第２電極の間の電流経路を遮断するか否かを切り替える。以下では、第１制御電極がゲート、第１電極がドレイン、第２電極がソースである例を説明する。

【0012】

ノーマリオフの第１トランジスタＱ１は、ノーマリオフのトランジスタであればよく、例えばシリコンのパワーＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）やシリコンカーバイドのＢＪＴ（Bipolar Junction Transistor）である。第１トランジスタＱ１は、そのデバイス構造上、第１トランジスタＱ１のソースとドレイン間に接続されたダイオードＤ１を内蔵している場合がある。このダイオードＤ１は外付けでもよい。ダイオードＤ１のアノードは第１トランジスタＱ１のソースに接続され、カソードは第１トランジスタＱ１のドレインに接続される。

【0013】

ノーマリオフとは、第１トランジスタＱ１のゲート電圧を例えば０Ｖにして第１トランジスタＱ１にオフ指令を与えた場合に、第１トランジスタＱ１のドレイン－ソース間に電流が流れないことを意味する。よって、第１トランジスタＱ１は、ゲート電圧が０Ｖのときに電力を消費しない。

【0014】

ノーマリオンの第２トランジスタＱ２は、第１トランジスタＱ１にカスコード接続されている。第２トランジスタＱ２は、第１トランジスタＱ１の第２電極（例えばソース）が接続される第２制御電極（例えばゲート）を有する。第２トランジスタＱ２は、そのデバイス構造上、第２トランジスタＱ２のソースとドレイン間に接続されたダイオードＤ２を内蔵している場合がある。第２トランジスタＱ２のドレイン－ソース間にはダイオードＤ２が外部に接続されていてもよい。

【0015】

ノーマリオンとは、第２トランジスタＱ２のゲート電圧に０Ｖを印加した場合、ドレイン電流Ｉdが流れ、ゲート電圧に負の電圧（例えば－１５Ｖ）を印加した場合に電流が流れなくなることを意味する。第２トランジスタＱ２は、ノーマリオンのトランジスタであればよく、例えばＳｉＣ－ＪＦＥＴ（Junction Field Effect Transistor）である。第２トランジスタＱ２を第１トランジスタＱ１にカスコード接続することで、第１トランジスタＱ１がオフ状態のときに第２トランジスタＱ２のドレイン－ソース間に電流が流れないようにすることができる。

【0016】

図１の電力切替器１では、第２トランジスタＱ２の耐圧を第１トランジスタＱ１の耐圧よりも大きくしている。例えば、第２トランジスタＱ２のドレインと第１トランジスタＱ１のソースとの間に大きな電圧が印加される場合には、第１トランジスタＱ１のドレイン－ソース間には、第１トランジスタＱ１の耐圧以下の電圧が印加されるようにし、残りの電圧は第２トランジスタＱ２のドレイン－ソース間に印加されるようにしている。これにより、第１トランジスタＱ１が低耐圧であっても、電力切替器１の耐圧を高くすることができ、１００Ｖを超えるような高電圧を切り替えることができる。

【0017】

より具体的には、第１トランジスタＱ１の耐圧は例えば２０Ｖ程度であるのに対して、第２トランジスタＱ２の耐圧は例えば数百Ｖ程度である。第１トランジスタＱ１の耐圧は例えば１０Ｖ以上１００Ｖ以下であるのに対して、第２トランジスタＱ２の耐圧は例えば１００Ｖを超え９００Ｖ以下である。図１の電力切替器１を数百Ｖの高入力電圧を切り替えるために利用する場合、高入力電圧の大半が第２トランジスタＱ２のドレイン－ソース間に印加されるようにすることで、第１トランジスタＱ１を破壊させることなく、高電圧の切替を行うことができる。

【0018】

制御電圧生成器２は、第１トランジスタＱ１の第１電極（例えばドレイン）と第２電極（例えばソース）との間の電圧に基づいて制御電圧を生成する。図１の電力切替器１は、第１トランジスタＱ１がオンのときに、ダイオードＤ１よりも、第１トランジスタＱ１のドレイン－ソース間に電流が流れるようにする。このため、制御電圧生成器２は、第１トランジスタＱ１のドレイン－ソース間の電圧をモニタして、第１トランジスタＱ１のゲートを制御するための制御電圧を生成する。

【0019】

このように、制御電圧生成器２は、第１トランジスタＱ１がオンになると、ダイオードＤ１よりも、ソースから第１トランジスタＱ１を介してドレインに電流が流れ、かつ、ソースから第２トランジスタＱ２を介してドレインに電流が流れるように、第１トランジスタＱ１と第２トランジスタＱ２のゲート駆動電圧を設定する。

【0020】

駆動電圧生成器３は、制御電圧生成器２で生成された制御電圧に基づいて、第１トランジスタＱ１の耐圧以下の駆動電圧を生成して、第１トランジスタＱ１のゲートに印加する。

【0021】

図１の電力切替器１は、電圧検出器４と極性判定制御部５を備えていてもよい。電圧検出器４は、第１トランジスタＱ１のドレイン－ソース間電圧を検出する。極性判定制御部５は、第１トランジスタＱ１の第１電極（例えばドレイン）及び前記第２電極（例えばソース）の間の電圧の極性に基づいて、駆動電圧生成器３に駆動電圧の生成を指示するか否かを判定する。駆動電圧生成器３は、極性判定制御部５から駆動電圧の生成を指示されたときに、駆動電圧を第１トランジスタＱ１のゲートに印加する。

【0022】

極性判定制御部５を設ける理由は、電力切替器１に入力された交流入力電圧Ｖinが例えば正側電圧の場合のみ、第１トランジスタＱ１をオンさせるためである。

【0023】

制御電圧生成器２、駆動電圧生成器３、電圧検出器４、及び極性判定制御部５は半導体ＩＣ８に内蔵可能である。

【0024】

制御電圧生成器２、駆動電圧生成器３、電圧検出器４、及び極性判定制御部５はいずれも、第１トランジスタＱ１の耐圧以下の低電圧で動作するため、図１の電力切替器１の切替動作に高電圧は必要とされず、回路構成を簡略化でき、部品コストも抑制できる。高電圧が印加される可能性のある第２トランジスタＱ２のゲート電圧は、第１トランジスタＱ１のソース電圧が決まれば、自動的に設定されるため、第２トランジスタＱ２の制御は不要である。

【0025】

図１の電力切替器１の耐圧をさらに向上させたい場合は、ノーマリオンの第２トランジスタＱ２に、別のノーマリオンの第３トランジスタＱ３ａ、Ｑ３ｂ等をカスコード接続すればよい。また、第３トランジスタＱ３ａ、Ｑ３ｂ等は、カスコード接続されるｎ個（ｎは２以上の整数）のトランジスタ群を有していてもよい。ｎの数を大きくするほど、図１の電力切替器１の耐圧は大きくなる。

【0026】

図２は第２トランジスタＱ２に第３トランジスタＱ３ａ、Ｑ３ｂ等をカスコード接続した電力切替器１の回路図である。図２の電力切替器１は、第２トランジスタＱ２にカスコード接続される第３トランジスタＱ３ａ、Ｑ３ｂ等を備えており、この第３トランジスタＱ３ａ、Ｑ３ｂ等は、カスコード接続されるｎ個のトランジスタ群を有する。第３トランジスタＱ３ａ、Ｑ３ｂ等のゲートと第１トランジスタＱ１のソースとの間にはダイオード（第３整流素子）Ｄ３ａが接続されている。また、第３トランジスタＱ３ａ、Ｑ３ｂ等内の各トランジスタのゲート間には、向きを揃えてダイオードＤ３ｂが接続されている。これらのダイオードＤ３ａ、Ｄ３ｂを設けることで、第１トランジスタＱ１のソース電圧が決まれば、第２トランジスタＱ２と、第３トランジスタＱ３ａ、Ｑ３ｂ等内のｎ個のトランジスタ群のすべてのゲート電圧を決めることができ、第２トランジスタＱ２とｎ個のトランジスタ群の各ゲート電圧を個別に制御する必要がなくなる。ｎ個の数を調整することで、図２の電力切替器１の耐圧を任意に制御できる。すなわち、耐圧をより高くしたい場合は、カスコード接続されるトランジスタ群の数を増やせばよい。

【0027】

このように、本実施形態による電力切替器１は、ノーマリオフの低耐圧の第１トランジスタＱ１と、ノーマリオンの高耐圧の第２トランジスタＱ２とをカスコード接続して構成され、電力切替器１の切替動作は、低電圧で行うことができるため、回路構成を簡略化できる。また、本実施形態による電力切替器１は、低耐圧の第１トランジスタＱ１を備えているにもかかわらず、高耐圧である。その理由は、第１トランジスタＱ１のドレイン－ソース間には第１トランジスタＱ１の耐圧以下の電圧が印加されるようにし、第２トランジスタＱ２のドレイン－ソース間に高電圧が印加されるように各トランジスタＱ１，Ｑ２のゲート電圧を制御するためである。また、第２トランジスタＱ２に、別の第３トランジスタＱ３ａ、Ｑ３ｂ等をカスコード接続し、第３トランジスタＱ３ａ、Ｑ３ｂ等内のカスコード接続されるトランジスタの数を調整することで、電力切替器１の耐圧を任意に調整できる。

【0028】

また、第２トランジスタＱ２はノーマリオン型であるが、第２トランジスタＱ２には第１トランジスタＱ１がカスコード接続されており、第１トランジスタＱ１はノーマリオフ型であるため、ゲート駆動電圧が０Ｖにおいて電力切替器１に電流が流れ続けることはなく、駆動電圧生成器３から負のゲート駆動電圧を与え続ける必要が無いことからオフ時の電力消費を抑制できる。

【0029】

（第２の実施形態）
第２の実施形態は、第１の実施形態による電力切替器１を電力整流器に適用したものである。

【0030】

図３は第２の実施形態による電力整流器６の回路図である。図３の電力整流器６は、交流入力電圧Ｖinを整流して半波整流電圧を出力するものである。電力整流器６から出力された半波整流電圧は負荷回路７に供給される。負荷回路７の種類は問わない。負荷回路７は、ＤＣ－ＤＣコンバータ等の電力変換器であってもよい。

【0031】

電力整流器６は、図１又は図２の電力切替器１と同様の回路で構成可能である。図３では、図１の制御電圧生成器２、駆動電圧生成器３、電圧検出器４、及び極性判定制御部５を半導体ＩＣ８で構成する例を示しているが、少なくとも一部を別の半導体ＩＣ８で構成したり、ディスクリート部品で構成してもよい。

【0032】

図３の電力整流器６は、同期整流回路である。例えば、交流電源１０から負荷回路７に電流を流したい場合は、第１トランジスタＱ１のドレイン－ソース間に並列接続されているダイオードＤ１に電流を流す代わりに、第１トランジスタＱ１のゲート電圧を制御して第１トランジスタＱ１をオンさせ、第１トランジスタＱ１のソースからドレインに電流を流す。このように、図３の電力整流器６は、第１トランジスタＱ１をオン又はオフさせて整流作用を行わせるため、同期整流回路として動作する。

【0033】

図４は図３の電力整流器６を実際に動作させた場合の電圧／電流波形図である。図４の波形ｗ１は交流入力電圧Ｖin波形、波形ｗ２は第１トランジスタＱ１のドレイン－ソース間電圧（ドレインを基準としたときのソース電圧）、波形ｗ３は波形ｗ２の拡大図、波形ｗ４は第２トランジスタＱ２のドレイン－ソース間電圧（ドレインを基準としたときのソース電圧）、波形ｗ５は交流電源から電力整流器６に流れる電流である。

【0034】

波形ｗ１に示す交流入力電圧Ｖinは例えば交流１００Ｖである。第１トランジスタＱ１のドレイン－ソース間には、波形ｗ２とｗ３に示すように２０Ｖ程度の電圧が印加され、残りの電圧は波形ｗ４に示すように第２トランジスタＱ２のドレイン－ソース間に印加される。

【0035】

このように、図３の電力整流器６では、１００Ｖを超える交流入力電圧Ｖinを印加した場合でも、第１トランジスタＱ１のドレイン－ソース間には２０Ｖ程度の低電圧しか印加されないようにし、残りの大電圧は第２トランジスタＱ２のドレイン－ソース間に印加されるようにするため、低耐圧の第１トランジスタＱ１を破壊することなく、簡易な回路構成で、大きな交流入力電圧Ｖinを同期整流することができる。

【0036】

（第３の実施形態）
第３の実施形態は、全波整流電圧を出力する同期整流回路を実現するものである。

【0037】

図５は第３の実施形態による電力整流器６ａの回路図である。図５の電力整流器６ａは、図１又は図２の電力切替器１と同様の構成の第１～第４電力切替器１１～１４をブリッジ状に接続して構成される。第１電力切替器１１は、第１入力端子ＩＮ１から第１出力端子ＯＵＴ１に電流を流すか否かを切り替える。第２電力切替器１２は、第２出力端子ＯＵＴ２から第２入力端子ＩＮ２に電流を流すか否かを切り替える。第３電力切替器１３は、第２入力端子ＩＮ２から第１出力端子ＯＵＴ１に電流を流すか否かを切り替える。第４電力切替器１４は、第２出力端子ＯＵＴ２から第１入力端子ＩＮ１に電流を流すか否かを切り替える。第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２の間には、全波整流電圧が出力される。

【0038】

図５の電力整流器６ａは、同期整流回路である。第１～第４電力切替器１１～１４のそれぞれは、順方向に電流を流すタイミングに合わせて第１トランジスタＱ１及び第２トランジスタＱ２をオンする。第１～第４電力切替器１１～１４は、交流入力電圧Ｖinの位相に合わせて、第１トランジスタＱ１及び第２トランジスタＱ２のオン／オフ制御を行う。

【0039】

例えば、第１入力端子ＩＮ１に入力される交流入力電圧Ｖinが０Ｖより大きい場合、第１電力切替器１１と第２電力切替器１２がオンして、第１入力端子ＩＮ１から第１電力切替器１１を通って、第１出力端子ＯＵＴ１に電流が流れる。また、第２出力端子ＯＵＴ２に流れ込んだ電流は、第２電力切替器１２を通って、第２入力端子ＩＮ２に電流が流れる。

【0040】

一方、第１入力端子ＩＮ１に入力される交流入力電圧Ｖinが０Ｖ以下の場合、第３電力切替器１３と第４電力切替器１４がオンして、第２入力端子ＩＮ２から第３電力切替器１３を通って、第１出力端子ＯＵＴ１に電流が流れる。また、第２出力端子ＯＵＴ２に流れ込んだ電流は、第４電力切替器１４を通って、第１入力端子ＩＮ１に電流が流れる。

【0041】

このように、第１～第４電力切替器１１～１４は、交流入力電圧Ｖinの位相に合わせて、第１トランジスタＱ１及び第２トランジスタＱ２のオン／オフ制御を行うため、同期整流回路を構成できる。また、第１～第４電力切替器１１～１４のそれぞれは、低耐圧の第１トランジスタＱ１と高耐圧の第２トランジスタＱ２をカスコード接続して構成され、第１トランジスタＱ１のドレイン－ソース間には耐圧を超える電圧が印加されないようにし、第１トランジスタＱ１の耐圧を超える分の高電圧は第２トランジスタＱ２のドレイン－ソース間に印加されるようにするため、低電力損失にて大きな交流入力電圧Ｖinの全波整流動作を行うことができる。

【0042】

なお、図５の電力整流器６ａの一変形例として、図６のようなトーテムポール型の電力整流器６ｂを構成することもできる。図６の電力整流器６ｂは、図５の第２電力切替器１２を第４トランジスタＱ４に置換し、第３電力切替器１３を第５トランジスタＱ５に置換したものである。図６の電力整流器６ｂは、図５の電力整流器６ａをより簡略化した構成であり、５０Ｈｚや６０Ｈｚ成分のみの交流入力電圧Ｖinを全波整流するために用いることができる。なお、第５及び第６トランジスタＱ４，Ｑ５のドレイン－ソース間には、ダイオードＤ４，Ｄ５が並列接続されていてもよい。

【0043】

（第４の実施形態）
第４の実施形態は、上述した電力切替器１を電力変換器に適用したものである。

【0044】

図７は第４の実施形態による電力切替器１を有する電力変換器２１の概略構成を示すブロック図、図８は図７の電力変換器２１の一例を示す回路図である。図７及び図８に示すように、電力変換器２１は、マルチセル整流器２２と、昇圧チョッパ２３とを備えている。

【0045】

マルチセル整流器２２は、第１入力端子ＩＮ１及び第２入力端子ＩＮ２と、複数のＡＣ－ＤＣコンバータ２４と、第１出力端子ＯＵＴ１及び第２出力端子ＯＵＴ２とを備えている。

【0046】

第１入力端子ＩＮ１及び第２入力端子ＩＮ２には、交流入力電圧Ｖinが印加される。複数のＡＣ－ＤＣコンバータ２４は、第１入力端子ＩＮ１及び第２入力端子ＩＮ２の間に直列接続されている。各ＡＣ－ＤＣコンバータ２４は、交流入力電圧Ｖinを分圧した分圧入力電圧を電気的に絶縁した状態で全波整流電圧にそれぞれ変換する。第１出力端子ＯＵＴ１及び第２出力端子ＯＵＴ２からは、複数のＡＣ－ＤＣコンバータ２４で変換された全波整流電圧が出力される。

【0047】

このように、複数のＡＣ－ＤＣコンバータ２４は、入力側が直列接続され、出力側が並列接続されている。

【0048】

第１入力端子ＩＮ１と第２入力端子ＩＮ２の間には、例えば１０００Ｖを超えるような大きな交流入力電圧Ｖinが印加される。第１入力端子ＩＮ１と第２入力端子ＩＮ２の間に印加された交流入力電圧Ｖinは、複数のＡＣ－ＤＣコンバータ２４の数分だけ分圧されて、各ＡＣ－ＤＣコンバータ２４に印加される。これにより、各ＡＣ－ＤＣコンバータ２４に印加される交流入力電圧Ｖinの振幅を１００～数百Ｖに抑えることができる。

【0049】

各ＡＣ－ＤＣコンバータ２４は、例えば図５と同様の全波整流を行う電力整流器６ａと、ＤＣ－ＤＣコンバータ２５とを有する。

【0050】

ＤＣ－ＤＣコンバータ２５は、図８に示すように、互いに電気的に絶縁された一次側回路２６及び二次側回路２７を有する。一次側回路２６は、キャパシタＣ１，Ｃ２と、カスコード接続された第６トランジスタＱ６及び第７トランジスタＱ７と、インダクタＬ１と、トランス２８の一次側巻線２８ａと、第６トランジスタＱ６及び第７トランジスタＱ７のオン又はオフを切替制御するローカルコントローラ２９とを有する。二次側回路２７は、ダイオードＤ８～Ｄ１１を有するダイオードブリッジ回路３０と、トランス２８の二次側巻線２８ｂと、キャパシタＣ３とを有する。第６トランジスタＱ６のドレイン－ソース間にはダイオードＤ６が並列接続され、第７トランジスタＱ７のドレイン－ソース間にはダイオードＤ７が並列接続されている。なお、図８に示したＤＣ－ＤＣコンバータ２５の内部構成は一例であり、種々の変形例を適用可能である。

【0051】

ローカルコントローラ２９は、他のＤＣ－ＤＣコンバータ２５内の第６トランジスタＱ６及び第７トランジスタＱ７のオン／オフタイミングとは無関係に、対応するＤＣ－ＤＣコンバータ２５内の第６トランジスタＱ６及び第７トランジスタＱ７のオン又はオフを切替制御する。
このように、各ＤＣ－ＤＣコンバータ２５は、対応するローカルコントローラ２９により制御されるが、複数のＤＣ－ＤＣコンバータ２５を全体的に制御するマスタコントローラは設けられていない。これは、各ＤＣ－ＤＣコンバータ２５が、第６トランジスタＱ６及び第７トランジスタＱ７を一定の時比率でオン／オフ制御すれば、複数のＤＣ－ＤＣコンバータ２５を全体的に制御しなくても、各ＤＣ－ＤＣコンバータ２５の入力電圧と出力電流が平衡する動作が自動的に行われるためである。

【0052】

仮に、従来技術のように、マスタコントローラを設けて、各ＤＣ－ＤＣコンバータ２５を全体的に制御すると、その影響で、各ローカルコントローラ２９は制御を変えざるを得ず、また、その影響で、再びマスタコントローラが制御を変えるといった動作を繰り返すことになり、制御が複雑化して、各ＤＣ－ＤＣコンバータ２５の動作が不安定になるおそれがある。

【0053】

本実施形態における各ローカルコントローラ２９は、第６及び第７トランジスタＱ６、Ｑ７のオンとオフを一定の時比率で切り替えるだけの簡易な制御を行っており、これ以外の、例えば電圧や電流をある指令値に追従させるために時比率を変化させる、などの制御は何も行わない。これにより、直列接続された各ＤＣ－ＤＣコンバータ２５の入力電圧と出力電流は自動的に平衡し、結果として各ＤＣ－ＤＣコンバータ２５の動作が安定化する。また、トランス２８の巻き線２８ａと２８ｂの巻き数が等しい場合、各ＤＣ－ＤＣコンバータ２５から出力されコンデンサＣ３に印加される全波整流電圧の電圧振幅、周波数及び位相はコンデンサＣ１に印加される全波整流電圧に一致する。

【0054】

昇圧チョッパ２３は、マルチセル整流器２２の第１及び第２出力端子ＯＵＴ１、ＯＵＴ２に接続されており、直流電圧レベルを変換する動作を行う。昇圧チョッパ２３は、インダクタＬ２と、第８トランジスタＱ８と、ダイオードＤ１２と、電界コンデンサＣ４と、位相検出器３１と、第１係数調整器３２と、差分器３３と、第２係数調整器３４と、駆動信号生成部３５とを有する。第８トランジスタＱ８のドレイン－ソース間には、ダイオードＤ１３が並列接続されている。

【0055】

昇圧チョッパ２３は、位相検出器３１にて入力電圧の位相を検出して、入力電圧のゼロ点を検出する。ゼロ点に対して、どのくらいの電流を流すかを表す整流波波形を第１係数調整器３２で生成する。この整流波波形と、実際に流れる電流との差分を差分器３３で検出し、第２係数調整器３４にて比例積分制御を行う。なお、図８に示した昇圧チョッパ２３の内部構成は一例であり、種々の変形例を適用可能である。

【0056】

図９は図７の電力変換器２１内の各部の波形図である。図９の波形ｗ６は、第１入力端子ＩＮ１及び第２入力端子ＩＮ２に印加される交流入力電圧Ｖinの波形である。波形ｗ７は、図７の第１出力端子ＯＵＴ１及び第２出力端子ＯＵＴ２から出力される電圧の波形である。波形ｗ８は、各ＡＣ－ＤＣコンバータ２４の入力電圧の波形である。波形ｗ９は、第１出力端子ＯＵＴ１に流れる電流波形である。波形ｗ１０は、第１入力端子ＩＮ１に流れる電流波形である。

【0057】

図９に示すように、ローカルコントローラ２９だけの制御であっても、図７の電力変換器２１は安定に動作する。

【0058】

このように、第４の実施形態による電力変換器２１は、接続段数を任意に変更可能な複数のＡＣ－ＤＣコンバータ２４を有する。接続段数を増やすことで、１０００Ｖを超えるような大きな交流入力電圧Ｖinの電力変換を簡易な回路構成で安定に行うことができる。また、各ＡＣ－ＤＣコンバータ２４は、図１等の電力切替器１を有する電力整流器６ａとＤＣ－ＤＣコンバータ２５を有する。電力整流器６ａ内の電力切替器１は図１と同様に、低耐圧の第１トランジスタＱ１と高耐圧の第２トランジスタＱ２をカスコード接続して構成されるため、第１トランジスタＱ１のドレイン－ソース間には耐圧以下の電圧を印加し、残りの電圧は第２トランジスタＱ２のドレイン－ソース間に印加することができ、第１トランジスタＱ１を破壊させずに、１００Ｖを超える交流入力電圧Ｖinの整流を行うことができる。また、各ＤＣ－ＤＣコンバータ２５は、対応するローカルコントローラ２９で制御され、複数のＤＣ－ＤＣコンバータ２５を全定期に制御するマスタコントローラは不要であるため、ＡＣ－ＤＣコンバータ２４の制御が簡略化され、回路規模も小さくすることができる。

【0059】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0060】

１ 電力切替器、２ 制御電圧生成器、３ 駆動電圧生成器、４ 電圧検出器、５ 極性判定制御部、６ 電力整流器、７ 負荷回路、８ 半導体ＩＣ、１０ 交流電源、１１ 第１電力切替器、１２ 第２電力切替器、１３ 第３電力切替器、１４ 第４電力切替器、２１ 電力変換器、２２ マルチセル整流器、２３ 昇圧チョッパ、２４ ＡＣ－ＤＣコンバータ、２５ ＤＣ－ＤＣコンバータ、２６ 一次側回路、２７ 二次側回路、２８ トランス、２８ａ 一次側巻線、２８ｂ 二次側巻線、２９ ローカルコントローラ、３１ 位相検出器、３２ 第１係数調整器、３３ 差分器、３４ 第２係数調整器、３５ 駆動信号生成部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】