ホーム > 特許ランキング > アルテリックス インコーポレイテッド > 特許7150214
特許 7150214出願番号 特願 2022-507427
順次データブロックの非同期処理中のエラー対処
出願人 アルテリックス インコーポレイテッド（識別番号 519405569）
2026年 特許公開件数ランキング 10708位 1件（※）
2026年 特許取得件数ランキング 3784位 3件（※）
公報発行日 2022年10月7
公報URL https://ipforce.jp/patent-jp-P_B1-7150214 ログイン済みの方はこのURLへ
［この特許公報を共有したい場合］あなたがログインしてこの特許公報を表示すれば、他の人はログインしなくてもこのURLで見ることができるようになります。
※ 共同出願を含む
知財ポータルサイト IP Force にログインすれば、この公報の全文を閲覧できます。 ログインはこちら ログイン・ユーザー登録
技術分野
順次データブロックの非同期処理中のエラー対処
この特許の権利範囲[特許請求の範囲]
知財ポータルサイト IP Force にログインして確認する (無料)
この特許公報に記載されている図面[図面の簡単な説明]から抜粋
【図1】
図１は、一実施形態によるデータ分析システムを含むデータ分析環境を示すブロック図である。
【図2】
図２は、データブロックとデータレコードとの間の例示的な関係を示す図である。
【図3】
図３は、一実施形態によるデータを処理するためにデータ分析システムを使用して作成されたワークフローを示すブロック図である。
【図4】
図４は、一実施形態によるデータ分析システムのデータ分析アプリケーションのより詳細な図を示すブロック図である。
【図5】
図５は、一実施形態によるデータ分析アプリケーションのエラー管理モジュールのより詳細な図を示すブロック図である。
【図6】
図６は、一実施形態による、データブロックの処理中に検出されたエラーを管理する方法を示すフローチャートである。
【図7】
図７は、一実施形態によるデータ分析システムとして使用するための典型的なコンピュータシステムの機能図を示す高レベルのブロック図である。
図は、説明のみを目的としたさまざまな実施形態を示している。当業者は、以下の議論から、本明細書に記載の実施形態の原理から逸脱することなく、本明細書に示される構造および方法の代替の実施形態を使用し得ることを容易に認識するであろう。さまざまな図面における同様の参照番号および指定は、同様の要素を示している。
代表図 図1本件の代表的な図
全ての図面はログインすると無料で閲覧できます。ログイン・ユーザー登録
［広告欄］
ログインすれば広告は減ります
ログインすれば広告は減ります