特許 7151995 積層型キャパシタ及びその実装基板

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-10-03

(45)【発行日】2022-10-12

(54)【発明の名称】積層型キャパシタ及びその実装基板

(51)【国際特許分類】

   H01G 4/30 20060101AFI20221004BHJP

【ＦＩ】

H01G4/30 201M

H01G4/30 512

【請求項の数】 7

(21)【出願番号】P 2018124630

(22)【出願日】2018-06-29

(65)【公開番号】P2019114766

(43)【公開日】2019-07-11

【審査請求日】2021-03-24

(31)【優先権主張番号】10-2017-0178054

(32)【優先日】2017-12-22

(33)【優先権主張国・地域又は機関】KR

(73)【特許権者】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】ソン、スー ホワン

(72)【発明者】

【氏名】アン、ヤン ギュ

(72)【発明者】

【氏名】キム、ホ ヨーン

【審査官】鈴木 駿平

(56)【参考文献】

【文献】特開２０１５－２０７７５０（ＪＰ，Ａ）

【文献】特開２００１－３３２４３９（ＪＰ，Ａ）

【文献】特開平１１－０２６２９５（ＪＰ，Ａ）

【文献】特開２０１４－０９６５５５（ＪＰ，Ａ）

【文献】実開昭５６－１２１２４４（ＪＰ，Ｕ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｇ ４／３０

(57)【特許請求の範囲】

【請求項1】

長さ方向の両端面を介して交互に露出する複数の第１及び第２内部電極を有する活性領域と、前記活性領域の上下側にそれぞれ配置される上部カバー領域及び下部カバー領域と、を有し、前記下部カバー領域の厚さが前記上部カバー領域の厚さより厚く形成されるキャパシタ本体と、
長さ方向において前記キャパシタ本体の両端面に形成される第１及び第２外部電極と、を含み、
前記キャパシタ本体の前記下部カバー領域にスペース部が前記長さ方向に形成され、
前記スペース部の長さをＬ１と、前記キャパシタ本体の長さをＬ０と定義するとき、０．５≦Ｌ１／Ｌ０＜０．８５を満足する、積層型キャパシタ。

【請求項2】

前記キャパシタ本体において、前記スペース部と隣接する面が実装面である、請求項１に記載の積層型キャパシタ。

【請求項3】

前記スペース部の長さをＬ１と、前記キャパシタ本体の長さをＬ０と定義するとき、０．５≦Ｌ１／Ｌ０≦０．７０を満足する、請求項１または２に記載の積層型キャパシタ。

【請求項4】

前記スペース部の厚さが１５～３０μｍである、請求項１から３のいずれか一項に記載の積層型キャパシタ。

【請求項5】

前記キャパシタ本体の実装面と前記スペース部との間の距離が３０～２００μｍである、請求項１から４のいずれか一項に記載の積層型キャパシタ。

【請求項6】

前記スペース部の長さが、前記第１及び第２内部電極がオーバーラップされた部分の長さより長く形成される、請求項１から５のいずれか一項に記載の積層型キャパシタ。

【請求項7】

上部に第１及び第２電極パッドを有する基板と、
前記基板の前記第１及び第２電極パッドに前記第１及び第２外部電極がそれぞれ接続されるように実装される請求項１から６のいずれか一項に記載の積層型キャパシタと、を含む、積層型キャパシタの実装基板。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、積層型キャパシタ及びその実装基板に関するものである。

【背景技術】

【0002】

積層型電子部品の一つである積層型キャパシタは、液晶表示装置（ＬＣＤ：Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）及びプラズマ表示装置パネル（ＰＤＰ：Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）などの映像機器、コンピュータ、個人携帯用端末（ＰＤＡ：Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔｓ）、携帯電話などの電子製品の基板に装着されて電気を充電又は放電させる役割を果たす。

【0003】

かかる積層型キャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ－Ｌａｙｅｒｅｄ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、小型でありながら高容量が保証され、実装が容易であるという長所により、多様な電子装置の部品として使用されることができる。

【0004】

上記積層型キャパシタは、複数の誘電体層を含み、上記誘電体層の間に互いに異なる極性の内部電極が交互に積層される構造を有することができる。

【0005】

上記誘電体層は、圧電性及び電歪性を有するため、積層型キャパシタに直流又は交流電圧が印加されると、内部電極の間で圧電現象が発生して振動が生じることがある。

【0006】

かかる振動は、積層型キャパシタの外部電極を介して上記積層型キャパシタが実装された基板に伝達されて基板全体が音響反射面となり、雑音となる振動音を発生させるようになる。

【0007】

このとき、上記振動音は人に不快感を与える２０～２０，０００Ｈｚ領域の可聴周波数に該当することがあり、このように人に不快感を与える振動音をアコースティックノイズ（ａｃｏｕｓｔｉｃ ｎｏｉｓｅ）と言う。

【0008】

最近の電子機器は、部品の低騒音化により、かかる積層型キャパシタから発生するアコースティックノイズがより目立つことがある（より顕著に現れる可能性がある）ため、積層型キャパシタから発生するアコースティックノイズを効果的に低減させるための研究が必要な実情である。

【先行技術文献】

【特許文献】

【0009】

【文献】韓国登録特許第１５４８７７３号公報

【文献】韓国公開特許第２０１７－００９８５６０号公報

【発明の概要】

【発明が解決しようとする課題】

【0010】

本発明の目的は、アコースティックノイズの減少効果をより向上させることができる積層型キャパシタ及びその実装基板を提供することである。

【課題を解決するための手段】

【0011】

本発明の一側面は、長さ方向の両端面を介して交互に露出する複数の第１及び第２内部電極を有する活性領域と、上記活性領域の上下側にそれぞれ配置される上部カバー領域及び下部カバー領域と、を有し、上記下部カバー領域の厚さが上記上部カバー領域の厚さより厚く形成されるキャパシタ本体と、長さ方向において上記キャパシタ本体の両端面に形成される第１及び第２外部電極と、を含み、上記キャパシタ本体の下部カバー領域にスペース部が形成される積層型キャパシタを提供する。

【0012】

本発明の好ましい特徴によると、上記キャパシタ本体において上記スペース部と隣接した面は実装面であることができる。

【0013】

本発明の好ましい特徴によると、上記スペース部の長さをＬ１と、上記キャパシタ本体の長さをＬ０と定義するとき、０．５≦Ｌ１／Ｌ０＜０．８５を満足することができる。

【0014】

本発明の好ましい特徴によると、上記スペース部の長さをＬ１と、上記キャパシタ本体の長さをＬ０と定義するとき、０．５≦Ｌ１／Ｌ０≦０．７を満足することができる。

【0015】

本発明の好ましい特徴によると、上記スペース部の厚さは１５～３０μｍであることができる。本発明の好ましい特徴によると、上記キャパシタ本体の実装面と上記スペース部との間の距離は、３０～２００μｍであることができる。

【0016】

本発明の好ましい特徴によると、上記スペース部の長さは、上記第１及び第２内部電極がオーバーラップされた部分の長さより長く形成されることができる。

【0017】

本発明の他の側面は、上部に第１及び第２電極パッドを有する基板と、上記基板の上記第１及び第２電極パッドに第１及び第２外部電極がそれぞれ接続されるように実装される上記積層型キャパシタと、を含む積層型キャパシタの実装基板を提供する。

【発明の効果】

【0018】

本発明の一実施形態によると、積層型キャパシタから発生する振動を減少させることにより、この振動によって基板から発生するアコースティックノイズをより減少させることができるという効果を奏する。

【図面の簡単な説明】

【0019】

【図1】本発明の一実施形態による積層型キャパシタの一部を切開して概略的に示した斜視図である。

【図2】図１のＩ－Ｉ'線に沿った断面図である。

【図3】（ａ）及び（ｂ）は、図１における積層型キャパシタの第１及び第２内部電極をそれぞれ示した斜視図である。

【図4】図１の積層型キャパシタが基板に実装されている様子を示した断面図である。

【発明を実施するための形態】

【0020】

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがある。

【0021】

また、各実施形態の図面に示された同一思想の範囲内において機能が同一である構成要素に対しては、同一の参照符号を用いて説明する。

【0022】

図１は本発明の一実施形態による積層型キャパシタの一部を切開して概略的に示した斜視図であり、図２は図１のＩ－Ｉ'線に沿った断面図であり、図３（ａ）及び（ｂ）は、図１の積層型キャパシタの第１及び第２内部電極をそれぞれ示した斜視図である。

【0023】

本発明の実施形態を明確に説明するために、六面体の方向を定義すると、図面上に示されたＸ、Ｙ及びＺはそれぞれ、キャパシタ本体１１０の長さ方向、幅方向及び厚さ方向を示す。ここで、厚さ方向は、誘電体層１１１が積層される積層方向と同一の概念で使用されることができる。

【0024】

また、本実施形態では、説明の便宜のために、キャパシタ本体１１０のＺ方向の下面と上面をそれぞれ第１及び第２面１、２と、Ｘ方向の両端面をそれぞれ第３及び第４面３、４と、Ｙ方向の両側面をそれぞれ第５及び第６面５、６と設定して説明する。

【0025】

図１～図３を参照すると、本発明の一実施形態による積層型キャパシタ１００は、キャパシタ本体１１０と第１及び第２外部電極１３１、１３２を含む。

【0026】

キャパシタ本体１１０は、複数の誘電体層１１１を積層した後、焼成して形成される。但し、キャパシタ本体１１０の形状、寸法及び誘電体層１１１の積層数は本実施形態に示されたものに限定されない。

【0027】

また、キャパシタ本体１１０を形成する複数の誘電体層１１１は焼結された状態であり、隣接する誘電体層１１１の間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認し難いほど一体化することができる。

【0028】

キャパシタ本体１１０は、活性領域と、上記活性領域の上側に配置される上部カバー領域１１２と、上記活性領域の下側に配置される下部カバー領域１１３と、を含む。

【0029】

このとき、下部カバー領域１１３の厚さは、上部カバー領域１１２の厚さより厚く形成される。

【0030】

また、キャパシタ本体１１０の下部カバー領域１１３にはスペース部１４０が形成される。

【0031】

そして、キャパシタ本体１１０の６面のうちスペース部１４０と隣接するＺ方向の面である第１面１が実装面になることができる。

【0032】

上記活性領域は、容量寄与部であり、誘電体層１１１を間に挟んで複数の第１及び第２内部電極１２１、１２２をＺ方向に繰り返し積層して形成される。

【0033】

誘電体層１１１は、高誘電率を有するセラミック粉末、例えば、チタン酸バリウム（ＢａＴｉＯ_３）系又はチタン酸ストロンチウム（ＳｒＴｉＯ_３）系粉末を含むことができるが、本発明はこれに限定されるものではない。

【0034】

第１及び第２内部電極１２１、１２２は、互いに異なる極性を有する電極でり、誘電体層１１１上に所定の厚さで導電性金属を含む導電性ペーストを印刷して形成される。また、第１及び第２内部電極１２１、１２２は、誘電体層１１１の積層方向であるＺ方向に沿ってキャパシタ本体１１０の第３及び第４面３、４に交互に露出するように配置される。

【0035】

このとき、第１及び第２内部電極１２１、１２２は、中間に配置された誘電体層１１１によって互いに電気的に絶縁されることができる。

【0036】

また、第１及び第２内部電極１２１、１２２は、キャパシタ本体１１０の第３及び第４面３、４に交互に露出する部分を介して、第１及び第２外部電極１３１、１３２とそれぞれ電気的に連結されることができる。

【0037】

したがって、第１及び第２外部電極１３１、１３２に電圧が印加されると、互いに対向する第１及び第２内部電極１２１、１２２の間に電荷が蓄積される。このとき、積層型キャパシタ１００の静電容量は、第１及び第２内部電極１２１、１２２が互いに重なる領域の面積と比例する。

【0038】

また、第１及び第２内部電極１２１、１２２を形成する導電性ペーストに含まれる導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）又はこれらの合金であることができるが、本発明はこれに限定されるものではない。

【0039】

このとき、上記導電性ペーストの印刷方法は、スクリーン印刷法又はグラビア印刷法などを用いることができるが、本発明はこれに限定されるものではない。

【0040】

上部カバー領域１１２及び下部カバー領域１１３は、内部電極を含まないことを除いては、誘電体層１１１と同一の材料及び構成を有することができる。

【0041】

上部カバー領域１１２及び下部カバー領域１１３は、単一の誘電体層又は２個以上の誘電体層をＺ方向に活性領域の上面及び下面にそれぞれ積層して形成することができ、基本的に物理的又は化学的ストレスによって活性領域の第１及び第２内部電極１２１、１２２が損傷することを防止する役割を果たすことができる。

【0042】

スペース部１４０は、キャパシタ本体１１０の下部カバー領域１１３内にＸ方向に長く形成され、且つキャパシタ本体１１０の活性領域から発生する圧電振動を吸収する役割を果たす。

【0043】

かかるスペース部１４０をキャパシタ本体１１０に形成するためには、まず、ポリマー樹脂（ｐｏｌｙｍｅｒ ｒｅｓｉｎ）を含むペーストを用意し、このペーストをキャパシタ本体１１０の活性領域とキャパシタ本体１１０の実装面である第１面１との間に塗布して、ポリマー樹脂層が形成された積層体を設ける。

【0044】

次に、この積層体を焼成すると、ポリマー樹脂層が除去されながらキャパシタ本体１１０の下部カバー領域１１３にエアギャップ（ａｉｒ ｇａｐ）の役割を果たすスペース部１４０が形成されることができる。

【0045】

また、Ｘ方向におけるスペース部１４０の長さは、活性領域において第１及び第２内部電極１２１、１２２がオーバーラップされた部分の長さより長く形成されることができる。

【0046】

このとき、Ｚ方向におけるスペース部１４０の厚さｔが厚いほど、キャパシタ本体１１０の活性領域から発生する圧電振動を吸収する効果が向上することができる。

【0047】

本実施例において、スペース部１４０の厚さｔは１５μｍ以上であることが好ましい。スペース部１４０の厚さが１５μｍ未満であれば、アコースティックノイズの減少効果が不十分になり得る。

【0048】

また、スペース部１４０の厚さｔは３０μｍ以下であることができる。スペース部１４０の厚さが３０μｍを超えると、下部カバー領域１１３において空き空間となる領域が大きくなりすぎるため、キャパシタ本体１１０が圧縮及び引張応力に対して脆弱となる問題が発生し得る。

【0049】

かかる問題は積層型キャパシタの信頼性を低下させ、キャパシタ本体１１０においてスペース部１４０の周辺に放射クラックが発生する原因になり得る。

【0050】

また、キャパシタ本体１１０の実装面である第１面１とスペース部１４０の下端との間の距離は、３０～２００μｍであることができる。

【0051】

キャパシタ本体１１０の第１面１とスペース部１４０の下端との間の距離が３０μｍ未満であれば、キャパシタ本体１１０が応力に対して脆弱となるため、キャパシタ本体１１０の実装面の付近にクラックが簡単に発生し、基板への実装時に基板の曲げに対する抵抗力が弱くなって、基板実装後の曲げクラックを簡単に誘発させる原因となり得る。

【0052】

キャパシタ本体１１０の第１面１とスペース部１４０の下端との間の距離が２００μｍを超えると、製品の厚さがともに増加しすぎて、アコースティックノイズを吸収するスペース部１４０に該当する領域が実装面と離れるようになる。その結果、アコースティックノイズの減少効果が不十分になり得る。

【0053】

また、内部電極とスペース部が近くなるほど内部電極の焼成収縮によるクラック伝播の発生率が増加するため、キャパシタ本体１１０の第１面１とスペース部１４０の下端との間の距離が２００μｍを超えると、信頼性不良がより簡単に発生し得る。

【0054】

第１及び第２外部電極１３１、１３２は、Ｘ方向においてキャパシタ本体１１０の両端面に形成される。

【0055】

また、第１及び第２外部電極１３１、１３２はそれぞれ、キャパシタ本体１１０の第３及び第４面３、４にそれぞれ配置されて、第１及び第２内部電極１２１、１２２とそれぞれ接続される第１及び第２接続部１３１ａ、１３２ａと、第１及び第２接続部１３１ａ、１３２ａからキャパシタ本体１１０の第１、第２、第５、及び第６面１、２、５、６の一部までそれぞれ延長される第１及び第２バンド部１３１ｂ、１３２ｂと、を含むことができる。

【0056】

かかる第１及び第２外部電極１３１、１３２は、導電性金属を含む導電性ペーストによって形成されることができる。

【0057】

上記導電性金属は、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、金（Ａｕ）又はこれらの合金であることができるが、本発明はこれに限定されるものではない。

【0058】

また、かかる第１及び第２外部電極１３１、１３２の表面には、必要に応じてめっき層が形成されることができる。

【0059】

例えば、第１及び第２外部電極１３１、１３２はそれぞれ、第１及び第２導電層と、上記第１及び第２導電層上に形成される第１及び第２ニッケル（Ｎｉ）めっき層と、上記第１及び第２めっき層上に形成される第１及び第２錫（Ｓｎ）めっき層と、を含むことができる。

【0060】

一方、本実施形態において、スペース部の長さをＬ１と、キャパシタ本体の長さをＬ０と定義するとき、０．５≦Ｌ１／Ｌ０＜０．８５を満足することができる。このとき、Ｌ１／Ｌ０の最大値は、より好ましくは０．７０以下であることができる。

【0061】

以下の表１は、キャパシタ本体の長さＬ０に対するスペース部の長さＬ１の比と、スペース部の厚さｔに応じたアコースティックノイズの変化を示したものである。ここで、アコースティックノイズの合格基準値は、スペース部がないサンプル１の場合は３４ｄＢＡであるため、これより１０％低い３０．６ｄＢＡ以下とした。

【0062】

【表1】

【0063】

表１を参照すると、Ｌ１／Ｌ０の比が０．５以上０．８５未満であるサンプル３～１１の場合は、アコースティックノイズが３０．６ｄＢＡ以下に示されることが分かる。また、Ｌ１／Ｌ０の比が０．５未満であるサンプル２の場合は、アコースティックノイズが３２．８ｄＢＡと、合格基準値より高く示され、Ｌ１／Ｌ０の比が０．８５以上であるサンプル１２及び１３の場合は、アコースティックノイズは基準値以下であるが、クラックが発生することが確認できる。そこで、本実施形態のＬ１／Ｌ０の好ましい数値範囲は、０．５以上０．８５未満であることができる。

【0064】

また、このうちＬ１／Ｌ０の比が０．７５であるサンプル９の場合、Ｌ１／Ｌ０の比が０．７０であるサンプル８に比べてアコースティックノイズがより増加することが確認できる。したがって、Ｌ１／Ｌ０のより好ましい範囲は０．７０以下であることができる。

【0065】

また、Ｌ１／Ｌ０の比が同一である場合、ｔが相対的により大きければ、アコースティックノイズがより減少することが確認できる。

【0066】

図４は図１の積層型キャパシタが基板に実装されている様子を示す断面図である。

【0067】

図４を参照すると、本実施形態による積層型キャパシタ１００の実装基板２００は、積層型キャパシタ１００が実装される基板２１０と、基板２１０の上面においてＸ方向に互いに離隔するように形成される第１及び第２電極パッド２２１、２２２と、を含む。

【0068】

このとき、積層型キャパシタ１００における第１及び第２外部電極１３１、１３２のバンド部１３１ｂ、１３２ｂの下面がそれぞれ第１及び第２電極パッド２２１、２２２上に接続されるように位置して実装された状態で、半田２３１、２３２によって基板２１０と電気的に連結されることができる。

【0069】

以上、本発明の実施形態について詳細に説明したが、本発明の範囲はこれに限定されず、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で多様な修正及び変形が可能であるということは、当技術分野の通常の知識を有する者には明らかである。

【符号の説明】

【0070】

１００ 積層型キャパシタ
１１０ キャパシタ本体
１１１ 誘電体層
１１２、１１３ 上部及び下部カバー領域
１２１、１２２ 第１及び第２内部電極
１３１、１３２ 第１及び第２外部電極
２００ 実装基板
２１０ 基板
２２１、２２２ 第１及び第２電極パッド
２３１、２３２ 半田

【図1】

【図2】

【図3】

【図4】