特許 7152543 半導体パッケージ構造

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-10-03

(45)【発行日】2022-10-12

(54)【発明の名称】半導体パッケージ構造

(51)【国際特許分類】

   H01L 23/29 20060101AFI20221004BHJP

【ＦＩ】

H01L23/36 A

【請求項の数】 6

(21)【出願番号】P 2021026628

(22)【出願日】2021-02-22

(65)【公開番号】P2022100191

(43)【公開日】2022-07-05

【審査請求日】2021-04-07

(31)【優先権主張番号】109145666

(32)【優先日】2020-12-23

(33)【優先権主張国・地域又は機関】TW

(73)【特許権者】

【識別番号】311005208

【氏名又は名称】▲き▼邦科技股▲分▼有限公司

(74)【代理人】

【識別番号】110003214

【氏名又は名称】弁理士法人服部国際特許事務所

(74)【代理人】

【識別番号】100093779

【弁理士】

【氏名又は名称】服部 雅紀

(72)【発明者】

【氏名】李 東昇

(72)【発明者】

【氏名】▲ほう▼ 規浩

(72)【発明者】

【氏名】魏 兆▲けい▼

(72)【発明者】

【氏名】郭 晉村

(72)【発明者】

【氏名】李 佩螢

【審査官】正山 旭

(56)【参考文献】

【文献】米国特許出願公開第２０１０／００１９３７９（ＵＳ，Ａ１）

【文献】米国特許出願公開第２００７／０２６２４４４（ＵＳ，Ａ１）

【文献】特開２００１－２４４３６２（ＪＰ，Ａ）

【文献】特開２００１－００７２６２（ＪＰ，Ａ）

【文献】特開平０７－２２６４５７（ＪＰ，Ａ）

【文献】米国特許出願公開第２００５／０１６８９５２（ＵＳ，Ａ１）

【文献】中国特許出願公開第１１４５２０１９７（ＣＮ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２３／２９

(57)【特許請求の範囲】

【請求項1】

回路層を有している可撓性基板と、
前記可撓性基板に設置し、前記回路層に電気的に接続し、露出面を露出しているチップと、
前記チップの前記露出面に設置し、キャリアと、放熱層と、接着層とを含み、前記放熱層は前記キャリアと前記接着層との間に位置し、前記接着層は第一接着面により前記チップの前記露出面に貼り付け、前記放熱層と前記チップとの間に前記接着層を包囲している空間を形成している放熱シートと、を備え、
前記接着層は前記チップの前記露出面に投影し、前記露出面に第一投影領域を形成し、
前記チップの前記露出面は第一端部を有し、前記放熱層の表面は第二端部を有し、前記第一投影領域は第三端部を有し、前記第一端部、前記第二端部、及び前記第三端部により前記空間を定義し、
前記キャリアは前記チップの前記露出面に投影し、前記露出面に第三投影領域を形成し、前記第三投影領域は第五端部を有し、前記第五端部は前記露出面の前記第一端部と前記第一投影領域の前記第三端部との間に位置していることを特徴とする半導体パッケージ構造。

【請求項2】

前記第一投影領域の領域面積は前記露出面の表面積未満であり、前記第一投影領域は前記露出面中に位置し、前記接着層は第二接着面により前記放熱層の前記表面に貼り付け、前記接着層は前記放熱層の前記表面に投影し、前記表面には第二投影領域を形成し、前記第二投影領域の領域面積は前記表面の表面積未満であり、前記第二投影領域は前記表面中に位置していることを特徴とする請求項１に記載の半導体パッケージ構造。

【請求項3】

前記第二投影領域は第四端部を有し、前記第一端部、前記第二端部、前記第三端部、及び前記第四端部により前記空間を定義していることを特徴とする請求項２に記載の半導体パッケージ構造。

【請求項4】

前記第二端部と前記第四端部との間には２０μｍ以上である間隔を有していることを特徴とする請求項３に記載の半導体パッケージ構造。

【請求項5】

前記第一端部と前記第三端部との間には２０μｍ以上である間隔を有していることを特徴とする請求項１に記載の半導体パッケージ構造。

【請求項6】

前記第五端部と前記露出面の前記第一端部とは重畳していることを特徴とする請求項１に記載の半導体パッケージ構造。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、巻き取り可能であり、放熱シートを貼り付けている可撓性の半導体パッケージ構造に関するものである。

【背景技術】

【0002】

薄膜フリップチップパッケージ（ＣＯＦ）は薄膜トランジスタ液晶ディスプレイ（Ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ、ＴＦＴ ＬＣＤ）のドライバＩＣのパッケージ方式の１つであり、高解像度及び高性能が求められる。この種の薄膜フリップチップパッケージは、高熱が発生することによりドライバＩＣが損壊することがあった。

【0003】

薄膜フリップチップパッケージ構造として、例えば、特許文献１に記載されたものが知られている。第一放熱部材の接着層によりチップ及び薄膜基板に貼り付け、チップに対する放熱を行っている。特許文献１には接着層の端部が基材、熱伝導層、第一金属層、及び第二金属層の端部に平たく揃えていると記載されているため、薄膜フリップチップパッケージ構造が押圧された場合、外力（例えば、巻き取る際の圧力等）により基材、熱伝導層、第一金属層、及び第二金属層の端部に接着層が溢れ出すか突出し、薄膜フリップチップパッケージ構造が汚染された。また、薄膜フリップチップパッケージ構造が巻き取られた場合、基材、熱伝導層、第一金属層、及び第二金属層の端部に溢れ出すか突出する接着層により薄膜フリップチップパッケージ構造が相互に接着してしまい、薄膜フリップチップパッケージ構造の品質及び歩留まりに影響を与えた。

【先行技術文献】

【特許文献】

【0004】

【文献】台湾登録実用新案第Ｍ６０２７２５号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明は、上述に鑑みてなされたものであり、その目的は、チップに貼り付けた放熱シートの接着層が放熱シートに溢れ出すか突出し汚染される事象を回避する半導体パッケージ構造を提供することにある。

【課題を解決するための手段】

【0006】

本発明の半導体パッケージ構造は、回路層を有している可撓性基板と、前記可撓性基板に設置し、前記回路層に電気的に接続し、露出面を露出しているチップと、前記チップの前記露出面に設置し、キャリアと、放熱層と、接着層とを含み、前記放熱層は前記キャリアと前記接着層との間に位置し、前記接着層は第一接着面により前記チップの前記露出面に貼り付け、前記放熱層と前記チップとの間に前記接着層を包囲している空間を形成している放熱シートと、を備え、前記接着層は前記チップの前記露出面に投影し、前記露出面に第一投影領域を形成し、前記チップの前記露出面は第一端部を有し、前記放熱層の表面は第二端部を有し、前記第一投影領域は第三端部を有し、前記第一端部、前記第二端部、及び前記第三端部により前記空間を定義し、前記キャリアは前記チップの前記露出面に投影し、前記露出面に第三投影領域を形成し、前記第三投影領域は第五端部を有し、前記第五端部は前記露出面の前記第一端部と前記第一投影領域の前記第三端部との間に位置している。

【発明の効果】

【0007】

本発明は、接着層が押圧された場合、絞り出された接着層を空間に収容することで接着層が放熱シートに溢れ出す或いは突出する事象を回避する。また、複数の可撓性の半導体パッケージ構造を巻き取る際に、これら可撓性の半導体パッケージ構造が相互に接着する事象も回避する。

【図面の簡単な説明】

【0008】

【図1】本発明の第一実施形態に係る半導体パッケージ構造の回路基板の平面図である。

【図2】本発明の第一実施形態に係る半導体パッケージ構造の回路基板の断面図である。

【発明を実施するための形態】

【0009】

以下、本発明による実施形態を図面に基づいて説明する。

【0010】

（第一実施形態）
本発明の第一実施形態について図１から図２に基づいて説明する。

【0011】

本発明に係る半導体パッケージ構造１００（例えば、薄膜フリップチップパッケージ、ＣＯＦ等）は、可撓性基板１１０と、チップ１２０と、放熱シート１３０と、を備えている。可撓性基板１１０は回路層１１１及び保護層１１２を有している。
図１及び図２に示すように、本実施形態では、回路層１１１は可撓性基板１１０の表面に設置し、保護層１１２は回路層１１１を被覆し、保護層１１２は回路層１１１の複数のインナーリード１１１ａを露出している。

【0012】

図１及び図２に示すように、チップ１２０は可撓性基板１１０に設置し、チップ１２０は複数のバンプ１２１により回路層１１１のこれらインナーリード１１１ａに電気的に接続し、チップ１２０は露出面１２０ａを露出している。
本実施形態では、可撓性基板１１０とチップ１２０との間にアンダーフィル１４０を充填し、アンダーフィル１４０はこれらバンプ１２１を被覆している。

【0013】

放熱シート１３０はチップ１２０の露出面１２０ａに設置し、放熱シート１３０はキャリア１３１と、放熱層１３２と、接着層１３３と、を備えている。放熱層１３２はキャリア１３１と接着層１３３との間に位置し、接着層１３３は第一接着面１３３ａ及び第二接着面１３３ｂを有している。接着層１３３は第一接着面１３３ａによりチップ１２０の露出面１２０ａに貼り付け、接着層１３３は第二接着面１３３ｂにより放熱層１３２の表面１３２ａに貼り付け、放熱層１３２とチップ１２０との間に接着層１３３を包囲する空間Ｒを形成している。

【0014】

接着層１３３はチップ１２０の露出面１２０ａに投影し、露出面１２０ａに第一投影領域Ａ１を形成している。接着層１３３は放熱層１３２の表面１３２ａに投影し、表面１３２ａに第二投影領域Ａ２を形成している。キャリア１３１はチップ１２０の露出面１２０ａに投影し、露出面１２０ａに第三投影領域Ａ３を形成している。

【0015】

また、第一投影領域Ａ１は露出面１２０ａ中に位置し、第一投影領域Ａ１の領域面積は露出面１２０ａの表面積未満である。第二投影領域Ａ２は表面１３２ａ中に位置し、第二投影領域Ａ２の領域面積は表面１３２ａの表面積未満である。
本実施形態では、チップ１２０の露出面１２０ａは第一端部１２０ｂを有し、放熱層１３２の表面１３２ａは第二端部１３２ｂを有し、第一投影領域Ａ１は第三端部Ａ１１を有し、第二投影領域Ａ２は第四端部Ａ２１を有し、第三投影領域Ａ３は第五端部Ａ３１を有している。第五端部Ａ３１は露出面１２０ａの第一端部１２０ｂと第一投影領域Ａ１の第三端部Ａ１１との間に位置し、第五端部Ａ３１と露出面１２０ａの第一端部１２０ｂとが重畳している。

【0016】

図１及び図２に示すように、本実施形態では、第一端部１２０ｂと第三端部Ａ１１との間に２０μｍ以上である間隔を有し、第二端部１３２ｂと第四端部Ａ２１との間に２０μｍ以上である間隔を有し、第一端部１２０ｂ、第二端部１３２ｂ、及び第三端部Ａ１１により空間Ｒを定義している。
本実施形態では、第一端部１２０ｂ、第二端部１３２ｂ、第三端部Ａ１１、及び第四端部Ａ２１により空間Ｒを定義している。空間Ｒは保留空間であり、接着層１３３が押圧された場合、保留された空間Ｒに押圧された接着層１３３を収容することにより、接着層１３３が放熱シート１３０に溢れ出す或いは突出する事象を回避し、半導体パッケージ構造１００が汚染されないようにしている。また、複数の半導体パッケージ構造１００を巻き取る際に、これら半導体パッケージ構造１００が相互に接着する事象も回避している。

【0017】

（その他の実施形態）
その他の実施形態では、第一端部、第二端部、及び第三端部ではなく、第二端部、第三端部、及び第四端部により空間Ｒを定義している。

【0018】

その実施形態の他の基本的構成は、第一実施形態と同様である。

【0019】

以上、本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の形態で実施可能である。

【符号の説明】

【0020】

１００ 半導体パッケージ構造、
１１０ 可撓性基板、
１１１ 回路層、
１１１ａ インナーリード、
１１２ 保護層、
１２０ チップ、
１２０ａ 露出面、
１２０ｂ 第一端部、
１２１ バンプ、
１３０ 放熱シート、
１３１ キャリア、
１３２ 放熱層、
１３２ａ 表面、
１３２ｂ 第二端部、
１３３ 接着層、
１３３ａ 第一接着面、
１３３ｂ 第二接着面、
１４０ アンダーフィル、
Ａ１ 第一投影領域、
Ａ１１ 第三端部、
Ａ２ 第二投影領域、
Ａ２１ 第四端部、
Ａ３ 第三投影領域、
Ａ３１ 第五端部、
Ｒ 空間。

【図1】

【図2】