(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-10-04
(45)【発行日】2022-10-13
(54)【発明の名称】イメージセンサー
(51)【国際特許分類】
H01L 27/146 20060101AFI20221005BHJP
H04N 5/335 20110101ALI20221005BHJP
H01L 31/10 20060101ALI20221005BHJP
H01L 31/0232 20140101ALI20221005BHJP
H01L 27/30 20060101ALI20221005BHJP
【ＦＩ】
H01L27/146 A
H04N5/335
H01L27/146 E
H01L31/10 A
H01L31/10 D
H01L31/02 D
H01L27/30
【請求項の数】
22
(21)【出願番号】P 2018076598
(22)【出願日】2018-04-12
(65)【公開番号】P2018182327
(43)【公開日】2018-11-15
【審査請求日】2021-03-26
(31)【優先権主張番号】10-2017-0047540
(32)【優先日】2017-04-12
(33)【優先権主張国・地域又は機関】KR
(73)【特許権者】
【識別番号】390019839
【氏名又は名称】三星電子株式会社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】110000051
【氏名又は名称】弁理士法人共生国際特許事務所
(72)【発明者】
【氏名】石井 勝
(72)【発明者】
【氏名】李 貴 徳
(72)【発明者】
【氏名】李 泰 淵
【審査官】加藤 俊哉
(56)【参考文献】
【文献】国際公開第２０１４／００２８２６（ＷＯ，Ａ１）
【文献】米国特許出願公開第２０１５／０３７２０３６（ＵＳ，Ａ１）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２７／１４６
Ｈ０４Ｎ ５／３３５
Ｈ０１Ｌ ３１／１０
Ｈ０１Ｌ ３１／０２３２
Ｈ０１Ｌ ２７／３０
(57)【特許請求の範囲】
【請求項1】
互いに対向する第１面及び第２面を有する半導体基板と、
前記半導体基板の第２面に配置されて光電荷を生成する光電変換素子と、
前記半導体基板の第１面に隣接し、前記光電変換素子に連結されて前記光電変換素子で生成された光電荷を格納する電荷格納ノードと、を備え、
前記電荷格納ノードは、
第１導電型の前記半導体基板内に提供された第２導電型のフローティング拡散領域と、
前記半導体基板内に提供され、前記フローティング拡散領域上に提供された第１導電型のバリアー不純物領域と、
前記半導体基板内の前記バリアー不純物領域上に提供された第２導電型の電荷ドレーン領域と、を含み、
前記フローティング拡散領域、前記バリアー不純物領域、及び電荷ドレーン領域は、前記第２面から離隔されることを特徴とするイメージセンサー。
【請求項2】
前記電荷格納ノードは、前記フローティング拡散領域及び前記バリアー不純物領域から離隔されて前記電荷ドレーン領域内に提供された第２導電型のピックアップ不純物領域を更に含むことを特徴とする請求項１に記載のイメージセンサー。
【請求項3】
前記ピックアップ不純物領域に連結されてバイアス電圧を提供する配線を更に含むことを特徴とする請求項２に記載のイメージセンサー。
【請求項4】
前記電荷ドレーン領域における第２導電型の不純物の濃度は、前記フローティング拡散領域における第２導電型の不純物の濃度よりも低いことを特徴とする請求項１に記載のイメージセンサー。
【請求項5】
前記半導体基板の第１面上に提供された下部絶縁膜と、前記光電変換素子と前記電荷格納ノードとを連結する連結配線構造体と、を更に含み、
前記連結配線構造体は、
前記半導体基板を貫通して前記光電変換素子の第１端子に接続された貫通電極と、
前記下部絶縁膜を貫通して前記フローティング拡散領域に接続された第１下部コンタクトプラグと、
前記下部絶縁膜を貫通して前記貫通電極に接続された第２下部コンタクトプラグと、
前記第１下部コンタクトプラグと前記第２下部コンタクトプラグとを連結する連結配線と、を含むことを特徴とする請求項１に記載のイメージセンサー。
【請求項6】
前記光電変換素子は、下部電極、上部電極、及び前記下部電極と前記上部電極との間に介在する有機光電変換層を含むことを特徴とする請求項１に記載のイメージセンサー。
【請求項7】
第１導電型の半導体基板内に提供された第２導電型のフローティング拡散領域と、前記半導体基板内に提供され、前記フローティング拡散領域から離隔されて配置された第２導電型を有する電荷ドレーン領域と、
前記半導体基板内に提供され、前記フローティング拡散領域と前記電荷ドレーン領域との間に提供された第１導電型のバリアー不純物領域と、
前記半導体基板上に配置されたバッファ絶縁膜と、
前記バッファ絶縁膜上に提供され、下部電極、上部電極、及び前記下部電極と前記上部電極との間に介在する有機光電変換層を含む有機光電変換素子と、
前記フローティング拡散領域と前記有機光電変換素子の下部電極とを連結する第１連結配線構造体と、を備え、
前記電荷ドレーン領域の幅は、前記フローティング拡散領域の幅よりも大きいことを特徴とするイメージセンサー。
【請求項8】
前記バリアー不純物領域における第１導電型の不純物の濃度は、前記フローティング拡散領域における第２導電型の不純物の濃度よりも低いことを特徴とする請求項１又は７に記載のイメージセンサー。
【請求項9】
前記電荷ドレーン領域内に提供され、前記フローティング拡散領域及び前記バリアー不純物領域から離隔された第２導電型のピックアップ不純物領域を更に含むことを特徴とする請求項７に記載のイメージセンサー。
【請求項10】
前記ピックアップ不純物領域にバイアス電圧を提供するための第２連結配線構造体を更に含むことを特徴とする請求項９に記載のイメージセンサー。
【請求項11】
前記フローティング拡散領域に電気的に連結されたリセットトランジスタを更に含むことを特徴とする請求項１又は７に記載のイメージセンサー。
【請求項12】
前記フローティング拡散領域に電気的に連結されたゲート電極を含む増幅トランジスタを更に含むことを特徴とする請求項１又は７に記載のイメージセンサー。
【請求項13】
前記第１連結配線構造体は、前記半導体基板を貫通する貫通電極と、
前記貫通電極と前記下部電極とを連結する上部コンタクトプラグと、
前記貫通電極及び前記フローティング拡散領域にそれぞれ接続された下部コンタクトプラグと、
前記下部コンタクトプラグの各々を連結する連結配線と、を含むことを特徴とする請求項７に記載のイメージセンサー。
【請求項14】
前記半導体基板内に提供され、第２導電型の不純物を含む光電変換領域を更に含み、前記光電変換領域は、平面の観点で前記有機光電変換素子に重畳することを特徴とする請求項７に記載のイメージセンサー。
【請求項15】
第１導電型の半導体基板と、前記半導体基板上に配置された有機光電変換素子と、
前記半導体基板内に提供され、第２導電型の第１不純物領域、第２導電型の第２不純物領域、及び前記第１不純物領域と前記第２不純物領域との間に提供された第１導電型の第３不純物領域を含む第２電荷格納ノードと、
前記有機光電変換素子と前記第２電荷格納ノードの第１不純物領域とを連結する第１連結配線構造体と、
前記半導体基板内に提供された第２導電型の光電変換領域と、
前記半導体基板内に提供され、前記第２電荷格納ノードから離隔されて第２導電型の不純物を含む第１電荷格納ノードと、
前記半導体基板上に提供され、前記光電変換領域で生成された電荷を前記第１電荷格納ノードに伝達するトランスファートランジスタと、を備え、
前記光電変換領域は、前記半導体基板の上面に対して垂直な方向で前記第１～第３不純物領域に重畳することを特徴とするイメージセンサー。
【請求項16】
前記有機光電変換素子は、平面の観点で前記光電変換領域に重畳することを特徴とする請求項１５に記載のイメージセンサー。
【請求項17】
前記有機光電変換素子と前記半導体基板の一面との間に提供されたバッファ絶縁膜と、前記有機光電変換素子と前記バッファ絶縁膜との間に提供されたカラーフィルターと、を更に含むことを特徴とする請求項１５に記載のイメージセンサー。
【請求項18】
前記第２不純物領域内に提供され、前記第１不純物領域及び前記第３不純物領域から離隔された第２導電型の第４不純物領域を更に含み、前記第２電荷格納ノードの第４不純物領域に連結されてバイアス電圧を提供するための第２連結配線構造体を更に含むことを特徴とする請求項１５に記載のイメージセンサー。
【請求項19】
前記第３不純物領域における第１導電型の不純物の濃度は、前記第１不純物領域における第２導電型の不純物の濃度よりも低いことを特徴とする請求項１５に記載のイメージセンサー。
【請求項20】
前記第２電荷格納ノードの第１不純物領域に連結された第２増幅ゲートを有する第２増幅トランジスタと、前記第１電荷格納ノードに連結された第１増幅ゲートを有する第１増幅トランジスタと、を更に含むことを特徴とする請求項１５に記載のイメージセンサー。
【請求項21】
前記半導体基板上に提供された下部絶縁膜を更に含み、前記第１連結配線構造体は、
前記半導体基板を貫通して前記有機光電変換素子の第１端子に接続された貫通電極と、
前記下部絶縁膜を貫通して前記第２電荷格納ノードの第１不純物領域に接続された第１下部コンタクトプラグと、
前記下部絶縁膜を貫通して前記貫通電極に接続された第２下部コンタクトプラグと、
前記第１下部コンタクトプラグと前記第２下部コンタクトプラグとを連結する連結配線と、を含むことを特徴とする請求項１５に記載のイメージセンサー。
【請求項22】
前記有機光電変換素子は、下部電極、上部電極、及び前記下部電極と前記上部電極との間に介在する有機光電変換層を含み、前記第１連結配線構造体は、前記下部電極と前記貫通電極とを連結する上部コンタクトプラグを含むことを特徴とする請求項２１に記載のイメージセンサー。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、イメージセンサーに係り、より詳細には、光学的特性をより向上させたイメージセンサーに関する。
【背景技術】
【0002】
イメージセンサーは光学映像を電気信号に変換する。最近、コンピュータ産業及び通信産業の発達に応じてデジタルカメラ、カムコーダー、ＰＣＳ（Ｐｅｒｓｏｎａｌ Ｃｏｍｍｕｎｉｃａｔｉｏｎ Ｓｙｓｔｅｍ）、ゲーム機器、警備用カメラ、医療用マイクロカメラ等の多様な分野で性能を向上させたイメージセンサーの需要が増大している。
【0003】
イメージセンサーとしては電荷結合素子（ＣＣＤ：Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）及びＣＭＯＳイメージセンサーがある。この中で、ＣＭＯＳイメージセンサーは、駆動方式が簡単であり、信号処理回路を単一チップに集積できるため、製品の小型化が可能である。また、ＣＭＯＳイメージセンサーは、電力消耗が非常に低いため、バッテリー容量が制限的な製品に適用が容易である。従って、ＣＭＯＳイメージセンサーは、技術開発と共に高解像度が具現可能であるため、その使用が急激に増加している。
【先行技術文献】
【特許文献】
【0004】
【文献】米国特許第９，１９７，８３０号明細書
【文献】米国特許第９，３４３，５００号明細書
【文献】米国特許第９，５６４，４６５号明細書
【文献】米国特許第９，１６５，９６４号明細書
【文献】米国特許第８，９８８，５７１号明細書
【文献】米国特許第９，６４１，７８４号明細書
【文献】米国特許出願公開第２０１７／０１４１１４４号明細書
【発明の概要】
【発明が解決しようとする課題】
【0005】
本発明は、上記従来技術に鑑みてなされたものであって、本発明の目的は、より向上させた光学的特性を有するイメージセンサーを提供することにある。
【課題を解決するための手段】
【0006】
上記目的を達成するためになされた本発明の一態様によるイメージセンサーは、光電荷を生成する光電変換素子と、前記光電変換素子で生成された光電荷を格納する電荷格納ノードと、前記光電変換素子と前記電荷格納ノードとを連結する連結配線構造体と、を備え、前記電荷格納ノードは、第１導電型の半導体基板内に提供された第２導電型のフローティング拡散領域と、前記半導体基板内の前記フローティング拡散領域上に提供された第１導電型のバリアー不純物領域と、前記半導体基板内の前記バリアー不純物領域上に提供された第２導電型の電荷ドレーン領域と、を含む。
【0007】
上記目的を達成するためになされた本発明の他の態様によるイメージセンサーは、第１導電型の半導体基板内に提供された第２導電型のフローティング拡散領域と、前記半導体基板内に前記フローティング拡散領域から離隔されて配置された第２導電型を有する電荷ドレーン領域と、前記半導体基板内に前記フローティング拡散領域と前記電荷ドレーン領域との間に提供された第１導電型のバリアー不純物領域と、前記半導体基板上に配置されたバッファ絶縁膜と、前記バッファ絶縁膜上に提供され、下部電極、上部電極、及び前記下部電極と前記上部電極との間に介在する有機光電変換層を含む有機光電変換素子と、前記フローティング拡散領域と前記有機光電変換素子の下部電極とを連結する第１連結配線構造体と、を備える。
【0008】
上記目的を達成するためになされた本発明の更に他の態様によるイメージセンサーは、第１導電型の半導体基板と、前記半導体基板上に配置された有機光電変換素子と、前記半導体基板内に提供され、第２導電型の第１不純物領域、第２導電型の第２不純物領域、及び前記第１不純物領域と前記第２不純物領域との間に提供された第１導電型の第３不純物領域を含む第２電荷格納ノードと、前記有機光電変換素子と前記第２電荷格納ノードの第１不純物領域とを連結する第１連結配線構造体と、前記半導体基板内に提供された第２導電型の光電変換領域と、前記第２電荷格納ノードから離隔されて前記半導体基板内に提供され、第２導電型の不純物を含む第１電荷格納ノードと、前記半導体基板上に提供されて前記光電変換領域で生成された電荷を前記第１電荷格納ノードに伝達するトランスファートランジスタと、を備える。
【発明の効果】
【0009】
本発明によれば、光電変換素子で生成された光電荷を格納する電荷格納ノード内に残留するか又はオーバーフローする光電荷によってブルーミング（ｂｌｏｏｍｉｎｇ）現象又はイメージラグ（ｌａｇ）現象が発生することを減少させることができる。従って、本発明によるイメージセンサーはより鮮やかなイメージを具現することができる。
【図面の簡単な説明】
【0010】
【図1A】本発明の一実施形態によるイメージセンサーの単位ピクセルを示す回路図である。
【図1B】本発明の一実施形態によるイメージセンサーの単位ピクセルを示す回路図である。
【図2A】本発明の一実施形態による単位ピクセルを示す断面図である。
【図2B】本発明の一実施形態による単位ピクセルを示す断面図である。
【図3A】本発明の一実施形態によるイメージセンサーの電位図である。
【図3B】本発明の一実施形態によるイメージセンサーの電位図である。
【図4】本発明の一実施形態によるイメージセンサーを示すブロック図である。
【図5A】本発明の一実施形態によるイメージセンサーの単位ピクセルを示す回路図である。
【図5B】本発明の一実施形態によるイメージセンサーの単位ピクセルを示す回路図である。
【図6】本発明の一実施形態によるイメージセンサーの平面図である。
【図8】本発明の一実施形態によるイメージセンサーの回路図である。
【図9】本発明の一実施形態によるイメージセンサーの平面図である。
【発明を実施するための形態】
【0011】
以下、本発明のイメージセンサーを実施するための形態の具体例を、図面を参照しながら詳細に説明する。
【0012】
【0013】
図１Ａ及び図１Ｂを参照すると、単位ピクセルＰｘは光電変換素子ＯＰＤ及び読出し（ｒｅａｄｏｕｔ）回路ＲＣ（ＲＸ、ＡＸ、ＳＸ）を含む。ここで、読出し回路ＲＣは、リセットトランジスタ（ＲＸ：ｒｅｓｅｔ ｔｒａｎｓｉｓｔｏｒ）、増幅トランジスタ（ＡＸ：又はソースフォロワトランジスタ（Ｓｏｕｒｃｅ ｆｏｌｌｏｗｅｒ ｔｒａｎｓｉｓｔｏｒ））、及び選択トランジスタ（ＳＸ：ｓｅｌｅｃｔｉｏｎ ｔｒａｎｓｉｓｔｏｒ）を含む。
【0014】
詳細に説明すると、光電変換素子ＯＰＤは入射光に比例して光電荷を生成及び蓄積する。一実施形態で、光電変換素子ＯＰＤは入射光に比例して光電荷（電子－正孔対：ｅｌｅｃｔｒｏｎ－ｈｏｌｅ ｐａｉｒｓ）を生成する有機物質を含む有機光電変換素子である。光電変換素子ＯＰＤは光電荷を格納及び検出する電荷格納ノードＦＤに直接連結される。一実施形態で、光電変換素子ＯＰＤの両端に印加される電圧差によって電荷格納ノードＦＤに電子又は正孔が格納される。言い換えると、光電変換素子ＯＰＤの一方の端子に電圧ＶＴＯＰが印加されると、生成された電子又は正孔が電荷蓄積ノードＦＤに転送されて蓄積される。図１Ａは電荷格納ノードＦＤで検出される光電荷が正孔の単位ピクセルを示し、図１Ｂは電荷格納ノードＦＤで検出される光電荷電子の単位ピクセルを示す。
【0015】
電荷格納ノードＦＤは光電変換素子ＯＰＤで生成された電荷を受信して累積的に格納する。電荷格納ノードＦＤに蓄積された光電荷の量に応じて増幅トランジスタＡＸのゲート電位が変化する。
【0016】
リセットトランジスタＲＸは電荷格納ノードＦＤに蓄積された電荷を周期的にリセットする。詳細に、リセットトランジスタＲＸのゲート電極はリセット信号が提供されるリセット信号ラインＲＧに連結される。リセットトランジスタＲＸのドレーンは電荷格納ノードＦＤに連結され、ソースにリセット電圧（ＶＤＤ又はＶＢＢ）が印加される。例えば、リセット電圧（ＶＤＤ又はＶＢＢ）は電源電圧ＶＤＤ又は接地電圧ＶＢＢである。リセット信号によってリセットトランジスタＲＸがターンオンされると、リセット電圧（ＶＤＤ又はＶＢＢ）が電荷格納ノードＦＤに伝達される。従って、リセットトランジスタＲＸがターンオンすると、電荷格納ノードＦＤに蓄積された光電荷が排出されて電荷格納ノードＦＤがリセットされる。
【0017】
これに加えて、本実施形態によると、リセットトランジスタＲＸがターンオフ状態で光電変換素子ＯＰＤによって生成された光電荷は電荷格納ノードＦＤに蓄積される。光電荷が電荷格納ノードＦＤに格納される時、光電荷が電荷格納ノードＦＤの飽和格納容量以上に蓄積されるか、或いはオーバーフロー（ｏｖｅｒｆｌｏｗ）する光電荷を制御するために、電荷格納ノードＦＤにバイアス電圧（又はピックアップ電圧）を印加するバイアス回路１０が連結される。例えば、バイアス電圧は正の電圧（又は電源電圧）又は負の電圧（又は接地電圧）である。
【0018】
増幅トランジスタＡＸはゲート電極に入力される電荷格納ノードＦＤの電荷量に比例してソース－ドレーン電流を発生させるソースフォロワ増幅器（ｓｏｕｒｃｅ ｆｏｌｌｏｗｅｒ ａｍｐｌｉｆｉｅｒ）である。増幅トランジスタＡＸは、電荷格納ノードＦＤの電位変化を増幅し、選択トランジスタＳＸを通じて、増幅されたピクセル信号を出力ラインＶＯＵＴに出力する。増幅トランジスタＡＸのドレーンはピクセル電源電圧ＶＤＤに連結され、増幅トランジスタＡＸのソースは選択トランジスタＳＸのドレーンに連結される。
【0019】
選択トランジスタＳＸの選択ゲート電極は選択信号を提供する選択ラインＳＧに連結される。選択信号によって選択トランジスタＳＸがターンオンされる時、増幅トランジスタＡＸのソースから出力されるピクセル信号を出力ラインＶＯＵＴに出力する。
【0020】
【0021】
図２Ａ及び図２Ｂを参照すると、第１導電型（例えば、ｐ型）の半導体基板１００が提供される。半導体基板１００は第１導電型の不純物がドーピングされたシリコンエピタキシァル層である。半導体基板１００は互いに対向する第１面１０１ａ（又は前面）及び第２面１０１ｂ（又は後面）を有する。
【0022】
一実施形態によると、半導体基板１００の第１面１０１ａ上に読出し回路及びこれに連結される配線（ＩＣＬ、ＣＬ）が提供される。即ち、半導体基板１００の第１面１０１ａ上に図１Ａ及び図１Ｂを参照して説明したリセットトランジスタＲＸ、増幅トランジスタＡＸ、及び選択トランジスタＳＸが配置される。半導体基板１００の第２面１０１ｂ上に光電変換素子ＯＰＤ及びマイクロレンズＭＬが提供される。光電変換素子ＯＰＤは配線を通じて読出し回路に電気的に連結される。即ち、光電変換素子ＯＰＤは配線を通じて電荷格納ノードＦＤに連結される。
【0023】
一実施形態で、読出し回路が半導体基板１００の第１面１０１ａ上に提供され、光電変換素子ＯＰＤが半導体基板１００の第２面１０１ｂ上に提供されるとして図示したが、本発明はこれに制限されず、読出し回路、光電変換素子ＯＰＤ、及びマイクロレンズＭＬが半導体基板１００の第１面１０１ａ上に提供されてもよい。
【0024】
より詳細に、第１導電型（例えば、ｐ型）のウェル不純物層１２０が半導体基板１００の第１面１０１ａに隣接するように形成される。ウェル不純物層１２０における第１導電型不純物の濃度は半導体基板１００における第１導電型不純物の濃度よりも大きい。
【0025】
ウェル不純物層１２０内に活性領域を定義する素子分離膜１０５が提供される。一例として、素子分離膜１０５の下部面はウェル不純物層１２０内に位置する。素子分離膜１０５は、基板１００の第１面１０１ａをパターニングして浅いトレンチを形成した後、浅いトレンチ内に絶縁物質を埋め込んで形成される。他の実施形態によると、素子分離膜１０５はウェル不純物層１２０と同一の導電型を有する不純物領域であり、このような場合、素子分離膜１０５内の第１導電型の不純物濃度はウェル不純物層１２０の第１導電型の不純物濃度よりも大きい。
【0026】
ウェル不純物層１２０上に増幅トランジスタ（図１Ａ及び図１ＢのＡＸ）、リセットトランジスタ（図１Ａ及び図１ＢのＲＸ）、及び選択トランジスタ（図１Ａ及び図１ＢのＳＸ）が提供される。他の例で、ウェル不純物層１２０は省略される。
【0027】
詳細に、ウェル不純物層１２０上にゲート絶縁膜を介在して、選択ゲート電極ＳＧＥ、増幅ゲート電極ＡＧＥ、及びリセットゲート電極が互いに離隔して配置される。
【0028】
第１ソース／ドレーン領域１２１が選択ゲート電極ＳＧＥの一側のウェル不純物層１２０内に形成され、第２ソース／ドレーン領域１２３が選択ゲート電極ＳＧＥと増幅ゲート電極ＡＧＥとの間のウェル不純物層１２０内に形成される。第３ソース／ドレーン領域１２５が増幅ゲート電極ＡＧＥの他側のウェル不純物層１２０内に形成される。
【0029】
一実施形態によると、電荷格納ノードＦＤは第２導電型のフローティング拡散領域１３１及び電荷ドレーン領域１３５とこれらの間に介在する第１導電型のバリアー不純物領域１３３を含む。即ち、電荷格納ノードＦＤはＮ／Ｐ／Ｎ接合構造を有する。図２Ａ及び図２Ｂに示すように、フローティング拡散領域１３１、バリアー不純物領域１３３、及び電荷ドレーン領域１３５は半導体基板１００内に形成される。
【0030】
より詳細に、フローティング拡散領域１３１（即ち、電荷格納領域）が素子分離膜１０５によって第１～第３ソース／ドレーン領域（１２１、１２３、１２５）から離隔されてウェル不純物層１２０内に提供される。
【0031】
第１～第３ソース／ドレーン領域（１２１、１２３、１２５）及びフローティング拡散領域１３１はウェル不純物層１２０内に第２導電型（例えば、ｎ型）不純物をイオン注入して形成される。
【0032】
一実施形態によると、バリアー不純物領域１３３がフローティング拡散領域１３１に接合されるようにウェル不純物層１２０内に提供される。バリアー不純物領域１３３はフローティング拡散領域１３１に対して反対の第１導電型の不純物を含む。バリアー不純物領域１３３における第１導電型の不純物濃度はフローティング拡散領域１３１における第２導電型の不純物濃度よりも小さい。
【0033】
バリアー不純物領域１３３は、図２Ａに示すように、フローティング拡散領域１３１の一部に接合される。これと異なり、バリアー不純物領域１３３は、図２Ｂに示すように、フローティング拡散領域１３１を囲むようにウェル不純物層１２０内に形成される。バリアー不純物領域１３３はフローティング拡散領域１３１の上面及び１つ以上の側壁上に延長される。更に、図２Ｂに示すようにバリアー不純物領域１３３はフローティング拡散領域１３１を囲み、バリアー不純物領域１３３が下部絶縁膜２１１に接触する。
【0034】
一実施形態で、バリアー不純物領域１３３はフローティング拡散領域１３１と電荷ドレーン領域１３５との間にポテンシャルバリアー（ｐｏｔｅｎｔｉａｌ ｂａｒｒｉｅｒ）を提供する。また、バリアー不純物領域１３３とフローティング拡散領域１３１との間に空乏（ｄｅｐｌｅｔｉｏｎ）領域が形成される。
【0035】
電荷ドレーン領域１３５が、バリアー不純物領域１３３に接合されるようにウェル不純物層１２０内に提供され、ピックアップ不純物領域１３７とバリアー不純物領域１３３とを連結する。電荷ドレーン領域１３５は第２導電型の不純物を含み、電荷ドレーン領域１３５における第２導電型の不純物濃度はフローティング拡散領域１３１における第２導電型の不純物濃度よりも小さい。
【0036】
ピックアップ不純物領域１３７が素子分離膜１０５によってフローティング拡散領域１３１及びバリアー不純物領域１３３から離隔されて電荷ドレーン領域１３５内に提供される。ピックアップ不純物領域１３７はフローティング拡散領域１３１と同一の第２導電型の不純物を含む。ピックアップ不純物領域１３７における第２導電型の不純物濃度は電荷ドレーン領域１３５における第２導電型の不純物濃度よりも高い。
【0037】
一実施形態によると、貫通電極１４１が、半導体基板１００の第１面１０１ａから第２面１０１ｂに垂直的に延長され、導電物質を含む。貫通電極１４１はｎ型又はｐ型でドーピングされたポリシリコン又は金属物質を含む。貫通電極１４１は半導体基板１００の第１面１０１ａと実質的に共面をなす上面１４１ａ及び半導体基板１００の第２面１０１ｂと実質的に共面をなす下面１４１ｂを有する。
【0038】
半導体基板１００内に貫通電極１４１を囲む貫通絶縁パターン１４３が提供される。貫通絶縁パターン１４３は、例えばシリコン酸化物、シリコン窒化物、及び／又はシリコン酸窒化物を含む。
【0039】
半導体基板１００の第１面１０１ａ上に下部絶縁膜２１１が配置される。下部絶縁膜２１１は読出し回路を構成するＭＯＳトランジスタのゲート電極（ＳＧＥ、ＡＧＥ）を覆う。下部絶縁膜２１１は貫通電極１４１の上面１４１ａの一部を覆う。
【0040】
複数の下部コンタクトプラグＢＣＰが下部絶縁膜２１１内に提供される。少なくとも１つ以上の下部コンタクトプラグが下部絶縁膜２１１を貫通する。例えば、図２Ａ及び図２Ｂで、複数の下部コンタクトプラグＢＣＰは第１～第４下部コンタクトプラグ（ＢＣＰ１－ＢＣＰ４）を含む。下部コンタクトプラグＢＣＰの各々はバリアー金属膜及び金属膜を含む。バリアー金属膜は、例えばチタニウム窒化物、タンタル窒化物、タングステン窒化物、ハフニウム窒化物、及びジルコニウム窒化物のような金属窒化膜で形成される。金属膜は、タングステン、銅、ハフニウム、ジルコニウム、チタニウム、タンタル、アルミニウム、ルテニウム、パラジウム、白金、コバルト、ニッケル、及び導電性金属窒化膜の中から選択されるいずれかの１つ又はこれらの組合せで形成される。更に、一実施形態によると、下部コンタクトプラグＢＣＰと不純物領域との間にシリサイド膜が形成される。
【0041】
下部絶縁膜２１１上に連結配線ＩＣＬ及び配線ＣＬが提供される。フローティング拡散領域１３１は連結配線ＩＣＬ及び下部コンタクトプラグＢＣＰを通じて増幅ゲート電極ＡＧＥ及びリセットトランジスタＲＸのドレーンに電気的に連結される。また、フローティング拡散領域１３１は連結配線ＩＣＬ及び下部コンタクトプラグを通じて貫通電極１４１に電気的に連結される。例えば、第１下部コンタクトプラグＢＣＰ１は下部絶縁膜２１１を貫通してフローティング拡散領域１３１に連結される。
【0042】
配線ＣＬが下部コンタクトプラグＢＣＰを通じてピックアップ不純物領域１３７に電気的に連結される。配線ＣＬはピックアップ不純物領域１３７に所定のバイアス電圧を印加するバイアス回路１０に連結される。以下言及する連結配線構造体ＩＣＳは第１連結配線構造体と称し、配線ＣＬ及び下部コンタクトプラグＢＣＰ４は第２連結配線構造体と称する。
【0043】
一実施形態によると、光電変換素子ＯＰＤはバッファ絶縁膜２２１を介して半導体基板１００の第２面１０１ｂ上に提供される。光電変換素子ＯＰＤは上部コンタクトプラグＴＣＰ、貫通電極１４１、第２下部コンタクトプラグＢＣＰ２、連結配線ＩＣＬ、及び第１下部コンタクトプラグＢＣＰ１を通じてフローティング拡散領域１３１に電気的に連結される。例えば、貫通電極１４１は半導体基板１００を貫通して光電変換素子ＯＰＤの下部電極ＢＥに連結され、第２下部コンタクトプラグＢＣＰ２は下部絶縁膜２１１を貫通して貫通電極１４１に連結される。貫通電極１４１、第２下部コンタクトプラグＢＣＰ２、連結配線ＩＣＬ、及び第１下部コンタクトプラグＢＣＰ１は光電変換素子ＯＰＤと電荷格納ノードＦＤとを連結する連結配線構造体ＩＣＳ（以下、第１連結配線構造体と称する）を構成する。図２Ａ及び図２Ｂに示すように、連結配線構造体ＩＣＳはフローティング拡散領域１３１と光電変換素子ＯＰＤの下部電極ＢＥとを連結する。連結配線ＩＣＬは１つ又は１つ以上の下部コンタクトプラグＢＣＰ（例えば、第１下部コンタクトプラグＢＣＰ１と第２下部コンタクトプラグＢＣＰ２）を互いに連結する。一実施形態で、連結配線構造体ＩＣＳは下部絶縁膜２１１の一部を貫通する。一実施形態で、連結配線構造体ＩＣＳは上部コンタクトプラグＴＣＰを更に含む。一部の実施形態で、光電変換素子ＯＰＤは連結配線構造体ＩＣＳと異なるか又は連結配線構造体ＩＣＳを含む１つ以上の構造体を通じて電荷格納ノードＦＤに連結される。一部の実施形態で、光電変換素子ＯＰＤは連結配線構造体から離隔された１つ以上の構造体を通じて電荷格納ノードに連結される。
【0044】
詳細に、光電変換素子ＯＰＤは、下部電極ＢＥ、上部電極ＴＥ、及び下部電極ＢＥと上部電極ＴＥとの間に配置された有機光電変換層ＯＰＬを含む。
【0045】
有機光電変換層ＯＰＬは電子供与有機物質（ｅｌｅｃｔｒｏｎ ｄｏｎａｔｉｎｇ ｏｒｇａｎｉｃ ｍａｔｅｒｉａｌ）と電子収容有機物質（ｅｌｅｃｔｒｏｎ ａｃｃｅｐｔｉｎｇ ｏｒｇａｎｉｃ ｍａｔｅｒｉａｌ）とが互いに混合された有機物質を含む。即ち、有機光電変換層ＯＰＬは電子供与物質であるｎ－型の有機物質と電子収容物質であるｐ－型の有機物質が互いに混合された有機物質で具現される。従って、有機光電変換層ＯＰＬはバルク異種接合型（ｂｕｌｋ ｈｅｔｅｒｏ ｊｕｎｃｔｉｏｎ ｔｙｐｅ）のｐ－ｎ接合構造をなす。有機光電変換層ＯＰＬは、特定波長帯域の光のみを選択的に吸収して光電変換を行い、実施形態に応じて青色ピクセル、緑色ピクセル、及び赤色ピクセルの各々に適用される。
【0046】
例えば、有機光電変換層ＯＰＬは青色波長帯域の光電変換を引き起こす有機物質としてＣｏｕｍａｒｉｎ３０：Ｃ６０／Ｔｒｉｓ（８－ｈｙｄｒｏｘｙｑｕｉｎｏｌｉｎａｔｏ）ａｌｕｍｉｎｉｕｍ（Ａｌｑ３）の混合物を含み、緑色波長帯域の光電変換を生じる有機物質としてｂｏｒｏｎｓｕｂｐｈｔｈａｌｏｃｙａｎｉｎｅ ｃｈｌｏｒｉｄｅ（ＳｕｂＰｃ）、Ｎ，－Ｎ ｄｉｍｅｔｈｙｌ ｑｕｉｎａｃｒｉｄｏｎｅ（ＤＭＱＡ） ｄｉｂｕｔｙｌｓｕｂｓｔｉｔｕｔｅｄｄｉｃｙａｎｏｖｉｎｙｌ－ｔｅｒｔｈｉｏｐｈｅｎｅ（ＤＣＶ３Ｔ）等の混合物を含む。また、有機光電変換層ＯＰＬは赤色波長帯域の光電変換を引き起こす有機物質としてｚｉｎｃ ｐｈｔｈａｌｏｃｙａｎｉｎｅ（ＺｎＰｃ）／ｔｉｔａｎｙｌ－ｏｘｏｐｈｔｈａｌｏｃｙａｎｉｎｅ（ＴｉＯＰｃ）／Ａｌｑ３の混合物を含む。
【0047】
下部及び上部電極（ＢＥ、ＴＥ）は透明導電性酸化物で形成される。例えば、下部及び上部電極（ＢＥ、ＴＥ）はＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯ（Ｚｉｎｃ Ｏｘｉｄｅ）、ＳｎＯ２、ＡＴＯ（ａｎｔｉｍｏｎｙ－ｄｏｐｅｄ ｔｉｎ ｏｘｉｄｅ）、ＡＺＯ（Ａｌ－ｄｏｐｅｄ ｚｉｎｃ ｏｘｉｄｅ）、ＧＺＯ（ｇａｌｌｉｕｍ－ｄｏｐｅｄ ｚｉｎｃ ｏｘｉｄｅ）、ＴｉＯ２、又はＦＴＯ（ｆｌｕｏｒｉｎｅ－ｄｏｐｅｄ ｔｉｎ ｏｘｉｄｅ）を含むグループから選択される少なくとも１つの物質を含む。
【0048】
上部電極ＴＥ上に上部絶縁膜２２３が配置され、上部絶縁膜２２３上にマイクロレンズＭＬが配置される。マイクロレンズＭＬは膨らんだ形態を有し、所定の曲率半径を有する。
【0049】
【0050】
【0051】
図１Ａ、図２Ａ、及び図３Ａを参照すると、光が遮断された状態でリセット信号が活性化されてリセットトランジスタＲＸがターンオンされる。これにより、フローティング拡散領域１３１にリセット電圧ＶＢＢ（例えば、接地電圧又は負の電圧）が印加されてフローティング拡散領域１３１に格納された電荷が排出されるようにフローティング拡散領域１３１がリセットレベル〔Ｖ１；例えば、０Ｖ〕にリセット（初期化）される。
【0052】
その後、リセット信号が非活性化されてリセットトランジスタＲＸがターンオフされ、外部から光が有機光電変換層ＯＰＬに入射して有機光電変換層ＯＰＬで電子－正孔対（３１０、３１８）が生成される。この時、光電変換素子ＯＰＤの上部電極ＴＥに正の電圧が印加され、下部電極ＢＥに負の電圧が印加される。このような条件で、電子は上部電極ＴＥに引っぱられ、正孔は下部電極を通じてフローティング拡散領域１３１に伝達される。
【0053】
ｎ＋フローティング拡散領域１３１内に電子が存在するため、光電変換素子ＯＰＤからフローティング拡散領域１３１に伝達された正孔はｎ＋フローティング拡散領域１３１内の電子と再結合して消滅する。
【0054】
一方、有機光電変換層ＯＰＬに印加される電界が無くなるまで正孔はｎ＋フローティング拡散領域１３１に格納される。即ち、ｎ＋フローティング拡散領域１３１の電位は飽和レベルＶ２（即ち、上部電極ＴＥに印加される電位）以上に上昇する。
【0055】
一実施形態によると、ｎ＋フローティング拡散領域１３１はｐ－バリアー不純物領域１３３に接合されているため、光電荷によりフローティング拡散領域１３１の電位が上昇することよって、バリアー不純物領域１３３の障壁高さが減少する（１３４、１３６）。バリアー不純物領域１３３の障壁高さが減少することによって、所定のバイアス電圧（例えば、接地電圧又は負の電圧）が印加された電荷ドレーン領域１３５から電子（３１４）がバリアー不純物領域１３３を超えてフローティング拡散領域１３１に提供される（３１６）。電荷ドレーン領域１３５から提供された電子はｎ＋フローティング拡散領域１３１で飽和レベル以上に蓄積された正孔と結合される。従って、ｎ＋フローティング拡散領域１３１の電位が飽和レベル以上に上昇することが防止され、これによりフローティング拡散領域１３１をリセットさせるリセット電圧の大きさが増加することを防止することができる。また、フローティング拡散領域１３１の電位が上昇することを抑制することができるため、有機光電変換層ＯＰＬに掛かる電界が減少し、有機光電変換層ＯＰＬ内に正孔が残留してイメージラグ（ｌａｇ）現象が発生することを防止することができる。
【0056】
図１Ｂ、図２Ａ、及び図３Ｂを参照すると、リセットトランジスタＲＸがターンオンされると、フローティング拡散領域１３１にリセット電圧ＶＤＤ（例えば、電源電圧又は正の電圧）が印加されてフローティング拡散領域１３１に格納された電荷が排出されてフローティング拡散領域１３１がリセット（初期化）される。
【0057】
その後、リセット信号が非活性化されてリセットトランジスタＲＸがターンオフされ、外部から光が有機光電変換層ＯＰＬに入射して有機光電変換層ＯＰＬで電子－正孔対が生成される。この時、光電変換素子ＯＰＤの上部電極ＴＥに負の電圧が印加され、下部電極ＢＥに正の電圧が印加される。このような条件で、正孔は上部電極ＴＥに引っぱられ、電子は下部電極を通じてフローティング拡散領域１３１に伝達される。この時、ｎ＋フローティング拡散領域１３１の格納容量（ｃａｐａｃｉｔｙ）以上の電子が光電変換素子ＯＰＤからｎ＋フローティング拡散領域１３１に伝達される。このような場合、過剰電子（３２２）はバリアー不純物領域１３３の電位障壁（１３４）を越えて電荷ドレーン領域１３５を通じて所定のバイアス電圧（例えば、正の電圧又は電源電圧）が印加されたピックアップ不純物領域１３７に排出される。
【0058】
図４は、本発明の一実施形態によるイメージセンサーを示すブロック図である。
【0059】
図４を参照すると、イメージセンサーの単位ピクセルＰｘの各々は、第１サブピクセル及び第２サブピクセルを含み、少なくとも２つの光電変換素子が積層された構造を有する。
【0060】
詳細に、第１サブピクセルは第１又は第２光電変換素子（ＰＤ１、ＰＤ２）及び第１読出し回路を含む。第２サブピクセルは有機光電変換素子ＯＰＤ及び第２読出し回路を含む。第１読出し回路は第１光電変換素子ＰＤ１で生成された第１光電荷又は第２光電変換素子ＰＤ２で生成された第２光電荷をセンシングして第１又は第２ピクセル信号（Ｓ１、Ｓ２）を出力する。第２読出し回路は有機光電変換素子ＯＰＤで生成された第３光電荷をセンシングして第３ピクセル信号Ｓ３を出力する。
【0061】
一実施形態によると、有機光電変換素子ＯＰＤは第１又は第２光電変換素子（ＰＤ１、ＰＤ２）上に積層される。言い換えると、有機光電変換素子ＯＰＤは、平面の観点で第１又は第２光電変換素子（ＰＤ１、ＰＤ２）に重畳される。
【0062】
第１及び第２光電変換素子（ＰＤ１、ＰＤ２）は互いにジグザグ形状に配置される。第１光電変換素子ＰＤ１と有機光電変換素子ＯＰＤとの間に第１カラーフィルターＣＦ１が提供され、第２光電変換素子ＰＤ２と有機光電変換素子ＯＰＤとの間に第２カラーフィルターＣＦ２が提供される。
【0063】
第１及び第２光電変換素子（ＰＤ１、ＰＤ２）及び有機光電変換素子ＯＰＤの各々に波長帯域がそれぞれ異なる光線が入射され、第１及び第２光電変換素子（ＰＤ１、ＰＤ２）及び有機光電変換素子ＯＰＤは入射光に比例して光電荷を生成する。
【0064】
一実施形態で、第１光電変換素子ＰＤ１は入射光の第１波長帯域の入射光に対応する第１光電荷を生成する。第２光電変換素子ＰＤ２は入射光の第２波長帯域の入射光に対応する第２光電荷を生成する。有機光電変換素子ＯＰＤは入射光の第３波長帯域の入射光に対応する第３光電荷を生成する。
【0065】
第１光電変換素子ＰＤ１に第１波長帯域の光線Ｌ１が入射し、第２光電変換素子ＰＤ２に第２波長帯域の光線Ｌ２が入射する。そして、有機光電変換素子ＯＰＤに第３波長帯域の光線Ｌ３が入射する。ここで、第１波長帯域は第３波長帯域よりも長く、第２波長帯域は第３波長帯域よりも短い。例えば、第１光電変換素子ＰＤ１は赤色光に対応して光電荷を生成する。第２光電変換素子ＰＤ２は青色光に対応して光電荷を生成する。有機光電変換素子ＯＰＤは緑色光に対応して光電荷を生成する。即ち、赤色光は第１カラーフィルターＣＦ１を通過して第１光電変換素子ＰＤ１に入射し、青色光は第２カラーフィルターＣＦ２を通過して第２光電変換素子ＰＤ２に入射する。
【0066】
【0067】
【0068】
第１サブピクセルＳＰ１は第１及び第２光電変換素子（ＰＤ１、ＰＤ２）、第１及び第２トランスファートランジスタ（ＴＸ１、ＴＸ２）、及び第１読出し回路を含む。第２サブピクセルは有機光電変換素子ＯＰＤ（ＰＤ３）及び有機光電変換素子ＯＰＤ（ＰＤ３）に連結される第２読出し回路を含む。
【0069】
第１サブピクセルＳＰ１は第１出力ラインＶＯＵＴ１に第１又は第２ピクセル信号を出力する。第２サブピクセルＳＰ２は第２出力ラインＶＯＵＴ２に第３ピクセル信号を出力する。
【0070】
図５Ａに示す実施形態によると、第１サブピクセルＳＰ１の第１及び第２トランスファートランジスタ（ＴＸ１、ＴＸ２）が第１電荷格納ノードＦＤ１及び第１読出し回路を共有する。ここで、第１読出し回路は、第１リセットトランジスタＲＸ１、第１増幅トランジスタＡＸ１、及び第１選択トランジスタＳＸ１を含む。第１読出し回路は第１又は第２光電変換素子（ＰＤ１、ＰＤ２）から光電荷をセンシング及び増幅して第１又は第２ピクセル信号を第１出力ラインに出力する。
【0071】
より詳細に、第１及び第２光電変換素子（ＰＤ１、ＰＤ２）は外部から入射された光の量に比例して光電荷を生成及び蓄積する。第１及び第２光電変換素子（ＰＤ１、ＰＤ２）は、フォトダイオード（ｐｈｏｔｏ ｄｉｏｄｅ）、フォトトランジスタ（ｐｈｏｔｏ ｔｒａｎｓｉｓｔｏｒ）、フォトゲート（ｐｈｏｔｏ ｇａｔｅ）、ピンドフォトダイオード（Ｐｉｎｎｅｄ Ｐｈｏｔｏ Ｄｉｏｄｅ；ＰＰＤ）、及びこれらの組合せが使用される。
【0072】
第１及び第２トランスファートランジスタ（ＴＸ１、ＴＸ２）は第１及び第２光電変換素子（ＰＤ１、ＰＤ２）に蓄積された電荷を第１電荷格納ノードＦＤ１に伝送する。第１及び第２トランスファートランジスタ（ＴＸ１、ＴＸ２）は第１及び第２電荷伝送ライン（ＴＧ１、ＴＧ２）を通じて提供される電荷伝送信号によって制御され、第１及び第２トランスファートランジスタ（ＴＸ１、ＴＸ２）に印加される電荷伝送信号に応じて、第１及び第２光電変化素子（ＰＤ１、ＰＤ２）の中のいずれか１つで第１電荷格納ノードＦＤ１に電荷が伝送される。即ち、第１及び第２電荷伝送ライン（ＴＧ１、ＴＧ２）を通じて伝送される電荷伝送信号は互いに相補的である。
【0073】
第１電荷格納ノードＦＤ１は第１及び第２光電変換素子（ＰＤ１、ＰＤ２）で生成された電荷を受信して累積的に格納し、第１電荷格納ノードＦＤ１に蓄積された光電荷の量に応じて第１増幅トランジスタＡＸ１のゲート電極の電位が異なる。
【0074】
第１リセットトランジスタＲＸ１は第１電荷格納ノードＦＤ１に蓄積された電荷を周期的にリセットさせる。詳細に、第１リセットトランジスタＲＸ１のゲート電極は第１リセット信号が提供される第１リセット信号ラインＲＧ１に連結される。第１リセットトランジスタＲＸ１のドレーンは第１電荷格納ノードＦＤ１に連結され、第１リセットトランジスタＲＸ１のソースは電源電圧ＶＤＤに連結される。第１リセット信号によって第１リセットトランジスタＲＸ１がターンオンされると、第１リセットトランジスタＲＸ１のソースに連結された電源電圧ＶＤＤが第１電荷格納ノードＦＤ１に伝達される。即ち、リセットトランジスタＲＸがターンオンされると、第１電荷格納ノードＦＤ１に蓄積された光電荷が排出されて第１電荷格納ノードＦＤ１がリセットされる。
【0075】
第１増幅トランジスタＡＸ１は、第１電荷格納ノードＦＤ１の電位変化を増幅し、第１選択トランジスタＳＸ１を通じて、増幅された第１又は第２ピクセル信号（Ｓ１、Ｓ２）を第１出力ラインＶＯＵＴ１に出力する。第１増幅トランジスタＡＸ１はゲート電極に入力された光電荷量に比例してソース－ドレーン電流を発生させるソースフォロワバッファ増幅器（ｓｏｕｒｃｅ ｆｏｌｌｏｗｅｒ ｂｕｆｆｅｒ ａｍｐｌｉｆｉｅｒ）である。第１増幅トランジスタＡＸ１のゲート電極は第１電荷格納ノードＦＤ１に連結され、第１増幅トランジスタＡＸ１のドレーンはピクセルの電源電圧ＶＤＤに連結され、第１増幅トランジスタＡＸ１のソースは第１選択トランジスタＳＸ１のドレーンに連結される。
【0076】
第１選択トランジスタＳＸ１は行単位に読み出す第１サブピクセルＳＰ１を選択する。第１選択トランジスタＳＸ１の選択ゲート電極は第１選択信号を提供する第１選択ラインＳＧ１に連結される。第１選択信号によって第１選択トランジスタＳＸ１がターンオンされると、第１増幅トランジスタＡＸ１のソース端子から出力される第１又は第２ピクセル信号を第１出力ラインＶＯＵＴ１に出力する。
【0077】
【0078】
詳細に、第２サブピクセルＳＰ２の第２読出し回路は、第２リセットトランジスタＲＸ２、第２増幅トランジスタＡＸ２、及び第２選択トランジスタＳＸ２を含む。
【0079】
有機光電変換素子ＯＰＤは光電荷を格納及び検出する第２電荷格納ノードＦＤ２に連結される。有機光電変換素子ＯＰＤは、上述したように、入射光に比例して光電荷（電子－正孔対）を生成する有機光電変換層を含む。
【0080】
第２リセットトランジスタＲＸ２は第２電荷格納ノードＦＤ２に蓄積された光電荷を周期的にリセットさせる。詳細に、第２リセットトランジスタＲＸ２のゲート電極は第２リセット信号が提供される第２リセット信号ラインＲＧ２に連結される。第２リセットトランジスタＲＸ２のドレーンは第２電荷格納ノードＦＤ２に連結され、第２リセットトランジスタＲＸ２のソースはリセット電圧（ＶＤＤ又はＶＢＢ）に連結される。第２リセット信号によって第２リセットトランジスタＲＸ２がターンオンされると、リセット電圧（ＶＤＤ又はＶＢＢ）が第２電荷格納ノードＦＤ２に伝達される。即ち、第２リセットトランジスタＲＸ２がターンオンされると、第２電荷格納ノードＦＤ２に蓄積された光電荷が排出されて第２電荷格納ノードＦＤ２がリセットされる。
【0081】
これに加えて、第２電荷格納ノードＦＤ２は所定のバイアス電圧（又はピックアップ電圧）を提供するバイアス回路１０に連結される。
【0082】
第２増幅トランジスタＡＸ２は、第２電荷格納ノードＦＤ２の電位変化を増幅し、第２選択トランジスタＳＸ２を通じて、増幅された第３ピクセル信号を第２出力ラインＶＯＵＴ２に出力する。第２増幅トランジスタＡＸ２はゲート電極に入力された光電荷量に比例してソース－ドレーン電流を発生させるソースフォロワバッファ増幅器である。第２増幅トランジスタＡＸ２のゲート電極は第２電荷格納ノードＦＤ２に連結され、第２増幅トランジスタＡＸ２のドレーンに電源電圧ＶＤＤが連結され、第２増幅トランジスタＡＸ２のソースは第２選択トランジスタＳＸ２のドレーンに連結される。
【0083】
第２選択トランジスタＳＸ２は行単位に読み出す第２サブピクセルＳＰ２を選択する。第２選択トランジスタＳＸ２の選択ゲート電極は第２選択信号を提供する第２選択ラインＳＧ２に連結される。第２選択信号によって第２選択トランジスタＳＸ２がターンオンされると、第２増幅トランジスタＡＸ２のソース端子から出力される第３ピクセル信号を第２出力ラインＶＯＵＴ２に出力する。
【0084】
図５Ｂに示す実施形態によると、単位ピクセルは図５Ａを参照して説明したように、第１及び第２サブピクセル（ＳＰ１、ＳＰ２）を含み、第１及び第２サブピクセル（ＳＰ１、ＳＰ２）は１つの選択トランジスタＳＸを共有する。即ち、選択トランジスタＳＸが第１及び第２増幅トランジスタ（ＡＸ１、ＡＸ２）のドレーンに共通に連結される。
【0085】
第１サブピクセルＳＰ１で第１又は第２ピクセル信号が第１増幅トランジスタＡＸ１のソースを通じて第１出力ラインＶＯＵＴ１に出力される。第２サブピクセルＳＰ２で第３ピクセル信号が第２増幅トランジスタＡＸ２のソースを通じて第２出力ラインＶＯＵＴ２に出力される。
【0086】
【0087】
図６及び図７を参照すると、複数のピクセル領域ＰＲを含む第１導電型（例えば、ｐ型）の半導体基板１００が提供される。ピクセル領域ＰＲは、平面の観点でｘ軸方向及びｙ軸方向に沿ってマトリックス状に配列される。
【0088】
一実施形態で、第１導電型の半導体基板１００はｐ型不純物がドーピングされたシリコンエピタキシァル層である。半導体基板１００は互いに対向する第１面１０１ａ（又は前面）及び第２面１０１ｂ（又は後面）を有する。
【0089】
一実施形態で、第１及び第２光電変換素子（ＰＤ１、ＰＤ２）は半導体基板１００内に形成され、第１及び第２読出し回路は半導体基板１００の第１面１０１ａ上に集積されたＭＯＳトランジスタを含む。有機光電変換素子ＯＰＤは半導体基板１００の第２面１０１ｂ上のバッファ絶縁膜２２１上に提供された第１上部絶縁膜６２３上に提供される。バッファ絶縁膜２２１及び第１上部絶縁膜６２３は半導体基板１００の表面と有機光電変換素子ＯＰＤとの間の絶縁膜である。即ち、有機光電変換素子ＯＰＤは第１及び第２光電変換素子（図４のＰＤ１、ＰＤ２参照）上に積層される。一実施形態で、第１及び第２光電変換素子（図４のＰＤ１、ＰＤ２参照）は半導体基板１００内に形成されたフォトダイオードであり、有機光電変換素子ＯＰＤは上部電極（ＴＥ）及び下部電極（ＢＥ）とこれらの間に介在する有機光電変換層ＯＰＬとを含む。
【0090】
より詳細に、ピクセル領域ＰＲを定義する第１素子分離膜１０３が半導体基板１００内に形成される。第１素子分離膜１０３は半導体基板１００の第１面１０１ａで第２面１０１ｂに対して垂直的に延長される。第１素子分離膜１０３はｘ軸方向に延長される第１部分及びｙ軸方向に延長される第２部分を含む。
【0091】
第１素子分離膜１０３は半導体基板１００（例えば、シリコン）よりも屈折率が低い絶縁物質で形成される。例えば、第１素子分離膜１０３は、シリコン酸化膜、シリコン窒化膜、アンドープされたポリシリコン膜、空気（ａｉｒ）、又はこれらの組合せからなる。このような第１素子分離膜１０３は、半導体基板１００の第１面１０１ａ及び／又は第２面１０１ｂをパターニングして深いトレンチを形成した後、深いトレンチ内に絶縁物質を埋め込んで形成される。
【0092】
各々のピクセル領域ＰＲの半導体基板１００内に光電変換領域１１０及びウェル不純物層１２０が提供される。
【0093】
光電変換領域１１０は入射光の強さに比例して光電荷を生成する。光電変換領域１１０は半導体基板１００に対して反対の第２導電型を有する不純物を半導体基板１００内にイオン注入して形成される。第１導電型の半導体基板１００と第２導電型の光電変換領域１１０との接合（ｊｕｎｃｔｉｏｎ）によってフォトダイオードが形成される。一部の実施形態によると、光電変換領域１１０は半導体基板１００の第１面１０１ａと第２面１０１ｂとの間にポテンシャル勾配を有するように第１面１０１ａに隣接する領域と第２面１０１ｂに隣接する領域との間に不純物濃度差異を有する。例えば、光電変換領域１１０は複数の不純物領域が積層された形態に形成される。図７に示すように、光電変換領域１１０は有機光電変換素子ＯＰＤに半導体基板１００の上面に対して垂直になる方向にオーバーラップする。
【0094】
ウェル不純物層１２０は、光電変換領域１１０上で半導体基板１００の第１面１０１ａに隣接し、光電変換領域１１０に対して反対の導電型を有する不純物がドーピングされる。一実施形態で、光電変換領域１１０はｎ型不純物がドーピングされ、ウェル不純物層１２０はｐ型不純物がドーピングされる。
【0095】
第２素子分離膜１０６は各々のピクセル領域ＰＲでウェル不純物層１２０に活性部を定義する。活性部は、ピクセル領域ＰＲの各々で互いに離隔されて配置され、互いに異なる大きさを有する。
【0096】
第２素子分離膜１０６はウェル不純物層１２０内に形成される。半導体基板１００の第１面１０１ａからの第２素子分離膜１０６の垂直深さは、第１素子分離膜１０３の垂直深さよりも小さい。第２素子分離膜１０６の下面はウェル不純物層１２０内に位置する。一例で、第２素子分離膜１０６は、半導体基板１００の第１面１０１ａをパターニングして浅いトレンチを形成した後、浅いトレンチ内に絶縁物質を埋め込んで形成される。他の例によると、第２素子分離膜１０６はウェル不純物層１２０と同一の導電型を有する不純物領域である。この場合、第２素子分離膜１０６内の不純物濃度はウェル不純物層１２０の不純物濃度よりも大きい。
【0097】
各々のピクセル領域ＰＲで、半導体基板１００の第１面１０１ａ上にトランスファーゲート電極ＴＧＥが配置され、トランスファーゲート電極ＴＧＥの一側のウェル不純物層１２０内に第１電荷格納ノードを構成する第１フローティング拡散領域ＦＤ１が提供される。
【0098】
トランスファーゲート電極ＴＧＥは、平面の観点で各ピクセル領域ＰＲの中心部分に位置する。トランスファーゲート電極ＴＧＥは、ウェル不純物層１２０内に挿入された下部部分と、下部部分に連結されて基板１００の第１面１０１ａ上に突出する上部部分とを含む。トランスファーゲート電極ＴＧＥはウェル不純物層１２０の一部を貫通する。トランスファーゲート電極ＴＧＥと基板１００との間にはゲート絶縁膜が介在する。トランスファーゲート電極ＴＧＥは、ウェル不純物層１２０の一部分にトレンチを形成し、トレンチ内にゲート絶縁膜及びゲート導電膜を順に形成して形成される。
【0099】
【0100】
トランスファーゲート電極ＴＧＥは、半導体基板１００上に配置されたトランスファートランジスタの一部であり、光電変換領域１１０で生成された電荷を第１電荷格納ノードＦＤ１に伝送する。
【0101】
第１フローティング拡散領域ＦＤ１はウェル不純物層１２０に対して反対の不純物をイオン注入して形成される。例えば、第１フローティング拡散領域ＦＤ１はｎ型不純物領域である。
【0102】
一実施形態によると、第２フローティング拡散領域６３１及びピックアップ不純物領域１３７が互いに離隔されてウェル不純物層１２０内に提供される。また、第２フローティング拡散領域６３１及びピックアップ不純物領域１３７は第２素子分離膜１０６によって第１フローティング拡散領域ＦＤ１から離隔される。図７で第２フローティング拡散領域６３１は図２Ａ及び図２Ｂを参照して説明したフローティング拡散領域１３１に対応する。
【0103】
第２フローティング拡散領域６３１及びピックアップ不純物領域１３７は第１フローティング拡散領域ＦＤ１と同一の第２導電型の不純物を含む。一例として、第１及び第２フローティング拡散領域（ＦＤ１、６３１）及びピックアップ不純物領域１３７は同時に形成される。
【0104】
バリアー不純物領域１３３がウェル不純物層１２０内で第２フローティング拡散領域６３１に接合されるように提供される。一例で、バリアー不純物領域１３３はピックアップ不純物領域１３７から離隔される。これと異なり、バリアー不純物領域１３３は第２フローティング拡散領域６３１及びピックアップ不純物領域１３７に接合されてもよい。バリアー不純物領域１３３は第２フローティング拡散領域６３１に対して反対の第１導電型の不純物を含む。バリアー不純物領域１３３における第１導電型の不純物濃度は第２フローティング拡散領域６３１における第２導電型の不純物濃度よりも小さい。
【0105】
電荷ドレーン領域１３５がウェル不純物層１２０内でバリアー不純物領域１３３及びピックアップ不純物領域１３７に接合されるように提供される。電荷ドレーン領域１３５は第２導電型の不純物を含み、電荷ドレーン領域１３５における第２導電型の不純物濃度は第２フローティング拡散領域６３１における第２導電型の不純物濃度よりも小さい。第２フローティング拡散領域６３１、バリアー不純物領域１３３、電荷ドレーン領域１３５、及びピックアップ不純物領域１３７は第２電荷格納ノードＦＤ２を構成する。
【0106】
貫通電極１４１が半導体基板１００内に提供される。貫通電極１４１は導電物質を含む。貫通電極１４１はｎ型又はｐ型でドーピングされたポリシリコン又は金属物質を含む。貫通電極１４１は、平面の観点でピクセル領域ＰＲの間に配置され、第１素子分離膜１０３の一部を貫通する。貫通電極１４１の幅は半導体基板１００の第２面１０１ｂに隣接するほど減少する。一実施形態で、貫通電極１４１、第３下部コンタクトプラグＢＣＰ３、連結配線ＩＣＬ、及び第２下部コンタクトプラグＢＣＰ２は有機光電変換素子ＯＰＤと第２電荷格納ノードの第１ドーピング領域（例えば第２フローティング拡散領域６３１）とを連結する第１連結配線構造体の一部を構成する。
【0107】
半導体基板１００内に貫通電極１４１を囲む貫通絶縁パターン１４３が提供される。貫通絶縁パターン１４３は、例えばシリコン酸化物、シリコン窒化物、及び／又はシリコン酸窒化物を含む。
【0108】
第１下部絶縁膜６１１が半導体基板１００の第１面１０１ａ上に配置され、第１下部絶縁膜６１１は第１及び第２読出し回路（ＲＣ１、ＲＣ２）を構成するＭＯＳトランジスタ及びトランスファーゲート電極ＴＧＥを覆う。図７に示す第１下部絶縁膜６１１は図２Ａ及び図２Ｂを参照して説明した第１下部絶縁膜２１１に対応する。
【0109】
第１下部絶縁膜６１１内に複数の下部コンタクトプラグ（ＢＣＰ１～ＢＣＰ４）が配置される。一例によると、第１下部コンタクトプラグＢＣＰ１が第１フローティング拡散領域ＦＤ１に接続され、第２下部コンタクトプラグＢＣＰ２が第２フローティング拡散領域６３１に接続される。第３下部コンタクトプラグＢＣＰ３は貫通電極１４１に接続され、第４下部コンタクトプラグＢＣＰ４はピックアップ不純物領域１３７に接続される。
【0110】
第１下部コンタクトプラグＢＣＰ１は第１配線ＣＬ１を通じて第１リセットトランジスタ（図５Ａ及び図５ＢのＲＸ１参照）及び第１増幅トランジスタ（図５Ａ及び図５ＢのＡＸ１参照）に電気的に連結される。従って、第１増幅トランジスタＡＸ１は図７で第１電荷格納ノードＦＤ１の第１ドーピング領域（第１フローティング拡散領域ＦＤ１）に連結された第１増幅ゲート電極を含む。更に、図５Ａ及び図５Ｂに示した第２増幅トランジスタは第２電荷格納ノードＦＤ２に連結された第２増幅ゲート電極を含む。
【0111】
第２下部コンタクトプラグＢＣＰ２は連結配線ＩＣＬを通じて第３下部コンタクトプラグＢＣＰ３に連結される。即ち、貫通電極１４１は第２及び第３下部コンタクトプラグ（ＢＣＰ２、ＢＣＰ３）及び連結配線ＩＣＬを通じて第２フローティング拡散領域６３１に連結される。
【0112】
第４下部コンタクトプラグＢＣＰ４は第２配線ＣＬ２を通じて所定のバイアス電圧を提供するバイアス回路（図５Ａ及び図５Ｂの１０参照）に連結される。即ち、ピックアップ不純物領域１３７に所定のバイアス電圧が印加される。ここで、バイアス電圧は、図１Ａ及び図３Ａを参照して説明したように、第２フローティング拡散領域６３１に格納される電荷が正孔である場合、接地電圧又は負の電圧である。これと異なり、図１Ｂ及び図３Ｂを参照して説明したように、第２フローティング拡散領域６３１に格納される電荷が電子である場合、バイアス電圧は電源電圧又は正の電圧である。一実施形態で、第４下部コンタクトプラグＢＣＰ４及び第２配線ＣＬ２は第２電荷格納ノードＦＤ２の第２ドーピング領域（ピックアップ不純物領域１３７）に連結された第２連結配線構造体を構成する。
【0113】
第２下部絶縁膜２１３が第１下部絶縁膜６１１上で第１及び第２配線（ＣＬ１、ＣＬ２）及び連結配線ＩＣＬを覆う。第１及び第２下部絶縁膜（６１１、２１３）は、例えばシリコン酸化物、シリコン窒化物、及び／又はシリコン酸窒化物を含む。
【0114】
半導体基板１００の第２面１０１ｂ上にバッファ絶縁膜２２１が配置される。バッファ絶縁膜２２１は半導体基板１００の第２面１０１ｂに存在する欠陥によって生成された電荷（即ち、電子或いは正孔）が光電変換領域へ移動することを防止する。バッファ絶縁膜２２１はアルミニウム酸化物及び／又はハフニウム酸化物のような金属酸化物を含む。
【0115】
バッファ絶縁膜２２１上に、各ピクセル領域ＰＲに対応してカラーフィルター（ＣＦ１、ＣＦ２）が配置される。カラーフィルター（ＣＦ１、ＣＦ２）は第１カラーフィルターＣＦ１及び第２カラーフィルターＣＦ２を含む。第１カラーフィルターＣＦ１は図４を参照して説明した第１カラーフィルターＣＦ１に該当し、第２カラーフィルターＣＦ２は図４を参照して説明した第２カラーフィルターＣＦ２に該当する。
【0116】
第１上部絶縁膜６２３がバッファ絶縁膜２２１上で第１及び第２カラーフィルターＣＦ１、ＣＦ２を覆う。
【0117】
上部コンタクトプラグＴＣＰが第１上部絶縁膜６２３及びバッファ絶縁膜２２１を貫通して貫通電極１４１にそれぞれ接続される。上部コンタクトプラグＴＣＰの各々はバリアー金属膜及び金属膜を含む。バリアー金属膜は、例えばチタニウム窒化物、タンタル窒化物、タングステン窒化物、ハフニウム窒化物、及びジルコニウム窒化物のような金属窒化膜で形成される。金属膜は、タングステン、銅、ハフニウム、ジルコニウム、チタニウム、タンタル、アルミニウム、ルテニウム、パラジウム、白金、コバルト、ニッケル、及び導電性金属窒化膜の中から選択されるいずれか１つ又はこれらの組合せで形成される。
【0118】
第１上部絶縁膜６２３上に下部電極ＢＥが配置される。下部電極ＢＥは、平面の観点でピクセル領域ＰＲにそれぞれ対応して配置され、互いに離隔される。下部電極ＢＥの各々は上部コンタクトプラグＴＣＰ、貫通電極１４１、第２及び第３下部コンタクトプラグ（ＢＣＰ２、ＢＣＰ３）、及び連結配線ＩＣＬを通じて第２フローティング拡散領域６３１に電気的に連結される。
【0119】
下部電極ＢＥは透明な導電物質を含む。例えば、下部電極ＢＥはＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯ（Ｚｉｎｃ Ｏｘｉｄｅ）、ＳｎＯ２、ＡＴＯ（ａｎｔｉｍｏｎｙ－ｄｏｐｅｄ ｔｉｎ ｏｘｉｄｅ）、ＡＺＯ（Ａｌ－ｄｏｐｅｄ ｚｉｎｃ ｏｘｉｄｅ）、ＧＺＯ（ｇａｌｌｉｕｍ－ｄｏｐｅｄ ｚｉｎｃ ｏｘｉｄｅ）、ＴｉＯ２、又はＦＴＯ（ｆｌｕｏｒｉｎｅ－ｄｏｐｅｄ ｔｉｎ ｏｘｉｄｅ）を含むグループから選択される少なくとも１つの物質を含む。
【0120】
下部電極ＢＥ上に有機光電変換層ＯＰＬが配置される。有機光電変換層ＯＰＬは特定波長帯域の光線のみを選択的に吸収して光電変換を行う。有機光電変換層ＯＰＬはｐ型有機半導体物質及びｎ型有機半導体物質を含み、ｐ型有機半導体物質とｎ型有機半導体物質はｐｎ接合を形成する。他の実施形態で、有機光電変換層ＯＰＬは量子点（ｑｕａｎｔｕｍ ｄｏｔ）又はカルコゲナイド（ｃｈａｌｃｏｇｅｎｉｄｅ）を含む。
【0121】
有機光電変換層ＯＰＬ上に上部電極ＴＥが提供される。上部電極ＴＥは、透明導電物質を含み、ピクセル領域ＰＲの全体を覆う。
【0122】
上部電極ＴＥ上に第２上部絶縁膜２２５が配置され、第２上部絶縁膜２２５上にマイクロレンズＭＬが配置される。マイクロレンズＭＬは、ピクセル領域ＰＲの各々に対応して配置され、入射する光を集光させるように膨らんだ形態を有する。
【0123】
図８は、本発明の一実施形態によるイメージセンサーの回路図である。説明を簡易にするために、図５Ａ及び図５Ｂを参照して説明した実施形態と同一の構成要素は同一の参照符号で示し、これに対する説明は簡略にするか又は省略する。
【0124】
図８を参照すると、イメージセンサーの単位ピクセルは第１及び第２サブピクセル（ＳＰ１、ＳＰ２）を含み、この実施形態で、第１サブピクセルＳＰ１は第１～第４光電変換素子（ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４）、第１～第４トランスファートランジスタ（ＴＸ１、ＴＸ２、ＴＸ３、ＴＸ４）、及び第１読出し回路ＲＣ１を含む。
【0125】
第１～第４光電変換素子（ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ）４は上述した第１及び第２光電変換素子（ＰＤ１、ＰＤ２）と実質的に同一である。
【0126】
第１～第４トランスファートランジスタ（ＴＸ１、ＴＸ２、ＴＸ３、ＴＸ４）は第１電荷格納ノードＦＤ１に共通に連結される。第１～第４トランスファートランジスタ（ＴＸ１、ＴＸ２、ＴＸ３、ＴＸ４）は、第１～第４電荷伝送ライン（ＴＧ１、ＴＧ２、ＴＧ３、ＴＧ４）を通じて提供される電荷伝送信号によって制御され、第１～第４トランスファートランジスタ（ＴＸ１、ＴＸ２、ＴＸ３、ＴＸ４）に印加される信号に応じて、第１～第４光電変換素子（ＰＤ１、ＰＤ２、ＰＤ３、ＰＤ４）の中のいずれか１つで第１電荷格納ノードＦＤ１に電荷が伝送される。
【0127】
【0128】
【0129】
【0130】
図９及び図１０を参照すると、半導体基板１００内に第１～第４光電変換領域（１１０ａ、１１０ｂ、１１０ｃ、１１０ｄ）が形成される。第１～第４光電変換領域（１１０ａ～１１０ｄ）は、平面の観点でｘ軸方向及びｙ軸方向に沿ってマトリックス状に配列される。
【0131】
第１～第４光電変換領域（１１０ａ～１１０ｄ）は第２導電型（例えば、ｎ型）の不純物を半導体基板１００にイオン注入して形成される。第１導電型の半導体基板１００と第２導電型の第１～第４光電変換領域（１１０ａ～１１０ｄ）との接合（ｊｕｎｃｔｉｏｎ）によってフォトダイオードが形成される。
【0132】
第１～第４光電変換領域（１１０ａ～１１０ｄ）は第１素子分離膜１０３によって互いに分離される。第１素子分離膜１０３は第１～第４光電変換領域（１１０ａ～１１０ｄ）の各々を囲む。言い換えると、ｘ軸方向に隣接する第１光電変換領域１１０ａと第２光電変換領域１１０ｂとの間と、第３光電変換領域１１０ｃと第４光電変換領域１１０ｄとの間に第１素子分離膜１０３が形成され、ｙ軸方向に隣接する第１光電変換領域１１０ａと第３光電変換領域１１０ｃとの間と、第２光電変換領域１１０ｂと第４光電変換領域１１０ｄとの間に第１素子分離膜１０３が形成される。
【0133】
他の例として、第１素子分離膜１０３は第１～第４光電変換領域（１１０ａ～１１０ｄ）に対して反対の導電型を有する不純物がドーピングされた不純物層である。このような第１素子分離膜１０３は第１～第４光電変換領域（１１０ａ～１１０ｄ）の間にポテンシャルバリアー（ｐｏｔｅｎｔｉａｌ ｂａｒｒｉｅｒ）を提供する。
【0134】
第１フローティング拡散領域ＦＤ１がウェル不純物層１２０内で第１～第４光電変換領域（１１０ａ～１１０ｄ）の間に提供される。第１フローティング拡散領域ＦＤ１は半導体基板１００内に第２導電型の不純物（例えば、ｎ型）をイオン注入して形成される。
【0135】
第１～第４トランスファーゲート電極（ＴＧＥ１、ＴＧＥ２、ＴＧＥ３、ＴＧＥ４）が半導体基板１００の第１面１０１ａ上に配置される。第１～第４トランスファーゲート電極（ＴＧＥ１、ＴＧＥ２、ＴＧＥ３、ＴＧＥ４）は第１～第４光電変換領域（１１０ａ～１１０ｄ）と第１フローティング拡散領域ＦＤ１との間に各々配置される。第１～第４トランスファーゲート電極（ＴＧＥ１、ＴＧＥ２、ＴＧＥ３、ＴＧＥ４）と半導体基板１００との間にゲート絶縁膜が介在する。
【0136】
第１～第４トランスファーゲート電極（ＴＧＥ１、ＴＧＥ２、ＴＧＥ３、ＴＧＥ４）は上述したように、ウェル不純物層１２０内に挿入された下部部分と半導体基板１００の第１面１０１ａ上に突出した上部部分を含む。
【0137】
半導体基板１００の第１面１０１ａ上に第１下部絶縁膜６１１が配置され、第１下部コンタクトプラグＢＣＰ１が第１下部絶縁膜６１１を貫通して第１フローティング拡散領域ＦＤ１に連結される。
【0138】
上述したように、第２下部コンタクトプラグＢＣＰ２は第２フローティング拡散領域６３１に接続され、第３下部コンタクトプラグＢＣＰ３は貫通電極１４１に接続される。連結配線ＩＣＬは第２及び第３下部コンタクトプラグ（ＢＣＰ２、ＢＣＰ３）を連結する。
【0139】
更に、上述したように、半導体基板１００の第２面１０１ｂ上にカラーフィルター（ＣＦ１、ＣＦ２）及び有機光電変換素子ＯＰＤが提供される。
【0140】
以上、本発明の実施形態について図面を参照しながら詳細に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的範囲から逸脱しない範囲内で多様に変更実施することが可能である。
【符号の説明】
【0141】
１０ バイアス回路
１００ 半導体基板
１０１ａ、１０１ｂ 第１、第２面
１０３ 第１素子分離膜
１０５ 素子分離膜
１０６ 第２素子分離膜
１１０、１２２ 光電変換領域
１１０ａ～１１０ｄ 第１～第４光電変換領域
１２０ ウェル不純物層
１２１ 第１ソース／ドレーン領域
１２３ 第２ソース／ドレーン領域
１２５ 第３ソース／ドレーン領域
１３１ フローティング拡散領域
１３３ バリアー不純物領域
１３５ 電荷ドレーン領域
１３７ ピックアップ不純物領域
１４１ 貫通電極
１４１ａ、１４１ｂ 貫通電極の上面、下面
１４３ 貫通絶縁パターン
２１１、６１１ （第１）下部絶縁膜
２１３ 第２下部絶縁膜
２２１ バッファ絶縁膜
２２３ 上部絶縁膜
２２５ 第２上部絶縁膜
６００、９００ イメージセンサー
６２３ 第１上部絶縁膜
６３１ 第２フローティング拡散領域
ＡＧＥ 増幅ゲート電極
ＡＸ 増幅トランジスタ
ＡＸ１、ＡＸ２ 第１、第２増幅トランジスタ
ＢＣＰ 下部コンタクトプラグ
ＢＣＰ１～ＢＣＰ４ 第１～第４下部コンタクトプラグ
ＢＥ 下部電極
ＣＦ１、ＣＦ２ 第１、第２カラーフィルター
ＣＬ 配線
ＣＬ１、ＣＬ２ 第１、第２配線
ＦＤ 電荷格納ノード
ＦＤ１ 第１電荷格納ノード（第１フローティング拡散領域）
ＦＤ２ 第２電荷格納ノード
ＩＣＬ 連結配線
ＩＣＳ （第１）連結配線構造体
Ｌ１～Ｌ３ 第１～第３波長帯域の光線
ＭＬ マイクロレンズ
ＯＰＤ （有機）光電変換素子
ＯＰＬ 有機光電変換層
ＰＤ１～ＰＤ４ 第１～第４光電変換素子
ＰＲ ピクセル領域
Ｐｘ 単位ピクセル
ＲＣ 読出し回路
ＲＣ１、ＲＣ２ 第１、第２読出し回路
ＲＧ リセット信号ライン
ＲＧ１、ＲＧ２ 第１、第２リセット信号ライン
ＲＸ リセットトランジスタ
ＲＸ１、ＲＸ２ 第１、第２リセットトランジスタ
Ｓ１～Ｓ３ 第１～第３ピクセル信号
ＳＧ 選択ライン
ＳＧ１、ＳＧ２ 第１、第２選択ライン
ＳＧＥ 選択ゲート電極
ＳＰ１、ＳＰ２ 第１、第２サブピクセル
ＳＸ 選択トランジスタ
ＳＸ１、ＳＸ２ 第１、第２選択トランジスタ
ＴＣＰ 上部コンタクトプラグ
ＴＥ 上部電極
ＴＧ１～ＴＧ４ 第１～第４電荷伝送ライン
ＴＧＥ トランスファーゲート電極
ＴＧＥ１～ＴＧＥ４ 第１～第４トランスファーゲート電極
ＴＸ１～ＴＸ４ 第１～第４トランスファートランジスタ
ＶＢＢ 電源電圧（リセット電圧）
ＶＤＤ 接地電圧（リセット電圧）
ＶＯＵＴ 出力ライン
ＶＯＵＴ１、ＶＯＵＴ２ 第１、第２出力ライン
ＶＤＤ ピクセル電源電圧
１００ 半導体基板
１０１ａ、１０１ｂ 第１、第２面
１０３ 第１素子分離膜
１０５ 素子分離膜
１０６ 第２素子分離膜
１１０、１２２ 光電変換領域
１１０ａ～１１０ｄ 第１～第４光電変換領域
１２０ ウェル不純物層
１２１ 第１ソース／ドレーン領域
１２３ 第２ソース／ドレーン領域
１２５ 第３ソース／ドレーン領域
１３１ フローティング拡散領域
１３３ バリアー不純物領域
１３５ 電荷ドレーン領域
１３７ ピックアップ不純物領域
１４１ 貫通電極
１４１ａ、１４１ｂ 貫通電極の上面、下面
１４３ 貫通絶縁パターン
２１１、６１１ （第１）下部絶縁膜
２１３ 第２下部絶縁膜
２２１ バッファ絶縁膜
２２３ 上部絶縁膜
２２５ 第２上部絶縁膜
６００、９００ イメージセンサー
６２３ 第１上部絶縁膜
６３１ 第２フローティング拡散領域
ＡＧＥ 増幅ゲート電極
ＡＸ 増幅トランジスタ
ＡＸ１、ＡＸ２ 第１、第２増幅トランジスタ
ＢＣＰ 下部コンタクトプラグ
ＢＣＰ１～ＢＣＰ４ 第１～第４下部コンタクトプラグ
ＢＥ 下部電極
ＣＦ１、ＣＦ２ 第１、第２カラーフィルター
ＣＬ 配線
ＣＬ１、ＣＬ２ 第１、第２配線
ＦＤ 電荷格納ノード
ＦＤ１ 第１電荷格納ノード（第１フローティング拡散領域）
ＦＤ２ 第２電荷格納ノード
ＩＣＬ 連結配線
ＩＣＳ （第１）連結配線構造体
Ｌ１～Ｌ３ 第１～第３波長帯域の光線
ＭＬ マイクロレンズ
ＯＰＤ （有機）光電変換素子
ＯＰＬ 有機光電変換層
ＰＤ１～ＰＤ４ 第１～第４光電変換素子
ＰＲ ピクセル領域
Ｐｘ 単位ピクセル
ＲＣ 読出し回路
ＲＣ１、ＲＣ２ 第１、第２読出し回路
ＲＧ リセット信号ライン
ＲＧ１、ＲＧ２ 第１、第２リセット信号ライン
ＲＸ リセットトランジスタ
ＲＸ１、ＲＸ２ 第１、第２リセットトランジスタ
Ｓ１～Ｓ３ 第１～第３ピクセル信号
ＳＧ 選択ライン
ＳＧ１、ＳＧ２ 第１、第２選択ライン
ＳＧＥ 選択ゲート電極
ＳＰ１、ＳＰ２ 第１、第２サブピクセル
ＳＸ 選択トランジスタ
ＳＸ１、ＳＸ２ 第１、第２選択トランジスタ
ＴＣＰ 上部コンタクトプラグ
ＴＥ 上部電極
ＴＧ１～ＴＧ４ 第１～第４電荷伝送ライン
ＴＧＥ トランスファーゲート電極
ＴＧＥ１～ＴＧＥ４ 第１～第４トランスファーゲート電極
ＴＸ１～ＴＸ４ 第１～第４トランスファートランジスタ
ＶＢＢ 電源電圧（リセット電圧）
ＶＤＤ 接地電圧（リセット電圧）
ＶＯＵＴ 出力ライン
ＶＯＵＴ１、ＶＯＵＴ２ 第１、第２出力ライン
ＶＤＤ ピクセル電源電圧
【図1A】
【図1B】
【図2A】
【図2B】
【図3A】
【図3B】
【図4】
【図5A】
【図5B】
【図6】
【図7】
【図8】
【図9】
【図10】