特許 7152967 サージ保護回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-10-04

(45)【発行日】2022-10-13

(54)【発明の名称】サージ保護回路

(51)【国際特許分類】

   H02H 9/04 20060101AFI20221005BHJP

   H01L 21/822 20060101ALI20221005BHJP

   H01L 27/04 20060101ALI20221005BHJP

   H02H 7/20 20060101ALI20221005BHJP

【ＦＩ】

H02H9/04 C

H01L27/04 H

H02H7/20 E

【請求項の数】 3

(21)【出願番号】P 2019035400

(22)【出願日】2019-02-28

(65)【公開番号】P2020141480

(43)【公開日】2020-09-03

【審査請求日】2021-09-30

(73)【特許権者】

【識別番号】000237592

【氏名又は名称】株式会社デンソーテン

(72)【発明者】

【氏名】吉屋 剛

【審査官】高野 誠治

(56)【参考文献】

【文献】特開２００９－２６０９１９（ＪＰ，Ａ）

【文献】特開２０１３－１４９４６５（ＪＰ，Ａ）

【文献】特開２０１４－０１１７７６（ＪＰ，Ａ）

【文献】特開２００８－１４１８９４（ＪＰ，Ａ）

【文献】特開２０１５－１４４５４２（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０２Ｈ ９／０４

Ｈ０２Ｈ ７／２０

Ｈ０１Ｌ ２１／８２２

Ｈ０１Ｌ ２７／０４

(57)【特許請求の範囲】

【請求項1】

電子機器の、他の電子機器と接続されて、該他の電子機器と通信を行うための通信線に設けられたサージ保護回路であって、
前記通信線に直列に介装されたサージ保護素子と、
前記通信線に他の電子機器が接続されたことを検知して、前記サージ保護素子をバイパスするバイパス回路と、を備えるサージ保護回路。

【請求項2】

前記バイパス回路は、前記通信線に接続される他の電子機器からの接続検知信号を検知することにより、前記サージ保護素子をバイパスする、請求項１に記載のサージ保護回路。

【請求項3】

前記サージ保護素子が抵抗、またはダイオードである、請求項1または２に記載のサージ保護回路。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子機器の通信線などに備えられるサージ保護回路に関する。

【背景技術】

【0002】

パソコンやゲーム機、ハードディスクレコーダなどの映像送信機器と、モニタディスプレイやテレビなどの映像受信機器との間を相互に接続する通信規格としてＨＤＭＩ（登録商標）（Ｈｉｇｈ－Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ）が用いられている。

【0003】

また、車載機器に携帯端末を接続して、携帯端末に格納された映像や音楽などのコンテンツを車載機器のディスプレイやスピーカから出力させることが行われているが、この際の車載機器と携帯端末の接続にもＨＤＭＩが用いられることがある。

【0004】

図1はＨＤＭＩによる機器間の接続の模式図であり、通信ケーブル４とコネクタ３を用いて、ソース機器２（映像等を送信する機器。パソコン、ゲーム機、携帯端末等）とシンク機器１（映像等を受信する機器、モニタディスプレイ、テレビ、車載機器等）とが接続され、シンク機器１のレシーバ１０と、ソース機器２のトランスミッタ２０とがそれぞれ有する通信部１０１、２０１の間で通信が行われる。

【0005】

ここでＤＤＣ（Ｄｉｓｐｌａｙ Ｄａｔａ Ｃｈａｎｎｅｌ）は、シンク機器１とソース機器２との間でディスプレイの設定に関する情報を相互に通信する通信線であり、１つのデータ線で双方向に通信を行うため、通信部１０１、２０１の出力回路はオープンコレクタ（オープンドレイン）接続になっており、ＤＤＣ通信線はプルアップ抵抗Ｒｐ１、Ｒｐ２等で電源電圧Ｖ０（例：＋５Ｖ）にプルアップされている。

【0006】

ＨＰＤ（Ｈｏｔ Ｐｌｕｇ Ｄｅｔｅｃｔ）および＋Ｖはソース機器２がシンク機器１の接続の有無を検知するための接続検知信号を伝達するための通信線であり、ソース機器２は自身が＋Ｖに出力した電源電圧Ｖ０がシンク機器１でループバックされてＨＰＤで検出されることにより、シンク機器１が接続されていることを検知することができる。

【0007】

また、シンク機器１もソース機器２が出力する電源電圧Ｖ０を＋Ｖ検出部１０２で検出することによってソース機器２の接続の有無を検知することができるほか、シンク機器１の映像出力設定等が変更された時に、ＨＰＤ制御部１０３によってＳＷを一時的にオープンにして、ソース機器２にシンク機器１の接続が解除されたと認識させることで再接続を促すことができる。

【0008】

ＨＤＭＩには、このほかに映像・音声が伝送されるＴＭＤＳ（Ｔｒａｎｓｉｔｉｏｎ Ｍｉｎｉｍｉｚｅｄ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ）や、機器間の制御に用いられるＣＥＣ（Ｃｏｎｓｕｍｅｒ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｎｔｒｏｌ）等の通信線があるが、図示および説明は省略する。

【0009】

シンク機器１のＤＤＣ通信線には、主としてシンク機器１のコネクタ３にソース機器２が接続されていないとき（オープン状態）において、コネクタ３を通じて外部から印可される静電気（ＥＳＤ）等のサージによって、レシーバ１０等の内部回路が破壊されることを防止するために、ダイオードＤ１、ツェナーダイオードＺＤ、バリスタＶａ１、Ｖａ２、および保護抵抗Ｒ１からなるサージ保護回路１１が設けられている。

【0010】

ダイオードＤ１はＤＤＣ通信線とグランドの間に設けられ、コネクタ３に印可された負のサージを略グランド電圧（例：０Ｖ）にクランプする。

【0011】

ツェナーダイオードＺＤはＤＤＣ通信線とグランドの間に設けられ、コネクタ３に印可された正のサージを所定のツェナー電圧（例：＋１５Ｖ）にクランプする。

【0012】

バリスタＶａ１、Ｖａ２は両端子間の電圧差が小さい場合には電気抵抗が大きいが、ある程度以上に電圧差が大きくなると急激に電気抵抗が小さくなる性質を持つ非直線性抵抗素子であり、ＤＤＣ通信線とグランドの間に設けられ、コネクタ３に印可された正および負のサージを所定のＯＮ電圧（例：正負各３０Ｖ）にクランプする。

【0013】

保護抵抗Ｒ１はＤＤＣ通信線のコネクタ３とレシーバ１０の間に直列に挿入されており、コネクタ３にサージが印可されたとき、レシーバ１０等へ流れ込む電流を制限することでレシーバ１０等の内部回路を保護する。

【0014】

ここで、特許文献１の図３には入力端子とグランドとの間だけでなく、入力端子と電源電圧ＶＣＣとの間にもクランプダイオードを挿入し、正のサージを略電源電圧ＶＣＣにクランプするサージ保護回路が記載されている。この入力端子と電源電圧ＶＣＣとの間のクランプダイオードに相当するものを図１に破線で示した（図中のＡ）。

【0015】

しかしながら、ＤＤＣ通信線は、先に述べたようにプルアップ抵抗Ｒｐ１、Ｒｐ２によりプルアップされているため、ダイオードをＡの位置に挿入すると、例えばソース機器２の電源がＯＮで、シンク機器１の電源がＯＦＦである場合に、ソース機器２の電源電圧Ｖ０がプルアップ抵抗Ｒｐ１とダイオードを介してシンク機器１に流れ込んでしまう「回り込み」が発生することから、実際にはＤＤＣ通信線には正のサージ対策として電源電圧Ｖ０との間にダイオードを挿入することができない。

【0016】

またサージに対する耐性を高めるためには保護抵抗Ｒ１の値を大きくすることが有効だが、シンク機器１からソース機器２へデータを送信する際の、Ｌｏレベル電圧ＶＬｏは、プルアップ抵抗Ｒｐ１、Ｒｐ２の並列合成抵抗Ｒｐｐと保護抵抗Ｒ１との分圧比で決まるため、保護抵抗Ｒ１の値を大きくすると、Ｌｏレベル電圧のグランド電圧からの「浮き」が大きくなってしまう。このためサージ対策として保護抵抗Ｒ１を大きくすることができない。

【0017】

以上のように従来のサージ保護回路１１は、通信線と電源電圧Ｖ０の間に、正のサージをクランプするダイオードを挿入できないこと、保護抵抗Ｒ１の値を大きくできないこと等の制約から、十分なサージ保護性能を持たせるために、多くの半導体素子（ツェナーダイオードＺＤ、バリスタＶａ１、Ｖａ２）を組み合わせて使用する必要があり、コストの上昇を招いていた。

【0018】

【文献】特開２０１０－７３９１３号公報

【発明の概要】

【発明が解決しようとする課題】

【0019】

本発明の目的は、使用する半導体素子の個数を減らしつつ、十分な保護性能を備えたサージ保護回路を提供することである。

【課題を解決するための手段】

【0020】

上記目的を達成するために本発明の第一の実施形態に係るサージ保護回路は、電子機器の、他の電子機器と接続されて、該他の電子機器と通信を行うための通信線に設けられたサージ保護回路であって、前記通信線に直列に介装されたサージ保護素子と、前記通信線に他の電子機器が接続されたことを検知して、前記サージ保護素子をバイパスするバイパス回路と、を備える。

【0021】

また、本発明の他の実施形態に係るサージ保護回路は、第一の実施形態に係るサージ保護回路において、前記バイパス回路は、前記通信線に接続される他の電子機器からの接続検知信号を検知することにより、前記サージ保護素子をバイパスする。

【0022】

また、本発明のその他の実施形態に係るサージ保護回路は、前記サージ保護素子が抵抗、またはダイオードである。

【発明の効果】

【0023】

本発明によれば、バイパス回路が他の電子機器が接続されてことを検知して保護素子をバイパスするので、通信線のＬｏレベル電圧のグランド電圧からの「浮き」を抑制しつつ、他の電子機器が接続されていないときは保護素子が有効になり、外部から印可される静電気（ＥＳＤ）等のサージに対して十分な保護を図ることができる

【図面の簡単な説明】

【0024】

【図1】従来のサージ保護回路を備えた電子機器の通信インターフェース部分の概略を表す図である。

【図2】本発明の第一の実施形態に係るサージ保護回路を備えた電子機器の通信インターフェース部分の概略を表す図である。

【図3】本発明の第一の実施形態に係るサージ保護回路の動作を説明する図である。

【図4】本発明の第一の実施形態に係るサージ保護回路を備えた電子機器の通信インターフェースの各部分の信号波形を説明する図である。

【図5】本発明の第二の実施形態に係るサージ保護回路を備えた電子機器の通信インターフェース部分の概略を表す図である。

【発明を実施するための形態】

【0025】

以下、図面を参照し、本発明の実施の形態を詳しく説明する。図中同一又は相当部分には同一符号を付してその説明は繰り返さない。

【0026】

＜１．第一の実施形態＞
図２は本発明の第一の実施形態に係るサージ保護回路１２を備えた電子機器の通信インターフェース部分の概略を表す。なお図２ではシンク機器１のみを記載し、ソース機器２は省略している。
＜１－１．サージ保護回路１２の構成＞

【0027】

本実施形態におけるサージ保護回路１２は、ダイオードＤ１、ツェナーダイオードＺＤ、バリスタＶａ２に代えて、バイパス回路１２１を備える点が図１に示した従来のサージ保護回路１１と異なる。

【0028】

バイパス回路１２１はＮＰＮトランジスタＴｒ１（以下、単にＴｒ１という）、抵抗Ｒ０、Ｒ２、およびＲ３を備える。

【0029】

保護抵抗Ｒ１はＤＤＣ通信線のコネクタ３とレシーバ１０の間に直列に挿入されている。

【0030】

Ｔｒ１のベースは抵抗Ｒ３を経てコネクタ３のＶ０通信線に接続されるとともに、抵抗Ｒ２を経てエミッタに接続されている。エミッタは保護抵抗Ｒ１のレシーバ１０側に接続されている。コレクタは抵抗Ｒ０を経て、保護抵抗Ｒ１のコネクタ３側に接続されている。

【0031】

本実施形態におけるサージ保護回路１２では、主として保護抵抗Ｒ１がサージ保護素子として機能する。

【0032】

なお、サージ保護回路１２はバリスタＶａ１を備えるが、これはＴｒ１の耐圧を超えるサージが印可された時にＴｒ１を保護するためのものであり、想定されるサージの大きさに対して十分に耐圧の大きいＴｒ１を使用できるときは削除しても構わない。
＜１－２．サージ保護回路１２の動作＞

【0033】

以下、図３および図４を用いて、サージ保護回路１２の動作を説明する。

【0034】

まず、図３（ａ）はシンク機器１、ソース機器２のいずれもが、データを送信していない状態を表す。

【0035】

この状態では、通信部１０１、２０１の出力回路のトランジスタ１０１ｂ、２０１ｂはＯＦＦにされており、入・出力端子１０１a、２０１ａはオープン（ハイインピーダンス）であり、プルアップ抵抗Ｒｐ１等によってＤＤＣ通信線は電源電圧Ｖ０（Ｈｉレベル電圧。例＋５Ｖ）にプルアップされている。

【0036】

なお、このとき、シンク機器１では保護抵抗Ｒ１および、抵抗Ｒ２、Ｒ３の直列合成抵抗がプルアップ抵抗として機能している。またＴｒ１のベース・エミッタ・コレクタはすべて電源電圧Ｖ０で同電圧であるため、Ｔｒ１はＯＦＦになっている。

【0037】

次に、図３（ｂ）はシンク機器１からソース機器２へデータを送信する場合を表す。

【0038】

シンク機器１からデータを送信（Ｌｏレベルを送出）するときは、通信部１０１の出力回路のトランジスタ１０１ｂがＯＮにされて、入・出力端子１０１ａがグランドに短絡される。

【0039】

すると電源電圧Ｖ０から抵抗Ｒ３、Ｒ２を経由して入・出力端子１０１ａに電流Ｉ１が流れ込み、これにより抵抗Ｒ２の両端電圧がＴｒ１のベース・エミッタ間のＯＮ電圧ＶＢＥｏｎを超えるとＴｒ１のベース・エミッタ間が導通し、同時にコレクタ・エミッタ間が導通する。

【0040】

Ｔｒ１のコレクタ・エミッタ間が導通することによって、保護抵抗Ｒ１は抵抗Ｒ０によってバイパスされ、電源電圧Ｖ０からプルアップ抵抗Ｒｐと抵抗Ｒ０を経由して入・出力端子１０１ａに電流Ｉ２が流れ込む。

【0041】

このとき、ソース機器２の通信部２０１の入・出力端子２０１ａの電圧（Ｌｏレベル電圧）ＶＬｏＢは、

ＶＬｏＢ＝Ｖ０×Ｒ０／（Ｒｐ１＋Ｒ０） （１）

で表せるので、抵抗Ｒ０の値をプルアップ抵抗Ｒｐ１に比べて十分に小さくしておけば、Ｌｏレベル電圧のグランド電圧からの「浮き」を十分に小さくすることができる（例：Ｖ０＝５Ｖ、Ｒｐ１＝２ｋΩ、Ｒ０＝１００Ωとすると、ＶＬｏＢ＝５Ｖ×１００Ω／（２ｋΩ＋１００Ω）≒０．２４Ｖ）。

【0042】

次に、図３（ｃ）はソース機器２からシンク機器１へデータを送信する場合を表す。

【0043】

ソース機器２からデータを送信（Ｌｏレベルを送出）するときは、通信部２０１の出力回路のトランジスタ２０１ｂがＯＮにされて、入・出力端子２０１ａがグランドに短絡される。

【0044】

すると電源電圧Ｖ０から抵抗Ｒ３、Ｒ２および保護抵抗Ｒ１を経由して入・出力端子２０１ａに電流Ｉ３が流れ込み、これにより抵抗Ｒ２の両端電圧差がＴｒ１のベース・エミッタ間のＯＮ電圧ＶＢＥｏｎを超えるとＴｒ１のベース・エミッタ間が導通する。

【0045】

また、同時にＴｒ１のベース・コレクタ間のＰＮ接合も抵抗Ｒ３、Ｒ０によって順方向にバイアスされるため、Ｔｒ１のベース・コレクタ間が導通し、電源電圧Ｖ０から抵抗Ｒ３、Ｒ０を経由して入・出力端子２０１ａに電流Ｉ４が流れ込む。

【0046】

抵抗Ｒ０の値は保護抵抗Ｒ１に比べ十分小さく設定されているため、このとき抵抗Ｒ３を流れる電流は、ほとんどが抵抗Ｒ０を流れ、（Ｉ４＞＞Ｉ３、つまり保護抵抗Ｒ１をバイパスし）、Ｔｒ1のベース電圧は抵抗Ｒ３と抵抗Ｒ０の分圧比でほぼ決まる。

【0047】

また、ベース・コレクタ間のＯＮ電圧ＶＢＣｏｎは、ＶＢＥｏｎとほぼ等しい（ＶＢＣｏｎ≒ＶＢＥｏｎ）ことから、Ｔｒ１のコレクタとエミッタはベース電圧を基準として、ほぼ同電圧となっている。

【0048】

したがって、このときの通信部１０１の入・出力端子１０１ａの電圧（Ｌｏレベル電圧）ＶＬｏＡは、図４（ｃ）から明らかなように、

ＶＬｏＡ≒（Ｖ０－ＶＢＣｏｎ）×Ｒ０／（Ｒ３＋Ｒ０） （２）

で表わされ、抵抗Ｒ０の値を抵抗Ｒ３に比べて十分に小さくしておけば、Ｌｏレベル電圧のグランド電圧からの「浮き」を十分に小さくすることができる（例：Ｖ０＝５Ｖ、ＶＢＣｏｎ＝０．７Ｖ、Ｒ３＝４７ｋΩ、Ｒ０＝１００Ωとすると、ＶＬｏＡ＝（５Ｖ－０．７Ｖ）×１００Ω／（４７ｋΩ＋１００Ω）≒０．０１Ｖ）。

【0049】

図４は第一の実施形態に係るサージ保護回路１２における各部の信号波形のシミュレーション結果を示す。

【0050】

図４（ａ）はシンク機器１からデータを送信したときのソース機器２の通信部２０１の入・出力端子２０１ａの信号波形を示す。シンク機器１の通信部１０１の入・出力端子１０１ａがオープン（ハイインピーダンス）の期間（図中「Ｂ」の期間）では信号は電源電圧Ｖ０に等しい＋５Ｖになっている。

【0051】

一方、入・出力端子１０１ａがグランド電圧（０Ｖ）の期間（図中「Ｃ」の期間）では、信号はほぼ０Ｖ（約０．２Ｖ）になっており、Ｌｏレベル電圧のグランド電圧からの「浮き」が発生していない（十分小さい）ことがわかる。

【0052】

次に図４（ｂ）はソース機器２からデータを送信したときのシンク機器１の通信部１０１の入・出力端子１０１ａの信号波形を示す。ソース機器２の通信部２０１の入・出力端子２０１ａがオープン（ハイインピーダンス）の期間（図中「Ｄ」の期間）では信号は電源電圧Ｖ０に等しい＋５Ｖになっている。

【0053】

一方、入・出力端子１０１ａがグランド電圧（０Ｖ）の期間（図中「Ｅ」の期間）では、信号はほぼ０Ｖになっており、Ｌｏレベル電圧のグランド電圧からの「浮き」が発生していない（十分小さい）ことがわかる。

【0054】

以上のように、第一の実施形態に係るサージ保護回路１２は、保護抵抗Ｒ１を大きな値としても、データ送信時（Ｌｏレベル送出時）はバイパス回路１２１によって保護抵抗Ｒ１をバイパスするため、Ｌｏレベル電圧のグランド電圧からの「浮き」を十分小さくすることができる。

【0055】

そして、コネクタ３にソース機器２が接続されていないときは、ソース機器２からバイパス回路１２１のＴｒ１のベースに電源電圧Ｖ０が供給されないため、Ｔｒ１はＯＦＦ（コレクタ・エミッタ間が遮断状態）であり保護抵抗Ｒ１がバイパスされずに有効になるため、コネクタ３を通じて外部から印可される静電気（ＥＳＤ）等のサージに対して十分な保護を行うことができる。

【0056】

また、バリスタＶａ１を除けば必要な半導体素子は一個のトランジスタＴｒ１だけであり、サージ保護のために多くの半導体素子を使用する必要がない。

【0057】

なお、保護抵抗Ｒ１、抵抗Ｒ２、Ｒ３、Ｒ０の値は任意に設定可能であるが、すくなくとも、ソース機器２からデータを送信する際に、通信部２０１の入・出力端子２０１ａがグランド電圧（０Ｖ）の時にＴｒ１のベース・エミッタ間がＯＮになるために、例えば以下の条件を満たしていることが必要である。

Ｖ０×Ｒ２／（Ｒ１＋Ｒ２＋Ｒ３）≧ＶＢＥｏｎ （３）

【0058】

また、シンク機器１においては保護抵抗Ｒ１、抵抗Ｒ２、Ｒ３の直列合成抵抗がＤＤＣ通信線のプルアップ抵抗として機能していることから、この直列合成抵抗値が、通信線の規格で定められたプルアップ抵抗値と略等しくなるように設定することもできる。
＜２．第二の実施形態＞

【0059】

図５は本発明の第二の実施形態に係るサージ保護回路１３を備えた電子機器の通信インターフェース部分の概略を表す。なお図５ではシンク機器１のみを記載し、ソース機器２は省略している。

【0060】

＜２－１．サージ保護回路１３の構成＞
本実施形態におけるサージ保護回路１３は、保護抵抗Ｒ１に代えてダイオードＤ２を備え、また、バイパス回路１２１に代えてバイパス回路１３１を備え、さらに抵抗Ｒ０’を備える点が図２に示した第一の実施形態に係るサージ保護回路１２と異なる。

【0061】

バイパス回路１３１はバイパス回路１２１の抵抗Ｒ０のあった部分が短絡されている点がバイパス回路１２１と異なり、それ以外はバイパス回路１２１と同様である。

【0062】

ダイオードＤ２はＤＤＣ通信線にコネクタ３側がカソード、レシーバ１０側がアノードになるように直列に挿入されている。

【0063】

Ｔｒ１のコレクタはダイオードＤ２のカソードに、エミッタはアノードにそれぞれ接続されている。

【0064】

抵抗Ｒ０’はＤＤＣ通信線のコネクタ３とダイオードＤ２のカソードの間に直列に挿入されている。

【0065】

本実施形態におけるサージ保護回路１３では、主としてダイオードＤ２がサージ保護素子として機能する。

【0066】

なお、サージ保護回路１３はバリスタＶａ１を備えるが、これはＴｒ１やダイオードＤ２の耐圧を超えるサージが印可された時にＴｒ１やダイオードＤ２を保護するためのものであり、想定されるサージの大きさに対して十分に耐圧の大きいＴｒ１やダイオードＤ２を使用できるときは削除しても構わない。
＜２－２．サージ保護回路１３の動作＞

【0067】

サージ保護回路１３の動作は、サージ保護回路１２とほぼ同じである。まず、シンク機器１、ソース機器２のいずれもが、データを送信していない状態では第一の実施形態の説明で述べたようにＤＤＣ通信線は電源電圧Ｖ０（Ｈｉレベル電圧。例＋５Ｖ）にプルアップされている。

【0068】

次に、シンク機器１からデータを送信（Ｌｏレベルを送出）するときは、通信部１０１の入・出力端子１０１ａがグランドに短絡されることで、電源電圧Ｖ０から抵抗Ｒ３、Ｒ２を経由して入・出力端子１０１ａに電流が流れ込み、これによりＴｒ１のベース・エミッタ間が導通し、同時にコレクタ・エミッタ間が導通してダイオードＤ２をバイパスする。

【0069】

このとき、ソース機器２の通信部２０１の入・出力端子２０１ａの電圧（Ｌｏレベル電圧）ＶＬｏＢは、

ＶＬｏＢ≒Ｖ０×Ｒ０’／（Ｒｐ1＋Ｒ０’） （４）

で表せるので、抵抗Ｒ０’の値をプルアップ抵抗Ｒｐ１に比べて十分に小さくしておけば、Ｌｏレベル電圧のグランド電圧からの「浮き」を十分に小さくすることができる（例：Ｖ０＝５Ｖ、Ｒｐ１＝２ｋΩ、Ｒ０’＝１００Ωとすると、ＶＬｏＢ＝５Ｖ×１００Ω／（２ｋΩ＋１００Ω）≒０．２４Ｖ）。

【0070】

次に、ソース機器２からデータを送信（Ｌｏレベルを送出）するときは、通信部２０１の入・出力端子２０１ａがグランドに短絡されことで電電電圧Ｖ０から抵抗Ｒ３、Ｒ２およびダイオードＤ２を経由して入・出力端子２０１ａに電流が流れ込み、これによりＴｒ１のベース・エミッタ間が導通する。

【0071】

また、同時にＴｒ１のベース・コレクタ間のＰＮ接合も抵抗Ｒ３、Ｒ０’によって順方向にバイアスされるため、Ｔｒ１のベース・コレクタ間も導通する。

【0072】

これによりダイオードＤ２はバイパスされるため、シンク機器１の通信部１０１の入・出力端子１０１ａの電圧（Ｌｏレベル電圧）ＶＬｏＡは、第一の実施形態の動作の説明で述べたのと同様に、

ＶＬｏＡ≒（Ｖ０－ＶＢＣｏｎ）×Ｒ０’／（Ｒ３＋Ｒ０’） （５）

で表せるので、抵抗Ｒ０’の値を抵抗Ｒ３に比べて十分に小さくしておけばＬｏレベル電圧のグランド電圧からの「浮き」を十分に小さくすることができる（例：Ｖ０＝５Ｖ、ＶＢＣｏｎ＝０．７Ｖ、Ｒ３＝４７ｋΩ、Ｒ０’＝１００Ωとすると、ＶＬｏＡ＝（５Ｖ－０．７Ｖ）×１００Ω／（４７ｋΩ＋１００Ω）≒０．０１Ｖ）。

【0073】

以上のように、第二の実施形態に係るサージ保護回路１３は、第一の実施形態に係るサージ保護回路１２と同様に、データ送信時（Ｌｏレベル送出時）はバイパス回路１３１によってダイオードＤ２をバイパスするため、Ｌｏレベル電圧のグランド電圧からの「浮き」を十分小さくすることができる。

【0074】

そして、コネクタ３にソース機器２が接続されていないときはバイパス回路１３１のＴｒ１がＯＦＦになるため、ダイオードＤ２がバイパスされずに有効になる。ダイオードは逆方向には高い絶縁性を示すことから、コネクタ３を通じて外部から印可される静電気（ＥＳＤ）等のサージに対してより確実な保護を行うことができる。

【0075】

また、バリスタＶａ１を除けば必要な半導体素子は一個のトランジスタＴｒ１と一個のダイオードＤ２だけであり、サージ保護のために多くの半導体素子を使用する必要がない。
＜４．その他＞

【0076】

以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を実施するための例示に過ぎない。よって、本発明は上述した実施の形態に限定されることなく、その趣旨を逸脱しない範囲内で上述した実施の形態を適宜変形して実施することが可能である。

【0077】

また、以上では、ＨＤＭＩの通信線に備えられたサージ保護回路を例に説明したが、本発明のサージ保護回路は他の規格の通信線にも適用可能であり、例えばＤＶＩ（Ｄｉｇｉｔａｌ Ｖｉｓｕａｌ Ｉｎｔｅｒｆａｃｅ）や、その他のオープンコレクタ（オープンドレイン）出力による通信を行う方式の通信線にも適用可能であることは言うまでもない。

【符号の説明】

【0078】

１ シンク機器
２ ソース機器
３ コネクタ
４ ケーブル
１０ レシーバ
２０ トランスミッタ
１０１、２０１ 通信部
１１、１２、１３ サージ保護回路
１２１、１３１ バイパス回路
Ｒ１ 保護抵抗
Ｄ１、Ｄ２ ダイオード
Ｔｒ１ ＮＰＮトランジスタ
ＺＤ ツェナーダイオード
Ｖａ１、Ｖａ２ バリスタ

【図1】

【図2】

【図3】

【図4】

【図5】