特許 7155237 超伝導双方向電流ドライバ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-10-07

(45)【発行日】2022-10-18

(54)【発明の名称】超伝導双方向電流ドライバ

(51)【国際特許分類】

   H03K 19/195 20060101AFI20221011BHJP

   G11C 7/12 20060101ALI20221011BHJP

   G11C 11/44 20060101ALI20221011BHJP

   H01L 39/22 20060101ALI20221011BHJP

【ＦＩ】

H03K19/195

G11C7/12

G11C11/44

H01L39/22 K

【請求項の数】 14

(21)【出願番号】P 2020503925

(86)(22)【出願日】2018-07-17

(65)【公表番号】

(43)【公表日】2020-10-01

(86)【国際出願番号】 US2018042466

(87)【国際公開番号】W WO2019023000

(87)【国際公開日】2019-01-31

【審査請求日】2020-01-24

【審判番号】

【審判請求日】2021-11-05

(31)【優先権主張番号】15/659,005

(32)【優先日】2017-07-25

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】520128820

【氏名又は名称】ノースロップ グラマン システムズ コーポレーション

(74)【代理人】

【識別番号】100105957

【弁理士】

【氏名又は名称】恩田 誠

(74)【代理人】

【識別番号】100068755

【弁理士】

【氏名又は名称】恩田 博宣

(74)【代理人】

【識別番号】100142907

【弁理士】

【氏名又は名称】本田 淳

(72)【発明者】

【氏名】ネイアマン、オフェル

(72)【発明者】

【氏名】ミラー、ドナルド エル．

(72)【発明者】

【氏名】バーネット、ランドール エム．

【合議体】

【審判長】土居 仁士

【審判官】寺谷 大亮

【審判官】丸山 高政

(56)【参考文献】

【文献】国際公開第２００９／１５７５３２（ＷＯ，Ａ１）

【文献】特開２００１－３４５４８８（ＪＰ，Ａ）

【文献】特表２０１６－５３８８０９（ＪＰ，Ａ）

【文献】特開２０００－２６８５７９（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

H03K19/195

G11C11/44

H01L39/22

(57)【特許請求の範囲】

【請求項1】

超伝導双方向電流ドライバであって、
活性化コントローラから供給される第１活性化信号に応答して活性化され、かつ電流源と双方向電流負荷の第１端との間に結合された所与の第１方向超伝導ラッチと、前記活性化コントローラから供給される第２活性化信号に応答して活性化され、かつ前記双方向電流負荷の第２端と低電圧レールとの間に結合された別の第１方向超伝導ラッチとを含む第１方向超伝導ラッチと、
前記活性化コントローラから供給される第３活性化信号に応答して活性化され、かつ前記電流源と前記双方向電流負荷の前記第２端との間に結合された所与の第２方向超伝導ラッチと、前記活性化コントローラから供給される第４活性化信号に応答して活性化され、かつ前記双方向電流負荷の前記第１端と前記低電圧レールとの間に結合された別の第２方向超伝導ラッチとを含む第２方向超伝導ラッチと、
前記双方向電流負荷と直列に結合され、入力電流が前記双方向電流負荷に供給される電流状態から、前記双方向電流負荷に電流が供給されないアイドル状態へ前記超伝導双方向電流ドライバを復帰させるために活性化されるリセットラッチと、を備え、
前記所与の第２方向超伝導ラッチおよび前記別の第２方向超伝導ラッチの活性化に応答して、前記入力電流が前記所与の第１方向超伝導ラッチを通過し、前記双方向電流負荷を該双方向電流負荷に対して第１方向に通過し、かつ前記別の第１方向超伝導ラッチを通過する第１電流経路に沿って提供され、
前記所与の第１方向超伝導ラッチおよび前記別の第１方向超伝導ラッチの活性化に応答して、前記入力電流が前記所与の第２方向超伝導ラッチを通過し、前記双方向電流負荷を該双方向電流負荷に対して前記第１方向とは反対の第２方向に通過し、かつ前記別の第２方向超伝導ラッチを通過する第２電流経路に沿って提供される、超伝導双方向電流ドライバ。

【請求項2】

前記所与の第１方向超伝導ラッチ、前記別の第１方向超伝導ラッチ、前記所与の第２方向超伝導ラッチ、および前記別の第２方向超伝導ラッチはそれぞれ、磁束量子デバイスとして構成され、かつ前記活性化コントローラから供給される対応する活性化信号に応答して活性化されて、対応する方向超伝導ラッチを電圧状態に設定するように構成されている、請求項１に記載の超伝導双方向電流ドライバ。

【請求項3】

前記超伝導双方向電流ドライバはＨブリッジ回路として構成されている、請求項１に記載の超伝導双方向電流ドライバ。

【請求項4】

ノードをさらに備え、前記リセットラッチの第１端は前記双方向電流負荷の前記第１端に結合され、前記リセットラッチの第２端は前記ノードに結合され、前記ノードは、前記所与の第１方向超伝導ラッチと前記別の第２方向超伝導ラッチとに結合されている、請求項３に記載の超伝導双方向電流ドライバ。

【請求項5】

前記電流源と前記低電圧レールとを相互接続するシャント電流経路をさらに備え、前記シャント電流経路は、少なくとも前記所与の第１方向超伝導ラッチおよび前記所与の第２方向超伝導ラッチの同時活性化に応答して前記入力電流の電流経路を提供するように構成されている、請求項３に記載の超伝導双方向電流ドライバ。

【請求項6】

超伝導双方向電流ドライバであって、
所与の第１方向超伝導ラッチと、別の第１方向超伝導ラッチとを含む第１方向超伝導ラッチであって、
前記所与の第１方向超伝導ラッチは、活性化コントローラからの第１活性化信号による前記別の第１方向超伝導ラッチの活性化に応答して活性化され、
前記所与の第１方向超伝導ラッチは、前記活性化コントローラから供給される前記第１活性化信号による前記別の第１方向超伝導ラッチの前記活性化に応答して前記所与の第１方向超伝導ラッチが活性化されることを保証するために高い抵抗値を有する第１抵抗経路を有する、前記第１方向超伝導ラッチと、
所与の第２方向超伝導ラッチと、別の第２方向超伝導ラッチとを含む第２方向超伝導ラッチであって、
前記所与の第２方向超伝導ラッチは、前記活性化コントローラからの第２活性化信号による前記別の第２方向超伝導ラッチの活性化に応答して活性化され、
前記所与の第２方向超伝導ラッチは、前記活性化コントローラから供給される前記第２活性化信号による前記別の第２方向超伝導ラッチの活性化に応答して前記所与の第２方向超伝導ラッチが活性化されることを保証するために高い抵抗値を有する第２抵抗経路を有する、前記第２方向超伝導ラッチと、を備え、
前記所与の第１方向超伝導ラッチおよび前記別の第１方向超伝導ラッチの活性化に応答して、入力電流が前記所与の第２方向超伝導ラッチを通過し、双方向電流負荷を該双方向電流負荷に対して第１方向に通過し、かつ前記別の第２方向超伝導ラッチを通過する第１電流経路に沿って提供され、
前記所与の第２方向超伝導ラッチおよび前記別の第２方向超伝導ラッチの活性化に応答して、前記入力電流が前記所与の第１方向超伝導ラッチを通過し、前記双方向電流負荷を該双方向電流負荷に対して第２方向に通過し、かつ前記別の第１方向超伝導ラッチを通過する第２電流経路に沿って提供される、超伝導双方向電流ドライバ。

【請求項7】

超伝導双方向電流ドライバであって、
第１活性化信号に応答して活性化される第１方向超伝導ラッチであって、前記第１方向超伝導ラッチは、双方向電流負荷の第１端と低電圧レールとの間に結合される、前記第１方向超伝導ラッチと、
第２活性化信号に応答して活性化される第２方向超伝導ラッチであって、前記第２方向超伝導ラッチは、前記双方向電流負荷の第２端と前記低電圧レールとの間に結合される、前記第２方向超伝導ラッチと、
電流源と前記第１方向超伝導ラッチとを相互接続する第１インダクタと、
前記電流源と前記第２方向超伝導ラッチとを相互接続する第２インダクタと、
前記第１および第２インダクタは、前記双方向電流負荷のインダクタンス値よりも非常に大きいインダクタンス値を有しており、
前記第１インダクタは、前記第１方向超伝導ラッチが活性化されたときに、前記第１インダクタおよび前記双方向電流負荷を流れる電流と前記第２インダクタを流れる電流とが結合して、全負荷電流が前記第２方向超伝導ラッチを介して前記低電圧レールに流れるように前記双方向電流負荷のインダクタンス値よりも大きいインダクタンス値を有しており、
前記第２インダクタは、前記第２方向超伝導ラッチが活性化されたときに、前記第２インダクタおよび前記双方向電流負荷を流れる電流と前記第１インダクタを流れる電流とが結合して、全負荷電流が前記第１方向超伝導ラッチを介して前記低電圧レールに流れるように前記双方向電流負荷のインダクタンス値よりも大きいインダクタンス値を有しており、
前記双方向電流負荷と直列に結合され、入力電流が前記双方向電流負荷に供給される電流状態から、前記双方向電流負荷に電流が供給されないアイドル状態へ前記超伝導双方向電流ドライバを復帰させるために活性化されるリセットラッチと、を備え、
前記第２方向超伝導ラッチの活性化に応答して、前記入力電流が前記第１方向超伝導ラッチを通過し、かつ前記双方向電流負荷を該双方向電流負荷に対して第１方向に通過する第１電流経路に沿って提供され、
前記第１方向超伝導ラッチの活性化に応答して、前記入力電流が前記第２方向超伝導ラッチを通過し、かつ前記双方向電流負荷を該双方向電流負荷に対して前記第１方向とは反対の第２方向に通過する第２電流経路に沿って提供される、超伝導双方向電流ドライバ。

【請求項8】

前記電流源は、ストレージインダクタにおいて前記入力電流を生じさせるように構成された磁束シャトルループ電流源として構成され、前記ストレージインダクタは、前記超伝導双方向電流ドライバに前記入力電流を供給するように構成されている、請求項７に記載の超伝導双方向電流ドライバ。

【請求項9】

請求項１に記載の超伝導双方向電流ドライバを備えたメモリ書き込みドライバであって、前記双方向電流負荷は、メモリアレイの行と列のうちの少なくとも一方に誘導的に結合される双方向誘導電流負荷として構成されており、前記双方向誘導電流負荷は、前記入力電流が前記双方向誘導電流負荷に前記第１方向に供給されることに基づいて前記第１方向に書き込み電流を供給して第１メモリ状態を書き込むとともに、前記入力電流が前記第１方向とは反対の前記第２方向に前記双方向誘導電流負荷に供給されることに基づいて前記第２方向に前記書き込み電流を供給して第２メモリ状態を書き込むように構成されている、メモリ書き込みドライバ。

【請求項10】

双方向電流負荷を第１方向または第２方向に通過する超伝導電流を供給するための方法であって、
電流源によって入力電流を生成すること、
第１活性化信号に応答して第１方向超伝導ラッチを活性化することにより、入力電流が第２方向超伝導ラッチを通過し、かつ前記双方向電流負荷を前記第２方向に通過する第１電流経路に沿って提供されるようにすること、
第２活性化信号に応答して第２方向超伝導ラッチを活性化することにより、前記入力電流が前記第１方向超伝導ラッチを通過し、かつ前記双方向電流負荷を前記第１方向に通過する第２電流経路に沿って提供されるようにすること、
前記双方向電流負荷に結合されたリセットラッチに第３活性化信号を供給して前記リセットラッチを活性化することにより、前記双方向電流負荷への前記入力電流の流れを停止させること、を備える方法。

【請求項11】

前記第１活性化信号に応答して前記第１方向超伝導ラッチを活性化することは、磁束量子デバイスとして構成された前記第１方向超伝導ラッチに前記第１活性化信号を供給して当該第１方向超伝導ラッチを電圧状態に設定して前記第１方向超伝導ラッチが前記入力電流を伝導するのを停止させることを含み、前記第２活性化信号に応答して前記第２方向超伝導ラッチを活性化することは、磁束量子デバイスとして構成された前記第２方向超伝導ラッチに前記第２活性化信号を供給して当該第２方向超伝導ラッチを前記電圧状態に設定して前記第２方向超伝導ラッチが前記入力電流を伝導するのを停止させることを含む、請求項１０に記載の方法。

【請求項12】

前記第１活性化信号に応答して前記第１方向超伝導ラッチを活性化することは、前記電流源と前記双方向電流負荷の第１端との間に結合された所与の第１方向超伝導ラッチを活性化するとともに、前記双方向電流負荷の第２端と低電圧レールとの間に結合された別の第１方向超伝導ラッチを活性化することを含み、前記第２活性化信号に応答して前記第２方向超伝導ラッチを活性化することは、前記電流源と前記双方向電流負荷の前記第２端との間に結合された所与の第２方向超伝導ラッチを活性化するとともに、前記双方向電流負荷の前記第１端と前記低電圧レールとの間に結合された別の第２方向超伝導ラッチを活性化することを含む、請求項１０に記載の方法。

【請求項13】

双方向電流負荷を第１方向または第２方向に通過する超伝導電流を供給するための方法であって、
電流源によって入力電流を生成すること、
所与の第１方向超伝導ラッチを、活性化コントローラからの第１活性化信号により別の第１方向超伝導ラッチを活性化することに応答して活性化することにより、前記入力電流が所与の第２方向超伝導ラッチを通過し、前記双方向電流負荷を前記第１方向に通過し、かつ別の第２方向超伝導ラッチを通過する第１電流経路に沿って提供されるようにすること、
ここで、前記所与の第１方向超伝導ラッチは、前記活性化コントローラから供給される前記第１活性化信号による前記別の第１方向超伝導ラッチの前記活性化に応答して前記所与の第１方向超伝導ラッチが活性化されることを保証するために高い抵抗値を有する第１抵抗経路を有しており、
前記所与の第２方向超伝導ラッチを、前記活性化コントローラからの第２活性化信号により前記別の第２方向超伝導ラッチを活性化することに応答して活性化することにより、前記入力電流が前記所与の第１方向超伝導ラッチを通過し、前記双方向電流負荷を前記第２方向に通過し、かつ前記別の第１方向超伝導ラッチを通過する第２電流経路に沿って提供されるようにすること、を含み、
ここで、前記所与の第２方向超伝導ラッチは、前記活性化コントローラから供給される前記第２活性化信号による前記別の第２方向超伝導ラッチの活性化に応答して前記所与の第２方向超伝導ラッチが活性化されることを保証するために高い抵抗値を有する第２抵抗経路を有する、方法。

【請求項14】

双方向電流負荷を第１方向または第２方向に通過する超伝導電流を供給するための方法であって、
電流源によって入力電流を生成すること、
第１活性化信号に応答して第１方向超伝導ラッチを活性化することにより、前記入力電流が第２方向超伝導ラッチを通過し、かつ前記双方向電流負荷を前記第２方向に通過する第１電流経路に沿って提供されるようにすること、
第２活性化信号に応答して第２方向超伝導ラッチを活性化することにより、前記入力電流が前記第１方向超伝導ラッチを通過し、かつ前記双方向電流負荷を前記第１方向に通過する第２電流経路に沿って提供されるようにすること、
前記双方向電流負荷に結合されたリセットラッチに第３活性化信号を供給して前記リセットラッチを活性化することにより、前記双方向電流負荷への前記入力電流の流れを停止させること、を含み、
前記第１方向超伝導ラッチは、前記双方向電流負荷の第１端と低電圧レールとの間に結合されて、前記電流源と前記双方向電流負荷の前記第１端とを相互接続する第１インダクタを通過し、前記双方向電流負荷を前記第２方向に通過し、さらに前記第２方向超伝導ラッチを通過して、前記低電圧レールへと至る前記電流源からの前記入力電流の前記第１電流経路を提供することを含み、
前記第２方向超伝導ラッチは、前記双方向電流負荷の第２端と前記低電圧レールとの間に結合されて、前記電流源と前記双方向電流負荷の前記第２端とを相互接続する第２インダクタを通過し、前記双方向電流負荷を前記第１方向に通過し、さらに前記第１方向超伝導ラッチを通過して、前記低電圧レールへと至る前記電流源からの前記入力電流の前記第２電流経路を提供することを含み、
前記第１および第２インダクタは、前記双方向電流負荷のインダクタンス値よりも非常に大きいインダクタンス値を有しており、
前記第１インダクタは、前記第１方向超伝導ラッチが活性化されたときに、前記第１インダクタおよび前記双方向電流負荷を流れる電流と前記第２インダクタを流れる電流とが結合して、全負荷電流が前記第２方向超伝導ラッチを介して前記低電圧レールに流れるように前記双方向電流負荷のインダクタンス値よりも大きいインダクタンス値を有しており、
前記第２インダクタは、前記第２方向超伝導ラッチが活性化されたときに、前記第２インダクタおよび前記双方向電流負荷を流れる電流と前記第１インダクタを流れる電流とが結合して、全負荷電流が前記第１方向超伝導ラッチを介して前記低電圧レールに流れるように前記双方向電流負荷のインダクタンス値よりも大きいインダクタンス値を有している、方法。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、概して、量子および古典的な回路システムに関し、具体的には、超伝導双方向電流ドライバに関する。本出願は、２０１７年７月２５日に出願された米国特許出願番号第１５／６５９，００５号の優先権を主張し、その全体が本明細書に組み込まれる。

【背景技術】

【0002】

超伝導デジタル技術は、これまでにない高速、低消費電力、低動作温度の恩恵を受ける演算および／または通信リソースを提供するものとなっている。超伝導デジタル技術は、ＣＭＯＳ技術の代替として開発されており、通常、超伝導ジョセフソン接合を利用した超伝導体ベースの単一磁束量子超伝導回路で構成され、２０Ｇｂ／ｓ（ギガバイト／秒）以上の典型的なデータレートで約４ｎＷ（ナノワット）の典型的な信号電力を有するとともに、約４ケルビンの温度で動作することが可能である。メモリや量子プロセッサなど様々に適用される超伝導回路では、一定の時間、回路内の特定の負荷デバイス（例えば、インダクタなど）に電流を流す必要があり得る。例えば、メモリ回路では、電流はビットまたはワード書き込み線に適用される「書き込み」信号として印加され、量子情報では、電流は量子ビットへの磁束バイアス信号として印加され、または、他の超伝導用途では、電流はプログラミング線またはイネーブル線に印加され得る。これらの用途では、印加電流を双方向に流す必要があり得る。

【発明の概要】

【0003】

一実施例は、超伝導双方向電流ドライバを含む。この電流ドライバは、第１活性化信号に応答して活性化される第１方向超伝導ラッチと、第２活性化信号に応答して活性化される第２方向超伝導ラッチとを含む。前記第２方向超伝導ラッチは、前記第１方向超伝導ラッチを通過するとともに双方向電流負荷を第１方向に通過する入力電流の第１電流経路を提供するために活性化される。前記第１方向超伝導ラッチは、前記第２方向超伝導ラッチを通過するとともに前記双方向電流負荷を前記第１方向とは反対の第２方向に通過する入力電流の第２電流経路を提供するために活性化される。

【0004】

別の実施例は、双方向電流負荷を第１方向または第２方向に通過する超伝導電流を提供するための方法を含む。この方法は、電流源を介して入力電流を生成することを含む。また、この方法は、第１活性化信号を対応する第１方向超伝導ラッチに供給して当該第１方向超伝導ラッチを活性化することにより、第２方向超伝導ラッチを通過し前記双方向電流負荷を前記第２方向に通過する前記電流源からの前記入力電流の電流経路を提供することを含む。この方法はさらに、第２活性化信号を対応する第２方向超伝導ラッチに提供して当該第２方向超伝導ラッチを活性化することにより、前記第１方向超伝導ラッチを通過し前記双方向電流負荷を前記第１方向に通過する前記電流源からの前記入力電流の電流経路を提供することを含む。

【0005】

別の実施例は、双方向メモリ書き込み電流ドライバを含む。このメモリ書き込み電流ドライバは、入力電流を生成するように構成された電流源と、メモリアレイの行と列のうちの少なくとも一方に関連付けられた書き込み線とを含む。前記書き込み線は、前記入力電流が前記書き込み線を介して第１方向に供給されることに基づいて前記行と列のうちの少なくとも一方における少なくとも１つのメモリセルの第１メモリ状態を書き込み、前記入力電流が前記書き込み線を介して前記第１方向とは反対の第２方向に供給されることに基づいて前記行と列のうちの少なくとも一方における前記少なくとも１つのメモリセルの第２メモリ状態を書き込むように構成されている。また、前記メモリ書き込み電流ドライバは、超伝導双方向電流ドライバを含む。この電流ドライバは、第１活性化信号に応答して活性化される第１方向超伝導ラッチと、第２活性化信号に応答して活性化される第２方向超伝導ラッチとを含む。前記第２方向超伝導ラッチは、前記第１方向超伝導ラッチを通過し前記書き込み線を前記第１方向に通過する前記入力電流の第１電流経路を提供するために活性化される。前記第１方向超伝導ラッチは、前記第２方向超伝導ラッチを通過し前記書き込み線を前記第２方向に通過する前記入力電流の第２電流経路を提供するために活性化される。

【図面の簡単な説明】

【0006】

【図1】超伝導双方向電流ドライバシステムの例を示す図。

【図2】超伝導双方向電流ドライバの例を示す図。

【図3】超伝導双方向電流ドライバの電流方向の例を示す図。

【図4】超伝導双方向電流ドライバの電流方向の別の例を示す図。

【図5】超伝導双方向電流ドライバの別の例を示す図。

【図6】超伝導双方向電流ドライバのさらなる例を示す図。

【図7】超伝導双方向電流ドライバのさらに別の例を示す図。

【図8】超伝導双方向電流ドライバのさらなる例を示す図。

【図9】超伝導双方向メモリ書き込み電流ドライバシステムの例を示す図。

【図10】双方向電流負荷を第１方向または第２方向に通過する超伝導電流を供給するための方法の例を示す図。

【発明を実施するための形態】

【0007】

本開示は、概して、量子および古典的な回路システムに関し、具体的には、超伝導双方向電流ドライバに関する。超伝導双方向電流ドライバは、第１方向および第２方向のうちの一方に双方向電流負荷を介して電流を供給するように構成されている。一例として、双方向性電流負荷は、メモリシステムの書き込み電流線に誘導的に結合され得るかまたは書き込み電流線に対応し得る誘導性負荷として構成され得るものであり、誘導性負荷を介して第１方向に流れる電流に基づいてメモリセルに第１論理状態が書き込まれ、誘導性負荷を介して第２方向に流れる電流に基づいてメモリセルに第２論理状態が書き込まれる。超伝導双方向電流ドライバは複数の超伝導ラッチを含み、これらの超伝導ラッチは、非活性の超伝導ラッチを通過するとともに双方向電流負荷を第１および第２方向のうちの一方に通過する電流源から供給される入力電流の電流経路を提供するように選択的に活性化される。

【0008】

一例として、各超伝導ラッチは、電圧状態に切り替わるように活性化される磁束量子デバイス（例えば、超伝導量子干渉デバイス（ＳＱＵＩＤ）またはジョセフソン接合デバイス）として構成され得る。超伝導ラッチの活性化は、活性化コントローラから供給される活性化信号により実行され得る。このように、電圧状態に切り替えられることに応答して、超伝導ラッチはそれを流れる電流を迂回させる抵抗素子として機能する。したがって、超伝導双方向電流ドライバは、超伝導ラッチの選択的活性化に基づいて、双方向電流負荷に電流を流す。例えば、超伝導双方向電流ドライバは、それぞれ第１および第２方向に双方向電流負荷を流れる入力電流を供給するように活性化される超伝導ラッチの相補なペアを含むＨブリッジ回路として構成され得る。別の例として、超伝導双方向電流ドライバは、それぞれ第１および第２方向に双方向電流負荷を流れるとともに一対のインダクタに流れる入力電流を供給するように選択的に活性化される一対の超伝導ラッチを含むＡブリッジ回路として構成され得る。

【0009】

図１は、超伝導双方向電流ドライバシステム１０の例を示す。超伝導双方向電流ドライバシステム１０は、双方向電流負荷１２に流れる双方向電流を提供するべく、量子または古典的なコンピュータシステムなどの様々な任意の用途で実装され得る。本明細書で詳細に説明するように、双方向電流負荷１２は、メモリセルに第１論理状態または第２論理状態を書き込むべく、メモリシステムの書き込み電流線に誘導的に結合され得るかまたは書き込み電流線として機能し得る誘導性負荷として構成され得る。

【0010】

また、超伝導双方向電流ドライバシステム１０は、入力電流Ｉ_Ｓを生成するように構成された電流源１４を含む。一例として、電流源１４は、ループ周りの一連のジョセフソン接合の連続的トリガに基づいて入力電流Ｉ_Ｓを生成するように構成された磁束シャトルまたは磁束ポンプとして構成され、ジョセフソン接合の各トリガにより生じた電流の増分がストレージインダクタに記憶される。また、超伝導双方向電流ドライバシステム１０は、入力電流Ｉ_Ｓを受け取り、第１方向および第２方向のうちの一方において双方向電流負荷１２に入力電流Ｉ_Ｓを負荷電流Ｉ_Ｌとして供給するように構成された超伝導双方向電流ドライバ１６を含み得る。図１の例では、超伝導双方向電流ドライバ１６は、双方向電流負荷１２に流れる負荷電流Ｉ_Ｌの方向を制御するために選択的に活性化される複数の超伝導ラッチ１８を含む。これらの超伝導ラッチ１８は、活性化コントローラ２０から供給される対応する活性化信号ＡＣＴによって活性化され、活性化コントローラ２０は、双方向電流負荷１２に流れる負荷電流Ｉ_Ｌの所望の方向に対応する各超伝導ラッチ１８を活性化するための適切な活性化信号ＡＣＴを供給する。一例として、活性化信号ＡＣＴは、単一磁束量子（ＳＦＱ）パルスまたは相互量子論理（ＲＱＬ）パルスとして供給され得る。

【0011】

図２は、超伝導双方向電流ドライバ５０の例を示す。超伝導双方向電流ドライバ５０は、図１の例の超伝導双方向電流ドライバ１６に対応し得る。したがって、図２の例における以下の説明では、図１の例を参照する。

【0012】

図２の例では、超伝導双方向電流ドライバ５０は、ノード５２と、グランドとして示される低電圧レールとの間に配置されたＨブリッジ回路として示されている。入力電流Ｉ_Ｓは、例えば電流源１４からノード５２に供給される。超伝導双方向電流ドライバ５０は、第１超伝導ラッチ５４、第２超伝導ラッチ５６、第３超伝導ラッチ５８、および第４超伝導ラッチ６０を含み、これらは、インダクタ６２として示される双方向電流負荷に対してＨブリッジ構成で配置されている。図２の例では、超伝導ラッチ５４は、対応する活性化信号ＡＣＴ_１によって活性化されるものとして示されており、超伝導ラッチ５６は、対応する活性化信号ＡＣＴ_２によって活性化されるものとして示されており、超伝導ラッチ５８は、対応する活性化信号ＡＣＴ_３によって活性化されるものとして示されており、超伝導ラッチ６０は、対応する活性化信号ＡＣＴ_４によって活性化されるものとして示されている。一例として、活性化信号ＡＣＴ_１，ＡＣＴ_２，ＡＣＴ_３，ＡＣＴ_４は、活性化コントローラ２０によって供給され、対応する超伝導ラッチ５４，５６，５８，６０に誘導的に結合され得る。例えば、超伝導ラッチ５４，５６，５８，６０は、磁束量子デバイス（例えば、ＳＱＵＩＤまたはジョセフソン接合デバイス）として構成され、これらは、対応する活性化信号ＡＣＴ_１，ＡＣＴ_２，ＡＣＴ_３，ＡＣＴ_４に応答して（例えば、ジョセフソン接合の順次交互トリガに基づいて）電圧状態に切り替わるように構成されている。一例として、活性化信号ＡＣＴ_１，ＡＣＴ_２，ＡＣＴ_３，ＡＣＴ_４は、ＳＦＱパルスまたはＲＱＬパルスとして供給され得る。一例として、超伝導ラッチ５４，５６，５８，６０は、所定の期間が終了した後、またはラッチ電流の振幅が所定の閾値を下回ったときに、電圧状態から超伝導状態に復帰し得る。

【0013】

図２の例では、超伝導双方向電流ドライバ５０はアイドル状態で示されており、インダクタ６２に電流は流れない。一例として、超伝導双方向電流ドライバ５０は、超伝導双方向電流ドライバ５０の初期時にアイドル状態を占有し得る。超伝導双方向電流ドライバ５０は、実質的に平衡配置で構成され、これにより、超伝導として構成されることに基づいて全体にわたりゼロ抵抗を有し得るものとなる。アイドル状態では、超伝導ラッチ５４，５６，５８，６０はすべて超伝導（例えば、抵抗がゼロ）とされ、平衡配置に基づいて入力電流を実質的に等しく伝導するように構成され得る。したがって、図２の例では、入力電流Ｉ_Ｓは２つの電流経路、すなわち、第１超伝導ラッチ５４と第３超伝導ラッチ５８とを通る第１電流経路と、第２超伝導ラッチ５６と第４超伝導ラッチ６０とを通る第２電流経路とに分割される。各電流経路を流れる電流は、入力電流Ｉ_Ｓの振幅の半分にほぼ等しい電流Ｉ_Ｌ１として示されている。

【0014】

図３は、超伝導双方向電流ドライバ５０における電流方向の例示的な図１００を示している。この図１００は、図２の例における超伝導双方向電流ドライバ５０に対応する。したがって、図２の例として提供される図３の例の説明では同様の参照番号を使用し、図３の例における以下の説明では、図１および図２の例を参照する。

【0015】

図１００は、インダクタ６２を流れる入力電流Ｉ_Ｓの第１電流状態を示している。図３の例では、活性化信号ＡＣＴ_２，ＡＣＴ_３はそれを受容可能な超伝導ラッチ５６，５８に供給されている。一例として、活性化信号ＡＣＴ_２，ＡＣＴ_３は、アイドル状態（例えば、図２の例）または第２電流状態（例えば、図４の例）にされている超伝導双方向電流ドライバ５０に供給され得る。したがって、活性化信号ＡＣＴ_２，ＡＣＴ_３の受信に応答して、超伝導ラッチ５６，５８は電圧状態（図３の例ではハッチングで示されている）に切り替わり、それによって入力電流Ｉ_Ｓ（例えば、アイドル状態の電流Ｉ_Ｌ１の部分、または第２電流状態からの電流Ｉ_Ｌ）の伝導を停止する。その結果、図１００は、入力電流Ｉ_Ｓにほぼ等しい振幅を有し得る負荷電流Ｉ_Ｌがインダクタ６２を流れることを示している。一例として、負荷電流Ｉ_Ｌは、非活性の超伝導ラッチ５４，５６，５８および／または６０と、インダクタ６２とを介した電流経路の総インダクタンスに依存し得る。したがって、負荷インダクタ６２は、例えば、電流源１４が磁束ポンプとして構成されていることに基づいて、または超伝導双方向電流ドライバ５０が誘導シャントを含んでいた場合などには、非活性のラッチを流れる負荷電流Ｉ_Ｌが、アイドル状態にて超伝導ラッチ５４，５６，５８，６０を流れる電流の振幅に実質的に等しいままとなるように構成され得る。

【0016】

特に、図３の例では、負荷電流Ｉ_Ｌは、ノード５２から（例えば、電流源１４から）、非活性の（例えば、超伝導となっている）超伝導ラッチ５４を通過し、インダクタ６２を第１方向に通過し、さらには非活性の超伝導ラッチ６０を通過して、低電圧レールへと流れるものとして示されている。このため、図３の例では、超伝導ラッチ５４，６０は、第１方向にインダクタ６２を通過する負荷電流Ｉ_Ｌの流れを促進するので「第１方向」超伝導ラッチと呼ばれる。ある期間が経過した後、超伝導ラッチ５６，５８は、電圧状態から非活性（例えば、超伝導）状態に戻る。しかしながら、超伝導ラッチ５４，６０の超伝導（例えば、ゼロ抵抗）状態に基づいて、実質的にすべての負荷電流Ｉ_Ｌが、超伝導ラッチ５４，６０とインダクタ６２に第１電流状態（例えば、保持状態）で第１方向に流れ続け得る。第１電流状態または保持状態では、電流Ｉ_Ｌは、インダクタ６２に対してΦの磁束を維持することができ、超伝導双方向電流ドライバ５０の超伝導構成によって無限に流れ続け得る。

【0017】

図４は、超伝導双方向電流ドライバ５０における電流方向の別の例示的な図１５０を示している。この図１５０は、図２および図３の例における超伝導双方向電流ドライバ５０に対応する。したがって、図２および図３の例として提供される図４の例の説明では同様の参照番号を使用し、図４の例における以下の説明では、図１～図３の例を参照する。

【0018】

図１５０は、インダクタ６２に流れる入力電流Ｉ_Ｓの第２電流状態を示している。図４の例では、活性化信号ＡＣＴ_１，ＡＣＴ_４はそれを受容可能な超伝導ラッチ５４，６０に供給されている。一例として、活性化信号ＡＣＴ_１，ＡＣＴ_４は、アイドル状態（例えば、図２の例）または第１電流状態（例えば、図３の例）にされている超伝導双方向電流ドライバ５０に供給され得る。したがって、活性化信号ＡＣＴ_１，ＡＣＴ_４の受信に応じて、超伝導ラッチ５４，６０は電圧状態（図４の例ではハッチングで示されている）に切り替わり、それによって入力電流Ｉ_Ｓ（例えば、アイドル状態の電流Ｉ_Ｌ１の部分、または第１電流状態からの電流Ｉ_Ｌ）の伝導を停止する。その結果、図１５０は、入力電流Ｉ_Ｓにほぼ等しい振幅であって、図３の例の負荷電流Ｉ_Ｌに対して負の振幅を有し得る負荷電流Ｉ_Ｌがインダクタ６２に流れることを示している。

【0019】

特に、図４の例では、負荷電流Ｉ_Ｌは、ノード５２から（例えば、電流源１４から）、非活性の（例えば、超伝導となっている）超伝導ラッチ５６を通過し、インダクタ６２を第１方向とは反対の第２方向に通過し、さらには非活性の超伝導ラッチ５８を通過して、低電圧レールへと流れるものとして示されている。このため、図４の例では、超伝導ラッチ５６，５８は、第２方向にインダクタ６２を通過する負荷電流Ｉ_Ｌの流れを促進するので「第２方向」超伝導ラッチと呼ばれる。ある期間が経過した後、超伝導ラッチ５４，６０は、電圧状態から非活性（例えば、超伝導）状態に戻る。しかしながら、超伝導ラッチ５６，５８の超伝導（例えば、抵抗ゼロ）状態に基づいて、実質的にすべての負荷電流Ｉ_Ｌが、超伝導ラッチ５６，５８とインダクタ６２に第２電流状態（例えば、保持状態）で第２方向に流れ続け得る。第２電流状態または保持状態では、電流Ｉ_Ｌは、インダクタ６２に対して－Φの磁束を維持することができ、超伝導双方向電流ドライバ５０の超伝導構成によって無限に流れ続け得る。

【0020】

図５は、超伝導双方向電流ドライバ２００の別の例を示している。この超伝導双方向電流ドライバ２００は、図１の例における超伝導双方向電流ドライバ１６に対応し得る。したがって、図５の例における以下の説明では、図１の例を参照する。

【0021】

図５の例では、超伝導双方向電流ドライバ２００は、ノード２０２と、グランドとして示される低電圧レールとの間に配置されたＨブリッジ回路として示されている。入力電流Ｉ_Ｓは、例えば電流源１４からノード２０２に供給される。超伝導双方向電流ドライバ２００は、第１超伝導ラッチ２０４、第２超伝導ラッチ２０６、第３超伝導ラッチ２０８、および第４超伝導ラッチ２１０を含み、これらは、インダクタ２１２として示される双方向電流負荷に対してＨブリッジ構成で配置されている。図５の例では、超伝導ラッチ２０４は、対応する活性化信号ＡＣＴ_１によって活性化されるものとして示されており、超伝導ラッチ２０６は、対応する活性化信号ＡＣＴ_２によって活性化されるものとして示されており、超伝導ラッチ２０８は、対応する活性化信号ＡＣＴ_３によって活性化されるものとして示されており、超伝導ラッチ２１０は、対応する活性化信号ＡＣＴ_４によって活性化されるものとして示されている。一例として、活性化信号ＡＣＴ_１，ＡＣＴ_２，ＡＣＴ_３，ＡＣＴ_４は、活性化コントローラ２０によって供給される。例えば、超伝導ラッチ２０４，２０６，２０８，２１０は、対応する活性化信号ＡＣＴ_１，ＡＣＴ_２，ＡＣＴ_３，ＡＣＴ_４に応答して電圧状態に切り替わるように構成される磁束量子デバイス（例えば、ＳＱＵＩＤ）として構成され、上述したように、所定の期間が終了すると、電圧状態から超伝導状態に復帰し得る。

【0022】

このため、超伝導双方向電流ドライバ２００は、図２～図４の例における超伝導双方向電流ドライバ５０と同様に構成され得る。したがって、超伝導双方向電流ドライバ２００は、図２～図４の例においてそれぞれ上述したものと同様に、アイドル状態から第１電流状態および第２電流状態の一方に切り替えられ得る。しかしながら、図５の例では、超伝導双方向電流ドライバ２００は、インダクタ２１２に直列に配置されたリセット超伝導ラッチ２１４も含む。なお、このリセット超伝導ラッチ２１４は、インダクタ２１２と超伝導ラッチ２０６，２１０との間に配置されているが、これに代えて、インダクタ２１２と超伝導ラッチ２０４，２０８との間に配置できることが理解され得る。リセット超伝導ラッチ２１４は、図１の例における活性化コントローラ２０などからの活性化信号ＡＣＴ_Ｒを受信し、超伝導双方向電流ドライバ２００をリセットして第１電流状態および第２電流状態のうちの一方からアイドル状態に復帰させるように構成されている。

【0023】

一例として、非活性状態において、リセット超伝導ラッチ２１４は、第１または第２電流状態のいずれかの負荷電流Ｉ_Ｌのゼロ抵抗電流経路を提供するべく超伝導の状態となっている。リセット超伝導ラッチ２１４は、活性化信号ＡＣＴ_Ｒの受信に応答して、電圧状態に切り替わり、インダクタ２１２を介した負荷電流Ｉ_Ｌの電流経路における電流の流れを止める（例えば、抵抗をもたらす）ように構成され得る。したがって、超伝導双方向電流ドライバ２００の平衡配置に基づいて、負荷電流Ｉ_Ｌは、インダクタ２１２とリセット超伝導ラッチ２１４とを介した電流経路から迂回され、入力電流Ｉ_Ｓは入力ノード２０２で分割されるものとなる。結果として、入力電流Ｉ_Ｓは、超伝導ラッチ２０４，２０８の電流経路と、超伝導ラッチ２０６，２１０の電流経路とにそれぞれ電流Ｉ_Ｌ１として実質的に等しく流れる。したがって、超伝導双方向電流ドライバ２００は、第１電流状態および第２電流状態のうちの一方からアイドル状態に設定される。

【0024】

図６は、超伝導双方向電流ドライバ２５０のさらなる例を示している。超伝導双方向電流ドライバ２５０は、図１の例における超伝導双方向電流ドライバ１６に対応し得る。したがって、図６の例における以下の説明では、図１の例を参照する。

【0025】

図６の例では、超伝導双方向電流ドライバ２５０は、ノード２５２と、グランドとして示される低電圧レールとの間に配置されたＨブリッジ回路として示されている。入力電流Ｉ_Ｓは、例えば電流源１４からノード２５２に供給される。超伝導双方向電流ドライバ２５０は、第１超伝導ラッチ２５４、第２超伝導ラッチ２５６、第３超伝導ラッチ２５８、および第４超伝導ラッチ２６０を含み、これらは、インダクタ２６２として示される双方向電流負荷に対してＨブリッジ構成で配置されている。図６の例では、超伝導ラッチ２５４は、対応する活性化信号ＡＣＴ_１によって活性化されるものとして示されており、超伝導ラッチ２５６は、対応する活性化信号ＡＣＴ_２によって活性化されるものとして示されており、超伝導ラッチ２５８は、対応する活性化信号ＡＣＴ_３によって活性化されるものとして示されており、超伝導ラッチ２６０は、対応する活性化信号ＡＣＴ_４によって活性化されるものとして示されている。一例として、活性化信号ＡＣＴ_１，ＡＣＴ_２，ＡＣＴ_３，ＡＣＴ_４は、活性化コントローラ２０によって供給される。例えば、超伝導ラッチ２５４，２５６，２５８，２６０は、対応する活性化信号ＡＣＴ_１，ＡＣＴ_２，ＡＣＴ_３，ＡＣＴ_４に応答して電圧状態に切り替わるように構成される磁束量子デバイス（例えば、ＳＱＵＩＤ）として構成され、上述したように、所定の期間が終了すると、電圧状態から超伝導状態に復帰し得る。

【0026】

このため、超伝導双方向電流ドライバ２５０は、図２～図４の例における超伝導双方向電流ドライバ５０と同様に構成され得る。したがって、超伝導双方向電流ドライバ２５０は、図２～図４の例においてそれぞれ上述したものと同様に、アイドル状態から第１電流状態および第２電流状態の一方に切り替えられ得る。また、超伝導双方向電流ドライバ２５０はさらに、入力ノード２５２と低電圧レールとを相互接続するシャント電流経路２６４を含む。図６の例では、シャント電流経路２６４は、入力ノード２５２と低電圧レールとの間に直列に配置されたインダクタＬ_Ｓおよび抵抗器Ｒ_Ｓを含む。シャント電流経路２６４は、少なくとも超伝導ラッチ２５４と超伝導ラッチ２５６の同時活性化に応答して入力電流Ｉ_Ｓの電流経路を提供するように構成されている。一例として、シャント電流経路２６４がない場合、競合状態または他のタイミングエラーなどに基づく超伝導ラッチ２５４，２５６または超伝導ラッチ２５８，２６０の同時活性化が起きると、入力電流Ｉ_Ｓが超伝導ラッチ２５４，２５６を電圧状態にラッチするものとなる。その結果、超伝導ラッチ２５４，２５６が無限に電圧状態のままとなり、超伝導双方向電流ドライバ２５０の動作不能をもたらすものとなり得る。したがって、シャント電流経路２６４は、低電圧レールへの入力電流Ｉ_Ｓの回避経路を提供して、障害回復機能として超伝導ラッチ２５４，２５６が超伝導状態に復帰できるようにする。なお、図５の例でも、シャント電流経路２６４を超伝導双方向電流ドライバ２００に同様に含めることができることが理解され得る。

【0027】

図７は、超伝導双方向電流ドライバ３００のさらに別の例を示している。超伝導双方向電流ドライバ３００は、図１の例における超伝導双方向電流ドライバ１６に対応し得る。したがって、図７の例における以下の説明では、図１の例を参照する。

【0028】

図７の例では、超伝導双方向電流ドライバ３００は、ノード３０２と、グランドとして示される低電圧レールとの間に配置されたＨブリッジ回路として示されている。入力電流Ｉ_Ｓは、例えば電流源１４からノード３０２に供給される。超伝導双方向電流ドライバ３００は、第１超伝導ラッチ３０４、第２超伝導ラッチ３０６、第３超伝導ラッチ３０８、および第４超伝導ラッチ３１０を含み、これらは、インダクタ３１２として示される双方向電流負荷に対してＨブリッジ構成で配置されている。例えば、超伝導ラッチ３０４，３０６，３０８，３１０は、上述したものと同様に、磁束量子デバイス（例えば、ＳＱＵＩＤ）として構成されている。また、超伝導双方向電流ドライバ３００は、図５および図６の例において上述したものと同様に、リセット超伝導ラッチおよび／またはシャント電流経路を含み得る。このため、超伝導双方向電流ドライバ３００は、図２～図４の例における超伝導双方向電流ドライバ５０と同様に構成され得る。

【0029】

図７の例では、超伝導ラッチ３０４は、インダクタ３１２の第１端に対応するノード３１４に結合されるものとして示されており、超伝導ラッチ３０６は、インダクタ３１２の第２端に対応するノード３１６に結合されるものとして示されている。また、各超伝導ラッチ３０４，３０６は、対応する抵抗器Ｒ_１，Ｒ_２を介した低電圧レール（例えば、グランド）への抵抗経路を含む。各抵抗器Ｒ_１，Ｒ_２を介した抵抗経路は、超伝導ラッチ３０６，３０８がペアとして活性化され、同様に超伝導ラッチ３０４，３１０がペアとして活性化されることを保証するために高い抵抗値を有し得る。超伝導ラッチ３０８は、対応する活性化信号ＡＣＴ_３によって活性化されるものとして示されており、超伝導ラッチ３１０は、対応する活性化信号ＡＣＴ_４によって活性化されるものとして示されている。一例として、活性化信号ＡＣＴ_３，ＡＣＴ_４は、活性化コントローラ２０によって供給される。

【0030】

上述したものと同様に、超伝導ラッチ３０８，３１０は、対応する活性化信号ＡＣＴ_３，ＡＣＴ_４に応答して電圧状態に切り替わるように構成されている。しかしながら、図７の例では、超伝導ラッチ３０８が活性化信号ＡＣＴ_３によって電圧状態に切り替えられることに応答して、超伝導ラッチ３０６が同様に、ノード３１６に対する超伝導ラッチ３０６の導電性結合によって電圧状態に切り替えられる。特に、超伝導ラッチ３０８の電圧状態では、超伝導ラッチ３０６を活性化するべく超伝導ラッチ３０６に十分な刺激を与えるのに十分とされ得る電圧がノード３１６に供給され得る。したがって、ノード３１６は、超伝導ラッチ３０８の活性化に応答して、活性化信号ＡＣＴ_２と同様な活性化信号として振る舞う。同様に、超伝導ラッチ３１０が活性化信号ＡＣＴ_４によって電圧状態に切り替えられることに応答して、超伝導ラッチ３０４が同様に、ノード３１４に対する超伝導ラッチ３０４の導電性結合によって電圧状態に同様に切り替えられる。特に、超伝導ラッチ３１０の電圧状態では、超伝導ラッチ３０４を活性化するべく超伝導ラッチ３０４に十分な刺激を与えるのに十分とされ得る電圧がノード３１４に供給される。したがって、ノード３１４は、超伝導ラッチ３１０の活性化に応答して、活性化信号ＡＣＴ_１と同様な活性化信号として振る舞う。

【0031】

結果として、超伝導双方向電流ドライバ３００は、超伝導ラッチ３０４，３０６，３０８，３１０の活性化に関して生じ得るタイミング問題を低減するように構成され得る。例えば、超伝導ラッチ３０４，３０６，３０８，３１０の互いの入力の位置に依存して、および／または活性化信号ＡＣＴ_１，ＡＣＴ_２，ＡＣＴ_３，ＡＣＴ_４の生成に関連するタイミングに依存して、超伝導ラッチ３０４，３１０の相補なペアや、超伝導ラッチ３０６，３０８の相補なペアが、同時にではなく、順番に活性化されることにより、インダクタ３１２を流れる負荷電流Ｉ_Ｌの方向を制御する上で問題が生じる場合がある。このため、相互に排他的に活性化される活性化信号ＡＣＴ_３，ＡＣＴ_４のペアのみを実装し、ノード３１４，３１６を超伝導ラッチ３０４，３０６のそれぞれの活性化信号として実装することによって、超伝導ラッチ３０４，３１０の相補なペアおよび超伝導ラッチ３０６，３０８の相補なペアの同時活性化が保証され得るものとなる。その結果、超伝導ラッチ３０４，３１０の相補なペアおよび超伝導ラッチ３０６，３０８の相補なペアの活性化に関連するタイミングの問題を低減することができる。

【0032】

図８は、超伝導双方向電流ドライバ３５０のさらに別の例を示している。超伝導双方向電流ドライバ３５０は、図１の例における超伝導双方向電流ドライバ１６に対応し得る。したがって、図８の例における以下の説明では、図１の例を参照する。

【0033】

図８の例では、超伝導双方向電流ドライバ３５０は、ノード３５２と、グランドとして示される低電圧レールとの間に配置されたＡブリッジ回路として示されている。入力電流Ｉ_Ｓは、例えば電流源１４からノード３５２に供給される。超伝導双方向電流ドライバ３５０は、第１超伝導ラッチ３５４および第２超伝導ラッチ３５６を含み、これらは、インダクタ３５８として示される双方向電流負荷に結合されている。例えば、超伝導ラッチ３５４，３５６は、上述したものと同様に、磁束量子デバイス（例えば、ＳＱＵＩＤ）として構成されている。また、超伝導双方向電流ドライバ３５０は、入力ノード３５２と第１超伝導ラッチ３５４とを相互接続する第１インダクタＬ_１と、入力ノード３５２と第２超伝導ラッチ３５６とを相互接続する第２インダクタＬ_２とを含む。一例として、インダクタＬ_１，Ｌ_２は、インダクタ３５８よりも非常に大きな（例えば、少なくとも一桁大きい）インダクタンス値を有し得る。したがって、インダクタＬ_１，Ｌ_２と超伝導ラッチ３５４，３５６は、インダクタ３５８に対してＡブリッジ構成を形成する。また、超伝導双方向電流ドライバ３５０は、図５および図６の例において上述したものと同様に、リセット超伝導ラッチおよび／またはシャント電流経路を含み得る。

【0034】

図８の例では、入力電流Ｉ_Ｓは、図２の例において説明したものと同様に、入力電流Ｉ_Ｓの振幅の半分に対応する電流Ｉ_Ｌ１がそれぞれインダクタＬ_１，Ｌ_２に流れるように分割されるものとして示されている。したがって、アイドル状態では、電流Ｉ_Ｌ１は、超伝導双方向電流ドライバ３５０の平衡化された超伝導配置に基づいて、上述したものと同様に、インダクタ３５８ではなく超伝導ラッチ３５４，３５６に流れるものとなる。しかしながら、活性化信号ＡＣＴ_１による超伝導ラッチ３５４の活性化に応答して、インダクタＬ_１を流れる電流Ｉ_Ｌ１は、超伝導ラッチ３５４に流れることから迂回され、インダクタ３５８に第１方向に、すなわち第１電流状態で流れるようになる。しかしながら、インダクタＬ_１，Ｌ_２がインダクタ３５８に対して大きなインダクタンスであることに基づいて、インダクタＬ_２を流れる電流Ｉ_Ｌ１は、超伝導ラッチ３５４の活性化後もインダクタＬ_２に流れ続け、インダクタ３５８を流れる電流Ｉ_Ｌ１と結合して、全負荷電流Ｉ_Ｌが超伝導ラッチ３５６を介して第１電流状態で低電圧レールに流れるようになる。このため、第１電流状態において、超伝導双方向電流ドライバ３５０は、インダクタ３５８に負荷電流Ｉ_Ｌ１を供給するが、これは、電流源Ｉ_Ｓの振幅が等しくかつ双方向電流ドライバ３５０の誘導性負荷が与えられた場合には、図２～図７のそれぞれの例における超伝導双方向電流ドライバ５０，２００，２５０，３００にて示された誘導性負荷に流れる負荷電流Ｉ_Ｌの振幅の約半分となり得る。

【0035】

同様に、活性化信号ＡＣＴ_２による超伝導ラッチ３５６の活性化に応答して、インダクタＬ_２を流れる電流Ｉ_Ｌ１（または全負荷電流Ｉ_Ｌ）は、超伝導ラッチ３５６に流れることから迂回される。したがって、上述と同様に、インダクタＬ_１，Ｌ_２がインダクタ３５８に対して大きなインダクタンスであることに基づいて、インダクタＬ_１を流れる電流Ｉ_Ｌ１はインダクタ３５８に流れなくなり、代わりに、超伝導ラッチ３５４に流れ続ける。一方、インダクタＬ_２を流れる電流Ｉ_Ｌ１は超伝導ラッチ３５６に流れなくなり、インダクタ３５８に第２電流状態で第２方向に流れ始める。インダクタＬ_１を流れる電流Ｉ_Ｌ１は、インダクタ３５８を第２方向に流れる電流Ｉ_Ｌ１と結合し、これにより、全負荷電流Ｉ_Ｌが超伝導ラッチ３５４を介して第２電流状態で低電圧レールに流れるようになる。

【0036】

このため、超伝導双方向電流ドライバ３５０は、図２～図７のそれぞれの例における超伝導双方向電流ドライバ５０，２００，２５０，３００と実質的に同様に動作するが、インダクタ３５８を流れる負荷電流の振幅は約半分となる。しかしながら、超伝導双方向電流ドライバ３５０は、よりコンパクトで単純な方法で製造することができ、２つの活性化信号ＡＣＴ_１，ＡＣＴ_２のみを使用してより単純な方法で制御することが可能となる。

【0037】

図９は、超伝導双方向メモリ書き込み電流ドライバシステム４００の例を示している。超伝導双方向メモリ書き込み電流ドライバシステム４００は、ジョセフソン磁気ランダムアクセスメモリ（ＪＭＲＡＭ）などのメモリシステムにおける書き込み動作を制御するシステムに対応し得るものであるが、これは、誘導性負荷として構成され図９の例では双方向書き込み線４０２として示される双方向電流負荷を介した双方向電流の流れに基づいてバイナリ論理状態を書き込むために双方向電流を必要とする。一例として、双方向書き込み線４０２は、メモリアレイの列に関連付けられたビット書き込み線、またはメモリアレイの行に関連付けられたワード書き込み線に対応し得る。

【0038】

超伝導双方向電流ドライバシステム４００は、電流源（例えば、磁束シャトルループなどの図１の例における電流源１４）などから入力電流Ｉ_Ｓを受け取り、この入力電流Ｉ_Ｓを第１方向と第２方向のうちの一方において双方向書き込み線４０２に書き込み電流Ｉ_Ｗとして供給するように構成された超伝導双方向電流ドライバ４０４を含む。図９の例では、超伝導双方向電流ドライバ４０４は、双方向書き込み線４０２を流れる書き込み電流Ｉ_Ｗの方向を制御するために選択的に活性化される複数の超伝導ラッチ４０６を含む。これらの超伝導ラッチ４０６は、例えば活性化コントローラ２０から供給される対応する活性化信号ＡＣＴによって活性化される。活性化信号ＡＣＴは、双方向書き込み線４０２を流れる書き込み電流Ｉ_Ｗの所望の方向に対応する超伝導ラッチ４０６を活性化し得る。一例として、活性化信号ＡＣＴは、単一磁束量子（ＳＦＱ）パルスまたは相互量子論理（ＲＱＬ）パルスとして供給され得る。超伝導双方向電流ドライバ４０４は、図２～図８のそれぞれの例における超伝導双方向電流ドライバ５０，２００，２５０，３００，３５０のいずれかに対応し得る。

【0039】

図９の例では、双方向書き込み線４０２は、点線４１０で示されるように、メモリセル４０８に誘導的に結合される。一例として、メモリセル４０８は、それぞれのメモリアレイの所与の行または列に関連付けられたメモリセルのセットに対応し得る。誘導結合４１０は、メモリセル４０８の１つ以上についてそのヒステリシスメモリ状態を設定する（例えば、双方向書き込み線４０２に関連付けられた行または列と交差する行または列に供給される別の（例えば、単方向の）書き込み電流に基づいて）などのために、双方向書き込み線４０２を流れる書き込み電流Ｉ_Ｗによる、メモリセル４０８に対する磁場の誘起をもたらす。したがって、双方向書き込み線４０２を流れる書き込み電流Ｉ_Ｗの方向は、メモリセル４０８に対して誘起される磁場の方向を決定し得る。したがって、超伝導双方向メモリ書き込み電流ドライバシステム４００は、双方向書き込み線４０２に双方向書き込み電流Ｉ_Ｗを供給することに基づいて、メモリアレイの所与の行または列の書き込み動作を制御することができる。

【0040】

上述した構造的および機能的な特徴を考慮して、本開示の種々の態様による方法は、図１０を参照することでより理解され得る。なお、説明を簡潔にするために、図１０の方法は順に実行されるものとして図示され記載されているが、本開示は図示された順序によって限定されるものではなく、本開示にしたがって、いくつかの態様は本開示において図示され記載された順序とは異なる順序でおよび／または他の態様と同時に生じ得ることが理解される。さらに、本開示の一態様による方法を実施するために、例示されているすべての特徴が必要とされるわけではない。

【0041】

図１０は、第１方向（例えば、図５０における第１電流状態）または第２方向（例えば、図１００における第２電流状態）において双方向電流負荷（例えば、双方向電流負荷１２）に超伝導電流（例えば、負荷電流Ｉ_Ｌまたは負荷電流Ｉ_Ｌ１）を供給する方法４５０の例を示す。４５２において、入力電流（例えば、入力電流Ｉ_Ｓ）が電流源（例えば、電流源１４）により生成される。４５４において、第１活性化信号（例えば、複数の活性化信号ＡＣＴのうちの１つ）が、対応する第１方向超伝導ラッチ（例えば、複数の超伝導ラッチ１８のうちの１つ）に供給され、その第１方向超伝導ラッチが活性化されることにより、第２方向超伝導ラッチ（例えば、複数の超伝導ラッチ１８のうちの１つ）を通過するとともに双方向電流負荷を第２方向に通過する電流源からの入力電流の電流経路が提供される。４５６において、第２活性化信号（例えば、複数の活性化信号ＡＣＴのうちの１つ）が、対応する第２方向超伝導ラッチ（例えば、複数の超伝導ラッチ１８のうちの１つ）に供給されてその第２方向超伝導ラッチが活性化されることにより、第１方向超伝導ラッチ（例えば、複数の超伝導ラッチ１８のうちの１つ）を通過するとともに双方向電流負荷を第１方向に通過する電流源からの入力電流の電流経路が提供される。

【0042】

以上の説明は本発明の例である。当然のことながら、本発明を説明する目的のために構成要素または方法の考えられるあらゆる組み合わせを説明することは不可能であるが、当業者は、本発明のさらなる多くの組み合わせおよび置換が可能であることを認識し得る。したがって、本発明は、添付の特許請求の範囲内に含まれるすべてのそのような代替形態、変更形態、および変形形態を包含することが意図されている。さらに、開示または請求項が「１つの～」、「第１の～」、または「別の～」という要素を列挙するかまたはそれらの同等物を列挙する場合、１つまたは２つ以上のそのような要素を含むと解釈されるべきであり、２つ以上のそのような要素を必須とするものでも、２つ以上のそのような要素を除外するものでもない。本明細書で使用される「含む」という用語は、含むがそれに限定されないことを意味する。「に基づく」という用語は、少なくとも部分的に基づくことを意味する。
本開示に含まれる技術的思想を以下に記載する。
（付記１）
超伝導双方向電流ドライバであって、
第１活性化信号に応答して活性化される第１方向超伝導ラッチと、
第２活性化信号に応答して活性化される第２方向超伝導ラッチと、を備え、
前記第２方向超伝導ラッチは、前記第１方向超伝導ラッチを通過するとともに双方向電流負荷を第１方向に通過する入力電流の第１電流経路を提供するために活性化され、
前記第１方向超伝導ラッチは、前記第２方向超伝導ラッチを通過するとともに前記双方向電流負荷を前記第１方向とは反対の第２方向に通過する前記入力電流の第２電流経路を提供するために活性化される、超伝導双方向電流ドライバ。
（付記２）
前記第１方向超伝導ラッチおよび前記第２方向超伝導ラッチはそれぞれ、活性化コントローラから供給される対応する第１活性化信号および第２活性化信号に応答して活性化され少なくとも１つのジョセフソン接合のトリガに応答して前記第１方向超伝導ラッチまたは前記第２方向超伝導ラッチを電圧状態に設定するように構成された磁束量子デバイスとして構成されている、付記１に記載の超伝導双方向電流ドライバ。
（付記３）
前記超伝導双方向電流ドライバはＨブリッジ回路として構成され、前記第１方向超伝導ラッチは、電流源と前記双方向電流負荷の第１端との間に結合された所与の第１方向超伝導ラッチと、前記双方向電流負荷の第２端と低電圧レールとの間に結合された別の第１方向超伝導ラッチとを含み、前記第２方向超伝導ラッチは、前記電流源と前記双方向電流負荷の前記第２端との間に結合された所与の第２方向超伝導ラッチと、前記双方向電流負荷の前記第１端と前記低電圧レールとの間に結合された別の第１方向超伝導ラッチとを含む、付記１に記載の超伝導双方向電流ドライバ。
（付記４）
前記所与の第１方向超伝導ラッチと前記別の第２方向超伝導ラッチとを結合するノードと、前記双方向電流負荷とを相互接続するリセットラッチをさらに備え、前記リセットラッチは、前記入力電流が前記双方向電流負荷に供給される電流状態から、前記双方向電流負荷に電流が供給されないアイドル状態へ前記超伝導双方向電流ドライバを復帰させるために活性化される、付記３に記載の超伝導双方向電流ドライバ。
（付記５）
前記電流源と前記低電圧レールとを相互接続するシャント電流経路をさらに備え、前記シャント電流経路は、少なくとも前記所与の第１および第２方向超伝導ラッチの同時活性化に応答して前記入力電流の電流経路を提供するように構成されている、付記３に記載の超伝導双方向電流ドライバ。
（付記６）
前記双方向電流負荷の前記第１端は、前記所与の第２方向超伝導ラッチに対する活性化入力として結合されるとともに、前記双方向電流負荷の前記第２端は、前記所与の第１方向超伝導ラッチに対する活性化入力として結合され、前記所与の第１方向超伝導ラッチは、活性化コントローラから供給される第１活性化信号による前記別の第１方向超伝導ラッチの活性化に応答して活性化され、前記所与の第２方向超伝導ラッチは、前記活性化コントローラから供給される第２活性化信号による前記別の第２方向超伝導ラッチの活性化に応答して活性化される、付記３に記載の超伝導双方向電流ドライバ。
（付記７）
前記超伝導双方向電流ドライバはＡブリッジ回路として構成され、前記第１方向超伝導ラッチは、前記双方向電流負荷の第１端と低電圧レールとの間に結合され、前記第２方向超伝導ラッチは、前記双方向電流負荷の第２端と前記低電圧レールとの間に結合され、前記超伝導双方向電流ドライバはさらに、
電流源と前記第１方向超伝導ラッチとを相互接続する第１インダクタと、
前記電流源と前記第２方向超伝導ラッチとを相互接続する第２インダクタと、
を備える、付記１に記載の超伝導双方向電流ドライバ。
（付記８）
前記電流源は、ストレージインダクタにおいて前記入力電流を生じさせるように構成された磁束シャトルループ電流源として構成され、前記ストレージインダクタは、前記超伝導双方向電流ドライバに前記入力電流を供給するように構成されている、付記１に記載の超伝導双方向電流ドライバ。
（付記９）
付記１に記載の超伝導双方向電流ドライバを備えたメモリ書き込みドライバであって、前記双方向電流負荷は、メモリアレイの行と列のうちの少なくとも一方に誘導的に結合される双方向誘導電流負荷として構成されており、前記双方向誘導電流負荷は、前記入力電流が前記双方向誘導電流負荷に第１方向に供給されることに基づいて前記第１方向に書き込み電流を供給して第１メモリ状態を書き込むとともに、前記入力電流が前記第１方向とは反対の第２方向に前記双方向誘導電流負荷に供給されることに基づいて前記第２方向に前記書き込み電流を書き込み線に供給して第２メモリ状態を書き込むように構成されている、メモリ書き込みドライバ。
（付記１０）
双方向電流負荷に第１方向または第２方向に超伝導電流を供給するための方法であって、
電流源によって入力電流を生成すること、
第１活性化信号を対応する第１方向超伝導ラッチに供給して当該第１方向超伝導ラッチを活性化することにより、第２方向超伝導ラッチを通過し前記双方向電流負荷を前記第２方向に通過する前記電流源からの前記入力電流の電流経路を提供すること、
第２活性化信号を対応する第２方向超伝導ラッチに供給して当該第２方向超伝導ラッチを活性化することにより、前記第１方向超伝導ラッチを通過し前記双方向電流負荷を前記第１方向に通過する前記電流源からの前記入力電流の電流経路を提供すること、
を備える方法。
（付記１１）
前記第１活性化信号を供給することは、磁束量子デバイスとして構成された前記対応する第１方向超伝導ラッチに前記第１活性化信号を供給して当該第１方向超伝導ラッチを電圧状態に設定することを含み、前記第２活性化信号を供給することは、磁束量子デバイスとして構成された前記対応する第２方向超伝導ラッチに前記第２活性化信号を供給して当該第２方向超伝導ラッチを前記電圧状態に設定することを含む、付記１０に記載の方法。
（付記１２）
前記第１活性化信号を供給することは、前記電流源と前記双方向電流負荷の第１端との間に結合された所与の第１方向超伝導ラッチを活性化するとともに、前記双方向電流負荷の第２端と低電圧レールとの間に結合された別の第１方向超伝導ラッチを活性化することを含み、前記第２活性化信号を供給することは、前記電流源と前記双方向電流負荷の前記第２端との間に結合された所与の第２方向超伝導ラッチを活性化するとともに、前記双方向電流負荷の前記第１端と前記低電圧レールとの間に結合された別の第２方向超伝導ラッチを活性化することを含む、付記１０に記載の方法。
（付記１３）
前記別の第１方向超伝導ラッチを活性化することは、前記所与の第１方向超伝導ラッチに対する前記双方向電流負荷の前記第２端の導電性結合に基づいて、前記所与の第１方向超伝導ラッチを活性化することに応答して前記別の第１方向超伝導ラッチを活性化することを含み、前記別の第２方向超伝導ラッチを活性化することは、前記所与の第１方向超伝導ラッチに対する前記双方向電流負荷の前記第１端の導電性結合に基づいて、前記所与の第２方向超伝導ラッチを活性化することに応答して前記別の第２方向超伝導ラッチを活性化することを含む、付記１２に記載の方法。
（付記１４）
前記双方向電流負荷に結合されたリセットラッチに第３活性化信号を供給して前記リセットラッチを活性化することにより、前記双方向電流負荷への前記入力電流の流れを停止させることをさらに備える付記１０に記載の方法。
（付記１５）
前記第１活性化信号を供給することは、前記双方向電流負荷の第１端と低電圧レールとの間に結合された第１方向超伝導ラッチを活性化して、前記電流源と前記双方向電流負荷の前記第１端とを相互接続する第１インダクタを通過し、前記双方向電流負荷を前記第２方向に通過し、さらに前記第２方向超伝導ラッチを通過して、前記低電圧レールへと至る前記電流源からの前記入力電流の電流経路を提供することを含み、
前記第２活性化信号を供給することは、前記双方向電流負荷の第２端と前記低電圧レールとの間に結合された第２方向超伝導ラッチを活性化して、前記電流源と前記双方向電流負荷の前記第２端とを相互接続する第２インダクタを通過し、前記双方向電流負荷を前記第１方向に通過し、さらに前記第１方向超伝導ラッチを通過して、前記低電圧レールへと至る前記電流源からの前記入力電流の電流経路を提供することを含む、付記１０に記載の方法。
（付記１６）
超伝導双方向メモリ書き込み電流ドライバであって、
入力電流を生成するように構成された電流源と、
メモリアレイの行と列のうちの少なくとも一方に関連付けられた書き込み線であって、前記入力電流が前記書き込み線に第１方向に供給されることに基づいて、前記行と列のうちの少なくとも一方の少なくとも１つのメモリセルの第１メモリ状態を書き込み、前記入力電流が前記第１方向とは反対の第２方向に前記書き込み線に供給されることに基づいて、前記行と列のうちの少なくとも一方の少なくとも１つのメモリセルの第２メモリ状態を書き込むように構成された前記書き込み線と、
超伝導双方向電流ドライバと、を備え、前記超伝導双方向電流ドライバは、
第１活性化信号に応答して活性化される第１方向超伝導ラッチと、
第２活性化信号に応答して活性化される第２方向超伝導ラッチと、を含み、
前記第２方向超伝導ラッチは、前記第１方向超伝導ラッチを通過するとともに前記書き込み線を前記第１方向に通過する前記入力電流の第１電流経路を提供するために活性化され、
前記第１方向超伝導ラッチは、前記第２方向超伝導ラッチを通過するとともに前記書き込み線を前記第２方向に通過する前記入力電流の第２電流経路を提供するために活性化される、超伝導双方向メモリ書き込み電流ドライバ。
（付記１７）
前記超伝導双方向電流ドライバはＨブリッジ回路として構成され、前記第１方向超伝導ラッチは、前記電流源と双方向電流負荷の第１端との間に結合された所与の第１方向超伝導ラッチと、前記双方向電流負荷の第２端と低電圧レールとの間に結合された別の第１方向超伝導ラッチとを含み、前記第２方向超伝導ラッチは、前記電流源と前記双方向電流負荷の前記第２端との間に結合された所与の第２方向超伝導ラッチと、前記双方向電流負荷の前記第１端と前記低電圧レールとの間に結合された別の第１方向超伝導ラッチとを含む、付記１６に記載の超伝導双方向メモリ書き込み電流ドライバ。
（付記１８）
前記所与の第１方向超伝導ラッチと前記別の第２方向超伝導ラッチとを結合するノードと、前記双方向誘導電流負荷とを相互接続するリセットラッチをさらに備え、前記リセットラッチは、前記入力電流が前記双方向誘導電流負荷に供給される電流状態から、前記双方向誘導電流負荷に電流が供給されないアイドル状態へ前記超伝導双方向電流ドライバを復帰させるために活性化される、付記１７に記載の超伝導双方向メモリ書き込み電流ドライバ。
（付記１９）
前記双方向電流負荷の前記第１端は、前記所与の第２方向超伝導ラッチに対する活性化入力として結合されるとともに、前記双方向電流負荷の前記第２端は、前記所与の第１方向超伝導ラッチに対する活性化入力として結合され、前記所与の第１方向超伝導ラッチは、活性化コントローラから供給される第１活性化信号による前記別の第１方向超伝導ラッチの活性化に応答して活性化され、前記所与の第２方向超伝導ラッチは、前記活性化コントローラから供給される第２活性化信号による前記別の第２方向超伝導ラッチの活性化に応答して活性化される、付記１７に記載の超伝導双方向メモリ書き込み電流ドライバ。
（付記２０）
前記超伝導双方向電流ドライバはＡブリッジ回路として構成され、前記第１方向超伝導ラッチは、双方向電流負荷の第１端と低電圧レールとの間に結合された第１方向超伝導ラッチを含み、前記第２方向超伝導ラッチは、前記双方向電流負荷の第２端と前記低電圧レールとの間に結合された第２方向超伝導ラッチを含み、前記超伝導双方向電流ドライバはさらに、
前記電流源と前記第１方向超伝導ラッチとを相互接続する第１インダクタと、
前記電流源と前記第２方向超伝導ラッチとを相互接続する第２インダクタと、
を含む、付記１６に記載の超伝導双方向メモリ書き込み電流ドライバ。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】