特許 7158477 共存する時分割複信トランシーバのアイソレーションを強化するシステムおよび方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-10-13

(45)【発行日】2022-10-21

(54)【発明の名称】共存する時分割複信トランシーバのアイソレーションを強化するシステムおよび方法

(51)【国際特許分類】

   H04B 1/10 20060101AFI20221014BHJP

   H04B 1/525 20150101ALI20221014BHJP

   H04B 1/00 20060101ALI20221014BHJP

【ＦＩ】

H04B1/10 L

H04B1/525

H04B1/00 253

【請求項の数】 18

(21)【出願番号】P 2020527007

(86)(22)【出願日】2018-11-20

(65)【公表番号】

(43)【公表日】2021-02-12

(86)【国際出願番号】 US2018062126

(87)【国際公開番号】W WO2019100078

(87)【国際公開日】2019-05-23

【審査請求日】2020-07-10

(31)【優先権主張番号】62/588,864

(32)【優先日】2017-11-20

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】62/714,378

(32)【優先日】2018-08-03

(33)【優先権主張国・地域又は機関】US

(73)【特許権者】

【識別番号】518210487

【氏名又は名称】クム ネットワークス，インコーポレイテッド

【氏名又は名称原語表記】Ｋｕｍｕ Ｎｅｔｗｏｒｋｓ，Ｉｎｃ．

(74)【代理人】

【識別番号】110001302

【氏名又は名称】特許業務法人北青山インターナショナル

(72)【発明者】

【氏名】ジェイン，マヤンク

(72)【発明者】

【氏名】ハーン，ウィルヘルム ステッフェン

(72)【発明者】

【氏名】チェイ，ジョン イル

(72)【発明者】

【氏名】メールマン，ジェフリー

【審査官】前田 典之

(56)【参考文献】

【文献】国際公開第２０１１／１４８３４１（ＷＯ，Ａ１）

【文献】米国特許出願公開第２０１５／０１７１９０３（ＵＳ，Ａ１）

【文献】特開２０１０－０４１２９１（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１５／０１５６００３（ＵＳ，Ａ１）

【文献】特開２００６－１２９４１９（ＪＰ，Ａ）

【文献】特開平０９－０３６７６４（ＪＰ，Ａ）

【文献】特表２０１２－５１７７５７（ＪＰ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０４Ｂ １／１０

Ｈ０４Ｂ １／５２５

Ｈ０４Ｂ １／００

(57)【特許請求の範囲】

【請求項1】

共存する第１および第２の時分割複信（ＴＤＤ）トランシーバのアイソレーションを強化するシステムにおいて、
第１の動作モードにおいて、第１のＴＤＤトランシーバの送信信号を、第２のＴＤＤトランシーバの受信信号における送信帯域の干渉を除去するように構成されたブロッカーキャンセル信号に変換するブロッカーキャンセラであって、前記送信信号は、前記第１の動作モードにおいて第１の周波数帯域で送信され、前記受信信号は、前記第１の動作モードにおける第１の周波数帯域とは異なる第２の周波数帯域で受信される、ブロッカーキャンセラと、
前記第１の動作モードにおいて、前記ブロッカーキャンセラによって生成された第２の周波数帯域のノイズを除去するために前記ブロッカーキャンセル信号をフィルタリングする第１のチューナブルバンドパスフィルタと、
前記第１の動作モードにおいて、前記第１の周波数帯域のパワーを除去するために前記送信信号をフィルタリングする第２のチューナブルバンドパスフィルタと、
前記第１の動作モードにおいて、前記フィルタリングされた送信信号を、前記第２のＴＤＤトランシーバの受信信号における受信帯域の干渉を除去するように構成された送信ノイズキャンセル信号に変換する送信ノイズキャンセラとを具え、
前記システムは、前記第１の動作モードにおいて、フィルタリングされた前記ブロッカーキャンセル信号と前記送信ノイズキャンセル信号を前記第２のＴＤＤトランシーバの受信信号と結合し、結果として、干渉を低減させた受信信号を生成し、
前記システムが前記第１の動作モードから第２の動作モードに切り替え可能であり、当該第２の動作モードでは、
前記ブロッカーキャンセラが、前記第２のＴＤＤトランシーバの送信信号を、前記第１のＴＤＤトランシーバの受信信号における送信帯域の干渉を除去するように構成されたブロッカーキャンセル信号に変換し、ここで前記送信信号は前記第２の周波数帯域で送信され、前記受信信号は前記第１の周波数帯域で受信され、
前記第２のチューナブルバンドパスフィルタが、前記ブロッカーキャンセラによって生成された前記第１の周波数帯域のノイズを除去するために、前記ブロッカーキャンセル信号をフィルタリングし、
前記第１のチューナブルバンドパスフィルタが、前記第２の周波数帯域のパワーを除去するために前記送信信号をフィルタリングし、
前記送信ノイズキャンセラが、前記フィルタリングされた送信信号を、前記第１のＴＤＤトランシーバの受信信号における受信帯域の干渉を除去するように構成された送信ノイズキャンセル信号に変換し、
前記システムが、前記フィルタリングされたブロッカーキャンセル信号と送信ノイズキャンセル信号を前記第１のＴＤＤトランシーバの受信信号と組み合わせて、結果として、干渉を低減させた受信信号を生成し、
前記システムが、局部発振器交換器をさらに具え；前記第１の動作モードにおいて、前記送信信号は、前記第１のＴＤＤトランシーバによって電力増幅された後、前記第２のチューナブルバンドパスフィルタで受信され；前記第１の動作モードにおいて、前記局部発振器交換器とともに、前記第１のＴＤＤトランシーバの受信チェーンが、フィルタリングされた送信信号をデジタルフィルタリングされた送信信号に変換するために使用され；前記送信ノイズキャンセラが、前記デジタルフィルタリングされた送信信号を変換してデジタル送信ノイズキャンセル信号を生成し；前記第１の動作モードにおいて、前記デジタル送信ノイズキャンセル信号が、受信信号のアナログ－デジタル変換後に前記第２のＴＤＤトランシーバの受信信号と結合されて、受信信号における送信ノイズ干渉を低減することを特徴とするシステム。

【請求項2】

請求項１のシステムにおいて、前記ブロッカーキャンセラがデジタル回路である、システム。

【請求項3】

請求項１のシステムにおいて、前記ブロッカーキャンセラがアナログ回路である、システム。

【請求項4】

請求項１のシステムにおいて、前記送信ノイズキャンセラがアナログ回路である、システム。

【請求項5】

請求項１のシステムにおいて、前記送信ノイズキャンセラがデジタル回路である、システム。

【請求項6】

請求項１のシステムにおいて、前記第１の動作モードにおいて、前記第１のＴＤＤトランシーバの送信信号を補助キャンセル信号に変換する補助キャンセラをさらに具え、前記第１の動作モードにおいて、前記干渉を低減させた受信信号の干渉をさらに低減するために、前記補助キャンセル信号が前記第２のＴＤＤトランシーバの受信信号と結合される、システム。

【請求項7】

請求項６のシステムにおいて、前記第２の動作モードにおいて、前記補助キャンセラが前記第２のＴＤＤトランシーバの送信信号を補助キャンセル信号に変換し、前記干渉を低減させた受信信号の干渉をさらに低減するために、当該補助キャンセル信号が前記第１のＴＤＤトランシーバの受信信号と結合される、システム。

【請求項8】

請求項１のシステムにおいて、前記第１のＴＤＤトランシーバが第１のアンテナに結合され、前記第２のＴＤＤトランシーバが第２のアンテナに結合されている、システム。

【請求項9】

請求項８のシステムにおいて、前記第１および第２のアンテナがアンテナスルーマッチャによって結合され、当該アンテナスルーマッチャが前記第１の動作モードにおいて前記第２のアンテナでの前記第１のＴＤＤトランシーバの送信信号の結合を低減する、システム。

【請求項10】

請求項９のシステムにおいて、前記アンテナスルーマッチャは、前記第２の動作モードにおいて前記第１のアンテナでの前記第２のＴＤＤトランシーバの送信信号の結合を低減する、システム。

【請求項11】

請求項１のシステムにおいて、前記第１および第２のＴＤＤトランシーバがデュプレクサによってアンテナに結合されている、システム。

【請求項12】

請求項１１のシステムにおいて、前記デュプレクサが、４つのバンドパスフィルタを具える５ポートデュプレクサであり、前記バンドパスフィルタのうちの２つが前記第１の周波数帯域を中心とし、前記バンドパスフィルタのうち他の２つが前記第２の周波数帯域を中心とする、システム。

【請求項13】

請求項１のシステムにおいて、第２の動作モードにおいて、前記送信信号は、前記第２のＴＤＤトランシーバによって電力増幅された後、前記第１のチューナブルバンドパスフィルタで受信され；前記第２の動作モードにおいて、前記第２のＴＤＤトランシーバの受信チェーンが、局部発振器交換器とともに、フィルタリングされた送信信号をデジタルフィルタリングされた送信信号に変換するために使用され；前記送信ノイズキャンセラが、前記デジタルフィルタリングされた送信信号を変換してデジタル送信ノイズキャンセル信号を生成し；前記第２の動作モードにおいて、前記デジタル送信ノイズキャンセル信号は、受信信号のアナログ／デジタル変換後に前記第１のＴＤＤトランシーバの受信信号と結合されて、受信信号の送信ノイズ干渉を低減する、システム。

【請求項14】

請求項１のシステムにおいて、前記第１の動作モードにおいて、前記送信信号は、前記第１のＴＤＤトランシーバによるデジタル／アナログ変換の前に前記ブロッカーキャンセラで受信され；前記第１の動作モードにおいて、前記第２のＴＤＤトランシーバの送信チェーンが、前記局部発振器交換器とともに、デジタルである前記ブロッカーキャンセル信号を前記第１の周波数帯域のアナログブロッカーキャンセル信号に変換するために使用され；前記第１の動作モードにおいて、前記アナログブロッカーキャンセル信号は、周波数ダウンコンバージョンの前に前記第２のＴＤＤトランシーバの受信信号と結合され、受信信号におけるブロッカー干渉を低減する、システム。

【請求項15】

請求項１４のシステムにおいて、前記第２の動作モードにおいて、前記送信信号は、前記第２のＴＤＤトランシーバによるデジタルからアナログへの変換前に前記ブロッカーキャンセラで受信され；前記第２の動作モードにおいて、前記第１のＴＤＤトランシーバの送信チェーンが、前記局部発振器交換器とともに、デジタルである前記ブロッカーキャンセル信号を前記第２の周波数帯域のアナログブロッカーキャンセル信号に変換するために使用され；前記第２の動作モードにおいて、前記アナログブロッカーキャンセル信号は、周波数ダウンコンバージョンの前に前記第１のＴＤＤトランシーバの受信信号と結合され、受信信号におけるブロッカー干渉を低減する、システム。

【請求項16】

請求項１のシステムにおいて、前記第１のＴＤＤトランシーバが第１のアンテナに結合され；前記第２のＴＤＤトランシーバが第２のアンテナに結合され；前記第１および第２のアンテナはアンテナスルーマッチャによって結合され；前記アンテナスルーマッチャは前記第１の動作モードで前記第２のアンテナにおける前記第１のＴＤＤトランシーバの送信信号の結合を減少させる、システム。

【請求項17】

請求項１のシステムにおいて、前記第１および第２のＴＤＤトランシーバが、４つのバンドパスフィルタを具える５ポートによってアンテナに結合されており、前記バンドパスフィルタのうちの２つは前記第１の周波数帯域を中心とし、前記バンドパスフィルタのうちの他の２つは前記第２の周波数帯域を中心とする、システム。

【請求項18】

請求項１のシステムにおいて、前記第１の動作モードにおいて、前記第１のＴＤＤトランシーバの送信信号を補助キャンセル信号に変換する補助キャンセラをさらに具え；前記第１の動作モードにおいて、前記補助キャンセル信号が前記第２のＴＤＤトランシーバの受信信号と結合されて、干渉が低減された受信信号の干渉をさらに低減する、システム。

【発明の詳細な説明】

【技術分野】

【0001】

関連アプリケーションとの相互参照
［０００１］本出願は、２０１７年１１月２０日に出願された米国仮出願番号６２／５８８，８６４、および２０１８年８月３日に出願された米国仮出願番号６２／７１４，３７８の利益を主張するものであり、これらの全ては、本参照によりその全体が組み込まれる。

【0002】

［０００２］本発明は、一般に無線通信分野に関し、より詳細には、共存する時分割複信トランシーバのアイソレーションを強化する新規で有用なシステムおよび方法に関する。

【背景技術】

【0003】

［０００３］従来の無線通信システムは半二重であり、１つの無線通信チャネルで同時に信号を送受信することはできない。この問題を解決する方法の１つは時分割複信（ＴＤＤ）を用いることであり、ここでは送信と受信が同じ周波数チャネル上だが異なる時間に行われる。多くの現代の通信機器では、同じ周波数帯で（ただし、異なるチャネルで）動作する２以上の非同期のＴＤＤが、互いの近くに存在する。すべての無線機が送信しているか、すべての無線機が受信している間はそのような装置はうまく動作するが、一部の無線機が送信し一部の無線機が受信している場合、そのような装置の性能は制限される。したがって、無線通信分野において、共存する時分割複信トランシーバのアイソレーションを強化するための新規で有用なシステムおよび方法を作成する必要性がある。本発明は、そのような新規で有用なシステムおよび方法を提供する。

【図面の簡単な説明】

【0004】

【図1】［０００４］図１は、共存するＴＤＤトランシーバの先行技術を示す。

【図2A】［０００５］図２Ａは、本発明の実施形態のシステムを示す斜視図である。

【図2B】［０００６］図２Ｂは、本発明の実施形態のシステムの信号経路表現である。

【図2C】［０００７］図２Ｃは、本発明の実施形態のシステムの信号変換のチャネル強度表現である。

【図3A】［０００８］図３Ａは、本発明の実施形態のシステムを示す図である。

【図3B】［０００９］図３Ｂは、本発明の実施形態のシステムを示す図である。

【図4A】［００１０］図４Ａは、本発明の実施形態のシステムを示す図である。

【図4B】［００１１］図４Ｂは、本発明の実施形態のシステムを示す図である。

【図5】［００１２］図５は、本発明の実施形態のシステムのアナログ干渉キャンセラを示す図である。

【図6】［００１３］図６は、本発明の実施形態のシステムのデジタル干渉キャンセラを示す図である

【図7】［００１４］図７は、本発明の実施形態のシステムのアンテナスルーマッチャを示す図である。

【発明を実施するための形態】

【0005】

［００１５］以下の本発明の実施形態の説明は、本発明をこれらの実施形態に限定することを意図するものではなく、むしろ当業者が誰でも本発明を製造し、使用できるようにすることを意図したものである。

【0006】

１．共存する複数の時分割複信（ＴＤＤ）トランシーバ
［００１６］背景技術に記載したように、多くの現代の通信デバイスは、共存する（すなわち、互いに物理的に近接したアンテナを有し、同じ周波数帯または周波数の近い周波数帯で通信するように構成されている）ＴＤＤトランシーバを特徴とする。例えば、多くのワイヤレスアクセスポイントは、双方向型５ＧＨｚＷｉＦｉトランシーバを特徴とし、多くのラップトップコンピュータは、２．４ＧＨｚＷｉＦｉトランシーバと、Ｂｌｕｅｔｏｏｔｈトランシーバ（これも２．４ＧＨｚで動作する）の両方を備える。また、他の構成では、５ＧＨｚＷｉＦｉ、ＬＴＥ、および／またはＭｕｌｔｅＦｉｒｅトランシーバが共存する。

【0007】

［００１７］このような通信システムの一例を図１に示す。各トランシーバの送受信チェーンは互いに独立していることに留意されたい。さらに、トランシーバが受信モードのとき、その受信機の送信経路は使用されず、トランシーバが送信モードのとき、同様に、その受信機の受信経路は使用されない。

【0008】

［００１８］１のトランシーバが受信モードで動作しており、共存する他のトランシーバが送信モードで動作している場合、受信しているトランシーバの性能が低下する。この低下には２つの原因がある。１つ目は、送信しているトランシーバの送信信号が、受信しているトランシーバが受信しようとする信号よりもはるかに強力であるという事実に起因する。信号の周波数が異なっても、信号の周波数は十分に近いため（例えば、同じ周波数帯の異なるチャネル）、送信信号が受信しているトランシーバを飽和させ得る（この文脈では、送信信号は「ブロッカー」と呼ばれる）。第２の理由は、送信信号がそのチャネル内に完全に収まっておらず、一部のノイズが受信チャネルに漏れる場合があるからである。

【0009】

１．共存するＴＤＤトランシーバのアイソレーションを強化するシステム
［００１９］共存する複数のＴＤＤトランシーバのアイソレーションを強化するシステム１００は、チューナブルアナログフィルタ１１０、チューナブルデジタルフィルタ１１１、アナログブロッカーキャンセラ１２０、デジタルブロッカーキャンセラ１２１、アナログ送信ノイズキャンセラ１３０、デジタル送信ノイズキャンセラ１３１、局部発振器（ＬＯ）交換器１４０、アンテナスルーマッチャ１５０、および補助キャンセラ１７０のうちの１以上を具える。システム１００はまた、信号カプラ１６０、アンプ１６１、周波数アップコンバータ１６２、周波数ダウンコンバータ１６３、アナログ／デジタルコンバータ（ＡＤＣ）１６４、デジタル／アナログコンバータ（ＤＡＣ）１６５、時間遅延器１６６、フィルタ１６７、スイッチ１６８、および任意の他の回路要素（例えば、位相シフタ、減衰器、変圧器など）を含む、干渉除去および／またはフィルタリングを可能にするための任意の数の追加要素を含んでいてもよい。

【0010】

［００２０］システム１００は、共存する送信トランシーバを動作させながら、同時に受信トランシーバにおける干渉を低減することにより、共存する複数のＴＤＤトランシーバにおける信号劣化を低減するように機能する。システム１００は、好ましくは、ブロッカー信号としての送信信号の影響を部分的または完全に緩和すること（送信チャネル内または他の方法で）、および送信信号によって受信チャネル内で生じるノイズを除去することの両方によって、干渉を低減する。

【0011】

［００２１］システム１００は、好ましくは、デジタルおよび／またはアナログ回路を用いて実装される。デジタル回路は、好ましくは、汎用プロセッサ、デジタル信号プロセッサ、特定用途向け集積回路（ＡＳＩＣ）、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、および／または任意の適切なプロセッサ（複数可）または回路（複数可）を用いて実装される。アナログ回路は、好ましくはアナログ集積回路（ＩＣ）を使用して実装されるが、追加的または代替的に、個別部品（例えば、コンデンサ、抵抗、トランジスタ）、配線、伝送線、導波路、デジタル部品、混合信号部品、または任意の他の適切な部品を使用して実装されてもよい。システム１００は、好ましくは、構成データを格納するメモリを具えるが、追加的または代替的に、外部に格納された構成データを使用して、または任意の適切な方法で構成されてもよい。

【0012】

［００２２］システム１００は、追加的または代替的に、任意の光学的、フォトニック、フォノン－フォトニック、マイクロ電気機械システム（ＭＥＭＳ）、ナノ電気機械システム（ＮＥＭＳ）、光、音響、光－音響的、機械的、光－機械的、電気的、光－電気的、またはその他の光学的または音響的に関連する技術を使用して、任意の方法で実装されてもよい。

【0013】

［００２３］システム１００は、様々なアーキテクチャで構成することができ、多数のアプリケーションに対する柔軟性を実現する。いくつかの実施形態では、システム１００は、既存のトランシーバに取り付け、あるいは結合されてもよい。追加的または代替的に、システム１００は、複数のトランシーバに統合されてもよい。システム１００のアーキテクチャの例を、図２～４Ｂに示す。システム１００は、様々な方法でこれらのアーキテクチャの態様の組み合わせを使用してもよいことを理解されたい。

【0014】

［００２４］図２Ａに示すように、本発明の実施形態の第１の実装例では、システム１００は、２つのチューナブルアナログフィルタ１１０、デジタルブロッカーキャンセラ１２１、デジタルＴＸノイズキャンセラ１３１、ＬＯ交換器１４０、および複数のカプラ１６０、遅延器１６６、およびスイッチ１６８を具える（スペースの制約により、スイッチ１６８は明示的に「１６８」と符号を付していない）。さらに、別個の信号経路およびスイッチがデジタル領域に示されているが、これは、特定のデジタル実装例を暗示するのではなく、システム１００が複数の動作モード（例えば、第１のモードではトランシーバ１が送信してトランシーバ２が受信し、第２のモードではトランシーバ２が送信しトランシーバ１が受信する）で信号をどのようにルーティングするかを明示することを意図していることに留意されたい（デジタル領域のスイッチは、特定の実装を必要とするのではなく、多くの方法で達成され得る）。

【0015】

［００２５］図２Ａの実装例は、共存するトランシーバの以前に存在した経路を実質的に利用することに留意されたい。例えば、固有の局部発振器が、未使用の受信経路および送信経路の一部と同様に再利用される（これは、図１と図２Ａを比較すると明らかである）。また、図２Ａのすべてのスイッチを反転させることにより、この実施形態は、トランシーバ１がＲＸモードでトランシーバ２がＴＸモードであるときに、干渉低減を提供できることにも留意されたい。

【0016】

［００２６］図２Ａの実装例の信号経路図は図２Ｂの通りであり、本図は、この実装例の動作を説明するために使用することができる。この図は、送信信号（「ＡＢＣ」と書かれている）から始まる。通信装置Ｉ／Ｏ１の出力において、符号「ＡＢＣ」は、送信信号の３つの信号成分（Ａ、Ｂ、およびＣ）を表す。この送信信号は、実際には３つの別々の成分を有する必要はないが、このラベルは、信号の様々な部分がシステム１００を通る際に、どのように分割され、変換され、再結合されるかを追跡することを可能にする。次に、送信信号は（「ＡＢ」と「Ｃ」に）分割される。Ｃはブロッカーキャンセラに渡され、Ｃが送信信号成分からブロッカーキャンセル信号Ｃ’（すなわち、受信チャネル外の望ましくない信号を除去するために受信信号と結合可能な信号）に変換される。そして、Ｃ’はフィルタリングされる（ブロッカーキャンセル信号の生成により加わったノイズが除去される）。一方、ＡＢは、時間遅延器（ブロッカーキャンセラによって加わった遅延を補償する）を通り、無線周波数（ＲＦ）信号に変換される。次いで、ＡＢはＡとＢに分割され、Ａは送信アンテナによって送信され、一方、Ｂはフィルタリングされ（送信帯域内の信号－ブロッカー－を除去するため）、ＴＸノイズキャンセラによってＴＸノイズキャンセル信号Ｂ’（すなわち、受信チャネル内の望ましくない信号を除去するために受信信号と結合可能な信号）に変換される。Ａは、Ｄ（意図された受信信号）とともにＡ’（トランシーバ１と２の間の無線伝送により変換が起こる）として受信機で受信される。次に、Ｃ’が、ブロッカー信号を除去するためにＡ’Ｄと結合される。Ａ’Ｃ’Ｄがデジタル変換され、送信ノイズを除去するためにＢ’と結合され、最終的な信号Ａ’Ｂ’Ｃ’Ｄとなる。

【0017】

［００２７］このプロセスの信号強度は、図２Ｃに示す通りである。図２Ｃに示すように、受信機で受信されるような信号（Ａ’Ｄ）は、送信帯域と受信帯域の両方に望ましくない信号を含む。信号Ａ’Ｄがブロッカーキャンセル信号Ｃ’と結合されると、送信帯域における望ましくない信号強度が低減される。次いで、信号Ａ’Ｃ’ＤをＲＦからデジタルベースバンド信号に変換することができる（この処理により、送信帯域における望ましくない信号をさらに除去することができる）。次に、信号Ａ’Ｃ’Ｄを送信ノイズ除去信号Ｂ’と結合することができ、これにより、信号中に残っている望ましくない信号が低減され（この望ましくない信号は、ダウンコンバートされる前は、受信帯域にあった）、その結果、干渉が低減された信号（Ａ’Ｂ’Ｃ’Ｄ）が得られる。

【0018】

［００２８］この実装例では、左側フィルタ１１０が送信帯域内（Ｂ上）の信号を除去するように機能し、右側フィルタ１１０がブロッカーキャンセル信号の生成によって付加されたノイズ（Ｃ’上）を除去するように機能するが、（例えば、トランシーバ１がＲＸモード、トランシーバ２がＴＸモードに）システム１００が切り替えられた場合、これらの機能は反転することに注意されたい。これは、１１０をＴ２ＬＯ周波数を排除するように左側フィルタをチューニングし、Ｔ１ＬＯ周波数を排除するように右側フィルタ１１０をチューニングすることによって実現される。

【0019】

［００２９］図３Ａに示すように、本発明の実施形態の第２の実装例では、システム１００は、２つのチューナブルアナログフィルタ１１０、アナログブロッカーキャンセラ１２０、アナログＴＸノイズキャンセラ１３０、複数のカプラ１６０、およびスイッチ１６８を具える（スペースの制約により、スイッチ１６８は明示的に「１６８」と符号付けされていない）。図示のように、この実装例では任意で、デジタルＴＸノイズキャンセラ１３１、アンテナスルーマッチャ１５０、および／または補助キャンセラ１７０を具えてもよい。

【0020】

［００３０］この実装例は、トランシーバステージへのアクセスが制限されている局面に有用であり得る（例えば、通信システムのフロントエンドに実装されるように設計されたシステム１００用／アナログベースバンドおよび／またはデジタル信号へのアクセスが制限されているシステム１００用）。この実装例では、システム１００は、通信デバイスのＲＦ入出力のみに結合されることに留意されたい。

【0021】

［００３１］この実装例では、送信側はＲＦでサンプリングされ、複数の信号成分に分割される。これらのうちの最初のもの（符号Ａを付す）が、フィルタ１１０によってフィルタリングされ（好ましくは、送信帯域内の信号（例えば、ブロッカー）を除去し；キャンセラ１３０のダイナミックレンジ要件を緩和する）、次に、当該成分がｆ２（現在の受信周波数）で動作する周波数ダウンコンバータ１６３を用いてベースバンドにダウンコンバートされ、次いで、ＴＸノイズキャンセラ１３０を用いて、送信ノイズキャンセル信号に変換される。任意で、送信信号の送信帯域をサンプリングする第２のＴＸノイズキャンセラ１３０／１３１を用いてもよい（例えば、ダウンコンバージョンまたはキャンセル信号生成の結果として主送信ノイズキャンセル信号に存在する相互変調生成物を除去するため）。このキャンセラは、（システム１００の実装例における他のすべてのキャンセラと同様に）デジタルまたはアナログのいずれかで実装されてもよい。キャンセラがデジタル領域で実装されるがアナログ信号を使用する場合、図３Ａに示すように、ＡＤＣ１６４およびＤＡＣ１６５を使用することができる。送信ノイズキャンセラ信号はその後、ｆ２（現在の受信周波数）に戻るようにアップコンバートされる。

【0022】

［００３２］第２の成分（符号Ｂ）は、ｆ１（現在の送信周波数）で動作する周波数ダウンコンバータ１６３によりベースバンドにダウンコンバートされる。この第２の成分は次に、アナログブロッカーキャンセラ１２０によりブロッカーキャンセル信号に変換された後、フィルタ１１０でフィルタリングされる（ブロッカーキャンセル信号の生成により発生した受信帯域の望ましくない周波数成分を除去するため）。第２のＴＸノイズキャンセラ１３０／１３１が存在する場合、前段落で説明したように、第２の成分もサンプリングされて、ＲＸ帯域における信号キャンセルを補助してもよい）。最後に、ブロッカーキャンセル信号が、ｆ１（現在の送信周波数）でＲＦに戻される。

【0023】

［００３３］第２の実装例のいくつかの変形例では、システム１００は、ＲＦ（この場合、ｆ１）で動作する補助キャンセラ１７０を追加的に具えてもよく、これをブロッカーキャンセル、送信ノイズキャンセル、および／または所望の他の信号キャンセルを補助するために用いることができる。例えば、ＲＦで動作する単純な（すなわち、キャンセラ１２０／１２１および／または１３０／１３１よりも複雑さが少ない）補助キャンセラ１７０は、（補助キャンセラ１７０によって生じる小さな遅延のために）送受信間の短い遅延時間で干渉をキャンセルするのに有用であり得る。

【0024】

［００３４］第２の実装例のいくつかの変形例では、システム１００は、アンテナ間の結合を変更することによって受信アンテナに存在する干渉を低減するように機能するアンテナスルーマッチャ１５０をさらに含んでもよい（以下に詳述する）。

【0025】

［００３５］本発明の実施形態の第３の実装例は、図３Ｂに示すようなものである。この実装例は図３Ａの実装例と似ているが、システム１００が、アナログベースバンドおよび／またはデジタル経路へのアクセスを有する通信装置に適した複数の入力や出力を具えている。この実装例では、例えば、送信機の電力増幅器を、送信アンテナ出力とシステム１００との間の信号を能動的に分割するために使用することができる。さらに、いくつかの信号（例えば、ＴＸノイズキャンセル信号）がベースバンドで結合され、同様に、他の信号（例えば、第２のＴＸノイズキャンセラ１３１の出力）がデジタル領域で受信信号と結合され、キャンセルを実現するようにしてもよい。

【0026】

［００３６］システム１００は、所与の通信システムでどのような入力や出力が利用できるかに応じて、これら２つの実装例の任意の組み合わせの形態をとることができることに留意されたい。

【0027】

［００３７］上記実施例はマルチアンテナアーキテクチャを示しているが、システム１００はまた、複数のトランシーバによるアンテナの使用を可能にするデュプレクサおよび／または他の回路を用いて実装されてもよいことを理解されたい。例えば、図３Ａの実装例と類似のシステム１００の実装例は、図４Ａに示すように、５ポートのデュプレクサ（４つのバンドパスフィルタ１１０が実装されている）を用いて実装されてもよい。同様に、図２Ａと類似のシステム１００の実施形態は、図４Ｂに示すように、５ポートのデュプレクサ（４つのバンドパスフィルタ１１０が実装されている）を用いて実装されてもよい。

【0028】

［００３８］フィルタ１１０、１１１は、信号内の望ましくない周波数成分の存在を除去または低減するように機能する。アナログフィルタ１１０はアナログ領域で実装され、デジタルフィルタ１１１はデジタル領域で実装される。各フィルタ１１０／１１１は、フィルタの応答に応じて信号成分を変換するように機能し、信号の大きさ、信号の位相、および／または信号の遅延に変化を導入することができる。

【0029】

［００３９］フィルタ１１０／１１１は、好ましくはバンドパスフィルタであるが、任意のタイプのフィルタ（例えば、ノッチフィルタ、バンドストップフィルタ、ローパスフィルタ、ハイパスフィルタ）であってもよい。フィルタ１１０／１１１は、好ましくはアナログ共振素子フィルタであるが、追加的または代替的に任意の種類のフィルタ（デジタルフィルタを含む）であってもよい。フィルタ１１０／１１１の共振素子は、好ましくは、集中素子で構成されるが、追加的または代替的に、分散素子共振器、セラミック共振器、ＳＡＷ共振器、水晶共振器、キャビティ共振器、または任意の適当な共振器であってもよい。

【0030】

［００４０］好ましくは、フィルタ１１０／１１１は、フィルタ１１０／１１１の１つ以上のピークをシフトできるように調整可能である。好ましい実施形態の一実装例では、フィルタ１１０／１１１の１以上の共振素子は、フィルタのピークをシフトできるようにする可変シャントキャパシタンス（例えば、バラクターまたはデジタルチューナブルキャパシタ）を含んでもよい。追加的または代替的に、フィルタ１１０／１１１はＱ値で調整可能であってもよいし（すなわち、回路制御値を変更してＱが変更される）、フィルタ１１０／１１１は調整可能でなくてもよい。

【0031】

［００４１］フィルタ１１０／１１１は、共振素子に加えて、遅延素子、位相シフタ、および／またはスケーリング素子を含んでもよい。

【0032】

［００４２］フィルタ１１０／１１１は好ましくはパッシブフィルタであるが、追加的または代替的にアクティブフィルタであってもよい。フィルタ１１０／１１１は、好ましくはアナログ回路部品（１１０）で実装されるが、追加的または代替的にデジタル実装（１１１）されてもよい。フィルタ１１０／１１１の任意の調整可能なピークの中心周波数は、好ましくは調整回路によって制御されるが、追加的または代替的に、任意の適切なシステム（例えば、機械的に調整されたコンデンサのような手動制御を含む）によって制御されてもよい。

【0033】

［００４３］特に、フィルタ１１０／１１１は、関心のある周波数範囲内の挿入損失を低減するのに有用であり得る。フィルタ１１０／１１１は、ノイズおよび／または干渉キャンセルシステムから見たパワーを低減するのにも有用であり得る。（干渉および／またはノイズキャンセルのないシステムで使用されるフィルタとして）独立してノイズを抑制するのとは対照的に、干渉および／またはノイズキャンセルを向上するために使用され、より安価で、小さく、Ｑ値が小さい、および／または排除能力が低いフィルタが使用されてもよいことに留意されたい。

【0034】

［００４４］フィルタ１１０／１１１は、信号に時間遅延を付加するために追加的または代替的に使用することができる（フィルタ自体が信号に時間遅延を追加できるため）。

【0035】

［００４５］ブロッカーキャンセラ１２０および１２１は、送信チャネル（受信チャネルに近いが、通常は受信チャネルと同一ではない）に送信信号が存在することに起因する、受信信号に存在する自己干渉を除去するように機能する。このような干渉は、ＲＦ信号が受信の一部としてデジタルに変換される場合に特に問題となる（なぜなら、送信信号は、異なる帯域にあるにも拘わらず、フィルタリング除去率が十分に高くないか、受信機が十分に大きなダイナミックレンジを有していない場合には、受信信号を圧倒し得るからである）。ブロッカーキャンセラ１２０／１２１は、自己干渉キャンセル技術を用いて信号の送信帯域に存在する干渉を緩和するように機能する。すなわち、第１の信号（典型的には送信信号）の信号サンプルを、当該第１の信号の送信に起因して他の信号（例えば、受信信号、増幅後の送信信号など）に存在する自己干渉の表現に変換し、次いで、その干渉キャンセル信号を他の信号から減算することによって、自己干渉キャンセル信号を生成する。

【0036】

［００４６］好ましくは、ブロッカーキャンセラ１２０／１２１は、受信信号の送信帯域内に存在する干渉を打ち消すように使用され、すなわち、ブロッカーキャンセラ１２０／１２１は、受信機によって受信された送信帯域内の送信信号の表現をモデル化し、受信信号からそのキャンセル信号を減算する回路を使用して、送信信号のサンプルから干渉キャンセル信号を生成する。

【0037】

［００４７］ブロッカーキャンセラ１２０／１２１は、送信信号サンプルの送信帯域（ＴｘＢ）に存在する干渉を打ち消すために追加的に使用することができる。すなわち、ブロッカーキャンセラ１２０／１２１は、送信機によって生成された（一般的に、必ずではないがアンテナ送信の前に）送信帯域内の送信信号の表現をモデル化し、送信信号サンプルからそのキャンセル信号を減算する回路を用いて送信信号のサンプルから干渉キャンセル信号を生成する。このタイプの干渉キャンセルは、一般に、送信信号サンプルを「クリーン」にするために用いられ、すなわち、送信サンプルの送信帯域信号を除去して、サンプルが受信帯域のプライマリ情報を含むようにする（サンプルが受信帯域干渉キャンセルを実行するために利用できるようにする）。

【0038】

［００４８］ブロッカーキャンセラは、アナログ（１２０）、デジタル（１２１）、またはそれらの組み合わせで実装することができる。アナログブロッカーキャンセラ１２０は、アナログ入力信号からアナログ干渉キャンセル信号を生成するように機能する。アナログブロッカーキャンセラ１２０は、任意の入力を使用して、任意の信号の干渉をキャンセルするために使用できるが、アナログブロッカーキャンセラ１２０は、好ましくは、アナログ受信信号の送信帯域干渉をキャンセルするために使用される。また、アナログブロッカーキャンセラ１２０は、送信信号サンプル中の送信帯域信号成分をキャンセルするために使用されてもよい（前述した送信信号クリーニングを実行するため）。

【0039】

［００４９］アップコンバータ、ダウンコンバータ、ＡＤＣ、およびＤＡＣを使用して、アナログブロッカーキャンセラ１２０は、デジタル信号をアナログ入力信号に変換することができ、さらに、干渉キャンセル信号をアナログからデジタルに（または異なる周波数の別のアナログ信号に）変換することができる。

【0040】

［００５０］アナログブロッカーキャンセラ１２０は、好ましくは、単一の周波数帯域（例えば、ベースバンド）で動作するように設計されているが、追加的または代替的に複数の周波数帯域で動作するように設計されていてもよい。アナログブロッカーキャンセラ１２０は、好ましくは、米国特許出願第１４／５６９，３５４号（その全体が参照により組み込まれる）のアナログ自己干渉キャンセラに関連する回路とほぼ同様に、例えば、ＲＦ自己干渉キャンセラ、ＩＦ自己干渉キャンセラ、関連するアップ／ダウンコンバータ、および／または同調回路を有するが、アナログブロッカーキャンセラ１２０は、（前述のように）必ずしも別の信号の送信に起因する受信信号における干渉のキャンセルにのみ適用されるとは限らない。

【0041】

［００５１］アナログブロッカーキャンセラ１２０は、好ましくは、アナログ入力信号のフィルタリングされたバージョン、スケーリングされたバージョン、および／または遅延されたバージョンのセットを組み合わせることにより、アナログ入力信号をアナログ干渉キャンセル信号に変換するアナログ回路として実装されるが、追加的または代替的に、任意の適切な回路として実装されてもよい。例えば、アナログブロッカーキャンセラ１２０は、アナログ入力信号の単一バージョン、コピー、またはサンプルフォームのみを含む変換を実行してもよい。変換された信号（アナログ干渉キャンセル信号）は、好ましくは、別の信号における干渉成分の少なくとも一部を表す。

【0042】

［００５２］アナログブロッカーキャンセラ１２０は、好ましくは、入力信号の変化に加えて、例えば、トランシーバの温度、周囲温度、アンテナ構成、湿度、および送信機の電力といった自己干渉パラメータの変化に適応可能である。アナログブロッカーキャンセラ１２０の適応化は、好ましくは同調回路によって実行されるが、追加的または代替的に、キャンセラに含まれる制御回路または他の制御機構、または任意の他の適切なコントローラ（例えば、デジタルブロッカーキャンセラ１２１の変換アダプタによって）によって実行されてもよい。

【0043】

［００５３］好ましい実施形態の一実装例では、アナログブロッカーキャンセラ１２０は、図５に示すように、一組のスケーラ（利得、減衰、または位相調整を行うことができる）、一組の遅延器、信号コンバイナ、信号ディバイダ、および同調回路を含む。この実装例では、アナログブロッカーキャンセラ１２０は、任意に、チューナブルフィルタ（例えば、調整可能な中心周波数を含むバンドパスフィルタ、調整可能なカットオフ周波数を有するローパスフィルタなど）を含むことができる。

【0044】

［００５４］同調回路は、好ましくは、干渉キャンセルが実行された後の信号（すなわち、残留信号）からサンプリングされたフィードバック信号に基づいて、アナログブロッカーキャンセラ１２０の構成（例えば、フィルタ、スケーラ、遅延器、信号ディバイダ、および／または信号コンバイナのパラメータ）を適応させる。例えば、同調回路が、残留信号に存在する干渉を低減するために、アナログブロッカーキャンセラ１２０の構成を反復的に設定することができる。同調回路は、好ましくはオンライン勾配降下法（例えば、ＬＭＳ、ＲＬＭＳ）を用いて構成パラメータを適応させるが、構成パラメータは、追加的または代替的に任意の適切なアルゴリズムを使用して適応させてもよい。構成パラメータの適応化は、追加的または代替的に、一連の構成間を交互に切り替えることを含んでもよい。アナログブロッカーキャンセラ１２０は、複数の同調回路および／または他の構成要素を共有してもよいことに留意されたい（ただし、各アナログブロッカーキャンセラ１２０は、固有の構成またはアーキテクチャに関連付けられていることが望ましい）。同調回路は、デジタル的におよび／またはアナログ回路として実装することができる。

【0045】

［００５５］デジタルブロッカーキャンセラ１１１は、デジタル変換構成に従ってデジタル入力信号からデジタル干渉キャンセル信号を生成するように機能する。デジタルブロッカーキャンセラ１１１は、任意の入力を用いて、任意の信号の干渉をキャンセルするために用いることができるが、好ましくは、デジタルブロッカーキャンセラ１１１は、アナログ受信信号における送信帯域の干渉をキャンセルするために用いられる（デジタル干渉キャンセル信号をＤＡＣを用いてアナログに変換し、これをアナログ受信信号と結合することにより）。また、デジタルブロッカーキャンセラ１１１は、送信信号の送信帯域信号成分を打ち消すために使用することができる（前述したように送信信号のクリーニングを行うため）。

【0046】

［００５６］アップコンバータ、ダウンコンバータ、ＡＤＣ、およびＤＡＣを使用して、デジタルブロッカーキャンセラ１１１は、任意の周波数のアナログ信号をデジタル入力信号に変換することができ、さらに、干渉キャンセル信号をデジタルから任意の周波数のアナログ信号に変換することができる。

【0047】

［００５７］デジタルブロッカーキャンセラ１１１のデジタル変換構成は、デジタルブロッカーキャンセラ１１１がデジタル送信信号をデジタル干渉信号に変換する方法（例えば、送信信号を干渉キャンセル信号に変換するために使用される一般化メモリ多項式の係数）を指示する設定を含む。デジタルブロッカーキャンセラ１１１用の変換構成は、好ましくは変換アダプタによって適応的に設定されるが、システム１００の任意の構成要素（例えば、同調回路）によって追加的または代替的に設定されてもよいし、設定された変換構成に固定されてもよい。

【0048】

［００５８］デジタルブロッカーキャンセラ１１１は、好ましくは、（上述のように）デジタルブロッカーキャンセラ１１１が必ずしも別の信号の送信に起因する受信信号の干渉のキャンセルのみに適用されるわけではないという点を除いて、その全体が参照により組み込まれる米国仮出願第６２／２６８，３８８号のデジタル自己干渉キャンセラと実質的に同じである。

【0049】

［００５９］好ましい実施形態の一実装例では、デジタルブロッカーキャンセラ１１１は、図６に示すように、成分生成システム、マルチレートフィルタ、および変換アダプタを具える。

【0050】

［００６０］成分生成システムは、干渉キャンセル信号を生成するためにマルチレートフィルタによって使用され得るサンプリングされた入力信号（または複数の入力信号）から信号成分のセットを生成するように機能する。成分生成システムは、好ましくは、特定の数学モデル（例えば、一般化メモリ多項式（ＧＭＰ）モデル、ボルテラモデル、およびウィーナー・ハンマースタインモデル）で使用することを意図した信号成分のセットを生成する。追加的または代替的に、成分生成システムは、複数の数学モデルで使用可能な信号成分のセットを生成してもよい。

【0051】

［００６１］いくつかのケースでは、成分生成システムは、サンプリングされた送信信号のコピーを変更せずに単に通してもよい。これは、機能的には、その特定経路には成分生成システムが明示的に含まれていないことと同等と考えることができる。

【0052】

［００６２］マルチレート適応フィルタは、成分生成システムによって生成された信号成分から干渉キャンセル信号を生成するように機能する。いくつかの実施形態では、マルチレート適応フィルタはさらに、サンプリングレート変換（アップコンバータ１０３０またはダウンコンバータ１０４０と同様であるが、デジタル信号に適用される）を実行するように機能してもよい。マルチレート適応フィルタは、好ましくは、送信機、受信機、チャネルおよび／または他のソースの干渉の寄与をモデル化するように適合された数学モデルに従って、信号成分の加重和を組み合わせることで干渉キャンセル信号を生成する。マルチレート適応フィルタに利用可能な数学モデルの例としては、一般化メモリ多項式（ＧＭＰ）モデル、ボルテラモデル、およびウィーナーハンマースタインモデルが挙げられ、マルチレート適応フィルタは、追加的または代替的に、モデルの任意の組み合わせまたはセットを使用してもよい。

【0053】

［００６３］変換アダプタは、マルチレート適応フィルタおよび／または成分生成システムの変換構成を設定するように機能する。変形構成は、好ましくは、マルチレート適応フィルタで用いられるモデル（複数可）の種類と、これらのモデルに関連する構成の詳細とを含む（個々のモデルは、モデルの種類と特定の構成の詳細のセットとを対にしたものである）。例えば、ある変換設定では、マルチレート適応フィルタが特定の係数セットを持つＧＭＰモデルを用いるように設定され得る。モデルタイプが静的である場合、変換構成は、単にモデル構成の詳細を含んでもよく、例えば、モデルが常にＧＭＰモデルである場合、変換構成は、モデルの係数のみを含み、モデルタイプを指定するデータを含んでいなくてもよい。

【0054】

［００６４］変換構成は、信号成分生成システムおよび／またはマルチレート適応フィルタに関連する他の構成詳細を追加的または代替的に含んでもよい。例えば、信号成分生成システムが複数の変換パスを含む場合、変換アダプタは、これらの変換パスの数、それらのそれぞれの成分生成システムが対応するモデル順序、使用されるフィルタリングの種類、および／または他の適切な詳細を設定してもよい。一般に、変換構成は、信号成分生成システムおよび／またはマルチレート適応フィルタの計算または構造に関連する任意の詳細を含み得る。

【0055】

［００６５］好ましくは、変換アダプタは、干渉キャンセル後の信号（すなわち、残留信号）からサンプリングされたフィードバック信号に基づいて変換構成を設定する。例えば、変換アダプタは、残留信号に存在する干渉を低減するために、変換構成を反復的に設定してもよい。変換アダプタは、分析法、オンライン勾配降下法（例えば、ＬＭＳ、ＲＬＭＳ）、および／または任意の他の適切な方法を使用して、変換構成および／または変換構成生成アルゴリズムを適応させることができる。好ましくは、変換構成を適応させることは、学習に基づいて変換構成を変更することを含む。ニューラルネットワークモデルの場合、これは、テスト入力に基づいてニューラルネットワークの構造および／または重みを変更することを含み得る。ＧＭＰ多項式モデルの場合、これは、勾配降下法に従ってＧＭＰ多項式係数を最適化することを含み得る。

【0056】

［００６６］デジタルブロッカーキャンセラ１１１は、変換アダプタおよび／または他の構成要素を共有してもよいことに留意されたい（ただし、各デジタルブロッカーキャンセラ１１１は、独自の変換構成に関連付けられていることが望ましい）。

【0057】

［００６７］送信ノイズキャンセラ１３０、１３１は、受信チャネル内の送信信号の存在に起因する（例えば、送信信号の電力増幅によって受信チャネル内に生成されたノイズに起因する）受信信号内（受信チャネル内）に存在する自己干渉を除去するように機能する。送信ノイズキャンセラ１３０／１３１は、自己干渉キャンセル技術を用いて信号の受信帯域に存在する干渉を緩和するように機能する。すなわち、第１の信号（典型的には送信信号）の信号サンプルを、第１の信号の送信に起因する他の信号（例えば、受信信号、増幅後の送信信号など）に存在する自己干渉の表現に変換することによって自己干渉キャンセル信号を生成し、その後、その干渉キャンセル信号を他の信号から減算することによって、自己干渉キャンセル信号を生成する。

【0058】

［００６８］好ましくは、送信ノイズキャンセラ１３０／１３１が、受信信号の受信帯域内に存在する干渉をキャンセルするために使用され、すなわち、送信ノイズキャンセラ１３０／１３１は、受信機で受信された受信帯域内の送信信号の表現をモデル化し、そのキャンセル信号を受信信号から減算する回路を使用して、送信信号の受信帯域成分のサンプルから干渉キャンセル信号を生成する。

【0059】

［００６９］アナログ送信ノイズキャンセラ１３０は、好ましくは、アナログブロッカーキャンセラ１２０とほぼ同様の構造であるが、追加的または代替的に、任意の適切なアナログ干渉キャンセラであってもよい。

【0060】

［００７０］デジタル送信ノイズキャンセラ１３１は、好ましくは、デジタルブロッカーキャンセラ１２１とほぼ同様の構造であるが、追加的または代替的に、任意の適切なデジタル干渉キャンセラであってもよい。

【0061】

［００７１］局部発振器交換器１４０は、信号のダウンコンバージョン／アップコンバージョンタスクを実行するために局部発振器を再利用できるように機能する（この再利用は、信号の複雑さを減少させるだけでなく、送受信信号の位相ノイズを減少させる）。局部発振器交換器１４０は、好ましくは、（例えば、図２Ａに示すように）１つのトランシーバからの局部発振器を別のトランシーバの信号経路に結合可能にするスイッチおよび信号経路を含む。図２Ａに示すように、トランシーバ１（Ｔ１）のＬＯは、送信信号をＲＦ（＠ｆ１）にアップコンバートするためと、（トランシーバ２（Ｔ２）の送信チェーンを使用して＠ｆ１で）ブロッカーキャンセル信号をアップコンバートするための両方に使用され、Ｔ２のＬＯは、受信信号をベースバンド（＠ｆ２）にダウンコンバートするためと、ＴＸノイズキャンセル信号の生成に用いられた送信信号サンプルをベースバンド（＠ｆ２）にダウンコンバートするための両方に使用される。

【0062】

［００７２］局部発振器交換器１４０は、任意の方法で局部発振器の再利用または他の共有を達成してもよい。

【0063】

［００７３］図７に示すように、アンテナスルーマッチャ１５０は、送信信号に起因して受信アンテナに存在する干渉量を減少させるために、アンテナ間の結合を変更するように機能する。アンテナスルーマッチャ１５０は、好ましくは、調整可能なアナログ回路コンポーネント（例えば、調整可能なインダクタ／コンデンサ／抵抗器）を具えるが、追加的または代替的に、任意のアナログおよび／またはデジタル回路コンポーネントを具えてもよい。

【0064】

［００７４］特に、アンテナスルーマッチャ１５０は、送信電力を最大化せず／（アンテナマッチングネットワークにおいて典型的な）送信アンテナでの反射を避けるように調整することができるが、代わりに、送信アンテナで送信された信号の受信アンテナへの結合を低減するように調整されてもよいことに留意すべきである。

【0065】

［００７５］アンテナスルーマッチャ１５０は、好ましくは、通信環境（例えば、特定の反射源や信号経路を有する特定の場所の特定のアンテナ）に基づいて調整されるが、追加的または代替的に、システム１００の設定時／作動時に調整されなくてもよいし、任意の方法で調整されてもよい。

【0066】

［００７６］信号カプラ１６０は、アナログ信号を分割および／または結合するように機能する。必ずしも図示されていないが、信号カプラは、好ましくは２以上のアナログ信号の各合流部（例えば、分割、結合）に用いられるが、代替的に、アナログ信号は、任意の方法で結合、結合、または分割されてもよい。特に、信号カプラ１６０は、送信信号のサンプルを提供するために使用されてもよいし、干渉キャンセル信号を他の信号（例えば、送信信号または受信信号）と結合するために使用されてもよい。あるいは、信号カプラ１６０は、任意の目的のために使用されてもよい。信号カプラ１６０は、電力量を変化させて信号を結合および／または分割することができる。例えば、信号をサンプリングすることを意図した信号カプラ１６０は、入力ポート、出力ポート、およびサンプルポートを有し、このカプラ１６０は、入力ポートから出力ポートに電力の大部分をルーティングし、少量をサンプルポートに行くようにすることができる（例えば、出力ポートとサンプルポートの間で９９．９％／０．１％の電力分割、または任意の他の適切な分割）。

【0067】

［００７７］信号カプラ１６０は、好ましくは、短区間方向性伝送線路カプラであるが、追加的または代替的に、任意の電力ディバイダ、電力コンバイナ、方向性カプラ、または他のタイプの信号スプリッタであってもよい。信号カプラ１３０は、好ましくはパッシブカプラであるが、追加的または代替的にアクティブカプラであってもよい（例えば、電力増幅器を含む）。例えば、信号カプラ１６０は、結合伝送線路カプラ、分岐線路カプラ、ランゲカプラ、ウィルキンソン電力ディバイダ、ハイブリッドカプラ、ハイブリッドリングカプラ、多重出力ディバイダ、導波管指向性カプラ、導波管電力カプラ、ハイブリッドトランスカプラ、クロスコネクテッドトランスカプラ、抵抗性ティー、および／または抵抗性ブリッジハイブリッドカプラを含み得る。信号カプラ１６０の出力ポートは、好ましくは９０度位相シフトされているが、追加的または代替的に、異なる量の位相または位相シフト量であってもよい。

【0068】

［００７８］増幅器１６１は、システム１００の信号を増幅するように機能する。増幅器は、任意のアナログまたはデジタルの増幅器を含み得る。増幅器１６１のいくつかの例は、受信信号を増幅するのに典型的に利用される低ノイズ増幅器（ＬＮＡ）や、送信前に送信信号を増幅するのに典型的に利用される電力増幅器（ＰＡ）を含む。

【0069】

［００７９］周波数アップコンバータ１６２は、アナログ信号の搬送波周波数をアップコンバートするように機能する（典型的にはベースバンドからＲＦへだが、代わりに任意の周波数から他の任意のより高い周波数へ）。アップコンバータ１６２は、好ましくは、ヘテロダイン法を用いて信号のアップコンバージョンを達成するが、追加的または代替的に、任意の適切なアップコンバージョン法を用いてもよい。

【0070】

［００８０］アップコンバータ１６２は、好ましくは、局部発振器（ＬＯ）、ミキサ、およびバンドパスフィルタを具える。局部発振器は周波数シフト信号をミキサに提供するように機能し、ミキサは周波数シフト信号と入力信号とを結合して（通常は２つ、代替例では任意の数の）周波数シフト信号を生成し、そのうちの１つは所望の出力信号であり、バンドパスフィルタは所望の出力信号以外の信号を排除する。代替的に、アップコンバータ１６２は、フィルタを具えなくてもよい（例えば、フィルタリングが他の場所で行われるか必要でない場合）。

【0071】

［００８１］局所発振器は、好ましくはデジタル水晶可変周波数発振器（ＶＦＯ）であるが、追加的または代替的にアナログＶＦＯや他の適切なタイプの発振器であってもよい。局所発振器は、好ましくは調整可能な発振周波数を有するが、追加的または代替的に、静的な発振周波数を有してもよい。

【0072】

［００８２］ミキサは、好ましくはアクティブミキサであるが、追加的または代替的にパッシブミキサであってもよい。ミキサは、ディスクリート部品、アナログ集積回路（ＩＣ）、デジタルＩＣ、および／または任意の他の適切な部品を含み得る。ミキサは、好ましくは、２以上の電気的入力信号を１以上の複合出力に結合するように機能し、ここで各出力は少なくとも２つの入力信号の何らかの特性を含む。

【0073】

［００８３］好ましくは、（アップコンバータの）バンドパスフィルタは、調整可能な無線周波数を中心とする同調可能なバンドパスフィルタである。追加的または代替的に、バンドパスフィルタは、設定された無線周波数を中心とするバンドパスフィルタであってもよく、または他の任意の適切なタイプのフィルタであってもよい。バンドパスフィルタは、好ましくはパッシブフィルタであるが、追加的または代替的にアクティブフィルタであってもよい。バンドパスフィルタは、好ましくはアナログ回路部品で実装されるが、追加的または代替的にデジタルで実装されてもよい。

【0074】

［００８４］バンドパスフィルタが調整可能である変形例では、各チューナブルフィルタの中心周波数は、好ましくは制御回路または同調回路によって制御されるが、追加的または代替的に、任意の適切なシステム（例えば、機械的にチューニングされたコンデンサのように手動制御を含む）によって制御されてもよい。各チューナブルバンドパスフィルタは、好ましくは、設定されたＱ値を有するが、追加的または代替的に可変のＱ値を有してもよい。チューナブルバンドパスフィルタは、異なるＱ値を有してもよく、例えば、チューナブルフィルタのいくつかは高いＱ値で、いくつかは低いＱ値であってもよく、いくつかはＱ値が無（フラット応答）でもよい。

【0075】

［００８５］周波数ダウンコンバータ１６３は、アナログ信号のキャリア周波数を（典型的にはベースバンドにだが、代替例ではキャリア周波数よりも低い任意の周波数に）ダウンコンバートするように機能する。ダウンコンバータ１６３は、好ましくは、ヘテロダイン法を用いて信号のダウンコンバートを達成するが、追加的または代替的に、任意の適切なダウンコンバート法を用いてもよい。

【0076】

［００８６］ダウンコンバータ１６３は、好ましくは、局部発振器（ＬＯ）、ミキサ、およびベースバンドフィルタを具える。代替的に、ダウンコンバータ１６３は、フィルタを有さなくてもよい（例えば、フィルタリングが他の場所で実行されるか必要でない場合）。局部発振器は、周波数シフト信号をミキサに提供するように機能し、ミキサは、周波数シフト信号と入力信号を結合して（通常は２つの）周波数シフトされた信号を生成し、そのうちの１つが所望の信号であり、ベースバンドフィルタは、所望の信号以外の信号を排除する。

【0077】

［００８７］局所発振器は、好ましくはデジタル水晶可変周波数発振器（ＶＦＯ）であるが、追加的または代替的にアナログＶＦＯまたは他の適切なタイプの発振器であってもよい。局所発振器は、好ましくは、調整可能な発振周波数を有するが、追加的または代替的に、静的な発振周波数を有してもよい。

【0078】

［００８８］ミキサは、好ましくはアクティブミキサであるが、追加的または代替的にパッシブミキサであってもよい。ミキサは、個別要素、アナログＩＣ、デジタルＩＣ、および／または他の任意の適切な構成要素を具え得る。ミキサは、好ましくは、２以上の電気的入力信号を１以上の複合出力に結合するように機能し、各出力は、少なくとも２つの入力信号の何らかの特性を含む。

【0079】

［００８９］ベースバンドフィルタは、好ましくは、調整可能なローパス周波数を有するローパスフィルタである。追加的または代替的に、ベースバンドフィルタは、設定されたローパス周波数を有するローパスフィルタ、バンドパスフィルタ、または他の適切なタイプのフィルタであってもよい。ベースバンドフィルタは、好ましくはパッシブフィルタであるが、追加的または代替的にアクティブフィルタであってもよい。ベースバンドフィルタは、好ましくはアナログ回路部品で実装されるが、追加的または代替的にデジタルで実装されてもよい。

【0080】

［００９０］なお、周波数アップコンバータ１６２のバンドパスフィルタや周波数ダウンコンバータ１６３のベースバンドフィルタは、フィルタ１１０（または１１１）の特定の実施例である。

【0081】

［００９１］アナログ／デジタル変換器（ＡＤＣ）１６４は、アナログ信号を（典型的にはベースバンドであるが、追加的または代替的に任意の周波数で）デジタル信号に変換するように機能する。ＡＤＣ１６４は任意の適切なアナログ／デジタル変換器であってよく、例えば、直接変換ＡＤＣ、フラッシュＡＤＣ、逐次近似ＡＤＣ、ランプ比較ＡＤＣ、ウィルキンソンＡＤＣ、積分ＡＤＣ、デルタ符号化ＡＤＣ、時間インターリーブＡＤＣ、または任意の他の適切なタイプのＡＤＣである。

【0082】

［００９２］デジタル／アナログ変換器（ＤＡＣ）１６５は、デジタル信号をアナログ信号に（典型的にはベースバンドであるが、追加的または代替的に任意の周波数で）変換するように機能する。ＤＡＣ１６５は、任意の適切なデジタル／アナログ変換器であってよく、例えば、パルス幅変調器、オーバーサンプリングＤＡＣ、二値化ＤＡＣ、Ｒ－２ＲラダーＤＡＣ、サイクリックＤＡＣ、温度計符号化ＤＡＣ、またはハイブリッドＤＡＣなどである。

【0083】

［００９３］時間遅延器１６６は、信号成分を遅延させるように機能する。遅延器１６６は、アナログ（例えば、時間遅延回路として）またはデジタル（例えば、時間遅延関数として）で実装することができる。遅延器１６６は、固定的であってもよいが、追加的または代替的に可変遅延を導入してもよい。遅延器１６６は、好ましくは、アナログ遅延回路（例えば、バケットブリゲード装置、長い伝送線路、一連のＲＣネットワーク）として実装されるが、追加的または代替的に任意の他の適切な方法で実装されてもよい。遅延器１６６が可変遅延である場合、導入される遅延は、システム１００の同調回路または他のコントローラによって設定することができる。必ずしも明示的に図示されていないが、遅延器１６６は、ある信号を別の信号に対して相対的に遅延させるための様々な態様でシステム１００に結合することができる。例えば、遅延器１６６は、干渉キャンセル信号を生成するのにかかる時間を考慮して（２つの信号が相対的に同じタイミングで結合されるように）受信信号または送信信号を遅延させるために使用することができる。遅延器１６６は、システム１００の任意の２つの構成要素の一部として、またはその間に潜在的に実装することができる。

【0084】

［００９４］補助キャンセラ１７０は、ブロッカーキャンセラ１２０／１２１および送信ノイズキャンセラ１３０／１３１に加えて、キャンセル除去を補助するように機能する。例えば、ＲＦにおける単純な（例えば、シングルタップの）補助キャンセラ１７０が、ベースバンドキャンセラ１３０／１２０を補完してもよい（図３Ａに示すように）。補助キャンセラ１７０は、アナログ（この場合、好ましくはアナログブロッカーキャンセラ１２０と構造的に類似する）またはデジタル（この場合、好ましくはデジタルブロッカーキャンセラ１２１と構造的に類似する）のいずれかであり得る。補助キャンセラは、追加的または代替的に、任意の適切な干渉キャンセラまたはノイズキャンセラであってよい。

【0085】

［００９５］当業者は、上記の詳細な説明から、および図や特許請求の範囲から認識するように、添付の特許請求の範囲に定義される本発明の範囲から逸脱することなく、本発明の好ましい実施形態に修正および変更を加えることができる。

【図1】

【図2A】

【図2B】

【図2C】

【図3A】

【図3B】

【図4A】

【図4B】

【図5】

【図6】

【図7】