特許 7158510 複合計算装置、方法、人工知能チップ、電子設備、及びプログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-10-13

(45)【発行日】2022-10-21

(54)【発明の名称】複合計算装置、方法、人工知能チップ、電子設備、及びプログラム

(51)【国際特許分類】

   G06N 3/063 20060101AFI20221014BHJP

   G06F 15/80 20060101ALI20221014BHJP

【ＦＩ】

G06N3/063

G06F15/80

【請求項の数】 14

(21)【出願番号】P 2021001829

(22)【出願日】2021-01-08

(65)【公開番号】P2022013607

(43)【公開日】2022-01-18

【審査請求日】2021-01-08

(31)【優先権主張番号】202010612288.3

(32)【優先日】2020-06-30

(33)【優先権主張国・地域又は機関】CN

(73)【特許権者】

【識別番号】514322098

【氏名又は名称】ベイジン バイドゥ ネットコム サイエンス テクノロジー カンパニー リミテッド

【氏名又は名称原語表記】Ｂｅｉｊｉｎｇ Ｂａｉｄｕ Ｎｅｔｃｏｍ Ｓｃｉｅｎｃｅ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．， Ｌｔｄ．

【住所又は居所原語表記】２／Ｆ Ｂａｉｄｕ Ｃａｍｐｕｓ， Ｎｏ．１０， Ｓｈａｎｇｄｉ １０ｔｈ Ｓｔｒｅｅｔ， Ｈａｉｄｉａｎ Ｄｉｓｔｒｉｃｔ， Ｂｅｉｊｉｎｇ １０００８５， Ｃｈｉｎａ

(73)【特許権者】

【識別番号】521457387

【氏名又は名称】クンルンシン テクノロジー （ベイジン） カンパニー リミテッド

【氏名又は名称原語表記】Ｋｕｎｌｕｎｘｉｎ Ｔｅｃｈｎｏｌｏｇｙ （Ｂｅｉｊｉｎｇ） Ｃｏｍｐａｎｙ Ｌｉｍｉｔｅｄ

【住所又は居所原語表記】ＣＷ Ｓｅｃｔｉｏｎ， Ｆ／４， Ｂｕｉｌｄｉｎｇ １， Ｎｏ．１０， Ｓｈａｎｇｄｉ １０ｔｈ Ｓｔｒｅｅｔ， Ｈａｉｄｉａｎ Ｄｉｓｔｒｉｃｔ， １００１０１， Ｂｅｉｊｉｎｇ， Ｃｈｉｎａ

(74)【代理人】

【識別番号】100079108

【弁理士】

【氏名又は名称】稲葉 良幸

(74)【代理人】

【識別番号】100109346

【弁理士】

【氏名又は名称】大貫 敏史

(74)【代理人】

【識別番号】100117189

【弁理士】

【氏名又は名称】江口 昭彦

(74)【代理人】

【識別番号】100134120

【弁理士】

【氏名又は名称】内藤 和彦

(74)【代理人】

【識別番号】100108213

【弁理士】

【氏名又は名称】阿部 豊隆

(72)【発明者】

【氏名】ジャオ，バオフ

(72)【発明者】

【氏名】ドゥ，シュエリャン

(72)【発明者】

【氏名】アン，カン

(72)【発明者】

【氏名】スー，インナン

(72)【発明者】

【氏名】タン，チャオ

【審査官】三坂 敏夫

(56)【参考文献】

【文献】国際公開第２０１９／０４９８４２（ＷＯ，Ａ１）

【文献】特開平０６－０２８３３１（ＪＰ，Ａ）

【文献】特開平０５－２６４６４５（ＪＰ，Ａ）

【文献】米国特許第０５３７１８３４（ＵＳ，Ａ）

【文献】特開平０４－０５４６８５（ＪＰ，Ａ）

【文献】米国特許第０５２５６９１１（ＵＳ，Ａ）

【文献】小池 誠彦 ，ニューロコンピューティングのためのハードウェア，電子情報通信学会論文誌 ，社団法人電子情報通信学会，1990年08月25日，第J73-D-II巻 第8号，第1132頁－第1145頁

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｇ０６Ｎ ３／００－ ３／１２

１０／００－２０／２０

Ｇ０６Ｆ １５／８０

１５／１７３

(57)【特許請求の範囲】

【請求項1】

入力インタフェースと、複数の計算コンポーネントと、出力インタフェースと、を備え、
前記入力インタフェースは、複数の命令ソースの各々によって送信された、命令ソース識別子と複合計算に用いられるソースオペランドとを含む複合計算命令を複数受信したとき、前記複数の複合計算命令の各々に含まれた計算タイプに基づいて、前記複数の複合計算命令をそれぞれに対応する計算コンポーネントに送信することに用いられ、
前記複数の計算コンポーネントの各々は、前記入力インタフェースに接続され、
前記複数の計算コンポーネントの各々は、受信した複合計算命令からソースオペランドを取得して前記複合計算を行い、前記受信した複合計算命令に含まれた命令ソース識別子と前記複合計算の計算結果とを含む、前記受信した複合計算命令に対応する計算結果命令を生成して、前記出力インタフェースに送信することに用いられ、
前記出力インタフェースは、前記受信した複合計算命令に対応する前記計算結果命令を受信したとき、前記計算結果命令に含まれた命令ソース識別子に基づいて、前記計算結果命令に含まれた前記計算結果を、前記受信した複合計算命令の送信元に該当する命令ソースに送信することに用いられ、
前記入力インタフェース及び前記出力インタフェースのいずれもクロスバースイッチアレイ型アーキテクチャである、
複合計算装置。

【請求項2】

前記入力インタフェースは、複数の第１マスタノードと複数の第１スレーブノードとを含み、
各前記第１スレーブノードは、各第１マスタノードに接続され、各前記第１スレーブノードは、各前記計算コンポーネントと１対１に対応して接続され、
前記第１マスタノードは、複合計算命令を取得し、取得した複合計算命令における計算タイプに基づいて、取得した複合計算命令を対応する第１スレーブノードに送信し、
前記第１スレーブノードは、受信した複合計算命令を、接続された計算コンポーネントに送信することに用いられる、
請求項１に記載の複合計算装置。

【請求項3】

前記入力インタフェースは、各前記第１マスタノードと１対１に対応して接続された複数の第１アドレス判定モジュールと、各前記第１スレーブノードと１対１に対応して接続
された複数の第１送信モジュールと、をさらに含み、
各前記第１送信モジュールは、各前記第１アドレス判定モジュールに接続され、
前記第１アドレス判定モジュールは、接続された第１マスタノードから、対応する複合計算命令を受信し、受信した複合計算命令における命令タイプと、それぞれ接続された第１スレーブノードとを比較し、比較結果が一致した場合に、第１要求イネーブルアクティブ信号を出力し、
第１送信モジュールは、予め設定された送信アルゴリズムに基づいて、複数の出力された第１要求イネーブルアクティブ信号から第１目標要求イネーブルアクティブ信号を決定し、前記第１目標要求イネーブルアクティブ信号に対応する第１マスタノードと、第１送信モジュールに接続された第１スレーブノードとをゲーティングする、
請求項２に記載の複合計算装置。

【請求項4】

第１マスタノードの出力データは、前記計算タイプを含む第１アドレス信号と、前記命令ソース識別子及び前記ソースオペランドを含む第１データ信号とを含み、
前記第１アドレス判定モジュールは、接続された第１マスタノードから、対応する第１アドレス信号を受信し、受信した第１アドレス信号と、それぞれ接続された第１スレーブノードのシーケンス番号と、を比較することに用いられ、
前記第１スレーブノードは、ゲーティングされた第１マスタノードから、対応する第１データ信号を受信することに用いられる、
請求項３に記載の複合計算装置。

【請求項5】

前記第１マスタノードは、ハンドシェイクプロトコルを介して前記複合計算命令を受信する、請求項２に記載の複合計算装置。

【請求項6】

前記出力インタフェースは、各前記計算コンポーネントと１対１に対応して接続された複数の第２マスタノードと、各前記第２マスタノードとそれぞれ接続された複数の第２スレーブノードとを含み、
前記第２マスタノードは、接続された計算コンポーネントから、対応する計算結果命令を取得し、取得した計算結果命令における命令ソース識別子に基づいて、取得した計算結果命令を、対応する第２スレーブノードに送信することと、
第２スレーブノードは、受信した計算結果命令を、対応する命令ソースに送信することに用いられる、
請求項１に記載の複合計算装置。

【請求項7】

前記出力インタフェースは、各前記第２マスタノードと１対１に対応して接続された複数の第２アドレス判定モジュールと、それぞれ各前記第２アドレス判定モジュールに接続された複数の第２送信モジュールとをさらに含み、
前記第２アドレス判定モジュールは、接続された第２マスタノードから、対応する計算結果命令を受信し、受信した計算結果命令における命令ソース識別子と、それぞれ接続された第２スレーブノードとを比較し、比較結果が一致した場合に、第２要求イネーブルアクティブ信号を出力することに用いられ、
前記第２送信モジュールは、予め設定された送信アルゴリズムに基づいて、複数の出力された第２要求イネーブルアクティブ信号から第２目標要求イネーブルアクティブ信号を決定し、前記第２目標要求イネーブルアクティブ信号に対応する第２マスタノードと、前記第２送信モジュールに接続された第２スレーブノードとをゲーティングすることに用いられる、
請求項６に記載の複合計算装置。

【請求項8】

第２マスタノードの出力データは、前記命令ソース識別子を含む第２アドレス信号と、前記計算結果を含む第２データ信号とを含み、
前記第２アドレス判定モジュールは、接続された第２マスタノードから、対応する第２アドレス信号を受信し、受信した第２アドレス信号と、それぞれ接続された第２スレーブノードのシーケンス番号と、を比較することに用いられ、
前記第２スレーブノードは、ゲーティングされた第２マスタノードから、対応する第２アドレス信号を受信することに用いられる、
請求項７に記載の複合計算装置。

【請求項9】

前記第２マスタノードは、ハンドシェイクプロトコルを介して接続された計算コンポーネントから対応する計算結果命令を受信する、請求項８に記載の複合計算装置。

【請求項10】

請求項１～９のいずれか一項に記載の複合計算装置と、前記複合計算装置に接続された複数の命令ソースと、を備える、人工知能チップ。

【請求項11】

前記命令ソースは、人工知能プロセッサコアを備える、請求項１０に記載の人工知能チップ。

【請求項12】

通信接続されている少なくとも１つのプロセッサと、
少なくとも１つのメモリと、
請求項１０又は１１に記載の少なくとも１つの人工知能チップと、を備える、
電子設備。

【請求項13】

入力インタフェースと、複数の計算コンポーネントと、出力インタフェースとを備える、複合計算装置によって実行される複合計算方法であって、
前記入力インタフェースが、複数の命令ソースの各々によって送信された、命令ソース識別子と複合計算に用いられるソースオペランドとを含む複合計算命令を複数受信したとき、前記複数の複合計算命令の各々に含まれた計算タイプに基づいて、前記複数の複合計算命令をそれぞれに対応する計算コンポーネントに送信することと、
前記複数の計算コンポーネントの各々が、受信した複合計算命令からソースオペランドを取得して前記複合計算を行い、前記受信した複合計算命令に含まれた命令ソース識別子と前記複合計算の計算結果とを含む、前記受信した複合計算命令に対応する計算結果命令を生成することと、
前記出力インタフェースが、前記受信した複合計算命令に対応する前記計算結果命令を受信したとき、前記計算結果命令に含まれた命令ソース識別子に基づいて、前記計算結果命令に含まれた前記計算結果を、前記受信した複合計算命令の送信元に該当する命令ソースに送信することと、を含み、
前記入力インタフェース及び前記出力インタフェースのいずれもクロスバースイッチアレイ型アーキテクチャである、
複合計算方法。

【請求項14】

入力インタフェースと、複数の計算コンポーネントと、出力インタフェースとを備える複合計算装置のプロセッサにより実行されると、請求項１３に記載の複合計算方法を実行することを特徴とするプログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、人工知能技術分野に関し、特に人工知能チップ技術分野に関する。

【背景技術】

【0002】

人工知能（Ａｒｔｉｆｉｃｉａｌ Ｉｎｔｅｌｌｉｇｅｎｃｅ、ＡＩ）アルゴリズムには複合計算が数多く存在する。これらの複合計算は、ＡＩプロセッサにおいて、複数の基本的な算術と論理演算命令とを組み合わせて実現することができるが、時間と労力がかかるだけでなく、これらの複合計算の実行効率を低下させ、ソフトウェアプログラミングにも不向きである。現在のＡＩプロセッサは、専用の複合計算ユニットをシングル命令の方法でコールすることにより複合計算を実現することが多い。これらの複合計算ユニットが占める論理面積は相対的に大きいため、マルチコアＡＩプロセッサにおいて、プロセッサコアがそれぞれこれらの複合計算ユニットを独占すれば、とても大きなチップ面積が占用され、実現のコストがかかりすぎる。また、実際の応用シーンにおいて、これらの複合計算命令の使用頻度はそれほど高いというわけではないため、プロセッサコアがそれぞれ独占したとき、これらの複合計算ユニットに対する使用率もそれほど高くない。

【発明の概要】

【発明が解決しようとする課題】

【0003】

本発明は、複合計算装置、方法、人工知能チップ、及び電子設備を提供する。

【課題を解決するための手段】

【0004】

本発明の第１態様は、複合計算装置を提供し、当該装置は、入力インタフェースと、複数の計算コンポーネントと、出力インタフェースと、を備え、入力インタフェースは、命令ソース識別子と複合計算に用いられるソースオペランドとを含む複合計算命令を受信し、かつ、各複合計算命令における計算タイプに基づいて、各複合計算命令を、対応する計算コンポーネントに送信ことに用いられ、各計算コンポーネントは、いずれも入力インタフェースに接続され、計算コンポーネントは、受信した複合計算命令から、ソースオペランドを取得して複合計算を行い、複合計算命令における命令ソース識別子と複合計算の計算結果とを含む計算結果命令を生成して、出力インタフェースに送信することに用いられ、出力インタフェースは、各計算結果命令における命令ソース識別子に基づいて、各計算結果命令における計算結果をそれぞれ対応する命令ソースに送信することに用いられる。

【0005】

本発明の第２態様は、人工知能チップを提供し、上記の複合計算装置と、複合計算装置に接続された複数の人口知能プロセッサコアとを備える。

【0006】

本発明の第３態様は、電子設備を提供し、少なくとも１つのプロセッサと、少なくとも１つのメモリと、上記の少なくとも１つの人工知能チップと、を備える。

【0007】

本発明の第４態様は、複合計算方法を提供し、複数の人口知能プロセッサコアから、人口知能プロセッサコアの命令ソース識別子と複合計算に用いられるソースオペランドとを含む複合計算命令を受信し、各複合計算命令における計算タイプに基づいて、各複合計算命令を、対応する計算コンポーネントに送信することと、計算コンポーネントが、受信した複合計算命令からソースオペランドを取得して複合計算を行い、複合計算命令における命令ソース識別子と複合計算の計算結果とを含む計算結果命令を生成することと、各計算結果命令における命令ソース識別子に基づいて、各計算結果命令における計算結果をそれぞれ対応する人口知能プロセッサコアに送信することと、を含む。

【0008】

ここに記載された内容は、本発明の実施形態のキーポイント又は重要な特徴を識別することを意図せず、また、本発明の範囲を制限することにも用いられないことを理解すべきである。本発明の他の特徴については、下記の明細書を通して説明を促す。

【図面の簡単な説明】

【0009】

添付図面は、本方案をより良く理解するためのものであり、本発明を限定するものではない。

【図1】本発明の実施形態によるＡＩチップの構造模式図である。

【図2】本発明の実施形態による複合計算装置の入力インタフェースの構造模式図である。

【図3】本発明の実施形態による複合計算装置の入力インタフェースの応用例を示す図である。

【図4】本発明の実施形態による複合計算装置の出力インタフェースの構造模式図である。

【図5】本発明の実施形態による複合計算装置の出力インタフェースの応用例を示す図である。

【図6】本発明の実施形態による電子設備の構造模式図である。

【図7】本発明の実施形態による複合計算方法の模式図である。

【発明を実施するための形態】

【0010】

以下、添付図面を参照しながら、本発明の例示的な実施形態について説明するが、理解を容易にするために本発明の実施形態の様々な詳細が含まれており、それらは単なる例示的なものと見なすべきである。したがって、当業者は、本発明の範囲及び旨から逸脱することがなく、本発明の明細書に記載された実施形態に対して様々な変更及び修正を行うことができることを理解すべきである。同様に、以下の説明では、明瞭かつ簡潔のために、公知の機能及び構造についての説明を省略する。

【0011】

図１は、本発明の実施形態による人工知能（Ａｒｔｉｆｉｃｉａｌ Ｉｎｔｅｌｌｉｇｅｎｃｅ）チップ１０の構造模式図である。

【0012】

図１に示すように、ＡＩチップ１０は、複数の命令ソース１００と複合計算装置２００とを含み、複数の命令ソース１００はそれぞれ複合計算装置２００に接続されている。本実施形態において、命令ソース１００はＡＩプロセッサコアであってもよい。ここで、複合計算装置２００は、入力インタフェース２１０と、複数の計算コンポーネント２２０と、出力インタフェース２３０とを含む。入力インタフェース２１０は、複数のＡＩプロセッサコア１００と複数の計算コンポーネント２２０との間に接続されてもよく、出力インタフェースは、複数の計算コンポーネント２２０と複数のＡＩプロセッサコア１００との間に接続されてもよい。

【0013】

複数の計算コンポーネント２２０は、超越関数ユニット(Ｓｐｅｃｉａｌ Ｆｕｎｃｔｉｏｎ Ｕｎｉｔ，ＳＦＵ)を構成してもよく、各計算コンポーネント２２０は独立した演算能力を有し、ある種の複合計算を実現することができる。ここで、複合計算とは単純な演算に対して計算量の比較的大きい演算を指してもよく、単純な演算とは計算量の比較的小さい演算を指してもよい。例えば、単純な演算は、加算演算、乗算演算、又は加算演算と乗算演算とを簡単に組み合わせた演算であってもよい。命令ソース１００、例えばＡＩプロセッサコアは、いずれも加算器と乗算器とを含み、そのため、ＡＩプロセッサコアに対して、より簡単な演算を行うのに適している。一方、複合計算とは、加算演算と乗算演算との簡単な組み合わせにより組み合わせることのできない演算を指し、例えば、浮動小数点乗演算、浮動小数点平方根演算、浮動小数点除算演算、浮動小数点対数演算、三角関数演算等である。

【0014】

例示的に、計算コンポーネント１は、浮動小数点乗演算を実現するために用いられ、計算コンポーネント２は、浮動小数点平方根演算を実現するために用いられ、…計算コンポーネントＮは、三角関数演算を実現するために用いられる。

【0015】

１つの実施形態において、計算コンポーネント２２０は、特定用途向け集積回路(ＡＳＩＣ，Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ)チップ及びフィールドプログラマブルゲートアレイ(ＦＰＧＡ，Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ)の少なくとも１つを含むことができる。

【0016】

例示的に、命令ソース、例えばＡＩプロセッサコア１００は、実行されるべき命令を受信したもとで、実行されるべき命令に対して復号を行い、復号されたデータを複合計算命令ｓｆｕ＿ｄｉｎａにスプライシングすることができる。複合計算命令には、計算タイプ（複合計算の動作タイプ）、命令ソース識別子（例えば、ＡＩプロセッサコアのコアＩＤ等）、ソースオペランド、ライトバックアドレス等を含むことができる。例示的に、ＡＩプロセッサコア１００は、生成された複合計算命令ｓｆｕ＿ｄｉｎａを専用のＳＦＵ命令キューに追加する。ここで、ＳＦＵ命令キューはＦＩＦＯ（Ｆｉｒｓｔ Ｉｎｐｕｔ Ｆｉｒｓｔ Ｏｕｔｐｕｔ）キューである。

【0017】

各命令ソース、例えばＡＩプロセッサコア１００は、複合計算装置２００の入力インフェース２１０に命令要求ｒｅｑ１を送信することができ、入力インタフェース２１０、命令要求に応答して、各ＡＩプロセッサコア１００から複合計算命令ｓｆｕ＿ｄｉｎを取得し、各複合計算命令ｓｆｕ＿ｄｉｎａにおける計算タイプに基づいて、各複合計命令ｓｆｕ＿ｄｉｎａをそれぞれ対応する計算コンポーネント２２０に送信する。

【0018】

例えば、ｓｆｕ＿ｄｉｎａ１における計算タイプが浮動小数点平方根演算である場合、入力インタフェース２１０は、ｓｆｕ＿ｄｉｎａ１を計算コンポーネント２に送信し、ｓｆｕ＿ｄｉｎａ２における計算タイプが浮動小数点乗演算である場合、入力インタフェース２１０は、ｓｆｕ＿ｄｉｎａ１を計算コンポーネント１に送信する。

【0019】

計算コンポーネント２２０は、受信した複合計算命令ｓｆｕ＿ｄｉｎａからソースオペランドを取得して複合計算を行い、計算結果命令ｓｆｕ＿ｄｏｕｔを生成して出力インタフェース２３０に送信する。計算結果命令ｓｆｕ＿ｄｏｕｔには、命令ソース識別子、計算結果、及びライトバックアドレス等を含んでもよい。ここで、計算結果は、計算コンポーネント２２０のソースオペランドに対する複合計算の計算結果であり、命令ソース識別子及びライトバックアドレスは、該計算コンポーネント２２０が受信した複合計算命令ｓｆｕ＿ｄｉｎａ内のデータから得られる。

【0020】

例えば、計算コンポーネント１は、ソースオペランドＸ及びＹ、ライトバックアドレスＺ、命令ソース識別子ＡＡ等を含む複合計算命令ｓｆｕ＿ｄｉｎａ２を受信し、計算コンポーネント１は、ソースオペランドＸ及びＹに対して浮動小数点乗演算を行い、かつ、計算結果、ライトバックアドレスＺ、命令ソース識別子ＡＡ等を計算結果命令ｓｆｕ＿ｄｏｕｔ１にスプライシングして出力インタフェース２３０に送信する。

【0021】

出力インタフェース２３０は、各計算コンポーネント２２０から計算結果命令ｓｆｕ＿ｄｏｕｔ１、ｓｆｕ＿ｄｏｕｔ２…ｓｆｕ＿ｄｏｕｔＮを受け取り、各計算結果命令における命令ソース識別子に基づいて、各計算結果命令内の計算結果及びライトバックアドレスをそれぞれ対応する命令ソース、例えば、ＡＩプロセッサコア１００に送信する。ＡＩプロセッサコア１００は、ライトバックアドレスに基づいて計算結果を内部レジスタに書き込む。

【0022】

本発明の実施形態により提供される複合計算装置２００は、ＡＩプロセッサコア１００のような様々な命令ソースと低結合であり、様々な種類の複合計算命令は、同じデータパス（入力インタフェース２１０）を使用し、対応する計算コンポーネントに送信され、各計算結果命令も同じデータパス（出力インタフェース２３０）を使用して各命令ソースに返されるため、複数の命令ソースのＳＦＵ共有を実現し、命令ソースがＳＦＵをコールして複合計算を行う際のデータパスを減少することができ、ＡＩチップの面積オーバーヘッド及び消費電力オーバーヘッドを減少する。

【0023】

１つの実施形態において、入力インタフェース２１０及び出力インタフェース２３０は、クロスバースイッチアレイ（ｃｒｏｓｓｂａｒ）型アーキテクチャである。

【0024】

図２に示すように、入力インタフェース２１０は、複数の第１マスタノード２１１及び複数の第１スレーブノード２１２を含むことができる。ここで、各第１スレーブノード２１２はそれぞれ各第１のマスタノード２１１に接続され、各第１スレーブノード２１２は各計算コンポーネント２２０に１対１に対応して接続される。即ち、入力インタフェース２１０は、マスタノード（ｍａｓｔｅｒ）―スレーブノード（ｓｌａｖｅ）アーキテクチャタイプであってもよい。例示的に、各第１マスタノード２１１は各ＡＩプロセッサコア１００と１対１に対応して接続される。

【0025】

これにより、第１マスタノード２１１は、接続されたＡＩプロセッサコア１００から対応する複雑計算命令を取得し、取得した複雑計算命令における計算タイプに基づいて、取得した複雑計算命令を対応する第１スレーブノード２１２に送信送信することができる。第１スレーブノード２１２は、受信した複合計算命令を、接続された計算コンポーネント２２０に送信することができる。

【0026】

１つの実施形態において、図２に示すように、入力インタフェース２１０は、各第１マスタノード２１１と１対１に対応して接続された複数の第１アドレス判定モジュール２１３と、それぞれ各第１アドレス判定モジュール２１３に接続された第１送信モジュール２１４とをさらに含んでもよく、各第１送信モジュール２１４は各第１スレーブノード２１２と１対１に対応して接続される。

【0027】

これにより、第１アドレス判定モジュール２１３は、接続された第１マスタノード２１１から対応する複合計算命令を受信し、受信した複合計算命令における命令タイプと接続された各第１スレーブノード２１２とを比較し、比較結果が一致した場合に、第１要求イネーブルアクティブ信号出力することができ、即ちｒｅｑ＿ｅｎ１は有効である。

【0028】

例示的に、各第１マスタノード２１１内のデータは、命令要求信号ｒｅｑ１、第１アドレス信号ａｄｄｒ１、第１データ信号ｄａｔａ１、及び命令応答信号ｇｎｔ１を含む。ここで、第１アドレス信号ａｄｄｒ１は、複合計算命令ｓｆｕ＿ｄｉｎａにおける計算タイプを含み、第１データ信号ｄａｔａ１は、複合計算命令ｓｆｕ＿ｄｉｎａにおける命令ソース識別子、ソースオペランド、及びライトバックアドレス等を含む。

【0029】

即ち、各第１マスタノード２１１は、複合計算命令ｓｆｕ＿ｄｉｎａを受信すると、該複合計算命令ｓｆｕ＿ｄｉｎａにおける計算タイプを第１マスタノード２１１の第１アドレス信号ａｄｄｒ１とし、該複合計算命令ｓｆｕ＿ｄｉｎａにおける命令ソース識別子、ソースオペランド、及びライトバックアドレス等を第１マスタノード２１１の第１データ信号ｄａｔａ１とする。

【0030】

各第１アドレス判定モジュール２１３は、該第１アドレス判定モジュール２１３に接続された第１マスタノード２１１の、第１アドレス信号ａｄｄｒ１と各第１スレーブノード２１２のシーケンス番号とを比較し、一致した場合に、対応する第１スレーブノード２１２に接続された第１送信モジュール２１４にｒｅｑ＿ｅｎ１が有効である信号（第１要求イネーブルアクティブ信号）を出力し、一致しない場合に、ｒｅｑ＿ｅｎ１が無効である信号（第１要求イネーブルインアクティブ信号）を出力する。ここで、「一致」とは等しいことを指してもよい。

【0031】

第１送信モジュール２１４は、予め設定された送信アルゴリズムに基づいて、複数の出力された第１要求イネーブルアクティブ信号から第１目標要求イネーブルアクティブ信号を決定し、第１ターゲット要求イネーブルアクティブ信号に対応する第１マスタノード２１１と、第１送信モジュール２１４に接続された第１スレーブノード２１２とをゲーティングする。ここで、送信アルゴリズムには、優先度送信アルゴリズム、ポーリング送信アルゴリズム等が含まれるが、これらに限定されない。

【0032】

例示的に、各第１スレーブノード２１２におけるデータは、アクティブ信号ｖｌｄ及びデータ信号ｄａｔａ´を含む。各第１スレーブノード２１２は、１つの第１送信モジュール２１４に対応する。第１送信モジュール２１４は、全ての第１マスタノード２１１に接続された第１アドレス判定モジュール２１３によって生成されたｒｅｑ＿ｅｎ１信号を受信し、かつ、有効なｒｅｑ＿ｅｎ１信号に対して送信選択を行い、その中から１つの第１マスタノード２１１をゲーティングし、即ち、第１目標要求イネーブルアクティブ信号に対応する第１マスタノード２１１と、第１送信モジュール２１４に接続された第１スレーブノード２１２とをゲーティングする。ある第１のマスタノード２１１とある第１スレーブノード２１２とがゲーティングした後、第１マスタノード２１１の信号ｄａｔａ１を第１スレーブノードの信号ｄａｔａ´に与えることができ、第１スレーブノードのｖｌｄ信号を有効とすることができる。

【0033】

図２及び図３に示すように、入力インタフェース２１０は、Ｍ個の第１マスタノード２１１及びＮ個の第１スレーブノード２１２をサポートし、即ち最大で同時にＭ（Ｍ<Ｎの場合）又はＮ（Ｍ>Ｎの場合）つのパスを同時にゲーティングすることができる。図３に示すように、２つの径路が同時にゲーティングされ、それぞれ、第１マスタノード２と第１スレーブノードＮとがゲーティングし、第１マスタノードＭと第１スレーブノード１とがゲーティングする。ここで、Ｍは命令ソース（例えばＡＩプロセッサコア１００）の数であり、Ｎは複合計算命令の計算タイプの数である。

【0034】

１つの実施形態において、第１マスタノード２１０は、ハンドシェイクプロトコルを介して、接続されたＡＩプロセッサコア１００から対応する複合計算命令を取得する。例えば、第１マスタノードＭが命令要求信号ｒｅｑ１を受信し、調停を経て、第１スレーブノード１が第１マスタノードＭをゲーティングすると、第１マスタノードＭの命令応答信号ｇｎｔ１が有効となり、即ち入力ｒｅｑ１と出力ｇｎｔ１とがハンドシェイク信号であり、今回のデータ転送が完了し、次のデータ転送を開始することができることを示す。

【0035】

１つの実施形態において、図４に示すように、出力インタフェース２３０は、各計算コンポーネントと１対１に対応して接続された複数の第２マスタノード２３１と、各第２マスタノード２３１とそれぞれ接続された複数の第２スレーブノード２３２とを含む。即ち、出力インタフェース２３０は、ｍａｓｔｅｒ―ｓｌａｖｅアーキテクチャタイプであってもよい。例示的に、各第２スレーブノード２３２は、各人工知能プロセッサコア１００と１対１に対応して接続される。

【0036】

これにより、第２マスタノード２３１は、接続された計算コンポーネントから対応する計算結果命令を取得し、取得した計算結果命令における命令ソース識別子に基づいて、取得した計算結果命令を対応する第２スレーブノード２３２に送信することができ、第２スレーブノード２３２は、受信した計算結果命令を対応する命令ソースに送信することができ、例えば、該第２スレーブノード２３２に接続されたＡＩプロセッサコア１００である。計算結果命令には、計算結果とライトバックアドレスとがさらに含まれ、ＡＩプロセッサコア１００は、ライトバックアドレスに基づいて計算結果を内部レジスタに書き込む。

【0037】

１つの実施形態において、図４に示すように、入力インタフェース２１０、各第２マスタノード２３１と１対１に対応して接続された複数の第２アドレス判定モジュール２３３と、それぞれ各第２アドレス判定モジュール２１３に接続された第２送信モジュール２３４とをさらに含んでもよく、各第２送信モジュール２３４は各第２スレーブノード２３２と１対１に対応して接続される。

【0038】

これにより、第２アドレス判定モジュール２３３は、接続された第２マスタノード２３１から対応する計算結果命令ｓｆｕ＿ｄｏｕｔを受信し、受信した計算結果命令ｓｆｕ＿ｄｏｕｔにおける命令ソース識別子とそれぞれ接続された第２スレーブノード２３２と比較し、比較結果が一致した場合に、第２要求イネーブルアクティブ信号を出力し、即ち即ちｒｅｑ＿ｅｎ２は有効である。

【0039】

例示的に、各第２マスタノード２３１におけるデータは、結果要求信号ｒｅｑ２、第２アドレス信号ａｄｄｒ２、第２データ信号ｄａｔａ２、及び結果応答信号ｇｎｔ２を含む。ここで、第２アドレス信号ａｄｄｒ２は、計算結果命令ｓｆｕ＿ｄｏｕｔにおける命令ソース識別子を含み、第２データ信号ｄａｔａ２は、計算結果命令ｓｆｕ＿ｄｏｕｔにおける計算結果及びライトバックアドレス等を含む。即ち、各第２マスタノード２３１は、計算結果命令ｓｆｕ＿ｄｏｕｔを受信すると、該計算結果命令ｓｆｕ＿ｄｏｕｔにおける命令ソース識別子を第２マスタノード２３１の第２アドレス信号ａｄｄｒ２とし、該計算結果命令ｓｆｕ＿ｄｏｕｔにおける計算結果及びライトバックアドレス等を第２マスタノード２３１の第２データ信号ｄａｔａ２とする。

【0040】

各第２アドレス判定モジュール２３３は、該第２アドレス判定モジュール２３３に接続された第２マスタノード２３１の第２アドレス信号ａｄｄｒ２と各第２スレーブノード２３２のシーケンス番号とを比較し、一致した場合に、対応する第２スレーブノード２３２に接続された第２送信モジュール２３４にｒｅｑ＿ｅｎ２が有効である信号（第２要求イネーブルアクティブ信号）を出力し、一致しない場合に、ｒｅｑ＿ｅｎ２が無効である信号（第２要求イネーブルインアクティブ信号）を出力する。ここで、「一致」とは等しいことを指してもよい。

【0041】

第２送信モジュール２３４は、予め設定された送信アルゴリズムに基づいて、複数の出力された第２要求イネーブルアクティブ信号から第２目標要求イネーブルアクティブ信号を決定し、第２ターゲット要求イネーブルアクティブ信号に対応する第２マスタノード２３１と、第２送信モジュール２３４に接続された第２スレーブノード２３２とをゲーティングする。

【0042】

例示的に、各第２スレーブノード２３２におけるデータは、アクティブ信号ｖｌｄ´及びデータ信号ｄａｔａ´´を含む。各第２スレーブノード２３２は、１つの第２送信モジュール２３４に対応する。第２送信モジュール２３４は、全ての第２マスタノード２３１に接続された第２アドレス判定モジュール２３３によって生成されたｒｅｑ＿ｅｎ２信号を受信し、かつ、有効なｒｅｑ＿ｅｎ２信号に対して送信選択を行い、その中から１つの第２マスタノード２１１をゲーティングし、即ち、第２目標要求イネーブルアクティブ信号に対応する第２マスタノード２３１と、第２送信モジュール２３４に接続された第２スレーブノード２３２とをゲーティングする。ある第２のマスタノード２３１とある第２スレーブノード２３２とがゲーティングした後、第２マスタノード２３１の信号ｄａｔａ２を第２スレーブノードの信号ｄａｔａ´´に与えることができ、第２スレーブノード２３２のｖｌｄ´信号を有効とすることができる。

【0043】

図４及び図５に示すように、出力インタフェースは、Ｎ個の第２マスタノード２３１及びＭ個の第２スレーブノード２３２をサポートし、即ち最大で同時にＭ（Ｍ<Ｎの場合）又はＮ（Ｍ>Ｎの場合）つのパスを同時にゲーティングすることができる。図５に示すように、２つの径路が同時にゲーティングされ、それぞれ、第２マスタノード１と第１スレーブノード３とがゲーティングし、第２マスタノードＮと第２スレーブノード１とがゲーティングする。

【0044】

計算コンポーネント２２０の数はＮであってもよく、Ｎより大きくても良い。例えば、実際の使用の際に、ある計算タイプの使用頻度が他の計算タイプよりもはるかに高いことがわかった場合、該計算タイプの対応する計算コンポーネント２２０の数を増やすことで計算力を増加してもよく、第１スレーブノード２１２と第２マスタノード２３１の数を相応的に増加すればよい。

【0045】

１つの実施形態において、第２マスタノード２３１は、ハンドシェイクプロトコルを介して、接続された計算コンポーネント２２０から対応する計算結果命令を取得する。例えば、第２マスタノード１が結果要求信号ｒｅｑ２を受信し、調停を経て、第２スレーブノード３が第２マスタノード１をゲーティングすると、第２マスタノード１の命令応答信号ｇｎｔ２が有効となり、即ち入力ｒｅｑ２と出力ｇｎｔ２とがハンドシェイク信号となり、今回のデータ転送が完了し、次のデータ転送を開始することができることを示す。

【0046】

従来のＡＩチップは、各種の複合計算命令を実現する際に、命令要求の送信と計算結果の書き戻しの段階にそれぞれ単独のデータキャッシュパスを提供する。複合計算命令の計算タイプが比較的多い場合、これらのデータキャッシュパスは、比較的多くの面積リソースを消費し、リソース消費の無駄を生む。また、各種ＳＦＵ命令ごとに専用のデータパスを設けると、命令拡張の際に、相応のデータパスを更に追加する必要があり、ＳＦＵの拡張やデータパスの再利用には不利である。

【0047】

本実施形態における複合演算装置２００は、ｃｒｏｓｓｂａｒ形式の入力インタフェース２１０及び出力インタフェース２３０を用いることができるため、占有面積を減らし、ＡＩチップ１０の面積を小さくすることができ、さらに、ｃｒｏｓｓｂａｒは柔軟な構成をサポート、異なる命令ソース（例えば、ＡＩプロセッサコア１００）の数と複合計算タイプの数の適応に便利であり、さらに、需要に応じて計算コンポーネント２２０の数を柔軟に拡張できることで、同時性及び計算力を向上させ、ＡＩチップ１０の性能を向上させる。

【0048】

図６は、本発明の実施形態による電子設備の構造模式図である。図８に示すよう、電子設備は、ラップトップコンピュータ、デスクトップコンピュータ、ワークステーション、パーソナルデジタルアシスタント、サーバ、ブレードサーバ、大型コンピュータ、及び他の適切なコンピュータのような様々な形態のデジタルコンピュータを表す。また、電子設備はパーソナルデジタル処理、携帯電話、スマートフォン、装着可能デバイス、及びその他の類似のコンピューティングデバイス等の様々な形態のモバイルデバイスを表すことができる。ここで示した構成要素、それらの接続と関係、及びそれらの機能は例示的なものに過ぎず、本発明で説明されたもの及び／又は要求される本発明の実施を制限することは意図されない。

【0049】

図６に示すよう、当該電子設備は、１つ又は複数のプロセッサ６０１と、メモリ６０２と、１つ又は複数の人工知能チップと、高速インタフェースと低速インタフェースとを含む各構成要素を接続するためのインタフェースとを含む。各構成要素は、異なるバスを利用して互いに接続し、共通のマザーボードに取り付けられてもよいし、必要に応じて他の方法で取り付けられてもよい。プロセッサは、電子設備内で実行される命令を処理してもよく、また、外部入出力デバイス（例えば、インタフェースに接続された表示デバイス）にグラフィックユーザインタフェース（Ｇｒａｐｈｉｃａｌ Ｕｓｅｒ Ｉｎｔｅｒｆａｃｅ，ＧＵＩ）を表示するための、メモリ又はメモリ上に記憶されたグラフィカル情報の命令を含む。他の実施形態では、必要に応じて、複数のプロセッサ及び／又は複数のバスを複数のメモリ及び複数のメモリとともに使用することができる。同様に、複数の電子設備を接続してもよく、各デバイスは、部分的に必要な動作（例えば、サーバアレイ、ブレードサーバのセット、又はマルチプロセッサシステムとして）を提供する。図６においてプロセッサ６０１を例とする。

【0050】

該電子設備は、入力装置６０３と出力装置６０４とをさらに含むことができる。プロセッサ６０１、メモリ６０２、入力装置６０３、及び出力装置６０４は、バス又は他の方法で接続されてもよく、図６ではバスを介して接続されている。

【0051】

入力装置６０３は、入力された数字又は文字を受信し、電子設備のユーザ設定及び機能制御に関するキー信号入力を生成することができ、例えば、タッチパネル、キーパッド、マウス、トラックボード、タッチパッド、指示棒、１つ又は複数のマウスボタン、トラックボール、ジョイスティック等を含むことができる。出力装置６０４は、表示装置、補助照明装置（例えばＬＥＤ）、及び触覚フィードバック装置（例えば、振動モータ）等を含むことができる。この表示装置は、液晶ディスプレイ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、ＬＣＤ）、発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ、ＬＥＤ）ディスプレイ及びプラズマディスプレイを含むことができるがこれらに限定されない。いくつかの実施形態では、表示装置はタッチパネルであってもよい。

【0052】

ユーザとのイントラクションを提供するために、本発明で説明されているシステムや技術は、コンピュータ上で実施されてもよく、また、ユーザに情報を表示するための表示装置（例えば、ＣＲＴ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ、ブラウン管）又はＬＣＤ（液晶ディスプレイ）モニタ）と、入力をコンピュータに提供するためのキーボード及びポインティングデバイス（例えば、マウス又はトラックボール）とを備えてもよい。他の種類の装置も、ユーザとのイントラクションを提供するために使用され得る。例えば、ユーザに提供されたフィードバックは、任意の形態のセンシングフィードバック（例えば、視覚フィードバック、聴覚フィードバック、又は触覚フィードバック）であってもよく、ユーザからの入力は、いかなる形式（音響入力、音声入力、又は触覚入力を含む）で受信されてもよい。

【0053】

図７は、本発明の実施形態に基づく複合計算方法を示し、以下のステップを含む。

【0054】

ステップＳ７０１において、人工知能プロセッサコアの命令ソース識別子と複合計算に用いられるソースオペランドとを含む複合計算命令を受信し、各複合計算命令における計算タイプに基づいて、各複合計算命令を、対応する計算コンポーネントに送信する。

【0055】

ステップＳ７０２において、計算コンポーネントが、受信した複合計算命令からソースオペランドを取得して複合計算を行い、複合計算命令における命令ソース識別子と複合計算の計算結果とを含む計算結果命令を生成する。

【0056】

ステップＳ７０３において、各計算結果命令における命令ソース識別子に基づいて、各計算結果命令における計算結果をそれぞれ対応する命令ソースに送信する。

【0057】

１つの実施形態において、本発明の実施形態は、上記複合計算装置２００により実行することができ、例えば、入力インタフェース２１０によりステップＳ７０１を実行し、出力インタフェース２３０によりステップＳ７０３が実行する。

【0058】

上記の様々な態様のフローを使用して、ステップを新たに順序付け、追加、又は削除することが可能であることを理解すべきである。例えば、本発明で記載された各ステップは、並列に実行しても良いし、順次に実行しても良いし、異なる順序で実行しても良い。本発明で開示された技術案が所望する結果を実現することができる限り、本発明ではこれに限定されない。

【0059】

さらに、「第１」、「第２」という用語は、目的を説明するためだけに用いられ、比較的な重要性を示す又は暗示する、又は指示された技術特徴を暗に示すためのものと理解すべきでない。したがって、「第１」、「第２」と限定された特徴は、１つ又は複数の該特徴を明示的又は暗黙的に含むことができる。本発明の説明において、「複数」の意味は、特に具体的な限定がない限り、２つ又は２つ以上である。「接続」という用語は、広義的に理解すべきであり、例えば、直接的に接続されてもよく、中間媒体を介して間接的に接続されてもよい。当業者にとって、上記用語の本発明における具体的な意味は、具体的な状況に応じて理解することができる。

【0060】

上記具体的な実施形態は、本発明の保護範囲に対する限定を構成するものではない。当業者は、設計事項やその他の要因によって、様々な修正、組み合わせ、サブ組み合わせ、及び代替が可能であることを理解するべきである。本発明の要旨及び原則内における変更、均等な置換及び改善等は、いずれも本発明の保護範囲に含まれるべきである。

【符号の説明】

【0061】

１０…ＡＩチップ
１００…ＡＩプロセッサコア
２００…複合計算装置
２１０…入力インタフェース
２２０…計算コンポーネント
２３０…出力インタフェース
２１１…第１マスタノード
２１２…第１スレーブノード
２１３…第１アドレス判定モジュール
２１４…第１送信モジュール
２３１…第２マスタノード
２３２…第２スレーブノード
２３３…第２アドレス判定モジュール
２３４…第２送信モジュール
６０１…プロセッサ
６０２…メモリ
６０３…入力装置
６０４…出力装置

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】