ホーム > 特許ランキング > 株式会社ジャパンディスプレイ
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-10-17
(45)【発行日】2022-10-25
(54)【発明の名称】表示装置
(51)【国際特許分類】
G02F 1/13357 20060101AFI20221018BHJP
G02F 1/137 20060101ALI20221018BHJP
【ＦＩ】
G02F1/13357
G02F1/137
【請求項の数】
7
(21)【出願番号】P 2018137541
(22)【出願日】2018-07-23
(65)【公開番号】P2020016684
(43)【公開日】2020-01-30
【審査請求日】2021-06-02
(73)【特許権者】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110001737
【氏名又は名称】弁理士法人スズエ国際特許事務所
(72)【発明者】
【氏名】沼田 雄大
【審査官】本田 博幸
(56)【参考文献】
【文献】特開２０１８－０４９０８９（ＪＰ，Ａ）
【文献】特開平０５－０８８１７４（ＪＰ，Ａ）
【文献】国際公開第２０１２／０２０６６９（ＷＯ，Ａ１）
【文献】特表平０８－５０３７９２（ＪＰ，Ａ）
【文献】特許第７０１３１６４（ＪＰ，Ｂ２）
【文献】特開２０１４－０３５４４８（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｇ０２Ｆ １／１３ － １／１３３４
Ｇ０２Ｆ １／１３３５７
Ｇ０２Ｆ １／１３３９ － １／１４１
(57)【特許請求の範囲】
【請求項1】
側面及び主面を有する第１透明基板と、前記主面に沿って配置された第１配向膜と、前記第１透明基板と前記第１配向膜との間に位置する第１透明層と、表示部において複数の画素に亘って配置され前記第１透明層と前記第１配向膜との間に位置する共通電極と、を備えた第１基板と、第２透明基板と、走査線と、前記走査線と交差する信号線と、各画素において前記走査線及び前記信号線と電気的に接続されたスイッチング素子と、各画素において前記スイッチング素子と電気的に接続され前記共通電極と対向する画素電極と、前記画素電極に重畳する第２配向膜と、前記スイッチング素子と前記第２配向膜との間に位置する第２透明層と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持され、第１方向に沿って延出した筋状のポリマー及び液晶分子を含む液晶層と、
前記側面に対向し、第１方向に並んだ複数の発光素子と、を備え、
前記第１透明層は、複数の画素の各々に設けられ、前記第１方向に直交する第２方向に延出した島状に形成され、前記画素電極の一部に重畳し、前記第１透明基板より低い屈折率を有し、
前記発光素子から離間した画素に設けられた前記第１透明層の前記第１方向に沿った幅は、前記発光素子に近接する画素に設けられた前記第１透明層の前記第１方向に沿った幅より小さく、
一画素当たり、前記第１透明層の設置面積は、前記第２透明層の設置面積より小さく、
前記第２透明層は、前記表示部の全域に亘って設けられ、前記第１透明層と同等の屈折率を有している、表示装置。
【請求項2】
前記第１透明層は、１．０以上１．４１以下の屈折率を有している、請求項１に記載の表示装置。
【請求項3】
前記第１透明層及び前記第２透明層は、同一材料によって形成されている、請求項２に記載の表示装置。
【請求項4】
前記第１基板は、さらに、前記第１透明層を覆う絶縁層を備える、請求項１に記載の表示装置。
【請求項5】
前記第１配向膜及び前記第２配向膜は、前記第１方向に沿って配向処理された水平配向膜である、請求項１に記載の表示装置。
【請求項6】
前記第２透明層は、前記画素電極と前記第２配向膜との間に位置している、請求項１に記載の表示装置。
【請求項7】
前記第２透明層は、前記スイッチング素子と前記画素電極との間に位置している、請求項１に記載の表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、表示装置に関する。
【背景技術】
【0002】
近年、様々な形態の表示装置が提案されている。導光板に接着された光変調素子内に、光学異方性を有したバルクおよび微粒子を含んだ光変調層を備える照明装置が開示されている。その他の例では、高分子分散型液晶を含み、入射光の強度を変換する光変換部を備える光源装置が開示されている。
【先行技術文献】
【特許文献】
【0003】
【文献】特開２０１０－９２６８２号公報
【文献】特開２０１６－５７３３８号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
本実施形態の目的は、表示品位の低下を抑制することが可能な表示装置を提供することにある。
【課題を解決するための手段】
【0005】
本実施形態によれば、
側面及び主面を有する第１透明基板と、前記主面に沿って配置された第１配向膜と、前記第１透明基板と前記第１配向膜との間に位置する第１透明層と、を備えた第１基板と、第２透明基板と、走査線と、前記走査線と交差する信号線と、前記走査線及び前記信号線と電気的に接続されたスイッチング素子と、前記スイッチング素子と電気的に接続された画素電極と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持され、筋状のポリマー及び液晶分子を含む液晶層と、前記側面に対向する発光素子と、を備え、前記第１透明層は、前記画素電極の一部に重畳し、前記第１透明基板より低い屈折率を有している、表示装置が提供される。
側面及び主面を有する第１透明基板と、前記主面に沿って配置された第１配向膜と、前記第１透明基板と前記第１配向膜との間に位置する第１透明層と、を備えた第１基板と、第２透明基板と、走査線と、前記走査線と交差する信号線と、前記走査線及び前記信号線と電気的に接続されたスイッチング素子と、前記スイッチング素子と電気的に接続された画素電極と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持され、筋状のポリマー及び液晶分子を含む液晶層と、前記側面に対向する発光素子と、を備え、前記第１透明層は、前記画素電極の一部に重畳し、前記第１透明基板より低い屈折率を有している、表示装置が提供される。
【0006】
本実施形態によれば、
側面及び主面を有する第１透明基板と、前記主面に沿って配置された第１配向膜と、を備えた第１基板と、第２透明基板と、走査線と、前記走査線と交差する信号線と、前記走査線及び前記信号線と電気的に接続されたスイッチング素子と、前記スイッチング素子と電気的に接続された画素電極と、前記画素電極の上に位置する第２配向膜と、前記スイッチング素子と前記第２配向膜との間に位置する第２透明層と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持され、筋状のポリマー及び液晶分子を含む液晶層と、前記側面に対向する発光素子と、を備え、前記第２透明層は、前記画素電極に重畳し、前記第１透明基板より低い屈折率を有している、表示装置が提供される。
側面及び主面を有する第１透明基板と、前記主面に沿って配置された第１配向膜と、を備えた第１基板と、第２透明基板と、走査線と、前記走査線と交差する信号線と、前記走査線及び前記信号線と電気的に接続されたスイッチング素子と、前記スイッチング素子と電気的に接続された画素電極と、前記画素電極の上に位置する第２配向膜と、前記スイッチング素子と前記第２配向膜との間に位置する第２透明層と、を備えた第２基板と、前記第１基板と前記第２基板との間に保持され、筋状のポリマー及び液晶分子を含む液晶層と、前記側面に対向する発光素子と、を備え、前記第２透明層は、前記画素電極に重畳し、前記第１透明基板より低い屈折率を有している、表示装置が提供される。
【0007】
本実施形態によれば、
第１基板と、第２基板と、前記第１基板と前記第２基板との間に保持され、筋状のポリマー及び液晶分子を含む液晶層と、発光素子と、マトリクス状に配列された画素と、を備え、前記第１基板は、前記発光素子と対向する側面を有する第１透明基板と、前記液晶層に接する第１配向膜と、前記第１透明基板と前記第１配向膜との間に位置する第１透明層と、を備え、前記第２基板は、第２透明基板と、前記液晶層に接する第２配向膜と、前記第２透明基板と前記第２配向膜との間に位置する第２透明層と、を備え、前記第１透明層及び前記第２透明層は、絶縁層であり、前記第１透明層の一画素あたりの設置面積は、前記第２透明層の一画素あたりの設置面積より小さい、表示装置が提供される。
第１基板と、第２基板と、前記第１基板と前記第２基板との間に保持され、筋状のポリマー及び液晶分子を含む液晶層と、発光素子と、マトリクス状に配列された画素と、を備え、前記第１基板は、前記発光素子と対向する側面を有する第１透明基板と、前記液晶層に接する第１配向膜と、前記第１透明基板と前記第１配向膜との間に位置する第１透明層と、を備え、前記第２基板は、第２透明基板と、前記液晶層に接する第２配向膜と、前記第２透明基板と前記第２配向膜との間に位置する第２透明層と、を備え、前記第１透明層及び前記第２透明層は、絶縁層であり、前記第１透明層の一画素あたりの設置面積は、前記第２透明層の一画素あたりの設置面積より小さい、表示装置が提供される。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。
【0010】
図１は、本実施形態の表示装置ＤＳＰの一構成例を示す平面図である。一例では、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。第１方向Ｘ及び第２方向Ｙは、表示装置ＤＳＰを構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。本明細書において、第２基板ＳＵＢ２から第１基板ＳＵＢ１に向かう方向を「上側」（あるいは、単に上）と称し、第１基板ＳＵＢ１から第２基板ＳＵＢ２に向かう方向を「下側」（あるいは、単に下）と称する。「第１部材の上の第２部材」及び「第１部材の下の第２部材」とした場合、第２部材は、第１部材に接していてもよいし、第１部材から離間していてもよい。また、第３方向Ｚを示す矢印の先端側に表示装置ＤＳＰを観察する観察位置があるものとし、この観察位置から、第１方向Ｘ及び第２方向Ｙで規定されるＸ－Ｙ平面に向かって見ることを平面視という。
【0011】
本実施形態においては、表示装置ＤＳＰの一例として、高分子分散型液晶を適用した液晶表示装置について説明する。表示装置ＤＳＰは、表示パネルＰＮＬと、ＩＣチップ１と、配線基板２と、を備えている。
【0012】
表示パネルＰＮＬは、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、液晶層ＬＣと、シールＳＥと、を備えている。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、Ｘ－Ｙ平面と平行な平板状に形成されている。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、平面視で、重畳している。第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、シールＳＥによって接着されている。液晶層ＬＣは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に保持され、シールＳＥによって封止されている。図１において、液晶層ＬＣ及びシールＳＥは、異なる斜線で示している。
【0013】
図１において拡大して模式的に示すように、液晶層ＬＣは、ポリマー３１と、液晶分子３２と、を含む高分子分散型液晶を備えている。一例では、ポリマー３１は、液晶性ポリマーである。ポリマー３１は、第１方向Ｘに沿って延出した筋状に形成されている。液晶分子３２は、ポリマー３１の隙間に分散され、その長軸が第１方向Ｘに沿うように配向される。ポリマー３１及び液晶分子３２の各々は、光学異方性あるいは屈折率異方性を有している。ポリマー３１の電界に対する応答性は、液晶分子３２の電界に対する応答性より低い。
【0014】
一例では、ポリマー３１の配向方向は、電界の有無にかかわらずほとんど変化しない。一方、液晶分子３２の配向方向は、液晶層ＬＣにしきい値以上の高い電圧が印加された状態では、電界に応じて変化する。液晶層ＬＣに電圧が印加されていない状態では、ポリマー３１及び液晶分子３２のそれぞれの光軸は互いに平行であり、液晶層ＬＣに入射した光は、液晶層ＬＣ内でほとんど散乱されることなく透過する（透明状態）。液晶層ＬＣに電圧が印加されていない状態では、ポリマー３１及び液晶分子３２のそれぞれの光軸は互いに交差し、液晶層ＬＣに入射した光は、液晶層ＬＣ内で散乱される（散乱状態）。
【0015】
表示パネルＰＮＬは、画像を表示する表示部ＤＡと、表示部ＤＡを囲む額縁状の非表示部ＮＤＡと、を備えている。シールＳＥは、非表示部ＮＤＡに位置している。表示部ＤＡは、第１方向Ｘ及び第２方向Ｙにマトリクス状に配列された画素ＰＸを備えている。
【0016】
図１において拡大して示すように、各画素ＰＸは、スイッチング素子ＳＷ、画素電極ＰＥ、共通電極ＣＥ、液晶層ＬＣ等を備えている。スイッチング素子ＳＷは、例えば薄膜トランジスタ（ＴＦＴ）によって構成され、走査線Ｇ及び信号線Ｓと電気的に接続されている。走査線Ｇは、第１方向Ｘに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと電気的に接続されている。信号線Ｓは、第２方向Ｙに並んだ画素ＰＸの各々におけるスイッチング素子ＳＷと電気的に接続されている。画素電極ＰＥは、スイッチング素子ＳＷと電気的に接続されている。画素電極ＰＥの各々は、共通電極ＣＥと対向し、画素電極ＰＥと共通電極ＣＥとの間に生じる電界によって液晶層ＬＣ（特に、液晶分子３２）を駆動している。容量ＣＳは、例えば、共通電極ＣＥと同電位の電極、及び、画素電極ＰＥと同電位の電極の間に形成される。
【0017】
第２基板ＳＵＢ２は、延出部Ｅｘを有している。図示した例において、延出部Ｅｘは、第２基板ＳＵＢ２が第１基板ＳＵＢ１と重畳しない領域に相当する。
【0018】
ＩＣチップ１及び配線基板２は、それぞれ延出部Ｅｘに接続されている。ＩＣチップ１は、例えば、画像表示に必要な信号を出力するディスプレイドライバなどを内蔵している。配線基板２は、折り曲げ可能なフレキシブルプリント回路基板である。なお、ＩＣチップ１は、配線基板２に接続されていてもよい。ＩＣチップ１及び配線基板２は、表示パネルＰＮＬからの信号を読み出す場合もあるが、主として表示パネルＰＮＬに信号を供給する信号源として機能する。
【0019】
【0020】
第１基板ＳＵＢ１及び第２基板ＳＵＢ２は、それぞれ透明基板１０及び２０を備えている。透明基板１０及び２０は、それぞれ側面Ｅ１１及びＥ２１を有している。側面Ｅ１１及びＥ２１は、第１方向Ｘに沿って延出しており、第３方向Ｚにおいて重畳していない。延出部Ｅｘは、側面Ｅ１１と側面Ｅ２１との間において第２方向Ｙに沿って延出している。複数の発光素子ＬＤは、第１方向Ｘに間隔をおいて並び、側面Ｅ１１に対向している。図示した例では、複数の発光素子ＬＤは、延出部Ｅｘに重畳している。複数の発光素子ＬＤは、配線基板Ｆに接続されている。発光素子ＬＤは、例えば、発光ダイオードである。発光素子ＬＤは、詳述しないが、赤発光部、緑発光部、及び、青発光部を備えている。発光素子ＬＤから出射される光は、第２方向Ｙを示す矢印の向きに沿って進行する。
【0021】
図３は、図１に示した表示パネルＰＮＬの一構成例を示す断面図である。ここでは、第１方向Ｘ及び第３方向Ｚによって規定されるＸ－Ｚ平面の断面について説明する。
第２基板ＳＵＢ２は、透明基板２０と、絶縁膜２１及び２２と、容量電極２３と、スイッチング素子ＳＷと、画素電極ＰＥと、透明層３０と、配向膜ＡＬ２と、を備えている。第２基板ＳＵＢ２は、さらに、図１に示した走査線Ｇ及び信号線Ｓを備えている。透明基板２０は、主面（下面）２０Ａと、主面２０Ａの反対側の主面（上面）２０Ｂと、を備えている。主面２０Ａ及び２０Ｂは、Ｘ－Ｙ平面とほぼ平行な面である。スイッチング素子ＳＷは、主面２０Ｂに配置されている。絶縁膜２１は、スイッチング素子ＳＷを覆っている。容量電極２３は、絶縁膜２１及び２２の間に位置している。画素電極ＰＥは、絶縁膜２２の上において、画素ＰＸ毎に配置されている。画素電極ＰＥは、容量電極２３の開口部ＯＰを介してスイッチング素子ＳＷと電気的に接続されている。画素電極ＰＥは、絶縁膜２２を挟んで、容量電極２３と重畳し、画素ＰＸの容量ＣＳを形成している。透明層３０は、第１方向Ｘに沿って途切れることなく連続的に設けられ、複数の画素電極ＰＥを覆っている。配向膜ＡＬ２は、透明層３０を覆っている。図示した例では、透明層３０は、画素ＰＸの全域に設けられ、画素電極ＰＥと配向膜ＡＬ２との間に位置し、しかも、画素電極ＰＥ及び配向膜ＡＬ２の双方と接している。また、第１方向Ｘに隣接する画素電極ＰＥの間においては、透明層３０は、絶縁膜２２に接している。なお、透明層３０と画素電極ＰＥとの間、及び、透明層３０と配向膜ＡＬ２との間には、他の絶縁層または他の導電層が配置されてもよい。また、透明層３０は、図示した例に限らず、透明基板２０と配向膜ＡＬ２との間、もしくは、スイッチング素子ＳＷと配向膜ＡＬ２との間に位置していればよい。
第２基板ＳＵＢ２は、透明基板２０と、絶縁膜２１及び２２と、容量電極２３と、スイッチング素子ＳＷと、画素電極ＰＥと、透明層３０と、配向膜ＡＬ２と、を備えている。第２基板ＳＵＢ２は、さらに、図１に示した走査線Ｇ及び信号線Ｓを備えている。透明基板２０は、主面（下面）２０Ａと、主面２０Ａの反対側の主面（上面）２０Ｂと、を備えている。主面２０Ａ及び２０Ｂは、Ｘ－Ｙ平面とほぼ平行な面である。スイッチング素子ＳＷは、主面２０Ｂに配置されている。絶縁膜２１は、スイッチング素子ＳＷを覆っている。容量電極２３は、絶縁膜２１及び２２の間に位置している。画素電極ＰＥは、絶縁膜２２の上において、画素ＰＸ毎に配置されている。画素電極ＰＥは、容量電極２３の開口部ＯＰを介してスイッチング素子ＳＷと電気的に接続されている。画素電極ＰＥは、絶縁膜２２を挟んで、容量電極２３と重畳し、画素ＰＸの容量ＣＳを形成している。透明層３０は、第１方向Ｘに沿って途切れることなく連続的に設けられ、複数の画素電極ＰＥを覆っている。配向膜ＡＬ２は、透明層３０を覆っている。図示した例では、透明層３０は、画素ＰＸの全域に設けられ、画素電極ＰＥと配向膜ＡＬ２との間に位置し、しかも、画素電極ＰＥ及び配向膜ＡＬ２の双方と接している。また、第１方向Ｘに隣接する画素電極ＰＥの間においては、透明層３０は、絶縁膜２２に接している。なお、透明層３０と画素電極ＰＥとの間、及び、透明層３０と配向膜ＡＬ２との間には、他の絶縁層または他の導電層が配置されてもよい。また、透明層３０は、図示した例に限らず、透明基板２０と配向膜ＡＬ２との間、もしくは、スイッチング素子ＳＷと配向膜ＡＬ２との間に位置していればよい。
【0022】
第１基板ＳＵＢ１は、透明基板１０と、遮光層ＢＭと、共通電極ＣＥと、透明層４０と、配向膜ＡＬ１と、を備えている。透明基板１０は、主面（下面）１０Ａと、主面１０Ａの反対側の主面（上面）１０Ｂと、を備えている。主面１０Ａ及び１０Ｂは、Ｘ－Ｙ平面とほぼ平行な面である。透明基板１０の主面１０Ａは、透明基板２０の主面２０Ｂと向かい合っている。遮光層ＢＭ及び共通電極ＣＥは、主面１０Ａに配置されている。遮光層ＢＭは、例えば、スイッチング素子ＳＷの直上、及び、図示しない走査線Ｇ及び信号線Ｓの直上にそれぞれ位置している。共通電極ＣＥは、複数の画素ＰＸに亘って配置され、遮光層ＢＭを直接覆っている。共通電極ＣＥは、容量電極２３と電気的に接続されており、容量電極２３とは同電位である。透明層４０は、共通電極ＣＥの下において部分的に設けられ、画素電極ＰＥの一部に重畳している。配向膜ＡＬ１は、透明層４０を覆うとともに、透明層４０が設けられていない部分では共通電極ＣＥを覆っている。図示した例では、透明層４０は、画素ＰＸの右側の領域において、共通電極ＣＥと配向膜ＡＬ１との間に位置し、しかも、共通電極ＣＥ及び配向膜ＡＬ１の双方と接している。なお、透明層４０と共通電極ＣＥとの間、及び、透明層４０と配向膜ＡＬ１との間には、他の絶縁層または他の導電層が配置されてもよい。また、透明層４０は、図示した例に限らず、透明基板１０と配向膜ＡＬ１との間に位置していればよい。
【0023】
液晶層ＬＣは、第１基板ＳＵＢ１と第２基板ＳＵＢ２との間に位置し、配向膜ＡＬ１及びＡＬ２のそれぞれに接している。
【0024】
透明基板１０及び２０は、ガラス基板やプラスチック基板などの絶縁基板である。絶縁膜２１は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、アクリル樹脂などの透明な絶縁材料によって形成されている。一例では、絶縁膜２１は、無機絶縁膜及び有機絶縁膜を含んでいる。絶縁膜２２は、シリコン窒化物などの無機絶縁膜である。容量電極２３、画素電極ＰＥ、及び、共通電極ＣＥは、インジウム錫酸化物（ＩＴＯ）やインジウム亜鉛酸化物（ＩＺＯ）などの透明導電材料によって形成された透明電極である。遮光層ＢＭは、例えば、共通電極ＣＥよりも低抵抗な導電層である。一例では、遮光層ＢＭは、モリブデン、アルミニウム、タングステン、チタン、銀などの不透明な金属材料によって形成されている。透明層３０及び４０は、例えば、シロキサン系樹脂や、フッ素系樹脂などの有機材料によって形成された絶縁層である。配向膜ＡＬ１及びＡＬ２は、Ｘ－Ｙ平面に略平行な配向規制力を有する水平配向膜である。一例では、配向膜ＡＬ１及びＡＬ２は、第１方向Ｘに沿って配向処理されている。なお、配向処理とは、ラビング処理であってもよいし、光配向処理であってもよい。
屈折率に関して、透明基板１０及び２０は、屈折率ｎ１０及びｎ２０を有している。透明層３０及び４０は、屈折率ｎ３０及びｎ４０を有している。屈折率ｎ３０及びｎ４０は、屈折率ｎ１０及びｎ２０より低い。一例では、透明層３０及び４０は、同一材料によって形成されており、屈折率ｎ３０及びｎ４０は同等である。ここでの「同等」とは、屈折率差がゼロの場合に限らず、屈折率差が０．０３以下の場合を含む。例えば、屈折率ｎ１０及びｎ２０は１．５程度であり、屈折率ｎ３０及びｎ４０は、１．０以上１．４１以下である。
なお、図３に示した例では、透明基板１０の主面１０Ｂは空気に接しているが、透明層４０と同等の屈折率を有する他の透明層が主面１０Ｂの全面に配置されてもよい。また、透明基板２０の主面２０Ａの全面にも透明層３０と同等の屈折率を有する他の透明層が配置されてもよい。
屈折率に関して、透明基板１０及び２０は、屈折率ｎ１０及びｎ２０を有している。透明層３０及び４０は、屈折率ｎ３０及びｎ４０を有している。屈折率ｎ３０及びｎ４０は、屈折率ｎ１０及びｎ２０より低い。一例では、透明層３０及び４０は、同一材料によって形成されており、屈折率ｎ３０及びｎ４０は同等である。ここでの「同等」とは、屈折率差がゼロの場合に限らず、屈折率差が０．０３以下の場合を含む。例えば、屈折率ｎ１０及びｎ２０は１．５程度であり、屈折率ｎ３０及びｎ４０は、１．０以上１．４１以下である。
なお、図３に示した例では、透明基板１０の主面１０Ｂは空気に接しているが、透明層４０と同等の屈折率を有する他の透明層が主面１０Ｂの全面に配置されてもよい。また、透明基板２０の主面２０Ａの全面にも透明層３０と同等の屈折率を有する他の透明層が配置されてもよい。
【0025】
図４は、図１に示した表示パネルＰＮＬの一構成例を示す平面図である。ここでは、マトリクス状に配列された４つの画素ＰＸ１乃至ＰＸ４に着目して説明する。走査線Ｇ１乃至Ｇ３は、第１方向Ｘに沿って延出し、第２方向Ｙに沿って間隔をおいて並んでいる。信号線Ｓ１乃至Ｓ３は、第２方向Ｙに沿って延出し、第１方向Ｘに沿って間隔をおいて並んでいる。画素ＰＸ１乃至ＰＸ４の各々は、走査線Ｇ１乃至Ｇ３及び信号線Ｓ１乃至Ｓ３によって区画された領域に相当する。画素ＰＸ１及びＰＸ３は、第１方向Ｘに隣接し、画素ＰＸ２及びＰＸ４よりも発光素子ＬＤに近接している。画素ＰＸ１は、スイッチング素子ＳＷ１と、画素電極ＰＥ１と、を備えている。同様に、画素ＰＸ２乃至ＰＸ４は、それぞれ、スイッチング素子ＳＷ２乃至ＳＷ４と、画素電極ＰＥ２乃至ＰＥ４と、を備えている。画素電極ＰＥ１及びＰＥ２は、第２方向Ｙに沿って間隔をおいて並んでいる。画素電極ＰＥ１及びＰＥ３は、第１方向Ｘに沿って間隔をおいて並んでいる。画素電極ＰＥ１及びＰＥ３は発光素子ＬＤに近接し、画素電極ＰＥ２及びＰＥ４は発光素子ＬＤから離間している。
【0026】
透明層３０は、画素ＰＸ１乃至ＰＸ４に亘って連続的に設けられている。つまり、透明層３０は、走査線Ｇ１乃至Ｇ３、信号線Ｓ１乃至Ｓ３、スイッチング素子ＳＷ１乃至ＳＷ４、及び、画素電極ＰＥ１乃至ＰＥ４に重畳している。詳述しないが、透明層３０は、第２基板ＳＵＢ２において表示部ＤＡの全域に亘って設けられている。
【0027】
透明層４０は、画素ＰＸ１乃至ＰＸ４の各々に設けられた透明層４１乃至４４を有している。図示した例では、透明層４１乃至４４は、それぞれ第２方向Ｙに沿って延出した島状に形成され、互いに離間している。例えば、透明層４１及び４３は第１方向Ｘに間隔ＩＶ１を置いて並び、透明層４２及び４４は第１方向Ｘに間隔ＩＶ２を置いて並んでいる。間隔ＩＶ１は、間隔ＩＶ２より小さい。透明層４１及び４２は、第２方向Ｙに沿って間隔を置いて並び、透明層４３及び４４は、第２方向Ｙに沿って間隔を置いて並んでいる。なお、透明層４１及び４２は連続的に形成されてもよく、同様に、透明層４３及び４４は連続的に形成されてもよい。
【0028】
透明層４１は画素電極ＰＥ１に重畳し、透明層４２は画素電極ＰＥ２に重畳している。透明層４１は、透明層４２より大きい面積を有している。このため、透明層４１が画素電極ＰＥ１と重畳する面積は、透明層４２が画素電極ＰＥ２と重畳する面積より大きい。同様に、透明層４３及び４４は、それぞれ画素電極ＰＥ３及びＰＥ４に重畳している。透明層４１が画素電極ＰＥ１に重畳する面積は透明層４３が画素電極ＰＥ３に重畳する面積と同等であり、透明層４２が画素電極ＰＥ２に重畳する面積は透明層４４が画素電極ＰＥ４に重畳する面積と同等である。
一画素あたりの設置面積を、平面視において画素電極ＰＥと重畳する面積として定義すると、例えば、第１画素ＰＸ１において、透明層３０は画素電極ＰＥ１のほぼ全体と重畳しているのに対して、透明層４１は画素電極ＰＥ１の一部に重畳しており、透明層４１の設置面積は、透明層３０の設置面積より小さい。他の画素ＰＸ２乃至ＰＸ４についても同様である。
一画素あたりの設置面積を、平面視において画素電極ＰＥと重畳する面積として定義すると、例えば、第１画素ＰＸ１において、透明層３０は画素電極ＰＥ１のほぼ全体と重畳しているのに対して、透明層４１は画素電極ＰＥ１の一部に重畳しており、透明層４１の設置面積は、透明層３０の設置面積より小さい。他の画素ＰＸ２乃至ＰＸ４についても同様である。
【0029】
遮光層ＢＭは、格子状に形成されている。遮光層ＢＭは、走査線Ｇ１乃至Ｇ３、信号線Ｓ１乃至Ｓ３、及び、スイッチング素子ＳＷ１乃至Ｓ４に重畳している。また、遮光層ＢＭは、透明層４１の一対の端部Ｅ１、透明層４２の一対の端部Ｅ２、透明層４３の一対の端部Ｅ３、及び、透明層４４の一対の端部Ｅ４に重畳している。これらの端部Ｅ１乃至Ｅ４は、第１方向Ｘに沿って延出した端部である。
【0030】
図５は、本実施形態の表示装置ＤＳＰの一構成例を示す断面図である。なお、表示パネルＰＮＬについては、主要部のみを図示している。図５を参照しながら、発光素子ＬＤからの出射光について説明する。
発光素子ＬＤは、側面Ｅ１１に向けて光Ｌ１を出射する。発光素子ＬＤと側面Ｅ１１との間には空気層が存在するため、発光素子ＬＤから出射された光Ｌ１は、側面Ｅ１１で屈折し、透明基板１０に入射する。透明基板１０に入射した光Ｌ１のうち主面１０Ｂに向かって進行する光は、透明基板１０と空気層との界面で反射される。また、透明基板１０に入射した光Ｌ１のうち遮光層ＢＭに向かって進行する光は、遮光層ＢＭで反射される。また、透明基板１０に入射した光Ｌ１のうち透明層４０に向かって進行する光は、共通電極ＣＥと透明層４０との界面で反射され、配向膜ＡＬ１、液晶層ＬＣ、及び、第２基板ＳＵＢ２には到達しない。このように、光Ｌ１は、側面Ｅ１１の近傍（あるいは、透明層４０が存在する領域）では、繰り返し反射されながら透明基板１０の内部を進行する。進行する光Ｌ１のうち、透明層４０が存在しない領域、つまり、共通電極ＣＥと配向膜ＡＬ１が接する領域に向かって進行する光は、液晶層ＬＣに入射する。
発光素子ＬＤは、側面Ｅ１１に向けて光Ｌ１を出射する。発光素子ＬＤと側面Ｅ１１との間には空気層が存在するため、発光素子ＬＤから出射された光Ｌ１は、側面Ｅ１１で屈折し、透明基板１０に入射する。透明基板１０に入射した光Ｌ１のうち主面１０Ｂに向かって進行する光は、透明基板１０と空気層との界面で反射される。また、透明基板１０に入射した光Ｌ１のうち遮光層ＢＭに向かって進行する光は、遮光層ＢＭで反射される。また、透明基板１０に入射した光Ｌ１のうち透明層４０に向かって進行する光は、共通電極ＣＥと透明層４０との界面で反射され、配向膜ＡＬ１、液晶層ＬＣ、及び、第２基板ＳＵＢ２には到達しない。このように、光Ｌ１は、側面Ｅ１１の近傍（あるいは、透明層４０が存在する領域）では、繰り返し反射されながら透明基板１０の内部を進行する。進行する光Ｌ１のうち、透明層４０が存在しない領域、つまり、共通電極ＣＥと配向膜ＡＬ１が接する領域に向かって進行する光は、液晶層ＬＣに入射する。
【0031】
図４を参照して説明したように、発光素子ＬＤに近接した領域においては、発光素子ＬＤから離間した領域と比較して、透明層４０の一画素あたりの設置面積が小さい。このため、発光素子ＬＤに近接した領域においては、発光素子ＬＤからの光Ｌ１の液晶層ＬＣへの入射が抑制される一方で、発光素子ＬＤから離間した領域においては、光Ｌ１の液晶層ＬＣへの入射が促進される。なお、発光素子ＬＤに近接した領域においては、光Ｌ１が液晶層ＬＣに全く入射しないわけではなく、図４に示したように、透明層４０が画素電極ＰＥに重畳しない領域から光Ｌ１が液晶層ＬＣに入射する。
【0032】
液晶層ＬＣに入射した光のうち、透明層３０に向かって進行する光は、配向膜ＡＬ２と透明層３０との界面で反射される。液晶層ＬＣに入射した光Ｌ１は、透明状態の画素を透過し、散乱状態の画素で散乱される。表示装置ＤＳＰは、主面１０Ｂ側の観察位置ＶＰ１から観察可能であるとともに、主面２０Ａ側の観察位置ＶＰ２からも観察可能である。また、表示装置ＤＳＰは、観察位置ＶＰ１から観察した場合であっても、観察位置ＶＰ２から観察した場合であっても、表示装置ＤＳＰを介して、表示装置ＤＳＰの背景を観察可能である。
【0033】
本実施形態によれば、透明層４０が存在する領域においては、透明基板１０内を進行してきた光が、配向膜ＡＬ１に入射せず、そのまま透明基板１０内を進行していく。これにより、配向膜ＡＬ１及びＡＬ２での不所望な吸収や散乱を抑制することができ、発光素子ＬＤからの光の利用効率の低下を抑制することができる。
特に、発光素子ＬＤからの光の輝度分布に着目すると、発光素子ＬＤから離間すると急激に輝度が低下する傾向にある。このような輝度低下の一因は、不所望な吸収にある。このため、配向膜ＡＬ１及びＡＬ２における吸収を抑制することにより、輝度低下を抑制することができる。
特に、発光素子ＬＤからの光の輝度分布に着目すると、発光素子ＬＤから離間すると急激に輝度が低下する傾向にある。このような輝度低下の一因は、不所望な吸収にある。このため、配向膜ＡＬ１及びＡＬ２における吸収を抑制することにより、輝度低下を抑制することができる。
【0034】
また、画素電極ＰＥ、容量電極２３、スイッチング素子ＳＷ、信号線Ｓ、及び、走査線Ｇは、透明層３０と透明基板２０との間に位置している。液晶層ＬＣに入射した光Ｌ１のうち、透明層３０に向かって進行する光は、配向膜ＡＬ２と透明層３０との界面で反射されるため、画素電極ＰＥ、容量電極２３、スイッチング素子ＳＷ、信号線Ｓ、及び、走査線Ｇでの不所望な吸収や散乱が抑制される。したがって、本実施形態によれば、表示品位の低下を抑制することができる。
【0035】
また、透明層４０が画素電極ＰＥに重畳する領域は、発光素子ＬＤからの光が配向膜ＡＬ１及び液晶層ＬＣにほとんど入射しない領域に相当し、透明層４０が画素電極ＰＥに重畳しない領域（あるいは、隣接する透明層４０の間の領域）は、発光素子ＬＤからの光が配向膜ＡＬ１を介して、液晶層ＬＣに入射する領域に相当する。発光素子ＬＤに近接した領域では、発光素子ＬＤから離間した領域と比較して、透明層４０の一画素あたりの設置面積が小さい。このため、発光素子ＬＤに近接した領域では、光の画素への入射が抑制される一方で、発光素子ＬＤから離間した領域では、光の画素への入射が促進される。上記の通り、発光素子ＬＤからの光は、発光素子ＬＤから離間するにしたがって減衰する。発光素子ＬＤに近接した領域における光の輝度を第１輝度と称し、発光素子ＬＤから離間した領域における光の輝度を第２輝度と称する。第２輝度は、第１輝度より低い。図４に示した画素ＰＸ１に設置された透明層４０の設置面積は、画素ＰＸ２に設置された透明層４０の設置面積より大きい。このため、光が画素ＰＸ１に入射可能な領域の面積は、光が画素ＰＸ２に入射可能な領域の面積より小さい。一方で、画素ＰＸ１に入射する光の第１輝度は、画素ＰＸ２に入射する光の第２輝度より高い。このため、画素ＰＸ１及び画素ＰＸ２における照明光量を同等化することができる。
【0036】
図１乃至図５に示した構成例において、透明基板１０は第１透明基板に相当し、配向膜ＡＬ１は第１配向膜に相当し、透明層４０は第１透明層に相当し、透明基板２０は第２透明基板に相当し、透明層３０は第２透明層に相当し、配向膜ＡＬ２は第２配向膜に相当し、画素電極ＰＥ１は第１画素電極に相当し、画素電極ＰＥ２は第２画素電極に相当する。なお、走査線Ｇ、信号線Ｓ、スイッチング素子ＳＷ、及び、画素電極ＰＥが第１基板ＳＵＢ１に設けられ、共通電極ＣＥが第２基板ＳＵＢ２に設けられていてもよい。
【0037】
次に、本実施形態の他の構成例について説明する。
図６は、図５に示した表示装置ＤＳＰの他の構成例を示す断面図である。図６に示した構成例は、図５に示した構成例と比較して、第１基板ＳＵＢ１が絶縁膜５０を備えている点で相違している。透明層４０は、主面１０Ａに形成され、絶縁膜５０によって覆われている。共通電極ＣＥは、絶縁膜５０の下に位置し、配向膜ＡＬ１によって覆われている。絶縁膜５０は、例えば、アクリル樹脂などの有機材料によって形成された有機絶縁膜である。共通電極ＣＥが接する絶縁膜５０の下面は平坦化されている。図示した例において、透明層４０は、共通電極ＣＥと透明基板１０との間に位置している。
このような構成例においても、図５に示した構成例と同様の効果が得られる。加えて、透明層４０が透明基板１０と共通電極ＣＥとの間に位置しているため、透明層４０が共通電極ＣＥと配向膜ＡＬ１との間に位置している場合と比較して、共通電極ＣＥが第３方向Ｚに沿って画素電極ＰＥに接近し、画素電極ＰＥと共通電極ＣＥとの電界強度の低下を抑制することができる。
図６は、図５に示した表示装置ＤＳＰの他の構成例を示す断面図である。図６に示した構成例は、図５に示した構成例と比較して、第１基板ＳＵＢ１が絶縁膜５０を備えている点で相違している。透明層４０は、主面１０Ａに形成され、絶縁膜５０によって覆われている。共通電極ＣＥは、絶縁膜５０の下に位置し、配向膜ＡＬ１によって覆われている。絶縁膜５０は、例えば、アクリル樹脂などの有機材料によって形成された有機絶縁膜である。共通電極ＣＥが接する絶縁膜５０の下面は平坦化されている。図示した例において、透明層４０は、共通電極ＣＥと透明基板１０との間に位置している。
このような構成例においても、図５に示した構成例と同様の効果が得られる。加えて、透明層４０が透明基板１０と共通電極ＣＥとの間に位置しているため、透明層４０が共通電極ＣＥと配向膜ＡＬ１との間に位置している場合と比較して、共通電極ＣＥが第３方向Ｚに沿って画素電極ＰＥに接近し、画素電極ＰＥと共通電極ＣＥとの電界強度の低下を抑制することができる。
【0038】
図７は、図５に示した表示装置ＤＳＰの他の構成例を示す断面図である。図７に示した構成例は、図５に示した構成例と比較して、画素電極ＰＥが透明層３０の上に形成されている点で相違している。透明層３０は、スイッチング素子ＳＷと画素電極ＰＥとの間に位置している。
このような構成例においても、図５に示した構成例と同様の効果が得られる。加えて、透明層３０が透明基板２０と画素電極ＰＥとの間に位置しているため、透明層３０が画素電極ＰＥと配向膜ＡＬ２との間に位置している場合と比較して、画素電極ＰＥが第３方向Ｚに沿って共通電極ＣＥに接近し、画素電極ＰＥと共通電極ＣＥとの電界強度の低下を抑制することができる。
なお、図示した例では、絶縁膜２１が透明基板２０と透明層３０との間に位置しているが、絶縁膜２１は省略してもよい。
このような構成例においても、図５に示した構成例と同様の効果が得られる。加えて、透明層３０が透明基板２０と画素電極ＰＥとの間に位置しているため、透明層３０が画素電極ＰＥと配向膜ＡＬ２との間に位置している場合と比較して、画素電極ＰＥが第３方向Ｚに沿って共通電極ＣＥに接近し、画素電極ＰＥと共通電極ＣＥとの電界強度の低下を抑制することができる。
なお、図示した例では、絶縁膜２１が透明基板２０と透明層３０との間に位置しているが、絶縁膜２１は省略してもよい。
【0039】
図８は、図５に示した表示装置ＤＳＰの他の構成例を示す断面図である。図８に示した構成例は、図６に示した第１基板ＳＵＢ１と図７に示した第２基板ＳＵＢ２とを組み合わせた例に相当する。
このような構成例においても、図５に示した構成例と同様の効果が得られる。加えて、透明層３０及び透明層４０が画素電極ＰＥと共通電極ＣＥとの間に位置していないため、共通電極ＣＥと画素電極ＰＥとが第３方向Ｚに沿って接近し、画素電極ＰＥと共通電極ＣＥとの電界強度の低下をさらに抑制することができる。
このような構成例においても、図５に示した構成例と同様の効果が得られる。加えて、透明層３０及び透明層４０が画素電極ＰＥと共通電極ＣＥとの間に位置していないため、共通電極ＣＥと画素電極ＰＥとが第３方向Ｚに沿って接近し、画素電極ＰＥと共通電極ＣＥとの電界強度の低下をさらに抑制することができる。
【0040】
次に、図９及び図１０を参照して、透明層４０の他の構成例について説明する。
図９は、図４に示した透明層４０の他の構成例を示す平面図である。図９に示した構成例は、図４に示した構成例と比較して、透明層４３及び４４が信号線Ｓ２に近接している点で相違している。なお、透明層４１乃至４４は連続的に形成されてもよい。
図１０は、図４に示した透明層４０の他の構成例を示す平面図である。図１０に示した構成例は、図４に示した構成例と比較して、透明層４１が信号線Ｓ１に近接し、透明層４４が信号線Ｓ２に近接している点で相違している。なお、透明層４２及び４４は、連続的に形成されてもよい。
図９及び図１０に示した構成例においても、上記したのと同様の効果が得られる。
図９は、図４に示した透明層４０の他の構成例を示す平面図である。図９に示した構成例は、図４に示した構成例と比較して、透明層４３及び４４が信号線Ｓ２に近接している点で相違している。なお、透明層４１乃至４４は連続的に形成されてもよい。
図１０は、図４に示した透明層４０の他の構成例を示す平面図である。図１０に示した構成例は、図４に示した構成例と比較して、透明層４１が信号線Ｓ１に近接し、透明層４４が信号線Ｓ２に近接している点で相違している。なお、透明層４２及び４４は、連続的に形成されてもよい。
図９及び図１０に示した構成例においても、上記したのと同様の効果が得られる。
【0041】
以上説明したように、本実施形態によれば、表示品位の低下を抑制することが可能な表示装置を提供することができる。
【0042】
なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【0043】
本明細書にて開示した構成から得られる表示装置の一例を以下に付記する。
（１）
側面及び主面を有する第１透明基板と、前記主面に沿って配置された第１配向膜と、前記第１透明基板と前記第１配向膜との間に位置する第１透明層と、を備えた第１基板と、
第２透明基板と、走査線と、前記走査線と交差する信号線と、前記走査線及び前記信号線と電気的に接続されたスイッチング素子と、前記スイッチング素子と電気的に接続された画素電極と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持され、筋状のポリマー及び液晶分子を含む液晶層と、
前記側面に対向する発光素子と、を備え、
前記第１透明層は、前記画素電極の一部に重畳し、前記第１透明基板より低い屈折率を有している、表示装置。
（２）
前記第１透明層は、１．０以上１．４１以下の屈折率を有している、（１）に記載の表示装置。
（３）
前記第１基板は、さらに、前記画素電極に対向する共通電極を備え、
前記第１透明層は、前記共通電極と前記第１配向膜との間に位置している、（１）または（２）に記載の表示装置。
（４）
前記第１基板は、さらに、前記画素電極に対向する共通電極を備え、
前記第１透明層は、前記共通電極と前記第１透明基板との間に位置している、（１）または（２）に記載の表示装置。
（５）
前記第２基板は、さらに、前記液晶層に接する第２配向膜と、前記スイッチング素子と前記第２配向膜との間に位置する第２透明層と、を備え、
前記第２透明層は、前記第１透明層と同等の屈折率を有している、（１）乃至（４）のいずれか１項に記載の表示装置。
（６）
前記第２透明層は、前記画素電極と前記第２配向膜との間に位置している、（５）に記載の表示装置。
（７）
前記第２透明層は、前記スイッチング素子と前記画素電極との間に位置している、（５）に記載の表示装置。
（８）
側面及び主面を有する第１透明基板と、前記主面に沿って配置された第１配向膜と、を備えた第１基板と、
第２透明基板と、走査線と、前記走査線と交差する信号線と、前記走査線及び前記信号線と電気的に接続されたスイッチング素子と、前記スイッチング素子と電気的に接続された画素電極と、前記画素電極の上に位置する第２配向膜と、前記スイッチング素子と前記第２配向膜との間に位置する第２透明層と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持され、筋状のポリマー及び液晶分子を含む液晶層と、
前記側面に対向する発光素子と、を備え、
前記第２透明層は、前記画素電極に重畳し、前記第１透明基板より低い屈折率を有している、表示装置。
（９）
第１基板と、
第２基板と、
前記第１基板と前記第２基板との間に保持され、筋状のポリマー及び液晶分子を含む液晶層と、
発光素子と、
マトリクス状に配列された画素と、を備え、
前記第１基板は、前記発光素子と対向する側面を有する第１透明基板と、前記液晶層に接する第１配向膜と、前記第１透明基板と前記第１配向膜との間に位置する第１透明層と、を備え、
前記第２基板は、第２透明基板と、前記液晶層に接する第２配向膜と、前記第２透明基板と前記第２配向膜との間に位置する第２透明層と、を備え、
前記第１透明層及び前記第２透明層は、絶縁層であり、
前記第１透明層の一画素あたりの設置面積は、前記第２透明層の一画素あたりの設置面積より小さい、表示装置。
（１０）
前記第２基板は、さらに、前記発光素子に近接した第１画素に配置された第１画素電極と、前記発光素子から離間した第２画素に配置された第２画素電極と、を備え、
前記第１透明層が前記第１画素電極と重畳する面積は、前記第１透明層が前記第２画素電極と重畳する面積より小さい、（９）に記載の表示装置。
（１１）
前記第１基板は、さらに、前記第１画素電極及び前記第２画素電極に対向する共通電極を備え、
前記第１透明層は、前記共通電極と前記第１配向膜との間に位置している、（１０）に記載の表示装置。
（１２）
前記第１基板は、さらに、前記第１画素電極及び前記第２画素電極に対向する共通電極を備え、
前記第１透明層は、前記共通電極と前記第１透明基板との間に位置している、（１０）に記載の表示装置。
（１３）
前記第２基板は、さらに、走査線と、前記走査線と交差する信号線と、前記走査線及び信号線と電気的に接続されたスイッチング素子と、前記スイッチング素子と電気的に接続された画素電極と、を備え、
前記走査線、前記信号線、及び、前記スイッチング素子は、前記第２透明基板と前記第２透明層との間に位置している、（９）に記載の表示装置。
（１４）
前記第２透明層は、前記画素電極と前記第２配向膜との間に位置している、（１３）に記載の表示装置。
（１５）
前記第２透明層は、前記スイッチング素子と前記画素電極との間に位置している、（１３）に記載の表示装置。
（１６）
前記第１透明層及び前記第２透明層は、前記第１透明基板より低い屈折率を有している、（９）乃至（１５）のいずれか１項に記載の表示装置。
（１７）
前記第１透明層及び前記第２透明層は、１．０以上１．４１以下の屈折率を有している、（１６）に記載の表示装置。
（１８）
前記第１透明層及び前記第２透明層は、同等の屈折率を有している、（１７）に記載の表示装置。
（１９）
前記側面は、第１方向に沿って延出し、
前記第１透明層は、前記第１方向に沿って間隔をおいて並んでいる、（９）に記載の表示装置。
（２０）
前記発光素子に近接した側における前記間隔は、前記発光素子から離間した側における前記間隔より小さい、（１９）に記載の表示装置。
（１）
側面及び主面を有する第１透明基板と、前記主面に沿って配置された第１配向膜と、前記第１透明基板と前記第１配向膜との間に位置する第１透明層と、を備えた第１基板と、
第２透明基板と、走査線と、前記走査線と交差する信号線と、前記走査線及び前記信号線と電気的に接続されたスイッチング素子と、前記スイッチング素子と電気的に接続された画素電極と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持され、筋状のポリマー及び液晶分子を含む液晶層と、
前記側面に対向する発光素子と、を備え、
前記第１透明層は、前記画素電極の一部に重畳し、前記第１透明基板より低い屈折率を有している、表示装置。
（２）
前記第１透明層は、１．０以上１．４１以下の屈折率を有している、（１）に記載の表示装置。
（３）
前記第１基板は、さらに、前記画素電極に対向する共通電極を備え、
前記第１透明層は、前記共通電極と前記第１配向膜との間に位置している、（１）または（２）に記載の表示装置。
（４）
前記第１基板は、さらに、前記画素電極に対向する共通電極を備え、
前記第１透明層は、前記共通電極と前記第１透明基板との間に位置している、（１）または（２）に記載の表示装置。
（５）
前記第２基板は、さらに、前記液晶層に接する第２配向膜と、前記スイッチング素子と前記第２配向膜との間に位置する第２透明層と、を備え、
前記第２透明層は、前記第１透明層と同等の屈折率を有している、（１）乃至（４）のいずれか１項に記載の表示装置。
（６）
前記第２透明層は、前記画素電極と前記第２配向膜との間に位置している、（５）に記載の表示装置。
（７）
前記第２透明層は、前記スイッチング素子と前記画素電極との間に位置している、（５）に記載の表示装置。
（８）
側面及び主面を有する第１透明基板と、前記主面に沿って配置された第１配向膜と、を備えた第１基板と、
第２透明基板と、走査線と、前記走査線と交差する信号線と、前記走査線及び前記信号線と電気的に接続されたスイッチング素子と、前記スイッチング素子と電気的に接続された画素電極と、前記画素電極の上に位置する第２配向膜と、前記スイッチング素子と前記第２配向膜との間に位置する第２透明層と、を備えた第２基板と、
前記第１基板と前記第２基板との間に保持され、筋状のポリマー及び液晶分子を含む液晶層と、
前記側面に対向する発光素子と、を備え、
前記第２透明層は、前記画素電極に重畳し、前記第１透明基板より低い屈折率を有している、表示装置。
（９）
第１基板と、
第２基板と、
前記第１基板と前記第２基板との間に保持され、筋状のポリマー及び液晶分子を含む液晶層と、
発光素子と、
マトリクス状に配列された画素と、を備え、
前記第１基板は、前記発光素子と対向する側面を有する第１透明基板と、前記液晶層に接する第１配向膜と、前記第１透明基板と前記第１配向膜との間に位置する第１透明層と、を備え、
前記第２基板は、第２透明基板と、前記液晶層に接する第２配向膜と、前記第２透明基板と前記第２配向膜との間に位置する第２透明層と、を備え、
前記第１透明層及び前記第２透明層は、絶縁層であり、
前記第１透明層の一画素あたりの設置面積は、前記第２透明層の一画素あたりの設置面積より小さい、表示装置。
（１０）
前記第２基板は、さらに、前記発光素子に近接した第１画素に配置された第１画素電極と、前記発光素子から離間した第２画素に配置された第２画素電極と、を備え、
前記第１透明層が前記第１画素電極と重畳する面積は、前記第１透明層が前記第２画素電極と重畳する面積より小さい、（９）に記載の表示装置。
（１１）
前記第１基板は、さらに、前記第１画素電極及び前記第２画素電極に対向する共通電極を備え、
前記第１透明層は、前記共通電極と前記第１配向膜との間に位置している、（１０）に記載の表示装置。
（１２）
前記第１基板は、さらに、前記第１画素電極及び前記第２画素電極に対向する共通電極を備え、
前記第１透明層は、前記共通電極と前記第１透明基板との間に位置している、（１０）に記載の表示装置。
（１３）
前記第２基板は、さらに、走査線と、前記走査線と交差する信号線と、前記走査線及び信号線と電気的に接続されたスイッチング素子と、前記スイッチング素子と電気的に接続された画素電極と、を備え、
前記走査線、前記信号線、及び、前記スイッチング素子は、前記第２透明基板と前記第２透明層との間に位置している、（９）に記載の表示装置。
（１４）
前記第２透明層は、前記画素電極と前記第２配向膜との間に位置している、（１３）に記載の表示装置。
（１５）
前記第２透明層は、前記スイッチング素子と前記画素電極との間に位置している、（１３）に記載の表示装置。
（１６）
前記第１透明層及び前記第２透明層は、前記第１透明基板より低い屈折率を有している、（９）乃至（１５）のいずれか１項に記載の表示装置。
（１７）
前記第１透明層及び前記第２透明層は、１．０以上１．４１以下の屈折率を有している、（１６）に記載の表示装置。
（１８）
前記第１透明層及び前記第２透明層は、同等の屈折率を有している、（１７）に記載の表示装置。
（１９）
前記側面は、第１方向に沿って延出し、
前記第１透明層は、前記第１方向に沿って間隔をおいて並んでいる、（９）に記載の表示装置。
（２０）
前記発光素子に近接した側における前記間隔は、前記発光素子から離間した側における前記間隔より小さい、（１９）に記載の表示装置。
【符号の説明】
【0044】
ＤＳＰ…表示装置 ＰＮＬ…表示パネル １０、２０…透明基板 Ｇ…走査線 Ｓ…信号線 ＳＷ…スイッチング素子 ＰＥ…画素電極 ＣＥ…共通電極 ＡＬ…配向膜 ３０、４０…透明層 ＢＭ…遮光層 ｎ…屈折率
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】