特許 7161529 半導体装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】特許公報(B2)

(11)【特許番号】

(24)【登録日】2022-10-18

(45)【発行日】2022-10-26

(54)【発明の名称】半導体装置

(51)【国際特許分類】

   H01L 29/786 20060101AFI20221019BHJP

   H01L 21/8242 20060101ALI20221019BHJP

   H01L 27/108 20060101ALI20221019BHJP

   H01L 27/1156 20170101ALI20221019BHJP

   H01L 21/336 20060101ALI20221019BHJP

   H01L 29/788 20060101ALI20221019BHJP

   H01L 29/792 20060101ALI20221019BHJP

【ＦＩ】

H01L29/78 616S

H01L29/78 618B

H01L29/78 617L

H01L29/78 616V

H01L27/108 321

H01L27/1156

H01L27/108 621Z

H01L27/108 671C

H01L27/108 671Z

H01L29/78 371

【請求項の数】 4

(21)【出願番号】P 2020523839

(86)(22)【出願日】2019-05-27

(86)【国際出願番号】 IB2019054361

(87)【国際公開番号】W WO2019234547

(87)【国際公開日】2019-12-12

【審査請求日】2022-03-31

(31)【優先権主張番号】P 2018110077

(32)【優先日】2018-06-08

(33)【優先権主張国・地域又は機関】JP

(73)【特許権者】

【識別番号】000153878

【氏名又は名称】株式会社半導体エネルギー研究所

(72)【発明者】

【氏名】竹内 敏彦

(72)【発明者】

【氏名】山出 直人

(72)【発明者】

【氏名】岡崎 豊

(72)【発明者】

【氏名】手塚 祐朗

(72)【発明者】

【氏名】山崎 舜平

【審査官】高柳 匡克

(56)【参考文献】

【文献】特開２０１５－１８１１６２（ＪＰ，Ａ）

【文献】特開２０１３－１０２１４９（ＪＰ，Ａ）

【文献】特開２０１７－１１２３７４（ＪＰ，Ａ）

【文献】特開２０１５－１８８０７０（ＪＰ，Ａ）

【文献】特開２０１３－０８０９１５（ＪＰ，Ａ）

【文献】特開２０１６－１４９５５２（ＪＰ，Ａ）

【文献】米国特許出願公開第２０１６／０３２２３８８（ＵＳ，Ａ１）

【文献】国際公開第２０１６／２０３３４１（ＷＯ，Ａ１）

【文献】韓国公開特許第１０－２０１３－０１３６８８８（ＫＲ，Ａ）

(58)【調査した分野】(Int.Cl.，ＤＢ名)

Ｈ０１Ｌ ２９／７８６

Ｈ０１Ｌ ２１／８２４２

Ｈ０１Ｌ ２７／１１５６

Ｈ０１Ｌ ２７／１０８

Ｈ０１Ｌ ２１／３３６

Ｈ０１Ｌ ２９／７８８

Ｈ０１Ｌ ２９／７９２

(57)【特許請求の範囲】

【請求項1】

第１の導電体と、第２の導電体と、第１の絶縁体と、第２の絶縁体と、第３の絶縁体と、第１の酸化物と、第２の酸化物と、第３の酸化物と、を有し、
前記第１の絶縁体から上面が露出するように前記第１の導電体が配置され、
前記第１の絶縁体の上および前記第１の導電体の上に、前記第１の酸化物が配置され、
前記第１の酸化物に、前記第１の導電体に達する第１の開口が設けられ、
前記第１の酸化物の上に、前記第２の酸化物が配置され、
前記第２の酸化物は、第１の領域、第２の領域、および前記第１の領域と前記第２の領域との間に位置する第３の領域を有し、
前記第１の領域の抵抗および前記第２の領域の抵抗は、前記第３の領域の抵抗より低く、
前記第２の領域は、前記第１の開口を介して前記第１の導電体の上面に接し、
前記第２の酸化物の上に、前記第３の領域と重なりを有するように前記第３の酸化物が配置され、
前記第３の酸化物の上に、前記第２の絶縁体が配置され、
前記第２の絶縁体の上に、前記第２の導電体が配置され、
前記第１の領域および前記第２の領域と重なりを有し、且つ、前記第１の絶縁体の上面に接するように、前記第３の絶縁体が配置される、半導体装置。

【請求項2】

請求項１において、
前記第１の領域および前記第２の領域は、前記第３の領域よりも酸素欠損を多く有する、半導体装置。

【請求項3】

請求項１または請求項２において、
前記第３の絶縁体の上に配置された第４の絶縁体と、
前記第４の絶縁体の上面、前記第３の酸化物の上面、前記第２の絶縁体の上面、および前記第２の導電体の上面に接して配置された第５の絶縁体と、を有し、
平面視において、前記第３の酸化物、前記第２の絶縁体、および前記第２の導電体は、前記第１の領域と前記第２の領域の間に配置される、半導体装置。

【請求項4】

請求項１乃至請求項３のいずれか一において、
前記第１の絶縁体の下に、前記第２の導電体と重なりを有するように配置された第３の導電体を有する、半導体装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の一態様は、半導体装置、ならびに半導体装置の作製方法に関する。または、本発明の一態様は、半導体ウエハ、モジュール、および電子機器に関する。

【0002】

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、および電子機器などは、半導体装置を有すると言える場合がある。

【0003】

なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。

【背景技術】

【0004】

近年、半導体装置の開発が進められ、ＬＳＩやＣＰＵやメモリが主に用いられている。ＣＰＵは、半導体ウエハから切り離された半導体集積回路（少なくともトランジスタ及びメモリ）を有し、接続端子である電極が形成された半導体素子の集合体である。

【0005】

ＬＳＩやＣＰＵやメモリなどの半導体回路（ＩＣチップ）は、回路基板、例えばプリント配線板に実装され、様々な電子機器の部品の一つとして用いられる。

【0006】

また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。

【0007】

また、酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流が小さいことが知られている。例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のＣＰＵなどが開示されている（特許文献１参照）。また、例えば、酸化物半導体を用いたトランジスタのリーク電流が低いという特性を応用して、長期にわたり記憶内容を保持することができる記憶装置などが、開示されている（特許文献２参照）。

【0008】

また、近年では電子機器の小型化、軽量化に伴い、集積回路のさらなる高密度化への要求が高まっている。また、集積回路を含む半導体装置の生産性の向上が求められている。

【先行技術文献】

【特許文献】

【0009】

【文献】特開２０１２－２５７１８７号公報

【文献】特開２０１１－１５１３８３号公報

【発明の概要】

【発明が解決しようとする課題】

【0010】

本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、オン電流が大きい半導体装置を提供することを課題の一つとする。または、本発明の一態様は、高い周波数特性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、信頼性が良好な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。

【0011】

本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、データの書き込み速度が速い半導体装置を提供することを課題の一つとする。本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。

【0012】

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

【課題を解決するための手段】

【0013】

本発明の一態様は、第１および第２の導電体と、第１乃至第３の絶縁体と、第１乃至第３の酸化物と、を有し、第１の絶縁体の上面から露出して第１の導電体が配置され、第１の絶縁体および第１の導電体の上に、第１の酸化物が配置され、第１の酸化物に、第１の導電体に達する第１の開口が設けられ、第１の酸化物の上に、第２の酸化物が配置され、第２の酸化物は、第１の領域、第２の領域、および第１の領域と第２の間に位置する第３の領域を有し、第１の領域および第２の領域の抵抗は、第３の領域の抵抗より低く、第２の酸化物の第２の領域は、第１の開口を介して、第１の導電体の上面に接し、第２の酸化物上に、少なくとも一部が第３の領域と重なるように、第３の酸化物が配置され、第３の酸化物上に、第２の絶縁体が配置され、第２の絶縁体上に、第２の導電体が配置され、第１の領域および第２の領域を覆い、第１の絶縁体の上面に接して、第３の絶縁体が配置される、半導体装置である。

【0014】

また、本発明の他の一態様は、第１および第２の導電体と、第１乃至第３の絶縁体と、第１乃至第３の酸化物と、を有し、第１の絶縁体の上に、第１の酸化物が配置され、第１の酸化物の上面から露出して第１の導電体が配置され、第１の酸化物の上に、第２の酸化物が配置され、第２の酸化物は、第１の領域、第２の領域、および第１の領域と第２の間に位置する第３の領域を有し、第１の領域および第２の領域の抵抗は、第３の領域の抵抗より低く、第２の酸化物の第２の領域は、第１の導電体の上面に接し、第２の酸化物上に、少なくとも一部が第３の領域と重なるように、第３の酸化物が配置され、第３の酸化物上に、第２の絶縁体が配置され、第２の絶縁体上に、第２の導電体が配置され、第１の領域および第２の領域を覆い、第１の絶縁体の上面に接して、第３の絶縁体が配置される、導体装置である。

【0015】

また、本発明の他の一態様は、第１および第２の導電体と、第１乃至第３の絶縁体と、第１乃至第３の酸化物と、を有し、第１の絶縁体の上面から露出して第１の導電体が配置され、第１の絶縁体および第１の導電体の上に、第１の酸化物が配置され、第１の酸化物の上に、第２の酸化物が配置され、第１の酸化物および第２の酸化物は、第１の領域、第２の領域、および第１の領域と第２の間に位置する第３の領域を有し、第１の領域および第２の領域の抵抗は、第３の領域の抵抗より低く、第１の酸化物の第２の領域は、第１の導電体の上面に接し、第２の酸化物上に、少なくとも一部が第３の領域と重なるように、第３の酸化物が配置され、第３の酸化物上に、第２の絶縁体が配置され、第２の絶縁体上に、第２の導電体が配置され、第１の領域および第２の領域を覆い、第１の絶縁体の上面に接して、第３の絶縁体が配置される、導体装置である。

【0016】

また、上記において、第１の領域、および第２の領域は、リン、およびホウ素の一方を含む、ことが好ましい。また、上記において、第１の領域、および第２の領域は、第３の領域よりも、酸素欠損を多く有してもよい。

【0017】

また、上記において、さらに、第３の絶縁体の上に配置された、第４の絶縁体と、第４の絶縁体の上面、第３の酸化物の上面、第２の絶縁体の上面、および第２の導電体の上面に接して配置された第５の絶縁体と、を有し、第３の酸化物、第２の絶縁体、および第２の導電体は、第１の領域と第２の領域の間に配置される、ことが好ましい。また、上記において、さらに、第１の絶縁体の下に、第２の導電体と少なくとも一部が重なるように配置された、第３の導電体と、を有する、ことが好ましい。また、上記において、さらに、第３の絶縁体と、第４の絶縁体と、の間に配置された、第６の絶縁体と、を有する、ことが好ましい。また、上記において、第１の酸化物、および第２の酸化物は、Ｉｎと、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する、ことが好ましい。

【0018】

また、上記において、第１の導電体の下に容量素子が設けられ、容量素子の一方の電極は、第１の導電体と電気的に接続されてもよい。また、上記において、容量素子の下に、シリコン基板に形成されたトランジスタが設けられてもよい。

【発明の効果】

【0019】

本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、オン電流が大きい半導体装置を提供することができる。または、本発明の一態様により、高い周波数特性を有する半導体装置を提供することができる。または、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。

【0020】

または、本発明の一態様により、長期間においてデータの保持が可能な半導体装置を提供することができる。または、本発明の一態様により、データの書き込み速度が速い半導体装置を提供することができる。または、本発明の一態様により、設計自由度が高い半導体装置を提供することができる。または、本発明の一態様により、消費電力を抑えることができる半導体装置を提供することができる。または、本発明の一態様により、新規な半導体装置を提供することができる。

【0021】

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。

【図面の簡単な説明】

【0022】

【図1】図１（Ａ）乃至図１（Ｄ）は本発明の一態様に係る半導体装置の上面図および断面図である。

【図2】図２は本発明の一態様に係る半導体装置の断面図である。

【図3】図３（Ａ）乃至図３（Ｄ）は本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。

【図4】図４（Ａ）乃至図４（Ｄ）は本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。

【図5】図５（Ａ）乃至図５（Ｄ）は本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。

【図6】図６（Ａ）乃至図６（Ｄ）は本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。

【図7】図７（Ａ）乃至図７（Ｄ）は本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。

【図8】図８（Ａ）乃至図８（Ｄ）は本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。

【図9】図９（Ａ）乃至図９（Ｄ）は本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。

【図10】図１０（Ａ）乃至図１０（Ｄ）は本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。

【図11】図１１（Ａ）乃至図１１（Ｄ）は本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。

【図12】図１２（Ａ）乃至図１２（Ｄ）は本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。

【図13】図１３（Ａ）乃至図１３（Ｄ）は本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図である。

【図14】図１４（Ａ）乃至図１４（Ｄ）は本発明の一態様に係る半導体装置の上面図および断面図である。

【図15】図１５（Ａ）乃至図１５（Ｄ）は本発明の一態様に係る半導体装置の上面図および断面図である。

【図16】図１６（Ａ）乃至図１６（Ｄ）は本発明の一態様に係る半導体装置の上面図および断面図である。

【図17】図１７（Ａ）乃至図１７（Ｄ）は本発明の一態様に係る半導体装置の上面図および断面図である。

【図18】図１８は本発明の一態様に係る記憶装置の構成を示す断面図である。

【図19】図１９は本発明の一態様に係る記憶装置の構成を示す断面図である。

【図20】図２０は本発明の一態様に係る記憶装置の構成を示す断面図である。

【図21】図２１は本発明の一態様に係る記憶装置の構成を示す断面図である。

【図22】図２２は本発明の一態様に係る記憶装置の構成を示す断面図である。

【図23】図２３は本発明の一態様に係る記憶装置の構成を示す断面図である。

【図24】図２４（Ａ）、図２４（Ｂ）は本発明の一態様に係る記憶装置の構成例を示すブロック図および斜視図である。

【図25】図２５（Ａ）乃至図２５（Ｈ）は本発明の一態様に係る記憶装置の構成例を示す回路図である。

【図26】図２６（Ａ）、図２６（Ｂ）は本発明の一態様に係る半導体装置の模式図および斜視図である。

【図27】図２７（Ａ）乃至図２７（Ｅ）は本発明の一態様に係る記憶装置の模式図である。

【図28】図２８（Ａ）乃至図２８（Ｈ）は本発明の一態様に係る電子機器を示す図である。

【発明を実施するための形態】

【0023】

以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。

【0024】

また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお、図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするため、図に反映しないことがある。また、図面において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。

【0025】

また、特に上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。

【0026】

また、本明細書等において、第１、第２等として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。

【0027】

また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。

【0028】

例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接的に接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に開示されているものとする。

【0029】

ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。

【0030】

また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる場合がある。

【0031】

なお、本明細書等において、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。

【0032】

このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。

【0033】

本明細書では、単にチャネル幅と記載した場合には、見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。

【0034】

なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が高くなることや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、および酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、水も不純物として機能する場合がある。また、酸化物半導体の場合、例えば不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。

【0035】

なお、本明細書等において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものである。

【0036】

また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。

【0037】

また、本明細書等において、「平行」とは、二つの直線が－１０度以上１０度以下の角度で配置されている状態をいう。したがって、－５度以上５度以下の場合も含まれる。また、「略平行」とは、二つの直線が－３０度以上３０度以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０度以上１００度以下の角度で配置されている状態をいう。したがって、８５度以上９５度以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０度以上１２０度以下の角度で配置されている状態をいう。

【0038】

なお、本明細書において、バリア膜とは、水、水素などの不純物および酸素の透過を抑制する機能を有する膜のことであり、当該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。

【0039】

本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む。）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう。）などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ ＦＥＴあるいはＯＳトランジスタと記載する場合においては、酸化物または酸化物半導体を有するトランジスタと換言することができる。

【0040】

また、本明細書等において、ノーマリーオフとは、ゲートに電位を印加しない、またはゲートに接地電位を与えたときに、トランジスタに流れるチャネル幅１μｍあたりの電流が、室温において１×１０^－２０Ａ以下、８５℃において１×１０^－１８Ａ以下、または１２５℃において１×１０^－１６Ａ以下であることをいう。

【0041】

（実施の形態１）
以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。

【0042】

＜半導体装置の構成例＞
図１（Ａ）、図１（Ｂ）、図１（Ｃ）、および図１（Ｄ）は、本発明の一態様に係るトランジスタ２００、およびトランジスタ２００周辺の上面図および断面図である。

【0043】

図１（Ａ）は、トランジスタ２００を有する半導体装置の上面図である。また、図１（Ｂ）、図１（Ｃ）、および図１（Ｄ）は、当該半導体装置の断面図である。ここで、図１（Ｂ）は、図１（Ａ）にＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図１（Ｃ）は、図１（Ａ）にＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、図１（Ｄ）は、図１（Ａ）にＡ５－Ａ６の一点鎖線で示す部位の断面図であり、トランジスタ２００のソース領域またはドレイン領域におけるチャネル幅方向の断面図でもある。なお、図１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。

【0044】

本発明の一態様の半導体装置は、基板（図示せず。）上の絶縁体２１４と、絶縁体２１４上のトランジスタ２００と、トランジスタ２００上の絶縁体２８０と、絶縁体２８０上の絶縁体２８２と、絶縁体２８２上の絶縁体２７４と、絶縁体２７４上の絶縁体２８１と、を有する。絶縁体２１４、絶縁体２８０、絶縁体２８２、絶縁体２７４、および絶縁体２８１は層間膜として機能する。また、トランジスタ２００の下に埋め込まれるように、導電体２４７が設けられる。導電体２４７は、トランジスタ２００と電気的に接続し、プラグとして機能する。また、トランジスタ２００と電気的に接続し、プラグとして機能する導電体２４０が設けられる。なお、プラグとして機能する導電体２４０の側面に接して絶縁体２４１が設けられる。

【0045】

また、絶縁体２５６、絶縁体２５８、絶縁体２８０、絶縁体２８２、絶縁体２７４、および絶縁体２８１の開口の内壁に接して絶縁体２４１が設けられ、その側面に接して導電体２４０の第１の導電体が設けられ、さらに内側に導電体２４０の第２の導電体が設けられている。ここで、導電体２４０の上面の高さと、絶縁体２８１の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体２４０の第１の導電体および導電体２４０の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４０を単層、または３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。

【0046】

［トランジスタ２００］
図１に示すように、トランジスタ２００は、絶縁体２１４上の絶縁体２１６と、絶縁体２１６に埋め込まれるように配置された導電体２０５（導電体２０５ａ、および導電体２０５ｂ）と、絶縁体２１６上、および導電体２０５上の絶縁体２２２と、絶縁体２２２上の絶縁体２２４と、絶縁体２２４上の酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、酸化物２３０ｃ上の絶縁体２５０と、絶縁体２５０上に位置し、酸化物２３０ｃと重なる導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、絶縁体２２４の上面の一部、酸化物２３０ａの側面、酸化物２３０ｂの側面、および酸化物２３０ｂの上面と接する絶縁体２５６と、絶縁体２５６の上面と接する絶縁体２５８と、を有する。導電体２６０は、導電体２６０ａおよび導電体２６０ｂを有し、導電体２６０ｂの底面および側面を包むように導電体２６０ａが配置される。なお、図１（Ｂ）に示すように、導電体２６０の上面は、酸化物２３０ｃの上面、絶縁体２５０の上面、および絶縁体２８０の上面と略一致して配置される。また、絶縁体２８２は、導電体２６０、酸化物２３０ｃ、絶縁体２５０、および絶縁体２８０のそれぞれの上面と接する。

【0047】

ここで、酸化物２３０ｂは、互いに離隔して配置された、領域２４９ａおよび領域２４９ｂを有する。領域２４９ａおよび領域２４９ｂの抵抗は、領域２４９ａと領域２４９ｂの間に位置する領域の抵抗より低い。領域２４９ａはトランジスタ２００のソース領域およびドレイン領域の一方として機能し、領域２４９ｂはトランジスタ２００のソース領域およびドレイン領域の他方として機能する。また、酸化物２３０ｃは、少なくとも一部が、領域２４９ａと領域２４９ｂの間の領域と重なるように配置される。なお、以下において、領域２４９ａと領域２４９ｂをまとめて領域２４９という場合がある。

【0048】

また、絶縁体２２４の上面から露出して導電体２４７が配置される。例えば、絶縁体２１４、絶縁体２１６、絶縁体２２２、および絶縁体２２４に形成された開口に埋め込まれるように、導電体２４７を配置すればよい。導電体２４７の上面の少なくとも一部は、絶縁体２２４から露出しており、導電体２４７の上面と絶縁体２２４の上面が略一致することが好ましい。

【0049】

ここで、導電体２４７は、絶縁体２１４より下層に設けられた、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、およびダイオードなどの回路素子、配線、電極、または、端子と、トランジスタ２００を電気的に接続するためのプラグとして機能する。例えば、導電体２４７は、絶縁体２１４より下層に設けられた容量素子の電極の一方と電気的に接続する構成にすればよい。また、例えば、導電体２４７は、絶縁体２１４より下層に設けられたトランジスタのゲートと電気的に接続する構成にすればよい。

【0050】

酸化物２３０ａには、導電体２４７の少なくとも一部を露出する開口２４８が形成されている。酸化物２３０ｂは、領域２４９ｂにおいて、開口２４８を介して導電体２４７の上面の少なくとも一部と接する。このように、酸化物２３０ｂの領域２４９ｂと導電体２４７を接続することで、トランジスタ２００のソースまたはドレインと導電体２４７の間の電気抵抗を低減することができる。

【0051】

このような構成にすることで、トランジスタ２００を含む半導体装置の、周波数特性を向上し、電気特性を良好にすることができる。

【0052】

また、導電体２４７に電気的に接続する、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、およびダイオードなどの回路素子、配線、電極、または、端子は、少なくとも一部が、酸化物２３０と重畳することが好ましい。これにより、トランジスタ２００、上記回路素子、配線、電極、または、端子の上面視における占有面積を低減することができるので、本実施の形態に係る半導体装置を微細化または高集積化させることができる。

【0053】

また、図１（Ａ）（Ｂ）においては、領域２４９ｂの下に導電体２４７を設ける構成にしたが、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、領域２４９ａの下に導電体２４７を設ける構成にしてもよいし、領域２４９ａと領域２４９ｂの両方の下に導電体２４７を設ける構成にしてもよい。

【0054】

また、絶縁体２２２、絶縁体２５８、および絶縁体２８２は、水素（例えば、水素原子、水素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。また、絶縁体２２２、絶縁体２５８、および絶縁体２８２は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２、絶縁体２５８、および絶縁体２８２は、それぞれ絶縁体２２４よりも酸素および水素の一方または双方の透過性が低いことが好ましい。絶縁体２２２、絶縁体２５８、および絶縁体２８２は、それぞれ絶縁体２５０よりも酸素および水素の一方または双方の透過性が低いことが好ましい。絶縁体２２２、絶縁体２５８、および絶縁体２８２は、それぞれ絶縁体２８０よりも酸素および水素の一方または双方の透過性が低いことが好ましい。

【0055】

また、酸化物２３０は、絶縁体２２４上の酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上に配置され、少なくとも一部が酸化物２３０ｂの上面に接する酸化物２３０ｃと、を有することが好ましい。

【0056】

なお、トランジスタ２００では、チャネルが形成される領域（以下、チャネル形成領域ともいう。）と、その近傍において、酸化物２３０が、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの３層の積層構造を有する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物２３０は、酸化物２３０ｂの単層、酸化物２３０ｂと酸化物２３０ａの２層構造、酸化物２３０ｂと酸化物２３０ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。また、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃがそれぞれ２層以上の積層構造を有していてもよい。また、トランジスタ２００では、導電体２６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体２６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。

【0057】

ここで、導電体２６０は、トランジスタのゲート電極として機能し、領域２４９ａおよび領域２４９ｂは、それぞれソース領域またはドレイン領域として機能する。トランジスタ２００において、ゲート電極として機能する導電体２６０が、絶縁体２８０などに形成される開口を埋めるように自己整合的に形成される。導電体２６０をこのように形成することにより、領域２４９ａと領域２４９ｂの間の領域に、導電体２６０を位置合わせすることなく確実に配置することができる。

【0058】

また、トランジスタ２００は、チャネル形成領域を含む酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）に、酸化物半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。

【0059】

チャネル形成領域に酸化物半導体を用いたトランジスタ２００は、非導通状態において極めてリーク電流（オフ電流）が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタ２００に用いることができる。

【0060】

例えば、酸化物２３０として、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。特に、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫を用いるとよい。また、酸化物２３０として、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物を用いてもよい。

【0061】

ここで、酸化物２３０は、酸素欠損を形成する元素、または酸素欠損と結合する元素を添加されることで、キャリア密度が増大し、低抵抗化する場合がある。このような元素としては、代表的にはホウ素やリンが挙げられる。また、ホウ素やリン以外にも、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いることができる。また、希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。また、酸化物２３０は、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどの金属元素の中から選ばれるいずれか一つまたは複数の金属元素を添加してもよい。上述した中でも、添加される元素は、ホウ素、及びリンが好ましい。ホウ素およびリンの添加には、アモルファスシリコン、または低温ポリシリコンの製造ラインの装置を使用することができるため、設備投資を抑制することができる。上記元素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）などを用いて測定すればよい。

【0062】

特に、酸化物２３０中に添加する元素として、酸化物を形成しやすい元素を用いることが好ましい。このような元素としては、代表的にはホウ素、リン、アルミニウム、マグネシウム等がある。酸化物２３０中に添加された当該元素は、酸化物２３０中の酸素を奪って酸化物を形成しうる。その結果、酸化物２３０中には多くの酸素欠損が生じる。当該酸素欠損と、酸化物２３０中の水素とが結合することでキャリアが生じ、極めて低抵抗な領域となる。さらに、酸化物２３０中に添加された元素は安定な酸化物の状態で酸化物２３０中に存在するため、その後の工程で高い温度を要する処理が行われたとしても、酸化物２３０から脱離しにくい。すなわち、酸化物２３０に添加する元素として、酸化物を形成しやすい元素を用いることで、酸化物２３０中に高温のプロセスを経ても高抵抗化しにくい領域を形成できる。

【0063】

ここで、図１（Ｂ）におけるチャネル形成領域近傍の拡大図を図２に示す。図２に示すように、酸化物２３０は、トランジスタ２００のチャネル形成領域として機能する領域２３４と、ソース領域またはドレイン領域として機能する領域２４９（領域２４９ａ、および領域２４９ｂ）と、を有する。また、図２において酸化物２３０ｃとして、酸化物２３０ｃ１、および酸化物２３０ｃ２を含む積層構造を有する例を示しているが、本実施の形態はこれに限らない。酸化物２３０ｃは、単層構造でも、３層以上の積層構造を有していてもよい。

【0064】

領域２４９は、酸化物２３０ｂに上記の元素が添加されて形成された領域である。図１（Ｂ）および図２に示すように、領域２４９ａおよび領域２４９ｂは、導電体２６０を挟んで対向して形成されており、上面が酸化物２３０ｃと接することが好ましい。上面視において、領域２４９ａおよび領域２４９ｂの導電体２６０側の側面は、導電体２６０の側面と一致する、または、領域２４９ａおよび領域２４９ｂの少なくとも一部が導電体２６０と重畳することが好ましい。ここで、領域２４９の上記元素の濃度は、酸化物２３０の領域２４９が形成されていない領域よりも高いことが好ましい。また、領域２４９に含まれる酸素欠損の量は、酸化物２３０の領域２４９が形成されていない領域の酸素欠損の量よりも高いことが好ましい。これにより、領域２４９は、酸化物２３０の領域２４９が形成されていない領域と比較して、キャリア密度が大きく、抵抗が低くなる。

【0065】

図２に示すように、酸化物２３０において、導電体２６０と重畳し、領域２４９ａおよび領域２４９ｂに挟まれる領域を領域２３４とする。ここで、領域２４９は、領域２３４と比較して、キャリア密度が高く、低抵抗な領域である。よって、領域２３４はトランジスタ２００のチャネル形成領域として機能し、領域２４９はソース領域またはドレイン領域として機能する。

【0066】

酸化物２３０にソース領域またはドレイン領域として機能する領域２４９を形成することで、金属で形成されたソース電極およびドレイン電極を設けることなく、領域２４９にプラグとして機能する導電体２４０および導電体２４７を接続することができる。酸化物２３０に接して金属で形成されたソース電極およびドレイン電極を設けると、トランジスタ２００の作製工程または後工程において、高温の熱処理を行った場合、金属で形成されたソース電極およびドレイン電極が酸化し、トランジスタ２００のオン電流、Ｓ値、および周波数特性が劣化する場合がある。しかしながら、本実施の形態に示す半導体装置では、金属で形成されたソース電極およびドレイン電極を設ける必要がない。よって、トランジスタ２００の作製工程または後工程において、高温の熱処理を行っても、良好なオン電流、Ｓ値、および周波数特性を示す半導体装置を提供することができる。例えば、本実施の形態に示す半導体装置では、トランジスタ２００の作製後に、４５０℃以上８００℃以下、代表的には６００℃以上７５０℃以下の高温がかかるプロセスを行うことができる。

【0067】

さらに、詳細は後述するが、本実施の形態に示す作製方法を用いてトランジスタ２００を形成することで、導電体２６０を自己整合的に、領域２４９ａと領域２４９ｂの間に配置させることができる。よって、良好な電気特性を有する半導体装置を歩留まり良く製造することができる。

【0068】

また、半導体装置の作製方法について、詳細は後述するが、領域２４９は、上記元素をドーパントとして、絶縁体２５６を介して酸化物２３０に添加することで形成されることが好ましい。このとき、ドーパントは酸化物２３０だけでなく、絶縁体２５６にも添加される場合がある。

【0069】

酸化物２３０の領域２４９に添加されたドーパントは、酸化物２３０中の酸素と結合するため、領域２４９において、酸化物２３０には酸素欠損が生成される。ここで、酸化物２３０の領域２３４に含まれる水素は、領域２４９に拡散し、該酸素欠損に捕獲される。よって、水素拡散後の領域２３４は、酸化物２３０成膜直後の領域２３４の抵抗値と比較して高抵抗化すると考えられる。一方、酸化物２３０の領域２４９は、該酸素欠損が該水素を捕獲することで、成膜後の抵抗値と比較して低抵抗化すると考えられる。

【0070】

また、領域２４９と重畳する絶縁体２５６が酸素（あるいは後述する過剰酸素）を含む場合、該酸素が領域２４９に拡散すると、領域２４９において酸化物２３０が高抵抗化し、ソース領域、およびドレイン領域として十分機能しないことが懸念される。しかし、絶縁体２５６に該ドーパントが添加されることで、絶縁体２５６に含まれる酸素は該ドーパントに捕獲され、固定化される。よって、絶縁体２５６からの酸素の放出が抑制され、領域２４９において酸化物２３０の抵抗値は、成膜後の抵抗値より低い状態を維持することができる。

【0071】

以上のメカニズムにより、酸化物２３０において、領域２３４は、高い抵抗値を維持し、チャネル形成領域として機能し、領域２４９は、低い抵抗値を維持し、ソース領域、あるいはドレイン領域として機能することができると考えられる。

【0072】

なお、上記領域２４９で検出される金属元素、ならびに水素、および窒素などの不純物元素の濃度は、領域２４９において、均一である必要はない。例えば、領域２４９で検出される金属元素、ならびに水素、および窒素などの不純物元素の濃度は、酸化物２３０ｂと、絶縁体２５６または酸化物２３０ｃとの界面近傍において最高になり、酸化物２３０ａに近づくにしたがって濃度が低くなってもよい。ただし、領域２４９ｂは、導電体２４７と良好なコンタクトが形成されるように、低抵抗化されていることが好ましい。また、図２では、領域２４９が酸化物２３０ｂのみに形成されているが、本実施の形態はこれに限られない。例えば、酸化物２３０ｂだけでなく、領域２４９が酸化物２３０ａにも、形成されていてもよい。

【0073】

また、酸化物２３０において、各領域の境界を明確に検出することが困難な場合がある。各領域内で検出される金属元素、ならびに水素、および窒素などの不純物元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化（グラデーションともいう。）していてもよい。つまり、チャネル形成領域に近い領域であるほど、金属元素、ならびに水素、および窒素などの不純物元素の濃度が減少していればよい。

【0074】

また、酸化物半導体を用いたトランジスタは、酸化物半導体中のチャネルが形成される領域に不純物および酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導体中のチャネルが形成される領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となりやすい。したがって、チャネルが形成される領域２３４中の酸素欠損はできる限り低減されていることが好ましい。

【0075】

トランジスタのノーマリーオン化を抑制するには、酸化物２３０と近接する絶縁体２５０が、化学量論的組成を満たす酸素よりも多くの酸素（過剰酸素ともいう。）を含むことが好ましい。絶縁体２５０が有する酸素は、酸化物２３０へと拡散し、酸化物２３０の酸素欠損を低減し、トランジスタのノーマリーオン化を抑制することができる。

【0076】

つまり、絶縁体２５０が有する酸素が、酸化物２３０の領域２３４へと拡散することで、酸化物２３０の領域２３４における酸素欠損を低減することができる。また、絶縁体２８０が有する酸素が、酸化物２３０ｃを介して酸化物２３０の領域２３４へと拡散することで、酸化物２３０の領域２３４における酸素欠損を低減することができる。このとき、図２に示すように、酸化物２３０ｃを酸化物２３０ｃ１、および酸化物２３０ｃ２を含む積層構造として、絶縁体２８０に含まれる酸素を、酸化物２３０ｃ１を介して酸化物２３０の領域２３４へと拡散する構成としてもよい。さらに、酸化物２３０ｃ２として、酸素が透過しにくい材料を用いることで、絶縁体２８０が有する酸素が、絶縁体２５０、あるいは導電体２６０に拡散することを抑制でき、絶縁体２８０の酸素を酸化物２３０の領域２３４へ効率よく供給することができる。

【0077】

ここで、絶縁体２５６が、酸化物２３０ｂの領域２４９ａおよび領域２４９ｂと、酸化物２３０ａの側面を覆い、絶縁体２２４の上面に接して、配置されることが好ましく、絶縁体２５６と絶縁体２８０の間に絶縁体２５８が配置されることが好ましい。絶縁体２８０は、絶縁体２５８によって、絶縁体２５６、絶縁体２２４、酸化物２３０ａ、および酸化物２３０ｂと離隔される。このように、絶縁体２５８を設けることで、絶縁体２８０に含まれる酸素が酸化物２３０ａ、および酸化物２３０ｂの上面および側面から注入されるのを抑制することができる。

【0078】

以上のような構造とすることで、酸化物２３０への酸素の供給量を制御でき、信頼性が高く、ノーマリーオン化が抑制されたトランジスタが得られる。

【0079】

本発明の一態様であるトランジスタ２００は、図１（Ｂ）（Ｃ）に示すように、絶縁体２８２と、絶縁体２５０とが、直接接する構造となっている。このような構造とすることで、絶縁体２８０に含まれる酸素が、導電体２６０に吸収され難くなる。従って、絶縁体２８０に含まれる酸素は、酸化物２３０ｃを介して、酸化物２３０ａおよび酸化物２３０ｂへ効率よく注入することができるので、酸化物２３０ａ中および酸化物２３０ｂ中の酸素欠損を低減し、トランジスタ２００の電気特性および信頼性を向上させることができる。また、絶縁体２８０に含まれる水素などの不純物が絶縁体２５０へ混入することを抑えることができるので、トランジスタ２００の電気特性および信頼性への悪影響を抑制することができる。絶縁体２８２としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、または酸化ハフニウムを用いることができる。絶縁体２８２としては、特に窒化シリコンを用いると好適である。当該窒化シリコンは、外部から侵入しうる不純物（例えば、水素、水など）を好適にブロックすることができる。

【0080】

図１（Ｄ）は、図１（Ａ）にＡ５－Ａ６の一点鎖線で示す部位の断面図であり、トランジスタ２００のソース領域またはドレイン領域のチャネル幅方向の断面図でもある。図１（Ｄ）に示すように、領域２４９ｂの上面、および領域２４９ｂの側面は、絶縁体２５６および絶縁体２５８で覆われる構造となっているので、領域２４９ｂの側面および領域２４９ｂの上面方向から領域２４９ｂへの水素や水などの不純物および酸素の拡散を抑制することができる。従って、領域２４９ｂの周囲からの領域２４９ｂへの酸素の拡散を抑制することができるので、領域２４９ｂの酸化を抑制することができる。なお、領域２４９ａについても同様の効果を有する。また、酸化物２３０ａの側面、および酸化物２３０ｂの側面方向から酸化物２３０ａおよび酸化物２３０ｂへの水素や水などの不純物の拡散を抑制することができる。

【0081】

また、図１（Ｃ）に示すように、絶縁体２２４の底面を基準として、酸化物２３０ａおよび酸化物２３０ｂと、導電体２６０とが、重ならない領域における導電体２６０の底面は、酸化物２３０ｂの底面より低い位置に配置されていることが好ましい。また、酸化物２３０ｂと、導電体２６０とが、重ならない領域における導電体２６０の底面と、酸化物２３０ｂの底面と、の差は、０ｎｍ以上１００ｎｍ以下、好ましくは、３ｎｍ以上５０ｎｍ以下、より好ましくは、５ｎｍ以上２０ｎｍ以下とする。

【0082】

このように、ゲート電極として機能する導電体２６０が、チャネル形成領域の酸化物２３０ｂの側面および上面を酸化物２３０ｃおよび絶縁体２５０を介して覆う構成となっており、導電体２６０の電界をチャネル形成領域の酸化物２３０ｂ全体に作用させやすくなる。よって、トランジスタ２００のオン電流を増大させ、周波数特性を向上させることができる。

【0083】

以上より、微細化または高集積化された半導体装置を提供することができる。または、オン電流が大きいトランジスタを有する半導体装置を提供することができる。または、高い周波数特性を有するトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有するとともに、信頼性を向上させた半導体装置を提供することができる。または、オフ電流が小さいトランジスタを有する半導体装置を提供することができる。

【0084】

以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の詳細な構成について説明する。

【0085】

導電体２０５は、酸化物２３０、および導電体２６０と、重なるように配置する。また、導電体２０５は、絶縁体２１４および絶縁体２１６に埋め込まれて設けることが好ましい。

【0086】

ここで、導電体２６０は、第１のゲート（トップゲートともいう。）電極として機能する場合がある。また、導電体２０５は、第２のゲート（ボトムゲートともいう。）電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００のＶｔｈを制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００のＶｔｈを０Ｖより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。

【0087】

なお、導電体２０５は、図１（Ａ）に示すように、酸化物２３０の領域２４９ａおよび領域２４９ｂと重ならない領域の大きさよりも、大きく設けるとよい。特に、図１（Ｃ）に示すように、導電体２０５は、酸化物２３０のチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物２３０のチャネル幅方向における側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。または、導電体２０５を大きく設けることによって、導電体２０５形成以降の作製工程のプラズマを用いた処理において、局所的なチャージング（チャージアップと言う。）の緩和ができる場合がある。ただし、本発明の一態様はこれに限定されない。導電体２０５は、少なくとも領域２４９ａと、領域２４９ｂとの間に位置する酸化物２３０と重畳すればよい。

【0088】

上記構成を有することで、第１のゲート電極としての機能を有する導電体２６０の電界と、第２のゲート電極としての機能を有する導電体２０５の電界によって、チャネル形成領域を電気的に取り囲むことができる。本明細書において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造とよぶ。

【0089】

また、導電体２０５の第１の導電層は、水または水素などの不純物および酸素の透過を抑制する導電体が好ましい。例えば、チタン、窒化チタン、タンタル、または窒化タンタルを、単層または積層で用いることができる。また、導電体２０５の第２の導電層は、第１の導電層および第３の導電層と密着性が良好な導電体を用いればよい。また、導電体２０５の第３の導電層は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体２０５を３層で図示したが、単層構造または２層構造としてもよいし、４層以上の多層構造としてもよい。

【0090】

絶縁体２１４、絶縁体２５８、絶縁体２８２、および絶縁体２８１は、水または水素などの不純物が、基板側から、または、上方からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１４、絶縁体２５８、絶縁体２８２、および絶縁体２８１は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ_２Ｏ、ＮＯ、ＮＯ_２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）絶縁性材料を用いることが好ましい。

【0091】

例えば、絶縁体２１４、絶縁体２５８、絶縁体２８２、および絶縁体２８１として窒化シリコンなどを用いることが好ましい。これにより、水または水素などの不純物が絶縁体２１４よりも基板側からトランジスタ２００側に拡散するのを抑制することができる。または、絶縁体２２４などに含まれる酸素が、絶縁体２１４よりも基板側に、拡散するのを抑制することができる。また、水または水素などの不純物が絶縁体２５８よりも上方に配置されている絶縁体２８０などからトランジスタ２００側に拡散するのを抑制することができる。

【0092】

また、絶縁体２１４、絶縁体２５８、絶縁体２８２、および絶縁体２８１の抵抗率を低くすることが好ましい場合がある。例えば、絶縁体２１４、絶縁体２５８、絶縁体２８２、および絶縁体２８１の抵抗率を概略１×１０^１３Ωｃｍとすることで、半導体装置作製工程のプラズマ等を用いる処理において、絶縁体２１４、絶縁体２５８、絶縁体２８２、および絶縁体２８１が、導電体２０５または導電体２６０のチャージアップを緩和することができる場合がある。絶縁体２１４、絶縁体２５８、絶縁体２８２、および絶縁体２８１の抵抗率は、好ましくは、１×１０^１０Ωｃｍ以上１×１０^１５Ωｃｍ以下とする。

【0093】

また、絶縁体２１４は、積層構造であってもよい。例えば、酸化アルミニウム膜と、窒化シリコン膜との積層構造を絶縁体２１４に用いることが好適である。酸化アルミニウム膜によって、絶縁体２１４の下方に酸素を供給することができる。また、窒化シリコン膜によって、基板側からトランジスタ２００側に拡散する水素、水などの不純物の拡散を抑制することができる。

【0094】

また、絶縁体２１６、絶縁体２８０、および絶縁体２７４は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１６、絶縁体２８０、および絶縁体２７４として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコンなどを適宜用いればよい。

【0095】

絶縁体２２２、および絶縁体２２４は、ゲート絶縁体としての機能を有する。

【0096】

ここで、酸化物２３０と接する絶縁体２２４は、加熱により酸素を脱離することが好ましい。本明細書では、加熱により離脱する酸素を過剰酸素と呼ぶことがある。例えば、絶縁体２２４は、酸化シリコンまたは酸化窒化シリコンなどを適宜用いればよい。酸素を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、トランジスタ２００の信頼性を向上させることができる。

【0097】

絶縁体２２４として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素分子に換算しての酸素の脱離量が１．０×１０^１８ｍｏｌｅｃｕｌｅｓ／ｃｍ^３以上、好ましくは１．０×１０^１９ｍｏｌｅｃｕｌｅｓ／ｃｍ^３以上、さらに好ましくは２．０×１０^１９ｍｏｌｅｃｕｌｅｓ／ｃｍ^３以上、または３．０×１０^２０ｍｏｌｅｃｕｌｅｓ／ｃｍ^３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。

【0098】

絶縁体２２２は、水または水素などの不純物が、基板側からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２２２は、絶縁体２２４より水素透過性が低いことが好ましい。絶縁体２２２、および絶縁体２７２によって、絶縁体２２４および酸化物２３０などを囲むことにより、外方から水または水素などの不純物がトランジスタ２００に侵入することを抑制することができる。

【0099】

さらに、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。例えば、絶縁体２２２は、絶縁体２２４より酸素透過性が低いことが好ましい。絶縁体２２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物２３０が有する酸素が、絶縁体２２２より下側へ拡散することを低減できるので、好ましい。また、導電体２０５が、絶縁体２２４や、酸化物２３０が有する酸素と反応することを抑制することができる。

【0100】

絶縁体２２２は、絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、酸化物２３０からの酸素の放出や、トランジスタ２００の周辺部から酸化物２３０への水素等の不純物の混入を抑制する層として機能する。

【0101】

または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、または酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。

【0102】

また、絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ_３）または（Ｂａ，Ｓｒ）ＴｉＯ_３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層または積層で用いてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。

【0103】

なお、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。

【0104】

導電体２４７も、導電体２０５と同様に、第１の導電層と、第１の導電層の内側に配置された第２の導電層と、第２の導電層の内側に配置された第３の導電層と、を有する構成にしてもよい。導電体２４７の第１の導電層としては、水または水素などの不純物および酸素の透過を抑制する導電体が好ましい。例えば、チタン、窒化チタン、タンタル、または窒化タンタルを用いることができる。また、導電体２４７の第２の導電層は、第１の導電層および第３の導電層と密着性が良好な導電体を用いればよい。また、導電体２４７の第３の導電層としては、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体２４７を３層で図示したが、単層構造または２層構造としてもよいし、４層以上の多層構造としてもよい。

【0105】

また、導電体２４０と同様に、導電体２４７の側面に、絶縁体２４１と同様の水素や水などの不純物および酸素の拡散を抑制する絶縁体を設けてもよい。

【0106】

酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、を有する。ここで、酸化物２３０ｃは、少なくとも一部が、領域２４９ａと領域２４９ｂの間の領域と重なるように配置される。酸化物２３０ｂ下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。また、酸化物２３０ｂ上に酸化物２３０ｃを有することで、酸化物２３０ｃよりも上方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。

【0107】

なお、酸化物２３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物２３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物２３０ｃは、酸化物２３０ａまたは酸化物２３０ｂに用いることができる金属酸化物を、用いることができる。

【0108】

また、酸化物２３０ｂは、結晶性を有することが好ましい。例えば、後述するＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いることが好ましい。ＣＡＡＣ－ＯＳなどの結晶性を有する酸化物は、不純物や欠陥（酸素欠損など）が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極またはドレイン電極による、酸化物２３０ｂからの酸素の引き抜きを抑制することができる。これにより、熱処理を行っても、酸化物２３０ｂから酸素が引き抜かれることを低減できるので、トランジスタ２００は、製造工程における高い温度（サーマルバジェットと言い換えてもよい）に対して安定である。

【0109】

また、酸化物２３０ａおよび酸化物２３０ｃの伝導帯下端のエネルギーが、酸化物２３０ｂの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物２３０ａおよび酸化物２３０ｃの電子親和力が、酸化物２３０ｂの電子親和力より小さいことが好ましい。

【0110】

ここで、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。

【0111】

具体的には、酸化物２３０ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、または１：１：０．５［原子数比］の金属酸化物を用いればよい。また、酸化物２３０ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、または１：１：１［原子数比］の金属酸化物を用いればよい。また、酸化物２３０ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、またはＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いればよい。また、酸化物２３０ｃを積層構造とする場合の具体例としては、酸化物２３０ｃ１としてＩｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、酸化物２３０ｃ２としてＩｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］との積層構造、酸化物２３０ｃ１としてＩｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、酸化物２３０ｃ２としてＧａ：Ｚｎ＝２：１［原子数比］との積層構造、酸化物２３０ｃ１としてＩｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、酸化物２３０ｃ２としてＧａ：Ｚｎ＝２：５［原子数比］との積層構造、酸化物２３０ｃ１としてＩｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、酸化物２３０ｃ２として酸化ガリウムとの積層構造などが挙げられる。

【0112】

このとき、キャリアの主たる経路は酸化物２３０ｂとなる。酸化物２３０ａ、酸化物２３０ｃを上述の構成とすることで、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００は高いオン電流、および高い周波数特性を得ることができる。なお、酸化物２３０ｃを積層構造とした場合、上述の酸化物２３０ｂと、酸化物２３０ｃとの界面における欠陥準位密度を低くする効果に加え、酸化物２３０ｃが有する構成元素が、絶縁体２５０側に拡散するのを抑制することが期待される。より具体的には、酸化物２３０ｃを積層構造とし、積層構造の上方にＩｎを含まない、またはＩｎの濃度が低減された酸化物を位置させるため、絶縁体２５０側に拡散しうるＩｎを抑制することができる。絶縁体２５０は、ゲート絶縁体として機能するため、Ｉｎが拡散した場合、トランジスタの特性不良となる。したがって、酸化物２３０ｃを積層構造とすることで、信頼性の高い半導体装置を提供することが可能となる。

【0113】

また、酸化物２３０ｃを積層構造とすることで、キャリアの主たる経路は酸化物２３０ｂと、酸化物２３０ｃ１との界面およびその近傍となる場合がある。

【0114】

また、酸化物２３０ｃ１は、絶縁体２８０の側面と接するため、絶縁体２８０に含まれる酸素を酸化物２３０ｃ１を介してトランジスタ２００のチャネル形成領域に供給することができる。また、酸化物２３０ｃ２として、酸素が透過しにくい材料を用いることが好ましい。上述した材料を用いることで、絶縁体２８０に含まれる酸素が酸化物２３０ｃ２を透過して、絶縁体２５０、または導電体２６０に吸収されることを抑制でき、効率的にチャネル形成領域に酸素を供給することができる。

【0115】

また、酸化物２３０は、領域２４９および領域２３４を有する。なお、トランジスタ２００をオンさせると、領域２４９ａ、および領域２４９ｂは、一方がソース領域、他方がドレイン領域として機能する。一方、領域２３４の少なくとも一部は、チャネルが形成される領域として機能する。

【0116】

つまり、各領域の範囲を適宜選択することにより、回路設計に合わせて、要求に見合う電気特性を有するトランジスタを容易に提供することができる。

【0117】

酸化物２３０は、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、エネルギーギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。このようなトランジスタを用いることで、低消費電力の半導体装置を提供できる。

【0118】

電子親和力または伝導帯下端のエネルギー準位Ｅｃは、真空準位と価電子帯上端のエネルギーＥｖとの差であるイオン化ポテンシャルＩｐと、エネルギーギャップＥｇから求めることができる。イオン化ポテンシャルＩｐは、例えば、紫外線光電子分光分析（ＵＰＳ：Ｕｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置を用いて測定することができる。エネルギーギャップＥｇは、例えば、分光エリプソメータを用いて測定することができる。

【0119】

絶縁体２５０は、ゲート絶縁体として機能する。絶縁体２５０は、酸化物２３０ｃの上面に接して配置することが好ましい。絶縁体２５０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。

【0120】

絶縁体２２４と同様に、絶縁体２５０は、加熱により酸素が放出される絶縁体を用いて形成してもよい。加熱により酸素が放出される絶縁体を、絶縁体２５０として、酸化物２３０ｃの上面に接して設けることにより、酸化物２３０ｂのチャネル形成領域に効果的に酸素を供給することができる。また、絶縁体２２４と同様に、絶縁体２５０中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。

【0121】

また、絶縁体２５０と導電体２６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体２５０から導電体２６０への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体２５０から導電体２６０への酸素の拡散が抑制される。つまり、酸化物２３０へ供給する酸素量の減少を抑制することができる。また、絶縁体２５０の酸素による導電体２６０の酸化を抑制することができる。

【0122】

また、当該金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、当該金属酸化物は、比誘電率が高いｈｉｇｈ－ｋ材料である金属酸化物を用いることが好ましい。ゲート絶縁体を、絶縁体２５０と当該金属酸化物との積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。

【0123】

具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。特に、アルミニウム、およびハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。

【0124】

または、当該金属酸化物は、ゲート電極の一部としての機能を有する場合がある。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。

【0125】

特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。

【0126】

導電体２６０は、図１では２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。

【0127】

導電体２６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ_２Ｏ、ＮＯ、ＮＯ_２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。

【0128】

また、導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０に含まれる酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。

【0129】

導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層構造としてもよい。

【0130】

絶縁体２５６は、領域２４９を形成する際の保護膜としての機能を有することが好ましい。領域２４９の形成にイオンインプランテーションやイオンドーピングを用いる場合、保護膜として絶縁体２５６を設けることで、酸化物２３０の表面がイオンやプラズマに直接曝されることが無く、領域２４９の形成における酸化物２３０のダメージを抑制できるため、好ましい。ここで、酸化物２３０のダメージとは、酸化物２３０中における、過度の酸素欠損の形成や、過度の酸化物２３０の結晶性の低下などをいう。例えば、絶縁体２５６として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコンなどを用いることができる。

【0131】

また、絶縁体２５６として、酸化物２３０ａに用いることができる材料を用いてもよい。この場合、絶縁体２５６として、酸素を通しにくい酸化物である、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、または１：１：０．５［原子数比］の金属酸化物を用いればよい。

【0132】

また、絶縁体２５６は、絶縁体２１４などと同様に、水または水素などの不純物が、絶縁体２８０側からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能してもよい。例えば、絶縁体２５６は、絶縁体２２４より水素透過性が低いことが好ましい。また、絶縁体２５６は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有していてもよい。例えば、絶縁体２５６は、絶縁体２８０または絶縁体２２４より酸素透過性を低くしてもよい。

【0133】

絶縁体２５６としては、例えば、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。

【0134】

また、絶縁体２５６は、積層構造としてもよい。絶縁体２５６を積層構造とする場合、スパッタリング法を用いて形成された第１の絶縁体上にＡＬＤ法を用いて第２の絶縁体を形成してもよい。このとき、第１の絶縁体と、第２の絶縁体は上述した材料から選ばれた、同じ材料を用いてもよいし、異なる材料を用いてもよい。例えば、第１の絶縁体として、スパッタリング法により形成された酸化アルミニウムを用い、第２の絶縁体として、ＡＬＤ法により形成された酸化アルミニウムを用いてもよい。ＡＬＤ法により形成される膜は被覆性が高く、酸化物２３０などの構造体による段差部にも高い均一性を有する膜を形成することができる。また、スパッタリング法により形成された第１の絶縁膜における成膜不良を補てんすることができ、好ましい。

【0135】

このように、水素に対してバリア性を有する絶縁体２５６によって、絶縁体２２４、および酸化物２３０を覆うことで、絶縁体２８０は、絶縁体２２４、および酸化物２３０と離隔されている。これにより、トランジスタ２００の外方から水素などの不純物が浸入することを抑制できるので、トランジスタ２００に良好な電気特性および信頼性を与えることができる。

【0136】

絶縁体２５８は、絶縁体２１４などと同様に、水または水素などの不純物が、絶縁体２８０側からトランジスタ２００に混入するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２５８は、絶縁体２２４より水素透過性が低いことが好ましい。さらに、図１（Ｂ）（Ｃ）に示すように、絶縁体２５８は、絶縁体２５６の上面、および酸化物２３０ｃの側面に接するように配置されることが好ましい。この様な構成とすることで、絶縁体２８０に含まれる水素が、酸化物２３０および絶縁体２２４に侵入するのを抑制することができる。

【0137】

このように、水素に対してバリア性を有する絶縁体２５８によって、絶縁体２５６、絶縁体２２４、絶縁体２５０、および酸化物２３０を覆うことで、絶縁体２８０は、絶縁体２５６、絶縁体２２４、酸化物２３０、および絶縁体２５０と離隔されている。これにより、トランジスタ２００の外方から水素などの不純物が浸入することを抑制できるので、トランジスタ２００に良好な電気特性および信頼性を与えることができる。

【0138】

さらに、絶縁体２５８は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい）ことが好ましい。例えば、絶縁体２５８は、絶縁体２２４より酸素透過性が低いことが好ましい。絶縁体２５８が、酸素の拡散を抑制する機能を有することで、絶縁体２８０から酸化物２３０ａおよび酸化物２３０ｂに直接的に酸素が注入されるのを防ぐことができる。

【0139】

絶縁体２５８としては、例えば、絶縁体２５６に用いることができるバリア絶縁膜を用いればよい。ただし、絶縁体２５６が十分に水素に対するバリア性を有する場合、絶縁体２５８は必ずしも、バリア絶縁膜を用いなくてもよく、絶縁体２５８を設けない構成にしてもよい。

【0140】

絶縁体２８０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコンなどを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコンなどの材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。絶縁体２８０に含まれる酸素を、酸化物２３０ｃ、または酸化物２３０ｃ１を介して酸化物２３０ｂに供給するために、絶縁体２８０はより多くの酸素を含んでいることが好ましく、例えば、化学量論比より多くの酸素を含んでいることが好ましい。絶縁体２８０に含まれる酸素の濃度を増加させるために、絶縁体２８０の形成に用いられる成膜ガスには、酸素が含まれていることが好ましい。

【0141】

絶縁体２８０中の水または水素などの不純物濃度が低減されていることが好ましい。特に、スパッタリング法を用いて絶縁体２８０を形成することで、水または水素などの不純物濃度が低減された絶縁体２８０が得られるため好ましい。例えば、シリコンや酸化シリコンを含むターゲットを用い、アルゴンや酸素を含むガスを用いて、スパッタリング法で形成された酸化シリコンは、水素を含む成膜ガスを用いて、ＣＶＤ法により形成された酸化シリコン、および酸化窒化シリコンと比較して、膜中の水素濃度が低いため、絶縁体２８０として好適である。また、絶縁体２８０を形成する際の成膜レートや、酸化物２３０ａ、酸化物２３０ｂ、開口２４８等による段差部に対する被覆性を考慮して、ＣＶＤ法を用いて絶縁体２８０を形成してもよい。また、図示しないが、絶縁体２８０は、２層以上の積層構造を有していてもよく、１層目にスパッタリング法を用いて形成した酸化シリコン、２層目にＣＶＤ法を用いて形成した酸化窒化シリコンを有する積層体としてもよい。また、絶縁体２８０の上面は、平坦化されていてもよい。

【0142】

絶縁体２８２は、水または水素などの不純物が、上方から絶縁体２８０に混入するのを抑制するバリア絶縁膜として機能することが好ましい。絶縁体２８２としては、例えば、酸化アルミニウム、窒化シリコン、または窒化酸化シリコンなどの絶縁体を用いればよい。

【0143】

また、絶縁体２８２の上に、層間膜として機能する絶縁体２７４を設けることが好ましい。絶縁体２７４は、絶縁体２２４などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。

【0144】

導電体２４０は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４０は積層構造としてもよい。

【0145】

また、導電体２４０を積層構造とする場合、絶縁体２４１と接する導電体には、水または水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。また、水または水素などの不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。当該導電性材料を用いることで、絶縁体２８０に添加された酸素が導電体２４０に吸収されるのを防ぐことができる。また、絶縁体２８１より上層から水または水素などの不純物が、導電体２４０を通じて酸化物２３０に混入するのを抑制することができる。

【0146】

絶縁体２４１としては、例えば、酸化アルミニウム、窒化シリコン、または窒化酸化シリコンなどの絶縁体を用いればよい。絶縁体２４１は、絶縁体２８１、絶縁体２７４、絶縁体２８２、絶縁体２８０、絶縁体２５８、および絶縁体２５６に接して設けられるので、絶縁体２８０などから水または水素などの不純物が、導電体２４０を通じて酸化物２３０に混入するのを抑制することができる。また、絶縁体２８０に含まれる酸素が導電体２４０に吸収されるのを防ぐことができる。

【0147】

また、導電体２４０の上面に接して配線として機能する導電体を配置してもよい。該導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。なお、当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。

【0148】

＜半導体装置の構成材料＞
以下では、半導体装置に用いることができる構成材料について説明する。

【0149】

＜基板＞
トランジスタ２００を形成する基板としては、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムを材料とした半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。

【0150】

＜絶縁体＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。

【0151】

例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ－ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。

【0152】

また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物などがある。

【0153】

また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などがある。

【0154】

また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、または酸化タンタルなどの金属酸化物、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化酸化シリコンまたは窒化シリコンなどの金属窒化物を用いることができる。

【0155】

また、ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを酸化物２３０と接する構造とすることで、酸化物２３０が有する酸素欠損を補償することができる。

【0156】

＜導電体＞
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、例えばニッケルシリサイドなどのシリサイドを用いてもよい。

【0157】

また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。

【0158】

なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。

【0159】

特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、またはシリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。

【0160】

＜金属酸化物＞
酸化物２３０として、酸化物半導体として機能する金属酸化物を用いることが好ましい。以下では、本発明に係る酸化物２３０に適用可能な金属酸化物について説明する。

【0161】

金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特に、インジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたは錫などが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。

【0162】

ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎ－Ｍ－Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫などとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。

【0163】

なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。

【0164】

［金属酸化物の構造］
酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ、多結晶酸化物半導体、ｎｃ－ＯＳ、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、および非晶質酸化物半導体などがある。

【0165】

ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。

【0166】

ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう。）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。

【0167】

また、ＣＡＡＣ－ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，Ｍ）層と表すこともできる。

【0168】

ＣＡＡＣ－ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損（Ｖ_Ｏ：ｏｘｙｇｅｎ ｖａｃａｎｃｙともいう。）など）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ－ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する金属酸化物は熱に強く、信頼性が高い。

【0169】

ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。

【0170】

なお、インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、インジウム－ガリウム－亜鉛酸化物（以下、ＩＧＺＯ）は、上述のナノ結晶とすることで安定な構造をとる場合がある。特に、ＩＧＺＯは、大気中では結晶成長がし難い傾向があるため、大きな結晶（ここでは、数ｍｍの結晶、または数ｃｍの結晶）よりも小さな結晶（例えば、上述のナノ結晶）とする方が、構造的に安定となる場合がある。

【0171】

ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する金属酸化物である。ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。すなわち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、結晶性が低い。

【0172】

酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。

【0173】

なお、本発明の一態様の半導体装置においては、酸化物半導体（金属酸化物）の構造に特に限定はないが、好ましくは結晶性を有すると好ましい。例えば、酸化物２３０をＣＡＡＣ－ＯＳ構造とすることが出来る。酸化物２３０を上記の結晶構造とすることで、高い信頼性を有する半導体装置とすることができる。

【0174】

［不純物］
ここで、金属酸化物中における各不純物の影響について説明する。

【0175】

また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下にする。

【0176】

また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。

【0177】

このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０^２０ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１９ａｔｏｍｓ／ｃｍ^３未満、より好ましくは５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、さらに好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３未満とする。不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。

【0178】

＜半導体装置の作製方法＞
次に、図１に示す、本発明に係るトランジスタ２００を有する半導体装置について、作製方法を図３乃至図１３を用いて説明する。また、図３乃至図１３において、各図の（Ａ）は上面図を示す。また、各図の（Ｂ）は、（Ａ）に示すＡ１－Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、各図の（Ｃ）は、（Ａ）にＡ３－Ａ４の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、各図の（Ｄ）は、（Ａ）にＡ５－Ａ６の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のソース領域またはドレイン領域におけるチャネル幅方向の断面図でもある。なお、各図の（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。

【0179】

まず、基板（図示しない）を準備し、当該基板上に絶縁体２１４を成膜する。絶縁体２１４の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。

【0180】

なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。

【0181】

プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。

【0182】

また、ＡＬＤ法は、原子の性質である自己制御性を利用し、一層ずつ原子を堆積することができるので、極薄の成膜が可能、アスペクト比の高い構造への成膜が可能、ピンホールなどの欠陥の少ない成膜が可能、被覆性に優れた成膜が可能、および低温での成膜が可能、などの効果がある。また、ＡＬＤ法には、プラズマを利用した成膜方法ＰＥＡＬＤ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＡＬＤ）法も含まれる。プラズマを利用することで、より低温での成膜が可能となり好ましい場合がある。なお、ＡＬＤ法で用いるプリカーサには炭素などの不純物を含むものがある。このため、ＡＬＤ法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量は、Ｘ線光電子分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行うことができる。

【0183】

ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。

【0184】

ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。

【0185】

本実施の形態では、絶縁体２１４として、ＣＶＤ法によって窒化シリコンを成膜する。このように、絶縁体２１４として、窒化シリコンなどの銅が透過しにくい絶縁体を用いることにより、絶縁体２１４より下層（図示せず）の導電体に銅など拡散しやすい金属を用いても、当該金属が絶縁体２１４より上の層に拡散するのを抑制することができる。

【0186】

次に、絶縁体２１４上に絶縁体２１６を成膜する。絶縁体２１６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。

【0187】

次に、絶縁体２１６に絶縁体２１４に達する開口を形成する。開口とは、例えば、溝やスリットなども含まれる。また、開口が形成された領域を指して開口部とする場合がある。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体２１４は、絶縁体２１６をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体２１６に酸化シリコン膜を用いた場合は、絶縁体２１４は窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。

【0188】

開口の形成後に、導電体２０５となる導電膜を成膜する。該導電膜は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体２０５となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。

【0189】

本実施の形態では、導電体２０５となる導電膜を、多層構造とする。まず、導電体２０５ａとなる導電膜として、スパッタリング法によって窒化タンタルを成膜し、当該窒化タンタルの上に導電体２０５ｂとして、ＣＶＤ法によって窒化チタンを成膜する。このような金属窒化物を導電体２０５となる導電膜の下層に用いることにより、後述する導電体２０５ｃとなる導電膜として銅などの拡散しやすい金属を用いても、当該金属が導電体２０５から外に拡散するのを防ぐことができる。

【0190】

次に、導電体２０５ｃとなる導電膜を成膜する。該導電膜の成膜は、メッキ法、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、導電体２０５ｃとなる導電膜として、タングステンや銅などの低抵抗の導電性材料を成膜する。例えば、導電体２０５ｃとなる導電膜として、ＣＶＤ法によってタングステンを成膜すればよい。

【0191】

次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理を行うことで、導電体２０５となる導電膜の一部を除去し、絶縁体２１６を露出する（図３参照）。その結果、開口部のみに、導電体２０５となる導電膜が残存する。これにより、上面が平坦な、導電体２０５（導電体２０５ａ、導電体２０５ｂ、および導電体２０５ｃ）を形成することができる。なお、当該ＣＭＰ処理により、絶縁体２１６の一部が除去される場合がある。

【0192】

ここからは、上記と異なる導電体２０５の形成方法について以下に説明する。

【0193】

絶縁体２１４上に、導電体２０５となる導電膜を成膜する。該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。また、該導電膜は、多層膜とすることができる。本実施の形態では、該導電膜としてタングステンを成膜する。

【0194】

次に、リソグラフィー法を用いて、該導電膜を加工し、導電体２０５を形成する。

【0195】

なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングなどのドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理後にウェットエッチング処理を行う、またはウェットエッチング処理後にドライエッチング処理を行うことができる。

【0196】

また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、導電体２０５となる導電膜上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。導電体２０５となる導電膜のエッチングは、レジストマスクを除去してから行っても良いし、レジストマスクを残したまま行っても良い。後者の場合、エッチング中にレジストマスクが消失することがある。該導電膜のエッチング後にハードマスクをエッチングにより除去しても良い。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。

【0197】

ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置などを用いることができる。

【0198】

次に、絶縁体２１４および導電体２０５上に絶縁体２１６となる絶縁膜を成膜する。絶縁体２１６となる絶縁体の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２１６となる絶縁膜として、ＣＶＤ法によって酸化シリコンを成膜する。

【0199】

ここで、絶縁体２１６となる絶縁膜の膜厚は、導電体２０５の膜厚以上とすることが好ましい。例えば、導電体２０５の膜厚を１とすると、絶縁体２１６となる絶縁膜の膜厚は、１以上３以下とする。本実施の形態では、導電体２０５の膜厚の膜厚を１５０ｎｍとし、絶縁体２１６となる絶縁膜の膜厚を３５０ｎｍとする。

【0200】

次に、絶縁体２１６となる絶縁膜にＣＭＰ処理を行うことで、絶縁体２１６となる絶縁膜の一部を除去し、導電体２０５の表面を露出させる。これにより、上面が平坦な、導電体２０５および絶縁体２１６を形成することができる。以上が、導電体２０５の上記と異なる形成方法である。

【0201】

次に、絶縁体２１６および導電体２０５上に絶縁体２２２を成膜する。絶縁体２２２として、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体は、酸素、水素、および水に対するバリア性を有する。絶縁体２２２が、水素および水に対するバリア性を有することで、トランジスタ２００の周辺に設けられた構造体に含まれる水素、および水が、絶縁体２２２を通じてトランジスタ２００の内側へ拡散することが抑制され、酸化物２３０中の酸素欠損の生成を抑制することができる。

【0202】

絶縁体２２２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。

【0203】

次に、絶縁体２２２上に絶縁体２２４を成膜する。絶縁体２２４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。

【0204】

次に、絶縁体２２４、絶縁体２２２、絶縁体２１６、および絶縁体２１４に開口を形成する。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。

【0205】

開口の形成後に、導電体２４７となる導電膜を成膜する。導電体２４７となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。本実施の形態では、導電体２４７を導電体２０５と同様の構造に形成する。よって、導電体２４７ａとなる導電膜を導電体２０５ａとなる導電膜と同様の方法で成膜し、導電体２４７ｂとなる導電膜を導電体２０５ｂとなる導電膜と同様の方法で成膜し、導電体２４７ｃとなる導電膜を導電体２０５ｃとなる導電膜と同様の方法で成膜する。

【0206】

次に、ＣＭＰ処理を行うことで、導電体２４７となる導電膜の一部を除去し、絶縁体２２４を露出する（図３参照）。その結果、開口部のみに、導電体２４７となる導電膜が残存する。これにより、上面が平坦な、導電体２４７（導電体２４７ａ、導電体２４７ｂ、および導電体２４７ｃ）を形成することができる。なお、当該ＣＭＰ処理により、絶縁体２２４の一部が除去される場合がある。

【0207】

続いて、加熱処理を行うことが好ましい。加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよい。なお、加熱処理は、窒素または不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素または不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上、または１０％以上含む雰囲気で加熱処理を行ってもよい。

【0208】

本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。当該加熱処理によって、絶縁体２２４に含まれる水、水素などの不純物を除去することができる。

【0209】

また、加熱処理は、絶縁体２２２の成膜後に行ってもよい。当該加熱処理は、上述した加熱処理条件を用いることができる。

【0210】

ここで、絶縁体２２４に過剰酸素領域を形成するために、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加することで、高密度プラズマによって生成された酸素ラジカルを効率よく絶縁体２２４内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に、脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。なお、当該プラズマ処理の条件を適宜選択することにより、絶縁体２２４に含まれる水、水素などの不純物を除去することができる。その場合、加熱処理は行わなくてもよい。

【0211】

ここで、絶縁体２２４上に、例えば、スパッタリング法によって、酸化アルミニウムを成膜し、該酸化アルミニウムを絶縁体２２４に達するまで、ＣＭＰを行ってもよい。当該ＣＭＰを行うことで絶縁体２２４表面の平坦化および絶縁体２２４表面の平滑化を行うことができる。当該酸化アルミニウムを絶縁体２２４上に配置してＣＭＰを行うことで、ＣＭＰの終点検出が容易となる。また、ＣＭＰによって、絶縁体２２４の一部が研磨されて、絶縁体２２４の膜厚が薄くなることがあるが、絶縁体２２４の成膜時に膜厚を調整すればよい。絶縁体２２４表面の平坦化および平滑化を行うことで、後に成膜する酸化物の被覆率の悪化を防止し、半導体装置の歩留りの低下を防ぐことができる場合がある。また、絶縁体２２４上に、スパッタリング法によって、酸化アルミニウムを成膜することにより、絶縁体２２４に酸素を添加することができるので好ましい。

【0212】

次に、絶縁体２２４上に、酸化膜２３０Ａを成膜する（図３参照）。酸化膜２３０Ａの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。

【0213】

例えば、酸化膜２３０Ａをスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜をスパッタリング法によって成膜する場合は、上記のＩｎ－Ｍ－Ｚｎ酸化物ターゲットを用いることができる。

【0214】

特に、酸化膜２３０Ａの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体２２４に供給される場合がある。したがって、酸化膜２３０Ａのスパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。

【0215】

本実施の形態では、酸化膜２３０Ａとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［原子数比］（２：２：１［原子数比］）、あるいは１：３：４［原子数比］のターゲットを用いて成膜する。なお、酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物２３０に求める特性に合わせて形成するとよい。

【0216】

次に、酸化膜２３０Ａ上にマスク２５２を形成する（図３参照）。マスク２５２として、レジストマスクや、ハードマスクを用いることができる。

【0217】

次に、マスク２５２を用いて酸化膜２３０Ａに、導電体２４７の少なくとも一部を露出する開口２４８を形成する（図４参照）。開口２４８の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。

【0218】

次に、マスク２５２を除去して、酸化膜２３０Ｂを成膜する（図５参照）。ここで、酸化膜２３０Ｂは、開口２４８内部にて導電体２４７と接する。酸化膜２３０Ｂの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。

【0219】

例えば、酸化膜２３０Ｂをスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜をスパッタリング法によって成膜する場合は、上記のＩｎ－Ｍ－Ｚｎ酸化物ターゲットを用いることができる。

【0220】

酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２０％以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い電界効果移動度が得られる。

【0221】

本実施の形態では、酸化膜２３０Ｂとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］、あるいは１：１：１［原子数比］のターゲットを用いて成膜する。なお、各酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物２３０に求める特性に合わせて形成するとよい。

【0222】

次に、加熱処理を行ってもよい。加熱処理は、上述した加熱処理条件を用いることができる。加熱処理によって、酸化膜２３０Ａ、および酸化膜２３０Ｂ中の水、水素などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。

【0223】

次に、酸化膜２３０Ａおよび酸化膜２３０Ｂを島状に加工して、酸化物２３０ａおよび酸化物２３０ｂを形成する（図６参照）。なお、当該工程において、絶縁体２２４の酸化物２３０ａと重ならない領域の膜厚が薄くなることがある。

【0224】

なお、酸化物２３０ａおよび酸化物２３０ｂは、少なくとも一部が導電体２０５と重なるように形成する。また、酸化物２３０ａおよび酸化物２３０ｂの側面は、絶縁体２２２の上面に対し、略垂直であることが好ましい。酸化物２３０ａおよび酸化物２３０ｂの側面が、絶縁体２２２の上面に対し、略垂直であることで、複数のトランジスタ２００を設ける際に、小面積化、高密度化が可能となる。または、酸化物２３０ａおよび酸化物２３０ｂと絶縁体２２２の上面のなす角が小さい角度になる構成にしてもよい。その場合、酸化物２３０ａおよび酸化物２３０ｂの側面と絶縁体２２２の上面のなす角は６０°以上７０°未満が好ましい。この様な形状とすることで、これより後の工程において、絶縁体２５６などの被覆性が向上し、鬆などの欠陥を低減することができる。

【0225】

なお、当該酸化膜および導電膜の加工はリソグラフィー法を用いて行えばよい。また、当該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。

【0226】

なお、酸化物２３０ｂの側面と酸化物２３０ｂの上面との間に、湾曲面を有することが好ましい。つまり、側面と上面が交わる端部は、湾曲していることが好ましい（以下、この湾曲をラウンド状ともいう）。湾曲面は、例えば、酸化物２３０ｂの端部において、曲率半径が、３ｎｍ以上１０ｎｍ以下、好ましくは、５ｎｍ以上６ｎｍ以下とする。端部に角を有さないことで、以降の成膜工程における膜の被覆性が向上する。

【0227】

なお、当該酸化膜の加工はリソグラフィー法を用いて行えばよい。また、当該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。

【0228】

次に絶縁体２２４、酸化物２３０ａおよび酸化物２３０ｂの上に、絶縁膜２５６Ａを成膜する（図６参照）。

【0229】

絶縁膜２５６Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。絶縁膜２５６Ａは、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、ＣＶＤ法によって、酸化窒化シリコンを成膜すればよい。また、例えば、スパッタリング法によって、窒化シリコン、酸化シリコン、または酸化アルミニウムを成膜してもよい。また、絶縁膜２５６Ａとして、酸化物２３０ａ、および酸化物２３０ｂに用いることができる材料を用いることができる。例えば、絶縁膜２５６Ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、または１：１：０．５［原子数比］の金属酸化物を用いることが好ましい。

【0230】

絶縁膜２５６Ａは、積層構造としてもよい。例えば、下層に、スパッタリング法によって、酸化アルミニウム膜を成膜し、上層に、ＡＬＤ法によって、酸化アルミニウム膜を成膜することが好ましい。または、下層に、スパッタリング法によって、酸化アルミニウム膜を成膜し、上層に、ＡＬＤ法によって、窒化シリコン膜を成膜してもよい。

【0231】

次に、絶縁膜２５６Ａの上に、ダミーゲート２６２Ａとなる膜を成膜する。

【0232】

ダミーゲート２６２Ａとなる膜は、加工してダミーゲートとして使用する。ダミーゲートとは、仮のゲート電極のことである。つまり、ダミーゲート２６２Ａとなる膜を加工することで、仮のゲート電極を形成し、後の工程において該ダミーゲートを除去し、代わりに導電膜等によるゲート電極を形成する。従って、ダミーゲート２６２Ａとなる膜は微細加工が容易であり、かつ、除去も容易な膜を用いることが好ましい。

【0233】

ダミーゲート２６２Ａとなる膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。例えば、絶縁体、半導体、または導電体を用いることができる。具体的には、ポリシリコン、微結晶シリコン、アモルファスシリコンなどのシリコン、アルミニウム、チタン、タングステンなどの金属膜などを用いればよい。または、塗布法を用いて、炭素を含む膜、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）、樹脂膜などを形成しても良い。例えば、フォトレジスト、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。ＳＯＧ、樹脂膜を塗布法によって形成することで、ダミーゲート膜の表面を平坦にすることができる。このように、ダミーゲート膜の表面を平坦にすることで、微細加工が容易となり、さらに、除去も容易である。

【0234】

ダミーゲートは、後述するドーパントの添加において、酸化物２３０を当該ドーパントから保護する必要がある。このため、ダミーゲート２６２Ａとなる膜は十分な硬度を持っていることが好ましい。このようなダミーゲート膜としては、例えば、炭素を含む膜が好適である。

【0235】

また、ダミーゲート２６２Ａとなる膜は、異なる膜種を用いて多層膜とすることもできる。例えば、ダミーゲート２６２Ａとなる膜を、導電膜と該導電膜上に形成する樹脂膜の２層構造の膜とすることができる。ダミーゲート膜をこのような構造とすることで、例えば、後のＣＭＰ工程において、該導電膜がＣＭＰ処理のストッパ膜として機能する場合がある。または、ＣＭＰ処理の終点検出が可能となる場合があり、加工ばらつきの低減が可能となる場合がある。

【0236】

次に、リソグラフィー法によって、ダミーゲート２６２Ａとなる膜をエッチングし、ダミーゲート２６２Ａを形成する（図７参照）。ダミーゲート２６２Ａは、少なくとも一部が、導電体２０５および酸化物２３０ｂと重なるように形成する。

【0237】

また、ダミーゲート２６２Ａの形成後に熱処理を行って、ダミーゲート２６２Ａを硬化させてもよい。特に、ダミーゲート２６２Ａの形状をアスペクト比が高い形状にする場合、ダミーゲート２６２Ａを硬化させておくことにより、ダミーゲート２６２Ａの変形を防ぐことができる。

【0238】

次に、絶縁膜２５６Ａおよびダミーゲート２６２Ａを覆って、絶縁膜２５８Ａを成膜する（図７参照）。絶縁膜２５８Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて成膜することができる。

【0239】

絶縁膜２５８Ａは、水素などの不純物や、酸素の拡散を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、ＡＬＤ法によって、酸化アルミニウム膜を成膜することが好ましい。被覆性に優れたＡＬＤ法を用いることにより、酸化物２３０ａ、酸化物２３０ｂ、および、ダミーゲート２６２Ａにより生じる段差部に対しても均一な厚さを有する絶縁膜２５８Ａを形成できる。

【0240】

次に、ダミーゲート２６２Ａをマスクとして、酸化物２３０ｂにドーパント２５７を添加する（図７参照）。これにより、酸化物２３０ｂのダミーゲート２６２Ａと重畳していない領域に、ドーパント２５７を含む、領域２４９ａおよび領域２４９ｂが形成される。

【0241】

ドーパント２５７の添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。質量分離を行う場合、添加するイオン種およびその濃度を厳密に制御することができる。一方、質量分離を行わない場合、短時間で高濃度のイオンを添加することができる。また、原子または分子のクラスターを生成してイオン化するイオンドーピング法を用いてもよい。なお、ドーパントを、イオン、ドナー、アクセプター、不純物または元素などと言い換えてもよい。

【0242】

ドーパント２５７としては、上述の酸素欠損を形成する元素、または酸素欠損と結合する元素などを用いればよい。このような元素としては、代表的には、ホウ素、またはリンが挙げられる。また、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いてもよい。また、希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。また、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどの金属元素の中から選ばれるいずれか一つまたは複数の金属元素を添加してもよい。上述した中でもドーパント２５７としては、ホウ素、及びリンが好ましい。ホウ素、リンをドーパント２５７として用いる場合、アモルファスシリコン、または低温ポリシリコンの製造ラインの装置を使用することができるため、設備投資を抑制することができる。

【0243】

特に、ドーパント２５７として、酸化物を形成しやすい元素を用いることが好ましい。このような元素としては、代表的にはホウ素、リン、アルミニウム、マグネシウム等がある。

【0244】

ドーパント２５７を添加する際に用いる原料ガスとしては、上記不純物元素を含むガスを用いることができる。ホウ素を供給する場合、代表的にはＢ_２Ｈ_６ガスやＢＦ_３ガスなどを用いることができる。またリンを供給する場合には、代表的にはＰＨ_３ガスを用いることができる。また、これらの原料ガスを希ガスで希釈した混合ガスを用いてもよい。

【0245】

その他、原料ガスとして、ＣＨ_４、Ｎ_２、ＮＨ_３、ＡｌＨ_３、ＡｌＣｌ_３、ＳｉＨ_４、Ｓｉ_２Ｈ_６、Ｆ_２、ＨＦ、Ｈ_２及び希ガス等を用いることができる。また、イオン源はガスに限られず、液体または固体を気化させたものをイオン源としてもよい。

【0246】

ドーパント２５７の添加は、絶縁膜２５６Ａ、および酸化物２３０ｂの組成や密度、厚さなどを考慮して、加速電圧やドーズ量などの条件を設定することで制御することができる。特に、ドーパント２５７が、絶縁膜２５６Ａのダミーゲート２６２Ａと接していない部分を貫通できるように、ドーパント２５７に十分なエネルギーを与えることが好ましい。

【0247】

また、図７では、ドーパント２５７を絶縁体２１４の上面に略垂直に添加しているが、これに限られず、ドーパント２５７の添加を絶縁体２１４の上面に対して傾斜させて行ってもよい。絶縁体２１４の上面に対して傾斜させてドーパントを添加させることにより、ダミーゲート２６２Ａと重畳する領域の一部に領域２４９ａおよび領域２４９ｂを形成することが容易になる。

【0248】

また、本実施の形態の作製方法では、ドーパント２５７は、絶縁膜２５６Ａを介して酸化物２３０ｂに添加される。当該作製方法とすることで、絶縁膜２５６Ａにもドーパント２５７が添加される。すなわち、酸化物２３０、及び絶縁膜２５６Ａの双方がドーパント２５７に含まれる元素を有する。また、絶縁膜２５６Ａが過剰酸素を有する場合、ドーパント２５７によって、外部への過剰酸素の拡散を抑制できる場合がある。また、酸化物２３０ｂおよび絶縁膜２５６Ａの下に設けられている、酸化物２３０ａ、絶縁体２２４および絶縁体２２２にもドーパント２５７が添加される場合がある。よって、酸化物２３０ａ、絶縁体２２４および絶縁体２２２がドーパント２５７に含まれる元素を有する場合がある。

【0249】

以上のように、ダミーゲート２６２Ａをマスクとして、領域２４９を形成することにより、後の工程で形成する導電体２６０を、領域２４９ａと領域２４９ｂの間に自己整合的に配置させることができる。

【0250】

なお、ドーパント２５７の添加後に熱処理を行ってもよい。これにより、酸化物２３０ｂに添加されたドーパントを拡散させることができるので、ダミーゲート２６２Ａと重畳する領域の一部に領域２４９ａおよび領域２４９ｂを形成することが容易になる。また、酸化物２３０ｂの膜厚方向にドーパントを拡散させることで、酸化物２３０ｂの表面から導電体２４７と酸化物２３０ｂの境界近傍まで低抵抗化させ、導電体２４７と酸化物２３０ｂのコンタクト抵抗を低減させることができる。また、当該熱処理により、チャネル形成領域として機能する領域２３４に含まれる水素を、領域２４９に含まれる酸素欠損で捕獲できる場合がある。これにより、トランジスタ２００に安定な電気特性を与え、信頼性の向上を図ることができる。また、当該熱処理は、以降の工程で行ってもよい。

【0251】

次に、絶縁膜２５８Ａ上に、絶縁膜２８０Ａを成膜する（図８参照）。絶縁膜２８０Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。

【0252】

次に、絶縁膜２８０Ａ、絶縁膜２５８Ａ、およびダミーゲート２６２Ａの一部を、ダミーゲート２６２Ａの一部が露出するまで除去し、絶縁体２８０、絶縁体２５８Ｂ、およびダミーゲート２６２を形成する（図９参照）。絶縁体２８０、絶縁体２５８Ｂ、およびダミーゲート２６２の形成にはＣＭＰ処理を用いることが好ましい。ここで、図９（Ｂ）に示すように、ダミーゲート２６２の上面と、絶縁体２５８Ｂおよび絶縁体２８０の上面が略一致する。

【0253】

次に、ダミーゲート２６２と、絶縁膜２５６Ａおよび絶縁膜２５８Ａの絶縁体２８０から露出した部分を除去し、開口を形成する（図１０参照）。ダミーゲート２６２、絶縁膜２５６Ａ、および絶縁膜２５８Ａの除去は、絶縁体２８０をマスクとして、ウェットエッチング、ドライエッチング、またはアッシングなどを用いて行うことができる。または、適宜、上記の処理を複数組み合わせて行ってもよい。例えば、アッシング処理の後に、ウェットエッチング処理を行うなどがある。絶縁膜２５８Ａの一部を除去することにより、絶縁体２５８を形成し、絶縁膜２５６Ａの一部を除去することにより、絶縁体２５６を形成する。ダミーゲート２６２、絶縁膜２５６Ａの一部および絶縁膜２５８Ａの一部を除去することにより、開口から酸化物２３０ｂの表面の一部が露出する。

【0254】

なお、ダミーゲート２６２と、絶縁膜２５６Ａおよび絶縁膜２５８Ａの絶縁体２８０から露出した部分の除去は、必ずしも一括で行う必要はない。例えば、絶縁膜２５６Ａをエッチングストッパとして、ダミーゲート２６２と、絶縁膜２５８Ａの絶縁体２８０から露出した部分を除去し、それから絶縁膜２５６Ａの絶縁体２８０から露出した部分を除去してもよい。

【0255】

次に加熱処理を行っても良い。加熱処理は、減圧下で行い、大気に暴露することなく、連続して酸化膜２３０Ｃを成膜してもよい（図１１参照）。このような処理を行うことによって、酸化物２３０ｂの表面などに表面に吸着している水分および水素を除去し、さらに酸化物２３０ａおよび酸化物２３０ｂ中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましい。本実施の形態では、加熱処理の温度を２００℃とする。

【0256】

酸化膜２３０Ｃの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。酸化膜２３０Ｃに求める特性に合わせて、酸化膜２３０Ａ、または酸化膜２３０Ｂと同様の成膜方法を用いて、酸化膜２３０Ｃを成膜すればよい。本実施の形態では、酸化膜２３０Ｃとして、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、あるいは４：２：４．１［原子数比］のターゲットを用いて成膜する。

【0257】

なお、酸化膜２３０Ｃは、積層としてもよい。例えば、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて成膜して、連続してＩｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて成膜してもよい。

【0258】

特に、酸化膜２３０Ｃの成膜時に、スパッタリングガスに含まれる酸素の一部が酸化物２３０ａおよび酸化物２３０ｂに供給される場合がある。したがって、酸化膜２３０Ｃのスパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。

【0259】

次に加熱処理を行っても良い。加熱処理は、減圧下で行い、大気に暴露することなく、連続して絶縁膜２５０Ａを成膜してもよい（図１１参照）。このような処理を行うことによって、酸化膜２３０Ｃの表面などに表面に吸着している水分および水素を除去し、さらに酸化物２３０ａ、酸化物２３０ｂおよび酸化膜２３０Ｃ中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、１００℃以上４００℃以下が好ましい。

【0260】

絶縁膜２５０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて成膜することができる。絶縁膜２５０Ａとして、ＣＶＤ法により、酸化窒化シリコンを成膜することが好ましい。なお、絶縁膜２５０Ａを成膜する際の成膜温度は、３５０℃以上４５０℃未満、特に４００℃前後とすることが好ましい。絶縁膜２５０Ａを、４００℃で成膜することで、不純物が少ない絶縁体を成膜することができる。

【0261】

次に、導電膜２６０Ａおよび導電膜２６０Ｂを成膜する（図１１参照）。導電膜２６０Ａおよび導電膜２６０Ｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。例えば、ＣＶＤ法を用いることが好ましい。本実施の形態では、ＡＬＤ法を用いて、導電膜２６０Ａを成膜し、ＣＶＤ法を用いて導電膜２６０Ｂを成膜する。

【0262】

次に、ＣＭＰ処理によって、酸化膜２３０Ｃ、絶縁膜２５０Ａ、導電膜２６０Ａおよび導電膜２６０Ｂを絶縁体２８０が露出するまで研磨することによって、酸化物２３０ｃ、絶縁体２５０および導電体２６０（導電体２６０ａおよび導電体２６０ｂ）を形成する（図１２参照）。

【0263】

次に、加熱処理を行ってもよい。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の加熱処理を行う。該加熱処理によって、絶縁体２５０および絶縁体２８０中の水分濃度および水素濃度を低減させることができる。

【0264】

次に、導電体２６０上、酸化物２３０ｃ上、絶縁体２５０上、および絶縁体２８０上に、絶縁体２８２となる絶縁膜を形成してもよい。絶縁体２８２となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。絶縁体２８２となる絶縁膜としては、例えば、スパッタリング法によって、酸化アルミニウムを成膜することが好ましい。このように、導電体２６０の上面に接して、絶縁体２８２を形成することで、この後の加熱処理において、絶縁体２８０が有する酸素が導電体２６０へ吸収されることを抑制することができるので好ましい（図１３参照）。

【0265】

次に、加熱処理を行ってもよい。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行う。該加熱処理によって、絶縁体２８２の成膜によって添加された酸素を絶縁体２８０へ注入することができる。また、該酸素は、酸化物２３０ｃを介して、酸化物２３０ａ、および酸化物２３０ｂへ注入することができる。

【0266】

次に絶縁体２８２上に、絶縁体２７４となる絶縁体を成膜してもよい（図１３参照）。絶縁体２７４となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。

【0267】

次に絶縁体２７４上に、絶縁体２８１となる絶縁体を成膜してもよい（図１３参照）。絶縁体２８１となる絶縁膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。絶縁体２８１となる絶縁膜としては、例えば、スパッタリング法によって、窒化シリコンを成膜することが好ましい。

【0268】

次に、絶縁体２５６、絶縁体２５８、絶縁体２８０、絶縁体２８２、絶縁体２７４および絶縁体２８１に、領域２４９ａに達する開口を形成する。当該開口の形成は、リソグラフィー法を用いて行えばよい。

【0269】

次に、絶縁体２４１となる絶縁膜を成膜し、当該絶縁膜を異方性エッチングして絶縁体２４１を形成する。当該導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、またはＡＬＤ法などを用いて行うことができる。絶縁体２４１となる絶縁膜としては、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、ＡＬＤ法によって、酸化アルミニウムまたは窒化シリコンを成膜することが好ましい。また、異方性エッチングは、例えばドライエッチング法を行えばよい。開口の側壁部をこのような構成とすることで、外方からの酸素の透過を抑制し、次に形成する導電体２４０の酸化を防止することができる。また、導電体２４０から、水、水素などの不純物が外部に拡散することを防ぐことができる。

【0270】

次に、導電体２４０となる導電膜を成膜する。導電体２４０となる導電膜は、水、水素など不純物の透過を抑制する機能を有する導電体を含む積層構造とすることが望ましい。たとえば、窒化タンタル、窒化チタンなどと、タングステン、モリブデン、銅など、と、の積層とすることができる。導電体２４０となる導電膜の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。

【0271】

次に、ＣＭＰ処理を行うことで、導電体２４０となる導電膜の一部を除去し、絶縁体２８１を露出する。その結果、上記開口のみに、当該導電膜が残存することで上面が平坦な導電体２４０を形成することができる（図１参照）。なお、当該ＣＭＰ処理により、絶縁体２８１の一部が除去される場合がある。

【0272】

また、導電体２４０と電気的に接続する導電体を形成してもよい。スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて導電膜を形成した後、該導電膜をリソグラフィー法によって加工することで、導電体２４０の上面と接する導電体を形成することができる。

【0273】

以上により、図１に示すトランジスタ２００を有する半導体装置を作製することができる。図３乃至図１３に示すように、本実施の形態に示す半導体装置の作製方法を用いることで、トランジスタ２００を作製することができる。

【0274】

本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、オン電流の大きい半導体装置を提供することができる。または、本発明の一態様により、高い周波数特性を有する半導体装置を提供することができる。または、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。または、本発明の一態様により、オフ電流の小さい半導体装置を提供することができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。

【0275】

＜半導体装置の変形例＞
以下では、図１４乃至図１７を用いて、先の＜半導体装置の構成例＞で示したものとは異なる、本発明の一態様に係るトランジスタ２００を有する半導体装置の一例について説明する。

【0276】

また、図１４乃至図１７において、各図の（Ａ）は上面図を示す。また、各図の（Ｂ）は、各図の（Ａ）に示すＡ１－Ａ２の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、各図の（Ｃ）は、各図の（Ａ）にＡ３－Ａ４の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。また、各図の（Ｄ）は、各図の（Ａ）にＡ５－Ａ６の一点鎖線で示す部位に対応する断面図であり、トランジスタ２００のソース領域またはドレイン領域におけるチャネル幅方向の断面図でもある。各図の（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。

【0277】

なお、図１４乃至図１７に示す半導体装置において、＜半導体装置の構成例＞に示した半導体装置（図１参照。）を構成する構成要素と同機能を有する構成要素には、同符号を付記する。なお、本項目において、トランジスタ２００の構成材料については＜半導体装置の構成例＞で詳細に説明した材料を用いることができる。

【0278】

＜半導体装置の変形例１＞
図１４に示すトランジスタ２００は、導電体２４７の一部が酸化物２３０ａの上面から露出して配置されている点において、図１に示すトランジスタ２００と異なる。

【0279】

ここで、導電体２４７の一部が、酸化物２３０ａに形成された開口に埋め込まれることが好ましい。例えば、図１４に示すように、導電体２４７は、酸化物２３０ａ、絶縁体２２４、絶縁体２２２、絶縁体２１６、および絶縁体２１４に形成された開口に埋め込まれるように配置されればよい。このとき、導電体２４７の上面の少なくとも一部は、酸化物２３０ａから露出しており、導電体２４７の上面と酸化物２３０ａの上面が略一致することが好ましい。

【0280】

このような構成にすることで、酸化物２３０ｂを酸化物２３０ａに形成された開口に埋め込む必要がなくなり、酸化物２３０ｂを平坦に形成することができる。これにより、酸化物２３０ｂの領域２４９ｂと導電体２４７とのコンタクト抵抗を低減することができる。

【0281】

図１４に示すトランジスタ２００を作製する場合、図３に示す酸化膜２３０Ａを成膜した後に、酸化膜２３０Ａ、絶縁体２２４、絶縁体２２２、絶縁体２１６、および絶縁体２１４に開口を形成し、当該開口を埋め込むように、導電体２４７を形成すればよい。

【0282】

＜半導体装置の変形例２＞
図１５に示すトランジスタ２００は、酸化物２３０ａおよび酸化物２３０ｂに領域２４９ａおよび領域２４９ｂが形成されている点において、図１に示すトランジスタ２００と異なる。また、導電体２４７の上面と酸化物２３０ａに形成された領域２４９ｂが接する点において、図１に示すトランジスタ２００と異なる。

【0283】

このような構成にすることで、酸化物２３０ｂと導電体２４７が直接接触する必要がなくなるので、酸化物２３０ａに開口を形成する工程を省略することができる。よって、本実施の形態に係る半導体装置の作製工程を簡略化し、生産性を向上させることができる。

【0284】

＜半導体装置の変形例３＞

【0285】

図１６に示すトランジスタ２００は、絶縁体２５６、絶縁体２５８、絶縁体２８０、絶縁体２８２、絶縁体２７４、および絶縁体２８１に導電体２４７に重なる開口が形成され、当該開口を埋め込むように導電体２４０ｂが配置されている点において、図１５に示すトランジスタ２００と異なる。導電体２４０ｂは、酸化物２３０ｂの上面、ならびに酸化物２３０ｂおよび酸化物２３０ａのチャネル幅方向（Ａ５－Ａ６方向）の側面に接する。

【0286】

ここで、導電体２４０ｂの下面は、酸化物２３０ａおよび酸化物２３０ｂと重ならない部分で、導電体２４７の上面に接する。このため、導電体２４０ｂおよび導電体２４７のチャネル幅方向の長さは、酸化物２３０ａおよび酸化物２３０ｂの領域２４９ｂにおけるチャネル幅方向の長さより長いことが好ましい。

【0287】

このような構成にすることで、酸化物２３０ａおよび酸化物２３０ｂの領域２４９ｂは、下面において導電体２４７と直接接触し、さらに上面及び側面において、導電体２４０ｂを介して導電体２４７と電気的に接続される。これにより、領域２４９ｂと導電体２４７の間の導電性をより向上させることができる。

【0288】

また、絶縁体２５６、絶縁体２５８、絶縁体２８０、絶縁体２８２、絶縁体２７４、および絶縁体２８１に、領域２４９ａに達する開口が形成され、当該開口を埋め込むように導電体２４０ａが配置されている。ここで、導電体２４０ａおよび導電体２４０ｂは、上記導電体２４０と同様の構成を有する。ただし、導電体２４０ａの上面は、配線、電極、または端子などに接続されるが、導電体２４０ｂの上面は、配線、電極、または端子などに必ずしも接続する必要はない。

【0289】

また、導電体２４０ａおよび導電体２４０ｂは積層膜としてもよく、その場合、下側の層に密着性の高い導電性材料を用いればよい。例えば、導電体２４０ａおよび導電体２４０ｂを窒化チタン、タングステンの順に積層された導電膜にすればよい。

【0290】

また、図１６に示すトランジスタ２００は、図１に示すトランジスタ２００と異なり、導電体２４０ａおよび導電体２４０ｂの側面に接して、上記絶縁体２４１を設けないことが好ましい。これにより、導電体２４０ｂと酸化物２３０ａおよび酸化物２３０ｂとのコンタクトを良好にすることができる。

【0291】

また、図１６に示すトランジスタ２００の構成は上記に限られるものではない。例えば、図１７に示すように、導電体２０５と同じ層に導電体２４７を設ける構成にしてもよい。つまり、導電体２４７は、導電体２０５と同様に、絶縁体２１６に埋め込まれるように形成される。

【0292】

この場合、図１７（Ｄ）に示すように、領域２４９と導電体２４７は直接接することなく、導電体２４０ｂだけを介して電気的に接続される。よって、図１７に示すトランジスタ２００においては、導電体２４０ｂと導電体２４７のコンタクト抵抗が十分低減されていることが好ましい。

【0293】

このような構成にすることで、導電体２０５と同じ工程で導電体２４７を形成することができるので、本実施の形態に係る半導体装置の作製工程を簡略化し、生産性を向上させることができる。

【0294】

なお、図１７に示すトランジスタ２００は、酸化物２３０ａにも領域２４９が形成されているが、これに限られるものではない。例えば、図１に示すトランジスタ２００のように、酸化物２３０ｂのみに領域２４９が形成される構成にしてもよい。

【0295】

以上、本実施の形態に示す構成、方法などは、他の実施の形態および実施例に示す構成、方法などと適宜組み合わせて用いることができる。

【0296】

（実施の形態２）
本実施の形態では、半導体装置の一形態を、図１８乃至図２３を用いて説明する。

【0297】

［記憶装置１］
本発明の一態様である容量素子を使用した、半導体装置（記憶装置）の一例を図１８に示す。本発明の一態様の半導体装置は、トランジスタ２００は容量素子１００およびトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００の上方に設けられている。容量素子１００、またはトランジスタ３００は、少なくとも一部がトランジスタ２００と重畳することが好ましい。これにより、容量素子１００、トランジスタ２００、およびトランジスタ３００の上面視における占有面積を低減することができるので、本実施の形態に係る半導体装置を微細化または高集積化させることができる。なお、本実施の形態に係る半導体装置は、例えば、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）またはＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）に代表されるロジック回路、あるいはＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）またはＮＶＭ（Ｎｏｎ－Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ）に代表されるメモリ回路に適用することができる。

【0298】

なお、トランジスタ２００として、先の実施の形態で説明したトランジスタ２００を用いることができる。よって、トランジスタ２００、およびトランジスタ２００を含む層については、先の実施の形態の記載を参酌することができる。また、図１８に示す半導体装置において、トランジスタ２００は、図１に示すトランジスタ２００と同じ構造をしているが、これに限られるものではない。例えば、図１８に示す半導体装置において、図１４乃至図１７に示すトランジスタ２００などを用いてもよく、図１９乃至図２３に示す半導体装置についても同様である。

【0299】

トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。また、半導体層にシリコンを用いるトランジスタと比較して、トランジスタ２００は、高温における電気特性が良好である。例えば、トランジスタ２００は、１２５℃乃至１５０℃の温度範囲においても良好な電気特性を示す。また、１２５℃乃至１５０℃の温度範囲において、トランジスタ２００は、１０桁以上のオン／オフ比を有する。別言すると、半導体層にシリコンを用いるトランジスタと比較して、トランジスタ２００は、高温になるほど、優れたトランジスタ特性（オン電流、周波数特性など）を有する。

【0300】

図１８に示す半導体装置において、配線１００１はトランジスタ３００のソースと電気的に接続され、配線１００２はトランジスタ３００のドレインと電気的に接続され、配線１００７はトランジスタ３００のゲートと電気的に接続されている。また、配線１００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線１００４はトランジスタ２００の第１のゲートと電気的に接続され、配線１００６はトランジスタ２００の第２のゲートと電気的に接続されている。そして、トランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線１００５は容量素子１００の電極の他方と電気的に接続されている。

【0301】

図１８に示す半導体装置は、トランジスタ２００のスイッチングによって、容量素子１００の電極の一方に充電された電荷が保持可能という特性を有することで、情報の書き込み、保持、読み出しが可能である。また、トランジスタ２００は、ソース、ゲート（フロントゲート）、ドレインに加え、バックゲートが設けられた素子である。すなわち、４端子素子であるため、ＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）特性を利用したＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、相変化メモリ（Ｐｈａｓｅ－ｃｈａｎｇｅ ｍｅｍｏｒｙ）などに代表される２端子素子と比較して、入出力の独立制御を簡便に行うことができるといった特徴を有する。また、ＭＲＡＭ、ＲｅＲＡＭ、相変化メモリは、情報の書き換えの際に、原子レベルで構造変化が生じる場合がある。一方で図１８に示す半導体装置は、情報の書き換えの際にトランジスタ及び容量素子を利用した電子のチャージ、またはディスチャージにより動作するため、繰り返し書き換え耐性に優れ、構造変化も少ないといった特徴を有する。

【0302】

また、図１８に示す半導体装置は、マトリクス状に配置することで、メモリセルアレイを構成することができる。この場合、トランジスタ３００は、当該メモリセルアレイに接続される読み出し回路、または駆動回路などとして用いることができる。また、図１８に示す半導体装置は、上述のようにメモリセルアレイを構成している。図１８に示す半導体装置をメモリ素子として用いた場合、例えば、駆動電圧が２．５Ｖ、評価環境温度が－４０℃乃至８５℃の範囲において、２００ＭＨｚ以上の動作周波数を実現することができる。

【0303】

＜トランジスタ３００＞
トランジスタ３００は、基板３１１上に設けられ、ゲート電極として機能する導電体３１６、ゲート絶縁体として機能する絶縁体３１５、基板３１１の一部からなる半導体領域３１３、およびソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。

【0304】

ここで、半導体領域３１３の上に絶縁体３１５が配置され、絶縁体３１５の上に導電体３１６が配置される。また、同じ層に形成される各トランジスタ３００は、素子分離絶縁層として機能する絶縁体３１２によって、電気的に分離されている。絶縁体３１２は、後述する絶縁体３２６などと同様の絶縁体を用いることができる。トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。

【0305】

基板３１１は、半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。

【0306】

低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。

【0307】

ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。

【0308】

なお、導電体の材料により、仕事関数が定まるため、導電体の材料を変更することで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。

【0309】

ここで、図１８に示すトランジスタ３００はチャネルが形成される半導体領域３１３（基板３１１の一部）が凸形状を有する。また、半導体領域３１３の側面および上面を、絶縁体３１５を介して、導電体３１６が覆うように設けられている。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を設けてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。

【0310】

なお、図１８に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。

【0311】

また、図１８に示すように半導体装置は、トランジスタ３００と、トランジスタ２００とを、積層して設けている。例えば、トランジスタ３００をシリコン系半導体材料で形成し、トランジスタ２００を酸化物半導体で形成することができる。このように、図１８に示す半導体装置は、シリコン系半導体材料と、酸化物半導体とを、ことなるレイヤーに混載して形成することが可能である。また、図１８に示す半導体装置は、シリコン系半導体材料で用いる製造装置と同様のプロセスで作製することが可能であり、高集積化することも可能である。

【0312】

＜容量素子＞
容量素子１００は、絶縁体３６４上の絶縁体１１４と、絶縁体１１４上の絶縁体１４０と、絶縁体１１４および絶縁体１４０に形成された開口の中に配置された導電体１１０と、導電体１１０および絶縁体１４０上の絶縁体１３０と、絶縁体１３０上の導電体１２０と、導電体１２０および絶縁体１３０上の絶縁体１５０と、を有する。ここで、図１８に示すように、絶縁体１１４および絶縁体１４０に形成された開口の中に導電体１１０、絶縁体１３０、および導電体１２０の少なくとも一部が配置される。

【0313】

導電体１１０は容量素子１００の下部電極として機能し、導電体１２０は容量素子１００の上部電極として機能し、絶縁体１３０は、容量素子１００の誘電体として機能する。容量素子１００は、絶縁体１１４および絶縁体１４０の開口において、底面だけでなく、側面においても上部電極と下部電極とが誘電体を挟んで対向する構成となっており、単位面積当たりの静電容量を大きくすることができる。よって、当該開口の深さを深くするほど、容量素子１００の静電容量を大きくすることができる。このように容量素子１００の単位面積当たりの静電容量を大きくすることにより、半導体装置の微細化または高集積化を推し進めることができる。

【0314】

絶縁体１１４、および絶縁体１５０は、絶縁体２８０に用いることができる絶縁体を用いればよい。また、絶縁体１４０は、絶縁体１１４の開口を形成するときのエッチングストッパとして機能することが好ましく、絶縁体２１４に用いることができる絶縁体を用いればよい。

【0315】

絶縁体１１４および絶縁体１４０に形成された開口を上面から見た形状は、四角形としてもよいし、四角形以外の多角形状としてもよいし、多角形状において角部を湾曲させた形状としてもよいし、楕円を含む円形状としてもよい。ここで、上面視において、当該開口とトランジスタ２００の重なる面積が多い方が好ましい。このような構成にすることにより、容量素子１００とトランジスタ２００を有する半導体装置の占有面積を低減することができる。

【0316】

導電体１１０は、絶縁体１４０、および絶縁体１１４に形成された開口に接して配置される。導電体１１０の上面は、絶縁体１４０の上面と略一致することが好ましい。また、導電体１１０の下面には、絶縁体３６４の開口に埋め込まれた導電体３６６が接する。導電体１１０は、ＡＬＤ法またはＣＶＤ法などを用いて成膜することが好ましく、例えば、導電体２０５に用いることができる導電体を用いればよい。

【0317】

絶縁体１３０は、導電体１１０および絶縁体１４０を覆うように配置される。例えば、ＡＬＤ法またはＣＶＤ法などを用いて絶縁体１３０を成膜することが好ましい。絶縁体１３０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ジルコニウム、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。例えば、絶縁体１３０として、酸化ジルコニウム、酸化アルミニウム、酸化ジルコニウムの順番で積層された絶縁膜を用いることができる。

【0318】

また、絶縁体１３０には、酸化窒化シリコンなどの絶縁耐力が大きい材料、または高誘電率（ｈｉｇｈ－ｋ）材料（高い比誘電率の材料）を用いることが好ましい。または、絶縁耐力が大きい材料と高誘電率（ｈｉｇｈ－ｋ）材料の積層構造を用いてもよい。

【0319】

なお、高誘電率（ｈｉｇｈ－ｋ）材料の絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。このようなｈｉｇｈ－ｋ材料を用いることで、絶縁体１３０を厚くしても容量素子１００の静電容量を十分確保することができる。絶縁体１３０を厚くすることにより、導電体１１０と導電体１２０の間に生じるリーク電流を抑制することができる。

【0320】

一方、絶縁耐力が大きい材料としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などがある。例えば、ＡＬＤ法を用いて成膜したＳｉＮ_ｘ、ＰＥＡＬＤ法を用いて成膜したＳｉＯ_ｘ、ＡＬＤ法を用いて成膜したＳｉＮ_ｘの順番で積層された絶縁膜を用いることができる。このような、絶縁耐力が大きい絶縁体を用いることで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。

【0321】

導電体１２０は、絶縁体１４０および絶縁体１１４に形成された開口を埋めるように配置される。また、導電体１２０の上面には、絶縁体１５０の開口を介して導電体２４７が接する。導電体１２０は、ＡＬＤ法またはＣＶＤ法などを用いて成膜することが好ましく、例えば、導電体２０５に用いることができる導電体を用いればよい。

【0322】

また、トランジスタ２００は、酸化物半導体を用いる構成であるため、容量素子１００との相性が優れている。具体的には、酸化物半導体を用いるトランジスタ２００は、オフ電流が小さいため、容量素子１００と組み合わせて用いることで長期にわたり記憶内容を保持することが可能である。

【0323】

上記の容量素子１００は作製工程において、７００℃を超える高温の熱処理が必要となる場合がある。このような高温の熱処理を、トランジスタ２００の形成後に行うと、水素または水等の不純物、あるいは酸素の拡散によって、酸化物２３０が影響を受け、トランジスタ２００の電気特性が劣化する恐れがある。

【0324】

しかしながら、本変形例に示すように、容量素子１００の上にトランジスタ２００を形成することにより、容量素子１００の作製工程における熱履歴はトランジスタ２００に影響しない。これにより、トランジスタ２００の電気特性の劣化を防ぎ、安定した電気特性を有する半導体装置を提供することができる。

【0325】

＜配線層＞
各構造体の間には、層間膜、配線、およびプラグ等が設けられた配線層が設けられていてもよい。また、配線層は、設計に応じて複数層設けることができる。ここで、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。

【0326】

例えば、トランジスタ３００上には、層間膜として、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には、端子として機能する導電体１５２と電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として機能する。

【0327】

また、層間膜として機能する絶縁体は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。

【0328】

絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図１８において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線として機能する。

【0329】

絶縁体３５４の上に絶縁体３６０が配置され、絶縁体３６０の上に絶縁体３６２が配置され、絶縁体３６２の上に絶縁体３６４が配置され、絶縁体３６４の上に絶縁体１１４が配置される。

【0330】

絶縁体３６４には開口が形成されており、当該開口の中に導電体３６６が配置される。導電体３６６は、導電体１１０の下面に接する。つまり、導電体３６６は、容量素子１００の電極の他方に接続する配線として機能する。導電体３６６は、導電体３５６等に用いることができる絶縁体を用いればよい。

【0331】

また、絶縁体３６０、絶縁体３６２、絶縁体３６４、絶縁体１１４、絶縁体１４０、絶縁体１３０、および絶縁体１５０には、導電体１１２、および容量素子１００を構成する導電体（導電体１２０、導電体１１０）等が埋め込まれている。なお、導電体１１２は、トランジスタ３００と、端子として機能する導電体１５２と、を電気的に接続するプラグ、または配線としての機能を有する。

【0332】

同様に、絶縁体２１２、絶縁体２１４、および絶縁体２１６には、導電体２４７、及びトランジスタ２００を構成する導電体（導電体２０５）等が埋め込まれている。なお、導電体２４７は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。例えば、導電体２４７の一部は、容量素子１００の上部電極として機能する導電体１２０と電気的に接続されている。また、例えば、導電体２４７の他の一部は、トランジスタ３００と、端子として機能する導電体１５２と、を電気的に接続するプラグ、または配線としての機能を有する。

【0333】

また、絶縁体２８１上に導電体１５２が設けられ、導電体１５２は、絶縁体１５６に覆われている。ここで、導電体１５２は導電体２４５の上面に接しており、トランジスタ２００またはトランジスタ３００の端子として機能する。

【0334】

なお、層間膜として用いることができる絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。例えば、層間膜として機能する絶縁体は、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。

【0335】

例えば、絶縁体３２０、絶縁体３２２、絶縁体３２６、絶縁体３５２、絶縁体３５４、絶縁体３６２、絶縁体３６４、絶縁体１１４、絶縁体１５０、絶縁体２１２、および絶縁体１５６等は、比誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。

【0336】

また、導電体１５２の上または下に設けられる絶縁体の抵抗率が１．０×１０^１２Ωｃｍ以上１．０×１０^１５Ωｃｍ以下、好ましくは５．０×１０^１２Ωｃｍ以上１．０×１０^１４Ωｃｍ以下、より好ましくは１．０×１０^１３Ωｃｍ以上５．０×１０^１３Ωｃｍ以下であることが好ましい。導電体１５２の上または下に設けられる絶縁体の抵抗率を上記の範囲にすることで、当該絶縁体は、絶縁性を維持しつつ、トランジスタ２００、トランジスタ３００、容量素子１００、および導電体１５２等の配線間に蓄積される電荷を分散し、該電荷によるトランジスタ、該トランジスタを有する半導体装置の特性不良や静電破壊を抑制することができ、好ましい。このような絶縁体として、窒化シリコン、または窒化酸化シリコンを用いることができる。例えば、絶縁体２８１の抵抗率を上記の範囲にすればよい。

【0337】

また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。従って、絶縁体３２４、絶縁体３５０、および絶縁体３６０等には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。

【0338】

水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。

【0339】

配線、プラグに用いることができる導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、例えばニッケルシリサイドなどのシリサイドを用いてもよい。

【0340】

例えば、導電体３２８、導電体３３０、導電体３５６、導電体１１２、導電体２４７、および導電体１５２等としては、上記の材料で形成される金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。

【0341】

＜酸化物半導体が設けられた層の配線、またはプラグ＞
なお、トランジスタ２００に、酸化物半導体を用いる場合、酸化物半導体の近傍に過剰酸素領域を有する絶縁体が設けられることがある。その場合、該過剰酸素領域を有する絶縁体と、該過剰酸素領域を有する絶縁体に設ける導電体との間に、バリア性を有する絶縁体を設けることが好ましい。

【0342】

例えば、図１８では、過剰酸素を有する絶縁体２８０と、導電体２４５との間に、絶縁体２７６を設けるとよい。ここで、導電体２４５は先の実施の形態に示す導電体２４０に、絶縁体２７６は先の実施の形態に示す絶縁体２４１に、それぞれ対応する。絶縁体２７６と、絶縁体２７２とが接して設けられることで、導電体２４５、およびトランジスタ２００が、バリア性を有する絶縁体によって、封止される構造とすることができる。

【0343】

つまり、絶縁体２７６を設けることで、絶縁体２８０が有する過剰酸素が、導電体２４５に吸収されることを抑制することができる。また、絶縁体２７６を有することで、不純物である水素が、導電体２４５を介して、トランジスタ２００へ拡散することを抑制することができる。

【0344】

ここで、導電体２４５は、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。

【0345】

以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置を微細化または高集積化させることができる。または、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。

【0346】

なお、図１８において、配線１００３と電気的に接続する導電体が、トランジスタ２００のソースおよびドレインの一方として機能する導電体の上面の少なくとも一部と接する例について示したが、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、図１９に示すように、配線として機能する導電体をトランジスタ２００の下方に設け、トランジスタ２００のソースおよびドレインの一方が、絶縁体２２４、絶縁体２２２、絶縁体２１６、絶縁体２１４、絶縁体２１２、および絶縁体２１０に形成された開口に設けられた導電体２４７を介して、配線１００３と電気的に接続する導電体の上面の少なくとも一部と接する構成にしてもよい。

【0347】

ここで、絶縁体３５４の上に絶縁体３６０が配置され、絶縁体３６０の上に絶縁体３６２が配置され、絶縁体３６２の上に絶縁体３６４が配置され、絶縁体３６４の上に絶縁体２１０が配置される。絶縁体３６０は、絶縁体３５０等に用いることができる絶縁体を用いればよい。また、絶縁体３６２および絶縁体３６４は、絶縁体３５２等に用いることができる絶縁体を用いればよい。

【0348】

また、絶縁体３６４には開口が形成されており、当該開口の中に導電体３６６が配置される。導電体３６６は、プラグ、または配線として機能する。図１９において、導電体３６６は、トランジスタ２００のソースおよびドレインの一方と電気的に接続する。このとき、導電体３６６は、トランジスタ２００のソースおよびドレインの一方に接続する配線としても機能する。導電体３６６は、導電体３５６等に用いることができる導電体を用いればよい。

【0349】

上記の構成にすることで、容量素子１００およびトランジスタ２００の上面視において、容量素子１００は、トランジスタ２００と重畳する面積を大きくすることができ、静電容量をより大きくすることができる。

【0350】

なお、図１８において、容量素子１００をトランジスタ２００の下に設ける例について示したが、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、図２０に示すように、隣接するメモリセルにおいて、容量素子１００ａがトランジスタ２００ａの上に配置され、容量素子１００ｂがトランジスタ２００ｂの下に配置される構成にしてもよい。図２０に示す半導体装置は、容量素子１００ａがトランジスタ２００の上に配置されること以外は、図１８に示す半導体装置と同様の構成を有する。

【0351】

図２０に示す記憶装置において、配線１００１はトランジスタ３００のソースと電気的に接続され、配線１００２はトランジスタ３００のドレインと電気的に接続されている。また、配線１００３ａはトランジスタ２００ａのソースおよびドレインの一方と電気的に接続されている。また、トランジスタ２００ａのソースおよびドレインの他方は、容量素子１００ａの電極の一方と電気的に接続され、配線１００５ａは容量素子１００ａの電極の他方と電気的に接続されている。また、配線１００３ｂはトランジスタ２００ｂのソースおよびドレインの一方と電気的に接続されている。また、トランジスタ２００ｂのソースおよびドレインの他方は、容量素子１００ｂの電極の一方と電気的に接続され、配線１００５ｂは容量素子１００ｂの電極の他方と電気的に接続されている。

【0352】

図２０では、互いに隣接するメモリセルに含まれる、トランジスタ２００ａおよび容量素子１００ａと、トランジスタ２００ｂおよび容量素子１００ｂと、を示す。トランジスタ２００ａおよびトランジスタ２００ｂは、トランジスタ２００と同様の構成を有する。ただし、トランジスタ２００ａは、トランジスタ２００ａの上に配置される容量素子１００ａと接続されるので、トランジスタ２００ａの下に導電体２４７を配置しない。

【0353】

また、容量素子１００ａおよび容量素子１００ｂは、容量素子１００と同様の構成を有する。つまり、容量素子１００ａは、導電体１１０ａ、絶縁体１３０ａ、および導電体１２０ａを有し、容量素子１００ｂは、導電体１１０ｂ、絶縁体１３０ｂ、および導電体１２０ｂを有する。導電体１１０ａおよび導電体１１０ｂは、導電体１１０と同様の構成を有する。絶縁体１３０ａおよび絶縁体１３０ｂは、絶縁体１３０と同様の構成を有する。導電体１２０ａおよび導電体１２０ｂは、導電体１２０と同様の構成を有する。

【0354】

ここで、容量素子１００ａは、トランジスタ２００ａおよびトランジスタ２００ｂと重畳することが好ましく、例えば、容量素子１００ａは、トランジスタ２００ａのチャネル形成領域、およびトランジスタ２００ｂのチャネル形成領域と重なることが好ましい。また、容量素子１００ｂは、トランジスタ２００ａおよびトランジスタ２００ｂと重畳することが好ましく、例えば、容量素子１００ｂは、トランジスタ２００ａのチャネル形成領域、およびトランジスタ２００ｂのチャネル形成領域と重なることが好ましい。

【0355】

このように、容量素子１００ａおよび容量素子１００ｂを配置することで、容量素子１００ａ、容量素子１００ｂ、トランジスタ２００ａ、およびトランジスタ２００ｂの上面視における占有面積を増加させずに、容量素子１００ａおよび容量素子１００ｂの静電容量を大きくすることができる。よって、本実施の形態に係る半導体装置を微細化または高集積化させることができる。

【0356】

また、図２１に示すように、容量素子１００ａおよび容量素子１００ｂを設ける開口を複数設けてもよい。ここで、導電体１１０ａは、各開口で分離して設けてもよい。同様に、導電体１１０ｂは、各開口で分離して設けてもよい。これにより、各開口の側面において、容量素子１００ａおよび容量素子１００ｂを形成することができる。よって、図２１に示す容量素子１００ａおよび容量素子１００ｂは、図２０に示す容量素子１００ａおよび容量素子１００ｂと同程度の占有面積で、より静電容量を大きくすることができる。

【0357】

［記憶装置２］
本発明の一態様である半導体装置を使用した、半導体装置（記憶装置）の一例を図２２に示す。図２２に示す半導体装置は、図１８で示した半導体装置と同様に、トランジスタ２００、トランジスタ３００、および容量素子１００を有する。ただし、図２２に示す半導体装置は、トランジスタ２００の上に容量素子１００が配置されている点、容量素子１００がプレーナ型である点、およびトランジスタ２００とトランジスタ３００が導電体２４７を介して電気的に接続されている点において、図１８に示す半導体装置と異なる。

【0358】

本発明の一態様の半導体装置は、トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。容量素子１００、またはトランジスタ３００は、少なくとも一部がトランジスタ２００と重畳することが好ましい。これにより、容量素子１００、トランジスタ２００、およびトランジスタ３００の上面視における占有面積を低減することができるので、本実施の形態に係る半導体装置を微細化または高集積化させることができる。

【0359】

なお、トランジスタ２００およびトランジスタ３００として、上記のトランジスタ２００およびトランジスタ３００を用いることができる。よって、トランジスタ２００、トランジスタ３００、およびこれらを含む層については、上記の記載を参酌することができる。

【0360】

図２２に示す半導体装置において、配線２００１はトランジスタ３００のソースと電気的に接続され、配線２００２はトランジスタ３００のドレインと電気的に接続されている。また、配線２００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線２００４はトランジスタ２００の第１のゲートと電気的に接続され、配線２００６はトランジスタ２００の第２のゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線２００５は容量素子１００の電極の他方と電気的に接続されている。なお、以下において、トランジスタ３００のゲートと、トランジスタ２００のソースおよびドレインの他方と、容量素子１００の電極の一方と、接続されるノードをノードＦＧと呼ぶ場合がある。

【0361】

図２２に示す半導体装置は、トランジスタ２００のスイッチングによって、トランジスタ３００のゲート（ノードＦＧ）の電位が保持可能という特性を有することで、情報の書き込み、保持、読み出しが可能である。

【0362】

また、図２２に示す半導体装置は、マトリクス状に配置することで、メモリセルアレイを構成することができる。

【0363】

トランジスタ３００を含む層は、図１８に示す半導体装置と同様の構造を有するので、絶縁体３５４より下の構造は、上記の記載を参酌することができる。

【0364】

絶縁体３５４の上に、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６が配置される。ここで、絶縁体２１０は、絶縁体３５０などと同様に、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。

【0365】

絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６には、導電体２４７が埋め込まれている。導電体２４７は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。例えば、導電体２４７は、トランジスタ３００のゲート電極として機能する導電体３１６と電気的に接続されている。

【0366】

また、導電体２４５は、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。例えば、導電体２４５は、トランジスタ２００のソースおよびドレインの他方として機能する領域２４９ｂと、容量素子１００の電極の一方として機能する導電体１１０を、電気的に接続している。

【0367】

また、プレーナ型の容量素子１００は、トランジスタ２００の上方に設けられる。容量素子１００は、第１の電極として機能する導電体１１０と、第２の電極として機能する導電体１２０、および誘電体として機能する絶縁体１３０とを有する。なお、導電体１１０、導電体１２０、および絶縁体１３０は、上述の記憶装置１で記載したものを用いることができる。

【0368】

導電体２４５の上面に接して導電体１５２および導電体１１０が設けられる。導電体１５２は、導電体２４５の上面に接しており、トランジスタ２００またはトランジスタ３００の端子として機能する。

【0369】

導電体１５２および導電体１１０は絶縁体１３０に覆われており、絶縁体１３０を介して導電体１１０と重なるように導電体１２０が配置される。さらに、導電体１２０、および絶縁体１３０上には、絶縁体１１４が配置されている。

【0370】

また、図２２において、容量素子１００として、プレーナ型の容量素子を用いる例について示したが、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、図２３に示すように、容量素子１００として、図１８に示すようなシリンダ型の容量素子１００を用いてもよい。

【0371】

ここで、容量素子１００の詳細については、図１８に係る記載を参酌することができる。ただし、図２３に示すように、導電体２４５の上に導電体１５２を配置し、導電体１５２の上に導電体１１２を配置する構成が好ましい。このような構成にすることで、導電体２４５と導電体１１２の電気的な接続をより確実にすることができる。

【0372】

また、絶縁体１５０の上に絶縁体１５４を配置することが好ましい。絶縁体１５４は、絶縁体２８１に用いることができる絶縁体を用いればよい。また、導電体１１２の上面に接して導電体１５３が設けられる。導電体１５３は、導電体１１２の上面に接しており、容量素子１００、トランジスタ２００またはトランジスタ３００の端子として機能する。さらに、導電体１５３、および絶縁体１５４上には、絶縁体１５６が配置されている。

【0373】

本実施の形態は、他の実施の形態および実施例などに記載した構成と適宜組み合わせて実施することが可能である。

【0374】

（実施の形態３）
本実施の形態では、図２４および図２５を用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ（以下、ＯＳトランジスタと呼ぶ場合がある。）、および容量素子が適用されている記憶装置（以下、ＯＳメモリ装置と呼ぶ場合がある。）について説明する。ＯＳメモリ装置は、少なくとも容量素子と、容量素子の充放電を制御するＯＳトランジスタを有する記憶装置である。ＯＳトランジスタのオフ電流は極めて小さいので、ＯＳメモリ装置は優れた保持特性をもち、不揮発性メモリとして機能させることができる。

【0375】

＜記憶装置の構成例＞
図２４（Ａ）にＯＳメモリ装置の構成の一例を示す。記憶装置１４００は、周辺回路１４１１、およびメモリセルアレイ１４７０を有する。周辺回路１４１１は、行回路１４２０、列回路１４３０、出力回路１４４０、コントロールロジック回路１４６０を有する。

【0376】

列回路１４３０は、例えば、列デコーダ、プリチャージ回路、センスアンプ、および書き込み回路等を有する。プリチャージ回路は、配線をプリチャージする機能を有する。センスアンプは、メモリセルから読み出されたデータ信号を増幅する機能を有する。なお、上記配線は、メモリセルアレイ１４７０が有するメモリセルに接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路１４４０を介して、データ信号ＲＤＡＴＡとして記憶装置１４００の外部に出力される。また、行回路１４２０は、例えば、行デコーダ、ワード線ドライバ回路等を有し、アクセスする行を選択することができる。

【0377】

記憶装置１４００には、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路１４１１用の高電源電圧（ＶＤＤ）、メモリセルアレイ１４７０用の高電源電圧（ＶＩＬ）が供給される。また、記憶装置１４００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、行デコーダおよび列デコーダに入力され、ＷＤＡＴＡは書き込み回路に入力される。

【0378】

コントロールロジック回路１４６０は、外部からの入力信号（ＣＥ、ＷＥ、ＲＥ）を処理して、行デコーダ、列デコーダの制御信号を生成する。ＣＥは、チップイネーブル信号であり、ＷＥは、書き込みイネーブル信号であり、ＲＥは、読み出しイネーブル信号である。コントロールロジック回路１４６０が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。

【0379】

メモリセルアレイ１４７０は、行列状に配置された、複数個のメモリセルＭＣと、複数の配線を有する。なお、メモリセルアレイ１４７０と行回路１４２０とを接続している配線の数は、メモリセルＭＣの構成、一列に有するメモリセルＭＣの数などによって決まる。また、メモリセルアレイ１４７０と列回路１４３０とを接続している配線の数は、メモリセルＭＣの構成、一行に有するメモリセルＭＣの数などによって決まる。

【0380】

なお、図２４（Ａ）において、周辺回路１４１１とメモリセルアレイ１４７０を同一平面上に形成する例について示したが、本実施の形態はこれに限られるものではない。例えば、図２４（Ｂ）に示すように、周辺回路１４１１の一部の上に、メモリセルアレイ１４７０が重なるように設けられてもよい。例えば、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にしてもよい。

【0381】

図２５に上述のメモリセルＭＣに適用できるメモリセルの構成例について説明する。

【0382】

［ＤＯＳＲＡＭ］
図２５（Ａ）乃至（Ｃ）に、ＤＲＡＭのメモリセルの回路構成例を示す。本明細書等において、１ＯＳトランジスタ１容量素子型のメモリセルを用いたＤＲＡＭを、ＤＯＳＲＡＭ（Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と呼ぶ場合がある。図２５（Ａ）に示す、メモリセル１４７１は、トランジスタＭ１と、容量素子ＣＡと、を有する。なお、トランジスタＭ１は、ゲート（フロントゲートと呼ぶ場合がある。）、及びバックゲートを有する。

【0383】

トランジスタＭ１の第１端子は、容量素子ＣＡの第１端子と接続され、トランジスタＭ１の第２端子は、配線ＢＩＬと接続され、トランジスタＭ１のゲートは、配線ＷＯＬと接続され、トランジスタＭ１のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＡの第２端子は、配線ＣＡＬと接続されている。

【0384】

配線ＢＩＬは、ビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＡの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、及び読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ１のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ１のしきい値電圧を増減することができる。

【0385】

ここで、図２５（Ａ）に示すメモリセル１４７１は、図１８に示す記憶装置に対応している。つまり、トランジスタＭ１はトランジスタ２００に、容量素子ＣＡは容量素子１００に、配線ＢＩＬは配線１００３に、配線ＷＯＬは配線１００４に、配線ＢＧＬは配線１００６に、配線ＣＡＬは配線１００５に対応している。なお、図１８に記載のトランジスタ３００は、図２４（Ｂ）に示す記憶装置１４００の周辺回路１４１１に設けられるトランジスタに対応する。

【0386】

また、メモリセルＭＣは、メモリセル１４７１に限定されず、回路構成の変更を行うことができる。例えば、メモリセルＭＣは、図２５（Ｂ）に示すメモリセル１４７２のように、トランジスタＭ１のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図２５（Ｃ）に示すメモリセル１４７３のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ１で構成されたメモリセルとしてもよい。

【0387】

上記実施の形態に示す半導体装置をメモリセル１４７１等に用いる場合、トランジスタＭ１としてトランジスタ２００を用い、容量素子ＣＡとして容量素子１００を用いることができる。トランジスタＭ１としてＯＳトランジスタを用いることによって、トランジスタＭ１のリーク電流を非常に低くすることができる。つまり、書き込んだデータをトランジスタＭ１によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセル１４７１、メモリセル１４７２、メモリセル１４７３に多値データ、又はアナログデータを保持することができる。

【0388】

また、ＤＯＳＲＡＭにおいて、上記のように、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にすると、ビット線を短くすることができる。これにより、ビット線容量が小さくなり、メモリセルの保持容量を低減することができる。

【0389】

［ＮＯＳＲＡＭ］
図２５（Ｄ）乃至（Ｈ）に、２トランジスタ１容量素子のゲインセル型のメモリセルの回路構成例を示す。図２５（Ｄ）に示す、メモリセル１４７４は、トランジスタＭ２と、トランジスタＭ３と、容量素子ＣＢと、を有する。なお、トランジスタＭ２は、フロントゲート（単にゲートと呼ぶ場合がある。）、及びバックゲートを有する。本明細書等において、トランジスタＭ２にＯＳトランジスタを用いたゲインセル型のメモリセルを有する記憶装置を、ＮＯＳＲＡＭ（Ｎｏｎｖｏｌａｔｉｌｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＲＡＭ）と呼ぶ場合がある。

【0390】

トランジスタＭ２の第１端子は、容量素子ＣＢの第１端子と接続され、トランジスタＭ２の第２端子は、配線ＷＢＬと接続され、トランジスタＭ２のゲートは、配線ＷＯＬと接続され、トランジスタＭ２のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＢの第２端子は、配線ＣＡＬと接続されている。トランジスタＭ３の第１端子は、配線ＲＢＬと接続され、トランジスタＭ３の第２端子は、配線ＳＬと接続され、トランジスタＭ３のゲートは、容量素子ＣＢの第１端子と接続されている。

【0391】

配線ＷＢＬは、書き込みビット線として機能し、配線ＲＢＬは、読み出しビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＢの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、データ保持の最中、データの読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ２のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ２のしきい値電圧を増減することができる。

【0392】

ここで、図２５（Ｄ）に示すメモリセル１４７４は、図２２に示す記憶装置に対応している。つまり、トランジスタＭ２はトランジスタ２００に、容量素子ＣＢは容量素子１００に、トランジスタＭ３はトランジスタ３００に、配線ＷＢＬは配線２００３に、配線ＷＯＬは配線２００４に、配線ＢＧＬは配線２００６に、配線ＣＡＬは配線２００５に、配線ＲＢＬは配線２００２に、配線ＳＬは配線２００１に対応している。

【0393】

また、メモリセルＭＣは、メモリセル１４７４に限定されず、回路の構成を適宜変更することができる。例えば、メモリセルＭＣは、図２５（Ｅ）に示すメモリセル１４７５のように、トランジスタＭ２のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図２５（Ｆ）に示すメモリセル１４７６のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ２で構成されたメモリセルとしてもよい。また、例えば、メモリセルＭＣは、図２５（Ｇ）に示すメモリセル１４７７のように、配線ＷＢＬと配線ＲＢＬを一本の配線ＢＩＬとしてまとめた構成であってもよい。

【0394】

上記実施の形態に示す半導体装置をメモリセル１４７４等に用いる場合、トランジスタＭ２としてトランジスタ２００を用い、トランジスタＭ３としてトランジスタ３００を用い、容量素子ＣＢとして容量素子１００を用いることができる。トランジスタＭ２としてＯＳトランジスタを用いることによって、トランジスタＭ２のリーク電流を非常に低くすることができる。これにより、書き込んだデータをトランジスタＭ２によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセル１４７４に多値データ、又はアナログデータを保持することができる。メモリセル１４７５乃至１４７７も同様である。

【0395】

なお、トランジスタＭ３は、チャネル形成領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタと呼ぶ場合がある）であってもよい。Ｓｉトランジスタの導電型は、ｎチャネル型としてもよいし、ｐチャネル型としてもよい。Ｓｉトランジスタは、ＯＳトランジスタよりも電界効果移動度が高くなる場合がある。よって、読み出しトランジスタとして機能するトランジスタＭ３として、Ｓｉトランジスタを用いてもよい。また、トランジスタＭ３にＳｉトランジスタを用いることで、トランジスタＭ３の上に積層してトランジスタＭ２を設けることができるので、メモリセルの占有面積を低減し、記憶装置の高集積化を図ることができる。

【0396】

また、トランジスタＭ３はＯＳトランジスタであってもよい。トランジスタＭ２、Ｍ３にＯＳトランジスタを用いた場合、メモリセルアレイ１４７０をｎ型トランジスタのみを用いて回路を構成することができる。

【0397】

また、図２５（Ｈ）に３トランジスタ１容量素子のゲインセル型のメモリセルの一例を示す。図２５（Ｈ）に示すメモリセル１４７８は、トランジスタＭ４乃至Ｍ６、および容量素子ＣＣを有する。容量素子ＣＣは適宜設けられる。メモリセル１４７８は、配線ＢＩＬ、ＲＷＬ、ＷＷＬ、ＢＧＬ、およびＧＮＤＬに電気的に接続されている。配線ＧＮＤＬは低レベル電位を与える配線である。なお、メモリセル１４７８を、配線ＢＩＬに代えて、配線ＲＢＬ、ＷＢＬに電気的に接続してもよい。

【0398】

トランジスタＭ４は、バックゲートを有するＯＳトランジスタであり、バックゲートは配線ＢＧＬに電気的に接続されている。なお、トランジスタＭ４のバックゲートとゲートとを互いに電気的に接続してもよい。あるいは、トランジスタＭ４はバックゲートを有さなくてもよい。

【0399】

なお、トランジスタＭ５、Ｍ６はそれぞれ、ｎチャネル型Ｓｉトランジスタまたはｐチャネル型Ｓｉトランジスタでもよい。或いは、トランジスタＭ４乃至Ｍ６がＯＳトランジスタでもよい。この場合、メモリセルアレイ１４７０をｎ型トランジスタのみを用いて回路を構成することができる。

【0400】

上記実施の形態に示す半導体装置をメモリセル１４７８に用いる場合、トランジスタＭ４としてトランジスタ２００を用い、トランジスタＭ５、Ｍ６としてトランジスタ３００を用い、容量素子ＣＣとして容量素子１００を用いることができる。トランジスタＭ４としてＯＳトランジスタを用いることによって、トランジスタＭ４のリーク電流を非常に低くすることができる。

【0401】

なお、本実施の形態に示す、周辺回路１４１１、およびメモリセルアレイ１４７０等の構成は、上記に限定されるものではない。これらの回路、および当該回路に接続される配線、回路素子等の、配置または機能は、必要に応じて、変更、削除、または追加してもよい。

【0402】

本実施の形態に示す構成は、他の実施の形態および実施例などに示す構成と適宜組み合わせて用いることができる。

【0403】

（実施の形態４）
本実施の形態では、図２６を用いて、本発明の半導体装置が実装されたチップ１２００の一例を示す。チップ１２００には、複数の回路（システム）が実装されている。このように、複数の回路（システム）を一つのチップに集積する技術を、システムオンチップ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ：ＳｏＣ）と呼ぶ場合がある。

【0404】

図２６（Ａ）に示すように、チップ１２００は、ＣＰＵ１２１１、ＧＰＵ１２１２、一または複数のアナログ演算部１２１３、一または複数のメモリコントローラ１２１４、一または複数のインターフェース１２１５、一または複数のネットワーク回路１２１６等を有する。

【0405】

チップ１２００には、バンプ（図示しない）が設けられ、図２６（Ｂ）に示すように、プリント基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）１２０１の第１の面と接続する。また、ＰＣＢ１２０１の第１の面の裏面には、複数のバンプ１２０２が設けられており、マザーボード１２０３と接続する。

【0406】

マザーボード１２０３には、ＤＲＡＭ１２２１、フラッシュメモリ１２２２等の記憶装置が設けられていてもよい。例えば、ＤＲＡＭ１２２１に先の実施の形態に示すＤＯＳＲＡＭを用いることができる。また、例えば、フラッシュメモリ１２２２に先の実施の形態に示すＮＯＳＲＡＭを用いることができる。

【0407】

ＣＰＵ１２１１は、複数のＣＰＵコアを有することが好ましい。また、ＧＰＵ１２１２は、複数のＧＰＵコアを有することが好ましい。また、ＣＰＵ１２１１、およびＧＰＵ１２１２は、それぞれ一時的にデータを格納するメモリを有していてもよい。または、ＣＰＵ１２１１、およびＧＰＵ１２１２に共通のメモリが、チップ１２００に設けられていてもよい。該メモリには、前述したＮＯＳＲＡＭや、ＤＯＳＲＡＭを用いることができる。また、ＧＰＵ１２１２は、多数のデータの並列計算に適しており、画像処理や積和演算に用いることができる。ＧＰＵ１２１２に、本発明の酸化物半導体を用いた画像処理回路や、積和演算回路を設けることで、画像処理、および積和演算を低消費電力で実行することが可能になる。

【0408】

また、ＣＰＵ１２１１、およびＧＰＵ１２１２が同一チップに設けられていることで、ＣＰＵ１２１１およびＧＰＵ１２１２間の配線を短くすることができ、ＣＰＵ１２１１からＧＰＵ１２１２へのデータ転送、ＣＰＵ１２１１、およびＧＰＵ１２１２が有するメモリ間のデータ転送、およびＧＰＵ１２１２での演算後に、ＧＰＵ１２１２からＣＰＵ１２１１への演算結果の転送を高速に行うことができる。

【0409】

アナログ演算部１２１３はＡ／Ｄ（アナログ／デジタル）変換回路、およびＤ／Ａ（デジタル／アナログ）変換回路の一、または両方を有する。また、アナログ演算部１２１３に上記積和演算回路を設けてもよい。

【0410】

メモリコントローラ１２１４は、ＤＲＡＭ１２２１のコントローラとして機能する回路、およびフラッシュメモリ１２２２のインターフェースとして機能する回路を有する。

【0411】

インターフェース１２１５は、表示装置、スピーカー、マイクロフォン、カメラ、コントローラなどの外部接続機器とのインターフェース回路を有する。コントローラとは、マウス、キーボード、ゲーム用コントローラなどを含む。このようなインターフェースとして、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、ＨＤＭＩ（登録商標）（Ｈｉｇｈ－Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ）などを用いることができる。

【0412】

ネットワーク回路１２１６は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）などのネットワーク回路を有する。また、ネットワークセキュリティー用の回路を有してもよい。

【0413】

チップ１２００には、上記回路（システム）を同一の製造プロセスで形成することが可能である。そのため、チップ１２００に必要な回路の数が増えても、製造プロセスを増やす必要が無く、チップ１２００を低コストで作製することができる。

【0414】

ＧＰＵ１２１２を有するチップ１２００が設けられたＰＣＢ１２０１、ＤＲＡＭ１２２１、およびフラッシュメモリ１２２２が設けられたマザーボード１２０３は、ＧＰＵモジュール１２０４と呼ぶことができる。

【0415】

ＧＰＵモジュール１２０４は、ＳｏＣ技術を用いたチップ１２００を有しているため、そのサイズを小さくすることができる。また、画像処理に優れていることから、スマートフォン、タブレット端末、ラップトップＰＣ、携帯型（持ち出し可能な）ゲーム機などの携帯型電子機器に用いることが好適である。また、ＧＰＵ１２１２を用いた積和演算回路により、ディープニューラルネットワーク（ＤＮＮ）、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、自己符号化器、深層ボルツマンマシン（ＤＢＭ）、深層信念ネットワーク（ＤＢＮ）などの演算を実行することができるため、チップ１２００をＡＩチップ、またはＧＰＵモジュール１２０４をＡＩシステムモジュールとして用いることができる。

【0416】

本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。

【0417】

（実施の形態５）
本実施の形態では、先の実施の形態に示す半導体装置を用いた記憶装置の応用例について説明する。先の実施の形態に示す半導体装置は、例えば、各種電子機器（例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルカメラ（ビデオカメラも含む）、録画再生装置、ナビゲーションシステムなど）の記憶装置に適用できる。なお、ここで、コンピュータとは、タブレット型のコンピュータや、ノート型のコンピュータや、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。または、先の実施の形態に示す半導体装置は、メモリカード（例えば、ＳＤカード）、ＵＳＢメモリ、ＳＳＤ（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置に適用される。図２７にリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。

【0418】

図２７（Ａ）はＵＳＢメモリの模式図である。ＵＳＢメモリ１１００は、筐体１１０１、キャップ１１０２、ＵＳＢコネクタ１１０３および基板１１０４を有する。基板１１０４は、筐体１１０１に収納されている。例えば、基板１１０４には、メモリチップ１１０５、コントローラチップ１１０６が取り付けられている。基板１１０４のメモリチップ１１０５などに先の実施の形態に示す半導体装置を組み込むことができる。

【0419】

図２７（Ｂ）はＳＤカードの外観の模式図であり、図２７（Ｃ）は、ＳＤカードの内部構造の模式図である。ＳＤカード１１１０は、筐体１１１１、コネクタ１１１２および基板１１１３を有する。基板１１１３は筐体１１１１に収納されている。例えば、基板１１１３には、メモリチップ１１１４、コントローラチップ１１１５が取り付けられている。基板１１１３の裏面側にもメモリチップ１１１４を設けることで、ＳＤカード１１１０の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板１１１３に設けてもよい。これによって、ホスト装置とＳＤカード１１１０間の無線通信によって、メモリチップ１１１４のデータの読み出し、書き込みが可能となる。基板１１１３のメモリチップ１１１４などに先の実施の形態に示す半導体装置を組み込むことができる。

【0420】

図２７（Ｄ）はＳＳＤの外観の模式図であり、図２７（Ｅ）は、ＳＳＤの内部構造の模式図である。ＳＳＤ１１５０は、筐体１１５１、コネクタ１１５２および基板１１５３を有する。基板１１５３は筐体１１５１に収納されている。例えば、基板１１５３には、メモリチップ１１５４、メモリチップ１１５５、コントローラチップ１１５６が取り付けられている。メモリチップ１１５５はコントローラチップ１１５６のワークメモリであり、例えばＤＯＳＲＡＭチップを用いればよい。基板１１５３の裏面側にもメモリチップ１１５４を設けることで、ＳＳＤ１１５０の容量を増やすことができる。基板１１５３のメモリチップ１１５４などに先の実施の形態に示す半導体装置を組み込むことができる。

【0421】

本実施の形態は、他の実施の形態および実施例などに記載した構成と適宜組み合わせて実施することが可能である。

【0422】

（実施の形態６）
本発明の一態様に係る半導体装置は、ＣＰＵやＧＰＵなどのプロセッサ、またはチップに用いることができる。図２８に、本発明の一態様に係るＣＰＵやＧＰＵなどのプロセッサ、またはチップを備えた電子機器の具体例を示す。

【0423】

＜電子機器・システム＞
本発明の一態様に係るＧＰＵまたはチップは、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型またはノート型の情報端末用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機、などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、電子ブックリーダー、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。また、本発明の一態様に係るＧＰＵまたはチップを電子機器に設けることにより、電子機器に人工知能を搭載することができる。

【0424】

本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。

【0425】

本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。

【0426】

本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。図２８に、電子機器の例を示す。

【0427】

［情報端末］
図２８（Ａ）には、情報端末の一種である携帯電話（スマートフォン）が図示されている。情報端末５１００は、筐体５１０１と、表示部５１０２と、を有しており、入力用インターフェースとして、タッチパネルが表示部５１０２に備えられ、ボタンが筐体５１０１に備えられている。

【0428】

情報端末５１００は、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、会話を認識してその会話内容を表示部５１０２に表示するアプリケーション、表示部５１０２に備えるタッチパネルに対してユーザが入力した文字、図形などを認識して、表示部５１０２に表示するアプリケーション、指紋や声紋などの生体認証を行うアプリケーションなどが挙げられる。

【0429】

図２８（Ｂ）には、ノート型情報端末５２００が図示されている。ノート型情報端末５２００は、情報端末の本体５２０１と、表示部５２０２と、キーボード５２０３と、を有する。

【0430】

ノート型情報端末５２００は、先述した情報端末５１００と同様に、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、設計支援ソフトウェア、文章添削ソフトウェア、献立自動生成ソフトウェアなどが挙げられる。また、ノート型情報端末５２００を用いることで、新規の人工知能の開発を行うことができる。

【0431】

なお、上述では、電子機器としてスマートフォン、およびノート型情報端末を例として、それぞれ図２８（Ａ）、図２８（Ｂ）に図示したが、スマートフォン、およびノート型情報端末以外の情報端末を適用することができる。スマートフォン、およびノート型情報端末以外の情報端末としては、例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、デスクトップ型情報端末、ワークステーションなどが挙げられる。

【0432】

［ゲーム機］
図２８（Ｃ）は、ゲーム機の一例である携帯ゲーム機５３００を示している。携帯ゲーム機５３００は、筐体５３０１、筐体５３０２、筐体５３０３、表示部５３０４、接続部５３０５、操作キー５３０６等を有する。筐体５３０２、および筐体５３０３は、筐体５３０１から取り外すことが可能である。筐体５３０１に設けられている接続部５３０５を別の筐体（図示せず）に取り付けることで、表示部５３０４に出力される映像を、別の映像機器（図示せず）に出力することができる。このとき、筐体５３０２、および筐体５３０３は、それぞれ操作部として機能することができる。これにより、複数のプレイヤーが同時にゲームを行うことができる。筐体５３０１、筐体５３０２、および筐体５３０３の基板に設けられているチップなどに先の実施の形態に示すチップを組み込むことができる。

【0433】

また、図２８（Ｄ）は、ゲーム機の一例である据え置き型ゲーム機５４００を示している。据え置き型ゲーム機５４００には、無線または有線でコントローラ５４０２が接続されている。

【0434】

携帯ゲーム機５３００、据え置き型ゲーム機５４００などのゲーム機に本発明の一態様のＧＰＵまたはチップを適用することによって、低消費電力のゲーム機を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。

【0435】

更に、携帯ゲーム機５３００に本発明の一態様のＧＰＵまたはチップを適用することによって、人工知能を有する携帯ゲーム機５３００を実現することができる。

【0436】

本来、ゲームの進行、ゲーム上に登場する生物の言動、ゲーム上で発生する現象などの表現は、そのゲームが有するプログラムによって定められているが、携帯ゲーム機５３００に人工知能を適用することにより、ゲームのプログラムに限定されない表現が可能になる。例えば、プレイヤーが問いかける内容、ゲームの進行状況、ゲーム中のイベントが発生するタイミング、ゲーム上に登場する人物の言動、等をゲームのプログラムに限定されずに変化させて表現することが可能となる。

【0437】

また、携帯ゲーム機５３００で複数のプレイヤーが必要なゲームを行う場合、人工知能によって擬人的にゲームプレイヤーを構成することができるため、対戦相手を人工知能によるゲームプレイヤーとすることによって、１人でもゲームを行うことができる。

【0438】

図２８（Ｃ）、図２８（Ｄ）では、ゲーム機の一例として携帯ゲーム機、および据え置き型ゲーム機を図示しているが、本発明の一態様のＧＰＵまたはチップを適用するゲーム機はこれに限定されない。本発明の一態様のＧＰＵまたはチップを適用するゲーム機としては、例えば、娯楽施設（ゲームセンター、遊園地など）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。

【0439】

［大型コンピュータ］
本発明の一態様のＧＰＵまたはチップは、大型コンピュータに適用することができる。

【0440】

図２８（Ｅ）は、大型コンピュータの一例である、スーパーコンピュータ５５００を示す図である。図２８（Ｆ）は、スーパーコンピュータ５５００が有するラックマウント型の計算機５５０２を示す図である。

【0441】

スーパーコンピュータ５５００は、ラック５５０１と、複数のラックマウント型の計算機５５０２と、を有する。なお、複数の計算機５５０２は、ラック５５０１に格納されている。また、計算機５５０２には、複数の基板５５０４が設けられ、当該基板上に上記実施の形態で説明したＧＰＵまたはチップを搭載することができる。

【0442】

スーパーコンピュータ５５００は、主に科学技術計算に利用される大型コンピュータである。科学技術計算では、膨大な演算を高速に処理する必要があるため、消費電力が高く、チップの発熱が大きい。スーパーコンピュータ５５００に本発明の一態様のＧＰＵまたはチップを適用することによって、低消費電力のスーパーコンピュータを実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。

【0443】

図２８（Ｅ）、図２８（Ｆ）では、大型コンピュータの一例としてスーパーコンピュータを図示しているが、本発明の一態様のＧＰＵまたはチップを適用する大型コンピュータはこれに限定されない。本発明の一態様のＧＰＵまたはチップを適用する大型コンピュータとしては、例えば、サービスを提供するコンピュータ（サーバー）、大型汎用コンピュータ（メインフレーム）などが挙げられる。

【0444】

［移動体］
本発明の一態様のＧＰＵまたはチップは、移動体である自動車、および自動車の運転席周辺に適用することができる。

【0445】

図２８（Ｇ）は、移動体の一例である自動車の室内におけるフロントガラス周辺を示す図である。図２８（Ｇ）では、ダッシュボードに取り付けられた表示パネル５７０１、表示パネル５７０２、表示パネル５７０３の他、ピラーに取り付けられた表示パネル５７０４を図示している。

【0446】

表示パネル５７０１乃至表示パネル５７０３は、スピードメーターやタコメーター、走行距離、燃料計、ギア状態、エアコンの設定などを表示することで、様々な情報を提供することができる。また、表示パネルに表示される表示項目やレイアウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル５７０１乃至表示パネル５７０３は、照明装置として用いることも可能である。

【0447】

表示パネル５７０４には、自動車に設けられた撮像装置（図示しない）からの映像を映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル５７０４は、照明装置として用いることもできる。

【0448】

本発明の一態様のＧＰＵまたはチップは人工知能の構成要素として適用できるため、例えば、当該チップを自動車の自動運転システムに用いることができる。また、当該チップを道路案内、危険予測などを行うシステムに用いることができる。表示パネル５７０１乃至表示パネル５７０４には、道路案内、危険予測などの情報を表示する構成としてもよい。

【0449】

なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができ、これらの移動体に本発明の一態様のチップを適用して、人工知能を利用したシステムを付与することができる。

【0450】

［電化製品］
図２８（Ｈ）は、電化製品の一例である電気冷凍冷蔵庫５８００を示している。電気冷凍冷蔵庫５８００は、筐体５８０１、冷蔵室用扉５８０２、冷凍室用扉５８０３等を有する。

【0451】

電気冷凍冷蔵庫５８００に本発明の一態様のチップを適用することによって、人工知能を有する電気冷凍冷蔵庫５８００を実現することができる。人工知能を利用することによって電気冷凍冷蔵庫５８００は、電気冷凍冷蔵庫５８００に保存されている食材、その食材の消費期限などを基に献立を自動生成する機能や、電気冷凍冷蔵庫５８００に保存されている食材に合わせた温度に自動的に調節する機能などを有することができる。

【0452】

電化製品の一例として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、ＩＨ調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。

【0453】

本実施の形態で説明した電子機器、その電子機器の機能、人工知能の応用例、その効果などは、他の電子機器の記載と適宜組み合わせることができる。

【0454】

本実施の形態は、他の実施の形態、実施例などに記載した構成と適宜組み合わせて実施することが可能である。

【符号の説明】

【0455】

２００：トランジスタ、２００ａ：トランジスタ、２００ｂ：トランジスタ、２０５：導電体、２０５ａ：導電体、２０５ｂ：導電体、２０５ｃ：導電体、２１０：絶縁体、２１２：絶縁体、２１４：絶縁体、２１６：絶縁体、２２２：絶縁体、２２４：絶縁体、２３０：酸化物、２３０ａ：酸化物、２３０Ａ：酸化膜、２３０ｂ：酸化物、２３０Ｂ：酸化膜、２３０ｃ：酸化物、２３０ｃ１：酸化物、２３０ｃ２：酸化物、２３０Ｃ：酸化膜、２３４：領域、２４０：導電体、２４０ａ：導電体、２４０ｂ：導電体、２４１：絶縁体、２４５：導電体、２４７：導電体、２４７ａ：導電体、２４７ｂ：導電体、２４７ｃ：導電体、２４８：開口、２４９：領域、２４９ａ：領域、２４９ｂ：領域、２５０：絶縁体、２５０Ａ：絶縁膜、２５２：マスク、２５６：絶縁体、２５６Ａ：絶縁膜、２５７：ドーパント、２５８：絶縁体、２５８Ａ：絶縁膜、２５８Ｂ：絶縁体、２６０：導電体、２６０ａ：導電体、２６０Ａ：導電膜、２６０ｂ：導電体、２６０Ｂ：導電膜、２６２：ダミーゲート、２６２Ａ：ダミーゲート、２７２：絶縁体、２７４：絶縁体、２７６：絶縁体、２８０：絶縁体、２８０Ａ：絶縁膜、２８１：絶縁体、２８２：絶縁体

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】