知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】特許公報(B2)
(11)【特許番号】
(24)【登録日】2022-10-21
(45)【発行日】2022-10-31
(54)【発明の名称】半導体装置
(51)【国際特許分類】
H01L 25/07 20060101AFI20221024BHJP
H01L 25/18 20060101ALI20221024BHJP
H01L 23/29 20060101ALI20221024BHJP
H01L 23/31 20060101ALI20221024BHJP
【ＦＩ】
H01L25/04 C
H01L23/30 B
【請求項の数】
17
(21)【出願番号】P 2018078529
(22)【出願日】2018-04-16
(65)【公開番号】P2018182330
(43)【公開日】2018-11-15
【審査請求日】2021-03-24
(31)【優先権主張番号】P 2017083370
(32)【優先日】2017-04-20
(33)【優先権主張国・地域又は機関】JP
(73)【特許権者】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100086380
【弁理士】
【氏名又は名称】吉田 稔
(74)【代理人】
【識別番号】100135389
【弁理士】
【氏名又は名称】臼井 尚
(72)【発明者】
【氏名】林 健二
(72)【発明者】
【氏名】須崎 哲広
(72)【発明者】
【氏名】松尾 昌明
(72)【発明者】
【氏名】渡邊 龍太
(72)【発明者】
【氏名】池永 誠
【審査官】多賀 和宏
(56)【参考文献】
【文献】特開２０１３－１８３０３８（ＪＰ，Ａ）
【文献】国際公開第２０１３／００２２４９（ＷＯ，Ａ１）
【文献】特開昭６３－１４３８５０（ＪＰ，Ａ）
【文献】特開平０１－２６１８５０（ＪＰ，Ａ）
【文献】国際公開第２０１６／２０５９２９（ＷＯ，Ａ１）
【文献】特開２００６－１６５１５１（ＪＰ，Ａ）
(58)【調査した分野】(Int.Cl.，ＤＢ名)
Ｈ０１Ｌ ２５／０７、２５／１８
Ｈ０１Ｌ ２３／２９－２３／３１
Ｈ０２Ｍ ７／４８
(57)【特許請求の範囲】
【請求項1】
厚さ方向を向く主面を有する基板と、前記主面に配置されるとともに、導電性を有する搭載層と、
前記厚さ方向において前記主面が向く側を向く第１素子主面、前記第１素子主面とは反対側を向く第１素子裏面、並びに前記第１素子主面および前記第１素子裏面につながる第１素子側面を有するとともに、前記第１素子裏面が前記搭載層に電気的に接合された複数のスイッチング素子と、
前記複数のスイッチング素子の少なくともいずれかの前記第１素子側面を覆う耐湿層と、
前記複数のスイッチング素子、および前記耐湿層を覆う封止樹脂と、を備え、
前記搭載層に電気的に接合されるとともに、前記複数のスイッチング素子に個別に導通する複数の保護素子をさらに備え、
前記複数の保護素子の各々は、前記第１素子側面に対向する第２素子側面を有し、
前記耐湿層は、前記複数の保護素子の少なくともいずれかの前記第２素子側面を覆っており、
前記耐湿層は、前記第１素子側面と前記第２素子側面との間に挟まれた隙間に対向する前記搭載層の部分を覆うとともに、前記隙間を埋め尽くしている、半導体装置。
【請求項2】
前記搭載層は、前記厚さ方向において前記主面と同じ側を向く上面を有し、
前記耐湿層が覆う前記搭載層の部分は、前記上面のみである、請求項１に記載の半導体装置。
【請求項3】
前記搭載層は、前記厚さ方向に対して直交する第１方向において互いに離間した上アーム搭載層および下アーム搭載層を含み、
前記複数のスイッチング素子の各々と、前記複数の保護素子の各々と、は、前記上アーム搭載層および前記下アーム搭載層のいずれかに電気的に接合されており、
前記上アーム搭載層および前記下アーム搭載層の各々において、前記複数のスイッチング素子は、前記厚さ方向および前記第１方向に対して直交する第２方向に配列されている、請求項１または２に記載の半導体装置。
【請求項4】
前記複数のスイッチング素子の各々は、前記第１素子主面に設けられた主面電極と、前記第１素子主面に設けられ、かつ前記厚さ方向に視て前記主面電極を囲む絶縁膜と、を有し、
前記複数の保護素子は、前記複数のスイッチング素子の各々の前記主面電極に個別に導通しており、
前記耐湿層は、前記第１素子側面および前記絶縁膜に接しており、
前記耐湿層は、前記厚さ方向に視て前記絶縁膜の周縁を跨いでいる、請求項３に記載の半導体装置。
【請求項5】
前記耐湿層は、前記主面電極の少なくとも一部に接する、請求項４に記載の半導体装置。
【請求項6】
厚さ方向を向く主面を有する基板と、
前記主面に配置されるとともに、導電性を有する搭載層と、
前記厚さ方向において前記主面が向く側を向く第１素子主面、前記第１素子主面とは反対側を向く第１素子裏面、並びに前記第１素子主面および前記第１素子裏面につながる第１素子側面を有するとともに、前記第１素子裏面が前記搭載層に電気的に接合された複数のスイッチング素子と、
前記複数のスイッチング素子の少なくともいずれかの前記第１素子側面を覆う耐湿層と、
前記複数のスイッチング素子、および前記耐湿層を覆う封止樹脂と、を備え、
前記搭載層は、前記厚さ方向に対して直交する第１方向において互いに離間した上アーム搭載層および下アーム搭載層を含み、
前記複数のスイッチング素子の各々は、前記上アーム搭載層および前記下アーム搭載層のいずれかに電気的に接合されており、
前記上アーム搭載層および前記下アーム搭載層の各々において、前記複数のスイッチング素子は、前記厚さ方向および前記第１方向に対して直交する第２方向に配列されており、
前記複数のスイッチング素子の各々は、前記第１素子主面に設けられた主面電極と、前記第１素子主面に設けられ、かつ前記厚さ方向に視て前記主面電極を囲む絶縁膜と、を有し、
前記耐湿層は、前記搭載層、前記第１素子側面および前記絶縁膜に接しており、
前記耐湿層は、前記厚さ方向において前記搭載層と前記第１素子側面との間を跨いでおり、
前記耐湿層は、前記厚さ方向に視て前記絶縁膜の周縁を跨いでおり、
前記主面に配置されるとともに、前記第１方向において前記下アーム搭載層を基準として前記上アーム搭載層とは反対側に位置する導電層と、
前記主面電極と、前記下アーム搭載層および前記導電層のいずれかと、に接続された複数のワイヤと、をさらに備え、
前記複数のワイヤの各々は、前記主面電極に接する第１ボンディング部を有するとともに、前記第１方向に延びており、
前記耐湿層は、前記主面電極および前記第１ボンディング部の各々の少なくとも一部に接しており、
前記主面電極は、前記第２方向において互いに離間した一対の第１パッド部と、前記第２方向において互いに離間し、かつ前記第１方向において前記一対の第１パッド部を基準として前記下アーム搭載層および前記導電層のいずれかとは反対側に位置する一対の第２パッド部と、を有し、
前記複数のワイヤは、前記第１ボンディング部が前記一対の第１パッド部に個別に接する一対の内ワイヤと、前記第１ボンディング部が前記一対の第１パッド部および前記一対の第２パッド部に個別に接する一対の外ワイヤと、を含み、
前記一対の外ワイヤは、前記一対の内ワイヤの前記第２方向の両側に配列されている、半導体装置。
【請求項7】
前記一対の外ワイヤの各々の前記第１ボンディング部は、前記一対の第１パッド部のいずれかに接する第１接続部と、前記一対の第２パッド部のいずれかに接する第２接続部と、前記第１方向において前記第１接続部と前記第２接続部との間に挟まれた連結部と、を有し、
前記連結部は、前記厚さ方向において前記第１素子主面が向く側に向けて突出している、請求項６に記載の半導体装置。
【請求項8】
前記複数のスイッチング素子の各々の前記主面電極に個別に導通する複数の保護素子をさらに備え、
前記複数の保護素子の各々は、前記上アーム搭載層および前記下アーム搭載層のいずれかに電気的に接合されており、
前記耐湿層は、前記複数の保護素子の各々の少なくとも一部に接する、請求項６または７に記載の半導体装置。
【請求項9】
前記主面に配置されるとともに、前記第１方向において前記下アーム搭載層を基準として前記上アーム搭載層とは反対側に位置する導電層と、
前記主面電極と、前記下アーム搭載層および前記導電層のいずれかと、に接続された複数のワイヤと、をさらに備え、
前記複数のワイヤの各々は、前記主面電極に接する第１ボンディング部を有し、
前記耐湿層は、前記第１ボンディング部の少なくとも一部に接する、請求項４に記載の半導体装置。
【請求項10】
前記複数のワイヤの各々は、前記第１方向に延びている、請求項９に記載の半導体装置。
【請求項11】
前記複数の保護素子の各々は、前記厚さ方向において前記主面が向く側を向く第２素子主面、および前記第２素子主面に設けられたアノード電極を有し、
前記主面電極に接続された前記複数のワイヤの少なくともいずれかが、前記アノード電極に接続されている、請求項８ないし１０のいずれかに記載の半導体装置。
【請求項12】
前記基板は、前記第２方向において互いに離間した第１基板および第２基板を含み、
前記第１基板および前記第２基板の各々の前記主面には、前記上アーム搭載層、前記下アーム搭載層および前記導電層の各領域が配置され、
前記第１基板に配置された前記上アーム搭載層の領域に導通する第１電源端子と、前記第１基板に配置された前記導電層の領域に導通する第２電源端子と、前記第２基板に配置された前記下アーム搭載層の領域に導通する出力端子と、をさらに備える、請求項６ないし１１のいずれかに記載の半導体装置。
【請求項13】
第１部材、第２部材および第３部材を含み、かつ前記第２方向に延びる中継導電部材をさらに備え、
前記第１基板に配置された前記上アーム搭載層の領域と、前記第２基板に配置された前記上アーム搭載層の領域とは、前記第１部材を介して相互に導通し、
前記第１基板に配置された前記下アーム搭載層の領域と、前記第２基板に配置された前記下アーム搭載層の領域とは、前記第２部材を介して相互に導通し、
前記第１基板に配置された前記導電層の領域と、前記第２基板に配置された前記導電層の領域とは、前記第３部材を介して相互に導通している、請求項１２に記載の半導体装置。
【請求項14】
前記厚さ方向において前記第１基板および前記第２基板を基準として前記搭載層および前記導電層とは反対側に位置するヒートシンクをさらに備え、
前記ヒートシンクは、前記第１基板および前記第２基板に接合されている、請求項１３に記載の半導体装置。
【請求項15】
前記厚さ方向に視て、前記基板の周囲を囲む枠状のケースをさらに備え、
前記第１電源端子、前記第２電源端子、前記出力端子および前記ヒートシンクは、前記ケースに支持され、
前記ケースおよび前記ヒートシンクにより囲まれた領域に、前記封止樹脂が収容されている、請求項１４に記載の半導体装置。
【請求項16】
前記封止樹脂は、シリコーンゲルである、請求項１ないし１５のいずれかに記載の半導体装置。
【請求項17】
前記耐湿層は、ポリイミドおよびシリコーンゲルの少なくともいずれかを含む、請求項１６に記載の半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、複数のスイッチング素子を備える半導体装置に関する。
【背景技術】
【0002】
特許文献１には、ＭＯＳＦＥＴなどの複数のスイッチング素子が電気的に接合された半導体装置の一例が開示されている。当該半導体装置は、合成樹脂製のケースと、当該ケースに支持された配線基板とを備える。複数のスイッチング素子は、配線基板に電気的に接合されている。ケースおよび配線基板により囲まれた領域には、シリコーンゲルなどから構成される封止樹脂が充填されている。複数のスイッチング素子は、封止樹脂に覆われている。
【0003】
近年、赤道に近い熱帯気候の地域において、定格電圧が比較的高い半導体装置の需要が高まりつつある。熱帯地方においてこのような半導体装置が置かれる環境は、高温高湿である。このような環境下で半導体装置がより安定した性能を発揮するためには、Ｈ３ＴＲＢ（High Humidity High Temperature Reverse Bias Test：高温高湿逆バイアス）試験に合格することが望ましい。Ｈ３ＴＲＢ試験とは、高温高湿（温度８５℃，湿度８５％）の条件の下で半導体装置を定格電圧の８０％の直流電圧で駆動させた場合における、当該半導体装置の駆動にかかる耐性時間（単位：ｈ）を測定する試験である。Ｈ３ＴＲＢ試験は、半導体装置の駆動にかかる耐性時間が１，０００ｈ以上であると合格である。本試験に合格した半導体装置は、高温高湿下においてより安定した性能を発揮することが期待される。
【0004】
特許文献１に開示されているような半導体装置を対象にＨ３ＴＲＢ試験を行った結果、当該半導体装置の駆動にかかる装置耐性時間は、１，０００ｈに満たない可能性が高いことを発明者は確認した。高温高湿下に置かれた当該半導体装置において封止樹脂に水分が浸入すると、封止樹脂の絶縁耐圧が低下することにより複数のスイッチング素子にリーク電流が発生することがある。リーク電流が配線基板に到達すると複数のスイッチング素子が破壊されるため、結果として装置耐性時間が短くなる。半導体装置に求められる定格電圧が高くなるほど、装置耐性時間が短くなる傾向がある。こうした事情から、半導体装置が高温高湿下においてより安定した性能を発揮し得るためには、求められる定格電圧に対応したＨ３ＴＲＢ試験に合格することが一つの目安となる。
【先行技術文献】
【特許文献】
【0005】
【文献】特開２０１６－１３９６９１号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明は上記事情に鑑み、高温高湿下においてより安定した性能を発揮することが可能な半導体装置を提供することをその課題とする。
【課題を解決するための手段】
【0007】
本発明によれば、厚さ方向を向く主面を有する基板と、導電性を有し、かつ前記主面に配置された搭載層と、前記厚さ方向において前記主面が向く側を向く第１素子主面、前記第１素子主面とは反対側を向く第１素子裏面、並びに前記第１素子主面および前記第１素子裏面の双方につながる第１素子側面を有するとともに、前記第１素子裏面が前記主面に対向した状態で前記搭載層に電気的に接合された複数のスイッチング素子と、少なくともいずれかの前記第１素子側面を覆う耐湿層と、複数のスイッチング素子、および前記耐湿層の双方を覆う封止樹脂と、を備え、前記耐湿層は、前記厚さ方向において前記搭載層と前記第１素子側面との間を跨ぐように、前記搭載層および前記第１素子側面の双方に接することを特徴とする半導体装置が提供される。
【0008】
本発明の実施において好ましくは、前記封止樹脂は、シリコーンゲルである。
【0009】
本発明の実施において好ましくは、前記耐湿層は、ポリイミドを含む。
【0010】
本発明の実施において好ましくは、前記耐湿層は、シリコーンゲルを含む。
【0011】
本発明の実施において好ましくは、前記厚さ方向に対して直交する第１方向において互いに離間した上アーム搭載層および下アーム搭載層を含み、複数の前記スイッチング素子は、前記上アーム搭載層および前記下アーム搭載層の双方に対して電気的に接合され、前記上アーム搭載層および前記下アーム搭載層の各々において、複数の前記スイッチング素子は、前記厚さ方向および前記第１方向の双方に対して直交する第２方向に配列されている。
【0012】
本発明の実施において好ましくは、複数の前記スイッチング素子の各々は、前記第１素子主面に設けられた主面電極と、前記第１素子主面に設けられ、かつ前記厚さ方向から視て前記主面電極を囲む絶縁膜と、を有し、前記耐湿層は、前記厚さ方向から視たときの前記絶縁膜の周縁を跨ぐように、前記第１素子側面および前記絶縁膜の双方に接する。
【0013】
本発明の実施において好ましくは、前記耐湿層は、前記主面電極の少なくとも一部に接する。
【0014】
本発明の実施において好ましくは、前記主面に配置され、かつ前記第１方向において前記下アーム搭載層に対して前記上アーム搭載層とは反対側に位置する導電層と、前記主面電極と、前記下アーム搭載層および前記導電層のいずれかと、に接続された複数のワイヤと、をさらに備え、複数のワイヤの各々は、前記主面電極に接する第１ボンディング部を有し、前記耐湿層は、前記第１ボンディング部の少なくとも一部に接する。
【0015】
本発明の実施において好ましくは、複数の前記ワイヤは、前記第１方向に延びている。
【0016】
本発明の実施において好ましくは、複数の前記主面電極の各々は、前記第２方向において互いに離間した一対の第１パッド部と、前記第２方向において互いに離間し、かつ前記第１方向において一対の前記第１パッド部に対して前記下アーム搭載層および前記導電層のいずれかとは反対側に位置する一対の第２パッド部と、を有し、複数の前記スイッチング素子の各々において、複数の前記ワイヤは、前記第１ボンディング部が一対の前記第１パッド部に接する一対の内ワイヤと、前記第１ボンディング部が一対の前記第１パッド部および一対の前記第２パッド部の双方に接する一対の外ワイヤと、を含み、一対の前記外ワイヤは、前記第２方向において一対の前記内ワイヤの両側に配列されている。
【0017】
本発明の実施において好ましくは、一対の前記外ワイヤの前記第１ボンディング部の各々は、前記第１パッド部に接する第１接続部と、前記第２パッド部に接する第２接続部と、前記第１方向において前記第１接続部と前記第２接続部との間に挟まれた連結部と、を有し、前記連結部は、前記厚さ方向において前記第１素子主面が向く側に向けて突出している。
【0018】
本発明の実施において好ましくは、前記上アーム搭載層および前記下アーム搭載層の双方に対して電気的に接合されるとともに、複数の前記主面電極に個別に導通する複数の保護素子をさらに備え、複数の前記保護素子の各々は、前記厚さ方向において前記主面が向く側を向く第２素子主面、および前記第２素子主面に設けられたアノード電極を有し、前記主面電極に接続された複数の前記ワイヤの少なくともいずれかが、前記アノード電極に接続されている。
【0019】
本発明の実施において好ましくは、前記耐湿層は、複数の前記保護素子を覆っている。
【0020】
本発明の実施において好ましくは、前記基板は、前記第２方向において互いに離間した第１基板および第２基板を含み、前記第１基板および前記第２基板の各々の前記主面には、前記上アーム搭載層、前記下アーム搭載層および前記導電層の各領域が配置され、前記第１基板に配置された前記上アーム搭載層の領域に導通する第１電源端子と、前記第１基板に配置された前記導電層の領域に導通する第２電源端子と、前記第２基板に配置された前記下アーム搭載層の領域に導通する出力端子と、をさらに備える。
【0021】
本発明の実施において好ましくは、第１部材、第２部材および第３部材を含み、かつ前記第２方向に延びる中継導電部材をさらに備え、前記第１基板に配置された前記上アーム搭載層の領域と、前記第２基板に配置された前記上アーム搭載層の領域とは、前記第１部材を介して相互に導通し、前記第１基板に配置された前記下アーム搭載層の領域と、前記第２基板に配置された前記下アーム搭載層の領域とは、前記第２部材を介して相互に導通し、前記第１基板に配置された前記導電層の領域と、前記第２基板に配置された前記導電層の領域とは、前記第３部材を介して相互に導通している。
【0022】
本発明の実施において好ましくは、前記第１基板および前記第２基板の各々は、前記厚さ方向において前記主面とは反対側を向く裏面を有し、前記第１基板の前記裏面と、前記第２基板の前記裏面と、の双方に接合されたヒートシンクをさらに備える。
【0023】
本発明の実施において好ましくは、前記厚さ方向から視て前記基板の周囲を囲む枠状のケースをさらに備え、前記第１電源端子、前記第２電源端子、前記出力端子および前記ヒートシンクは、前記ケースに支持され、前記ケースおよび前記ヒートシンクにより囲まれた領域に、前記封止樹脂が収容されている。
【発明の効果】
【0024】
本発明にかかる半導体装置によれば、高温高湿下において安定した性能を発揮することが可能となる。
【0025】
本発明のその他の特徴および利点は、添付図面に基づき以下に行う詳細な説明によって、より明らかとなろう。
【図面の簡単な説明】
【0026】
【図1】本発明の第１実施形態にかかる半導体装置の斜視図である。
【図23】比較例の半導体装置の部分拡大断面図（上アーム層に接合されたスイッチング素子）である。
【図24】本発明の第１実施形態の第１変形例にかかる半導体装置の部分拡大断面図（それぞれ上アーム層に接合されたスイッチング素子および保護素子）である。
【図25】本発明の第１実施形態の第１変形例にかかる半導体装置の部分拡大断面図（それぞれ下アーム層に接合されたスイッチング素子および保護素子）である。
【図26】本発明の第１実施形態の第２変形例にかかる半導体装置の部分拡大平面図（それぞれ上アーム搭載層に接合されたスイッチング素子および保護素子）である。
【図29】本発明の第１実施形態の第２変形例にかかる半導体装置の部分拡大平面図（それぞれ下アーム搭載層に接合されたスイッチング素子および保護素子）である。
【図32】本発明の第１実施形態の第３変形例にかかる半導体装置の部分拡大平面図（それぞれ上アーム搭載層に接合されたスイッチング素子および保護素子）である。
【図35】本発明の第１実施形態の第３変形例にかかる半導体装置の部分拡大平面図（それぞれ下アーム搭載層に接合されたスイッチング素子および保護素子）である。
【図38】本発明の第１実施形態の第４変形例にかかる半導体装置の部分拡大平面図（それぞれ上アーム搭載層に接合されたスイッチング素子および保護素子）である。
【図41】本発明の第１実施形態の第４変形例にかかる半導体装置の部分拡大平面図（それぞれ下アーム搭載層に接合されたスイッチング素子および保護素子）である。
【図44】本発明の第１実施形態の第５変形例にかかる半導体装置の部分拡大平面図（それぞれ上アーム搭載層に接合されたスイッチング素子および保護素子）である。
【図47】本発明の第１実施形態の第５変形例にかかる半導体装置の部分拡大平面図（それぞれ下アーム搭載層に接合されたスイッチング素子および保護素子）である。
【図50】本発明の第１実施形態の第４変形例にかかる半導体装置の耐湿層の厚さの相違に基づく、各種試験結果である。
【図51】本発明の第１実施形態の第４変形例にかかる半導体装置と、比較例の半導体装置とのＨ３ＴＲＢ試験結果である。
【図52】本発明の第２実施形態にかかる半導体装置の部分拡大平面図（それぞれ上アーム搭載層に接合されたスイッチング素子および保護素子）である。
【図55】本発明の第２実施形態にかかる半導体装置の部分拡大平面図（それぞれ下アーム搭載層に接合されたスイッチング素子および保護素子）である。
【発明を実施するための形態】
【0027】
本発明を実施するための形態（以下「実施形態」という。）について、添付図面に基づいて説明する。
【0028】
〔第１実施形態〕
図１～図２３に基づき、本発明の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、基板１１、第１搭載層２１１、第２搭載層２２１、第３搭載層２３１、複数のスイッチング素子３１、耐湿層５１および封止樹脂５２を備える。これらのうち、第１搭載層２１１、第２搭載層２２１および第３搭載層２３１は、本発明にかかる特許請求の範囲に記載の「搭載層」の一例である。これらに加え、半導体装置Ａ１０は、第１導電層２１２、第２導電層２２２、第３導電層２３２、電源端子２４、出力端子２５、中継導電部材２６１、複数の保護素子３２、複数のワイヤ４１、ヒートシンク６１およびケース７０をさらに備える。これらのうち、第１導電層２１２、第２導電層２２２および第３導電層２３２は、本発明にかかる特許請求の範囲に記載の「導電層」の一例である。電源端子２４は、第１電源端子２４Ａおよび第２電源端子２４Ｂを有する。なお、図３は、理解の便宜上、耐湿層５１、封止樹脂５２および天板７９を透過している。図３においては、ＸＩ－ＸＩ線およびＸＩＩ－ＸＩＩ線を一点鎖線で示している。また、図１１および図１２においては、耐湿層５１の図示を省略している。
図１～図２３に基づき、本発明の第１実施形態にかかる半導体装置Ａ１０について説明する。半導体装置Ａ１０は、基板１１、第１搭載層２１１、第２搭載層２２１、第３搭載層２３１、複数のスイッチング素子３１、耐湿層５１および封止樹脂５２を備える。これらのうち、第１搭載層２１１、第２搭載層２２１および第３搭載層２３１は、本発明にかかる特許請求の範囲に記載の「搭載層」の一例である。これらに加え、半導体装置Ａ１０は、第１導電層２１２、第２導電層２２２、第３導電層２３２、電源端子２４、出力端子２５、中継導電部材２６１、複数の保護素子３２、複数のワイヤ４１、ヒートシンク６１およびケース７０をさらに備える。これらのうち、第１導電層２１２、第２導電層２２２および第３導電層２３２は、本発明にかかる特許請求の範囲に記載の「導電層」の一例である。電源端子２４は、第１電源端子２４Ａおよび第２電源端子２４Ｂを有する。なお、図３は、理解の便宜上、耐湿層５１、封止樹脂５２および天板７９を透過している。図３においては、ＸＩ－ＸＩ線およびＸＩＩ－ＸＩＩ線を一点鎖線で示している。また、図１１および図１２においては、耐湿層５１の図示を省略している。
【0029】
図１に示す半導体装置Ａ１０は、パワーモジュールである。半導体装置Ａ１０は、たとえば様々な電気製品のインバータ装置に用いられる。図１および図２に示すように、基板１１の厚さ方向ｚから視て、半導体装置Ａ１０は矩形状である。ここで、説明の便宜上、基板１１の厚さ方向ｚ（以下「厚さ方向ｚ」に略称する。）に対して直交する方向を、「第１方向ｘ１」と呼ぶ。厚さ方向ｚおよび第１方向ｘ１の双方に対して直交する方向を、「第２方向ｘ２」と呼ぶ。半導体装置Ａ１０の長手方向は、第２方向ｘ２である。
【0030】
基板１１は、図３に示すように、搭載層（第１搭載層２１１、第２搭載層２２１および第３搭載層２３１）と、導電層（第１導電層２１２、第２導電層２２２および第３導電層２３２）とが配置された電気絶縁部材である。基板１１は、第１基板１１Ａ、第２基板１１Ｂおよび第３基板１１Ｃの３つの領域を有する。第１基板１１Ａ、第２基板１１Ｂおよび第３基板１１Ｃは、第２方向ｘ２において互いに離間した状態で配列されている。第２方向ｘ２において、第１基板１１Ａと第２基板１１Ｂとの間に第３基板１１Ｃが位置する。基板１１は、これ以外の構成として第１基板１１Ａおよび第２基板１１Ｂの２つの領域を有するものや、１つの領域のみの構成でもよい。図１１に示すように、第１基板１１Ａ、第２基板１１Ｂおよび第３基板１１Ｃの各々は、厚さ方向ｚにおいて互いに反対側を向く主面１１１および裏面１１２を有する。
【0031】
基板１１の構成材料は、熱伝導性に優れたセラミックスである。このようなセラミックスとして、たとえば窒化アルミニウム（ＡｌＮ）が挙げられる。基板１１は、主面１１１および裏面１１２に銅（Ｃｕ）箔が接合されたＤＢＣ（Direct Ｂonding Ｃopper）基板を用いることができる。ＤＢＣ基板を用いることによって、主面１１１に接合された銅箔をパターニングすることにより、搭載層および導電層などを容易に形成することができる。また、裏面１１２に接合された銅箔は、伝熱層６２（詳細は後述）とすることができる。
【0032】
図３および図８に示すように、第１基板１１Ａの主面１１１には、第１搭載層２１１、第１導電層２１２、第１ゲート層２１３、第１検出層２１４およびサーミスタ搭載層２１５が配置されている。これらは、銅箔などの金属薄膜から構成された導電部材である。これらの表面には、たとえば銀（Ａｇ）めっきを施してもよい。
【0033】
第１搭載層２１１には、図８に示すように、複数のスイッチング素子３１および複数の保護素子３２がそれぞれ電気的に接合されている。第１搭載層２１１は、第１上アーム搭載層２１１Ａおよび第１下アーム搭載層２１１Ｂを有する。
【0034】
図８に示すように、第１上アーム搭載層２１１Ａは、第１方向ｘ１における第１基板１１Ａの一端側（図８の上方側）に位置する。第１上アーム搭載層２１１Ａは、第２方向ｘ２に沿った帯状をなしている。第１上アーム搭載層２１１Ａには、複数のスイッチング素子３１および複数の保護素子３２がそれぞれ３個ずつ電気的に接合されている。なお、第１上アーム搭載層２１１Ａに電気的に接合される複数のスイッチング素子３１および複数の保護素子３２の個数は、これに限定されない。第１上アーム搭載層２１１Ａにおいて、複数のスイッチング素子３１および複数の保護素子３２は、いずれも第２方向ｘ２に配列されている。また、第２方向ｘ２においてケース７０に近接する第１上アーム搭載層２１１Ａの端部には、第１方向ｘ１に沿った帯状をなす第１電源パッド２１１Ｃが形成されている。第１電源パッド２１１Ｃは、第１電源端子２４Ａに導通している。
【0035】
図８に示すように、第１下アーム搭載層２１１Ｂは、第１方向ｘ１において第１上アーム搭載層２１１Ａと第１導電層２１２との間に位置する。第１下アーム搭載層２１１Ｂは、第２方向ｘ２に沿った帯状をなしている。第１下アーム搭載層２１１Ｂには、複数のスイッチング素子３１および複数の保護素子３２がそれぞれ３個ずつ電気的に接合されている。なお、第１下アーム搭載層２１１Ｂに電気的に接合される複数のスイッチング素子３１および複数の保護素子３２の個数は、これに限定されない。第１下アーム搭載層２１１Ｂにおいて、複数のスイッチング素子３１および複数の保護素子３２は、いずれも第２方向ｘ２に配列されている。図１５に示すように、第１下アーム搭載層２１１Ｂは、複数のワイヤ４１を介して第１上アーム搭載層２１１Ａに電気的に接合された複数のスイッチング素子３１の主面電極３１１（詳細は後述）および複数の保護素子３２のアノード電極３２１（詳細は後述）の双方に導通している。
【0036】
第１導電層２１２は、図８および図１８に示すように、複数のワイヤ４１を介して第１下アーム搭載層２１１Ｂに電気的に接合された複数のスイッチング素子３１の主面電極３１１および複数の保護素子３２のアノード電極３２１に導通している。第１導電層２１２は、第１方向ｘ１における第１基板１１Ａの他端側（図８の下方側）に位置する。第１導電層２１２は、第２方向ｘ２に沿った帯状をなしている。また、第２方向ｘ２においてケース７０に近接する第１導電層２１２の端部には、第１方向ｘ１に沿った帯状をなす第２電源パッド２１２Ａが形成されている。第２電源パッド２１２Ａは、第２電源端子２４Ｂに導通している。
【0037】
第１ゲート層２１３は、図１５および図１８に示すように、複数の第１ゲートワイヤ４２１を介して第１搭載層２１１に電気的に接合された複数のスイッチング素子３１のゲート電極３１３（詳細は後述）に導通している。第１ゲート層２１３は、第２方向ｘ２に沿った帯状をなし、かつ厚さ方向ｚから視て複数のスイッチング素子３１に対向している。第１ゲート層２１３は、第１上アームゲート層２１３Ａおよび第１下アームゲート層２１３Ｂを有する。
【0038】
図８に示すように、第１上アームゲート層２１３Ａは、第１方向ｘ１において第１上アーム搭載層２１１Ａとケース７０との間に位置する。厚さ方向ｚから視て、第１上アームゲート層２１３Ａは、第１上アーム搭載層２１１Ａに電気的に接合された複数のスイッチング素子３１に対向している。図１５に示すように、第１上アームゲート層２１３Ａは、複数の第１ゲートワイヤ４２１を介して第１上アーム搭載層２１１Ａに電気的に接合された複数のスイッチング素子３１のゲート電極３１３に導通している。
【0039】
図８に示すように、第１下アームゲート層２１３Ｂは、第１方向ｘ１において第１下アーム搭載層２１１Ｂと第１導電層２１２との間に位置する。厚さ方向ｚから視て、第１下アームゲート層２１３Ｂは、第１下アーム搭載層２１１Ｂに電気的に接合された複数のスイッチング素子３１に対向している。図１８に示すように、第１下アームゲート層２１３Ｂは、複数の第１ゲートワイヤ４２１を介して第１下アーム搭載層２１１Ｂに電気的に接合された複数のスイッチング素子３１のゲート電極３１３に導通している。
【0040】
第１検出層２１４は、図１５および図１８に示すように、複数の第１検出ワイヤ４３１を介して第１搭載層２１１に電気的に接合された複数のスイッチング素子３１の主面電極３１１に導通している。第１検出層２１４は、第２方向ｘ２に沿った帯状をなし、かつ厚さ方向ｚから視て複数のスイッチング素子３１に対向している。第１検出層２１４は、第１上アーム検出層２１４Ａおよび第１下アーム検出層２１４Ｂを有する。
【0041】
図８に示すように、第１上アーム検出層２１４Ａは、第１方向ｘ１において第１上アーム搭載層２１１Ａと第１上アームゲート層２１３Ａとの間に位置する。厚さ方向ｚから視て、第１上アーム検出層２１４Ａは、第１上アーム搭載層２１１Ａに電気的に接合された複数のスイッチング素子３１に対向している。図１５に示すように、第１上アーム検出層２１４Ａは、複数の第１検出ワイヤ４３１を介して第１上アーム搭載層２１１Ａに電気的に接合された複数のスイッチング素子３１の主面電極３１１に導通している。
【0042】
図８に示すように、第１下アーム検出層２１４Ｂは、第１方向ｘ１において第１下アーム搭載層２１１Ｂと第１下アームゲート層２１３Ｂとの間に位置する。第１下アーム検出層２１４Ｂは、第１方向ｘ１に延びる部分および第２方向ｘ２に延びる部分を有するＬ字の帯状である。これらのうち、第２方向ｘ２に延びる部分は、厚さ方向ｚから視て第１下アーム搭載層２１１Ｂに電気的に接合された複数のスイッチング素子３１に対向している。図１８に示すように、第１下アーム検出層２１４Ｂは、複数の第１検出ワイヤ４３１を介して第１下アーム搭載層２１１Ｂに電気的に接合された複数のスイッチング素子３１の主面電極３１１に導通している。
【0043】
サーミスタ搭載層２１５には、図８に示すように、サーミスタ３３が電気的に接合されている。サーミスタ搭載層２１５は、第１基板１１Ａの隅の近傍に位置する。サーミスタ搭載層２１５は、第１上アーム搭載層２１１Ａ、第１上アームゲート層２１３Ａおよび第１上アーム検出層２１４Ａに囲まれている。サーミスタ搭載層２１５は、第２方向ｘ２において互いに離間した一対の領域を有する。一方の領域にサーミスタ３３の正極が電気的に接合され、他方の領域にサーミスタ３３の負極が電気的に接合される。
【0044】
図３および図９に示すように、第２基板１１Ｂの主面１１１には、第２搭載層２２１、第２導電層２２２、第２ゲート層２２３および第２検出層２２４が配置されている。これらは、銅箔などの金属薄膜から構成された導電部材である。これらの表面には、たとえば銀めっきを施してもよい。
【0045】
第２搭載層２２１には、図９に示すように、複数のスイッチング素子３１および複数の保護素子３２がそれぞれ電気的に接合されている。第２搭載層２２１は、第２上アーム搭載層２２１Ａおよび第２下アーム搭載層２２１Ｂを有する。
【0046】
図９に示すように、第２上アーム搭載層２２１Ａは、第１方向ｘ１における第２基板１１Ｂの一端側（図９の上方側）に位置する。第２上アーム搭載層２２１Ａは、第２方向ｘ２に沿った帯状をなしている。第２上アーム搭載層２２１Ａには、複数のスイッチング素子３１および複数の保護素子３２がそれぞれ３個ずつ電気的に接合されている。なお、第２上アーム搭載層２２１Ａに電気的に接合される複数のスイッチング素子３１および複数の保護素子３２の個数は、これに限定されない。第２上アーム搭載層２２１Ａにおいて、複数のスイッチング素子３１および複数の保護素子３２は、いずれも第２方向ｘ２に配列されている。
【0047】
図９に示すように、第２下アーム搭載層２２１Ｂは、第１方向ｘ１において第２上アーム搭載層２２１Ａと第２導電層２２２との間に位置する。第２下アーム搭載層２２１Ｂは、第２方向ｘ２に沿った帯状をなしている。第２下アーム搭載層２２１Ｂには、複数のスイッチング素子３１および複数の保護素子３２がそれぞれ３個ずつ電気的に接合されている。なお、第２下アーム搭載層２２１Ｂに電気的に接合される複数のスイッチング素子３１および複数の保護素子３２の個数は、これに限定されない。第２下アーム搭載層２２１Ｂにおいて、複数のスイッチング素子３１および複数の保護素子３２は、いずれも第２方向ｘ２に配列されている。図１５に示すように、第２下アーム搭載層２２１Ｂは、複数のワイヤ４１を介して第２上アーム搭載層２２１Ａに電気的に接合された複数のスイッチング素子３１の主面電極３１１および複数の保護素子３２のアノード電極３２１に導通している。また、第２方向ｘ２においてケース７０に近接する第２下アーム搭載層２２１Ｂの端部には、第１方向ｘ１に沿った帯状をなす出力パッド２２１Ｃが形成されている。出力パッド２２１Ｃは、第２方向ｘ２において第２上アーム搭載層２２１Ａおよび第２導電層２２２の双方に近接している。出力パッド２２１Ｃは、出力端子２５に導通している。
【0048】
第２導電層２２２は、図９および図１８に示すように、複数のワイヤ４１を介して第２下アーム搭載層２２１Ｂに電気的に接合された複数のスイッチング素子３１の主面電極３１１および複数の保護素子３２のアノード電極３２１に導通している。第２導電層２２２は、第１方向ｘ１における第２基板１１Ｂの他端側（図９の下方側）に位置する。第２導電層２２２は、第２方向ｘ２に沿った帯状をなしている。
【0049】
第２ゲート層２２３は、図１５および図１８に示すように、複数の第１ゲートワイヤ４２１を介して第２搭載層２２１に電気的に接合された複数のスイッチング素子３１のゲート電極３１３に導通している。第２ゲート層２２３は、第２方向ｘ２に沿った帯状をなし、かつ厚さ方向ｚから視て複数のスイッチング素子３１に対向している。第２ゲート層２２３は、第２上アームゲート層２２３Ａおよび第２下アームゲート層２２３Ｂを有する。
【0050】
図９に示すように、第２上アームゲート層２２３Ａは、第１方向ｘ１において第２上アーム搭載層２２１Ａとケース７０との間に位置する。厚さ方向ｚから視て、第２上アームゲート層２２３Ａは、第２上アーム搭載層２２１Ａに電気的に接合された複数のスイッチング素子３１に対向している。図１５に示すように、第２上アームゲート層２２３Ａは、複数の第１ゲートワイヤ４２１を介して第２上アーム搭載層２２１Ａに電気的に接合された複数のスイッチング素子３１のゲート電極３１３に導通している。
【0051】
図９に示すように、第２下アームゲート層２２３Ｂは、第１方向ｘ１において第２下アーム搭載層２２１Ｂと第２導電層２２２との間に位置する。厚さ方向ｚから視て、第２下アームゲート層２２３Ｂは、第２下アーム搭載層２２１Ｂに電気的に接合された複数のスイッチング素子３１に対向している。図１８に示すように、第２下アームゲート層２２３Ｂは、複数の第１ゲートワイヤ４２１を介して第２下アーム搭載層２２１Ｂに電気的に接合された複数のスイッチング素子３１のゲート電極３１３に導通している。
【0052】
第２検出層２２４は、図１５および図１８に示すように、複数の第１検出ワイヤ４３１を介して第２搭載層２２１に電気的に接合された複数のスイッチング素子３１の主面電極３１１に導通している。第２検出層２２４は、第２方向ｘ２に沿った帯状をなし、かつ厚さ方向ｚから視て複数のスイッチング素子３１に対向している。第２検出層２２４は、第２上アーム検出層２２４Ａおよび第２下アーム検出層２２４Ｂを有する。
【0053】
図９に示すように、第２上アーム検出層２２４Ａは、第１方向ｘ１において第２上アーム搭載層２２１Ａと第２上アームゲート層２２３Ａとの間に位置する。厚さ方向ｚから視て、第２上アーム検出層２２４Ａは、第２上アーム搭載層２２１Ａに電気的に接合された複数のスイッチング素子３１に対向している。図１５に示すように、第２上アーム検出層２２４Ａは、複数の第１検出ワイヤ４３１を介して第２上アーム搭載層２２１Ａに電気的に接合された複数のスイッチング素子３１の主面電極３１１に導通している。
【0054】
図９に示すように、第２下アーム検出層２２４Ｂは、第１方向ｘ１において第２下アーム搭載層２２１Ｂと第２下アームゲート層２２３Ｂとの間に位置する。厚さ方向ｚから視て、第２下アーム検出層２２４Ｂは、第２下アーム搭載層２２１Ｂに電気的に接合された複数のスイッチング素子３１に対向している。図１８に示すように、第２下アーム検出層２２４Ｂは、複数の第１検出ワイヤ４３１を介して第２下アーム搭載層２２１Ｂに電気的に接合された複数のスイッチング素子３１の主面電極３１１に導通している。
【0055】
図３および図１０に示すように、第３基板１１Ｃの主面１１１には、第３搭載層２３１、第３導電層２３２、第３ゲート層２３３および第３検出層２３４が配置されている。これらは、銅箔などの金属薄膜から構成された導電部材である。これらの表面には、たとえば銀めっきを施してもよい。
【0056】
第３搭載層２３１には、図１０に示すように、複数のスイッチング素子３１および複数の保護素子３２がそれぞれ電気的に接合されている。第３搭載層２３１は、第３上アーム搭載層２３１Ａおよび第３下アーム搭載層２３１Ｂを有する。
【0057】
図１０に示すように、第３上アーム搭載層２３１Ａは、第１方向ｘ１における第３基板１１Ｃの一端側（図１０の上方側）に位置する。第３上アーム搭載層２３１Ａは、第２方向ｘ２に沿った帯状をなしている。第３上アーム搭載層２３１Ａには、複数のスイッチング素子３１および複数の保護素子３２がそれぞれ２個ずつ電気的に接合されている。なお、第３上アーム搭載層２３１Ａに電気的に接合される複数のスイッチング素子３１および複数の保護素子３２の個数は、これに限定されない。第３上アーム搭載層２３１Ａにおいて、複数のスイッチング素子３１および複数の保護素子３２は、いずれも第２方向ｘ２に配列されている。
【0058】
図１０に示すように、第３下アーム搭載層２３１Ｂは、第１方向ｘ１において第３上アーム搭載層２３１Ａと第３導電層２３２との間に位置する。第３下アーム搭載層２３１Ｂは、第２方向ｘ２に沿った帯状をなしている。第３下アーム搭載層２３１Ｂには、複数のスイッチング素子３１および複数の保護素子３２がそれぞれ２個ずつ電気的に接合されている。なお、第３下アーム搭載層２３１Ｂに電気的に接合される複数のスイッチング素子３１および複数の保護素子３２の個数は、これに限定されない。第３下アーム搭載層２３１Ｂにおいて、複数のスイッチング素子３１および複数の保護素子３２は、いずれも第２方向ｘ２に配列されている。図１５に示すように、第３下アーム搭載層２３１Ｂは、複数のワイヤ４１を介して第３上アーム搭載層２３１Ａに電気的に接合された複数のスイッチング素子３１の主面電極３１１および複数の保護素子３２のアノード電極３２１に導通している。
【0059】
第３導電層２３２は、図１０および図１８に示すように、複数のワイヤ４１を介して第３下アーム搭載層２３１Ｂに電気的に接合された複数のスイッチング素子３１の主面電極３１１および複数の保護素子３２のアノード電極３２１に導通している。第３導電層２３２は、第１方向ｘ１における第３基板１１Ｃの他端側（図１０の下方側）に位置する。第３導電層２３２は、第２方向ｘ２に沿った帯状をなしている。
【0060】
第３ゲート層２３３は、図１５および図１８に示すように、複数の第１ゲートワイヤ４２１を介して第３搭載層２３１に電気的に接合された複数のスイッチング素子３１のゲート電極３１３に導通している。第３ゲート層２３３は、第２方向ｘ２に沿った帯状をなし、かつ厚さ方向ｚから視て複数のスイッチング素子３１に対向している。第３ゲート層２３３は、第３上アームゲート層２３３Ａおよび第３下アームゲート層２３３Ｂを有する。
【0061】
図１０に示すように、第３上アームゲート層２３３Ａは、第１方向ｘ１において第３上アーム搭載層２３１Ａとケース７０との間に位置する。厚さ方向ｚから視て、第３上アームゲート層２３３Ａは、第３上アーム搭載層２３１Ａに電気的に接合された複数のスイッチング素子３１に対向している。図１５に示すように、第３上アームゲート層２３３Ａは、複数の第１ゲートワイヤ４２１を介して第３上アーム搭載層２３１Ａに電気的に接合された複数のスイッチング素子３１のゲート電極３１３に導通している。
【0062】
図１０に示すように、第３下アームゲート層２３３Ｂは、第１方向ｘ１において第３下アーム搭載層２３１Ｂと第３導電層２３２との間に位置する。第３下アームゲート層２３３Ｂは、第１方向ｘ１に延びる部分と、第２方向ｘ２に延びる部分を有するＬ字の帯状である。これらのうち、第２方向ｘ２に延びる部分は、厚さ方向ｚから視て第３下アーム搭載層２３１Ｂに電気的に接合された複数のスイッチング素子３１に対向している。図１８に示すように、第３下アームゲート層２３３Ｂは、複数の第１ゲートワイヤ４２１を介して第３下アーム搭載層２３１Ｂに電気的に接合された複数のスイッチング素子３１のゲート電極３１３に導通している。
【0063】
第３検出層２３４は、図１５および図１８に示すように、複数の第１検出ワイヤ４３１を介して第３搭載層２３１に電気的に接合された複数のスイッチング素子３１の主面電極３１１に導通している。第３検出層２３４は、第２方向ｘ２に沿った帯状をなし、かつ厚さ方向ｚから視て複数のスイッチング素子３１に対向している。第３検出層２３４は、第３上アーム検出層２３４Ａおよび第３下アーム検出層２３４Ｂを有する。
【0064】
図１０に示すように、第３上アーム検出層２３４Ａは、第１方向ｘ１において第３上アーム搭載層２３１Ａと第３上アームゲート層２３３Ａとの間に位置する。厚さ方向ｚから視て、第３上アーム検出層２３４Ａは、第３上アーム搭載層２３１Ａに電気的に接合された複数のスイッチング素子３１に対向している。図１５に示すように、第３上アーム検出層２３４Ａは、複数の第１検出ワイヤ４３１を介して第３上アーム搭載層２３１Ａに電気的に接合された複数のスイッチング素子３１の主面電極３１１に導通している。
【0065】
図１０に示すように、第３下アーム検出層２３４Ｂは、第１方向ｘ１において第３下アーム搭載層２３１Ｂと第３下アームゲート層２３３Ｂとの間に位置する。厚さ方向ｚから視て、第３下アーム検出層２３４Ｂは、第３下アーム搭載層２３１Ｂに電気的に接合された複数のスイッチング素子３１に対向している。図１８に示すように、第３下アーム検出層２３４Ｂは、複数の第１検出ワイヤ４３１を介して第３下アーム搭載層２３１Ｂに電気的に接合された複数のスイッチング素子３１の主面電極３１１に導通している。
【0066】
第１上アーム搭載層２１１Ａ、第２上アーム搭載層２２１Ａおよび第３上アーム搭載層２３１Ａは、本発明にかかる特許請求の範囲に記載の「上アーム搭載層」の各領域を指す。また、第１下アーム搭載層２１１Ｂ、第２下アーム搭載層２２１Ｂおよび第３下アーム搭載層２３１Ｂは、本発明にかかる特許請求の範囲に記載の「下アーム搭載層」の各領域を指す。
【0067】
電源端子２４は、図２および図３に示すように、半導体装置Ａ１０に設けられた外部接続端子の一要素である。先述のとおり、電源端子２４は、第１電源端子２４Ａおよび第２電源端子２４Ｂを有する。電源端子２４は、半導体装置Ａ１０の外部に配置された直流電源に接続され、かつケース７０に支持されている。電源端子２４の構成材料は、たとえば銅である金属薄板である。なお、当該金属薄板の表面には、ニッケル（Ｎｉ）めっきが施されてもよい。第１電源端子２４Ａは、半導体装置Ａ１０の正極（Ｐ端子）である。第２電源端子２４Ｂは、半導体装置Ａ１０の負極（Ｎ端子）である。第１電源端子２４Ａおよび第２電源端子２４Ｂは、第１方向ｘ１において互いに離間して配置されている。第１電源端子２４Ａおよび第２電源端子２４Ｂは、ともに同一形状である。
【0068】
図１１に示すように、電源端子２４は、第１方向ｘ１から視て鉤状に屈曲している。電源端子２４において、半導体装置Ａ１０の外部に露出し、かつ厚さ方向ｚに対して直交する部分には、厚さ方向ｚに貫通する接続孔２４１が設けられている。接続孔２４１には、ボルトなどの締結部材が挿入される。図８に示すように、電源端子２４において、ケース７０の内部に位置し、かつ厚さ方向ｚに対して直交する部分には、導電性を有する接続部材２４２が接続されている。接続部材２４２は、たとえばアルミニウム（Ａｌ）を構成材料とする複数のワイヤである。第１電源端子２４Ａに接続された接続部材２４２の他端は、第１上アーム搭載層２１１Ａの第１電源パッド２１１Ｃに接続されている。これにより、第１電源端子２４Ａは、接続部材２４２を介して第１上アーム搭載層２１１Ａに導通している。また、第２電源端子２４Ｂに接続された接続部材２４２の他端は、第１導電層２１２の第２電源パッド２１２Ａに接続されている。これにより、第２電源端子２４Ｂは、接続部材２４２を介して第１導電層２１２に導通している。
【0069】
出力端子２５は、図２および図３に示すように、半導体装置Ａ１０に設けられた外部接続端子の一要素である。出力端子２５は、第１出力端子２５Ａおよび第２出力端子２５Ｂの２つに分割されている。なお、出力端子２５は、複数に分割されていない単一である構成でもよい。出力端子２５は、半導体装置Ａ１０の外部に配置されたモータなどの駆動対象に接続され、かつケース７０に支持されている。出力端子２５は、第２方向ｘ２において基板１１に対して電源端子２４とは反対側に位置する。出力端子２５の構成材料は、電源端子２４と同一の金属薄板である。なお、当該金属薄板の表面には、ニッケルめっきが施されてもよい。また、第１出力端子２５Ａおよび第２出力端子２５Ｂは、第２下アーム搭載層２２１Ｂに対して並列接続されている。第１出力端子２５Ａおよび第２出力端子２５Ｂは、それぞれ外部に配置された半導体装置Ａ１０の駆動対象に接続される。第２方向ｘ２において、第１出力端子２５Ａが第１電源端子２４Ａに対向し、第２出力端子２５Ｂが第２電源端子２４Ｂに対向している。第１出力端子２５Ａおよび第２出力端子２５Ｂは、第１方向ｘ１において互いに離間して配置されている。第１出力端子２５Ａおよび第２出力端子２５Ｂは、ともに同一形状である。
【0070】
図１１に示すように、出力端子２５は、第１方向ｘ１から視て鉤状に屈曲している。出力端子２５において、半導体装置Ａ１０の外部に露出し、かつ厚さ方向ｚに対して直交する部分には、厚さ方向ｚに貫通する接続孔２５１が設けられている。接続孔２５１には、ボルトなどの締結部材が挿入される。図９に示すように、出力端子２５において、ケース７０の内部に位置し、かつ厚さ方向ｚに対して直交する部分には、導電性を有する接続部材２５２が接続されている。接続部材２５２は、たとえばアルミニウムを構成材料とする複数のワイヤである。出力端子２５に接続された接続部材２５２の他端は、第２基板１１Ｂに配置された第２下アーム搭載層２２１Ｂの出力パッド２２１Ｃに接続されている。これにより、出力端子２５は、接続部材２５２を介して第２下アーム搭載層２２１Ｂに導通している。
【0071】
中継導電部材２６１は、図１０に示すように、第１搭載層２１１と第３搭載層２３１とを接続し、かつ第２搭載層２２１と第３搭載層２３１とを接続している。これにより、第１搭載層２１１と、第２搭載層２２１と、第３搭載層２３１とは、中継導電部材２６１を介して相互に導通している。あわせて、中継導電部材２６１は、図１０に示すように、第１導電層２１２と第３導電層２３２とを接続し、かつ第２導電層２２２と第３導電層２３２とを接続している。これにより、第１導電層２１２と、第２導電層２２２と、第３導電層２３２とは、中継導電部材２６１を介して相互に導通している。中継導電部材２６１は、たとえばアルミニウムを構成材料とする複数のワイヤである。
【0072】
図１０に示すように、中継導電部材２６１は、第１部材２６１Ａ、第２部材２６１Ｂおよび第３部材２６１Ｃを含む。第１部材２６１Ａ、第２部材２６１Ｂおよび第３部材２６１Ｃは、いずれも第２方向ｘ２に延びている。第１部材２６１Ａは、第１上アーム搭載層２１１Ａと第３上アーム搭載層２３１Ａとを接続し、かつ第２上アーム搭載層２２１Ａと第３上アーム搭載層２３１Ａとを接続している。これにより、第１上アーム搭載層２１１Ａおよび第２上アーム搭載層２２１Ａは、第１部材２６１Ａを介して相互に導通している。第２部材２６１Ｂは、第１下アーム搭載層２１１Ｂと第３下アーム搭載層２３１Ｂとを接続し、かつ第２下アーム搭載層２２１Ｂと第３下アーム搭載層２３１Ｂとを接続している。これにより、第１下アーム搭載層２１１Ｂおよび第２下アーム搭載層２２１Ｂは、第２部材２６１Ｂを介して相互に導通している。第３部材２６１Ｃは、第１導電層２１２と第３導電層２３２とを接続し、かつ第２導電層２２２と第３導電層２３２とを接続している。これにより、第１導電層２１２および第２導電層２２２は、第３部材２６１Ｃを介して相互に導通している。
【0073】
複数の第１導電部材２６２は、図１０に示すように、第１ゲート層２１３と第３ゲート層２３３とを接続し、かつ第２ゲート層２２３と第３ゲート層２３３とを接続している。これにより、第１ゲート層２１３と、第２ゲート層２２３と、第３ゲート層２３３とは、複数の第１導電部材２６２を介して相互に導通している。複数の第１導電部材２６２は、たとえばアルミニウムを構成材料とするワイヤである。複数の第１導電部材２６２は、いずれも第２方向ｘ２に延びている。複数の第１導電部材２６２は、４本から構成される。１本目の第１導電部材２６２は、第１上アームゲート層２１３Ａと第３上アームゲート層２３３Ａとを接続している。２本目の第１導電部材２６２は、第２上アームゲート層２２３Ａと第３上アームゲート層２３３Ａとを接続している。３本目の第１導電部材２６２は、第１下アームゲート層２１３Ｂと第３下アームゲート層２３３Ｂとを接続している。４本目の第１導電部材２６２は、第２下アームゲート層２２３Ｂと第３下アームゲート層２３３Ｂとを接続している。
【0074】
複数の第２導電部材２６３は、図１０に示すように、第１検出層２１４と第３検出層２３４とを接続し、かつ第２検出層２２４と第３検出層２３４とを接続している。これにより、第１検出層２１４と、第２検出層２２４と、第３検出層２３４とは、複数の第２導電部材２６３を介して相互に導通している。複数の第２導電部材２６３は、たとえばアルミニウムを構成材料とするワイヤである。複数の第２導電部材２６３は、いずれも第２方向ｘ２に延びている。複数の第２導電部材２６３は、４本から構成される。１本目の第２導電部材２６３は、第１上アーム検出層２１４Ａと第３上アーム検出層２３４Ａとを接続している。２本目の第２導電部材２６３は、第２上アーム検出層２２４Ａと第３上アーム検出層２３４Ａとを接続している。３本目の第２導電部材２６３は、第１下アーム検出層２１４Ｂと第３下アーム検出層２３４Ｂとを接続している。４本目の第２導電部材２６３は、第２下アーム検出層２２４Ｂと第３下アーム検出層２３４Ｂとを接続している。
【0075】
ゲート端子２７は、図２～図４に示すように、半導体装置Ａ１０に設けられた外部接続端子の一要素である。ゲート端子２７は、外部に配置された半導体装置Ａ１０の駆動回路（たとえばゲートドライバなど）に接続される。ゲート端子２７は、厚さ方向ｚから視て基板１１に対向して配置され、かつケース７０に支持されている。ゲート端子２７は、厚さ方向ｚにおいて基板１１の主面１１１が向く側（厚さ方向ｚ）に向けて突出している。ゲート端子２７は、たとえば銅を構成材料とする金属棒である。当該金属棒の表面には、錫（Ｓｎ）めっきが施されている。なお、当該金属棒の表面と錫めっきとの間に、ニッケルめっきが施されていてもよい。図１２に示すように、厚さ方向ｚにおいて基板１１に近接するゲート端子２７の先端は、第１方向ｘ１に沿うように鉤状に屈曲している。ゲート端子２７は、第１ゲート端子２７Ａおよび第２ゲート端子２７Ｂを含む。第１ゲート端子２７Ａおよび第２ゲート端子２７Ｂには、一対の第２ゲートワイヤ４２２が接続されている。一対の第２ゲートワイヤ４２２の構成材料は、たとえばアルミニウムである。
【0076】
図１０に示すように、第１ゲート端子２７Ａは、厚さ方向ｚから視て第２上アームゲート層２２３Ａに近接するように第２基板１１Ｂに対向して配置されている。第１ゲート端子２７Ａに一端が接続された第２ゲートワイヤ４２２の他端は、第３上アームゲート層２３３Ａに接続されている。これにより、第１ゲート端子２７Ａは、第１上アーム搭載層２１１Ａ、第２上アーム搭載層２２１Ａおよび第３上アーム搭載層２３１Ａに電気的に接合された複数のスイッチング素子３１のゲート電極３１３に導通している。
【0077】
図１０に示すように、第２ゲート端子２７Ｂは、厚さ方向ｚから視て第３下アームゲート層２３３Ｂに近接するように第３基板１１Ｃに対向して配置されている。第２ゲート端子２７Ｂに一端が接続された第２ゲートワイヤ４２２の他端は、第３下アームゲート層２３３Ｂに接続されている。これにより、第２ゲート端子２７Ｂは、第１下アーム搭載層２１１Ｂ、第２下アーム搭載層２２１Ｂおよび第３下アーム搭載層２３１Ｂに電気的に接合された複数のスイッチング素子３１のゲート電極３１３に導通している。
【0078】
素子電流検出端子２８１は、図２～図４に示すように、半導体装置Ａ１０に設けられた外部接続端子の一要素である。素子電流検出端子２８１は、外部に配置された半導体装置Ａ１０の制御回路に接続される。素子電流検出端子２８１は、基板１１に対向して配置され、かつケース７０に支持されている。素子電流検出端子２８１は、厚さ方向ｚにおいてゲート端子２７が突出する側に向けて突出している。素子電流検出端子２８１は、ゲート端子２７と同一の構成材料に基づく金属棒から構成される。素子電流検出端子２８１の形状は、ゲート端子２７の形状と同一である。このため、厚さ方向ｚにおいて基板１１に近接する素子電流検出端子２８１の先端は、第１方向ｘ１に沿うように鉤状に屈曲している。素子電流検出端子２８１は、第１検出端子２８１Ａおよび第２検出端子２８１Ｂを含む。第１検出端子２８１Ａおよび第２検出端子２８１Ｂには、一対の第２検出ワイヤ４３２が接続されている。一対の第２検出ワイヤ４３２の構成材料は、たとえばアルミニウムである。
【0079】
図１０に示すように、第１検出端子２８１Ａは、厚さ方向ｚから視て第２上アーム検出層２２４Ａに近接するように第２基板１１Ｂに対向して配置され、かつ第１ゲート端子２７Ａに近接している。第１検出端子２８１Ａに一端が接続された第２検出ワイヤ４３２の他端は、第２上アーム検出層２２４Ａに接続されている。これにより、第１検出端子２８１Ａは、第１上アーム搭載層２１１Ａ、第２上アーム搭載層２２１Ａおよび第３上アーム搭載層２３１Ａに電気的に接合された複数のスイッチング素子３１の主面電極３１１に導通している。
【0080】
図１０に示すように、第２検出端子２８１Ｂは、厚さ方向ｚから視て第１下アーム検出層２１４Ｂに近接するように第１基板１１Ａに対向して配置され、かつ第２ゲート端子２７Ｂに近接している。第２検出端子２８１Ｂに一端が接続された第２検出ワイヤ４３２の他端は、第１下アーム検出層２１４Ｂに接続されている。これにより、第２検出端子２８１Ｂは、第１下アーム搭載層２１１Ｂ、第２下アーム搭載層２２１Ｂおよび第３下アーム搭載層２３１Ｂに電気的に接合された複数のスイッチング素子３１の主面電極３１１に導通している。
【0081】
電源電流検出端子２８２は、図２～図４および図９に示すように、半導体装置Ａ１０に設けられた外部接続端子の一要素である。電源電流検出端子２８２は、外部に配置された半導体装置Ａ１０の制御回路に接続され、かつケース７０に支持されている。電源電流検出端子２８２は、厚さ方向ｚにおいてゲート端子２７が突出する側に向けて突出している。電源電流検出端子２８２は、ゲート端子２７と同一の構成材料に基づく金属棒から構成される。電源電流検出端子２８２は、第１方向ｘ１における位置が第１ゲート端子２７Ａおよび第１検出端子２８１Ａと同一で、かつ第２方向ｘ２において第１検出端子２８１Ａから第１出力端子２５Ａ側に離間して位置する。電源電流検出端子２８２は、第１方向ｘ１において第２上アーム搭載層２２１Ａに近接するように第２基板１１Ｂに対向して配置されている。電源電流検出端子２８２の形状は、ゲート端子２７の形状と同一である。このため、厚さ方向ｚにおいて第２基板１１Ｂに近接する電源電流検出端子２８２の先端は、第１方向ｘ１に沿うように鉤状に屈曲している。当該先端には、電源電流検出ワイヤ４４の一端が接続されている。電源電流検出ワイヤ４４の他端は、第２上アーム搭載層２２１Ａに接続されている。これにより、電源電流検出端子２８２は、第１上アーム搭載層２１１Ａ、第２上アーム搭載層２２１Ａおよび第３上アーム搭載層２３１Ａに導通している。電源電流検出ワイヤ４４の構成材料は、たとえばアルミニウムである。
【0082】
一対のサーミスタ端子２９は、図２～図４および図８に示すように、半導体装置Ａ１０に設けられた外部接続端子の一要素である。一対のサーミスタ端子２９は、外部に配置された半導体装置Ａ１０の制御回路に接続され、かつケース７０に支持されている。一対のサーミスタ端子２９は、厚さ方向ｚにおいてゲート端子２７が突出する側に向けて突出している。一対のサーミスタ端子２９は、ゲート端子２７と同一の構成材料に基づく金属棒から構成される。一対のサーミスタ端子２９は、第１方向ｘ１における位置が第１ゲート端子２７Ａおよび第１検出端子２８１Ａと同一で、かつ第２方向ｘ２において第１ゲート端子２７Ａから第１電源端子２４Ａ側に離間して位置する。一対のサーミスタ端子２９は、第１方向ｘ１においてサーミスタ搭載層２１５に近接するように第１基板１１Ａに対向して配置されている。一対のサーミスタ端子２９の形状は、ゲート端子２７の形状と同一である。このため、厚さ方向ｚにおいて第１基板１１Ａに近接する一対のサーミスタ端子２９の先端は、第１方向ｘ１に沿うように鉤状に屈曲している。一対のサーミスタ端子２９の各々の当該先端には、一対のサーミスタワイヤ４５の一端が接続されている。一対のサーミスタワイヤ４５の他端は、サーミスタ搭載層２１５の一対の領域に接続されている。これにより、サーミスタ端子２９は、サーミスタ３３に導通している。一対のサーミスタワイヤ４５の構成材料は、たとえばアルミニウムである。
【0083】
複数のスイッチング素子３１は、図３に示すように、第１搭載層２１１、第２搭載層２２１および第３搭載層２３１のそれぞれにおいて、第２方向ｘ２に配列され、かつ電気的に接合された半導体素子である。複数のスイッチング素子３１は、厚さ方向ｚから視て矩形状（半導体装置Ａ１０では正方形状）である。スイッチング素子３１は、炭化ケイ素（ＳｉＣ）を主とする半導体材料を用いて構成されたＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）である。なお、スイッチング素子３１は、ＭＯＳＦＥＴに限らずＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。半導体装置Ａ１０の説明においては、スイッチング素子３１がｎチャンネル型であり、かつ炭化ケイ素を主とする半導体材料を用いて構成されたＭＯＳＦＥＴを対象とする。半導体装置Ａ１０においては、スイッチング素子３１の厚さは４００μｍ以下であり、より好ましくは１５０μｍ以下である。また、スイッチング素子３１の降伏電圧は、１，２００Ｖ以上である。
【0084】
図１５～図２０に示すように、複数のスイッチング素子３１の各々は、主面３１Ａ、裏面３１Ｂ、側面３１Ｃ、主面電極３１１、裏面電極３１２、ゲート電極３１３および絶縁膜３１４を有する。主面３１Ａ、裏面３１Ｂおよび側面３１Ｃは、本発明にかかる特許請求の範囲に記載の「第１素子主面」、「第１素子裏面」および「第１素子側面」を指す。主面３１Ａは、厚さ方向ｚにおいて基板１１の主面１１１が向く側を向く。裏面３１Ｂは、主面３１Ａとは反対側を向く。複数のスイッチング素子３１は、裏面３１Ｂが主面１１１に対向した状態で第１搭載層２１１、第２搭載層２２１および第３搭載層２３１のそれぞれに電気的に接合されている。側面３１Ｃは、主面３１Ａおよび裏面３１Ｂの双方につながっている。側面３１Ｃは、それぞれが第１方向ｘ１および第２方向ｘ２のいずれかを向く複数の領域（半導体装置Ａ１０においては４つの領域）を有する。
【0085】
図１５～図２０に示すように、主面電極３１１は、主面３１Ａに設けられている。主面電極３１１には、ソース電流が流れる。主面電極３１１は、一対の第１パッド部３１１Ａと、一対の第２パッド部３１１Ｂとを有する。一対の第１パッド部３１１Ａおよび一対の第２パッド部３１１Ｂは、ともに第２方向ｘ２に互いに離間した主面電極３１１の領域である。第１搭載層２１１に電気的に接合された複数のスイッチング素子３１においては、一対の第２パッド部３１１Ｂは、第１方向ｘ１において一対の第１パッド部３１１Ａに対して第１下アーム搭載層２１１Ｂおよび第１導電層２１２のいずれかとは反対側に位置する。なお、一対の第１パッド部３１１Ａに対する一対の第２パッド部３１１Ｂの位置関係は、第２搭載層２２１および第３搭載層２３１のそれぞれにおいて電気的に接合された複数のスイッチング素子３１においても同様である。
【0086】
図１５に示すように、第１上アーム搭載層２１１Ａ、第２上アーム搭載層２２１Ａおよび第３上アーム搭載層２３１Ａに電気的に接合された複数のスイッチング素子３１においては、複数の一方の第２パッド部３１１Ｂには、複数の第１検出ワイヤ４３１の一端が接続されている。当該複数の第１検出ワイヤ４３１の他端は、第１上アーム検出層２１４Ａ、第２上アーム検出層２２４Ａおよび第３上アーム検出層２３４Ａのいずれかに接続されている。また、図１８に示すように、第１下アーム搭載層２１１Ｂ、第２下アーム搭載層２２１Ｂおよび第３下アーム搭載層２３１Ｂに電気的に接合された複数のスイッチング素子３１においては、複数の一方の第１パッド部３１１Ａには、複数の第１検出ワイヤ４３１の一端が接続されている。当該複数の第１検出ワイヤ４３１の他端は、第１下アーム検出層２１４Ｂ、第２下アーム検出層２２４Ｂおよび第３下アーム検出層２３４Ｂのいずれかに接続されている。複数の第１検出ワイヤ４３１により、複数の主面電極３１１の各々は、第１検出層２１４、第２検出層２２４および第３検出層２３４のいずれかに導通している。複数の第１検出ワイヤ４３１の構成材料は、たとえば金（Ａｕ）である。
【0087】
図１６～図２０（図１８を除く）に示すように、裏面電極３１２は、裏面３１Ｂの全体にわたって設けられている。裏面電極３１２には、ドレイン電流が流れる。裏面電極３１２は、第１接合層３９１により第１搭載層２１１、第２搭載層２２１および第３搭載層２３１のいずれかに電気的に接合されている。第１接合層３９１は、導電性を有する。第１接合層３９１は、複数の裏面電極３１２と、第１搭載層２１１、第２搭載層２２１および第３搭載層２３１との間に挟まれている。第１接合層３９１の構成材料は、たとえば錫を主成分とする鉛フリーはんだである。第１接合層３９１により、複数の裏面電極３１２の各々は、第１搭載層２１１、第２搭載層２２１および第３搭載層２３１のいずれかに導通している。
【0088】
図１５および図１８に示すように、ゲート電極３１３は、主面３１Ａに設けられている。ゲート電極３１３には、複数のスイッチング素子３１の各々を駆動させるためのゲート電圧が印加される。図１５に示すように、第１上アーム搭載層２１１Ａ、第２上アーム搭載層２２１Ａおよび第３上アーム搭載層２３１Ａに電気的に接合された複数のスイッチング素子３１においては、ゲート電極３１３は、主面電極３１１の一対の第２パッド部３１１Ｂに近接している。当該複数のゲート電極３１３には、一端が第１上アームゲート層２１３Ａ、第２上アームゲート層２２３Ａおよび第３上アームゲート層２３３Ａのいずれかに接続された複数の第１ゲートワイヤ４２１の他端が接続されている。また、図１８に示すように、第１下アーム搭載層２１１Ｂ、第２下アーム搭載層２２１Ｂおよび第３下アーム搭載層２３１Ｂに電気的に接合された複数のスイッチング素子３１においては、ゲート電極３１３は、主面電極３１１の一対の第１パッド部３１１Ａに近接している。当該複数のゲート電極３１３には、一端が第１下アームゲート層２１３Ｂ、第２下アームゲート層２２３Ｂおよび第３下アームゲート層２３３Ｂのいずれかに接続された複数の第１ゲートワイヤ４２１の他端が接続されている。複数の第１ゲートワイヤ４２１により、複数のゲート電極３１３の各々は、第１ゲート層２１３、第２ゲート層２２３および第３ゲート層２３３いずれかに導通している。複数の第１ゲートワイヤ４２１の構成材料は、たとえば金である。
【0089】
図１５～図２０に示すように、絶縁膜３１４は、主面３１Ａに設けられている。絶縁膜３１４は、電気絶縁性を有する。絶縁膜３１４は、厚さ方向ｚから視て主面電極３１１を囲んでいる。絶縁膜３１４は、たとえば二酸化ケイ素（ＳｉＯ2）層、窒化ケイ素（Ｓｉ3Ｎ4）層、ポリベンゾオキサゾール（ＰＢＯ）層が主面３１Ａからこの順番で積層されたものである。なお、絶縁膜３１４においては、当該ポリベンゾオキサゾール層に代えてポリイミド層でもよい。図１５～図２０においては、厚さ方向ｚから視て絶縁膜３１４の周縁３１４Ａから主面電極３１１までに至る長さを、複数のスイッチング素子３１のギャップＧｐとして示している。ギャップＧｐは、第１方向ｘ１および第２方向ｘ２のいずれかに沿った長さである。周縁３１４Ａは、厚さ方向ｚから視て矩形状（半導体装置Ａ１０では正方形状）をなす。厚さ方向ｚから視て、周縁３１４Ａの一辺の長さ（周縁３１４Ａが長方形である場合は短辺の長さ）に対するギャップＧｐの長さの割合は、５～２５％とされている。ギャップＧｐの長さが大になるほど、スイッチング素子３１の絶縁耐圧が向上する。
【0090】
複数の保護素子３２は、図３に示すように、第１搭載層２１１、第２搭載層２２１および第３搭載層２３１のそれぞれにおいて、第２方向ｘ２に配列され、かつ電気的に接合された半導体素子である。複数の保護素子３２は、厚さ方向ｚから視て矩形状である。複数の保護素子３２は、複数のスイッチング素子３１に個別に導通するように配列されている。複数の保護素子３２は、複数のスイッチング素子３１の主面電極３１１および裏面電極３１２の双方に導通している。これにより、１つのスイッチング素子３１と、これに対応する１つの保護素子３２とは、１組の並列回路を構成している。複数の保護素子３２は、たとえば炭化ケイ素を主とする半導体材料を用いて構成されたショットキーバリアダイオードである。半導体装置Ａ１０においては、保護素子３２の厚さは４００μｍ以下であり、より好ましくは１５０μｍ以下である。また、保護素子３２の降伏電圧は、１，２００Ｖ以上である。
【0091】
図１５～図２０に示すように、複数の保護素子３２の各々は、主面３２Ａ、裏面３２Ｂ、側面３２Ｃ、アノード電極３２１およびカソード電極３２２および絶縁膜３２３を有する。主面３２Ａは、本発明にかかる特許請求の範囲に記載の「第２素子主面」を指す。主面３２Ａは、厚さ方向ｚにおいて基板１１の主面１１１が向く側を向く。裏面３２Ｂは、主面３２Ａとは反対側を向く。複数の保護素子３２は、裏面３２Ｂが主面１１１に対向した状態で第１搭載層２１１、第２搭載層２２１および第３搭載層２３１のそれぞれに電気的に接合されている。側面３２Ｃは、主面３２Ａおよび裏面３２Ｂの双方につながっている。側面３２Ｃは、それぞれが第１方向ｘ１および第２方向ｘ２のいずれかを向く複数の領域（半導体装置Ａ１０においては４つの領域）を有する。
【0092】
【0093】
図１６および図１９に示すように、カソード電極３２２は、裏面３２Ｂの全体にわたって設けられている。カソード電極３２２は、第２接合層３９２により第１搭載層２１１、第２搭載層２２１および第３搭載層２３１のいずれかに電気的に接合されている。第２接合層３９２は、導電性を有する。第２接合層３９２は、複数のカソード電極３２２と、第１搭載層２１１、第２搭載層２２１および第３搭載層２３１との間に挟まれている。第２接合層３９２の構成材料は、第１接合層３９１の構成材料と同一である。第２接合層３９２により、カソード電極３２２は、第１搭載層２１１、第２搭載層２２１および第３搭載層２３１のいずれかを介して、このカソード電極３２２が設けられた保護素子３２に対応するスイッチング素子３１の裏面電極３１２に導通している。
【0094】
図１６および図１９に示すように、絶縁膜３２３は、主面３２Ａに設けられている。絶縁膜３２３は、電気絶縁性を有する。図１５および図１８に示すように、絶縁膜３２３は、厚さ方向ｚから視てアノード電極３２１を囲んでいる。絶縁膜３２３は、たとえば二酸化ケイ素層、窒化ケイ素層、ポリベンゾオキサゾール層が主面３２Ａからこの順番で積層されたものである。なお、絶縁膜３２３においては、当該ポリベンゾオキサゾール層に代えてポリイミド層でもよい。
【0095】
サーミスタ３３は、図３および図８に示すように、サーミスタ搭載層２１５に電気的に接合された素子である。サーミスタ３３は、たとえばＮＴＣ（Negative Temperature Coefficient）サーミスタである。ＮＴＣサーミスタは、温度上昇に対して緩やかに抵抗が低下する特性を有する。サーミスタ３３は、半導体装置Ａ１０の温度検出用センサとして用いられる。
【0096】
複数のワイヤ４１は、図１５～図１７に示すように、複数のスイッチング素子３１の主面電極３１１と、第１下アーム搭載層２１１Ｂ、第２下アーム搭載層２２１Ｂおよび第３下アーム搭載層２３１Ｂのいずれかと、に接続されている。複数のワイヤ４１は、図１８～図２０に示すように、複数のスイッチング素子３１の主面電極３１１と、第１導電層２１２、第２導電層２２２および第３導電層２３２のいずれかと、に接続されている。複数のワイヤ４１の構成材料は、たとえばアルミニウムである。ワイヤ４１の直径は、第１ゲートワイヤ４２１および第１検出ワイヤ４３１のそれぞれの直径よりも大とされている。
【0097】
図１５～図１７に示すように、第１上アーム搭載層２１１Ａに電気的に接合された複数のスイッチング素子３１においては、複数のワイヤ４１は、複数の主面電極３１１と第１下アーム搭載層２１１Ｂとに接続されている。図１８～図２０に示すように、第１下アーム搭載層２１１Ｂに電気的に接合された複数のスイッチング素子３１においては、複数のワイヤ４１は、複数の主面電極３１１と第１導電層２１２とに接続されている。これにより、第１搭載層２１１に電気的に接合された複数のスイッチング素子３１の主面電極３１１は、第１下アーム搭載層２１１Ｂおよび第１導電層２１２のいずれかに導通している。
【0098】
図１５～図１７に示すように、第２上アーム搭載層２２１Ａに電気的に接合された複数のスイッチング素子３１においては、複数のワイヤ４１は、複数の主面電極３１１と第２下アーム搭載層２２１Ｂとに接続されている。図１８～図２０に示すように、第２下アーム搭載層２２１Ｂに電気的に接合された複数のスイッチング素子３１においては、複数のワイヤ４１は、複数の主面電極３１１と第２導電層２２２とに接続されている。これにより、第２搭載層２２１に電気的に接合されたスイッチング素子３１の主面電極３１１は、第２下アーム搭載層２２１Ｂおよび第２導電層２２２のいずれかに導通している。
【0099】
図１５～図１７に示すように、第３上アーム搭載層２３１Ａに電気的に接合された複数のスイッチング素子３１においては、複数のワイヤ４１は、複数の主面電極３１１と第３下アーム搭載層２３１Ｂとに接続されている。図１８～図２０に示すように、第３下アーム搭載層２３１Ｂに電気的に接合された複数のスイッチング素子３１においては、複数のワイヤ４１は、複数の主面電極３１１と第３導電層２３２とに接続されている。これにより、第３搭載層２３１に電気的に接合されたスイッチング素子３１の主面電極３１１は、第３下アーム搭載層２３１Ｂおよび第３導電層２３２のいずれかに導通している。
【0100】
図１５～図２０に示すように、複数のワイヤ４１は、第１方向ｘ１に延びている。複数のワイヤ４１の各々は、第１ボンディング部４１１を有する。複数の第１ボンディング部４１１は、複数のスイッチング素子３１の主面電極３１１に接する。また、複数のスイッチング素子３１の各々において、複数のワイヤ４１は、一対の内ワイヤ４１Ａおよび一対の外ワイヤ４１Ｂを含む。一対の外ワイヤ４１Ｂは、第２方向ｘ２において一対の内ワイヤ４１Ａの両側に配列されている。
【0101】
図１５～図１７に基づき、第１上アーム搭載層２１１Ａ、第２上アーム搭載層２２１Ａおよび第３上アーム搭載層２３１Ａのそれぞれに電気的に接合された複数のスイッチング素子３１の各々における複数のワイヤ４１の構成について説明する。図１７に示すように、一対の内ワイヤ４１Ａの第１ボンディング部４１１は、主面電極３１１の一対の第１パッド部３１１Ａに接する。図１６に示すように、一対の外ワイヤ４１Ｂの第１ボンディング部４１１は、主面電極３１１の一対の第１パッド部３１１Ａおよび一対の第２パッド部３１１Ｂの双方に接する。図１５および図１６に示すように、一対の外ワイヤ４１Ｂの第１ボンディング部４１１の各々は、第１接続部４１１Ａ、第２接続部４１１Ｂおよび連結部４１１Ｃを有する。第１接続部４１１Ａは、第１パッド部３１１Ａに接する。第２接続部４１１Ｂは、第２パッド部３１１Ｂに接する。連結部４１１Ｃは、第１方向ｘ１において第１接続部４１１Ａと第２接続部４１１Ｂとの間に挟まれている。連結部４１１Ｃは、厚さ方向ｚにおいてスイッチング素子３１の主面３１Ａが向く側に向けて突出している。
【0102】
図１５および図１６に示すように、第１上アーム搭載層２１１Ａ、第２上アーム搭載層２２１Ａおよび第３上アーム搭載層２３１Ａのそれぞれに電気的に接合された複数のスイッチング素子３１の各々における複数のワイヤ４１は、いずれも第２ボンディング部４１２を有する。第２ボンディング部４１２は、保護素子３２のアノード電極３２１に接する。これにより、第１上アーム搭載層２１１Ａに電気的に接合された複数の保護素子３２のアノード電極３２１は、これらに対応する複数のスイッチング素子３１の主面電極３１１と、第１下アーム搭載層２１１Ｂとの双方に導通している。第２上アーム搭載層２２１Ａに電気的に接合された保護素子３２のアノード電極３２１は、これらに対応するスイッチング素子３１の主面電極３１１と、第２下アーム搭載層２２１Ｂとの双方に導通している。さらに、第３上アーム搭載層２３１Ａに電気的に接合された保護素子３２のアノード電極３２１は、これらに対応するスイッチング素子３１の主面電極３１１と、第３下アーム搭載層２３１Ｂとの双方に導通している。
【0103】
図１８～図２０に基づき、第１下アーム搭載層２１１Ｂ、第２下アーム搭載層２２１Ｂおよび第３下アーム搭載層２３１Ｂのそれぞれに電気的に接合された複数のスイッチング素子３１の各々における複数のワイヤ４１の構成について説明する。図２０に示すように、一対の内ワイヤ４１Ａの第１ボンディング部４１１は、主面電極３１１の一対の第１パッド部３１１Ａに接する。図１９に示すように、一対の外ワイヤ４１Ｂの第１ボンディング部４１１は、主面電極３１１の一対の第１パッド部３１１Ａおよび一対の第２パッド部３１１Ｂの双方に接する。図１８および図１９に示すように、一対の外ワイヤ４１Ｂの第１ボンディング部４１１の各々は、第１接続部４１１Ａ、第２接続部４１１Ｂおよび連結部４１１Ｃを有する。第１接続部４１１Ａは、第１パッド部３１１Ａに接する。第２接続部４１１Ｂは、第２パッド部３１１Ｂに接する。連結部４１１Ｃは、第１方向ｘ１において第１接続部４１１Ａと第２接続部４１１Ｂとの間に挟まれている。連結部４１１Ｃは、厚さ方向ｚにおいてスイッチング素子３１の主面３１Ａが向く側に向けて突出している。
【0104】
図１８および図１９に示すように、第１下アーム搭載層２１１Ｂ、第２下アーム搭載層２２１Ｂおよび第３下アーム搭載層２３１Ｂのそれぞれに電気的に接合された複数のスイッチング素子３１の各々における一対の外ワイヤ４１Ｂは、ともに第２ボンディング部４１２を有する。第２ボンディング部４１２は、保護素子３２のアノード電極３２１に接する。これにより、第１下アーム搭載層２１１Ｂに電気的に接合された複数の保護素子３２のアノード電極３２１は、これらに対応する複数のスイッチング素子３１の主面電極３１１と、第１導電層２１２との双方に導通している。第２下アーム搭載層２２１Ｂに電気的に接合された保護素子３２のアノード電極３２１は、これらに対応するスイッチング素子３１の主面電極３１１と、第２導電層２２２との双方に導通している。さらに、第３下アーム搭載層２３１Ｂに電気的に接合された保護素子３２のアノード電極３２１は、これらに対応するスイッチング素子３１の主面電極３１１と、第３導電層２３２との双方に導通している。
【0105】
図１８に示すように、第１下アーム搭載層２１１Ｂ、第２下アーム搭載層２２１Ｂおよび第３下アーム搭載層２３１Ｂのそれぞれに電気的に接合された複数の保護素子３２のアノード電極３２１の各々には、一対の補助ワイヤ４６が接続されている。一対の補助ワイヤ４６の他端は、当該複数の保護素子３２に対応する複数のスイッチング素子３１の主面電極３１１の一対の第２パッド部３１１Ｂに接続されている。一対の補助ワイヤ４６は、第２方向ｘ２において一対の外ワイヤ４１Ｂの間に位置する。一対の補助ワイヤ４６の構成材料は、複数のワイヤ４１の構成材料と同一である。また、補助ワイヤ４６の直径は、ワイヤ４１の直径と同一である。
【0106】
耐湿層５１は、図１５～図２０に示すように、少なくともいずれかの複数のスイッチング素子３１の側面３１Ｃを覆っている。耐湿層５１の構成材料は、温度サイクルに強く、かつ水分の透過性が封止樹脂５２（半導体装置Ａ１０ではシリコーンゲル）よりも低い電気絶縁材料が選択される。このような電気絶縁材料が選択された耐湿層５１は、ポリイミドおよびシリコーンゲルから構成される。耐湿層５１におけるポリイミドおよびシリコーンゲルの重量含有比は、シリコーンゲルが１に対し、ポリイミドが１．５以上７．０以下である。つまり、耐湿層５１において、ポリイミドの重量の方がシリコーンゲルの重量よりも大である。耐湿層５１においては、ポリイミドの分子、およびシリコーンゲルの分子が混在した状態となっている。より好ましくは、ポリイミドの分子と、シリコーンゲルの分子とが、耐湿層５１の全体にわたって均一に分散している。これにより、温度サイクルによって耐湿層５１に亀裂が発生することを有効に抑制することができるため、水分の浸入を抑制するという耐湿層５１の機能を適切に保持することができる。なお、半導体装置Ａ１０においては、ポリイミドおよびシリコーンゲルのみから構成される耐湿層５１の例を説明しているが、これらの材料に加えて、さらに他の材料を混合させて耐湿層５１を構成することを妨げるものではない。また、半導体装置Ａ１０においては、耐湿層５１がポリイミドおよびシリコーンゲルの混合材料から構成される例を説明しているが、その他の材料で水分の透過性が低い材料を選択してもよい。たとえば、耐湿層５１がポリベンゾオキサゾールおよびシリコーンゲルの混合材料から構成されるものでもよい。
【0107】
半導体装置Ａ１０の耐湿層５１の形成方法の一例について説明する。ポリイミド、シリコーンゲルおよび溶剤を含み、かつ流動性を有する合成樹脂材料を用意する。当該溶剤は揮発性を有する。次いで、ディスペンサにより搭載層（第１搭載層２１１、第２搭載層２２１および第３搭載層２３１）に当該合成樹脂材料を滴下させる。これにより、当該合成樹脂材料がスイッチング素子３１の側面３１Ｃに濡れ拡がり、側面３１Ｃが当該合成樹脂材料により覆われた状態となる。最後に、当該合成樹脂材料を熱硬化させることにより、耐湿層５１が形成される。この際、当該溶剤は揮発する。このような形成方法によれば、スイッチング素子３１の側面３１Ｃを覆う耐湿層５１を構成することが容易となる。
【0108】
図１５～図１７に示すように、耐湿層５１は、第１上アーム搭載層２１１Ａ、第２上アーム搭載層２２１Ａおよび第３上アーム搭載層２３１Ａのいずれかと、少なくともいずれかの複数のスイッチング素子３１の側面３１Ｃとの双方に接する。耐湿層５１は、厚さ方向ｚにおいて第１上アーム搭載層２１１Ａ、第２上アーム搭載層２２１Ａおよび第３上アーム搭載層２３１Ａのいずれかと側面３１Ｃとの間、すなわち接合層３９および裏面電極３１２を跨いでいる。
【0109】
図１８～図２０に示すように、耐湿層５１は、第１下アーム搭載層２１１Ｂ、第２下アーム搭載層２２１Ｂおよび第３下アーム搭載層２３１Ｂのいずれかと、少なくともいずれかの複数のスイッチング素子３１の側面３１Ｃとの双方に接する。耐湿層５１は、厚さ方向ｚにおいて第１下アーム搭載層２１１Ｂ、第２下アーム搭載層２２１Ｂおよび第３下アーム搭載層２３１Ｂのいずれかと側面３１Ｃとの間、すなわち接合層３９および裏面電極３１２を跨いでいる。
【0110】
したがって、耐湿層５１は、第１搭載層２１１、第２搭載層２２１および第３搭載層２３１のいずれかと、少なくともいずれかの複数の側面３１Ｃとの双方に接する。耐湿層５１は、厚さ方向ｚにおいて第１搭載層２１１、第２搭載層２２１および第３搭載層２３１のいずれかと、側面３１Ｃとの間を跨いでいる。
【0111】
図１５、図１６、図１８および図１９に示すように、耐湿層５１は、スイッチング素子３１の側面３１Ｃと、スイッチング素子３１と対になる保護素子３２（スイッチング素子３１に対して逆並列接続された保護素子３２）の側面３２Ｃをも一体となって覆っている。これらの図に示す例においては、耐湿層５１は、一対のスイッチング素子３１および保護素子３２に対応して設けられている。すなわち、耐湿層５１は複数の領域に分割されており、これらの複数の領域が一対のスイッチング素子３１の側面３１Ｃおよび保護素子３２の側面３２Ｃを覆う構成となっている。このような構成以外に、第１搭載層２１１、第２搭載層２２１および第３搭載層２３１の各々において、耐湿層５１は、複数のスイッチング素子３１の側面３１Ｃを一体となって覆う構成でもよい。
【0112】
封止樹脂５２は、図１１および図１２に示すように、ケース７０およびヒートシンク６１により囲まれた領域に収容されている。図１６、図１７、図１９および図２０に示すように、封止樹脂５２は、複数のスイッチング素子３１および耐湿層５１の双方を覆っている。封止樹脂５２は、これらに加えて複数の保護素子３２も覆っている。封止樹脂５２は、耐熱性および密着性に優れ、かつ電気絶縁性を有する合成樹脂であることが好ましい。封止樹脂５２は、たとえば熱硬化性オルガノポリシロキサンを主成分としたシリコーンゲルである。封止樹脂５２は、大気に露出している。
【0113】
ヒートシンク６１は、図１１および図１２に示すように、基板１１の裏面１１２に接合されている。半導体装置Ａ１０では、ヒートシンク６１は、第１基板１１Ａの裏面１１２と、第２基板１１Ｂの裏面１１２と、第３基板１１Ｃの裏面１１２とに、それぞれ伝熱層６２および基板接合層６９（ともに詳細は後述）を介して接合されている。ヒートシンク６１は、たとえば銅からなる金属板から構成される。当該金属板の表面には、ニッケルめっきが施されてもよい。図７～図９に示すように、厚さ方向ｚから視てヒートシンク６１の四隅には、複数の支持孔６１１が設けられている。複数の支持孔６１１の各々は、厚さ方向ｚにおいてヒートシンク６１を貫通している。複数の支持孔６１１は、基板１１に接合されたヒートシンク６１を、ケース７０に支持するために用いられる。
【0114】
伝熱層６２は、図１１および図１２に示すように、基板１１の裏面１１２に配置されている。伝熱層６２は、たとえば銅箔などの金属材料から構成される。伝熱層６２は、複数のスイッチング素子３１の駆動により発生した熱をヒートシンク６１に伝導させる。
【0115】
基板接合層６９は、図１１および図１２に示すように、ヒートシンク６１と伝熱層６２との間に介在する接合材である。半導体装置Ａ１０では、基板接合層６９の構成材料は、錫を主成分とする鉛フリーはんだである。基板接合層５９によって、ヒートシンク６１は、基板１１に接合される。
【0116】
ケース７０は、図３に示すように、厚さ方向ｚから視て基板１１の周囲を囲む電気絶縁部材である。ケース７０は、枠状である。ケース７０は、たとえばＰＰＳ（ポリフェニレンサルファイド）など、電気絶縁性を有し、かつ耐熱性に優れた合成樹脂から構成される。ケース７０は、一対の側壁７１、一対の端子台座７２、複数の取付け部７３、電源端子台７４および出力端子台７５を有する。
【0117】
図２、図３、図５および図６に示すように、一対の側壁７１は、第１方向ｘ１において互いに離間し、かつ溝形状である。各々の側壁７１は、第２方向ｘ２および厚さ方向ｚの双方に沿って配置され、かつ厚さ方向ｚにおける一端がヒートシンク６１に接する。第２方向ｘ２における各々の側壁７１の両端は、一対の端子台座７２につながっている。一方の側壁７１の内部には、第１ゲート端子２７Ａ、第１検出端子２８１Ａ、電源電流検出端子２８２および一対のサーミスタ端子２９が配置されている。また、他方の側壁７１の内部には、第２ゲート端子２７Ｂおよび第２検出端子２８１Ｂが配置されている。図８～図１０に示すように、厚さ方向ｚにおいて基板１１に近接するこれらの端子の先端は、いずれも側壁７１に支持されている。
【0118】
図３、図８および図９に示すように、一対の端子台座７２は、第２方向ｘ２において互いに離間している。各々の端子台座７２は、第２方向ｘ２に沿って配置されている。一方の端子台座７２には、第２方向ｘ２の外側に向けて突出する電源端子台７４がつながっており、電源端子２４の一部がこの端子台座７２に支持されている。他方の端子台座７２には、第２方向ｘ２の外側に向けて突出する出力端子台７５がつながっており、出力端子２５の一部がこの端子台座７２に支持されている。
【0119】
図２、図８および図９に示すように、複数の取付け部７３は、厚さ方向ｚから視てケース７０の四隅に設けられている。複数の取付け部７３各々には、厚さ方向ｚにおいて取付け部７３を貫通する取付け孔７３１が設けられている。複数の取付け孔７３１の位置は、ヒートシンク６１に設けられた複数の支持孔６１１に対応している。複数の取付け孔７３１および複数の支持孔６１１にピンなどの締結部材を嵌め込むことによって、ヒートシンク６１はケース７０に支持される。
【0120】
図２、図５および図８に示すように、電源端子台７４は、これにつながる端子台座７２とともに電源端子２４を支持する。電源端子台７４は、第１端子台７４１および第２端子台７４２を含む。第１端子台７４１および第２端子台７４２は、第１方向ｘ１において互いに離間している。第１端子台７４１には、第１電源端子２４Ａの一部が支持されており、この支持された部分が半導体装置Ａ１０の外部に露出している。第２端子台７４２には、第２電源端子２４Ｂの一部が支持されており、この支持された部分が半導体装置Ａ１０の外部に露出している。また、図８および図１３に示すように、第１端子台７４１および第２端子台７４２のそれぞれの内部には、ナット７４３が配置されている。各々のナット７４３は、厚さ方向ｚにおいて第１電源端子２４Ａおよび第２電源端子２４Ｂのいずれかに設けられた接続孔２４１に対応している。接続孔２４１に挿入されたボルトなどの締結部材は、ナット７４３に螺合する。
【0121】
図２、図６および図９に示すように、出力端子台７５は、これにつながる端子台座７２とともに出力端子２５を支持する。出力端子台７５は、第１端子台７５１および第２端子台７５２を含む。第１端子台７５１および第２端子台７５２は、第１方向ｘ１において互いに離間している。第１端子台７５１には、第１出力端子２５Ａの一部が支持されており、この支持された部分が半導体装置Ａ１０の外部に露出している。第２端子台７５２には、第２出力端子２５Ｂの一部が支持されており、この支持された部分が半導体装置Ａ１０の外部に露出している。また、図９および図１４に示すように、第１端子台７５１および第２端子台７５２のそれぞれの内部には、ナット７５３が配置されている。各々のナット７５３は、厚さ方向ｚにおいて第１出力端子２５Ａおよび第２出力端子２５Ｂのいずれかに設けられた接続孔２５１に対応している。接続孔２５１に挿入されたボルトなどの締結部材は、ナット７５３に螺合する。
【0122】
天板７９は、図２、図１１および図１２に示すように、ヒートシンク６１およびケース７０によって形成された半導体装置Ａ１０の内部領域を塞いでいる。天板７９は、基板１１の主面１１１に対向し、かつ厚さ方向ｚにおいて主面１１１に対して離間した状態で、ケース７０の一対の側壁７１に支持されている。天板７９は、電気絶縁性を有する合成樹脂から構成される。
【0123】
次に、図２１に基づき、半導体装置Ａ１０における回路構成について説明する。
【0124】
図２１に示すように、半導体装置Ａ１０においては、上アーム回路８１および下アーム回路８２の２つのスイッチング回路が構成されている。上アーム回路８１は、第１上アーム搭載層２１１Ａ、第２上アーム搭載層２２１Ａおよび第３上アーム搭載層２３１Ａと、これらに電気的に接合された複数のスイッチング素子３１および複数の保護素子３２とにより構成される。これらに電気的に接合された複数のスイッチング素子３１および複数の保護素子３２は、いずれも第１電源端子２４Ａと出力端子２５との間において並列接続されている。上アーム回路８１における複数のスイッチング素子３１のゲート電極３１３は、いずれも第１ゲート端子２７Ａに並列接続されている。半導体装置Ａ１０の外部に配置されたゲートドライバなどの駆動回路により、第１ゲート端子２７Ａにゲート電圧が印加されることで、上アーム回路８１における複数のスイッチング素子３１は同時に駆動する。
【0125】
上アーム回路８１における複数のスイッチング素子３１の主面電極３１１は、いずれも第１検出端子２８１Ａに並列接続されている。上アーム回路８１における複数のスイッチング素子３１に流れるソース電流は、第１検出端子２８１Ａを介して、半導体装置Ａ１０の外部に配置された制御回路に入力される。
【0126】
上アーム回路８１において、第１電源端子２４Ａおよび第２電源端子２４Ｂにより第１上アーム搭載層２１１Ａ、第２上アーム搭載層２２１Ａおよび第３上アーム搭載層２３１Ａに印加された電圧は、電源電流検出端子２８２を介して、外部に配置された半導体装置Ａ１０の制御回路に入力される。
【0127】
下アーム回路８２は、第１下アーム搭載層２１１Ｂ、第２下アーム搭載層２２１Ｂおよび第３下アーム搭載層２３１Ｂと、これらに電気的に接合された複数のスイッチング素子３１および複数の保護素子３２は、いずれも出力端子２５と第２電源端子２４Ｂとの間において並列接続されている。下アーム回路８２における複数のスイッチング素子３１のゲート電極３１３は、いずれも第２ゲート端子２７Ｂに並列接続されている。半導体装置Ａ１０の外部に配置されたゲートドライバなどの駆動回路により、第２ゲート端子２７Ｂにゲート電圧が印加されることで、下アーム回路８２における複数のスイッチング素子３１は同時に駆動する。
【0128】
下アーム回路８２における複数のスイッチング素子３１の主面電極３１１は、いずれも第２検出端子２８１Ｂに並列接続されている。下アーム回路８２における複数のスイッチング素子３１に流れるソース電流は、第２検出端子２８１Ｂを介して、半導体装置Ａ１０の外部に配置された制御回路に入力される。
【0129】
第１電源端子２４Ａおよび第２電源端子２４Ｂに直流電源が接続され、かつ上アーム回路８１および下アーム回路８２における複数のスイッチング素子３１が駆動することによって、出力端子２５から様々な周波数の交流電圧が出力される。出力端子２５から出力された当該交流電圧は、モータなどの電力供給対象に供給される。
【0130】
次に、半導体装置Ａ１０の作用効果について説明する。
【0131】
半導体装置Ａ１０の構成によれば、耐湿層５１は、搭載層（第１搭載層２１１、第２搭載層２２１および第３搭載層２３１）と、少なくともいずれかのスイッチング素子３１の側面３１Ｃとの双方に接する。耐湿層５１は、厚さ方向ｚにおいて当該搭載層と側面３１Ｃとの間を跨いでいる。図２２に示すように、高温高湿の影響により水分が封止樹脂５２に浸入すると、スイッチング素子３１の主面電極３１１からリーク電流Ｌｃが発生しやすい状態となる。スイッチング素子３１おいて、リーク電流Ｌｃは、絶縁膜３１４の表面および側面３１Ｃを伝って流れようとする。耐湿層５１を備えることにより、リーク電流Ｌｃの経路がより長くなるため、リーク電流Ｌｃが流れにくくなる。これにより、リーク電流Ｌｃが、搭載層に到達することを抑制できるため、リーク電流Ｌｃが通電することに起因するスイッチング素子３１の破壊防止が図られる。したがって、半導体装置Ａ１０によれば、高温高湿下においてより安定した性能を発揮することが可能となる。なお、スイッチング素子３１や保護素子３２の厚さが１５０μｍ以下と比較的薄い場合、リーク電流Ｌｃの経路がより短くなるため、これらの半導体素子に１，２００Ｖ以上の電圧を印加させるとリーク電流Ｌｃがより流れやすくなる。このように、厚さが比較的薄いスイッチング素子３１に耐湿層５１を設けると特に有効である。
【0132】
一方、図２３に示すように、耐湿層５１を備えない比較例Ｂ１０では、リーク電流Ｌｃは、スイッチング素子３１の側面３１Ｃを伝って搭載層（第１搭載層２１１、第２搭載層２２１および第３搭載層２３１）に導通してしまう。これにより、スイッチング素子３１において、主面電極３１１と裏面電極３１２とのショートが起こるため、スイッチング素子３１が破壊されることとなる。
【0133】
耐湿層５１の構成材料には、ポリイミドを含むことが好ましい。ポリイミドは、温度サイクルに強く、かつ湿気におかされにくい電気絶縁材料である。当該構成材料にポリイミドを含むことにより、図２２に示すように高温高湿下であってもリーク電流Ｌｃをスイッチング素子３１の側面３１Ｃに沿って流れにくくするという耐湿層５１の機能が発揮される。
【0134】
耐湿層５１の構成材料には、ポリイミドに加え、シリコーンゲルをさらに含むことがより好ましい。このような構成材料とすることにより、ポリイミドのみから構成される耐湿層５１と比較して、耐湿層５１のヤング率を低下させることができる。これにより、半導体装置Ａ１０の使用時に発生するスイッチング素子３１の熱ひずみに対して耐湿層５１が追随しやすくなる。したがって、スイッチング素子３１に作用するせん断応力を低減させることができる。
【0135】
また、耐湿層５１がポリイミドおよびシリコーンゲルを含む構成とすることにより、耐湿層５１の温度サイクルに対する耐性をより向上させることもできる。ポリイミドのみから構成される耐湿層５１を備える半導体装置Ａ１０に対して－４０～１２５℃の温度サイクル試験を行った場合、半導体装置Ａ１０は約２０回で破壊された。これは、耐湿層５１に亀裂が発生し、その亀裂から水分が浸入したためと考えられる。一方、ポリイミドおよびシリコーンゲルから構成される耐湿層５１を備える半導体装置Ａ１０に対して同一条件で温度サイクル試験を行った場合、半導体装置Ａ１０は１，０００回を超えても破壊されなかった。これは、ポリイミドのみから構成される耐湿層５１と比較して、耐湿層５１のヤング率が低下するため、熱膨張および熱収縮により耐湿層５１に発生するせん断応力が低減するためである。したがって、耐湿層５１は、ポリイミドおよびシリコーンゲルを含む構成であることがより好ましい。
【0136】
半導体装置Ａ１０は、スイッチング素子３１の主面電極３１１に接続された複数のワイヤ４１を備える。複数のワイヤ４１は、第１方向ｘ１に延びている。これにより、複数のワイヤ４１に阻害されることなく、スイッチング素子３１の側面３１Ｃを覆う耐湿層５１を形成することができる。
【0137】
一対の外ワイヤ４１Ｂの第１ボンディング部４１１の各々は、第１パッド部３１１Ａに接する第１接続部４１１Ａと、第２パッド部３１１Ｂに接する第２接続部４１１Ｂと、第１接続部４１１Ａと第２接続部４１１Ｂとの間に挟まれた連結部４１１Ｃを有する。連結部４１１Ｃは、厚さ方向ｚにおいてスイッチング素子３１の主面３１Ａが向く側に向けて突出している。図１６および図１９に示すように、厚さ方向ｚにおいてスイッチング素子３１の主面電極３１１の表面から連結部４１１Ｃの頂点Ｃまでに至る連結部４１１Ｃの高さＨは、ワイヤ４１の直径の３倍以上とすることが好ましい。たとえば、ワイヤ４１の直径が３００μｍである場合は、連結部４１１Ｃの高さＨを９００μｍ以上とすることが好ましい。これにより、連結部４１１Ｃが、第１方向ｘ１に弾性変形し得る伸縮体として機能するため、第１接続部４１１Ａおよび第２接続部４１１Ｂに作用するせん断応力を低減させることができる。したがって、当該せん断応力により第１ボンディング部４１１が主面電極３１１から剥離することを防止できる。半導体装置Ａ１０においては、ワイヤ４１の直径が４００μｍとされており、連結部４１１Ｃの高さＨは１，６００μｍとされている。なお、半導体装置Ａ１０において、連結部４１１Ｃの高さＨを８００μｍとした場合、後述するΔＴjパワーサイクル試験により第１接続部４１１Ａおよび第２接続部４１１Ｂの少なくともいずれかが剥離することがある。
【0138】
半導体装置Ａ１０は、基板１１の裏面１１２に接合されたヒートシンク６１を備える。これにより、複数のスイッチング素子３１から発生した熱を、半導体装置Ａ１０の外部に効率よく放出させることができる。この場合において、基板１１は、熱伝導性に優れたセラミックス（窒化アルミニウムなど）から構成されることが好ましい。
【0139】
【0140】
（第１変形例）
図２４および図２５に基づき、半導体装置Ａ１０の第１変形例にかかる半導体装置Ａ１１について説明する。半導体装置Ａ１１は、スイッチング素子３１に対する耐湿層５１の接触面積が、先述した半導体装置Ａ１０の当該接触面積よりも小である例である。なお、図２４の断面位置は、図１６の断面位置と同一である。図２５の断面位置は、図１９の断面位置と同一である。
図２４および図２５に基づき、半導体装置Ａ１０の第１変形例にかかる半導体装置Ａ１１について説明する。半導体装置Ａ１１は、スイッチング素子３１に対する耐湿層５１の接触面積が、先述した半導体装置Ａ１０の当該接触面積よりも小である例である。なお、図２４の断面位置は、図１６の断面位置と同一である。図２５の断面位置は、図１９の断面位置と同一である。
【0141】
【0142】
次に、半導体装置Ａ１１の作用効果について説明する。
【0143】
半導体装置Ａ１１の構成によれば、耐湿層５１は、搭載層（第１搭載層２１１、第２搭載層２２１および第３搭載層２３１）と、少なくともいずれかのスイッチング素子３１の側面３１Ｃとの双方に接する。耐湿層５１は、厚さ方向ｚにおいて当該搭載層と側面３１Ｃとの間を跨いでいる。したがって、半導体装置Ａ１１によっても、高温高湿下においてより安定した性能を発揮することが可能となる。
【0144】
（第２変形例）
図２６～図３１に基づき、半導体装置Ａ１０の第２変形例にかかる半導体装置Ａ１２について説明する。半導体装置Ａ１２は、スイッチング素子３１に対する耐湿層５１の接触面積が、先述した半導体装置Ａ１０の当該接触面積よりも大である例である。
図２６～図３１に基づき、半導体装置Ａ１０の第２変形例にかかる半導体装置Ａ１２について説明する。半導体装置Ａ１２は、スイッチング素子３１に対する耐湿層５１の接触面積が、先述した半導体装置Ａ１０の当該接触面積よりも大である例である。
【0145】
【0146】
次に、半導体装置Ａ１２の作用効果について説明する。
【0147】
半導体装置Ａ１２の構成によれば、耐湿層５１は、搭載層（第１搭載層２１１、第２搭載層２２１および第３搭載層２３１）と、少なくともいずれかのスイッチング素子３１の側面３１Ｃとの双方に接する。耐湿層５１は、厚さ方向ｚにおいて当該搭載層と側面３１Ｃとの間を跨いでいる。したがって、半導体装置Ａ１２によっても、高温高湿下においてより安定した性能を発揮することが可能となる。
【0148】
半導体装置Ａ１２のスイッチング素子３１において、耐湿層５１は、側面３１Ｃおよび絶縁膜３１４の双方に接する。耐湿層５１は、厚さ方向ｚから視たときの絶縁膜３１４の周縁３１４Ａを跨いでいる。これにより、図２２に示すリーク電流Ｌｃの経路が半導体装置Ａ１０よりもさらに長くなるため、リーク電流Ｌｃが半導体装置Ａ１０よりも流れにくくなる。また、耐湿層５１は絶縁膜３１４を覆うため、絶縁膜３１４を外的因子から保護できる。
【0149】
（第３変形例）
図３２～図３７に基づき、半導体装置Ａ１０の第３変形例にかかる半導体装置Ａ１３について説明する。半導体装置Ａ１３は、スイッチング素子３１に対する耐湿層５１の接触面積が、先述した半導体装置Ａ１２の当該接触面積よりも大である例である。
図３２～図３７に基づき、半導体装置Ａ１０の第３変形例にかかる半導体装置Ａ１３について説明する。半導体装置Ａ１３は、スイッチング素子３１に対する耐湿層５１の接触面積が、先述した半導体装置Ａ１２の当該接触面積よりも大である例である。
【0150】
図３２～図３７に示すように、スイッチング素子３１において、耐湿層５１は、側面３１Ｃおよび絶縁膜３１４の双方に接する。耐湿層５１は、厚さ方向ｚから視たときの絶縁膜３１４の周縁３１４Ａを跨いでいる。また、耐湿層５１は、主面電極３１１の少なくとも一部にも接する。
【0151】
次に、半導体装置Ａ１３の作用効果について説明する。
【0152】
半導体装置Ａ１３の構成によれば、耐湿層５１は、搭載層（第１搭載層２１１、第２搭載層２２１および第３搭載層２３１）と、少なくともいずれかのスイッチング素子３１の側面３１Ｃとの双方に接する。耐湿層５１は、厚さ方向ｚにおいて当該搭載層と側面３１Ｃとの間を跨いでいる。したがって、半導体装置Ａ１３によっても、高温高湿下においてより安定した性能を発揮することが可能となる。
【0153】
半導体装置Ａ１３のスイッチング素子３１において、耐湿層５１は、側面３１Ｃおよび絶縁膜３１４の双方に接するとともに、主面電極３１１の少なくとも一部にも接する。図３２および図３５に示すように、厚さ方向ｚから視て耐湿層５１は、主面電極３１１の一部と重なりつつ、主面電極３１１を囲む状態となる。これにより、側面３１Ｃの絶縁耐圧が半導体装置Ａ１２よりも向上するため、図２２に示すリーク電流Ｌｃが半導体装置Ａ１２よりも流れにくくなる。また、耐湿層５１は絶縁膜３１４を覆うため、絶縁膜３１４を外的因子から保護できる。
【0154】
（第４変形例）
図３８～図４３に基づき、半導体装置Ａ１０の第４変形例にかかる半導体装置Ａ１４について説明する。半導体装置Ａ１４は、スイッチング素子３１に対する耐湿層５１の接触面積が、先述した半導体装置Ａ１３の当該接触面積よりも大である例である。
図３８～図４３に基づき、半導体装置Ａ１０の第４変形例にかかる半導体装置Ａ１４について説明する。半導体装置Ａ１４は、スイッチング素子３１に対する耐湿層５１の接触面積が、先述した半導体装置Ａ１３の当該接触面積よりも大である例である。
【0155】
図３８～図４３に示すように、スイッチング素子３１において、耐湿層５１は、側面３１Ｃおよび絶縁膜３１４の双方に接する。耐湿層５１は、厚さ方向ｚから視たときの絶縁膜３１４の周縁３１４Ａを跨いでいる。耐湿層５１は、主面電極３１１と、複数のワイヤ４１の第１ボンディング部４１１の少なくとも一部とにも、それぞれ接する。このため、複数のスイッチング素子３１は、耐湿層５１により全体にわたって覆われている。ただし、第１ボンディング部４１１は耐湿層５１により完全には覆われていないため、第１ボンディング部４１１の上端は、耐湿層５１から露出している。すなわち、スイッチング素子３１の主面３１Ａを覆う耐湿層５１の厚さは、ワイヤ４１の直径よりも小である。
【0156】
図３８、図３９、図４１および図４２に示すように、耐湿層５１は、スイッチング素子３１に対応する保護素子３２の表面の全体を覆っている。ただし、複数のワイヤ４１の第２ボンディング部４１２は耐湿層５１により完全には覆われていないため、第２ボンディング部４１２の上端は、耐湿層５１から露出している。すなわち、保護素子３２の主面３２Ａを覆う耐湿層５１の厚さは、ワイヤ４１の直径よりも小である。
【0157】
次に、半導体装置Ａ１４の耐湿層５１の形成方法の一例について説明する。ポリイミド、シリコーンゲルおよび溶剤を含み、かつ流動性を有する合成樹脂材料を用意する。当該溶剤は揮発性を有する。次いで、ワイヤボンディング工程により、複数のスイッチング素子３１および複数の保護素子３２と、これらが搭載された搭載層（第１搭載層２１１、第２搭載層２２１および第３搭載層２３１）などとの電気的接続を行った後、ディスペンサによりスイッチング素子３１および保護素子３２のそれぞれの上面に当該合成樹脂材料を滴下させる。当該合成樹脂は流動性を有するため、主面電極３１１、ゲート電極３１３および絶縁膜３１４を含むスイッチング素子３１の上面の全体に拡がるとともに、スイッチング素子３１の側面３１Ｃから搭載層まで拡がる。保護素子３２においても同様に、保護素子３２の表面の全体が当該合成樹脂材料により覆われる。これにより、スイッチング素子３１の表面の全体が当該合成樹脂材料により覆われた状態となる。当該合成樹脂材料の表面張力により、スイッチング素子３１の上面上の当該合成樹脂材料の厚さは略均一となる。最後に、当該合成樹脂材料を熱硬化させることにより、耐湿層５１が形成される。この際、当該溶剤は揮発する。このような形成方法によれば、スイッチング素子３１および保護素子３２を覆う耐湿層５１を構成することが容易となる。
【0158】
次に、半導体装置Ａ１４の作用効果について説明する。
【0159】
半導体装置Ａ１４の構成によれば、耐湿層５１は、搭載層（第１搭載層２１１、第２搭載層２２１および第３搭載層２３１）と、少なくともいずれかのスイッチング素子３１の側面３１Ｃとの双方に接する。耐湿層５１は、厚さ方向ｚにおいて当該搭載層と側面３１Ｃとの間を跨いでいる。したがって、半導体装置Ａ１４によっても、高温高湿下においてより安定した性能を発揮することが可能となる。
【0160】
複数のスイッチング素子３１の各々において、耐湿層５１は、側面３１Ｃおよび絶縁膜３１４の双方に接する。さらに、耐湿層５１は、主面電極３１１と、複数のワイヤ４１の第１ボンディング部４１１の少なくとも一部とにも接する。これにより、スイッチング素子３１の全体が耐湿層５１に覆われるため、封止樹脂５２に浸入した水分がスイッチング素子３１の表面に到達することを抑制できる。よって、当該水分の影響に伴う図２２に示すリーク電流Ｌｃに起因した複数のスイッチング素子３１の絶縁破壊を、より効果的に防止できる。また、耐湿層５１は絶縁膜３１４を覆うため、絶縁膜３１４を外的因子から保護できる。
【0161】
複数のスイッチング素子３１の各々において、厚さ方向ｚに突出する第１ボンディング部４１１の連結部４１１Ｃを有する一対の外ワイヤ４１Ｂは、第２方向ｘ２において一対の内ワイヤ４１Ａの両側に配置されている。これにより、連結部４１１Ｃに干渉することなく、スイッチング素子３１の主面３１Ａの上方から耐湿層５１を形成するための合成樹脂材料を滴下させることができる。なお、図３８に示すように、半導体装置Ａ１４においては、連結部４１１Ｃは、一対の外ワイヤ４１Ｂの第１ボンディング部４１１にのみ設けられている。連結部４１１Ｃは、一対の外ワイヤ４１Ｂの第１ボンディング部４１１のみならず、一対の内ワイヤ４１Ａの第１ボンディング部４１１にも設けることも一例として考えられる。しかし、この場合においては、隣り合う２つの連結部４１１Ｃがより近接するため、耐湿層５１を形成するための合成樹脂材料をスイッチング素子３１に滴下させることが困難となる。さらに、当該合成樹脂材料をスイッチング素子３１に滴下させた際、連結部４１１Ｃの上端まで当該合成樹脂材料が這い上がるおそれがある。このような状態となると、耐湿層５１のヤング率は比較的高いため、スイッチング素子３１から発せられる熱によって連結部４１１Ｃにより大きなせん断応力が作用する。これにより、第１ボンディング部４１１の第１接続部４１１Ａおよび第２接続部４１１Ｂが、スイッチング素子３１の主面電極３１１から剥離するおそれがある。したがって、半導体装置Ａ１４の信頼性の観点から、隣り合う２つの連結部４１１Ｃの第２方向ｘ２における間隔は、より長く確保されることが好ましい。
【0162】
耐湿層５１は、これが覆うスイッチング素子３１に対応する保護素子３２の全体をも覆っている。これにより、複数の保護素子３２を外的因子からより効果的に保護できる。ただし、第１ボンディング部４１１は耐湿層５１により完全には覆われていないため、第１ボンディング部４１１の上端は、耐湿層５１から露出している。すなわち、スイッチング素子３１の主面３１Ａを覆う耐湿層５１の厚さは、ワイヤ４１の直径よりも小である。これにより、第１ボンディング部４１１が耐湿層５１により完全に覆われた場合と比較して、第１ボンディング部４１１に作用するせん断応力が過度に大きくなることを抑制できる。したがって、第１ボンディング部４１１がスイッチング素子３１の主面電極３１１から剥離することを抑制できるため、半導体装置Ａ１４の信頼性が向上する。
【0163】
次に、図５０に基づき、半導体装置Ａ１４における耐湿層５１の好ましい厚さについて説明する。図５０は、半導体装置Ａ１４における耐湿層５１の厚さの相違に基づく、Ｈ３ＴＲＢ試験結果と、ΔＴjパワーサイクル試験結果とを示している。図５０に示す耐湿層５１の厚さは、スイッチング素子３１の絶縁膜３１４の角部（周縁３１４Ａおよび側面３１Ｃの双方につながる部分）における耐湿層５１の厚さを指す。Ｈ３ＴＲＢ試験においては、当該試験を行う前に、－４０～１２５℃の温度サイクルを半導体装置Ａ１４に与えている。当該温度サイクルの回数は３００回である。Ｈ３ＴＲＢ試験において半導体装置Ａ１４を駆動させるための直流電圧は、後述のとおり１，３６０Ｖである。ΔＴjパワーサイクル試験においては、複数のスイッチング素子３１を搭載層（第１搭載層２１１、第２搭載層２２１および第３搭載層２３１）に電気的に接合させるための第１接合層３９１の温度ΔＴjを１００℃としている。これにより、ΔＴjパワーサイクル試験における温度サイクルの範囲は、５０～１５０℃である。
【0164】
図５０の左側の縦軸は、Ｈ３ＴＲＢ試験による半導体装置Ａ１４の耐性時間を示している。当該耐性時間とは、当該試験開始から半導体装置Ａ１４の少なくともいずれかのスイッチング素子３１が絶縁破壊に至るまでの時間である。図５０の右側の縦軸は、スイッチング素子３１の主面電極３１１に接続されたワイヤ４１の第１ボンディング部４１１が、ΔＴjパワーサイクル試験により主面電極３１１から剥離したときの温度サイクルの回数（ΔＴjパワーサイクル）を示している。要求される当該温度サイクルの回数（図５０に示すΔＴjパワーサイクルの規格値）は、１５，０００回である。図５０の横軸は、耐湿層５１の厚さである。
【0165】
図５０に示すように、耐湿層５１の厚さが１０μｍを超えると、半導体装置Ａ１４の耐性時間は急激に長くなる。これは、耐湿層５１の厚さを大にするほど、水分の浸入に起因したスイッチング素子３１の破壊耐性（吸湿信頼性）が向上することを示している。一方、耐湿層５１の厚さを徐々に大にすると、ΔＴjパワーサイクルが徐々に低下する。これは、耐湿層５１の厚さを大にするほど、ワイヤ４１の第１ボンディング部４１１がスイッチング素子３１の主面電極３１１から剥離しやすくなること、またはワイヤ４１の第２ボンディング部４１２が保護素子３２のアノード電極３２１から剥離しやすくなることを示している。これらの試験結果に基づき、耐湿層５１の厚さは、４０μｍ以上２００μｍ以下であることが好ましい。より好ましくは、耐湿層５１の厚さは、５０μｍ以上１００μｍ以下である。なお、スイッチング素子３１の上面上における耐湿層５１の厚さは、耐湿層５１の角部における厚さの１．２倍であることが実験的に確認されている。したがって、スイッチング素子３１の上面上における耐湿層５１の厚さは、４８μｍ以上２４０μｍ以下であることが好ましく、より好ましくは、６０μｍ以上１２０μｍ以下である。
【0166】
図５１は、半導体装置Ａ１４と、図２３に示す耐湿層５１を備えない比較例Ｂ１０とのそれぞれについてＨ３ＴＲＢ試験を行った際の試験結果（単位：ｈ）を示している。先述のとおり、Ｈ３ＴＲＢ試験に合格（装置耐性時間が１，０００ｈ以上）した半導体装置は、高温高湿下においてより安定した性能を発揮することが期待される。定格電圧が１，７００Ｖである場合においてＨ３ＴＲＢ試験を行う場合、当該試験において半導体装置Ａ１４および比較例Ｂ１０の両者を駆動させるための直流電圧は、１，３６０Ｖ（定格電圧の８０％）に設定される。当該直流電圧に基づきＨ３ＴＲＢ試験を行った結果、半導体装置Ａ１４の装置耐性時間は１，０００ｈ以上であり、合格である。このため、半導体装置Ａ１４は、高温高湿下においてより安定した性能を発揮することが期待される。一方、比較例Ｂ１０の装置耐性時間は１０～５００ｈであり、不合格である。このため、比較例Ｂ１０は、高温高湿下でより安定した性能を発揮するという観点では、半導体装置Ａ１４よりも劣ることがいえる。
【0167】
図５１に示すように、Ｈ３ＴＲＢ試験を行ったときの封止樹脂５２の絶縁抵抗低下率（単位：％）は、半導体装置Ａ１４が２０％であり、比較例Ｂ１０が８４％である。高温高湿下により封止樹脂５２に水分が浸入した場合であっても、耐湿層５１が図２２に示すリーク電流Ｌｃを複数のスイッチング素子３１の側面３１Ｃに沿って流れにくくすることから、封止樹脂５２の絶縁抵抗低下率が図５１に示す結果になると考えられる。
【0168】
（第５変形例）
図４４～図４９に基づき、半導体装置Ａ１０の第５変形例にかかる半導体装置Ａ１５について説明する。半導体装置Ａ１５は、スイッチング素子３１の上面上における耐湿層５１の厚さが、先述した半導体装置Ａ１４の当該厚さよりも大である例である。
図４４～図４９に基づき、半導体装置Ａ１０の第５変形例にかかる半導体装置Ａ１５について説明する。半導体装置Ａ１５は、スイッチング素子３１の上面上における耐湿層５１の厚さが、先述した半導体装置Ａ１４の当該厚さよりも大である例である。
【0169】
【0170】
図４４、図４５、図４７および図４８に示すように、耐湿層５１は、スイッチング素子３１に対応する保護素子３２の表面の全体と、保護素子３２のアノード電極３２１に接続された複数のワイヤ４１の第２ボンディング部４１２とを覆っている。
【0171】
次に、半導体装置Ａ１５の作用効果について説明する。
【0172】
半導体装置Ａ１５の構成によれば、耐湿層５１は、搭載層（第１搭載層２１１、第２搭載層２２１および第３搭載層２３１）と、少なくともいずれかのスイッチング素子３１の側面３１Ｃとの双方に接する。耐湿層５１は、厚さ方向ｚにおいて当該搭載層と側面３１Ｃとの間を跨いでいる。したがって、半導体装置Ａ１５によっても、高温高湿下においてより安定した性能を発揮することが可能となる。
【0173】
スイッチング素子３１において、耐湿層５１は、スイッチング素子３１と、複数のワイヤ４１の第１ボンディング部４１１との双方を覆っている。これにより、スイッチング素子３１の全体が耐湿層５１に覆われるため、封止樹脂５２に浸入した水分がスイッチング素子３１の主面３１Ａに到達することを抑制できる。よって、当該水分の影響に伴う図２２に示すリーク電流Ｌｃに起因した複数のスイッチング素子３１の絶縁破壊を、より効果的に防止できる。また、耐湿層５１は絶縁膜３１４を覆うため、絶縁膜３１４を外的因子から保護できる。なお、半導体装置Ａ１５においても、スイッチング素子３１の上面上における耐湿層５１の厚さは、４８μｍ以上２４０μｍ以下であることが好ましい。
【0174】
〔第２実施形態〕
図５２～図５７に基づき、本発明の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
図５２～図５７に基づき、本発明の第２実施形態にかかる半導体装置Ａ２０について説明する。これらの図において、先述した半導体装置Ａ１０と同一または類似の要素には同一の符号を付して、重複する説明を省略する。
【0175】
半導体装置Ａ２０は、複数のワイヤ４１に代えて複数のクリップ４７を備えることが、先述した半導体装置Ａ１０と異なる。
【0176】
複数のクリップ４７は、図５２～図５４に示すように、複数のスイッチング素子３１の主面電極３１１と、第１下アーム搭載層２１１Ｂ、第２下アーム搭載層２２１Ｂおよび第３下アーム搭載層２３１Ｂのいずれかと、に電気的に接合されている。複数のクリップ４７は、図５５～図５７に示すように、複数のスイッチング素子３１の主面電極３１１と、第１導電層２１２、第２導電層２２２および第３導電層２３２のいずれかと、に電気的に接合されている。複数のクリップ４７は、銅などの金属薄板に曲げ加工がなされたものである。図５２および図５５に示すように、複数のクリップ４７は、厚さ方向ｚから視て第１方向ｘ１に延びる帯状である。図５３および図５６に示すように、複数のクリップ４７は、第２方向ｘ２から視て鉤状である。また、図５３および図５６に示すように、クリップ４７を主面電極３１１などの対象物に電気的に接合させるために、クリップ接合層４９が用いられる。クリップ接合層４９は、導電性を有する。クリップ接合層４９の構成材料は、たとえば錫を主成分とする鉛フリーはんだである。なお、クリップ接合層４９を用いる場合、主面電極３１１の表面には、ニッケルや金などのめっき層が施される。半導体装置Ａ２０において、主面電極３１１が耐湿層５１に覆われる構成にすると、クリップ接合層４９および当該めっき層も耐湿層５１に覆われる。
【0177】
図５２～図５４に示すように、第１上アーム搭載層２１１Ａに電気的に接合された複数のスイッチング素子３１においては、複数のクリップ４７は、複数の主面電極３１１と第１下アーム搭載層２１１Ｂとに電気的に接合されている。図５５～図５７に示すように、第１下アーム搭載層２１１Ｂに電気的に接合された複数のスイッチング素子３１においては、複数のクリップ４７は、複数の主面電極３１１と第１導電層２１２とに電気的に接合されている。これにより、第１搭載層２１１に電気的に接合された複数のスイッチング素子３１の主面電極３１１は、第１下アーム搭載層２１１Ｂおよび第１導電層２１２のいずれかに導通している。
【0178】
図５２～図５４に示すように、第２上アーム搭載層２２１Ａに電気的に接合された複数のスイッチング素子３１においては、複数のクリップ４７は、複数の主面電極３１１と第２下アーム搭載層２２１Ｂとに電気的に接合されている。図５５～図５７に示すように、第２下アーム搭載層２２１Ｂに電気的に接合された複数のスイッチング素子３１においては、複数のクリップ４７は、複数の主面電極３１１と第２導電層２２２とに電気的に接合されている。これにより、第２搭載層２２１に電気的に接合されたスイッチング素子３１の主面電極３１１は、第２下アーム搭載層２２１Ｂおよび第２導電層２２２のいずれかに導通している。
【0179】
図５２～図５４に示すように、第３上アーム搭載層２３１Ａに電気的に接合された複数のスイッチング素子３１においては、複数のクリップ４７は、複数の主面電極３１１と第３下アーム搭載層２３１Ｂとに電気的に接合されている。図５５～図５７に示すように、第３下アーム搭載層２３１Ｂに電気的に接合された複数のスイッチング素子３１においては、複数のクリップ４７は、複数の主面電極３１１と第３導電層２３２とに電気的に接合されている。これにより、第３搭載層２３１に電気的に接合されたスイッチング素子３１の主面電極３１１は、第３下アーム搭載層２３１Ｂおよび第３導電層２３２のいずれかに導通している。
【0180】
図５２および図５３に基づき、第１上アーム搭載層２１１Ａ、第２上アーム搭載層２２１Ａおよび第３上アーム搭載層２３１Ａのそれぞれに電気的に接合された複数のスイッチング素子３１の各々におけるクリップ４７の構成について説明する。図５３に示すように、クリップ４７は、スイッチング素子３１に対応する保護素子３２のアノード電極３２１にもクリップ接合層４９を用いて電気的に接合されている。これにより、第１上アーム搭載層２１１Ａに電気的に接合された保護素子３２のアノード電極３２１は、これに対応するスイッチング素子３１の主面電極３１１と、第１下アーム搭載層２１１Ｂとの双方に導通している。第２上アーム搭載層２２１Ａに電気的に接合された保護素子３２のアノード電極３２１は、これに対応するスイッチング素子３１の主面電極３１１と、第２下アーム搭載層２２１Ｂとの双方に導通している。さらに、第３上アーム搭載層２３１Ａに電気的に接合された保護素子３２のアノード電極３２１は、これに対応するスイッチング素子３１の主面電極３１１と、第３下アーム搭載層２３１Ｂとの双方に導通している。
【0181】
図５２および図５３に示すように、複数のクリップ４７の各々は、厚さ方向ｚに貫通する開口４７１を有する。開口４７１は、第１方向ｘ１においてスイッチング素子３１の主面電極３１１と、保護素子３２のアノード電極３２１との間に位置する。厚さ方向ｚから視て、開口４７１からは、スイッチング素子３１の絶縁膜３１４の周縁３１４Ａが視認される。複数のスイッチング素子３１の主面電極３１１に複数のクリップ４７を電気的に接合させると、スイッチング素子３１の大部分がクリップ４７に覆い隠される構成となる。そこで、複数のクリップ４７の各々に、厚さ方向ｚから視てスイッチング素子３１に重なる位置において開口４７１を設けることにより、クリップ４７の下方においても耐湿層５１を形成するための合成樹脂材料を滴下させることができる。これにより、当該合成樹脂材料をスイッチング素子３１の全体にわたって均等に滴下させることができる。なお、半導体装置Ａ２０においては、クリップ４７に開口４７１を設ける構成を示しているが、開口４７１に代えて、厚さ方向ｚから視てスイッチング素子３１に重なる位置において、厚さ方向ｚに貫通する切欠きをクリップ４７に設ける構成としてもよい。
【0182】
図５５および図５６に基づき、第１下アーム搭載層２１１Ｂ、第２下アーム搭載層２２１Ｂおよび第３下アーム搭載層２３１Ｂのそれぞれに電気的に接合された複数のスイッチング素子３１の各々におけるクリップ４７の構成について説明する。図５６に示すように、クリップ４７は、スイッチング素子３１に対応する保護素子３２のアノード電極３２１にもクリップ接合層４９を用いて電気的に接合されている。これにより、第１下アーム搭載層２１１Ｂに電気的に接合された保護素子３２のアノード電極３２１は、これに対応するスイッチング素子３１の主面電極３１１と、第１導電層２１２との双方に導通している。第２下アーム搭載層２２１Ｂに電気的に接合された保護素子３２のアノード電極３２１は、これに対応するスイッチング素子３１の主面電極３１１と、第２導電層２２２との双方に導通している。さらに、第３下アーム搭載層２３１Ｂに電気的に接合された保護素子３２のアノード電極３２１は、これに対応するスイッチング素子３１の主面電極３１１と、第３導電層２３２との双方に導通している。なお、クリップ４７がアノード電極３２１に電気的に接合されるため、半導体装置Ａ２０においては、アノード電極３２１には、図１８に示す一対の補助ワイヤ４６が接続されない。
【0183】
図５５および図５６に示すように、複数のクリップ４７の各々は、厚さ方向ｚに貫通する一対の開口４７１を有する。一対の開口４７１は、第１方向ｘ１においてスイッチング素子３１の主面電極３１１の両側に位置する。厚さ方向ｚから視て、一対の開口４７１からは、スイッチング素子３１の絶縁膜３１４の周縁３１４Ａが視認される。
【0184】
次に、半導体装置Ａ２０の作用効果について説明する。
【0185】
半導体装置Ａ２０の構成によれば、耐湿層５１は、第１搭載層２１１、第２搭載層２２１および第３搭載層２３１のいずれかと、複数のスイッチング素子３１の側面３１Ｃとの双方に接する。耐湿層５１は、厚さ方向ｚにおいて第１搭載層２１１、第２搭載層２２１および第３搭載層２３１のいずれかと、側面３１Ｃとの間を跨いでいる。したがって、半導体装置Ａ２０によっても、高温高湿下においてより安定した性能を発揮することが可能となる。
【0186】
半導体装置Ａ２０においては、耐湿層５１の構成が半導体装置Ａ１０における構成と同一である。なお、半導体装置Ａ２０においても、耐湿層５１の構成を、先述した半導体装置Ａ１１～半導体装置Ａ１５に示す構成としてもよい。
【0187】
半導体装置Ａ２０は、複数のワイヤ４１の代わりとなる複数のクリップ４７を備える。クリップ４７の横断面積（第２方向ｘ２に沿った断面積）は、複数のワイヤ４１の横断面積よりも大である。これにより、クリップ４７の電気抵抗は、複数のワイヤ４１の電気抵抗よりも低くなる。したがって、半導体装置Ａ２０の寄生抵抗が半導体装置Ａ１０の寄生抵抗よりも低くなるため、半導体装置Ａ２０の電力損失を、半導体装置Ａ１０よりも抑制することができる。
【0188】
クリップ４７の横断面積は、複数のワイヤ４１の横断面積よりも大であるため、クリップ４７によれば、複数のワイヤ４１よりも熱が第１方向ｘ１に伝導しやすくなる。これにより、複数のスイッチング素子３１から発生した熱を、より効率よく拡散させることができる。たとえば第１基板１１Ａでは、図２１に示す上アーム回路８１を構成する第１上アーム搭載層２１１Ａに複数のスイッチング素子３１から発生した熱が蓄積されやすい。そこで、複数のクリップ４７により、第１上アーム搭載層２１１Ａに蓄積された熱を、第１下アーム搭載層２１１Ｂおよび第１導電層２１２に効率よく拡散させることができる。
【0189】
第１搭載層２１１、第２搭載層２２１および第３搭載層２３１のそれぞれに電気的に接合される複数のスイッチング素子３１の個数は、求められる電力変換に応じて自在に設定できる。また、先述のとおり、第１搭載層２１１、第２搭載層２２１および第３搭載層２３１は、本発明にかかる特許請求の範囲に記載の「搭載層」の一例であるが、「搭載層」の領域数は、本発明のように６つに限定されず、自在に設定できる。
【0190】
先述した実施形態の説明においては、スイッチング素子３１と、スイッチング素子３１に対して逆並列接続された保護素子３２を耐湿層５１で覆う例を示したが、保護素子３２を用いずにスイッチング素子３１を単独で用いる半導体装置（外付けの還流ダイオードを用いない構成）において、当該スイッチング素子３１を耐湿層５１で覆う構成としてもよい。また、本発明は、スイッチング素子のみならず、整流素子にも適用可能である。たとえば、複数のショットキーバリアダイオードを備える半導体装置においても、本発明を適用することが可能である。この場合において、耐湿層５１の材料、厚さ、形成範囲などの構成は、先述した実施形態と同様である。
【0191】
また、先述の実施形態の説明においては、金属薄膜から構成された導電体（搭載層および導電層）が配置された基板１１を備え、かつ当該導電体に複数のスイッチング素子３１が電気的に接合された半導体装置を例としている。この例に限らず、リードフレームを備え、当該リードフレームにスイッチング素子または整流素子などが電気的に接合され、かつモールド成形された樹脂パッケージ型の半導体装置においても、本発明の適用が可能である。当該半導体装置においても、封止樹脂を介して水分が浸入するおそれがあるため、本発明にかかる耐湿層によりスイッチング素子や整流素子の全面、もしくは側面を覆うことによって同様の効果を得ることが可能である。また、樹脂パッケージ型の半導体装置においても、半導体装置Ａ１０のようにワイヤ４１により構成されたワイヤボンディングによる接続構造や、半導体装置Ａ２０のようにクリップ４７により構成された金属薄板による接続構造を適用することができる。
【0192】
本発明は、先述した実施形態に限定されるものではない。本発明の各部の具体的な構成は、種々に設計変更自在である。
【0193】
本発明は、特許請求の範囲の記載にかかる構成の他、以下の付記に関する構成を少なくとも含む。
［付記１］
第１導電層と、
前記第１導電層から離間する第２導電層と、
半導体層、前記半導体層の上面に設けられた主面電極、および前記半導体層の下面に設けられた裏面電極を有するとともに、前記第１導電層に搭載され、かつ前記裏面電極が前記第１導電層に電気的に接続される半導体素子と、
前記主面電極と前記第２導電層とに電気的に接続される接続構造と、
前記半導体素子の少なくとも側面を覆う第１絶縁層と、
前記第１絶縁層を覆う第２絶縁層と、を備え、
前記第１絶縁層は、前記第２絶縁層よりも水分の透過性が低い材料から構成されることを特徴とする、半導体装置。なお、第１絶縁層は、水分の浸入を防止するバリア膜としての機能を有する。
［付記２］
前記第１絶縁層は、前記半導体素子の全体を覆っている、付記１に記載の半導体装置。
［付記３］
前記接続構造は、前記主面電極に接する接続部を有し、
前記第１絶縁層は、前記接続部を除いた前記半導体素子の全体を覆っている、付記１に記載の半導体装置。
［付記４］
前記半導体素子の上面と側面との間に位置する角部における前記第１絶縁層の厚さは、４０μｍ以上２００μｍ以下であり、
前記半導体素子の上面上における前記第１絶縁層の厚さは、４８μｍ以上２４０μｍ以下である、付記１に記載の半導体装置。
［付記５］
前記半導体素子の上面と側面との間に位置する角部における前記第１絶縁層の厚さは、５０μｍ以上１００μｍ以下であり、
前記半導体素子の上面上における前記第１絶縁層の厚さは、６０μｍ以上１２０μｍ以下である、付記４に記載の半導体装置。
［付記６］
前記接続構造は、ワイヤによる接続構造を含み、
前記半導体素子の上面上における前記第１絶縁層の厚さは、前記ワイヤの直径よりも小である、付記１に記載の半導体装置。
［付記７］
前記ワイヤは、前記主面電極に接する接続部を有し、
前記半導体素子の上面上における前記第１絶縁層の厚さは、前記接続部の高さ（主面電極の表面から前記接続部の頂部までの距離）よりも小である、付記６に記載の半導体装置。すなわち、前記接続部の頂部は、前記第１絶縁層から露出している。なお、前記接続部は、ボンディングする際にウェッジツールにより押し潰されているため、前記接続部の高さは、前記ワイヤの直径よりも小である。
［付記８］
前記半導体層の厚さは、４００μｍ以下である、付記１に記載の半導体装置。
［付記９］
前記半導体層の厚さは、１５０μｍ以下である、付記８に記載の半導体装置。
［付記１０］
前記半導体素子は、前記半導体層の上面を覆い、かつ前記主面電極の周縁を囲む絶縁層を有する耐圧構造をさらに有し、前記第１絶縁層は、前記耐圧構造を覆っている、付記１に記載の半導体装置。なお、前記耐圧構造においては、前記半導体層の上に酸化膜や窒化膜が形成され、その上に前記絶縁層として、ポリイミド層やポリベンゾオキサゾールなどの層が形成されている。
［付記１１］
前記第１絶縁層は、ポリイミドおよびポリベンゾオキサゾールのいずれかである合成樹脂を含む、付記１に記載の半導体装置。
［付記１２］
前記第１絶縁層は、シリコーンゲルを含む、付記１１に記載の半導体装置。
［付記１３］
前記第１絶縁層の構成において、前記合成樹脂と前記シリコーンゲルとは、均一に分散している、付記１２に記載の半導体装置。
［付記１４］
前記第１絶縁層の構成において、前記合成樹脂と前記シリコーンゲルとの重量含有比は、前記合成樹脂の方が大である、付記１２または１３に記載の半導体装置。
［付記１５］
前記第１絶縁層の構成において、前記合成樹脂と前記シリコーンゲルとの重量含有比は、前記シリコーンゲルが１に対して、前記合成樹脂が１．５以上７．０以下である、付記１４に記載の半導体装置。
［付記１６］
前記接続構造は、ワイヤによる接続構造および金属薄板の接続構造を含む、付記１に記載の半導体装置。
［付記１７］
前記半導体層は、炭化ケイ素を主とする半導体材料から構成される、付記１に記載の半導体装置。
［付記１８］
前記半導体素子は、ＭＯＳＦＥＴまたはショットキーバリアダイオードを含む、付記１７に記載の半導体装置。
［付記１９］
前記半導体素子の降伏電圧は、１，２００Ｖ以上である、付記１に記載の半導体装置。
［付記２０］
前記第１導電層および前記第２導電層は、リードフレームから構成され、
前記第２絶縁層は、前記第１導電層、前記第２導電層、前記半導体素子および前記接続構造を封止するパッケージ樹脂を含む、付記１に記載の半導体装置。
［付記２１］
前記第１導電層および前記第２導電層は、絶縁基板の上に配置された金属層であり、
前記第２絶縁層は、前記絶縁基板、前記第１導電層、前記第２導電層、前記半導体素子および前記接続構造を封止する封止樹脂を含む、付記１に記載の半導体装置。なお、前記封止樹脂は、シリコーンゲルを含む。
［付記２２］
前記第２絶縁層の表面は、外気（大気中）に露出している、付記１に記載の半導体装置。
［付記２３］
付記１ないし２２のいずれかに記載の半導体装置の製造方法であって、
前記第２絶縁層を構成する材料よりも水分の透過性が低い材料またはその前駆体、および揮発性を有する溶剤を含む合成樹脂材料を準備する工程と、
前記裏面電極を前記第１導電層に電気的に接続させる工程と、
前記半導体素子の上面上に前記合成樹脂材料を滴下することによって、前記半導体素子を前記合成樹脂材料により覆う工程と、
前記半導体素子が前記合成樹脂材料により覆われた状態で、前記合成樹脂材料を熱硬化させる工程と、を備えることを特徴とする、半導体装置の製造方法。これにより、前記第１絶縁層が形成される。なお、前記合成樹脂材料を熱硬化させる工程の前段階において、当該合成樹脂材料は前記第１絶縁層の機能を有する必要はなく、その熱硬化後に前記第１絶縁層の機能を有していればよい。たとえば、ポリイミドは前駆体の状態で前記溶剤に溶解しており、熱硬化後にイミド化することによりポリイミドとなり、前記第１絶縁層としての機能が発現される。
［付記２４］
前記半導体素子を前記合成樹脂材料により覆う工程の前に、前記主面電極と前記第２導電層とに前記接続構造を接続させる工程をさらに備える、付記２３に記載の半導体装置の製造方法。
［付記１］
第１導電層と、
前記第１導電層から離間する第２導電層と、
半導体層、前記半導体層の上面に設けられた主面電極、および前記半導体層の下面に設けられた裏面電極を有するとともに、前記第１導電層に搭載され、かつ前記裏面電極が前記第１導電層に電気的に接続される半導体素子と、
前記主面電極と前記第２導電層とに電気的に接続される接続構造と、
前記半導体素子の少なくとも側面を覆う第１絶縁層と、
前記第１絶縁層を覆う第２絶縁層と、を備え、
前記第１絶縁層は、前記第２絶縁層よりも水分の透過性が低い材料から構成されることを特徴とする、半導体装置。なお、第１絶縁層は、水分の浸入を防止するバリア膜としての機能を有する。
［付記２］
前記第１絶縁層は、前記半導体素子の全体を覆っている、付記１に記載の半導体装置。
［付記３］
前記接続構造は、前記主面電極に接する接続部を有し、
前記第１絶縁層は、前記接続部を除いた前記半導体素子の全体を覆っている、付記１に記載の半導体装置。
［付記４］
前記半導体素子の上面と側面との間に位置する角部における前記第１絶縁層の厚さは、４０μｍ以上２００μｍ以下であり、
前記半導体素子の上面上における前記第１絶縁層の厚さは、４８μｍ以上２４０μｍ以下である、付記１に記載の半導体装置。
［付記５］
前記半導体素子の上面と側面との間に位置する角部における前記第１絶縁層の厚さは、５０μｍ以上１００μｍ以下であり、
前記半導体素子の上面上における前記第１絶縁層の厚さは、６０μｍ以上１２０μｍ以下である、付記４に記載の半導体装置。
［付記６］
前記接続構造は、ワイヤによる接続構造を含み、
前記半導体素子の上面上における前記第１絶縁層の厚さは、前記ワイヤの直径よりも小である、付記１に記載の半導体装置。
［付記７］
前記ワイヤは、前記主面電極に接する接続部を有し、
前記半導体素子の上面上における前記第１絶縁層の厚さは、前記接続部の高さ（主面電極の表面から前記接続部の頂部までの距離）よりも小である、付記６に記載の半導体装置。すなわち、前記接続部の頂部は、前記第１絶縁層から露出している。なお、前記接続部は、ボンディングする際にウェッジツールにより押し潰されているため、前記接続部の高さは、前記ワイヤの直径よりも小である。
［付記８］
前記半導体層の厚さは、４００μｍ以下である、付記１に記載の半導体装置。
［付記９］
前記半導体層の厚さは、１５０μｍ以下である、付記８に記載の半導体装置。
［付記１０］
前記半導体素子は、前記半導体層の上面を覆い、かつ前記主面電極の周縁を囲む絶縁層を有する耐圧構造をさらに有し、前記第１絶縁層は、前記耐圧構造を覆っている、付記１に記載の半導体装置。なお、前記耐圧構造においては、前記半導体層の上に酸化膜や窒化膜が形成され、その上に前記絶縁層として、ポリイミド層やポリベンゾオキサゾールなどの層が形成されている。
［付記１１］
前記第１絶縁層は、ポリイミドおよびポリベンゾオキサゾールのいずれかである合成樹脂を含む、付記１に記載の半導体装置。
［付記１２］
前記第１絶縁層は、シリコーンゲルを含む、付記１１に記載の半導体装置。
［付記１３］
前記第１絶縁層の構成において、前記合成樹脂と前記シリコーンゲルとは、均一に分散している、付記１２に記載の半導体装置。
［付記１４］
前記第１絶縁層の構成において、前記合成樹脂と前記シリコーンゲルとの重量含有比は、前記合成樹脂の方が大である、付記１２または１３に記載の半導体装置。
［付記１５］
前記第１絶縁層の構成において、前記合成樹脂と前記シリコーンゲルとの重量含有比は、前記シリコーンゲルが１に対して、前記合成樹脂が１．５以上７．０以下である、付記１４に記載の半導体装置。
［付記１６］
前記接続構造は、ワイヤによる接続構造および金属薄板の接続構造を含む、付記１に記載の半導体装置。
［付記１７］
前記半導体層は、炭化ケイ素を主とする半導体材料から構成される、付記１に記載の半導体装置。
［付記１８］
前記半導体素子は、ＭＯＳＦＥＴまたはショットキーバリアダイオードを含む、付記１７に記載の半導体装置。
［付記１９］
前記半導体素子の降伏電圧は、１，２００Ｖ以上である、付記１に記載の半導体装置。
［付記２０］
前記第１導電層および前記第２導電層は、リードフレームから構成され、
前記第２絶縁層は、前記第１導電層、前記第２導電層、前記半導体素子および前記接続構造を封止するパッケージ樹脂を含む、付記１に記載の半導体装置。
［付記２１］
前記第１導電層および前記第２導電層は、絶縁基板の上に配置された金属層であり、
前記第２絶縁層は、前記絶縁基板、前記第１導電層、前記第２導電層、前記半導体素子および前記接続構造を封止する封止樹脂を含む、付記１に記載の半導体装置。なお、前記封止樹脂は、シリコーンゲルを含む。
［付記２２］
前記第２絶縁層の表面は、外気（大気中）に露出している、付記１に記載の半導体装置。
［付記２３］
付記１ないし２２のいずれかに記載の半導体装置の製造方法であって、
前記第２絶縁層を構成する材料よりも水分の透過性が低い材料またはその前駆体、および揮発性を有する溶剤を含む合成樹脂材料を準備する工程と、
前記裏面電極を前記第１導電層に電気的に接続させる工程と、
前記半導体素子の上面上に前記合成樹脂材料を滴下することによって、前記半導体素子を前記合成樹脂材料により覆う工程と、
前記半導体素子が前記合成樹脂材料により覆われた状態で、前記合成樹脂材料を熱硬化させる工程と、を備えることを特徴とする、半導体装置の製造方法。これにより、前記第１絶縁層が形成される。なお、前記合成樹脂材料を熱硬化させる工程の前段階において、当該合成樹脂材料は前記第１絶縁層の機能を有する必要はなく、その熱硬化後に前記第１絶縁層の機能を有していればよい。たとえば、ポリイミドは前駆体の状態で前記溶剤に溶解しており、熱硬化後にイミド化することによりポリイミドとなり、前記第１絶縁層としての機能が発現される。
［付記２４］
前記半導体素子を前記合成樹脂材料により覆う工程の前に、前記主面電極と前記第２導電層とに前記接続構造を接続させる工程をさらに備える、付記２３に記載の半導体装置の製造方法。
【符号の説明】
【0194】
Ａ１０：半導体装置
１１：基板
１１Ａ：第１基板
１１Ｂ：第２基板
１１Ｃ：第３基板
１１１：主面
１１２：裏面
２１１：第１搭載層
２１１Ａ：第１上アーム搭載層
２１１Ｂ：第１下アーム搭載層
２１１Ｃ：第１電源パッド
２１２：第１導電層
２１２Ａ：第２電源パッド
２１３：第１ゲート層
２１３Ａ：第１上アームゲート層
２１３Ｂ：第１下アームゲート層
２１４：第１検出層
２１４Ａ：第１上アーム検出層
２１４Ｂ：第１下アーム検出層
２１５：サーミスタ搭載層
２２１：第２搭載層
２２１Ａ：第２上アーム搭載層
２２１Ｂ：第２下アーム搭載層
２２１Ｃ：出力パッド
２２２：第２導電層
２２３：第２ゲート層
２２３Ａ：第２上アームゲート層
２２３Ｂ：第２下アームゲート層
２２４：第２検出層
２２４Ａ：第２上アーム検出層
２２４Ｂ：第２下アーム検出層
２３１：第３搭載層
２３１Ａ：第３上アーム搭載層
２３１Ｂ：第３下アーム搭載層
２３２：第３導電層
２３３：第３ゲート層
２３３Ａ：第３上アームゲート層
２３３Ｂ：第３下アームゲート層
２３４：第３検出層
２３４Ａ：第３上アーム検出層
２３４Ｂ：第３下アーム検出層
２４：電源端子
２４Ａ：第１電源端子
２４Ｂ：第２電源端子
２４１：接続孔
２４２：接続部材
２５：出力端子
２５Ａ：第１出力端子
２５Ｂ：第２出力端子
２５１：接続孔
２５２：接続部材
２６１：中継導電部材
２６１Ａ：第１部材
２６１Ｂ：第２部材
２６１Ｃ：第３部材
２６２：第１導電部材
２６３：第２導電部材
２７：ゲート端子
２７Ａ：第１ゲート端子
２７Ｂ：第２ゲート端子
２８１：素子電流検出端子
２８１Ａ：第１検出端子
２８１Ｂ：第２検出端子
２８２：電源電流検出端子
２９：サーミスタ端子
３１：スイッチング素子
３１Ａ：主面
３１Ｂ：裏面
３１Ｃ：側面
３１１：主面電極
３１１Ａ：第１パッド部
３１１Ｂ：第２パッド部
３１２：裏面電極
３１３：ゲート電極
３１４：絶縁膜
３１４Ａ：周縁
３２：保護素子
３２Ａ：主面
３２Ｂ：裏面
３２Ｃ：側面
３２１：アノード電極
３２２：カソード電極
３２３：絶縁膜
３３：サーミスタ
３９１：第１接合層
３９２：第２接合層
４１：ワイヤ
４１Ａ：内ワイヤ
４１Ｂ：外ワイヤ
４１１：第１ボンディング部
４１１Ａ：第１接続部
４１１Ｂ：第２接続部
４１１Ｃ：連結部
４１２：第２ボンディング部
４２１：第１ゲートワイヤ
４２２：第２ゲートワイヤ
４３１：第１検出ワイヤ
４３２：第２検出ワイヤ
４４：電源電流検出ワイヤ
４５：サーミスタワイヤ
４６：補助ワイヤ
４７：クリップ
４７１：開口
４９：クリップ接合層
５１：耐湿層
５２：封止樹脂
６１：ヒートシンク
６１１：支持孔
６２：伝熱層
６９：基板接合層
７０：ケース
７１：側壁
７２：端子台座
７３：取付け部
７３１：取付け孔
７４：電源端子台
７４１：第１端子台
７４２：第２端子台
７４３：ナット
７５：出力端子台
７５１：第１端子台
７５２：第２端子台
７５３：ナット
７９：天板
８１：上アーム回路
８２：下アーム回路
Ｇｐ：ギャップ
Ｌｃ：リーク電流
Ｃ：頂点
Ｈ：高さ
ｚ：厚さ方向
ｘ１：第１方向
ｘ２：第２方向
１１：基板
１１Ａ：第１基板
１１Ｂ：第２基板
１１Ｃ：第３基板
１１１：主面
１１２：裏面
２１１：第１搭載層
２１１Ａ：第１上アーム搭載層
２１１Ｂ：第１下アーム搭載層
２１１Ｃ：第１電源パッド
２１２：第１導電層
２１２Ａ：第２電源パッド
２１３：第１ゲート層
２１３Ａ：第１上アームゲート層
２１３Ｂ：第１下アームゲート層
２１４：第１検出層
２１４Ａ：第１上アーム検出層
２１４Ｂ：第１下アーム検出層
２１５：サーミスタ搭載層
２２１：第２搭載層
２２１Ａ：第２上アーム搭載層
２２１Ｂ：第２下アーム搭載層
２２１Ｃ：出力パッド
２２２：第２導電層
２２３：第２ゲート層
２２３Ａ：第２上アームゲート層
２２３Ｂ：第２下アームゲート層
２２４：第２検出層
２２４Ａ：第２上アーム検出層
２２４Ｂ：第２下アーム検出層
２３１：第３搭載層
２３１Ａ：第３上アーム搭載層
２３１Ｂ：第３下アーム搭載層
２３２：第３導電層
２３３：第３ゲート層
２３３Ａ：第３上アームゲート層
２３３Ｂ：第３下アームゲート層
２３４：第３検出層
２３４Ａ：第３上アーム検出層
２３４Ｂ：第３下アーム検出層
２４：電源端子
２４Ａ：第１電源端子
２４Ｂ：第２電源端子
２４１：接続孔
２４２：接続部材
２５：出力端子
２５Ａ：第１出力端子
２５Ｂ：第２出力端子
２５１：接続孔
２５２：接続部材
２６１：中継導電部材
２６１Ａ：第１部材
２６１Ｂ：第２部材
２６１Ｃ：第３部材
２６２：第１導電部材
２６３：第２導電部材
２７：ゲート端子
２７Ａ：第１ゲート端子
２７Ｂ：第２ゲート端子
２８１：素子電流検出端子
２８１Ａ：第１検出端子
２８１Ｂ：第２検出端子
２８２：電源電流検出端子
２９：サーミスタ端子
３１：スイッチング素子
３１Ａ：主面
３１Ｂ：裏面
３１Ｃ：側面
３１１：主面電極
３１１Ａ：第１パッド部
３１１Ｂ：第２パッド部
３１２：裏面電極
３１３：ゲート電極
３１４：絶縁膜
３１４Ａ：周縁
３２：保護素子
３２Ａ：主面
３２Ｂ：裏面
３２Ｃ：側面
３２１：アノード電極
３２２：カソード電極
３２３：絶縁膜
３３：サーミスタ
３９１：第１接合層
３９２：第２接合層
４１：ワイヤ
４１Ａ：内ワイヤ
４１Ｂ：外ワイヤ
４１１：第１ボンディング部
４１１Ａ：第１接続部
４１１Ｂ：第２接続部
４１１Ｃ：連結部
４１２：第２ボンディング部
４２１：第１ゲートワイヤ
４２２：第２ゲートワイヤ
４３１：第１検出ワイヤ
４３２：第２検出ワイヤ
４４：電源電流検出ワイヤ
４５：サーミスタワイヤ
４６：補助ワイヤ
４７：クリップ
４７１：開口
４９：クリップ接合層
５１：耐湿層
５２：封止樹脂
６１：ヒートシンク
６１１：支持孔
６２：伝熱層
６９：基板接合層
７０：ケース
７１：側壁
７２：端子台座
７３：取付け部
７３１：取付け孔
７４：電源端子台
７４１：第１端子台
７４２：第２端子台
７４３：ナット
７５：出力端子台
７５１：第１端子台
７５２：第２端子台
７５３：ナット
７９：天板
８１：上アーム回路
８２：下アーム回路
Ｇｐ：ギャップ
Ｌｃ：リーク電流
Ｃ：頂点
Ｈ：高さ
ｚ：厚さ方向
ｘ１：第１方向
ｘ２：第２方向
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】
【図48】
【図49】
【図50】
【図51】
【図52】
【図53】
【図54】
【図55】
【図56】
【図57】